TWI680569B - 半導體結構及其形成方法 - Google Patents
半導體結構及其形成方法 Download PDFInfo
- Publication number
- TWI680569B TWI680569B TW108100422A TW108100422A TWI680569B TW I680569 B TWI680569 B TW I680569B TW 108100422 A TW108100422 A TW 108100422A TW 108100422 A TW108100422 A TW 108100422A TW I680569 B TWI680569 B TW I680569B
- Authority
- TW
- Taiwan
- Prior art keywords
- trenches
- heavily doped
- semiconductor structure
- stacks
- insulating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims description 44
- 239000011810 insulating material Substances 0.000 claims abstract description 36
- 239000002019 doping agent Substances 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000011521 glass Substances 0.000 claims abstract description 14
- 239000011265 semifinished product Substances 0.000 claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000002513 implantation Methods 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000005360 phosphosilicate glass Substances 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 8
- 238000009413 insulation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000007943 implant Substances 0.000 description 3
- 101000575029 Bacillus subtilis (strain 168) 50S ribosomal protein L11 Proteins 0.000 description 2
- 102100035793 CD83 antigen Human genes 0.000 description 2
- 101001070329 Geobacillus stearothermophilus 50S ribosomal protein L18 Proteins 0.000 description 2
- 101000946856 Homo sapiens CD83 antigen Proteins 0.000 description 2
- 102100028423 MAP6 domain-containing protein 1 Human genes 0.000 description 2
- 101710163760 MAP6 domain-containing protein 1 Proteins 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- LOPFACFYGZXPRZ-UHFFFAOYSA-N [Si].[As] Chemical compound [Si].[As] LOPFACFYGZXPRZ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011038 discontinuous diafiltration by volume reduction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一種半導體結構包含複數個堆疊、複數個主動柱狀元件、以及一絕緣材料。該些堆疊藉由複數個溝槽彼此分離。該些主動柱狀元件設置在溝槽中，且在該些溝槽的每一者中彼此分離。主動柱狀元件分別在其二側包括二個n型重摻雜部分。n型重摻雜部分分別在一實質上垂直的方向上延伸。n型重摻雜部分分別連接該些堆疊中的二個對應堆疊。絕緣材料位在該些溝槽中介於主動柱狀元件之間的剩餘空間中。絕緣材料為一矽玻璃，該矽玻璃包括一種可應用為n型摻雜物之元素。
Description
本揭露是關於一種半導體結構及其形成方法。本揭露特別是關於一種包括在一實質上垂直的方向上延伸且從上至下具有均勻的摻雜濃度的n型重摻雜部分的半導體結構及其形成方法。
為了減少體積、降低重量、增加功率密度、和改善可攜性等理由，已發展出三維(3D)半導體結構。典型地，包括複數個層的堆疊可形成在基板上，並藉由高深寬比的溝槽彼此分離。在一些類型的3D半導體結構中，可進一步地在溝槽中配置在垂直方向上延伸的摻雜部分。這類摻雜部分可藉由形成垂直配置之多晶矽層的製程和隨後的(離子)植入製程來製造。然而，由於植入製程典型地是從整體結構的上方進行，且該些部分是垂直地配置在高深寬比的溝槽中，因此在垂直方向上難以得到均勻的摻雜濃度。一般來說，接近頂部的摻雜濃度係高於接近底部的摻雜濃度。這種情況可能導致接近頂部的裝置和接近底部的裝置之間有電性差異。
本揭露是針對一種半導體結構及其形成方法。根據本揭露，能夠在該半導體結構中提供在一實質上垂直的方向上延伸且從上至下具有均勻的摻雜濃度的n型重摻雜部分。
根據一些實施例，該半導體結構包括複數個堆疊、複數個主動柱狀元件、以及一絕緣材料。該些堆疊藉由複數個溝槽彼此分離。該些主動柱狀元件設置在溝槽中，且在該些溝槽的每一者中彼此分離。該些主動柱狀元件分別包括在其二側的二個n型重摻雜部分。n型重摻雜部分分別在一實質上垂直的方向上延伸。n型重摻雜部分分別連接該些堆疊中的二個對應堆疊。絕緣材料位在該些溝槽中介於主動柱狀元件之間的剩餘空間中。絕緣材料為一矽玻璃，該矽玻璃包括一種可應用為n型摻雜物之元素。
根據一些實施例，這類半導體結構的形成方法包括下列步驟。首先，提供一初始結構。初始結構包括複數個堆疊，該些堆疊藉由複數個溝槽彼此分離。在溝槽中形成複數個主動柱狀元件半成品。主動柱狀元件半成品在該些溝槽的每一者中彼此分離。將一絕緣材料填充至該些溝槽中介於主動柱狀元件半成品之間的剩餘空間中。絕緣材料為一矽玻璃，該矽玻璃包括一種可應用為n型摻雜物之元素。之後，藉由進行驅動該種可應用為n型摻雜物之元素進入主動柱狀元件半成品中的一熱製程，在主動柱狀元件半成品和絕緣材料之間形成複數個n型重摻雜部分。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
100‧‧‧半導體結構
102‧‧‧堆疊
104‧‧‧導電條帶
106‧‧‧絕緣條帶
108‧‧‧溝槽
110‧‧‧主動柱狀元件
112‧‧‧n型重摻雜部分
114‧‧‧記憶層
116‧‧‧通道層
118‧‧‧絕緣層
120‧‧‧n型重摻雜部位
122‧‧‧絕緣部位
124‧‧‧絕緣材料
200‧‧‧初始結構
202‧‧‧基板
204‧‧‧堆疊
206‧‧‧導電條帶
208‧‧‧絕緣條帶
210‧‧‧應力補償層
212‧‧‧溝槽
214‧‧‧初始記憶層
216‧‧‧初始通道層
218‧‧‧閘極控制區
220‧‧‧p型摻雜區
222‧‧‧絕緣層
224‧‧‧本徵材料
226‧‧‧接觸件插塞
228‧‧‧主動柱狀元件半成品
230‧‧‧絕緣材料
232‧‧‧n型重摻雜部分
234‧‧‧接觸件
BL11、BL12、BL21、BL22‧‧‧位元線
SL11、SL12、SL21、SL22‧‧‧源極線
R‧‧‧區域
第1圖示出根據實施例的一例示性之半導體結構。
第2A~2B圖至第15A~15B圖示出在根據實施例的一例示性之半導體結構的形成方法的過程中，半導體結構的各個不同階段。
以下將配合所附圖式對於各種不同的實施例進行更詳細的說明，所附圖式只用於描述和解釋目的，而不用於限制目的。為了清楚起見，元件可能並未依照實際比例繪示。此外，可能從某些圖式中省略一些元件和/或元件符號。可以預期的是，一實施例中的要素和特徵，能夠被有利地納入於另一實施例中，無須進一步的闡述。
根據實施例的半導體結構包括複數個堆疊、複數個主動柱狀元件、以及一絕緣材料。該些堆疊藉由複數個溝槽彼此分離。該些主動柱狀元件設置在溝槽中，且在該些溝槽的每一者中彼此分離。該些主動柱狀元件分別在其二側包括二個n型重摻雜部分。n型重摻雜部分分別在一實質上垂直的方向上延伸。n型重摻雜部分分別連接該些堆疊中的二個對應堆疊。絕緣材料位在該些溝槽中介於主動柱狀元件之間的剩餘空間中。絕緣材料為一矽玻璃，該矽玻璃包括一種可應用為n型摻雜物之元素。
這類半導體結構的一個例子係繪示在第1圖。為了
清楚起見，該半導體結構被繪示成3D AND快閃記憶裝置(3D及快閃記憶裝置)，且在區域R的絕緣材料被移除。然而能夠領會到，本揭露的實施例並不受限於此。
請參照第1圖，例示性之半導體結構100包括複數個堆疊102。堆疊102可分別包括交替堆疊的複數個導電條帶104和複數個絕緣條帶106。導電條帶104的數量和絕緣條帶106的數量並未特別受限。雖然未示於第1圖，堆疊102可分別更包括一或多個其他的層。堆疊102藉由複數個溝槽108彼此分離。
半導體結構100更包括複數個主動柱狀元件110。主動柱狀元件110設置在溝槽108中，且在該些溝槽108的每一者中彼此分離。主動柱狀元件110分別在其二側包括二個n型重摻雜部分112。該二個n型重摻雜部分112分別在一實質上垂直的方向上延伸。在此，垂直方向意指垂直於半導體結構之一主要表面(例如堆疊102形成於其上之基板(未示於第1圖)的上表面)的方向。在圖式中，垂直方向為Z方向，並且如2A~15A圖所示，基板的上表面在X-Y平面延伸。用詞「實質上垂直的方向」允許從精準的垂直方向有些微在半導體裝置中可接受之角度的偏離。這類偏離可能例如是製程限制所造成的結果。二個n型重摻雜部分112分別連接堆疊102中的二個對應堆疊102。更具體地說，在X-Y平面上，n型重摻雜部分112可在垂直於堆疊102之延伸方向的一方向上延伸。
作為AND快閃記憶裝置，在半導體結構100中，主動柱狀元件110可分別更包括二個記憶層114、二個通道層116、及一絕緣層118。二個記憶層114分別設置在二個對應堆疊102
的側壁上。二個通道層116設置在二個記憶層114之間。二個通道層116係分別設置在記憶層114的側壁上。絕緣層118設置在二個通道層116之間。二個通道層116和絕緣層118位在二個n型重摻雜部分112之間。雖然未示於第1圖，主動柱狀元件110可分別更包括一或多個其他元件。例如，主動柱狀元件110可分別更包括設置在絕緣層118上的一接觸件插塞。該接觸件插塞經歷p型植入。主動柱狀元件110可分別更包括設置在絕緣層118下的一p型摻雜區。
對應地，n型重摻雜部分112可分別包括二個n型重摻雜部位120和一絕緣部位122。二個n型重摻雜部位120分別設置在靠近二個對應堆疊102處。絕緣部位122設置在二個n型重摻雜部位120之間。更具體地說，二個n型重摻雜部位120的位置對應至二個通道層116的位置，且絕緣部位122的位置對應至絕緣層118的位置。根據一些實施例，接觸件插塞(未示於第1圖)具有一第一摻雜濃度，二個n型重摻雜部位120具有一第二摻雜濃度，且第二摻雜濃度高於第一摻雜濃度。
作為AND快閃記憶裝置，在半導體結構100中，複數個記憶胞能夠定義在導電條帶104和通道層116的交點。根據一些實施例，導電條帶104可為字元線，且其中對於主動柱狀元件110的每一者來說，二個n型重摻雜部分112的其中一者係電性連接至位元線，另一者係電性連接至源極線。在半導體結構100中，主動柱狀元件110係以交替的方式配置。對應地，提供位元線對，例如位元線BL11和BL12以及BL21和BL22，與源極線對，例如源極線SL11和SL12以及SL21和SL22。然而能
夠領會到，對於主動柱狀元件110與對應的位元線和源極線，能應用其他類型的配置。
半導體結構100更包括一絕緣材料124。絕緣材料124位在該些溝槽108中介於主動柱狀元件110之間的剩餘空間中。絕緣材料124為一矽玻璃，該矽玻璃包括一種可應用為n型摻雜物之元素。舉例來說，該矽玻璃可為磷矽玻璃(phosphorus silicon glass,PSG)或砷矽玻璃(arsenic silicon glass,ASG)。
根據實施例的半導體結構的形成方法包括下列步驟。首先，提供一初始結構。初始結構包括複數個堆疊，該些堆疊藉由複數個溝槽彼此分離。在溝槽中形成複數個主動柱狀元件半成品。主動柱狀元件半成品在該些溝槽的每一者中彼此分離。將一絕緣材料填充至該些溝槽中介於主動柱狀元件半成品之間的剩餘空間中。絕緣材料為一矽玻璃，該矽玻璃包括一種可應用為n型摻雜物之元素。之後，藉由進行驅動該種可應用為n型摻雜物之元素進入主動柱狀元件半成品中的一熱製程，在主動柱狀元件半成品和絕緣材料之間形成複數個n型重摻雜部分。
半導體結構在這類方法中的各個不同階段係繪示在第2A~2B圖至第15A~15B圖，其中以「A」所指示的圖式和以「B」所指示的圖式分別示出透視圖和對應的剖面圖，剖面圖係沿著對應的以「A」所指示的圖式中的C-C”線。為了清楚起見，只示出一個堆疊和二個相鄰溝槽的局部。該半導體結構被繪示成3D AND快閃記憶裝置。然而能夠領會到，本揭露的實施例並不受限於此。
請參照第2A~2B圖，提供一初始結構200。初始
結構200包括一基板202。初始結構200更包括複數個堆疊204，其可形成在基板202上。堆疊204可分別包括複數個導電條帶206和複數個絕緣條帶208，其彼此交替堆疊。導電條帶206可由摻雜多晶矽或任何其他適合的材料形成。絕緣條帶208可由氧化矽形成。在一些實施例中，堆疊204分別更包括一應力補償層210，位於導電條帶206和絕緣條帶208上方。應力補償層210補償拉伸應力，並避免高深寬比的堆疊204倒塌或彎曲。應力補償層210可由氮化矽形成。堆疊204藉由複數個溝槽212彼此分離。
請參照第3A~3B圖，在初始結構200上以共形的方式形成一初始記憶層214。初始記憶層214可為BE-SONOS(能隙工程矽-氧化物-氮化物-氧化物-矽)層、ONONO(氧化物-氮化物-氧化物-氮化物-氧化物)層、或任何其他適合的層。
請參照第4A~4B圖，在初始記憶層214上以共形的方式形成一初始通道層216。初始通道層216可由多晶矽形成。初始通道層216包括對應於導電條帶206的複數個閘極控制區218，如第4B圖所示。
請參照第5A~5B圖，選擇性地，可使用p型摻雜物植入初始通道層216位在該些溝槽212之底部的部分。從而形成複數個p型摻雜區220。這個步驟確保通道的底部部分為p型摻雜，從而能夠減少洩漏路徑(leakage path)。p型摻雜區220可在後續階段(例如參照第12A~12B圖所描述的階段)被進一步地切割，並形成參照第1圖所述的設置在絕緣層118下的主動柱狀元件110的p型摻雜區。
請參照第6A~6B圖，在溝槽的剩餘空間中以分別
對應的方式形成複數個絕緣層222。絕緣層222可由氧化物形成。接著，可進行一平坦化製程，如第7A~7B圖所示。該平坦化製程終止在初始記憶層214位在堆疊204上的部份。平坦化製程可為化學機械平坦化(chemical mechanical planarization,CMP)製程、回蝕(etching back)製程、或任何其他適合的平坦化製程。
請參照第8A~8B圖，移除絕緣層222的頂部部分。接著，請參照第9A~9B圖，將一本徵材料(intrinsic material)224，例如多晶矽，填充至由移除絕緣層222的頂部部分的步驟所產生的空間中。如第9A~9B圖所示，本徵材料224可在半導體結構上形成一個層。因此，可進行一平坦化製程，如第10A~10B圖所示。該平坦化製程也終止在初始記憶層214位在堆疊204上的部份。請參照第11A~11B圖，使用p型摻雜物進行一植入製程。特別是，使用該p型摻雜物植入本徵材料224(多晶矽)。p型摻雜物可為但不限於硼(B)。根據一些實施例，使用p型摻雜物植入多晶矽的摻雜濃度可落在1015cm-3的數量級。從而形成該些主動柱狀元件半成品的複數個接觸件插塞226。接觸件插塞226為接觸件的著陸(landing)提供足夠的矽部分厚度。使用p型摻雜物的植入製程能夠提供p型摻雜的接觸件插塞226，特別是p型重摻雜的接觸件插塞226，其能降低插塞電阻和避免衝穿(punch through)發生。
接著，請參照第12A~12B圖，至少切割初始通道層216和絕緣層222位在該些溝槽的每一者中的部分。如此一來，便在溝槽212中形成複數個主動柱狀元件半成品228。在該些溝槽212的每一者中，主動柱狀元件半成品228彼此分離。主動柱
狀元件半成品228可以但不限於以交替的方式配置。由切割步驟形成的開口可延伸至基板202中，如第1 2B圖所示。或者，該些開口可終止在初始記憶層214而未延伸至基板202。
請參照第13A~13B圖，將一絕緣材料230填充至該些溝槽212中介於主動柱狀元件半成品228之間的剩餘空間(亦即，在先前的階段所形成的開口)中。絕緣材料為一矽玻璃，該矽玻璃包括一種可應用為n型摻雜物之元素。舉例來說，該矽玻璃可為磷矽玻璃(PSG)或砷矽玻璃(ASG)。換言之，矽玻璃中的可應用為n型摻雜物之元素為磷(P)或砷(As)。在一些實施例中，較傾向使用PSG，這是由於PSG中的磷相較於ASG中的砷具有更高的熱擴散速度。根據一些實施例，在參照第8A~8B圖所描述的階段中之使用p型摻雜物植入多晶矽的摻雜濃度，係低於在後續熱製程中之從絕緣材料230被驅動至主動柱狀元件半成品228中之該種可應用為n型摻雜物之元素的一摻雜濃度，使得切割後的初始通道層216和接觸件插塞226靠近絕緣材料230的部分在該熱製程之後形成n型重摻雜部分232(示於第14A~14B圖)。舉例來說，在使用p型摻雜物植入多晶矽的摻雜濃度落在1015cm-3的數量級的況下，從絕緣材料被驅動至主動柱狀元件半成品中之可應用為n型摻雜物之元素的摻雜濃度可等於或高於5×1020cm-3。對應地，在絕緣材料230中，該種可應用為n型摻雜物之元素的摻雜濃度係等於或高於5×1020cm-3。
請參照第14A~14B圖，藉由進行驅動可應用為n型摻雜物之元素進入主動柱狀元件半成品228中的一熱製程，在主動柱狀元件半成品228和絕緣材料230之間形成複數個n型重
摻雜部分232。如此一來，便能夠形成參照第1圖所描述之主動柱狀元件。可應用為n型摻雜物之元素能夠藉由熱製程被驅動至主動柱狀元件半成品228的未摻雜或摻雜多晶矽部分中，是因為相較於在矽玻璃中，其更傾向於停留在多晶矽中。根據一些實施例，熱製程可在950℃進行30分鐘。能夠領會到，可使用更高的溫度和/或更長的加熱時間。如上所述，在使用p型摻雜物植入多晶矽的摻雜濃度係低於從絕緣材料被驅動至主動柱狀元件半成品中之可應用為n型摻雜物之元素的摻雜濃度的情況下，切割後的初始通道層216和接觸件插塞226靠近絕緣材料230的部分在熱製程之後形成n型重摻雜部分232，如第14A~14B圖所示。
請參照第15A~15B圖，可分別對應地在該些n型重摻雜部分232上形成複數個接觸件234。各個主動柱狀元件的二個n型重摻雜部分232能夠分別用作為源極區和汲極區，而其上的接觸件234能夠用於提供電性連接至即將配置在結構上方的源極線和位元線(如第1圖所示)。能夠理解的是，在第15A~15B圖所示的階段之後，可進行某些進一步的製程，例如形成位元線和源極線的製程。
根據本揭露，用於在一實質上垂直的方向上延伸之n型重摻雜部分的植入製程中的摻雜物，係從橫向的植入來源(亦即，包括一種可應用為n型摻雜物之元素的矽玻璃)提供。從而在垂直方向上能夠得到均勻的摻雜濃度。該矽玻璃能夠用於取代傳統上使用在半導體結構中以隔絕垂直延伸之元件的絕緣材料。因此，上述製程能夠以自對準且可控制的方式輕易地進行，而沒有太多額外的成本。此外，該些製程可相容於半導體裝置的一般製
程。
示例性的3D AND快閃記憶裝置和其示例性的形成方法能夠用在各種不同的應用方面，特別是那些在其中強烈需要在垂直方向上具有均勻的摻雜濃度之摻雜部分的應用方面。其中一個例子是AI記憶體應用的領域。再者，雖然上述實施例示例性地針對3D記憶裝置，能夠領會到，本揭露的概念可應用在其他之中需要在一實質上垂直之方向上延伸之均勻n型重摻雜部分的半導體結構。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (10)
- 一種半導體結構，包括：複數個堆疊，藉由複數個溝槽彼此分離；複數個主動柱狀元件，設置在該些溝槽中，且在該些溝槽的每一者中彼此分離，其中該些主動柱狀元件分別包括在其二側之二個n型重摻雜部分，該些n型重摻雜部分分別在一實質上垂直的方向上延伸，且該些n型重摻雜部分分別連接該些堆疊中的二個對應堆疊；以及一絕緣材料，位在該些溝槽中介於該些主動柱狀元件之間的剩餘空間中，其中該絕緣材料為一矽玻璃，該矽玻璃包括一種可應用為n型摻雜物之元素。
- 如申請專利範圍第1項所述之半導體結構，其中該些堆疊分別包括交替堆疊的複數個導電條帶和複數個絕緣條帶；其中該些主動柱狀元件分別更包括：二個記憶層，分別設置在該二個對應堆疊的側壁上；二個通道層，設置在該二個記憶層之間，其中該二個通道層係分別設置在該二個記憶層的側壁上；及一絕緣層，設置在該二個通道層之間；其中該二個通道層和該絕緣層係位在該二個n型重摻雜部分之間；且其中複數個記憶胞係定義在該些導電條帶和該些通道層的交點。
- 如申請專利範圍第2項所述之半導體結構，其中該些主動柱狀元件分別更包括：一接觸件插塞，設置在該絕緣層上；及一p型摻雜區，設置在該絕緣層下。
- 如申請專利範圍第3項所述之半導體結構，其中該些n型重摻雜部分分別包括：二個n型重摻雜部位，分別設置在靠近該二個對應堆疊處；及一絕緣部位，設置在該二個n型重摻雜部位之間。
- 如申請專利範圍第4項所述之半導體結構，其中該接觸件插塞經歷p型植入並具有一第一摻雜濃度，該二個n型重摻雜部位具有一第二摻雜濃度，且該第二摻雜濃度高於該第一摻雜濃度。
- 如申請專利範圍第1項所述之半導體結構，其中該矽玻璃為磷矽玻璃(PSG)或砷矽玻璃(ASG)。
- 一種半導體結構的形成方法，包括：提供一初始結構，該初始結構包括複數個堆疊，該些堆疊藉由複數個溝槽彼此分離；在該些溝槽中形成複數個主動柱狀元件半成品，其中該些主動柱狀元件半成品在該些溝槽的每一者中彼此分離；將一絕緣材料填充至該些溝槽中介於該些主動柱狀元件半成品之間的剩餘空間中，其中該絕緣材料為一矽玻璃，該矽玻璃包括一種可應用為n型摻雜物之元素；以及藉由進行驅動該種可應用為n型摻雜物之元素進入該些主動柱狀元件半成品中的一熱製程，在該些主動柱狀元件半成品和該絕緣材料之間形成複數個n型重摻雜部分。
- 如申請專利範圍第7項所述之半導體結構的形成方法，其中形成該些主動柱狀元件半成品的步驟包括：在該初始結構上以共形的方式形成一初始記憶層；在該初始記憶層上以共形的方式形成一初始通道層；使用p型摻雜物植入該初始通道層位在該些溝槽之底部的部分；在該些溝槽的剩餘空間中以分別對應的方式形成複數個絕緣層；進行一平坦化製程，該平坦化製程終止在該初始記憶層位在該些堆疊上的部份；移除該些絕緣層的一頂部部分，並形成該些主動柱狀元件半成品的複數個接觸件插塞；以及至少切割該初始通道層和該些絕緣層位在該些溝槽的每一者中的部分。
- 如申請專利範圍第8項所述之半導體結構的形成方法，其中使用p型摻雜物植入該多晶矽的一摻雜濃度落在1015cm-3的數量級，從該絕緣材料被驅動至該些主動柱狀元件半成品中之該種可應用為n型摻雜物之元素的一摻雜濃度等於或高於5×1020cm-3，使得切割後的該初始通道層和該些接觸件插塞靠近該絕緣材料的部分在該熱製程之後形成該些n型重摻雜部分。
- 如申請專利範圍第8項所述之半導體結構的形成方法，其中形成該些接觸件插塞的步驟包括：將多晶矽填充至由移除該些絕緣層的該頂部部分的步驟所產生的空間中；及使用p型摻雜物進行一植入製程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108100422A TWI680569B (zh) | 2019-01-04 | 2019-01-04 | 半導體結構及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108100422A TWI680569B (zh) | 2019-01-04 | 2019-01-04 | 半導體結構及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI680569B true TWI680569B (zh) | 2019-12-21 |
| TW202027257A TW202027257A (zh) | 2020-07-16 |
Family
ID=69582465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108100422A TWI680569B (zh) | 2019-01-04 | 2019-01-04 | 半導體結構及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI680569B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9754957B2 (en) * | 2010-10-05 | 2017-09-05 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods forming the same |
| TW201735190A (zh) * | 2015-12-30 | 2017-10-01 | 台灣積體電路製造股份有限公司 | 半導體裝置及其製造方法 |
| US20170358596A1 (en) * | 2014-12-10 | 2017-12-14 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
| US20180053775A1 (en) * | 2016-08-22 | 2018-02-22 | Phil Ouk NAM | Semiconductor Devices with Charge Fixing Layers |
-
2019
- 2019-01-04 TW TW108100422A patent/TWI680569B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9754957B2 (en) * | 2010-10-05 | 2017-09-05 | Samsung Electronics Co., Ltd. | Nonvolatile memory devices and methods forming the same |
| US20170358596A1 (en) * | 2014-12-10 | 2017-12-14 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
| TW201735190A (zh) * | 2015-12-30 | 2017-10-01 | 台灣積體電路製造股份有限公司 | 半導體裝置及其製造方法 |
| US20180053775A1 (en) * | 2016-08-22 | 2018-02-22 | Phil Ouk NAM | Semiconductor Devices with Charge Fixing Layers |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202027257A (zh) | 2020-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111415945B (zh) | 半导体结构及其形成方法 | |
| US10854632B2 (en) | Vertical memory devices and methods of manufacturing the same | |
| US20250294761A1 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| US12219766B2 (en) | Non-volatile memory device including a contour of an insulation film, located below a vertically oriented embedded body, having expanded portion corresponding to the second semicondutor portion of the lower structure | |
| US10741571B2 (en) | Vertical memory devices and methods of manufacturing the same | |
| US8912592B2 (en) | Non-volatile memory device including etch stop layer pattern | |
| CN103681510B (zh) | 具有掩埋位线的半导体器件及其制造方法 | |
| KR101080521B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| US8841717B2 (en) | Semiconductor device and method of forming the same | |
| CN108695256A (zh) | 制造半导体装置的方法以及半导体装置 | |
| KR20130103908A (ko) | 매립비트라인을 구비한 반도체 장치 및 그 제조방법 | |
| KR102437273B1 (ko) | 3차원 반도체 메모리 장치의 제조 방법 | |
| KR20140112771A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN106992182B (zh) | 存储器件及其制造方法及包括该存储器件的电子设备 | |
| WO2022188621A1 (zh) | Nor型存储器件及其制造方法及包括存储器件的电子设备 | |
| KR20120069034A (ko) | 수직형 메모리 장치 및 그 제조 방법 | |
| TWI578449B (zh) | Nonvolatile semiconductor memory device and manufacturing method thereof | |
| KR102720127B1 (ko) | 3차원 반도체 메모리 소자 | |
| US7026209B2 (en) | Dynamic random access memory cell and fabrication thereof | |
| TWI767060B (zh) | 製造半導體裝置的方法 | |
| CN100373623C (zh) | 动态随机存取存储单元和其阵列、及该阵列的制造方法 | |
| KR20150129364A (ko) | 수직형 메모리 장치 및 이의 제조 방법 | |
| TWI680569B (zh) | 半導體結構及其形成方法 | |
| US20160372595A1 (en) | Semiconductor substrate and fabrication method thereof, and semiconductor apparatus using the same and fabrication method thereof | |
| TWI827462B (zh) | 記憶體件及其製造方法及包括記憶體件的電子設備 |