TWI679478B

TWI679478B - 顯示裝置

Info

Publication number: TWI679478B
Application number: TW107133375A
Authority: TW
Inventors: 羅諺樺; Yen-Hua Lo; 林斯巖; Szu-Yen Lin; 黃馨諄; Hsin-Chun Huang; 謝馨儀; Hsing-Yi Hsieh
Original assignee: 友達光電股份有限公司; Au Optronics Corporation
Priority date: 2018-09-21
Filing date: 2018-09-21
Publication date: 2019-12-11
Also published as: US11086179B2; US20200096829A1; CN109254465B; TW202013033A; CN109254465A

Abstract

一種顯示裝置，包括第一掃描線、第二掃描線、第一資料線、第一畫素單元、第二畫素單元以及第一連接線。第一畫素單元包括第一主開關元件、第一副開關元件、第一主畫素電極以及第一副畫素電極。第一主開關元件電性連接第一掃描線與第一資料線。第一副開關元件電性連接第一掃描線。第二畫素單元包括第二主開關元件、第二副開關元件、第二主畫素電極以及第二副畫素電極。第二主開關元件與第二副開關元件電性連接第二掃描線。第一連接線電性連接第一主開關元件與第二副開關元件。

Description

顯示裝置

本發明是有關於一種顯示裝置，且特別是有關於一種包括第一畫素單元與第二畫素單元的顯示裝置。

隨著科技進展，擴增實境(Augmented Reality，AR)、虛擬實境(Virtual Reality，VR)等技術逐漸成熟，在可預見的將來，擴增實境與虛擬實境等技術將普遍應用於人類生活，例如應用於教育、物流、醫療和軍事等領域。

目前，擴增實境與虛擬實境主要以頭帶式顯示裝置(Head-mounted Display)來實現。為了增進使用者於擴增實境或虛擬實境中沈浸感，顯示裝置所顯示出來之畫面必須要足夠真實，且畫面中的每個細節都要能夠清楚的展現出來。因此，顯示裝置的解析度就顯得格外重要。然而，目前的顯示裝置中，顯示區內往往需要設計導通孔來連接不同層別的元件，這些導通孔會限制畫素的大小，使顯示裝置的解析度難以提升。因此，目前亟需一種可解決前述問題的方法。

本發明提供一種顯示裝置，可以改善顯示畫面解析度不足的問題。

本發明的至少一實施例提供一種顯示裝置，包括第一掃描線、第二掃描線、第一資料線、第一畫素單元、第二畫素單元以及第一連接線。第一畫素單元包括第一主開關元件、第一副開關元件、第一主畫素電極以及第一副畫素電極。第一主開關元件電性連接第一掃描線與第一資料線。第一副開關元件電性連接第一掃描線。第一主畫素電極電性連接第一主開關元件。第一副畫素電極電性連接第一副開關元件。第一主畫素電極的形狀不同於第一副畫素電極的形狀。第二畫素單元包括第二主開關元件、第二副開關元件、第二主畫素電極以及第二副畫素電極。第二主開關元件電性連接第二掃描線。第二副開關元件電性連接第二掃描線。第二主畫素電極電性連接第二主開關元件。第二副畫素電極電性連接第二副開關元件。第二主畫素電極的形狀不同於第二副畫素電極的形狀。第一連接線電性連接第一主開關元件與第二副開關元件。

本發明之至少一目的為改善顯示畫面解析度不足的問題。

本發明之至少一目的為藉由第一連接線的設置來減少資料線的數量。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10、20、30、40‧‧‧顯示裝置

BM‧‧‧黑色矩陣

BP1‧‧‧第一保護層

BP2‧‧‧第二保護層

Cst‧‧‧電容

CE‧‧‧共用電極

CL1‧‧‧第一連接線

CL2‧‧‧第二連接線

DL‧‧‧資料線

DL1‧‧‧第一資料線

DL2‧‧‧第二資料線

DL3‧‧‧第三資料線

DL4‧‧‧第四資料線

GI‧‧‧第一絕緣層

H1、H2、H3、H4、H5、H6、H7、H8、H9、H10、H11、Q1、Q2、Q3、Q4‧‧‧開口

ILD‧‧‧第二絕緣層

LC‧‧‧液晶層

MCH1、MCH2、MCH3、SCH1、SCH2、SCH3‧‧‧通道層

MCH1a、MCH2a、MCH3a、SCH1a、SCH2a、SCH3a‧‧‧源極區

MCH1b、MCH2b、MCH3b、SCH1b、SCH2b、SCH3b‧‧‧通道區

MCH1c、MCH2c、MCH3c、SCH1c、SCH2c、SCH3c‧‧‧汲極區

MD1、MD2、MD3、SD1、SD2、SD3‧‧‧汲極

ME1‧‧‧第一主畫素電極

ME2‧‧‧第二主畫素電極

ME3‧‧‧第三主畫素電極

MEB1、SEB1‧‧‧分支部

MEC1、SEC1‧‧‧連接部

MEM1、SEM1‧‧‧主幹部

MG1、MG2、MG3、SG1、SG2、SG3‧‧‧閘極

MS1、MS2、MS3、SS1、SS3‧‧‧源極

MT1‧‧‧第一主開關元件

MT2‧‧‧第二主開關元件

MT3‧‧‧第三主開關元件

OC‧‧‧塗覆層

OP1、OP2、OP3、OP4、OP5、OP6‧‧‧開孔

P1‧‧‧第一連接部

P2‧‧‧第二連接部

P3‧‧‧第三連接部

PL‧‧‧第三絕緣層

PU1‧‧‧第一畫素單元

PU2‧‧‧第二畫素單元

PU3‧‧‧第三畫素單元

PU4‧‧‧第四畫素單元

RUa、RUb、RUc、RUd‧‧‧重複單元

SB1‧‧‧基板

SB2‧‧‧對向基板

SE1‧‧‧第一副畫素電極

SE2‧‧‧第二副畫素電極

SE3‧‧‧第三副畫素電極

SL‧‧‧掃描線

SL1‧‧‧第一掃描線

SL2‧‧‧第二掃描線

SM‧‧‧遮光層

ST1‧‧‧第一副開關元件

ST2‧‧‧第二副開關元件

ST3‧‧‧第三副開關元件

T‧‧‧光轉換元件

Von、Voff、V0、V1、V2‧‧‧電壓

圖1是依照本發明的第一實施例的一種顯示裝置的俯視示意圖。

圖2A是沿著圖1剖面線AA’的剖面示意圖。

圖2B是沿著圖1剖面線BB’的剖面示意圖。

圖3A是圖1之顯示裝置的畫素電極及位於畫素電極上之開孔的俯視示意圖。

圖3B是圖1之顯示裝置的通道層、位於通道層上之開口、以及連接線的俯視示意圖。

圖4是依照本發明的第一實施例的一種顯示裝置的局部電路示意圖。

圖5A是依照本發明的第一實施例的一種畫素單元之操作方法的示意圖。

圖5B是依照本發明的第一實施例的一種畫素單元之操作方法的示意圖。

圖6是依照本發明的第二實施例的一種顯示裝置的俯視示意圖。

圖7是圖6之顯示裝置的通道層、位於通道層上之開口以及連接線的俯視示意圖。

圖8是依照本發明的第二實施例的一種顯示裝置的局部電路示意圖。

圖9是依照本發明的第三實施例的一種顯示裝置的俯視示意圖。

圖10A是圖9之顯示裝置的畫素電極及位於畫素電極上之開孔的俯視示意圖。

圖10B是圖9之顯示裝置的通道層、位於通道層上之開口、以及連接線的俯視示意圖。

圖11是依照本發明的第三實施例的一種顯示裝置的局部電路示意圖。

圖12是依照本發明的第四實施例的一種顯示裝置的俯視示意圖。

圖13是圖12之顯示裝置的通道層、位於通道層上之開口、以及連接線的俯視示意圖。

圖14是依照本發明的第四實施例的一種顯示裝置的局部電路示意圖。

圖15A是依照本發明的第四實施例的一種畫素單元之操作方法的示意圖。

圖15B是依照本發明的第四實施例的一種畫素單元之操作方法的示意圖。

圖1是依照本發明的第一實施例的一種顯示裝置的俯視示意圖，其中圖1省略繪示了顯示裝置的部分構件。圖2A是沿著圖1剖面線AA’的剖面示意圖。圖2B是沿著圖1剖面線BB’的剖面示意圖。圖3A是圖1之顯示裝置的畫素電極及位於畫素電極上之開孔的俯視示意圖。圖3B是圖1之顯示裝置的通道層、位於通道層上之開口以及連接線的俯視示意圖。

請參考圖1、圖2A、圖2B、圖3A與圖3B，顯示裝置10包括第一掃描線SL1、第二掃描線SL2、第一資料線DL1、第一畫素單元PU1、第二畫素單元PU2以及第一連接線CL1。在一些實施例中，顯示裝置10還包括基板SB1、對向基板SB2、液晶層LC、遮光層SM、第一絕緣層GI、第二絕緣層ILD、第三絕緣層PL、共用電極CE、第一保護層BP1、第二保護層BP2、塗覆層OC、光轉換元件T、第二資料線DL2以及黑色矩陣BM。

第一畫素單元PU1及第二畫素單元PU2位於基板SB1上。

第一畫素單元PU1包括第一主開關元件MT1、第一副開關元件ST1、第一主畫素電極ME1以及第一副畫素電極SE1。第二畫素單元PU2包括第二主開關元件MT2、第二副開關元件ST2、第二主畫素電極ME2以及第二副畫素電極SE2。

第一主開關元件MT1電性連接第一掃描線SL1、第一資料線DL1以及第一主畫素電極ME1。第一主開關元件MT1包括閘極MG1、通道層MCH1、源極MS1與汲極MD1。

通道層MCH1位於基板SB1上。在一些實施例中，部分通道層MCH1與基板SB1之間夾有遮光層SM，但本發明不以此為限。第一絕緣層G1覆蓋通道層MCH1與遮光層SM。閘極MG1與第一掃描線SL1位於第一絕緣層GI上，閘極MG1電性連接第一掃描線SL1，且通道層MCH1重疊於閘極MG1。在本實施例中，通道層MCH1包括依序連接的源極區MCH1a、通道區MCH1b以及汲極區MCH1c(繪於圖3B)。通道區MCH1b重疊於閘極MG1。

第二絕緣層ILD覆蓋閘極MG1與第一掃描線SL1。第一資料線DL1、源極MS1與汲極MD1位於第二絕緣層ILD上。源極MS1與汲極MD1分別透過開口H1以及開口H2而電性連接通道層MCH1的源極區MCH1a以及汲極區MCH1c。開口H1以及開口H2例如位於第一絕緣層GI以及第二絕緣層ILD中。第一資料線DL1電性連接源極MS1。第三絕緣層PL覆蓋第一資料線DL1、源極MS1與汲極MD1。

第二副開關元件ST2電性連接第一主開關元件MT1、第二掃描線SL2與第二副畫素電極SE2。第二副開關元件ST2包括閘極SG2、通道層SCH2以及汲極SD2。

通道層SCH2位於基板SB1上。在一些實施例中，部分通道層SCH2與基板SB1之間夾有遮光層SM，但本發明不以此為限。第一絕緣層GI覆蓋通道層SCH2與遮光層SM。閘極SG2與第二掃描線SL2位於第一絕緣層GI上，閘極SG2電性連接第二掃描線SL2，且通道層SCH2重疊於閘極SG2。在本實施例中，通道層SCH2包括依序連接的源極區SCH2a、通道區SCH2b以及汲極區SCH2c(繪於圖3B)。通道區SCH2b重疊於閘極SG2。

第二絕緣層ILD覆蓋閘極SG2與第二掃描線SL2。汲極SD2位於第二絕緣層ILD上。汲極SD2透過開口H3而電性連接通道層SCH2的汲極區SCH2c，開口H3例如位於第一絕緣層GI以及第二絕緣層ILD中。第三絕緣層PL覆蓋汲極SD2。

通道層SCH2的源極區SCH2a連接第一連接線CL1，源極區SCH2a透過第一連接線CL1而電性連接至第一主開關元件MT1的通道層MCH1。換句話說，第一連接線CL1電性連接分別配置於第一資料線DL1兩側的第一主開關元件MT1與第二副開關元件ST2，第二副開關元件ST2之源極區SCH2a的訊號來源是經由第一主開關元件MT1所提供，藉此可以減少資料線的數量。

在本實施例中，通道層MCH1、通道層SCH2以及第一連接線CL1屬於同一圖案化導電層。通道層MCH1、通道層SCH2以及第一連接線CL1例如是一體成形。在一些實施例中，通道層MCH1、通道層SCH2以及第一連接線CL1例如為多晶矽，例如為N型摻雜之低溫多晶矽或P型摻雜之低溫多晶矽，不以此為限。在另一些實施例中，通道層MCH1、通道層SCH2以及第一連接線CL1例如為金屬氧化物，例如為銦鋅氧化物、銦鎵鋅氧化物、或是其它合適的材料、或上述之組合。

第二主開關元件MT2電性連接第二掃描線SL2、第二資料線DL2以及第二主畫素電極ME2。第二主開關元件MT2包括閘極MG2、通道層MCH2、源極MS2與汲極MD2。第二主開關元件MT2與第一主開關元件MT1具有類似的結構。在一些實施例中，第二畫素單元PU2中的第二主開關元件MT2與第二副開關元件ST2分別鄰近第二資料線DL2與第一資料線DL1。

通道層MCH2位於基板SB1上。在一些實施例中，部分通道層MCH2與基板SB1之間夾有遮光層SM，但本發明不以此為限。第一絕緣層GI覆蓋通道層MCH2與遮光層SM。閘極MG2與第二掃描線SL2位於第一絕緣層GI上，閘極MG2電性連接第二掃描線SL2，且通道層MCH2重疊於閘極MG2。在本實施例中，通道層MCH2包括依序連接的源極區MCH2a、通道區MCH2b以及汲極區MCH2c(繪於圖3B)。通道區MCH2b重疊於閘極MG2。在一些實施例中，閘極MG2與閘極SG2共同組成工字形，藉此可以有效防止開關元件出現漏電的情形。

第二絕緣層ILD覆蓋閘極MG2與第二掃描線SL2。第二資料線DL2、源極MS2與汲極MD2位於第二絕緣層ILD上。源極MS2與汲極MD2分別透過開口H4以及開口H5而電性連接通道層MCH2的源極區MCH2a以及汲極區MCH2c，開口H4以及開口H5例如位於第一絕緣層GI以及第二絕緣層ILD中。第二資料線DL2電性連接源極MS2。第三絕緣層PL覆蓋第二資料線DL2、源極MS2與汲極MD2。

第一副開關元件ST1電性連接第一掃描線SL1與第一副畫素電極SE1。第一副開關元件ST1包括閘極SG1、通道層SCH1 以及汲極SD1。第一副開關元件ST1與第二副開關元件ST2具有類似的結構。

通道層SCH1位於基板SB1上。在一些實施例中，部分通道層SCH1與基板SB1之間夾有遮光層SM，但本發明不以此為限。第一絕緣層GI覆蓋通道層SCH1與遮光層SM。閘極SG1與第一掃描線SL1位於第一絕緣層GI上，閘極SG1電性連接第一掃描線SL1，且通道層SCH1重疊於閘極SG1。在本實施例中，通道層SCH1包括依序連接的源極區SCH1a、通道區SCH1b以及汲極區SCH1c(繪於圖3B)。通道區SCH1b重疊於閘極SG1。在一些實施例中，閘極MG1與閘極SG1共同組成工字形，藉此可以有效防止開關元件出現漏電的情形。

第二絕緣層ILD覆蓋閘極SG1與第一掃描線SL1。汲極SD1位於第二絕緣層ILD上。汲極SD1透過開口H6而電性連接通道層SCH1，開口H6例如位於第一絕緣層GI以及第二絕緣層ILD中。第三絕緣層PL覆蓋汲極SD1。

通道層SCH1的源極區SCH1a電性連接至其他主開關元件(未繪出)的通道層。換句話說，第一副開關元件ST1之源極區SCH1a的訊號來源是由其他主開關元件所提供，藉此可以減少資料線的數量。

共用電極CE(繪於圖2A與圖2B)位於第三絕緣層PL上。在一些實施例中，共用電極CE具有對應於第一主開關元件MT1、第一副開關元件ST1、第二主開關元件MT2以及第二副開關元件ST2的開口，但本發明不以此為限。

第一保護層BP1位於共用電極CE與第三絕緣層PL上。

第一副畫素電極SE1與第二副畫素電極SE2位於第一保護層BP1上。共用電極CE重疊於第一副畫素電極SE1與第二副畫素電極SE2。第一副畫素電極SE1透過開孔OP1而電性連接至第一副開關元件ST1的汲極SD1，開孔OP1例如位於第一保護層BP1與第三絕緣層PL中。第二副畫素電極SE2透過開孔OP2而電性連接至第二副開關元件ST2的汲極SD2，開孔OP2例如位於第一保護層BP1與第三絕緣層PL中。

請參閱圖3A，第一副畫素電極SE1包括主幹部SEM1與多個分支部SEB1。各分支部SEB1包括依序連接的第一連接部P1、第二連接部P2以及第三連接部P3(繪於圖3A)，其中第一連接部P1連接主幹部SEM1，第二連接部P2的延伸方向不同於第一連接部P1的延伸方向以及第三連接部P3的延伸方向。

在本實施例中，第一副畫素電極SE1與第二副畫素電極SE2具有相同的形狀。

第二保護層BP2覆蓋第一副畫素電極SE1、第二副畫素電極SE2與第一保護層BP1。

第一主畫素電極ME1、第二主畫素電極ME2位於第二保護層BP2上。第一主畫素電極ME1、第二主畫素電極ME2重疊於共用電極CE。第一主畫素電極ME1透過開孔OP3而電性連接至第一主開關元件MT1的汲極MD1，開孔OP3例如位於第二保護層BP2、第一保護層BP1與第三絕緣層PL中。第二主畫素電極ME2透過開孔OP4而電性連接至第二主開關元件MT2的汲極MD2，開孔OP4例如位於第二保護層BP2、第一保護層BP1與第三絕緣層PL中。

請接續參閱圖3A，第一主畫素電極ME1包括主幹部MEM1與多個分支部MEB1。多個分支部MEB1連接主幹部MEM1。分支部MEB1的寬度隨著遠離主幹部MEM1而漸減。第一主畫素電極ME1的主幹部MEM1與第一副畫素電極SE1的主幹部SEM1分別相對設置於第一畫素單元PU1的兩側，第一主畫素電極ME1的分支部MEB1與第一副畫素電極SE1的分支部SEB1分別朝相對方向延伸並交錯設置。

在本實施例中，第一主畫素電極ME1與第二主畫素電極ME2具有相同的形狀。相似地，第二主畫素電極ME2的分支部與第二副畫素電極SE2的分支部交錯設置。

第一畫素單元PU1至少包括兩種操作模式。第一種操作模式為同時對第一主畫素電極ME1和第一副畫素電極SE1施加第一電壓V1，且對共用電極CE施加共用電壓Vcom。第二種操作模式為對第一主畫素電極ME1施加第二電壓V2，且對第一副畫素電極SE1與共用電極CE施加共用電壓Vcom。由於第一主畫素電極ME1的形狀不同於第一副畫素電極SE1的形狀，因此兩種操作模式下之第一畫素單元PU1所對應之液晶反應時間(Response Time)並不相同，可以因應液晶反應時間之需求而選擇要使用哪種第一畫素單元PU1的操作模式。在本實施例中，第一畫素單元PU1的第一種操作模式對應較高之穿透率，第一畫素單元PU1的第二種操作模式對應較短之液晶反應時間。

第二畫素單元PU2至少包括兩種操作模式。第一種操作模式為同時對第二主畫素電極ME2和第二副畫素電極SE2施加第一電壓V1，且對共用電極CE施加共用電壓Vcom。第二種操作模式為對第二主畫素電極ME2施加第二電壓V2，且對第二副畫素電極SE2與共用電極CE施加共用電壓Vcom。由於第二主畫素電極ME2的形狀不同於第二副畫素電極SE2的形狀，因此兩種操作模式下之第二畫素單元PU2所對應之液晶反應時間並不相同，可以因應液晶反應時間之需求而選擇要使用哪種第二畫素單元PU2的操作模式。在本實施例中，第二畫素單元PU2的第一種操作模式對應較高之穿透率，第二畫素單元PU2的第二種操作模式對應較短之液晶反應時間。

液晶層LC位於第二保護層BP2、第一主畫素電極ME1與第二主畫素電極ME2上。且液晶層LC位於基板SB1與對向基板SB2之間。

光轉換元件T以及黑色矩陣BM位於對向基板SB2上。在一些實施例中，光轉換元件T包括螢光材料、濾光材料、量子點材料或其他合適之材料或上述材料之組合。光轉換元件T例如包括紅色光轉換元件、綠色光轉換元件以及藍色光轉換元件。黑色矩陣BM位於不同顏色之光轉換元件T之間。

塗覆層OC位於光轉換元件T上。塗覆層OC位於光轉換元件T與液晶層LC之間。

圖4是依照本發明的第一實施例的一種顯示裝置的局部電路示意圖。圖5A是依照本發明的第一實施例的一種畫素單元之操作方法的示意圖。圖5B是依照本發明的第一實施例的一種畫素單元之操作方法的示意圖。圖5A與圖5B的橫軸為時間，縱軸為不同構件上之電壓。

請參考圖4，第一主開關元件MT1、第二副開關元件ST2以及第一連接線CL1共同構成重複單元RUa，並電性連接至對應的掃描線SL(例如為圖1的第一掃描線SL1及第二掃描線SL2)以及資料線DL(例如為圖1的第一資料線DL1)。第一主開關元件MT1以及第二副開關元件ST2各自電性連接至對應的電容Cst。在圖4中，重複單元RUa周圍的其他開關元件還有連接其他開關元件的連接線與儲存電容以虛線表示。

請同時參考圖1、圖4與圖5A，以下將說明操作第二副畫素電極SE2的方式。首先，對第一掃描線SL1以及第一資料線DL1施加電壓以開啟第一主開關元件MT1，例如對第一掃描線SL1施加電壓Von，且對第一資料線DL1施加電壓V0。同時，對第二掃描線SL2施加電壓Von，以開啟第二副開關元件ST2。由於第一連接線CL1電性連接第一主開關元件MT1的通道層MCH1以及第二副開關元件ST2的通道層SCH2，因此電壓會同時施加於第一主畫素電極ME1與第二副畫素電極SE2上，例如第一主畫素電極ME1上施加有電壓V1，且第二副畫素電極SE2上施加有電壓V2。在開啟第一主開關元件MT1與第二副開關元件ST2一段時間後停止對第二掃描線SL2以及第一資料線DL1施加電壓以關閉第二副開關元件ST2(使電壓變為電壓Voff)，由於第二副畫素電極SE2電性連接至電容Cst(例如是因為第二副畫素電極SE2與共用電極CE之間的電壓差所產生之電容)，因此即使關閉了第二副開關元件ST2，第二副畫素電極SE2上之電壓V2(第二電壓)會持續殘留一段時間。在一些實施例中，先停止對第二掃描線SL2施加電壓以關閉第二副開關元件ST2，此時第二副畫素電極SE2上會殘留有電壓。在其他實施例中，對第一資料線DL1施加反向電壓以消除第一主畫素電極ME1上殘留之電壓，最後才停止對第一資料線DL1與第一掃描線SL1施加電壓。由於第二副開關元件ST2是處於關閉狀態，因此反向電壓不會被施加於第二副畫素電極SE2上，使第二副畫素電極SE2上的殘留電壓不會被消除。

在第一實施例中，第一副畫素電極SE1也可以用類似於圖5A中第二副畫素電極SE2的方式操作，只是第二副畫素電極SE2是藉由第一主開關元件MT1與第二副開關元件ST2所驅動，而第一副畫素電極SE1是藉由其他畫素單元之主開關元件(未繪出)與第一副開關元件ST1所驅動。

請同時參考圖1、圖4與圖5B，以下將說明操作第一主畫素電極ME1的方式，首先，對第一掃描線SL1施加電壓Von以及第一資料線DL1施加電壓V0以開啟第一主開關元件MT1，以對第一主畫素電極ME1施加第一電壓(電壓V1)。同時，不對第二掃描線SL2施加電壓Von，或是對第二掃描線SL2施加較低的電壓。在開啟第一主開關元件MT1一段時間後停止對第一掃描線SL1以及第一資料線DL1施加電壓以關閉第一主開關元件MT1，由於第一主畫素電極ME1電性連接至電容Cst(例如是因為第一主畫素電極ME1與共用電極CE之間的電壓差所產生之電容)，因此即使關閉了第一主開關元件MT1，第一主畫素電極ME1上之電壓V1(第一電壓)會持續殘留一段時間。

在第一實施例中，第二主畫素電極ME2也可以用類似於圖5B中第一主畫素電極ME1的方式操作，只是第一主畫素電極ME1是藉由電性連接第一掃描線SL1以及第一資料線DL1的第一主開關元件MT1所驅動，而第二主畫素電極ME2是藉由電性連接第二掃描線SL2以及第二資料線DL2的第二主開關元件MT2所驅動。

基於上述，本實施例可以利用時間差來選擇開啟畫素單元中之副畫素電極或主畫素電極，藉此可以因應液晶反應時間之需求而選擇要使用畫素單元的哪種操作模式。

圖6是依照本發明的第二實施例的一種顯示裝置的俯視示意圖，其中圖6省略繪示了顯示裝置的部分構件。圖7是圖6之顯示裝置的通道層、位於通道層上之開口以及連接線的俯視示意圖。

在此必須說明的是，圖6的第二實施例沿用第一實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

第二實施例與第一實施例的主要差異在於：第二實施例的顯示裝置20更包含第三資料線DL3、第四資料線DL4、第三畫素單元PU3以及第二連接線CL2。

請參考圖6，在第二實施例中，第一主開關元件MT1電性連接至第一掃描線SL1、第一資料線DL1與第二副開關元件ST2。第一副開關元件ST1電性連接至第一掃描線SL1與第三資料線DL3。第二主開關元件MT2電性連接至第二掃描線SL2。第二副開關元件ST2電性連接至第二掃描線SL2。第三主開關元件MT3電性連接至第一掃描線SL1與第四資料線DL4。第三副開關元件ST3電性連接至第一掃描線SL1、第二資料線DL2與第二主開關元件MT2。在第二實施例中，第三資料線DL3、第一資料線DL1、第二資料線DL2以及第四資料線DL4係依序平行設置；也就是，第一資料線DL1設置於第三資料線DL3與第二資料線DL2之間，而且第二資料線DL2設置於第一資料線DL1與第四資料線DL4之間。

在第二實施例中，第一副開關元件ST1的結構不同於第二副開關元件ST2的結構，第一副開關元件ST1更包括源極SS1。第三資料線DL3電性連接第一副開關元件ST1的源極SS1，且源極SS1透過開口H7電性連接至通道層SCH1的源極區SCH1a(繪於圖7)，開口H7例如位於第一絕緣層GI以及第二絕緣層ILD中。

在第二實施例中，第二主開關元件MT2的結構不同於第一主開關元件MT1的結構。在第二實施例中，第二主開關元件MT2不包括源極MS2，且第二主開關元件MT2的通道層MCH2的源極區MCH2a連接第二連接線CL2。

第三畫素單元PU3包括第三主開關元件MT3、第三副開關元件ST3、第三主畫素電極ME3以及第三副畫素電極SE3。

第三主開關元件MT3電性連接第一掃描線SL1與第四資料線DL4。在第二實施例中，第三主開關元件MT3與第一主開關元件MT1具有類似的結構。在一些實施例中，第三畫素單元PU3中的第三主開關元件MT3與第三副開關元件ST3分別鄰近第四資料線DL4與第二資料線DL2。

第三主開關元件MT3包括閘極MG3、通道層MCH3、源極MS3與汲極MD3。

通道層MCH3位於基板上。在一些實施例中，部分通道層MCH3與基板之間夾有遮光層，但本發明不以此為限。第一絕緣層GI覆蓋通道層MCH3與遮光層。閘極MG3與第一掃描線SL1位於第一絕緣層GI上，閘極MG3電性連接第一掃描線SL1，且通道層MCH3重疊於閘極MG3。在本實施例中，通道層MCH3包括依序連接的源極區MCH3a、通道區MCH3b以及汲極區MCH3c(繪於圖7)。通道區MCH3b重疊於閘極MG3。在一些實施例中，通道層MCH1、通道層SCH2、通道層MCH2、通道層MCH3、第一連接線CL1以及第二連接線CL2例如為多晶矽，例如為N型摻雜之低溫多晶矽或P型摻雜之低溫多晶矽，不以此為限。在另一些實施例中，通道層MCH1、通道層SCH2以及第一連接線CL1例如為金屬氧化物例如為銦鋅氧化物、銦鎵鋅氧化物、或是其它合適的材料、或上述之組合。

第二絕緣層覆蓋閘極MG3與第一掃描線SL1。第四資料線DL4、源極MS3與汲極MD3位於第二絕緣層上。源極MS3與汲極MD3分別透過開口H8以及開口H9而電性連接通道層MCH3的源極區MCH3a以及汲極區MCH3c，開口H8以及開口H9例如位於第一絕緣層GI以及第二絕緣層ILD中。第四資料線DL4電性連接源極MS3。第三絕緣層覆蓋第四資料線DL4、源極MS3與汲極MD3。

第三副開關元件ST3電性連接第一掃描線SL1、第二資料線DL2與第二主開關元件MCH2。在第二實施例中，第三副開關元件ST3與第一副開關元件ST1具有類似的結構。

第三副開關元件ST3包括閘極SG3、通道層SCH3、源極SS3與汲極SD3。

通道層SCH3位於基板SB1上。在一些實施例中，部分通道層SCH3與基板SB1之間夾有遮光層，但本發明不以此為限。第一絕緣層GI覆蓋通道層SCH3與遮光層SM。閘極SG3與第一掃描線SL1位於第一絕緣層GI上，閘極SG3電性連接第一掃描線SL1，且通道層SCH3重疊於閘極SG3。在本實施例中，通道層 SCH3包括依序連接的源極區SCH3a、通道區SCH3b以及汲極區SCH3c(繪於圖7)。通道區SCH3b重疊於閘極SG3。在一些實施例中，閘極MG3與閘極SG3共同組成工字形，藉此可以有效防止開關元件出現漏電的情形。

第二絕緣層覆蓋閘極SG3與第一掃描線SL1。第二資料線DL2、源極SS3與汲極SD3位於第二絕緣層上。源極SS3與汲極SD3分別透過開口H10以及開口H11而電性連接通道層SCH3，開口H10以及開口H11例如位於第一絕緣層GI以及第二絕緣層ILD中。第二資料線DL2電性連接源極SS3。第三絕緣層覆蓋第二資料線DL2、源極SS3與汲極SD3。

在本實施例中，第二連接線CL2電性連接第三副開關元ST3與第二主開關元件MT2，舉例來說，第二連接線CL2電性連接第三副開關元件ST3之通道層SCH3與第二主開關元件MT2之通道層MCH2的源極區MCH2a。換句話說，第二連接線CL2電性連接分別配置於第二資料線DL2相對兩側的第三副開關元件ST3與第二主開關元件MT2，第二主開關元件MT2之源極區MCH2a的訊號來源是由第三副開關元件ST3所提供，藉此可以減少資料線的數量。

在第二實施例中，第一主畫素電極ME1、第二主畫素電極ME2以及第三主畫素電極ME3具有相同的形狀，且第一副畫素電極SE1、第二副畫素電極SE2以及第三副畫素電極SE3具有相同的形狀。第三主畫素電極ME3的形狀不同於第三副畫素電極 SE3的形狀。

第三主畫素電極ME3透過開孔OP5而電性連接至第三主開關元件MT3的汲極MD3。第三副畫素電極SE3透過開孔OP6而電性連接至第三副開關元件ST3的汲極SD3。開孔OP5以及開孔OP6例如類似於開孔OP3以及開孔OP1。操作第三主畫素電極ME3的方式類似於圖5B的操作方式，只是第三畫素單元PU3的第三主畫素電極ME3主要是以第一掃描線SL1以及第四資料線DL4來進行操作。

請參考圖6、圖8，第一主開關元件MT1、第二副開關元件ST2、第二主開關元件MT2、第三副開關元件ST3、第一連接線CL1以及第二連接線CL2共同構成重複單元RUb，並電性連接至對應的第一掃描線SL1、第二掃描線SL2、第一資料線DL1以及第二資料線DL2。在圖8中，重複單元RUb周圍的其他開關元件還有連接其他開關元件的連接線與儲存電容以虛線表示。

請參考圖6、圖8，在第二實施例中，操作第三副畫素電極SE3的方式類似於圖5B的操作方式，只是第三副畫素電極SE3主要是以第一掃描線SL1以及第二資料線DL2的第三副開關元件ST3來進行操作。

在第二實施例中，操作第二畫素單元PU2的第二主畫素電極ME2之方式如下所述。首先，對第一掃描線SL1以及第二資料線DL2施加電壓以開啟第三副開關元件ST3。同時，對第二掃描線SL2施加電壓，以開啟第二主開關元件MT2。由於第二連接線CL2電性連接第三副開關元件ST3的通道層SCH3以及第二主開關元件MT2的通道層MCH2，因此電壓會同時施加於第三副畫素電極SE3與第二主畫素電極ME2上。在開啟第三副開關元件ST3一段時間後停止對第二掃描線SL2以及第二資料線DL2施加電壓以關閉第二主開關元件MT2，由於第二主畫素電極ME2電性連接至電容Cst(例如是因為第二主畫素電極ME2與共用電極CE之間的電壓差所產生之電容)，因此即使關閉了第二主開關元件MT2，第二主畫素電極ME2上之電壓會持續殘留一段時間。在一些實施例中，先停止對第二掃描線SL2施加電壓以關閉第二主開關元件MT2，此時第二主畫素電極ME2上會殘留有電壓。在其他實施例中，對第二資料線DL2施加反向電壓以消除第三副畫素電極SE3上殘留之電壓，最後才停止對第二資料線DL2與第一掃描線SL1施加電壓。由於第二主開關元件MT2是處於關閉狀態，因此反向電壓不會被施加於第二主畫素電極ME2上，使第二主畫素電極ME2上的殘留電壓不會被消除。第二主畫素電極ME2的操作方式類似於圖5A的操作方式，只是第二畫素單元PU2的第二主畫素電極ME2主要是以電性連接至第一掃描線SL1以及第二資料線DL2的第三副開關元件ST3還有電性連接至第二掃描線SL2以及第二資料線DL2的第二主開關元件MT2來進行操作。

在第二實施例中，操作第二副畫素電極SE2的方式類似於圖5A之實施例所述，於此不再贅述。

在第二實施例中，操作第一主畫素電極ME1的方式類似於圖5B之實施例所述，於此不再贅述。

在第二實施例中，操作第一副畫素電極SE1的方式如下所述。首先，對第一掃描線SL1以及第三資料線DL3施加電壓以開啟第一副開關元件ST1，以對第一副畫素電極SE1施加第二電壓。同時，不對第二掃描線SL2施加電壓，或是對第二掃描線SL2施加較低的電壓。在開啟第一副開關元件ST1一段時間後停止對第一掃描線SL1以及第三資料線DL3施加電壓以關閉第一副開關元件ST1，由於第一副畫素電極SE1電性連接至電容Cst(例如是因為第一副畫素電極SE1與共用電極CE之間的電壓差所產生之電容)，因此即使關閉了第一副開關元件ST1，第一副畫素電極SE1上之電壓會持續殘留一段時間。第一副畫素電極SE1操作方式類似於圖5B的操作方式，只是第一副畫素電極SE1主要是以電性連接至第一掃描線SL1以及第三資料線DL3的第一副開關元件ST1來進行操作。

圖9是依照本發明的第三實施例的一種顯示裝置的俯視示意圖，其中圖9省略繪示了顯示裝置的部分構件。圖10A是圖9之顯示裝置的畫素電極及位於畫素電極上之開孔的俯視示意圖。圖10B是圖9之顯示裝置的通道層、位於通道層上之開口、以及連接線的俯視示意圖。

在此必須說明的是，圖9的第三實施例沿用第二實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

第三實施例與第二實施例的主要差異在於：在第三實施例的顯示裝置30中，第一主畫素電極ME1、第二副畫素電極SE2以及第三主畫素電極ME3具有相同的形狀，且第一副畫素電極SE1、第二主畫素電極ME2以及第三副畫素電極SE3具有相同的形狀。

在第三實施例中，第一主畫素電極ME1、第二副畫素電極SE2以及第三主畫素電極ME3例如是於同一道圖案化製程中形成，且第一副畫素電極SE1、第二主畫素電極ME2以及第三副畫素電極SE3例如是於同一道圖案化製程中形成。在第三實施例中，第二副畫素電極SE2透過開孔OP2而電性連接至第二副開關元件ST2的汲極SD2，開孔OP2例如位於第二保護層BP2、第一保護層BP1與第三絕緣層PL中；第二主畫素電極ME2透過開孔OP4而電性連接至第二主開關元件MT2的汲極MD2，開孔OP4例如位於第一保護層BP1與第三絕緣層PL中。

在第三實施例中，第一主開關元件MT1電性連接至第一掃描線SL1、第一資料線DL1與第二副開關元件ST2。第一副開關元件ST1電性連接至第一掃描線SL1與第三資料線DL3。第三主開關元件MT3電性連接至第一掃描線SL1與第四資料線DL4。第三副開關元件ST3電性連接至第一掃描線SL1、第二資料線 DL2。第二主開關元件MT2電性連接至第二掃描線SL2與第三副開關元件ST3，第二副開關元件ST2電性連接至第二掃描線SL2與第一主開關元件MT1。在第三實施例中，第一資料線DL1、第三資料線DL3、第四資料線DL4以及第二資料線DL2係依序平行設置；也就是，第三資料線DL3設置於第一資料線DL1與第四資料線DL4之間，而且第四資料線DL4設置於第三資料線DL3與第二資料線DL2之間。

請參考圖9，第一連接線CL1電性連接分別配置於第三資料線DL3之相對兩側的第一主畫素電極ME1至第二副開關元件ST2的通道層SCH2。在第三實施例中，第一連接線CL1與第一主開關元件MT1的通道層MCH1分離。第一主畫素電極ME1透過開口Q1而電性連接至第一連接線CL1，第一連接線CL1連接通道層SCH2之源極區SCH2a。開口Q1例如位於第一絕緣層GI、第二絕緣層ILD、第三絕緣層PL、第一保護層BP1以及第二保護層BP2中，但本發明不以此為限。在第三實施例中，第一主畫素電極ME1還可以包括連接部MEC1(繪於圖10A)，連接部MEC1與分支部MEB1相連，且開口Q1對應連接部MEC1設置。

第一副畫素電極SE1透過開口Q3而電性連接至其他開關元件之通道層，開口Q3例如位於第一絕緣層GI、第二絕緣層ILD、第三絕緣層PL以及第一保護層BP1中，但本發明不以此為限。在第三實施例中，第一副畫素電極SE1還可以包括連接部SEC1(繪於圖10A)，連接部SEC1與分支部SEB1相連，且開口Q3 對應連接部SEC1設置。在一些實施例中，第一畫素單元PU1中的第一主畫素電極ME1與第一副畫素電極SE1係配置於第一掃描線SL1、第二掃描線SL2、第一資料線DL1與第三資料線DL3之間。

第二連接線CL2電性連接分別配置於第三資料線DL4之相對兩側的第三副畫素電極SE3至第二主開關元件MT2的通道層MCH2。在一些實施例中，第二畫素單元PU2中的第二主開關元件MT2與第二副開關元件ST2分別鄰近第四資料線DL4與第三資料線DL3。在本實施例中，第二連接線CL2與第三副開關元件ST3的通道層SCH3分離。第三副畫素電極SE3透過開口Q2而電性連接至第二連接線CL2，第二連接線CL2連接通道層MCH2之源極區MCH2a。開口Q2例如位於第一絕緣層GI、第二絕緣層ILD、第三絕緣層PL以及第一保護層BP1中，但本發明不以此為限。

第三主畫素電極ME3透過開口Q4而電性連接至其他開關元件之通道層，開口Q4例如位於第一絕緣層GI、第二絕緣層ILD、第三絕緣層PL、第一保護層BP1以及第二保護層BP2中，但本發明不以此為限。

請參考圖11，第一主開關元件MT1、第二副開關元件ST2、第二主開關元件MT2、第三副開關元件ST3、第一連接線 CL1以及第二連接線CL2共同構成重複單元RUc，並電性連接至對應的第一掃描線SL1、第二掃描線SL2、第一資料線DL1以及第二資料線DL2。在圖11中，重複單元RUc周圍的其他開關元件還有連接其他開關元件的連接線與儲存電容以虛線表示。在第三實施例中，重複單元RUc中的第二主開關元件MT2藉由第二連接線CL2跨越第四資料線DL4而與由第二資料線DL2所驅動的第三副畫素電極SE3電性連接，而第二副開關元件ST2藉由第一連接線CL1跨越第三資料線DL3而與由第一資料線DL1所驅動的第一主畫素電極ME1電性連接。

在第三實施例中，第一畫素單元PU1、第二畫素單元PU2以及第三畫素單元PU3中之畫素電極的操作方式類似於第二實施例，於此不再贅述。

圖12是依照本發明的第四實施例的一種顯示裝置的俯視示意圖，其中圖12省略繪示了顯示裝置的部分構件。圖13是圖12之顯示裝置的通道層、位於通道層上之開口、以及連接線的俯視示意圖。

在此必須說明的是，圖12的第四實施例沿用第一實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。

第四實施例與第一實施例的主要差異在於：在第四實施例中，顯示裝置40的第一主畫素電極ME1以及第二副畫素電極 SE2具有相同的形狀，且第一副畫素電極SE1以及第二主畫素電極ME2具有相同的形狀。

在第四實施例的顯示裝置40中，第一主畫素電極ME1以及第二副畫素電極SE2例如是屬於同一道圖案化製程中形成，且第一副畫素電極SE1以及第二主畫素電極ME2例如是屬於同一道圖案化製程中形成。在第四實施例中，第二副畫素電極SE2透過開孔OP2而電性連接至第二副開關元件ST2的汲極SD2，開孔OP2例如位於第二保護層BP2、第一保護層BP1與第三絕緣層PL中；第二主畫素電極ME2透過開孔OP4而電性連接至第二主開關元件MT2的汲極MD2，開孔OP4例如位於第一保護層BP1與第三絕緣層PL中。

在第四實施例中，第一主開關元件MT1電性連接至第一掃描線SL1、第一資料線DL1與第二副開關元件ST2。第一副開關元件ST1電性連接至第一掃描線SL1、第二資料線DL2與第二主開關元件MT2。第二主開關元件MT2電性連接至第二掃描線SL2。第二副開關元件ST2電性連接至第二掃描線SL2。

請參考圖12，第一連接線CL1電性連接分別配置於第一資料線DL1兩側的第一主畫素電極ME1至第二副開關元件ST2的通道層SCH2。在第四實施例中，第一連接線CL1與第一主開關元件MT1的通道層MCH1分離。第一主畫素電極ME1透過開口Q1而電性連接至第一連接線CL1，第一連接線CL1連接通道層SCH2之源極區SCH2a。開口Q1例如位於第一絕緣層G1、第二絕緣層ILD、第三絕緣層PL、第一保護層BP1以及第二保護層BP2中，但本發明不以此為限。

在第四實施例中，第二連接線CL2電性連接分別配置於第一資料線DL1兩側的第一副畫素電極SE1至第二主開關元件MT2的通道層MCH2。在第四實施例中，第二連接線CL2與第一副開關元件ST1的通道層SCH1分離。第一副畫素電極SE1透過開口Q3而電性連接至第二連接線CL2，第二連接線CL2連接通道層MCH2之源極區MCH2a。開口Q3例如位於第一絕緣層GI、第二絕緣層ILD、第三絕緣層PL以及第一保護層BP1中，但本發明不以此為限。

圖14是依照本發明的第四實施例的一種顯示裝置的局部電路示意圖。圖15A是依照本發明的第四實施例的一種畫素單元之操作方法的示意圖。圖15B是依照本發明的第四實施例的一種畫素單元之操作方法的示意圖。

請參考圖14，第一主開關元件MT1、第一副開關元件ST1、第二主開關元件MT2、第二副開關元件ST2、第一連接線CL1以及第二連接線CL2共同構成重複單元RUd，並電性連接至對應的第一掃描線SL1、第二掃描線SL2、第一資料線DL1以及第二資料線DL2。在圖14中，重複單元RUd周圍的其他開關元件還有連接其他開關元件的連接線與儲存電容以虛線表示。

在第四實施例中，第一主畫素電極ME1可以用類似於圖5B中第一主畫素電極ME1的方式操作，於此不再贅述。

請同時參考圖14與圖15A，在第四實施例中，第一副畫素電極SE1的操作方式如下所述。首先，對第一掃描線SL1以及第二資料線DL2施加電壓以開啟第一副開關元件ST1(例如對第一掃描線SL1施加電壓Von，且對第二資料線DL2施加電壓V0)，以對第一副畫素電極SE1施加第二電壓V2。同時，不對第二掃描線SL2施加電壓，或是對第二掃描線SL2施加較低的電壓。在開啟第一副開關元件ST1一段時間後停止對第一掃描線SL1以及第二資料線DL2施加電壓以關閉第一副開關元件ST1，由於第一副畫素電極SE1電性連接至電容Cst(例如是因為第一副畫素電極SE1與共用電極CE之間的電壓差所產生之電容)，因此即使關閉了第一副開關元件ST1，第一副畫素電極SE1上之電壓會持續殘留一段時間。

請同時參考圖14與圖15B，在第四實施例中，第二主畫素電極ME2的操作方式如下所述。首先，對第一掃描線SL1以及第二資料線DL2施加電壓以開啟第一副開關元件ST1，例如對第一掃描線SL1施加電壓Von，且對第二資料線DL2施加電壓V0。同時，對第二掃描線SL2施加電壓Von，以開啟第二主開關元件MT2。由於第二連接線CL2電性連接第一副畫素電極SE1以及第二主開關元件MT2的通道層MCH2，因此電壓會同時施加於第一副畫素電極SE1與第二主畫素電極ME2，例如第二主畫素電極ME2上施加有電壓V1，且第一副畫素電極SE1上施加有電壓V2。在開啟第一副開關元件ST1一段時間後停止對第二掃描線SL2以及第二資料線DL2施加電壓以關閉第二主開關元件MT2，由於第二主畫素電極ME2電性連接至電容Cst(例如是因為第二主畫素電極ME2與共用電極CE之間的電壓差所產生之電容)，因此即使關閉了第二主開關元件MT2，第二主畫素電極ME2上之電壓會持續殘留一段時間。在一些實施例中，先停止對第二掃描線SL2施加電壓以關閉第二主開關元件MT2，此時第二主畫素電極ME2上會殘留有電壓。在其他實施例中，對第二資料線DL2施加反向電壓以消除第一副畫素電極SE1上殘留之電壓，最後才停止對第二資料線DL2與第一掃描線SL1施加電壓。由於第二主開關元件MT2是處於關閉狀態，因此反向電壓不會被施加於第二主畫素電極ME2上，使第二主畫素電極ME2上的殘留電壓不會被消除。

在第四實施例中，第二副畫素電極SE2可以用類似於圖5A中第二副畫素電極SE2的方式操作，於此不再贅述。

綜上所述，本發明藉由第一連接線、第二連接線的設置來減少資料線的數量。此外，由於減少了通道層連接至資料線的開口數量，顯示裝置的解析度可以明顯的提升。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims

一種顯示裝置，包括：一第一掃描線、一第二掃描線與一第一資料線；一第一畫素單元，包括：一第一主開關元件，電性連接該第一掃描線與該第一資料線；一第一副開關元件，電性連接該第一掃描線；一第一主畫素電極，電性連接該第一主開關元件；以及一第一副畫素電極，電性連接該第一副開關元件，其中該第一主畫素電極的形狀不同於該第一副畫素電極的形狀；以及一第二畫素單元，包括：一第二主開關元件，電性連接該第二掃描線；一第二副開關元件，電性連接該第二掃描線；一第二主畫素電極，電性連接該第二主開關元件；以及一第二副畫素電極，電性連接該第二副開關元件，其中該第二主畫素電極的形狀不同於該第二副畫素電極的形狀；以及一第一連接線，電性連接該第一主開關元件與該第二副開關元件。
如申請專利範圍第1項所述的顯示裝置，更包括一第二資料線，電性連接該第二主開關元件。
如申請專利範圍第2項所述的顯示裝置，其中該第一主畫素電極以及該第二主畫素電極具有相同的形狀，且該第一副畫素電極以及該第二副畫素電極具有相同的形狀。
如申請專利範圍第1項所述的顯示裝置，其中該第一主開關元件包括：一第一閘極，電性連接該第一掃描線；一第一通道層，重疊於該第一閘極；以及一第一源極與一第一汲極，電性連接該第一通道層；以及該第二副開關元件包括：一第二閘極，電性連接該第二掃描線；一第二通道層，重疊於該第二閘極，且該第二通道層的一源極區連接該第一連接線；以及一第二汲極，電性連接該第二通道層，其中該第一通道層、該第二通道層以及該第一連接線屬於同一圖案化導電層。
如申請專利範圍第1項所述的顯示裝置，更包括：一第二資料線、一第三資料線與一第四資料線，其中該第三資料線電性連接該第一副開關元件；一第三畫素單元，包括：一第三主開關元件，電性連接該第一掃描線與該第四資料線；一第三副開關元件，電性連接該第一掃描線與該第二資料線；一第三主畫素電極，電性連接該第三主開關元件；以及一第三副畫素電極，電性連接該第三副開關元件，其中該第三主畫素電極的形狀不同於該第三副畫素電極的形狀；以及一第二連接線，電性連接該第三副開關元件與該第二主開關元件。
如申請專利範圍第5項所述的顯示裝置，其中該第一主畫素電極、該第二主畫素電極以及該第三主畫素電極具有相同的形狀，且該第一副畫素電極、該第二副畫素電極以及該第三副畫素電極具有相同的形狀。
如申請專利範圍第5項所述的顯示裝置，其中該第一主畫素電極、該第二副畫素電極以及該第三主畫素電極具有相同的形狀，且該第一副畫素電極、該第二主畫素電極以及該第三副畫素電極具有相同的形狀。
如申請專利範圍第5項所述的顯示裝置，其中該第一主開關元件包括：一第一閘極，電性連接該第一掃描線；一第一通道層，重疊於該第一閘極；以及一第一源極與一第一汲極，電性連接該第一通道層；以及該第二副開關元件包括：一第二閘極，電性連接該第二掃描線；一第二通道層，重疊於該第二閘極，且該第二通道層的一源極區連接該第一連接線；以及一第二汲極，電性連接該第二通道層，其中該第一通道層、該第二通道層、該第一連接線以及該第二連接線屬於同一圖案化導電層。
如申請專利範圍第1項所述的顯示裝置，更包括：一第二資料線，電性連接該第一副開關元件；以及一第二連接線，電性連接該第一副開關元件與該第二主開關元件。
如申請專利範圍第9項所述的顯示裝置，其中該第一主畫素電極以及該第二副畫素電極具有相同的形狀，且該第一副畫素電極以及該第二主畫素電極具有相同的形狀。
如申請專利範圍第9項所述的顯示裝置，其中該第一主開關元件包括：一第一閘極，電性連接該第一掃描線；一第一通道層，重疊於該第一閘極；以及一第一源極與一第一汲極，電性連接該第一通道層；以及該第二副開關元件包括：一第二閘極，電性連接該第二掃描線；一第二通道層，重疊於該第二閘極，且該第二通道層的一源極區連接該第一連接線；以及一第二汲極，電性連接該第二通道層，其中該第一通道層、該第二通道層、該第一連接線以及該第二連接線屬於同一圖案化導電層。
如申請專利範圍第1項所述的顯示裝置，其中該第一主畫素電極包括：一第一主幹部；以及多個第一分支部，連接該第一主幹部，該些第一分支部的寬度隨著遠離該第一主幹部而漸減；且該第一副畫素電極包括：一第二主幹部；以及多個第二分支部，連接該第二主幹部，各該第二分支部包括依序連接的一第一連接部、一第二連接部以及一第三連接部，其中該第一連接部連接該第二主幹部，該第二連接部的延伸方向不同於該第一連接部的延伸方向以及該第三連接部的延伸方向。
如申請專利範圍第12項所述的顯示裝置，其中該些第一分支部與該些第二分支部交錯設置。
如申請專利範圍第1項所述的顯示裝置，更包括：一共用電極，重疊於該第一主畫素電極、該第一副畫素電極、該第二主畫素電極以及該第二副畫素電極。
如申請專利範圍第1項所述的顯示裝置，其中該第一主開關元件的閘極與該第一副開關元件的閘極共同組成工字形，且該第二主開關元件的閘極與該第二副開關元件的閘極共同組成工字形。