[go: up one dir, main page]

TWI677922B - 形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的方法 - Google Patents

形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的方法 Download PDF

Info

Publication number
TWI677922B
TWI677922B TW107113832A TW107113832A TWI677922B TW I677922 B TWI677922 B TW I677922B TW 107113832 A TW107113832 A TW 107113832A TW 107113832 A TW107113832 A TW 107113832A TW I677922 B TWI677922 B TW I677922B
Authority
TW
Taiwan
Prior art keywords
contact structure
gate
contact
drain
source
Prior art date
Application number
TW107113832A
Other languages
English (en)
Other versions
TW201917792A (zh
Inventor
謝瑞龍
Ruilong Xie
永倬 禹
Youngtag Woo
丹尼爾 恰尼莫蓋姆
Daniel Chanemougame
畢爾Ｃ 保羅
Bipul C. Paul
拉爾斯Ｗ 賴柏曼
Lars W. Liebmann
愛馬恩 尼波史奇
Heimanu Niebojewski
朱雪蓮
Xuelian Zhu
孫磊
Lei Sun
臧輝
Hui ZANG
Original Assignee
美商格芯（美國）集成電路科技有限公司
Globalfoundries Us Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司, Globalfoundries Us Inc. filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW201917792A publication Critical patent/TW201917792A/zh
Application granted granted Critical
Publication of TWI677922B publication Critical patent/TWI677922B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/721—Insulated-gate field-effect transistors [IGFET] having a gate-to-body connection, i.e. bulk dynamic threshold voltage IGFET 
    • H10D64/011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10W20/069—
    • H10W20/0693—
    • H10W20/0696—
    • H10W20/077—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H10W20/056—
    • H10W20/076—

Landscapes

  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

所揭露的一示範方法主要包括：選擇性地形成閘極至源極/汲極(GSD)接觸開口及CB閘極接觸開口於至少一層絕緣材料中以及在相應開口中形成初始閘極至源極/汲極(GSD)接觸結構與初始CB閘極接觸結構，其中，該GSD接觸結構與該CB閘極接觸結構中之各者的上表面位在第一層級，以及對該初始GSD接觸結構及該初始CB閘極接觸結構執行凹陷蝕刻製程以形成凹陷GSD接觸結構與凹陷CB閘極接觸結構，其中，這些凹陷接觸結構中之各者的凹陷上表面位在低於該第一層級的第二層級。

Description

形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的方法
本揭示內容大致有關於積體電路的製造，且更特別的是，有關於形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的各種新穎方法與各種新穎裝置結構。
在例如微處理器、儲存裝置及其類似者的現代積體電路中，在有限的晶片面積上形成及運行有大量的電路元件，特別是場效電晶體(FET)。FET有各種不同組態，例如平面裝置、FinFET裝置、奈米級裝置等等。這些FET裝置通常在切換模式下運行，亦即，這些裝置展現高度導電狀態(開啟狀態)與高阻抗狀態(關閉狀態)。場效電晶體的狀態是由閘極電極控制，該閘極電極在施加適當的控制電壓時控制形成於汲極區、源極區之間的通道區之導電率。
在IC產品上形成各種裝置層級接觸以建立 電氣連接至形成於基板上的各種半導體裝置。例如，此類裝置層級接觸包括複數個有時被稱為“CA接觸”結構，以用於建立分離的電氣連接至電晶體裝置的源極/汲極區中之各者，以及用於建立分離的電氣連接至電晶體裝置之閘極結構的分離的閘極接觸結構，它有時被稱為“CB接觸”結構。該等CA接觸結構通常接觸形成於電晶體裝置之源極/汲極區上方的有時被稱為“溝槽矽化物”(TS)結構者。該CB閘極接觸通常垂直地位在包圍電晶體裝置的隔離材料之上，亦即，該CB閘極接觸通常不位在主動區之上，但是在有些先進架構中可能會這樣。該CB閘極接觸通常位在隔離區之上以避免或減少在CB接觸與形成於電晶體之源極/汲極區中的TS導電結構之間產生電氣短路(electrical short)的機會，亦即，在這兩個結構之間必須根據企圖防止此類電氣短路的各種設計規格而維持有最小間隔。可惜，會有與CB接觸只能位在隔離區上方之要求相關的面積損失(area penalty)。因此，一直努力想要建立使得CB接觸可完全形成於主動區上方的製程流程。
不過，在例如SRAM電路的一些應用中，必須形成導電接觸或導電條帶(conductive strap)於電晶體的閘極電極與該電晶體的源極/汲極區中之一者之間，亦即，閘極至源極/汲極(gate-to-source/drain，GSD)接觸結構。該GSD接觸結構有時被稱為“交叉耦合”接觸或CAREC(CA RECtangular)結構。該GSD接觸結構建立第一電晶體的閘極電極與第二電晶體的源極/汲極區中之一者 之間的電氣短路。當然，此類交叉耦合接觸結構也可形成於其他IC裝置上以及於除SRAM電路以外的不同應用中。
通常，由於大量的半導體裝置(亦即，電路元件，例如電晶體、電阻器、電容器等等)以及現代積體電路的必要複雜佈局，在有半導體裝置製造於其上的相同裝置層級內無法建立個別半導體裝置的電氣連接或“佈線排列”。因此，構成IC產品之整體佈線圖案的各種電氣連接被形成於金屬化系統中，其包含形成於產品之裝置層級之上的複數個堆疊的“金屬化層”。這些金屬化層通常由數層絕緣材料構成，在該等絕緣材料層中形成導電金屬線及導電通孔。一般而言，導線提供層內(intra-level)電氣連接，同時導電通孔在導線的不同層級之間提供層間(inter-level)連接或垂直連接。這些導線及導電通孔可由各種不同材料構成，例如銅、鎢、鋁等等(以及適當的阻障層)。積體電路產品中的第一金屬化層通常被稱為“M1”層。通常，複數個導電通孔(通常被稱為“V0”通孔)用來在M1層與大致被稱為裝置層級接觸(以下會有更完整的解釋)的較低層級導電結構之間建立電氣連接。在有些更先進的裝置中，在裝置層級接觸與V0通孔之間形成由導線(有時稱為“M0”層)構成的另一金屬化層。
閘極接觸結構及GSD接觸結構在現代IC產品上的形成可能極具挑戰性。本揭示內容針對在IC產品上形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的各種新穎方法與各種新穎裝置結構。
以下提出本發明的簡化概要以提供本發明之一些方面的基本理解。此概要並非本發明的窮舉式總覽。它不是旨在確認本發明的關鍵或重要元件或者是描繪本發明的範疇。唯一的目的是要以簡要的形式提出一些概念作為以下更詳細之說明的前言。
大體上，本揭示內容係針對形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的各種新穎方法與各種新穎裝置結構。揭露的一示範方法主要包括：選擇性地形成閘極至源極/汲極(GSD)接觸開口及CB閘極接觸開口於至少一層絕緣材料中且形成初始閘極至源極/汲極(GSD)接觸結構於該GSD接觸開口中以及一初始CB閘極接觸結構於該CB閘極接觸開口中，其中該GSD接觸結構與該CB閘極接觸結構中之各者的上表面位在第一層級。在一實施例中，該方法也包括：對該初始GSD接觸結構及該初始CB閘極接觸結構執行凹陷蝕刻製程以形成凹陷GSD接觸結構與凹陷CB閘極接觸結構，其中該凹陷GSD接觸結構與該凹陷CB閘極接觸結構中之各者的凹陷上表面位在低於該第一層級的第二層級。
揭露於本文的一示範積體電路(IC)產品包括第一電晶體的第一導電源極/汲極接觸結構，該第一電晶體具有至少位在該第一導電源極/汲極接觸結構之上表面之一部分之上的絕緣源極/汲極帽蓋與導電耦合至該第一導電源極/汲極接觸結構及第二電晶體之第一閘極結構的 閘極至源極/汲極(GSD)接觸結構。在此實施例中，該產品也包括導電耦合至第三電晶體之第二閘極結構的CB閘極接觸結構，其中該GSD接觸結構與該CB閘極接觸結構中之各者的上表面位在第一層級，該第一層級是在高於該絕緣源極/汲極帽蓋之上表面之層級的層級。
1-7‧‧‧閘極
10‧‧‧先前技術IC產品、IC產品、產品
11‧‧‧電晶體裝置、電晶體、裝置
12‧‧‧半導體基板、基板
13‧‧‧隔離材料
14‧‧‧CA接觸結構、CA接觸
16‧‧‧CB閘極接觸結構、CB閘極接觸、CB接觸
20‧‧‧源極/汲極區
22‧‧‧閘極結構
22A‧‧‧閘極絕緣層
22B‧‧‧閘極電極
24‧‧‧閘極帽蓋
26‧‧‧側壁間隔件
30A、30B‧‧‧絕緣材料
32‧‧‧突起磊晶源極/汲極區
34‧‧‧源極/汲極接觸結構
36‧‧‧溝槽矽化物結構、TS結構
38‧‧‧絕緣材料層
40‧‧‧導電通孔、V0通孔
42、44‧‧‧金屬線
46‧‧‧絕緣材料層
51‧‧‧側壁間隔件
52‧‧‧單一FinFET電晶體裝置、電晶體、裝置
53‧‧‧閘極帽蓋層、閘極帽蓋
54‧‧‧CA接觸結構
55‧‧‧隔離材料、隔離區
56‧‧‧溝槽矽化物結構、TS結構
58‧‧‧CB閘極接觸結構、CB閘極接觸、CB接觸
65‧‧‧示範鰭片
66‧‧‧最小間隔
100‧‧‧積體電路產品、IC產品、產品
101A、101B、101C‧‧‧第一、第二、第三電晶體
102‧‧‧半導體基板、基板
103‧‧‧鰭片、主動區
106‧‧‧閘極
107‧‧‧絕緣材料層
107R‧‧‧凹陷上表面
108‧‧‧閘極結構、最終閘極結構
108S‧‧‧上表面
109‧‧‧絕緣材料層、絕緣材料
109S‧‧‧上表面
110‧‧‧最終閘極帽蓋、閘極帽蓋
112‧‧‧第一側壁間隔件、側壁間隔件、第一間隔件、間隔件
113‧‧‧第二側壁間隔件、側壁間隔件、第二間隔件
115‧‧‧絕緣源極/汲極帽蓋
115S‧‧‧上表面
116‧‧‧磊晶半導體材料、磊晶材料
117‧‧‧蝕刻中止層、層
119‧‧‧絕緣材料層、絕緣材料、層
119X‧‧‧附加絕緣材料、絕緣材料、絕緣材料層
120、120X‧‧‧示範源極/汲極接觸結構、源極/汲極區
120Y‧‧‧側面
120Z‧‧‧凹陷上表面
121‧‧‧犧牲遮罩層、遮罩層
123‧‧‧給定距離
130‧‧‧CB閘極接觸結構、導電CB閘極接觸結構、凹陷導電CB閘極接觸結構、結構
130R、133R‧‧‧凹陷上表面
130S‧‧‧上表面
130X、133X‧‧‧開口
130Z‧‧‧CB閘極接觸開口
132‧‧‧CA接觸結構、導電接觸
132X‧‧‧接觸開口、開口
133‧‧‧GSD接觸、閘極至源極/汲極接觸結構、GSD接觸結構、導電GSD接觸結構、凹陷導電GSD接觸結構、結構
133S‧‧‧上表面
133Z‧‧‧GSD接觸開口、開口
137‧‧‧絕緣材料層、絕緣材料
139‧‧‧導電金屬線、金屬線
139A‧‧‧獨立導線、金屬線、導線、第一金屬線、第一導線
139B‧‧‧獨立導線、導線、第二導線
151‧‧‧閘極接觸結構、CB閘極接觸結構
151A、151B、151C‧‧‧CB閘極接觸結構
151X‧‧‧開口
151Z‧‧‧CB閘極接觸開口、閘極接觸開口
161‧‧‧導電閘極結構、結構
161R‧‧‧凹陷上表面
161S‧‧‧上表面
163‧‧‧遮罩層
165‧‧‧附加絕緣材料、絕緣材料層
167‧‧‧犧牲材料層、犧牲材料
169‧‧‧開口、溝槽
170‧‧‧導電通孔、通孔
參考以下結合附圖的說明可明白本揭示內容，其中類似的元件以相同的元件符號表示，且其中：第1圖至第2圖圖示用於積體電路產品之裝置層級接觸及金屬化層的各種示範先前技術配置；以及第3圖至第39圖圖示揭露於本文形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的各種新穎方法與各種新穎裝置結構。
儘管揭露於本文的專利標的容易做成各種修改及替代形式，然而本文仍以附圖為例圖示本發明的幾個特定具體實施例且詳述於本文。不過，應瞭解本文所描述的特定具體實施例並非旨在把本發明限定為本文所揭示的特定形式，反而是，本發明應涵蓋落在如隨附申請專利範圍所界定之本發明精神及範疇內的所有修改、等效及替代性陳述。
以下描述本發明的各種示範具體實施例。為了清楚說明，本專利說明書並未描述實際具體實作的所有特徵。當然，應瞭解，在開發任一此類的實際具體實施 例時，必需做許多與具體實作有關的決策以達成開發人員的特定目標，例如遵循與系統相關及商務有關的限制，這些都會隨著每一個具體實作而有所不同。此外，應瞭解，此類開發即複雜又花時間，但對本技藝一般技術人員而言，在閱讀本揭示內容後仍將如例行工作。
此時以參照附圖來描述本發明。示意圖示於附圖的各種結構、系統及裝置係僅供解釋以及避免熟諳此藝者所習知的細節混淆本發明。儘管如此，仍納入附圖以描述及解釋本揭示內容的示範實施例。應使用與相關技藝技術人員所熟悉之意思一致的方式理解及解釋用於本文的字彙及片語。本文沒有特別定義的術語或片語(亦即，與熟諳此藝者所理解之普通慣用意思不同的定義)旨在用術語或片語的一致用法來說明。如果術語或片語旨在具有特定的意思時(亦即，不同於熟諳此藝者所理解的意思)，則會在本專利說明書中以直接明白地提供特定定義的方式清楚地陳述用於該術語或片語的特定定義。
第1圖的橫截面圖圖示一示範先前技術IC產品10，其係由形成於半導體基板12中及半導體基板12之上的電晶體裝置11構成。也圖示用於建立電氣連接至裝置11之示意圖示之源極/汲極區20的複數個CA接觸結構14，與CB閘極接觸結構16。CB閘極接觸16通常垂直地位在包圍裝置11的隔離材料13之上，亦即，CB閘極接觸16通常不位在界定於基板12中的主動區之上，但是在有些先進架構中可能會這樣。
電晶體11包含示範的閘極結構22(亦即，閘極絕緣層22A與閘極電極22B)、閘極帽蓋24、側壁間隔件26、以及示意圖示之源極/汲極區20。在圖示於第1圖的製造點，在基板12之上已形成數層絕緣材料30A、30B，亦即，層間介電材料。附圖未圖示其他的材料層，例如接觸蝕刻中止層(contact etch stop layer)及其類似者。也圖示示範的突起磊晶源極/汲極區32與源極/汲極接觸結構34，它通常包括所謂的“溝槽矽化物”(TS)結構36。CA接觸結構14的形式可為形成於層間介電材料中的分離的接觸元件，亦即，在從上面觀看時有大致像方形之形狀或圓柱形形狀的一或多個個別接觸插塞。在其他的應用中，CA接觸結構14也可為線路型特徵，其接觸下方的線路型特徵，例如，接觸源極/汲極區20的TS結構36通常朝與電晶體11之閘極寬度方向平行的方向延伸越過源極/汲極區20上的整個主動區，亦即，進出第1圖之圖紙的平面。CA接觸14與CB接觸16在工業內都被視為裝置層級接觸。
IC產品10包括用於產品10之多層級金屬化系統的M0金屬化層。該M0金屬化層形成於例如低k絕緣材料的一絕緣材料層46中，且被形成為可建立電氣連接至裝置層級接觸-CA接觸14與CB接觸16。也圖示於第1圖中的是用於產品10的M1金屬化層，其形成於例如低k絕緣材料的一絕緣材料層38中。提供複數個導電通孔-V0通孔40-以建立M0金屬化層與M1金屬化層之間的電 氣連接。M0金屬化層與M1金屬化層兩者通常包括(各自)依照需要而路由越過產品10的複數個金屬線44、42。M0金屬化層的形成有助於減少形成於基板12上之電路的總電阻。不過，在有些IC產品中，可省略M0金屬化層且使M1金屬化層的V0通孔40與CA接觸14及CB接觸16接觸。
第2圖為單一FinFET電晶體裝置52的簡化平面圖。電晶體52包含複數個示範鰭片65、閘極帽蓋層53、側壁間隔件51、與形成於源極/汲極區之上的溝槽矽化物結構56。也圖示用於建立電氣連接至源極/汲極區的複數個CA接觸結構54，與CB閘極接觸結構58，其經形成為藉由在閘極帽蓋53中形成開口而建立電氣接觸至閘極結構(未圖示)。
如第2圖所示，CB閘極接觸58通常垂直地位在包圍裝置52的隔離材料55之上，亦即，CB閘極接觸58通常不位在主動區之上，但是在有些先進架構中可能會這樣。CB閘極接觸58通常位在隔離區55之上以避免或減少在CB接觸58與TS結構56之間產生電氣短路的機會，亦即，在這兩個結構之間必須根據企圖防止此類電氣短路的各種設計規格而維持有最小間隔66。可惜，會有與CB接觸58只能位在隔離區55之上之要求相關的面積損失。
本揭示內容針對形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的各種新穎方法與各種新 穎裝置結構。在使用各種技術來製造產品時可採用揭露於本文的方法及裝置，例如NMOS、PMOS、CMOS等等，且在製造各種不同裝置時可採用它們，例如記憶體產品、邏輯產品、ASIC等等。熟諳此藝者在讀完本申請案後應瞭解，在以各種不同組態使用電晶體裝置來形成積體電路產品時可採用揭露於本文的發明，例如平面裝置、FinFET裝置、奈米線裝置等等。在描繪於本文的示範實施例中，電晶體裝置為FinFET裝置。用於電晶體裝置的閘極結構可使用“閘極優先(gate first)”或者是“取代閘極(replace gate)”製造技術形成。因此，揭露於本文的發明不應視為受限於電晶體的任何特定形式或形成電晶體裝置之閘極結構的方式。當然，揭露於本文的發明不應視為受限於圖示及描述於本文的示範實施例。此時參考附圖，更詳細地描述揭露於本文之方法及裝置的各種示範具體實施例。以下所描述的各種材料層可用各種不同已知技術中之任一形成，例如化學氣相沉積(CVD)製程、原子層沉積(ALD)製程、熱成長製程、旋塗技術等等。此外，如使用於本文及隨附申請專利範圍中的，用詞“鄰接”是要賦予寬廣的解釋且應被解釋成可涵蓋一特徵與另一特徵實際接觸或與該另一特徵靠得很近的情況。
第3圖至第15圖圖示揭露於本文的各種新穎方法用以形成用於積體電路(IC)產品100上之電晶體裝置的閘極接觸結構及交叉耦合接觸結構和所產生之新穎結構。在圖示實施例中，IC產品100各自包含第一、第二及 第三電晶體101A、101B、101C，以及用於形成於半導體基板102中及半導體基板102之上之各種電晶體裝置的複數個閘極106(為便於參考以1至4編號)。也圖示於平面圖中的是導電耦合至電晶體裝置之源極/汲極區的示範源極/汲極接觸結構120、120X(例如，溝槽矽化物結構)。示範源極/汲極接觸結構120X為第一電晶體101A的一部分(未圖示第一電晶體101A的閘極)，閘極1為第二電晶體101B的主動閘極而閘極3為第三電晶體101C的主動閘極。閘極2及4因為與第三電晶體101C有關而為“虛擬”或非主動閘極，但是閘極2及4可為形成於基板102之上之其他電晶體裝置(未圖示)的主動閘極。第3圖也包括IC產品100的簡化平面圖，其圖示各種絕緣材料層被移除的IC產品100。如以下更完整地所示的，除了揭露於本文的其他方面以外，GSD(交叉耦合)接觸133會形成於第一電晶體101A的源極/汲極區120X與第二電晶體101B之閘極結構108的導電閘極電極之間。
在描繪於本文的示範實施例中，電晶體裝置為FinFET裝置，但是揭露於本文的發明不應視為受限於包括FinFET電晶體裝置的IC產品，因為在製造其他形式的電晶體時，例如平面電晶體裝置，可採用揭露於本文的各種發明。在圖示於第3圖的加工點，已使用傳統製造技術在基板102中形成複數個鰭片103，且已形成越過鰭片103的閘極106。該平面圖也描繪出會形成接觸閘極3之閘極結構108的示範的CB閘極接觸結構130。揭露於 本文的CB閘極接觸結構130會位在電晶體的主動區之上。如本文所使用的，用語“主動區”應被理解為被位在閘極3之相對兩側上的兩個導電源極/汲極接觸結構120以及閘極3之位在兩個源極/汲極接觸結構120之間的部分所佔用的區域或“佔位面積(footprint)”。也圖示於第3圖之平面圖中的是將形成CA接觸結構132的位置，其係接觸第三電晶體101C的源極/汲極接觸結構120中之一者。也圖示將形成閘極至源極/汲極(GSD)接觸結構133的位置，其係使第二電晶體101B之閘極1之閘極結構108的閘極電極導電耦合至為第一電晶體101A之一部分的源極/汲極接觸結構120X。
包括在本文中的附圖也包括在第3圖之平面圖所示處繪出的兩個橫截面圖(“X-X”與“Y-Y”)。具體而言，橫截面圖X-X是在會形成CB閘極接觸結構130及GSD接觸結構133(以及在此會形成用於其他電晶體裝置的緊密包裝的閘極接觸結構151(未圖示)，下文有更完整的描述)的位置處沿著電晶體裝置的閘極-長度方向穿過閘極106繪出。在電晶體裝置為FinFET裝置的情形下，視圖X-X應理解為是朝對應至FinFET裝置之閘極長度(電流輸送)方向的方向沿著電晶體之鰭片103長軸繪出的橫截面圖。橫截面圖Y-Y是在會形成CA接觸結構132的位置處沿著電晶體裝置的閘極-長度方向穿過閘極106繪出。
基板102可具有各種組態，例如圖示的塊矽組態。基板102也可具有絕緣體上覆半導體 (semiconductor-on-insulator；SOI)組態，其包括塊狀半導體層、埋藏絕緣層及位在埋藏絕緣層上的主動半導體層，其中半導體裝置係形成於主動層中及主動層之上。基板102可由矽製成或可由除矽以外的材料製成。因此，應瞭解用語“基板”或“半導體基板”涵蓋所有半導體材料及此類材料的所有形式。另外，附圖中並未圖示各種摻雜區，例如暈圈植入區、井區及其類似者。
第3圖圖示在執行數個製程操作之後的IC產品100。首先，如上述，鰭片103的形成係藉由執行通過圖案化鰭片形成蝕刻遮罩(未圖示)的一或多個蝕刻製程，例如，非等向性蝕刻製程，以形成複數個鰭片形成溝槽(fin-formation trench)於基板102中而藉此形成該等複數個鰭片103。鰭片103的寬度及高度可取決於特定應用而有所不同。另外，鰭片形成溝槽及鰭片103的整體大小、形狀及組態可取決於特定應用而有所不同。接下來，隨後沉積一絕緣材料層107(例如，二氧化矽)以便過填(overfill)該等鰭片形成溝槽。然後執行化學機械研磨(CMP)製程以平坦化絕緣材料層107的上表面與鰭片103的上表面，藉此移除圖案化鰭片形成硬遮罩。接下來，對絕緣材料層107執行凹陷蝕刻製程致使它具有凹陷上表面107R，以暴露在該凹陷上表面107R之上所欲數量之鰭片103。
仍參考第3圖，在使絕緣材料層107凹陷後，形成閘極106於鰭片103之上。閘極106各自包括示意圖示的最終閘極結構108、最終閘極帽蓋110、第一側壁 間隔件112及第二側壁間隔件113。側壁間隔件112、113及閘極帽蓋110可由各種不同材料構成，例如氮化矽、SiNC、SiN、SiCO、SiNOC等等。在一示範具體實施例中，第一間隔件112與閘極帽蓋110可由相同的材料製成，例如氮化矽，同時第二間隔件113可由相對於第一間隔件112及閘極帽蓋110之材料具有良好蝕刻選擇性的不同材料製成，例如SiCO。通常，當使用習知取代閘極製造技術來製造閘極結構108時，會在基板102之上形成犧牲閘極結構(未圖示)以及位於犧牲閘極結構之上的原始閘極帽蓋(未圖示)。這時，可形成鄰接犧牲閘極結構及原始閘極帽蓋的第一間隔件112。接下來，在形成最終閘極結構108之前，藉由執行磊晶成長製程來形成磊晶半導體材料116於主動區103(或在FinFET裝置的情形下，為鰭片)的暴露部分上，亦即，在裝置的源極/汲極區中。可形成磊晶材料116至任何所欲厚度。不過，應瞭解，磊晶材料116不必形成在所有的應用中。附圖未圖示其他的材料層，例如接觸蝕刻中止層及其類似者。也圖示通常包括所謂“溝槽矽化物”(TS)結構(未單獨圖示)的示範源極/汲極接觸結構120、120X。如圖示，當產品100製造完成時，源極/汲極接觸結構120、120X的上表面通常大約與閘極帽蓋110的上表面齊平。
在形成磊晶材料116後，毯覆沉積一絕緣材料層109(例如，二氧化矽)於基板102上。之後，使用位於犧牲閘極結構之上作為研磨中止層的原始閘極帽蓋(未圖 示)來執行CMP製程以平坦化絕緣材料層109。這時，執行蝕刻製程以便移除該等原始閘極帽蓋與第一間隔件112的垂直部分，從而暴露犧牲閘極結構的上表面以供移除。然後，執行傳統取代閘極製程以移除該等犧牲閘極結構以便界定在間隔件112之間的取代閘極空腔，在此會形成最終閘極結構108。最終閘極結構108的形成係藉由依序沉積各種材料層於取代閘極空腔中且執行CMP製程以移除閘極材料位於閘極空腔之外的部分。之後，凹陷用於閘極結構108的材料以便騰出空間給第二間隔件113及閘極帽蓋110。接下來，藉由沉積間隔件材料的共形層且執行非等向性蝕刻製程，在凹陷閘極材料上方的空間中形成第二間隔件113作為內部間隔件。然後，藉由在凹陷閘極材料之上並且在第二間隔件113之間的空間中沉積一層間隔件材料，然後執行CMP製程來形成閘極帽蓋110。接下來，移除絕緣材料109在源極/汲極區上方的部分且在裝置的源極/汲極區中形成上述源極/汲極接觸結構120、120X。然後，對源極/汲極接觸結構120、120X執行凹陷蝕刻製程以騰出空間給將會形成於源極/汲極接觸結構120、120X中之各者之上的絕緣源極/汲極帽蓋115。可藉由沉積一層絕緣材料(例如，二氧化矽、SiC、SiCO等等)於凹陷源極/汲極接觸結構120、120X之上，然後執行CMP製程來形成絕緣源極/汲極帽蓋115。
第4圖圖示在藉由執行獨立毯覆沉積製程來形成蝕刻中止層117及一絕緣材料層119於產品100之 上之後的IC產品100。構造的材料以及層117、119的厚度可取決於應用而有所不同。在一示範具體實施例中，蝕刻中止層117可包含氮化矽，同時絕緣材料層119可包含二氧化矽。
第5圖圖示在絕緣材料層119中形成各自用於GSD接觸結構133及CB閘極接觸結構130的開口133X及130X之後的產品。係藉由形成圖案化蝕刻遮罩(未圖示)，例如圖案化光阻層，於絕緣材料層119之上，且隨後執行蝕刻製程，而形成開口133X及130X。如圖示，該蝕刻製程在蝕刻中止層117停止。
第6圖圖示在通過開口133X、130X來執行蝕刻製程以相對於周圍材料而選擇性地移除蝕刻中止層117的暴露部分以及閘極1及3的閘極帽蓋110之後的產品100。此製程操作暴露閘極1及3之閘極結構108的上表面108S。應注意，在此蝕刻製程期間，第二間隔件113及絕緣源極/汲極帽蓋115保護源極/汲極接觸結構120、120X。此製程操作也形成CB閘極接觸結構130的CB閘極接觸開口130Z。
第7圖圖示在形成例如圖案化OPL層之犧牲遮罩層121以便填滿且覆蓋CB閘極接觸開口130Z之後的產品100。如圖示，遮罩層121讓閘極1暴露以供進一步加工。
第8圖圖示在執行數個製程操作之後的產品100。首先，在一示範製程流程中，執行蝕刻製程以選 擇性地至少移除第二側壁間隔件113與第一電晶體裝置101A之源極/汲極接觸結構120X鄰接的部分且藉此暴露源極/汲極接觸結構120X的側面120Y之一部分。之後，若需要，可執行視需要的蝕刻製程以選擇性地移除絕緣源極/汲極帽蓋115的暴露部分以便暴露源極/汲極接觸結構120X的凹陷上表面120Z之一部分。如果這兩種蝕刻製程都執行，則可用任何所欲次序來執行它們。此製程操作也形成GSD接觸結構133的GSD接觸開口133Z。在此示範製程流程中，GSD接觸開口是在CD閘極接觸開口130Z之後形成。
第9圖圖示在執行數個製程操作之後的產品。首先，移除遮罩層121以便二次暴露(re-expose)CB閘極接觸開口130Z。之後，藉由同時執行數個製程操作，亦即，數個共同製程操作，初始導電CB閘極接觸結構130與初始的導電GSD接觸結構133各自形成於CB閘極接觸開口130Z與GSD接觸開口133Z中。在一示範製程流程中，沉積導電CB閘極接觸結構130及導電GSD接觸結構133(例如，其包括共形阻障層(未圖示)及任何塊狀導電材料層)的導電材料於開口130Z及133X中。之後，執行一或多個CMP製程操作以使用絕緣材料119作為研磨中止物(polish-stop)來移除導電材料位在開口130Z、133Z外的多餘數量。導電CB閘極接觸結構130及導電GSD接觸結構133可包含各種導電材料，例如鎢、銅等等。在初始形成時，初始的導電CB閘極接觸結構130具有上表面130S且 初始的導電GSD接觸結構133有與絕緣材料層119之上表面實質齊平的上表面133S，且上表面130S、133S位於在基板102之上的共同第一層級。
第10圖圖示在對導電CB閘極接觸結構130及導電GSD接觸結構133同時執行凹陷蝕刻製程之後的產品100。此製程操作形成各自具有蝕刻後之凹陷上表面(post-etch recessed upper surface)130R、133R的凹陷導電CB閘極接觸結構130與凹陷導電GSD接觸結構133。凹陷數量可取決於特定應用而有所不同。在一示範具體實施例中，該凹陷蝕刻製程應讓凹陷上表面130R、133R位在蝕刻中止層117之上有一給定距離123(例如，至少約5奈米)的層級。此外，在該凹陷蝕刻製程完成後，凹陷上表面130R、133R位在第二層級，其低於上述第一層級且高於絕緣源極/汲極帽蓋115之上表面115S的層級。
第11圖圖示在形成附加絕緣材料119X於開口130X、133X各自在導電CB閘極接觸結構130及導電GSD接觸結構133之上的剩餘部分中之後的產品100。藉由沉積例如二氧化矽的一層絕緣材料以便過填開口130X及133X，然後執行CMP製程，可形成附加絕緣材料119X。附加絕緣材料119X可由與絕緣材料119相同的材料製成，然而所有的應用可能並非如此。
第12圖及第13圖(視圖Y-Y(參考第3圖))圖示在執行數個製程操作以形成導電接觸132至用於形成於基板102之上之各種電晶體裝置的源極/汲極接觸結構 120之後的產品100。在圖示實施例中，導電接觸132中之一者經形成為其導電接觸第三電晶體101C的源極/汲極接觸結構120中之一者。不過，在圖示於此的示範製程流程期間，如第12圖所示，也形成導電耦合至凹陷導電CB閘極接觸結構130的另一導電接觸132。導電接觸132旨在本質上具有代表性，因為它們可使用各種技術及材料形成，例如銅、鎢、含金屬材料。首先，在一示範製程流程中，在絕緣材料119、119X中形成複數個接觸開口132X。接下來，形成一或多個共形阻障層及/或種子層(未單獨圖示)以便用阻障材料襯墊(line)開口132X。接下來，在產品100上隨後形成一層導電材料(例如，銅、含金屬材料、金屬化合物等等)以便過填開口132X。這時，執行CMP製程以從絕緣材料層119、119X之上表面移除導電材料的多餘部份。這些製程操作導致形成導電耦合至第三電晶體101C之閘極3之閘極結構108的導電接觸132與導電耦合至第三電晶體101C之源極/汲極接觸結構120中之一者的導電接觸132。
第14圖及第15圖圖示在執行數個製程操作以形成導電M0金屬化層於產品100之上之後的產品100。該M0金屬化層由複數個獨立導線139A、139B(全體用元件符號139表示)構成。首先，在產品100之上形成一絕緣材料層137。然後，在絕緣材料137中形成用於導電金屬線139的各種開口。之後，在絕緣材料層137的開口中形成用於導電金屬線139的導電材料。如圖示，金屬線 139A導電耦合至與CB閘極接觸130耦合的導電接觸132，同時導線139B導電耦合至與第三電晶體之源極/汲極接觸結構120耦合的導電接觸132。應注意，如第14圖所示，由於GSD接觸結構133的凹陷，金屬線139A與凹陷的GSD接觸結構133(垂直)實體隔開(有絕緣材料位在這兩個結構之間)，藉此提供物理空間以將導線139A垂直安置在GSD接觸結構133之上。換言之，使用揭露於本文的新穎方法，藉由形成凹陷GSD接觸結構133，金屬線139A沒有被阻擋，使得好像GSD接觸結構133之前沒有被凹陷一般。在一示範製程流程中，金屬線139的形成可使用類似以上在說明導電接觸132之形成時所描述的技術。
第16圖至第39圖圖示揭露於本文形成用於電晶體裝置之閘極接觸結構及交叉耦合(或GSD)接觸結構的各種其他新穎方法與各種新穎裝置結構。第16圖為IC產品100的簡化平面圖，其包括形成於基板102之上之其他電晶體裝置的附加閘極5-7。在此實施例中，會形成會各自導電耦合至閘極5、6及7之閘極結構108的緊密間隔而獨立的CB閘極接觸結構151A、151B及151C(全體用元件符號151表示)。在圖示實施例中，CB閘極接觸結構151會形成於隔離材料之上，亦即，CB閘極接觸結構151不會形成於這些電晶體裝置的主動區之上。也應注意，在圖示實施例中，由於CB閘極接觸結構151各自直接鄰接在直接鄰接閘極結構上的另一CB閘極接觸結構151，所以此一配置可稱為緊密包裝CB閘極接觸結構。不過，熟 諳此藝者在讀完本申請案後應瞭解，揭露於本文的各種發明不應視為受限於IC產品100包括此類緊密包裝CB閘極接觸結構的情形。例如，在不緊密包裝CB閘極接觸結構151的情形下可採用揭露於本文的發明，亦即，在以每隔一個閘極的方式在閘極上形成在同一行或同一排的相鄰CB閘極接觸結構151而不是在每一個閘極上的情況時。
第17圖及第18圖圖示在對應至第4圖之製造點處的IC產品100，亦即，在形成上述蝕刻中止層117及絕緣材料層119之後。
第19圖及第20圖圖示在形成上述開口133X及130X於絕緣材料層119中之後以及在會形成CB閘極接觸結構151以接觸閘極5-7之閘極結構108的位置處形成開口151X於絕緣材料層119中之後的IC產品100。
第21圖及第22圖圖示在通過開口133X、130X及151X來執行蝕刻製程以相對於周圍材料而選擇性地移除蝕刻中止層117的暴露部分以及閘極1、3及5-7的閘極帽蓋110之後的IC產品100。此製程操作暴露閘極1、3及5-7之閘極結構108的上表面108S。應注意，在此蝕刻製程期間，第二間隔件113及絕緣源極/汲極帽蓋115保護源極/汲極接觸結構120、120X。此製程操作也形成CB閘極接觸結構130的CB閘極接觸開口130Z以及用於各個閘極5-7的複數個CB閘極接觸開口151Z。
第23圖及第24圖圖示在形成例如圖案化OPL層之上述遮罩層121以填滿且覆蓋CB閘極接觸開口 130Z之後的IC產品100。如圖示，遮罩層121使閘極1及5-7暴露以供進一步加工。
第25圖及第26圖圖示在執行蝕刻製程以選擇性地至少移除第二側壁間隔件113鄰接第一電晶體裝置101A之源極/汲極接觸結構120X的部分且藉此暴露源極/汲極接觸結構120X的側面120Y之一部分之後的IC產品100。如第26圖所示，此蝕刻製程也移除複數個附加電晶體裝置之閘極5-7的第二間隔件113。應注意，不像前一個具體實施例，在此示範製程流程中，不移除絕緣源極/汲極帽蓋115位於源極/汲極接觸結構120X之上的暴露部分，亦即，不暴露凹陷源極/汲極接觸結構120X的上表面。此製程操作也形成GSD接觸結構133之GSD接觸開口133Z的一具體實施例。
第27圖及第28圖圖示在執行數個製程操作之後的IC產品100。首先，移除遮罩層121以便二次暴露CB閘極接觸開口130Z。之後，各自在CB閘極接觸開口130Z與GSD接觸開口133Z中形成上述導電CB閘極接觸結構130與上述導電GSD接觸結構133，且藉由同時執行數個製程操作，在開口151X及閘極接觸開口151Z中形成導電閘極結構161。如圖示，上表面133S、130S及161S大致共平面且位於在半導體基板102之上的同一個第一層級。用來形成這些結構130、133及161的製程流程可與以上在說明CB閘極接觸結構130及導電GSD接觸結構133之形成時所描述的相同。
第29圖及第30圖圖示在執行數個製程操作之後的IC產品100。首先，形成例如圖案化OPL層的另一遮罩層163以便覆蓋CB閘極接觸結構130。如圖示，遮罩層163使GSD接觸結構133及導電閘極結構161暴露以供進一步加工。然後，對導電GSD接觸結構133及導電閘極結構161執行凹陷蝕刻製程致使它們各自有大致在同一個層級的蝕刻後之凹陷上表面133R、161R。凹陷數量可取決於特定應用而有所不同。在一示範具體實施例中，該凹陷蝕刻製程應讓凹陷上表面133R的層級低於絕緣源極/汲極帽蓋115之上表面115S的層級並且使凹陷上表面161R的層級低於絕緣材料層109之上表面109S的層級。導電閘極結構161的凹陷導致形成用於附加電晶體裝置之各個閘極5-7之閘極結構108的獨立CB閘極接觸結構151A、151B及151C。應注意，與前一個具體實施例相比，在此示範製程流程中，不凹陷CB閘極接觸結構130。
第31圖及第32圖圖示在執行數個製程操作之後的IC產品100。首先，移除遮罩層163。然後，各自在凹陷導電GSD接觸結構133及閘極接觸結構151之上，形成附加絕緣材料165於開口133X及151X的剩餘部分中。可藉由沉積一層絕緣材料，例如氮化矽，以便過填開口133X及151X，然後執行CMP製程，從而形成附加絕緣材料165。附加絕緣材料165可由與層119相同的材料製成，或可由不同的材料製成(以便促進自對準通孔稍後在製程中的形成)。
第33圖圖示在執行數個製程操作之後的產品。首先，在該層絕緣材料中，形成導電接觸132的接觸開口132X，它會被形成為可建立電氣連接至第三電晶體101C的源極/汲極接觸結構120。之後，形成另一層犧牲材料167，例如，OPL材料，以便填滿接觸開口132X且在執行附加製程操作時暫時保護底下的源極/汲極接觸結構120。可藉由沉積OPL材料，然後執行CMP製程，從而形成犧牲材料167。
第34圖及第35圖圖示在執行初始製程操作以形成上述導電M0金屬化層於產品100之上之後的IC產品100。如前述，M0金屬化層包含複數個獨立導線139A、139B(全體用元件符號139表示)。如第34圖及第35圖所示，用於導電金屬線139的各種開口或溝槽169係形成於絕緣材料層119、165中。藉由通過圖案化蝕刻遮罩(未圖示)使用傳統光微影及蝕刻製程來執行蝕刻製程，可形成溝槽169。
第36圖及第37圖圖示在執行數個製程操作之後的IC產品100。首先，移除犧牲材料167以便暴露鄰接閘極3的源極/汲極接觸結構120。然後，該方法涉及形成複數個導電金屬線139以及在絕緣材料層119、165中接觸鄰接閘極3之源極/汲極接觸結構120的導電通孔170(參考第37圖的視圖Y-Y)。如圖示，第一金屬線139A導電耦合且實體接觸CB閘極接觸130，同時第二導線139B導電耦合至與第三電晶體之源極/汲極接觸結構120耦合 的導電通孔170。應注意，如第36圖所示，由於GSD接觸結構133的凹陷，第一金屬線139A與GSD接觸結構133實體(垂直)隔開，藉此提供物理空間以安置在GSD接觸結構133之上的第一導線139A。換言之，使用揭露於本文的新穎方法，凹陷GSD接觸結構133不妨礙或阻擋第一金屬線139A的形成，好像GSD接觸結構133之前沒有被凹陷一般。在一示範製程流程中，金屬線139及通孔170的形成可使用類似以上在說明導電接觸132之形成所描述的技術。
第38圖及第39圖圖示在執行數個製程操作以形成示範M1金屬化層於M0金屬化層之上之後的IC產品100。M1金屬化層包含複數個示意圖示的M1金屬線及導電V0通孔。如圖示，在產品之上形成一絕緣材料層171。之後，在產品100上的各種絕緣材料層中形成各種開口或溝槽。然後，用於導電M1金屬線及導電V0通孔的導電材料形成於該等絕緣材料層的開口中且執行CMP製程。如圖示，位在第二金屬化層中的第一導線M1線及第一導電V0通孔導電耦合至CB閘極接觸結構130。另外，複數個第二導線M1與延伸長度的V0導電通孔位在該第二金屬化層中且導電耦合至附加電晶體裝置的獨立CB閘極接觸結構151中之一者。
以上所揭露的特定具體實施例均僅供圖解說明，因為熟諳此藝者在受益於本文的教導後顯然可以不同但等效的方式來修改及實施本發明。例如，可用不同的 順序完成以上所提出的製程步驟。此外，除非在以下申請專利範圍中有提及，不希望本發明受限於本文所示之構造或設計的細節。因此，顯然可改變或修改以上所揭露的特定具體實施例而所有此類變體都被認為仍然是在本發明的範疇與精神內。應注意，在本專利說明書及隨附申請專利範圍中為了描述各種製程或結構而使用的例如“第一”、“第二”、“第三”或“第四”用語只是用來作為該等步驟/結構的簡寫參考且不一定暗示該等步驟/結構的執行/形成按照該有序序列。當然，取決於確切的申請專利範圍語言，可能需要或不需要該等製程的有序序列。因此，本文提出以下的申請專利範圍尋求保護。

Claims (20)

  1. 一種用以製造積體電路之方法，該方法包含：在至少一層絕緣材料中形成閘極至源極/汲極(GSD)接觸開口與CB閘極接觸開口；形成初始閘極至源極/汲極(GSD)接觸結構於該GSD接觸開口中以及初始CB閘極接觸結構於該CB閘極接觸開口中，其中，該GSD接觸結構與該CB閘極接觸結構中之各者的上表面位在第一層級；以及對該初始GSD接觸結構及該初始CB閘極接觸結構執行凹陷蝕刻製程以形成凹陷GSD接觸結構與凹陷CB閘極接觸結構，其中，該凹陷GSD接觸結構與該凹陷CB閘極接觸結構中之各者的凹陷上表面位在低於該第一層級的第二層級。
  2. 如申請專利範圍第1項所述之方法，其中，形成該GSD接觸開口包含：暴露第一電晶體的導電源極/汲極接觸結構與第二電晶體的第一閘極結構中之至少一表面，且其中，該凹陷GSD接觸結構導電耦合至該第一電晶體的該導電源極/汲極接觸結構及該第二電晶體的該第一閘極結構。
  3. 如申請專利範圍第2項所述之方法，其中，形成該GSD接觸開口包含：暴露該導電源極/汲極接觸結構的至少一側面。
  4. 如申請專利範圍第2項所述之方法，其中，形成該GSD接觸開口包含：執行蝕刻製程以至少移除絕緣源極/汲極帽蓋位在該導電源極/汲極接觸結構之上的一部分，以便至少暴露該導電源極/汲極接觸結構之上表面的一部分。
  5. 如申請專利範圍第2項所述之方法，其中，形成該GSD接觸開口進一步包含：執行蝕刻製程以至少移除絕緣源極/汲極帽蓋位在該導電源極/汲極接觸結構之上的一部分，以便至少暴露該導電源極/汲極接觸結構之一上表面的一部分。
  6. 如申請專利範圍第2項所述之方法，其中，形成該CB閘極接觸開口包含：移除位在第三電晶體之第二閘極結構之上的閘極帽蓋，其中，該CB閘極接觸結構導電耦合至該第三電晶體的該第二閘極結構。
  7. 如申請專利範圍第1項所述之方法，其中，該凹陷GSD接觸結構導電耦合至具有絕緣源極/汲極帽蓋的導電源極/汲極接觸結構，該絕緣源極/汲極帽蓋至少位在該導電源極/汲極接觸結構之上表面的一部分之上，其中，該第二層級是在高於該絕緣源極/汲極帽蓋之該上表面之層級的層級。
  8. 如申請專利範圍第1項所述之方法，進一步包含：同時形成第一及第二獨立導電接觸結構，該第一導電接觸結構位在該凹陷CB閘極接觸結構之上且與該凹陷CB閘極接觸結構導電耦合，該第二導電接觸位於在電晶體裝置之源極/汲極區之上的導電源極/汲極接觸結構之上且與該電晶體裝置之該源極/汲極區之上的該導電源極/汲極接觸結構導電耦合。
  9. 如申請專利範圍第1項所述之方法，進一步包含：形成單一導線，該單一導線垂直地位在該凹陷GSD接觸結構與凹陷CB閘極接觸結構兩者的至少一部分之上，其中，該單一導線導電耦合至該凹陷CB閘極接觸結構，且其中，絕緣材料垂直地位在該單一導線與該凹陷GSD接觸結構之間。
  10. 如申請專利範圍第8項所述之方法，進一步包含：形成第一及第二獨立導線，該第一導線垂直地位在該凹陷GSD接觸結構與該凹陷CB閘極接觸結構兩者的至少一部分之上，其中，該第一導線導電耦合至該第一導電接觸結構，且其中，絕緣材料垂直地位在該第一導線與該凹陷GSD接觸結構之間，該第二導線導電耦合至該第二導電接觸結構。
  11. 如申請專利範圍第1項所述之方法，進一步包含：在形成該GSD接觸開口之前，形成該CB閘極接觸開口。
  12. 如申請專利範圍第2項所述之方法，其中，形成該GSD接觸開口包含：移除鄰接該第一電晶體之該導電源極/汲極接觸結構的側壁間隔件之至少一部分。
  13. 一種用以製造積體電路之方法，該方法包含：在至少一層絕緣材料中形成閘極至源極/汲極(GSD)接觸開口與CB閘極接觸開口；形成初始閘極至源極/汲極(GSD)接觸結構於該閘極至源極/汲極GSD接觸開口中以及初始CB閘極接觸結構於該CB閘極接觸開口中，其中，該初始閘極至源極/汲極GSD接觸結構與該初始CB閘極接觸結構中之各者的上表面位在第一層級，該初始閘極至源極/汲極GSD接觸結構導電耦合至具有絕緣源極/汲極帽蓋的第一導電源極/汲極接觸結構，該絕緣源極/汲極帽蓋位在該導電源極/汲極接觸結構之上表面的至少一部分之上；同時在第一時間對該初始閘極至源極/汲極GSD接觸結構與該初始CB閘極接觸結構執行凹陷蝕刻製程以形成凹陷GSD接觸結構與凹陷CB閘極接觸結構，其中，該凹陷GSD接觸結構與該凹陷CB閘極接觸結構中之各者的凹陷上表面位在低於該第一層級的第二層級，且其中，該第二層級是在高於該絕緣源極/汲極帽蓋之上表面之層級的層級；以及同時在第二時間形成第一及第二獨立導電接觸結構，該第一導電接觸結構位在該CB閘極接觸結構之上且與該CB閘極接觸結構導電耦合，該第二導電接觸位在第二導電源極/汲極接觸結構之上且與該第二導電源極/汲極接觸結構導電耦合。
  14. 如申請專利範圍第13項所述之方法，其中，形成該GSD接觸開口包含：暴露該第一導電源極/汲極接觸結構的至少一側面。
  15. 如申請專利範圍第14項所述之方法，其中，形成該GSD接觸開口包含：執行蝕刻製程以至少移除絕緣源極/汲極帽蓋位在該第一導電源極/汲極接觸結構之上的一部分以便至少暴露該第一導電源極/汲極接觸結構之上表面的一部分。
  16. 如申請專利範圍第13項所述之方法，進一步包含：形成第一及第二獨立導線，該第一導線垂直地位在該凹陷GSD接觸結構與該凹陷CB閘極接觸結構兩者的一部分之上，其中，該第一導線導電耦合至該第一導電接觸結構，且其中，絕緣材料垂直地位在該第一導線與該凹陷GSD接觸結構之間，該第二導線導電耦合至該第二導電接觸結構。
  17. 一種積體電路(IC)產品，包含：第一電晶體的第一導電源極/汲極接觸結構；絕緣源極/汲極帽蓋，位在該第一導電源極/汲極接觸結構之上表面之至少一部分之上；閘極至源極/汲極(GSD)接觸結構，導電耦合至該第一導電源極/汲極接觸結構及第二電晶體的第一閘極結構；以及CB閘極接觸結構，導電耦合至第三電晶體的第二閘極結構，其中，該GSD接觸結構與該CB閘極接觸結構中之各者的上表面位在第一層級，該第一層級是在高於該絕緣源極/汲極帽蓋之上表面之層級的層級。
  18. 如申請專利範圍第17項所述之IC產品，其中，該GSD接觸結構導電耦合至該第一導電源極/汲極接觸結構的側面與上表面中之至少一者。
  19. 如申請專利範圍第17項所述之IC產品，其中，該第三電晶體進一步包含第二導電源極/汲極接觸結構，且其中，該IC產品進一步包含第一及第二獨立導電接觸結構，該第一導電接觸結構位在該CB閘極接觸結構之上且與該CB閘極接觸結構導電耦合，該第二導電接觸位在該第二導電源極/汲極接觸結構之上且與該第二導電源極/汲極接觸結構導電耦合。
  20. 如申請專利範圍第19項所述之IC產品，進一步包含：第一導線，垂直地位在該GSD接觸結構與該CB閘極接觸結構兩者之至少一部分之上，其中，該第一導線導電耦合至該第一導電接觸結構，且其中，絕緣材料垂直地位在該第一導線與該GSD接觸結構之間；以及第二導線，垂直地位在該第二導電接觸結構之上且與該第二導電接觸結構導電耦合。
TW107113832A 2017-10-24 2018-04-24 形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的方法 TWI677922B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/791,650 US10651284B2 (en) 2017-10-24 2017-10-24 Methods of forming gate contact structures and cross-coupled contact structures for transistor devices
US15/791,650 2017-10-24

Publications (2)

Publication Number Publication Date
TW201917792A TW201917792A (zh) 2019-05-01
TWI677922B true TWI677922B (zh) 2019-11-21

Family

ID=66169519

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113832A TWI677922B (zh) 2017-10-24 2018-04-24 形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的方法

Country Status (3)

Country Link
US (3) US10651284B2 (zh)
CN (1) CN109698166B (zh)
TW (1) TWI677922B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396155B2 (en) * 2017-09-20 2019-08-27 Globalfoundries Inc. Semiconductor device with recessed source/drain contacts and a gate contact positioned above the active region
US10529624B2 (en) * 2017-11-21 2020-01-07 International Business Machines Corporation Simple contact over gate on active area
EP3514833B1 (en) * 2018-01-22 2022-05-11 GLOBALFOUNDRIES U.S. Inc. A semiconductor device and a method
US11127631B2 (en) 2018-07-13 2021-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with contact structures
CN110875320B (zh) * 2018-08-29 2022-02-11 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11145649B2 (en) * 2019-05-09 2021-10-12 Qualcomm Incorporated Semiconductor devices with low parasitic capacitance
US10840146B1 (en) * 2019-06-17 2020-11-17 Globalfoundries Inc. Structures and SRAM bit cells with a buried cross-couple interconnect
US20210057273A1 (en) * 2019-08-22 2021-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier-Less Structures
JP7350371B2 (ja) * 2019-10-30 2023-09-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置と、その製造方法
CN113113405A (zh) * 2020-02-27 2021-07-13 台湾积体电路制造股份有限公司 半导体装置
US11462282B2 (en) 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure
US11972983B2 (en) 2020-06-24 2024-04-30 Etron Technology, Inc. Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
US11973120B2 (en) 2020-06-24 2024-04-30 Etron Technology, Inc. Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
KR102816544B1 (ko) 2020-07-15 2025-06-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US12490448B2 (en) 2020-09-09 2025-12-02 Etron Technology, Inc. Transistor structure with metal interconnection directly connecting gate and drain/source regions
US11855218B2 (en) * 2020-09-09 2023-12-26 Etron Technology, Inc. Transistor structure with metal interconnection directly connecting gate and drain/source regions
US12272731B2 (en) * 2020-09-22 2025-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Middle-of-line interconnect structure and manufacturing method
US11854940B2 (en) 2021-04-15 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having self-aligned interconnect structure and method of making
KR20230001918A (ko) 2021-06-29 2023-01-05 삼성전자주식회사 반도체 소자
TWI834355B (zh) * 2021-10-26 2024-03-01 鈺創科技股份有限公司 具有直接連接到閘極、汲極和源極的金屬互連的電晶體結構
US20230290841A1 (en) * 2022-03-11 2023-09-14 Intel Corporation Spacer self-aligned via structures using assisted grating for gate contact or trench contact
US12295133B2 (en) * 2022-04-25 2025-05-06 International Business Machines Corporation SRAM with backside cross-couple
CN117096172A (zh) * 2022-05-12 2023-11-21 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20240213324A1 (en) * 2022-12-22 2024-06-27 Intel Corporation Elongated contact for source or drain region

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201630073A (zh) * 2014-11-07 2016-08-16 格羅方德半導體公司 在鰭式電晶體裝置上形成取代閘極結構之方法及其裝置
TW201709422A (zh) * 2015-05-27 2017-03-01 格羅方德半導體公司 於ｃｍｏｓ集成期間利用密閉磊晶生長技術形成源極／汲極接點之方法
TW201717278A (zh) * 2015-08-10 2017-05-16 格羅方德半導體公司 具有選擇性蝕刻終止襯墊之自對準閘極下接接觸

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080217775A1 (en) * 2007-03-07 2008-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming contact plugs for eliminating tungsten seam issue
US8803245B2 (en) 2008-06-30 2014-08-12 Mcafee, Inc. Method of forming stacked trench contacts and structures formed thereby
US8436404B2 (en) 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
US8946075B2 (en) * 2013-03-05 2015-02-03 Globalfoundries Inc. Methods of forming semiconductor device with self-aligned contact elements and the resulting devices
US9147747B2 (en) * 2013-05-02 2015-09-29 United Microelectronics Corp. Semiconductor structure with hard mask disposed on the gate structure
US8993433B2 (en) * 2013-05-27 2015-03-31 United Microelectronics Corp. Manufacturing method for forming a self aligned contact
US9153694B2 (en) * 2013-09-04 2015-10-06 Globalfoundries Inc. Methods of forming contact structures on finfet semiconductor devices and the resulting devices
US9379058B2 (en) * 2014-02-14 2016-06-28 Qualcomm Incorporated Grounding dummy gate in scaled layout design
DE102014114184B4 (de) * 2014-09-30 2018-07-05 Infineon Technologies Ag Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
CN105575885B (zh) * 2014-10-14 2021-07-06 联华电子股份有限公司 半导体元件及其制作方法
US9324656B1 (en) * 2015-03-09 2016-04-26 Globalfoundries Inc. Methods of forming contacts on semiconductor devices and the resulting devices
KR102365305B1 (ko) * 2015-03-27 2022-02-22 삼성전자주식회사 반도체 소자
US20160336183A1 (en) 2015-05-14 2016-11-17 Globalfoundries Inc. Methods, apparatus and system for fabricating finfet devices using continuous active area design
TWI656566B (zh) * 2015-08-28 2019-04-11 聯華電子股份有限公司 半導體結構以及其製作方法
US9691897B2 (en) * 2015-09-28 2017-06-27 Globalfoundries Inc. Three-dimensional semiconductor transistor with gate contact in active region
US9735242B2 (en) * 2015-10-20 2017-08-15 Globalfoundries Inc. Semiconductor device with a gate contact positioned above the active region
US9755030B2 (en) * 2015-12-17 2017-09-05 International Business Machines Corporation Method for reduced source and drain contact to gate stack capacitance
US9947657B2 (en) 2016-01-29 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10276674B2 (en) 2016-06-28 2019-04-30 Globalfoundries Inc. Method of forming a gate contact structure and source/drain contact structure for a semiconductor device
KR102575420B1 (ko) * 2016-10-05 2023-09-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102557123B1 (ko) * 2017-01-02 2023-07-19 삼성전자주식회사 반도체 소자 및 그 제조 방법.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201630073A (zh) * 2014-11-07 2016-08-16 格羅方德半導體公司 在鰭式電晶體裝置上形成取代閘極結構之方法及其裝置
TW201709422A (zh) * 2015-05-27 2017-03-01 格羅方德半導體公司 於ｃｍｏｓ集成期間利用密閉磊晶生長技術形成源極／汲極接點之方法
TW201717278A (zh) * 2015-08-10 2017-05-16 格羅方德半導體公司 具有選擇性蝕刻終止襯墊之自對準閘極下接接觸

Also Published As

Publication number Publication date
US20190123162A1 (en) 2019-04-25
US20200203497A1 (en) 2020-06-25
CN109698166A (zh) 2019-04-30
US20220416054A1 (en) 2022-12-29
TW201917792A (zh) 2019-05-01
US12002869B2 (en) 2024-06-04
CN109698166B (zh) 2023-08-22
US11469309B2 (en) 2022-10-11
US10651284B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
TWI677922B (zh) 形成用於電晶體裝置之閘極接觸結構及交叉耦合接觸結構的方法
US20240413082A1 (en) Metallization lines on integrated circuit products
US10038065B2 (en) Method of forming a semiconductor device with a gate contact positioned above the active region
US10490455B2 (en) Gate contact structures and cross-coupled contact structures for transistor devices
CN108666268B (zh) 形成气隙及在晶体管的主动区上面的栅极接触的方法
TWI706483B (zh) 在積體電路產品上形成接觸結構之方法
US9780178B2 (en) Methods of forming a gate contact above an active region of a semiconductor device
US10177241B2 (en) Methods of forming a gate contact for a transistor above the active region and an air gap adjacent the gate of the transistor
US10276674B2 (en) Method of forming a gate contact structure and source/drain contact structure for a semiconductor device
TW201916195A (zh) 形成導電接觸結構至半導體裝置之方法及所產生的結構
US10297452B2 (en) Methods of forming a gate contact structure for a transistor
US11011604B2 (en) Semiconductor device with recessed source/drain contacts and a gate contact positioned above the active region
US9947589B1 (en) Methods of forming a gate contact for a transistor above an active region and the resulting device
CN109300780B (zh) 形成栅极接触点的导电间隔物的方法以及所得装置