TWI676040B - 半導體積體電路測試系統及其半導體積體電路測試裝置 - Google Patents

Abstract

本案揭示一種半導體積體電路測試裝置包括一測試機與一資料傳輸模組。測試機設置有包括一處理模組與一測試介面的一測試單板，其中該處理模組電性連接該測試介面，該測試介面用以電性連接一待測物，且該處理模組用以經由該測試介面自該待測物取得一測試資料。該資料傳輸模組包括一第一通訊介面與一第二通訊介面 ，該第一通訊介面電性連接該測試介面，且該第二通訊介面用於電性連接一外部電子裝置，以供該處理模組經由該資料傳輸模組將該測試資料提供給該外部電子裝置。本案另揭示一半導體積體電路測試系統包含前述積體電路測試裝置及一通訊裝置。

Description

半導體積體電路測試系統及其半導體積體電路測試裝置

本發明係關於一種電路測試系統及其電路測試裝置，特別是一種針對半導體積體電路的半導體積體電路測試系統及其半導體積體電路測試裝置。

一般而言，半導體積體電路測試設備旨在測試積體電路（integrated circuit, IC）的電性以確定廠商製造的積體電路於功能上是否符合規格中的規範。此外，積體電路產品更被依其電性功能作細項的分類，業界常稱分Bin。一般的半導體積體電路測試設備例如包含有：積體電路測試機（Tester）、積體電路測試分類機（Handler）、晶元針測機（Prober）、測試用電腦主機和一套半導體積體電路測試操作軟體。這些設備組成一系列積體電路測試流程，每項設備系由不同的組件所構成，其中核心設備：積體電路測試機內部置入有各種專用目的或客製化功能目的的系統測試單板（一般簡稱系統單板），如：裝置電源供應（Device Power Supply）系統單板、泛用電壓/電流源（Universal Voltage/Current Source）系統單板、精密度量測（Precision Measurement Unit）系統單板、順序控制器（Sequence Controller）系統單板…等等。

隨著科技進展，積體電路功能日趨複雜而涵蓋各種數位邏輯與類比功能、混合訊號（Mix signal）及系統單晶片（system on a chip, SOC），從而大幅提升測試的困難度。另一方面，感光元件積體電路近年來的蓬勃發展也帶動了相關的測試領域。感光元件積體電路測試的特色在於大量影像數據的擷取與比對。有鑒於此，記憶體的足夠與否以及數據傳輸的速度將會明顯影響到測試的效能。

傳統的積體電路測試設備在存取大量的資料時需要花費許多的時間，因此需要另行設計新的外接硬體電路（load board）另行處理。但是，設計外接硬體電路也需要經歷設計、佈局（layout）、組裝與驗證等過程，耗費時間與人力。此外，當要對不同功能或不同規格的積體電路進行測試時，外接硬體電路就必須重新設計，大大地降低此方案的可行性。在另一種作法中，使用者也可自行利用廠商提供的模組工具來改變測試方案。但在此作法中，使用者必須控制所有測試的相關運作，提升的測試的困難度，且最終測試結果較為不易分析。

本發明在於提供一種半導體積體電路測試系統及其半導體積體電路測試裝置，以提升測試數據傳輸速度並改善測試架構的彈性。

本發明揭露了一種半導體積體電路測試裝置，此半導體積體電路測試裝置包括一測試機與一資料傳輸模組。測試機包括一處理模組與一測試介面 。該處理模組電性連接該測試介面。該測試介面中的一第一子通道用以電性連接一待測物，該處理模組用以經由該第一子通道自該待測物取得一測試資料。資料傳輸模組包括一第一通訊介面與一第二通訊介面 。該第一通訊介面電性連接該測試介面中的一第二子通道，且該資料傳輸模組用以經由該第二通訊介面選擇性地電性連接一外部電子裝置。該處理模組用以經由該資料傳輸模組將該測試資料提供給該外部電子裝置。

本發明揭露了一種半導體積體電路測試系統。此半導體積體電路測試系統包括一測試機、一資料傳輸模組與一通訊裝置。測試機設置有一測試單板，該測試單板包括一第一處理模組與一測試介面。該第一處理模組電性連接該測試介面，該測試介面中的一第一子通道用以電性連接一待測物，該第一處理模組用以經由該第一子通道自該待測物取得一測試資料。資料傳輸模組包括一第一通訊介面與一第二通訊介面，該第一通訊介面電性連接該測試介面中的一第二子通道。通訊裝置包括一第三通訊介面與一第四通訊介面。該資料傳輸模組經由該第三通訊介面選擇性地電性連接該資料傳輸模組的該第二通訊介面。該通訊裝置用以經由該第四通訊介面電性連接一外部電子裝置的一第二處理模組。該第一處理模組用以經由該資料傳輸模組與該通訊裝置將該測試資料提供給該第二處理模組。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本發明之精神與原理，並且提供本發明之專利申請範圍更進一步之解釋。

以下在實施方式中詳細敘述本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。以下之實施例係進一步詳細說明本發明之觀點，但非以任何觀點限制本發明之範疇。

請參照圖1以示意一測試架構，圖1係為根據本發明一實施例中半導體積體電路測試裝置的功能方塊圖。半導體積體電路測試裝置A包括測試機1與資料傳輸模組2，測試機1用以電性連接待測物B，資料傳輸模組2用以電性連接外部電子裝置C。請繼續參照以下敘述以說明相關細節。

請參照圖2，圖2係為根據本發明另一實施例中半導體積體電路測試裝置的功能方塊圖。如圖2所示，半導體積體電路測試裝置A包括測試機1與資料傳輸模組2。測試機1設置有一測試單板11。在一實施例中，測試單板11係可拆卸地設置於測試機1的本體中。測試單板11包括一處理模組111與一測試介面112。處理模組111電性連接測試介面112。

測試機1係用以對待測物B進行電性測試並進行分類。測試單板11為任意類型的系統單板，關聯於一或多個測項。測試單板11的處理模組111例如為現場可程式邏輯閘陣列（field programmable gate array, FPGA）電路或是特殊應用積體電路（application specific integrated circuit, ASIC）。測試單板11係經由測試介面112電性連接測試機1的本體，從而電性連接待測物B。測試介面112包括一第一子通道1121與一第二子通道1122。所述的第一子通道1121與第二子通道1122可以是多個相關聯的通道中的不同通道。在一實施例中，第一子通道1121與第二子通道1122可以是同一介面的多個腳位中的不同腳位。在這樣的實施方式中，使用者可以藉由現存的測試介面112進行傳輸，避免了因為更動測試介面112而造成必須連帶修改其他硬體設計的麻煩。而在另一種做法中，第一子通道1121與第二子通道1122也可以是兩個獨立的介面。測試介面112的規格只要可以與測試機1提供的連接介面相互匹配即可，在此並不加以限制。

資料傳輸模組2包括一第一通訊介面21與一第二通訊介面22。第一通訊介面21例如為彈簧連接器（POGO PIN）或是配合於彈簧連接器的接頭。第二通訊介面22係具有相對於第一通訊介面21較高的傳輸速率，例如可以支援各類型網路或PCIE等通訊標準。在一實施例中，第二通訊介面22可支援1GHz（giga Hertz）的傳輸速率。

請再參照圖3，圖3係為根據本發明更一實施例中半導體積體電路測試裝置的功能方塊圖。在此實施例中，資料傳輸模組2例如更具有一中繼電路23連接於第一通訊介面21及第二通訊介面22之間。中繼電路23用以實作一先進先出（first in first out, FIFO）功能，以協調資料傳輸模組2具有不同傳輸速率的輸入（第一通訊介面21）與輸出（第二通訊介面22）。中繼電路23可以是一現場可程式邏輯閘電路，在此並不限制中繼電路23的實施態樣。

於實務上，資料傳輸模組2例如為現場可程式邏輯閘陣列電路，或是係基於印刷電路板（printed circuit board, PCB）與其他電子元件實作而成的轉接卡或轉接電路。在一實施例中，資料傳輸模組2係獨立於測試機1，而自成與測試機1相接的一獨立元件。在另一實施例中，資料傳輸模組2係整合於測試單板11中。在更一實施例中，資料傳輸模組2係整合於測試機1中。上述僅為舉例示範，並不以此為限。

測試介面112中的第一子通道1121用以電性連接待測物B。所述的待測物B例如為尚待測試的積體電路。資料傳輸模組2的第一通訊介面21電性連接測試介面112的第二子通道1122。資料傳輸模組2用以經由第二通訊介面22選擇性地電性連接外部電子裝置C。所述的外部電子裝置C例如為電腦或伺服器等具有運算功能的電子裝置。

基於上述的架構，處理模組111用以經由第一子通道1121而自待測物B取得一測試資料。處理模組111用以經由第二子通道1122及資料傳輸模組2將測試資料提供給外部電子裝置C。

在一實施例中，處理模組111用以經由一控制通道（如圖2中連接處理模組111與外部電子裝置C的中心線所示）而自外部電子裝置C取得測試相關的指令或是資料。於實務上，中心線所標示的控制通道除了用以傳輸指令之外，也可以用來傳輸測試資料。在一實施例中，控制通道例如為支援RS232規格的介面。但是，此控制通道基本上是為了指令傳輸而設計，而不支援高速傳輸。也就是說，此控制通道的傳輸速率並不足以支援測試資料的傳輸。因此，當以控制通道傳輸測試資料時常會造成延遲甚至是控制通道的壅塞。而如前述地，如果直接更動此控制通道的相關規格以提升傳輸速率，則有可能牽一髮而動全身，影響到測試單板或是其他相關聯的硬體設計。

有鑒於此，在此實施例中，當處理模組111根據外部電子裝置C的指示而經由測試機1對待測物B進行測試後，待測物B經由前述的第一子通道1121提供關聯於測試結果的相關測試資料給處理模組111。處理模組111係選擇性地對測試資料進行處理。於一實施例中，處理模組111係用以轉換測試資料的格式。在另一實施例中，處理模組111係用以對測試資料進行初步的數據處理。在更一實施例中，處理模組111並不對測試資料進行處理。接著，處理模組111再經由第二子通道1122將未經處理的或是經處理後的測試資料提供給資料傳輸模組2，從而得以藉由資料傳輸模組2的第二通訊介面22將測試資料提供給外部電子裝置C。如前述地，由於資料傳輸模組2的第二通訊介面22的傳輸速率相對於前述的控制通道（虛線繪示者）來得高，半導體積體電路測試裝置A得以藉由相對較高的傳輸速率將測試資料提供給外部電子裝置C進行後續分析處理。

請再參照圖4A與圖4B，圖4A係為根據本發明再一實施例中半導體積體電路測試裝置的功能方塊圖，圖4B係為根據圖4A實施例中的測試機與待測物的相對位置示意圖。相較於圖1所示的實施例，在圖4A與圖4B所示的實施例中，資料傳輸模組2係獨立於測試機1’而自成與測試機1’電性連接的一獨立元件。測試機1’更具有一乘載單板12與一本體13（繪示於圖4B）。本體13電性連接乘載單板12。測試單板11設置於本體13中。乘載單板12包括一第一連接埠121與一第二連接埠122。第一連接埠121電性連接第一子通道1121，第二連接埠122電性連接第二子通道1122。第一連接埠121用以可拆卸地連接於待測物B。第二連接埠122可拆卸地連接於資料傳輸模組2。第一連接埠121與第二連接埠122可以是同一介面中的多個腳位中的不同腳位；或者，第一連接埠121與第二連接埠122也可以是兩個獨立的介面。

參照如圖4B，就實體架構上來說，乘載板12的本體123係設置於測試機1’的本體13上。第一連接埠121與第二連接埠122係分別電性連接待測物B與資料傳輸模組2，並使得待測物B與資料傳輸模組2係被乘載於乘載板12上。在這樣的架構下，由於資料傳輸模組2為在實體上獨立於測試單板的元件，因此在更動資料傳輸模組2的硬體配置時並不需大幅度地修改測試單板11。在一實施例中，處理模組111為現場可程式邏輯閘電路，因此藉由調整處理模組111與資料傳輸模組2，半導體積體電路測試裝置A’即可在不更動其他的硬體架構的情況下而以使用者所需的傳輸速率來將關聯於待測物B的測試資料提供給外部電子裝置C。

請參照圖5，圖5係為根據本發明又一實施例中半導體積體電路測試裝置的功能方塊圖。相較於圖1所示的實施例，在圖5所示的實施例中，測試單板11”更具有記憶模組115。記憶模組115電性連接處理模組111。記憶模組115例如為揮發性記憶體（volatile memory）或是非揮發性記憶體（non-volatile memory）。在此實施例中，處理模組111將測試資料自一第一格式轉換為一第二格式，以使得轉換後的測試資料適合於儲存於記憶模組115中。其中，第二格式關聯於記憶模組115的一儲存格式。在一實施例中，儲存格式係指記憶模組115在一次存取中可以傳輸的資料單位。處理模組111將經過轉換的測試資料儲存於記憶模組115，且處理模組111係將經過轉換的測試資料提供給資料傳輸模組2。於實務上，外部電子裝置C應有能力（例如具有相應的函式庫）可以處理經過轉換的測試資料或是未經轉換的測試資料。因此，依據所規劃的訊號路徑，處理模組111可以將經轉換過的測試資料提供給外部電子裝置C或是將未經轉換過的測試資料提供給外部電子裝置C。

須說明的是，所屬技術領域具有通常知識者經詳閱本說明書後，當可依前述各實施例組合或調整相關元件，以依實際所需調整半導體積體電路測試裝置的架構或功能。換句話說，半導體積體電路測試裝置的架構與相關作動並不以上述單一實施例為限制。

除了上述的各半導體積體電路測試裝置之外，本發明更提供了一種半導體積體電路測試系統。請參照圖6，圖6係為根據本發明又另一實施例中半導體積體電路測試系統的功能方塊圖。半導體積體電路測試系統D除了包括如前述的測試機1與資料傳輸模組2，更包括了一通訊裝置3。須說明的是，在此係舉圖2中的測試機1為例示範，半導體積體電路測試系統D的測試機實際上可依前述各實施例組合調整，而不以此為限。

延續前述，通訊裝置3包括第三通訊介面31、第四通訊介面32、第二處理模組33與第二記憶模組34。第二處理模組33電性連接第三通訊介面31與第四通訊介面32，第二記憶模組34電性連接第二處理模組33。第三通訊介面31選擇性地電性連接資料傳輸模組2的第二通訊介面22，第四通訊介面32用以選擇性地電性連接外部電子裝置C的第三處理模組41。

通訊裝置3例如為現場可程式邏輯閘陣列電路，或是係基於印刷電路板（print circuit board, PCB）與其他電子元件實作而成的功能擴充卡或功能擴充電路。第三通訊介面31係配合於前述的第二通訊介面22的規格而例如可以支援各類型網路或PCIE等通訊標準；就硬體規格而言，第三通訊介面31可以支援相應的光纖纜線或是匯流排。第四通訊介面32的規格係配合於外部電子裝置C的傳輸介面。在一實施例中，外部電子裝置C例如為電腦，且第三處理模組41與第三記憶模組42為分別設置於主機板上的晶片組（chipset）與隨機存取記憶體（random access memory, RAM），第四通訊介面32則可支援PCIE的傳輸協定。

在這樣的架構下，第一處理模組111用以經由資料傳輸模組2與通訊裝置3將測試資料提供給第三處理模組41。在前述的實施例中（第三處理模組41與第三記憶模組42為分別設置於電腦主機板上的晶片組與隨機存取記憶體），第三處理模組41可接收下達予具有此第三處理模組41的電腦的指令，以直接記憶體存取（direct memory access, DMA）的方式將第二記憶模組34中的測試資料搬移到外部電子裝置C的第三記憶模組42中。藉此，以便於測試機1與外部電子裝置C之間的資料傳輸，並利於後續軟體演算使用。

綜合以上所述，本發明提供了一種半導體積體電路測試系統及其半導體積體電路測試裝置，所述的半導體積體電路測試裝置用以經由資料傳輸模組提供測試資料。於實務上，資料傳輸模組對外的傳輸介面的傳輸速率係大於測試機本身用以傳輸控制指令的通道的傳輸速率。在一實施例中，資料傳輸模組係為獨立的單板。在另一實施例中，資料傳輸模組係整合於測試機上。藉此，所述的半導體積體電路測試系統及其半導體積體電路測試裝置能以較快的傳輸速度提供測試資料。而且，所述的半導體積體電路測試系統及其半導體積體電路測試裝置也具有較有彈性的測試架構，可以就半導體積體電路測試系統及其半導體積體電路測試裝置本身依據不同的測試需求改變傳輸數據的方式，不需要因為測試架構或是待測物不同而改變硬體設計，相當具有實用性。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

1、1’、1”‧‧‧測試機

11‧‧‧測試單板

111‧‧‧處理模組

112‧‧‧測試介面

1121‧‧‧第一子通道

1122‧‧‧第二子通道

12‧‧‧乘載板

121‧‧‧第一連接埠

122‧‧‧第二連接埠

123‧‧‧乘載板的本體

13‧‧‧測試機的本體

115‧‧‧記憶模組

2‧‧‧資料傳輸模組

21‧‧‧第一通訊介面

22‧‧‧第二通訊介面

3‧‧‧通訊裝置

31‧‧‧第三通訊介面

32‧‧‧第四通訊介面

33‧‧‧第二處理模組

34‧‧‧第二記憶模組

41‧‧‧第三處理模組

42‧‧‧第三記憶模組

A、A’、A”‧‧‧半導體積體電路測試裝置

B‧‧‧待測物

C‧‧‧外部電子裝置

D‧‧‧半導體積體電路測試系統

圖1係為根據本發明一實施例中半導體積體電路測試裝置的功能方塊圖。 圖2係為根據本發明另一實施例中半導體積體電路測試裝置的功能方塊圖。 圖3係為根據本發明更一實施例中半導體積體電路測試裝置的功能方塊圖。 圖4A係為根據本發明再一實施例中半導體積體電路測試裝置的功能方塊圖。 圖4B係為根據圖4A實施例中的測試機與待測物的相對位置示意圖。 圖5係為根據本發明又一實施例中半導體積體電路測試裝置的功能方塊圖。 圖6係為根據本發明又另一實施例中半導體積體電路測試系統的功能方塊圖。

Claims (10)

1. 一種半導體積體電路測試裝置，包括：一測試機，設置有一測試單板，該測試單板包括一處理模組與一測試介面，該處理模組電性連接該測試介面，該測試介面中的一第一子通道用以電性連接一待測物，該處理模組用以經由該第一子通道自該待測物取得一測試資料；以及一資料傳輸模組，包括一第一通訊介面與一第二通訊介面，該第一通訊介面電性連接該測試介面中的一第二子通道，且該資料傳輸模組用以經由該第二通訊介面選擇性地電性連接一外部電子裝置；其中，該處理模組用以經由該資料傳輸模組將該測試資料提供給該外部電子裝置，該測試機更包括一本體與一乘載單板，該本體電性連接該乘載單板，該測試單板設置於該本體，該乘載單板包括一第一連接埠與一第二連接埠，該第一連接埠電性連接該第一子通道，該第二連接埠電性連接該第二子通道，該第一連接埠用以可拆卸地連接於該待測物，該第二連接埠可拆卸地連接於該資料傳輸模組。
2. 如請求項1所述的半導體積體電路測試裝置，其中，該處理模組更將該測試資料自一第一格式轉換為一第二格式，並將經過轉換的測試資料提供給該資料傳輸模組。
3. 如請求項2所述的半導體積體電路測試裝置，其中該測試機更包括一記憶模組，該處理模組將經過轉換的該測試資料儲存於該記憶模組，其中，該第二格式關聯於該記憶模組的一儲存格式。
4. 如請求項1所述的半導體積體電路測試裝置，其中，該資料傳輸模組係整合於該處理模組中。
5. 一種半導體積體電路測試系統，包括：一測試機，設置有一測試單板，該測試單板包括一第一處理模組與一測試介面，該第一處理模組電性連接該測試介面，該測試介面中的一第一子通道用以電性連接一待測物，該第一處理模組用以經由該第一子通道自該待測物取得一測試資料；一資料傳輸模組，包括一第一通訊介面與一第二通訊介面，該第一通訊介面電性連接該測試介面中的一第二子通道；以及一通訊裝置，包括一第三通訊介面與一第四通訊介面，該第三通訊介面選擇性地電性連接該資料傳輸模組的該第二通訊介面，該通訊裝置用以經由該第四通訊介面電性連接一外部電子裝置的一第三處理模組；其中，該第一處理模組用以經由該資料傳輸模組與該通訊裝置將該測試資料提供給該第三處理模組。
6. 如請求項5所述的半導體積體電路測試系統，其中，該第一處理模組更將該測試資料自一第一格式轉換為一第二格式，並將經過轉換的測試資料提供給該資料傳輸模組。
7. 如請求項6所述的半導體積體電路測試系統，其中該測試機更包括一記憶模組，該第一處理模組將經過轉換的該測試資料儲存於該記憶模組，其中，該第二格式關聯於該記憶模組的一儲存格式。
8. 如請求項5所述的半導體積體電路測試系統，其中，該測試機更包括一本體與一乘載單板，該本體電性連接該乘載單板，該測試單板設置於該本體，該乘載單板包括一第一連接埠與一第二連接埠，該第一連接埠電性連接該第一子通道，該第二連接埠電性連接該第二子通道，該第一連接埠用以可拆卸地連接於該待測物，該第二連接埠可拆卸地連接於該轉接板。
9. 如請求項5所述的半導體積體電路測試系統，其中，該資料傳輸模組係整合於該處理模組中。
10. 如請求項5所述的半導體積體電路測試系統，其中，該通訊裝置更包括一第二處理模組與一第二記憶模組，該第三處理模組電性連接該第二記憶模組、該第三通訊介面與該第四通訊介面，該第二記憶模組儲存該第三處理模組經由該第三通訊介面接收到的該測試資料，且該第三處理模組用以接收一指令，以DMA的方式將該第二記憶模組中的該測試資料搬移到該外部電子裝置的該第三記憶模組中。