TWI675471B - 畫素結構 - Google Patents

Abstract

一種畫素結構，包括第一薄膜電晶體、黏著層、發光二極體以及偵測導電層。第一薄膜電晶體耦接至一導電層，用以傳送顯示資料至導電層。黏著層覆蓋導電層。發光二極體配置在黏著層上。偵測導電層配置在黏著層上，並且偵測導電層、黏著層上以及導電層形成偵測電容。其中，偵測導電層的厚度等於或略大於發光二極體的高度。

Description

畫素結構

本發明是有關於一種畫素結構，且特別是有關於一種具有微型發光二極體元件的發光二極體畫素結構。

微型發光二極體顯示裝置（Micro LED Display）具有高亮度、高對比、廣視角、長壽命及低耗電等優勢，已成為未來顯示技術發展的重點。將微型發光二極體（Micro LED）晶體直接搬運到驅動背板上的技術稱為巨量轉移（Mass Transfer Process），而巨量轉移技術具有以下困難點。首先，微型發光二極體的尺寸極小（約5 μm至10 μm），需要更精細化的操作技術。此外，由幾十萬或幾百萬顆微型發光二極體才能構成一片面板，而一次轉移需要移動幾萬乃至幾十萬顆微型發光二極體，數量龐大。進行巨量轉移的過程中，可利用壓印（Stamp）的方式將微型發光二極體與薄膜電晶體（Thin-Film Transistor，TFT）矩陣進行貼合。

請參照圖1，在圖1所繪示的習知微型發光二極體顯示面板可以發現，當於顯示面板100施加壓印程序時，由於壓印力道無法有效地均勻分布在顯示面板100上，會導致顯示面板100所受到的壓印力道產生強弱的差異，使得後續微型發光二極體的發光亮度也相對不均勻。以整個面板受力不均勻的狀況為例，位於顯示面板100較為中心位置的面板區域101內會受到相對較強的壓印力道，使得後續微型發光二極體發光時會產生相對較亮的亮度，而面板區域101外則會因為受到相對較弱的壓印力道，使得後續微型發光二極體發光時產生的亮度相對較暗，造成顯示面板100整體亮度不均勻的問題。

本發明提供一種畫素結構，其可透過偵測電容偵測壓印力道，並藉以調整給予微型發光二極體之驅動電信號。

本發明的畫素結構包括第一薄膜電晶體、導電層、黏著層、發光二極體以及偵測導電層。第一薄膜電晶體具有第一端耦接至導電層，用以傳送顯示資料至導電層。黏著層置於導電層上。發光二極體配置在黏著層上。偵測導電層配置在黏著層上，並且偵測導電層、黏著層上以及導電層形成偵測電容。其中，偵測導電層的厚度等於或略大於發光二極體的高度。

在本發明的一實施例中，當壓印程序施加於上述畫素結構時，發光二極體的上表面與偵測導電層的上表面共同接收相同的壓印壓力。

在本發明的一實施例中，上述的畫素結構更包括第二薄膜電晶體，其控制端耦接至導電層，其第一端接收參考電壓，第二端耦接至發光二極體。

在本發明的一實施例中，上述的畫素結構中第一薄膜電晶體的控制端接收掃描信號。偵測導電層接收偵測信號。其中，在第一時間區間，第一薄膜電晶體依據掃描信號被導通並傳送顯示資料至第二薄膜電晶體的控制端，偵測導電層同時接收為第一電壓準位的偵測信號。且在第一時間區間後的第二時間區間，第一薄膜電晶體依據掃描信號被斷開，偵測導電層同時接收為第二電壓準位的偵測信號，其中第一電壓準位與第二電壓準位不相同。

在本發明的一實施例中，上述的畫素結構中掃描信號與偵測信號為相同的信號。

在本發明的一實施例中，上述的畫素結構中當第一薄膜電晶體與第二薄膜電晶體皆為P型薄膜電晶體時，第一電壓準位低於第二電壓準位，且參考電壓為第一電源電壓。

在本發明的一實施例中，上述的畫素結構中當第一薄膜電晶體與第二薄膜電晶體皆為N型薄膜電晶體時，第一電壓準位高於第二電壓準位，且參考電壓為第二電源電壓。

在本發明的一實施例中，上述的畫素結構中偵測導電層耦接至第二薄膜電晶體的第一端。

在本發明的一實施例中，上述的畫素結構中第一薄膜電晶體的第二端接收初始化電壓或顯示資料。其中，當第一薄膜電晶體被導通時，第一薄膜電晶體依序接收並傳送初始化電壓以及顯示資料至第二薄膜電晶體的控制端。

在本發明的一實施例中，上述的畫素結構更包括第三薄膜電晶體，其一端接收初始化電壓，另一端耦接至第二薄膜電晶體的控制端，第三薄膜電晶體受控於前級掃描信號以被導通或斷開。

在本發明的一實施例中，上述的畫素結構更包括儲存電容，耦接在第二薄膜電晶體的控制端與第一端間。

在本發明的一實施例中，上述的畫素結構中第二薄膜電晶體產生驅動電流以驅動發光二極體，驅動電流與偵測電容的電容值負相關。

基於上述，本發明藉由高度不低於發光二極體的偵測導電層來接收壓印動作時所施加的壓力，並依據偵測導電層所承受的壓力，來調整由偵測導電層、黏著層上以及導電層所形成的偵測電容的電容值大小，並且，依據偵測電容的電容值來調整驅動發光二極體的驅動電流的大小，可提昇面板中多個發光二極體的亮度均勻度，提昇顯示的品質。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

請參照圖2，圖2是本發明一實施例的畫素結構的剖面結構示意圖，畫素結構200包括第一絕緣層IOBP、第二絕緣層ILD、第三絕緣層GI、第一薄膜電晶體T1、導電層M3、黏著層201、微型發光二極體μLED以及偵測導電層MD。在本實施例中，第一薄膜電晶體T1設置在多層絕緣層（即第一絕緣層IOBP、第二絕緣層ILD、第三絕緣層GI）中，導電層M3則設置在第一絕緣層IOBP上並覆蓋第一絕緣層IOBP。第一薄膜電晶體T1的一端（源極或汲極）通過導電貫孔VIA耦接至導電層M3。另外，黏著層201置於導電層M3上方，而偵測導電層MD以及微型發光二極體μLED則配置在黏著層201的上方，其中的偵測導電層MD、黏著層201以及導電層M3具有一個相互重疊的區域。值得注意的，偵測導電層MD的配置高度，可以略高於或等於微型發光二極體μLED的配置高度。

偵測導電層MD、黏著層201以及導電層M3相互重疊的區域可形成偵測電容C _DET。另外，第一薄膜電晶體T1具有閘極GE（對應控制端）以及由P型重參雜區PA1、PA2所分別形成的源極（汲極）以及汲極（源極）。P型重參雜區PA1、PA2間則用以形成通道CN。其中，第一薄膜電晶體T1的源極或汲極（對應第一端）經由導電貫孔VIA耦接至導電層M3，並可用以傳送顯示資料DATA。

依據上述，當巨量轉移時的壓印程序施加壓印壓力F於所述畫素結構200時，可使微型發光二極體μLED的上表面與偵測導電層MD的上表面共同接收大致相同的壓印壓力F，並導致偵測導電層MD與導電層M3之間的距離d1被改變（例如減小），當所受到的壓印壓力F的力道相對較大時，距離d1會相對較小，依據平行板電容的原理，會使得偵測電容C _DET的電容值相對較大。相對的，當所受到的壓印壓力F的力道相對較小時，距離d1會相對較大，依據平行板電容的原理，會使得偵測電容C _DET的電容值相對較小。因此，可藉由偵測電容C _DET的電容值大小來反應壓印壓力F的力道。因此，在本發明實施例中，透過偵測電容C _DET的大小，以對微型發光二極體μLED驅動電信號大小進行調整，可有效提昇微型發光二極體μLED的發光亮度的均勻度。

接著對畫素結構200的等效電路示意圖詳加說明，請同時參照圖2及圖3A，圖3A是本發明圖2實施例的畫素結構的電路示意圖。在本實施例中，畫素結構300包括第一薄膜電晶體TP1、第二薄膜電晶體TP2、微型發光二極體μLED、偵測電容C _DET、儲存電容C _ST。第一薄膜電晶體TP1具有接收顯示資料DATA的第二端，接收掃描信號S[N]的控制端，以及耦接至導電層（例如圖2的導電層M3）的第一端，並可用以傳送顯示資料DATA至所述導電層。第二薄膜電晶體TP2具有耦接至導電層的控制端，接收參考電壓OVDD的第一端，以及耦接至微型發光二極體μLED的第二端。其中參考電壓OVDD為第一電源電壓，第一電源電壓例如是電源電壓。偵測電容C _DET的第二端接收偵測信號DET[N]，第一端耦接至第一薄膜電晶體TP1的第一端。儲存電容C _ST一端耦接至第二薄膜電晶體TP2的第一端，另一端耦接至第二薄膜電晶體TP2的控制端。微型發光二極體μLED的陽極端耦接至第二薄膜電晶體TP2的第二端，陰極端接收參考電壓OVSS，其中參考電壓OVSS為第二電源電壓，第二電源電壓例如是接地電壓。

接著說明詳細電路動作，請同時參照圖3A及圖3B，圖3B是本發明圖3A實施例的驅動信號波形圖。畫素結構300中的第一薄膜電晶體TP1在第一時間區間Ta，會依據為低電壓準位V _L1（第一電壓準位）的掃描信號S[N]而被導通，並傳送顯示資料DATA至第二薄膜電晶體TP2的控制端。同時，偵測電容C _DET的第二端會接收為低電壓準位V _L2（第二電壓準位）的偵測信號DET[N]，此時，節點信號A的電壓與顯示資料DATA的電壓實質上相同。接著，在第一時間區間Ta後的第二時間區間Tb，第一薄膜電晶體TP1依據轉態為高電壓準位V _H1（第三電壓準位）的掃描信號S[N]而被斷開。偵測電容C _DET的第二端則接收轉態為高電壓準位V _H2（第四電壓準位）的偵測信號DET[N]，其中偵測信號DET[N]從低電壓準位V _L2轉態為高電壓準位V _H2的時間點，可與掃描信號S[N]從低電壓準位V _L1轉態為高電壓準位V _H1的時間點為同時或略晚一點，本發明並不加以限定。此時節點信號A的電壓可表示為數學式(1)： (1) 而第二薄膜電晶體TP2會依據此節點信號A的電壓以產生驅動電流I _{μ LED}，並透過驅動電流I _{μ LED}驅動微型發光二極體μLED，使微型發光二極體μLED發光。

在本實施例中，薄膜電晶體產生驅動電流I _{μ LED}以驅動微型發光二極體μLED，而驅動電流I _{μ LED}如下述數學式(2)所示。其中，k為通道常數，V _{TH_TP2}為第二薄膜電晶體TP2的閥值電壓。以下將進行詳細說明： (2) 由數學式(2)可以得知，驅動電流I _{μ LED}與偵測電容C _DET的電容值大小是負相關的，也就是說，當偵測電容C _DET的電容值較大，第二薄膜電晶體TP2所產生的驅動電流I _{μ LED}較小，相反的，當偵測電容C _DET的電容值較小，第二薄膜電晶體TP2所產生的驅動電流I _{μ LED}較大。詳細來說，參照圖1、圖2、圖3A及數學式(2)，可以得知當進行壓印程序且應力無法均勻分佈時，受到壓印力道相對較大的區域，其偵測電容C _DET會因此具有相對較大的電容值，並使第二薄膜電晶體TP2的源極及閘極間的電壓差減少相對較多，進而使得驅動微型發光二極體μLED之驅動電流I _{μ LED}減少相對較多，因此微型發光二極體μLED的發光亮度則會降低相對較多。而因應力分佈不均所導致受到壓印力道相對較小的區域，其偵測電容C _DET會因此具有相對較小的電容值，並使第二薄膜電晶體TP2的源極及閘極間的電壓差減少相對較少，進而使得驅動電流I _{μ LED}減少相對較少，將原先因壓印力道較小所導致的發光亮度相對較低的微型發光二極體μLED之亮度降低相對較少，進而提昇整體微型發光二極體μLED發光亮度的均勻度，並得以解決壓印力道分布不均所導致的亮度不均問題。

請同時參照圖4A及圖4B，圖4A繪示本發明圖3A實施例的畫素結構的另一實施方式的電路示意圖。圖4B則是本發明圖4A實施例的驅動信號波形圖。與圖3A實施例不同的地方在於，本實施例將第一電壓準位設計為與第二電壓準位相同且將第三電壓準位設計為與第四電壓準位相同，並可將前述的掃描信號S[N]與偵測信號DET[N]整合為同一信號，因此，本實施例的畫素結構400的第一薄膜電晶體TP1的控制端以及偵測電容C _DET共同接收掃描信號S[N]，以完成畫素結構的驅動操作。

關於畫素結構400的操作方式，則與畫素結構300相類似，在此不多贅述。

請同時參照圖5A及圖5B，圖5A是本發明另一實施例的畫素結構的電路示意圖。圖5B是本發明圖5A實施例的驅動信號波形圖。畫素結構500包括第一薄膜電晶體TP1、第二薄膜電晶體TP2、第三薄膜電晶體TP3、微型發光二極體μLED、偵測電容C _DET。第一薄膜電晶體TP1具有接收顯示資料DATA的第二端，接收掃描信號S[N]的控制端，以及耦接至導電層（例如圖2的導電層M3）的第一端，並用以傳送顯示資料DATA至導電層。第二薄膜電晶體TP2，具有耦接至導電層的控制端，接收參考電壓OVDD的第一端，以及耦接至微型發光二極體μLED的第二端。第三薄膜電晶體TP3，其一端接收初始化電壓V _INT，另一端耦接至第二薄膜電晶體TP2的控制端，且此第三薄膜電晶體TP3受控於一前級掃描信號S[N-1]以被導通或斷開，其中初始化電壓V _INT可以為一高電壓準位。偵測電容C _DET耦接在第二薄膜電晶體TP2的第一端與控制端間，並與第三薄膜電晶體TP3相耦接。微型發光二極體μLED的陽極端耦接至第二薄膜電晶體TP2的第二端，其陰極端接收參考電壓OVSS。

關於電路的詳細動作，畫素結構500中的第三薄膜電晶體TP3可在第一時間區間Ta，依據為低電壓準位V _L1的前級掃描信號S[N-1]而被導通，並藉此在第一時間區間Ta傳送初始化電壓V _INT至第二薄膜電晶體TP2的控制端，此時節點信號A的電壓可實質上等於初始化電壓V _INT。而在第一時間區間Ta後的第二時間區間Tb，第三薄膜電晶體TP3會依據為高電壓準位V _H1的前級掃描信號S[N-1]被斷開，第一薄膜電晶體TP1依據為低電壓準位V _L1的掃描信號S[N]而被導通。第一薄膜電晶體TP1並傳送顯示資料DATA至第二薄膜電晶體TP2的控制端，此時節點信號A上的電壓V _A(t)可表示為數學式(3)： (3) 其中，t為電容與電阻的時間常數，其和第一薄膜電晶體TP1的導通電阻以及偵測電容C _DET相關，t為時間。

在第二時間區間Tb後的第三時間區間Tc，第一薄膜電晶體TP1會依據轉態為高電壓準位V _H1的掃描信號S[N]被斷開，第二薄膜電晶體TP2會依據此節點信號A的電壓產生驅動電流I _{μ LED}，並透過驅動電流I _{μ LED}驅動微型發光二極體μLED。

請同時參照圖6A及圖6B，圖6A繪示本發明圖5A實施例的畫素結構的另一實施方式的電路示意圖。圖6B則是本發明圖6A實施例的畫素結構的驅動信號波形圖。與圖5A實施例不同的地方在於，本實施例為依序傳送初始化電壓V _INT與顯示資料DATA至第一薄膜電晶體TP1。

關於畫素結構600的詳細操作方式，與畫素結構500相類似，在此不多贅述。

圖7A是本發明圖3A實施例的畫素結構的互補型態實施例的電路示意圖。與圖3A實施例不同的地方在於，本實施例中的電晶體與畫素結構300中對應的電晶體的型態是互補的，例如是N型薄膜電晶體。

依據上述，本實施例中的畫素結構700包括第一薄膜電晶體Tn1、第二薄膜電晶體Tn2、微型發光二極體μLED、偵測電容C _DET、儲存電容C _ST。第一薄膜電晶體Tn1具有接收顯示資料DATA的第二端，接收掃描信號S[N]的控制端，以及耦接至導電層（例如圖2的導電層M3）的第一端，並可用以傳送顯示資料DATA至導電層。第二薄膜電晶體Tn2，具有耦接至導電層的控制端，接收參考電壓OVSS的第一端，以及耦接至微型發光二極體μLED的第二端。偵測電容C _DET第二端接收偵測信號DET[N]，第一端耦接至第一薄膜電晶體Tn1的第一端。儲存電容C _ST一端耦接至第二薄膜電晶體Tn2的第一端，另一端耦接至第二薄膜電晶體Tn2的控制端。微型發光二極體μLED一端耦接至第二薄膜電晶體Tn2的第二端，另一端接收參考電壓OVDD。

接著說明詳細電路動作，請同時參照圖7A及圖7B，圖7B是本發明圖7A實施例的驅動信號波形圖。畫素結構700中的第一薄膜電晶體Tn1在第一時間區間Ta，會依據為高電壓準位V _H1（第一電壓準位）的掃描信號S[N]而被導通，並傳送顯示資料DATA至第二薄膜電晶體Tn2的控制端。同時，偵測電容C _DET的第二端會接收為高電壓準位V _H2（第二電壓準位）的偵測信號DET[N]，此時，節點信號A的電壓與顯示資料DATA實質上相同。接著，在第一時間區間Ta後的第二時間區間Tb，第一薄膜電晶體Tn1依據轉態為低電壓準位V _L1（第三電壓準位）的掃描信號S[N]而被斷開。偵測電容C _DET的第二端接收轉態為低電壓準位V _L2（第四電壓準位）的偵測信號DET[N]，其中偵測信號DET[N]轉態為低電壓準位V _L2的時間點，可與掃描信號S[N]轉態為低電壓準位V _L1的時間點為同時或略晚一點，本發明並不加以限定。此時節點信號A的電壓可表示為數學式(4)： (4) 其中，第二薄膜電晶體Tn2會依據此節點信號A的電壓以產生驅動電流I _{μ LED}，並透過驅動電流I _{μ LED}驅動微型發光二極體μLED。

請同時參照圖8A及圖8B，圖8A繪示本發明圖7A實施例的畫素結構的另一實施方式的電路示意圖。圖8B則是本發明圖8A實施例的驅動信號波形圖。與圖8A實施例不同的地方在於，本實施例將第一電壓準位設計為與第二電壓準位相同且將第三電壓準位設計為與第四電壓準位相同，並可將前述的掃描信號S[N]與偵測信號DET[N]整合為同一信號，因此，本實施例的畫素結構800的第一薄膜電晶體Tn1的控制端以及偵測電容C _DET共同接收掃描信號S[N]，以完成畫素結構的驅動操作。

關於畫素結構800的操作方式，則與畫素結構700相類似，在此不多贅述。

請同時參照圖9A及圖9B，圖9A是本發明圖5A實施例的畫素結構的互補型態實施例的電路示意圖。是本發明圖9A實施例的驅動信號波形圖。與圖5A實施例不同的地方在於，本實施例中的電晶體與畫素結構500中對應的電晶體的型態是互補的，例如是N型薄膜電晶體。

依據上述，畫素結構900包括第一薄膜電晶體Tn1、第二薄膜電晶體Tn2、第三薄膜電晶體Tn3、微型發光二極體μLED、偵測電容C _DET。第一薄膜電晶體Tn1具有接收顯示資料DATA的第二端，接收掃描信號S[N]的控制端，以及耦接至導電層的第一端，並用以傳送顯示資料DATA至導電層。第二薄膜電晶體Tn2，具有耦接至導電層的控制端，接收參考電壓OVSS的第一端，以及耦接至微型發光二極體μLED的第二端。第三薄膜電晶體Tn3，其一端接收初始化電壓V _INT，另一端耦接至第二薄膜電晶體Tn2的控制端，且此第三薄膜電晶體Tn3受控於一前級掃描信號S[N-1]以被導通或斷開，其中初始化電壓V _INT可以為一低電壓準位。偵測電容C _DET耦接在第二薄膜電晶體Tn2的第一端與控制端間，並與第三薄膜電晶體Tn3相耦接。微型發光二極體μLED的陰極端耦接至第二薄膜電晶體Tn2的第二端，其陽極端接收參考電壓OVDD。

關於電路的詳細動作，畫素結構900中的第三薄膜電晶體Tn3可在第一時間區間Ta，依據為高電壓準位V _H1的前級掃描信號S[N-1]而被導通，並藉此在第一時間區間Ta傳送初始化電壓V _INT至第二薄膜電晶體Tn2的控制端，此時節點信號A的電壓可實質上等於初始化電壓V _INT。而在第一時間區間Ta後的第二時間區間Tb，第三薄膜電晶體Tn3會依據為低電壓準位V _L1的前級掃描信號S[N-1]被斷開，第一薄膜電晶體Tn1依據為高電壓準位V _H1的掃描信號S[N]而被導通。第一薄膜電晶體Tn1並傳送顯示資料DATA至第二薄膜電晶體Tn2的控制端，此時節點信號A上的電壓V _A(t)可表示為數學式(5)： (5)

在第二時間區間Tb後的第三時間區間Tc，第一薄膜電晶體Tn1會依據為低電壓準位V _L1的掃描信號S[N]被斷開，第二薄膜電晶體Tn2會依據此節點信號A的電壓產生驅動電流I _{μ LED}，並透過驅動電流I _{μ LED}驅動微型發光二極體μLED。

請同時參照圖10A及圖10B，圖10A是本發明圖9A實施例的畫素結構的另一實施方式電路示意圖。圖10B是本發明圖10A實施例的驅動信號波形圖。與圖9A實施例不同的地方在於，本實施例將前述的初始化電壓V _INT與顯示資料DATA整合為一組能依序發送初始化電壓V _INT及顯示資料DATA的信號，因此，本實施例的畫素結構1000是以一組掃描信號S[N]來操作第一薄膜電晶體Tn1，減少了控制的第三薄膜電晶體Tn3的控制端，以完成畫素結構的驅動操作。

關於畫素結構1000的詳細操作方式，與畫素結構900相類似，在此不多贅述。

綜上所述，本發明藉由高度不低於發光二極體的偵測導電層來接收壓印動作時所施加的壓力，並依據偵測導電層所承受的壓力，來調整由偵測導電層、黏著層上以及導電層所形成的偵測電容的電容值大小，並藉由偵測電容的電容值相對大小來反應壓印壓力的相對力道大小，且依據此電容值與壓印力道的對應關係來調整微型發光二極體的驅動電信號大小，進而提昇整體微型發光二極體發光亮度的均勻度，以解決壓印力道分布不均勻所導致的亮度不均勻問題，提昇顯示的品質。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧顯示面板

101‧‧‧面板區域

200、300、400、500、600、700、800、900、1000‧‧‧畫素結構

201‧‧‧黏著層

A‧‧‧節點信號

C _DET‧‧‧偵測電容

CN‧‧‧通道

C _ST‧‧‧儲存電容

d1‧‧‧距離

DATA‧‧‧顯示資料

DET[N]‧‧‧偵測信號

F‧‧‧壓印壓力

GE‧‧‧薄膜電晶體閘極

IOBP、ILD、GI‧‧‧絕緣層

I _{μ LED}‧‧‧驅動電流

M3‧‧‧導電層

MD‧‧‧偵測導電層

OVSS、OVDD‧‧‧參考電壓

PA1、PA2‧‧‧P型重參雜區

S[N]、S[N-1]‧‧‧掃描信號

T1、TP1、TP2、TP3、Tn1、Tn2、Tn3‧‧‧薄膜電晶體

V _H1、V _H2‧‧‧高電壓準位

VIA‧‧‧導電貫孔

V _INT‧‧‧初始電壓

V _L1、V _L2‧‧‧低電壓準位

μLED‧‧‧微型發光二極體

圖1是習知微型發光二極體顯示面板示意圖。 圖2是本發明一實施例的畫素結構的剖面結構示意圖。 圖3A是本發明圖2實施例的畫素結構的電路示意圖。 圖3B是本發明圖3A實施例的驅動信號波形圖。 圖4A是本發明圖3A實施例的畫素結構的另一實施方式的電路示意圖。 圖4B是本發明圖4A實施例的驅動信號波形圖。 圖5A是本發明另一實施例的畫素結構的電路示意圖。 圖5B是本發明圖5A實施例的驅動信號波形圖。 圖6A是本發明圖5A實施例的畫素結構的另一實施方式的電路示意圖。 圖6B是本發明圖6A實施例的驅動信號波形圖。 圖7A是本發明圖3A實施例的畫素結構的互補型態實施例的電路示意圖。 圖7B是本發明圖7A實施例的驅動信號波形圖。 圖8A是本發明圖7A實施例的畫素結構的另一實施方式的電路示意圖。 圖8B是本發明圖8A實施例的驅動信號波形圖。 圖9A是本發明圖5A實施例的畫素結構的互補型態實施例的電路示意圖。 圖9B是本發明圖9A實施例的驅動信號波形圖。 圖10A是本發明圖9A實施例的畫素結構的另一實施方式的電路示意圖。 圖10B是本發明圖10A實施例的驅動信號波形圖。

Claims (12)

1. 一種畫素結構，包括：一第一薄膜電晶體，具有一第一端耦接至一導電層，用以傳送一顯示資料至該導電層；一黏著層，配置於該導電層；一發光二極體，配置在該黏著層上；以及一偵測導電層，配置在該黏著層上，其中該偵測導電層、該黏著層以及該導電層形成一偵測電容，其中，該偵測導電層的厚度等於或略高於該發光二極體的高度。
2. 如申請專利範圍第1項所述的畫素結構，其中當一壓印程序施加於該畫素結構時，該發光二極體的上表面與該偵測導電層的上表面共同接收相同的一壓印壓力。
3. 如申請專利範圍第1項所述的畫素結構，其中更包括：一第二薄膜電晶體，其一控制端耦接至該導電層，其一第一端接收一參考電壓，一第二端耦接至該發光二極體。
4. 如申請專利範圍第3項所述的畫素結構，其中該第一薄膜電晶體的一控制端接收一掃描信號，該偵測導電層接收一偵測信號，其中，在一第一時間區間，該第一薄膜電晶體依據該掃描信號被導通並傳送該顯示資料至該第二薄膜電晶體的該控制端，該偵測導電層同時接收為一第一電壓準位的該偵測信號，在該第一時間區間後的一第二時間區間，該第一薄膜電晶體依據該掃描信號被斷開，該偵測導電層同時接收為一第二電壓準位的該偵測信號，其中該第一電壓準位與該第二電壓準位相異。
5. 如申請專利範圍第4項所述的畫素結構，其中該掃描信號與該偵測信號為相同的信號。
6. 如申請專利範圍第4項所述的畫素結構，其中當該第一薄膜電晶體與該第二薄膜電晶體皆為P型薄膜電晶體時，該第一電壓準位低於該第二電壓準位，且該參考電壓為一第一電源電壓。
7. 如申請專利範圍第4項所述的畫素結構，其中當該第一薄膜電晶體與該第二薄膜電晶體皆為N型薄膜電晶體時，該第一電壓準位高於該第二電壓準位，且該參考電壓為一第二電源電壓。
8. 如申請專利範圍第3項所述的畫素結構，其中該偵測導電層耦接至該第二薄膜電晶體的該第一端。
9. 如申請專利範圍第8項所述的畫素結構，其中該第一薄膜電晶體的第二端接收一初始化電壓或一顯示資料，其中，當該第一薄膜電晶體被導通時，該第一薄膜電晶體依序接收並傳送該初始化電壓以及該顯示資料至該第二薄膜電晶體的該控制端。
10. 如申請專利範圍第8項所述的畫素結構，更包括：一第三薄膜電晶體，其一端接收一初始化電壓，另一端耦接至該第二薄膜電晶體的該控制端，該第三薄膜電晶體受控於一前級掃描信號以被導通或斷開。
11. 如申請專利範圍第3項所述的畫素結構，更包括：一儲存電容，耦接在該第二薄膜電晶體的該控制端與該第一端間。
12. 如申請專利範圍第3項所述的畫素結構，其中該第二薄膜電晶體產生一驅動電流以驅動該發光二極體，該驅動電流與該偵測電容的電容值負相關。