TWI674757B - 緩衝電路 - Google Patents

Abstract

一種緩衝電路，其包括運算放大器、第一及第二開關電路。運算放大器具有第一及第二輸入端、第一及第二輸出端。運算放大器包括前級電路、第一及第二輸出級。前級電路耦接第一輸入端以接收輸入信號，耦接第二輸入端以接收回授信號，並產生放大信號。第一輸出級耦接在前級電路與第一輸出端間，且依據放大信號產生第一輸出信號以驅動第一負載。第二輸出級耦接在前級電路與第二輸出端間，且依據放大信號產生第二輸出信號以驅動第二負載。第一開關電路耦接在第一輸出端與第二輸入端之間。第二開關電路耦接在第二輸出端與第二輸入端之間。當第一開關電路被導通，且第一輸出級產生第一輸出信號以驅動第一負載時，第二開關電路被斷開，且第二輸出級被禁能。

Description

緩衝電路

本發明是有關於一種緩衝電路，且特別是有關於一種高迴轉率的緩衝電路。

液晶顯示裝置的面板包含多個液晶顯示單元(liquid crystal cell)。目前已知對液晶顯示單元中的液晶層長時間地施加同一極性的電壓，會導致電荷離子殘留在液晶層與配向膜介面而產生內部電場。這可能造成其中的液晶分子的光穿透特性發生變化，使得液晶面板發生不可回復的損害。因此，液晶顯示裝置的源極驅動器通常會透過不斷地改變施加於液晶顯示單元的驅動電壓的極性，避免液晶分子因持續地被施加同一極性的驅動電壓而損壞。

詳細來說，為了滿足可輸出不同極性驅動電壓的需求，一般會在源極驅動器之輸出緩衝電路的輸出端配置傳輸閘來切換輸出至資料線的驅動電壓。此方式雖可滿足切換驅動電壓極性的需求，惟因用來切換驅動電壓極性的傳輸閘本身具有一定的電阻，會降低輸出緩衝電路的迴轉率(Slew Rate)，從而影響對畫素電容的充放電速度與特性，並降低液晶顯示裝置的顯示品質。

有鑑於此，本發明提供一種高迴轉率的緩衝電路，藉以解決先前技術所述及的問題。

本發明的緩衝電路包括運算放大器、第一開關電路以及第二開關電路。運算放大器具有第一輸入端、第二輸入端、第一輸出端以及第二輸出端。運算放大器包括前級電路、第一輸出級以及第二輸出級。前級電路耦接第一輸入端以接收輸入信號，耦接第二輸入端以接收回授信號，並據以產生放大信號。第一輸出級耦接在前級電路與第一輸出端之間，用以依據放大信號產生第一輸出信號以驅動第一負載。第二輸出級耦接在前級電路與第二輸出端之間，用以依據放大信號產生第二輸出信號以驅動第二負載，其中第二輸出信號的極性與第一輸出信號的極性相同。第一開關電路耦接在第一輸出端與第二輸入端之間，用以在被導通時傳輸第一輸出信號至第二輸入端以作為回授信號。第二開關電路耦接在第二輸出端與第二輸入端之間，用以在被導通時傳輸第二輸出信號至第二輸入端以作為回授信號。當第一開關電路被導通，且第一輸出級產生第一輸出信號以驅動第一負載時，第二開關電路被斷開，且第二輸出級被禁能；以及，當第二開關電路被導通，且第二輸出級產生第二輸出信號以驅動第二負載時，第一開關電路被斷開，且第一輸出級被禁能，兩者至少其中之一。

基於上述，在本發明所提出的緩衝電路中，運算放大器的第一輸出級用來驅動第一負載，且運算放大器的第二輸出級用來驅動第二負載，故相較於現有的緩衝電路是由同一輸出級透過切換傳輸閘以交替地驅動不同負載之設計，本發明緩衝電路中的運算放大器與負載之間可省略設置用以切換驅動電壓極性的傳輸閘，不僅可降低緩衝電路的電路面積，還可有效提高緩衝電路的輸出信號的迴轉率，從而提高緩衝電路的驅動能力。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A是依照本發明一實施例所繪示的緩衝電路的電路示意圖。請參照圖1A。緩衝電路100可用以設置在顯示裝置的源極驅動器中，並用以產生正極性的電壓信號以驅動顯示面板的畫素。緩衝電路100可包括第一開關電路110、第二開關電路120以及運算放大器130，但本發明不限於此。運算放大器130具有第一輸入端IT1、第二輸入端IT2、第一輸出端OT1以及第二輸出端OT2。運算放大器130可包括前級電路133、第一輸出級131以及第二輸出級132。前級電路133耦接第一輸入端IT1以接收輸入信號VINP，且耦接第二輸入端IT2以接收回授信號AVF1，並據以產生放大信號VAP，其中輸入信號VINP為正極性的電壓信號。第一輸出級131耦接在前級電路133與第一輸出端OT1之間，用以依據放大信號VAP產生第一輸出信號OUT1A以驅動負載Y1，其中第一輸出信號OUT1A為正極性的電壓信號。第二輸出級132耦接在前級電路133與第二輸出端OT2之間，用以依據放大信號VAP產生第二輸出信號OUT1B以驅動負載Y2，其中第二輸出信號OUT1B的極性與第一輸出信號OUT1A的極性相同。於本實施例中，負載Y1及負載Y2可分別是顯示面板的兩條資料線(或稱源極線)。

第一開關電路110耦接在第一輸出端OT1與第二輸入端IT2之間。第一開關電路110用以在被導通時傳輸第一輸出信號OUT1A至第二輸入端IT2以作為回授信號AVF1。第二開關電路120耦接在第二輸出端OT2與第二輸入端IT2之間。第二開關電路120用以在被導通時傳輸第二輸出信號OUT1B至第二輸入端IT2以作為回授信號AVF1。

特別的是，當第一開關電路110被導通，且第一輸出級131產生正極性的第一輸出信號OUT1A以驅動負載Y1時，第二開關電路120被斷開，且第二輸出級132被禁能，致使第二輸出端OT2為高阻抗狀態而停止驅動負載Y2。此時，負載Y2可由另一個緩衝電路所產生的負極性的輸出信號所驅動。

或者是，當第二開關電路120被導通，且第二輸出級132產生正極性的第二輸出信號OUT1B以驅動負載Y2時，第一開關電路110被斷開，且第一輸出級131被禁能，致使第一輸出端OT1為高阻抗狀態而停止驅動負載Y1。此時，負載Y1可由另一個緩衝電路所產生的負極性的輸出信號所驅動。

由於第一輸出級131僅用來驅動負載Y1，且第二輸出級132僅用來驅動負載Y2，故相較於由同一輸出級透過切換傳輸閘以交替地驅動不同負載之現有緩衝電路，本實施例的緩衝電路100與負載Y1及負載Y2之間可省略用以切換驅動電壓極性的傳輸閘。本發明不僅可減少緩衝電路100的電路面積，還可有效提高緩衝電路100的輸出信號的迴轉率，從而提高緩衝電路100的驅動能力。

另外，如圖1A所示，緩衝電路100還可選擇性地包括第三開關電路143以及第四開關電路144。第三開關電路143耦接在第一輸出端OT1與負載Y1之間，用以在被導通時傳輸第一輸出信號OUT1A至負載Y1。第四開關電路144耦接在第二輸出端OT2與負載Y2之間，用以在被導通時傳輸第二輸出信號OUT1B至負載Y2。

更進一步來說，第三開關電路143可包括接地開關SW11以及傳輸閘TG11。接地開關SW11耦接在第一輸出端OT1與接地電壓端AGND之間。傳輸閘TG11耦接在第一輸出端OT1與負載Y1之間，其中接地開關SW11與傳輸閘TG11的導通斷開狀態相反。此外，傳輸閘TG11包括P型電晶體M31以及N型電晶體M32。P型電晶體M31的第一端耦接第一輸出端OT1，P型電晶體M31的第二端耦接負載Y1，且P型電晶體M31的控制端耦接接地電壓端AGND。N型電晶體M32的第一端耦接第一輸出端OT1，N型電晶體M32的第二端耦接負載Y1，且N型電晶體M32的控制端接收控制電壓HPT。

類似地，第四開關電路144可包括接地開關SW12以及傳輸閘TG12。接地開關SW12耦接在第二輸出端OT2與接地電壓端AGND之間。傳輸閘TG12耦接在第二輸出端OT2與負載Y2之間，其中接地開關SW12與傳輸閘TG12的導通斷開狀態相反。此外，傳輸閘TG12包括P型電晶體M41以及N型電晶體M42。P型電晶體M41的第一端耦接第二輸出端OT2，P型電晶體M41的第二端耦接負載Y2，且P型電晶體M41的控制端耦接接地電壓端AGND。N型電晶體M42的第一端耦接第二輸出端OT2，N型電晶體M42的第二端耦接負載Y2，且N型電晶體M42的控制端接收反相的控制電壓HPTB。

當第一輸出級131產生第一輸出信號OUT1A以驅動負載Y1時，第二輸出級132被禁能。此時，傳輸閘TG11為導通狀態，且接地開關SW11為斷開狀態，致使第一輸出信號OUT1A可透過傳輸閘TG11傳輸至負載Y1。而傳輸閘TG12為斷開狀態，且接地開關SW12為導通狀態，致使第二輸出端OT2可因導通的接地開關SW12而接地。如此一來，可避免第二輸出端OT2的電壓極性與負載Y2的電壓極性相反導致傳輸閘TG12的兩端跨壓過大而損壞。

類似地，當第二輸出級132產生第二輸出信號OUT1B以驅動負載Y2時，第一輸出級131被禁能。此時，傳輸閘TG12為導通狀態，且接地開關SW12為斷開狀態，致使第二輸出信號OUT1B可透過傳輸閘TG12傳輸至負載Y2。而傳輸閘TG11為斷開狀態，且接地開關SW11為導通狀態，致使第一輸出端OT1可因導通的接地開關SW11而接地。如此一來，可避免第一輸出端OT1的電壓極性與負載Y1的電壓極性相反導致傳輸閘TG11的兩端跨壓過大而損壞。

除此之外，如圖1A所示，緩衝電路100也可選擇性地包括基底電壓切換電路145。基底電壓切換電路145包括P型電晶體M51、M53、M55、M57以及N型電晶體M52、M54、M56、M58。P型電晶體M51與N型電晶體M52串聯連接在正電壓端PAVDD與接地電壓端AGND之間，P型電晶體M51與N型電晶體M52可分別受控於切換信號S11、S12以提供傳輸閘TG11中的P型電晶體M31的基底電壓VNW1，從而避免開啟或關閉P型電晶體M31時產生順向的基底偏壓。P型電晶體M53與N型電晶體M54串聯連接在接地電壓端AGND與負電壓端NAVDD之間，P型電晶體M53與N型電晶體M54可分別受控於切換信號S13、S14以提供傳輸閘TG11中的N型電晶體M32的基底電壓VPW1，從而避免開啟或關閉N型電晶體M32時產生順向的基底偏壓。P型電晶體M55與N型電晶體M56串聯連接在正電壓端PAVDD與接地電壓端AGND之間，P型電晶體M55與N型電晶體M56可分別受控於切換信號S15、S16以提供P型電晶體M41的基底電壓VNW2，從而避免開啟或關閉傳輸閘TG12中的P型電晶體M41時產生順向的基底偏壓。P型電晶體M57與N型電晶體M58串聯連接在接地電壓端AGND與負電壓端NAVDD之間，P型電晶體M57與N型電晶體M58可分別受控於切換信號S17、S18以提供N型電晶體M42的基底電壓VPW2，從而避免開啟或關閉傳輸閘TG12中的N型電晶體M42時產生順向的基底偏壓。

圖1B是依照本發明另一實施例所繪示的緩衝電路的電路示意圖。請參照圖1B。緩衝電路200可用以設置在顯示裝置的源極驅動器中，並用以產生負極性的電壓信號以驅動顯示面板的畫素。緩衝電路200可包括第一開關電路210、第二開關電路220以及運算放大器230，但本發明不限於此。運算放大器230具有第一輸入端IT3、第二輸入端IT4、第一輸出端OT3以及第二輸出端OT4。運算放大器230可包括前級電路233、第一輸出級231以及第二輸出級232。前級電路233耦接第一輸入端IT3以接收輸入信號VINN，且耦接第二輸入端IT4以接收回授信號AVF2，並據以產生放大信號VAN，其中輸入信號VINN為負極性的電壓信號。第一輸出級231耦接在前級電路233與第一輸出端OT3之間，用以依據放大信號VAN產生第一輸出信號OUT2A以驅動負載Y2，其中第一輸出信號OUT2A為負極性的電壓信號。第二輸出級232耦接在前級電路233與第二輸出端OT4之間，用以依據放大信號VAN產生第二輸出信號OUT2B以驅動負載Y1，其中第二輸出信號OUT2B的極性與第一輸出信號OUT2A的極性相同。於本實施例中，負載Y1及負載Y2可分別是顯示面板的兩條資料線(或稱源極線)。

第一開關電路210耦接在第一輸出端OT3與第二輸入端IT4之間。第一開關電路210用以在被導通時傳輸第一輸出信號OUT2A至第二輸入端IT4以作為回授信號AVF2。第二開關電路220耦接在第二輸出端OT4與第二輸入端IT4之間。第二開關電路220用以在被導通時傳輸第二輸出信號OUT2B至第二輸入端IT4以作為回授信號AVF2。

請合併參照圖1A及圖1B，在本發明的第一實施例中，當第一開關電路210被導通，且第一輸出級231產生負極性的第一輸出信號OUT2A以驅動負載Y2時，第二開關電路220被斷開，且第二輸出級232被禁能，致使第二輸出端OT4為高阻抗狀態而停止驅動負載Y1。此時，負載Y1可由圖1A的緩衝電路100的第一輸出級131所產生的第一輸出信號OUT1A(為正極性)所驅動。

在本發明的第二實施例中，當第二開關電路220被導通，且第二輸出級232產生負極性的第二輸出信號OUT2B以驅動負載Y1時，第一開關電路210被斷開，且第一輸出級231被禁能，致使第一輸出端OT3為高阻抗狀態而停止驅動負載Y2。此時，負載Y2可由圖1A的緩衝電路100的第二輸出級132所產生的第二輸出信號OUT1B(為正極性)所驅動。當然，上述的第一實施例與第二實施例也可以皆實現。

由於第一輸出級231僅用來驅動負載Y2，且第二輸出級232僅用來驅動負載Y1，因此相較於現有的緩衝電路是由同一輸出級透過切換傳輸閘以交替地驅動不同負載之設計，本實施例的緩衝電路200與負載Y1及負載Y2之間可省略設置用以切換驅動電壓極性的傳輸閘，不僅可降低緩衝電路200的電路面積，還可有效提高緩衝電路200的輸出信號的迴轉率，從而提高緩衝電路200的驅動能力。

另外，如圖1B所示，緩衝電路200還可選擇性地包括第三開關電路243以及第四開關電路244。第三開關電路243耦接在第一輸出端OT3與負載Y2之間，用以在被導通時傳輸第一輸出信號OUT2A至負載Y2。第四開關電路244耦接在第二輸出端OT4與負載Y1之間，用以在被導通時傳輸第二輸出信號OUT2B至負載Y1。

更進一步來說，第三開關電路243可包括接地開關SW21以及傳輸閘TG21。接地開關SW21耦接在第一輸出端OT3與接地電壓端AGND之間。傳輸閘TG21耦接在第一輸出端OT3與負載Y2之間，其中接地開關SW21與傳輸閘TG21的導通斷開狀態相反。此外，傳輸閘TG21包括P型電晶體M71以及N型電晶體M72。P型電晶體M71的第一端耦接第一輸出端OT3，P型電晶體M71的第二端耦接負載Y2，且P型電晶體M71的控制端接收反相的控制電壓HPTB。 N型電晶體M72的第一端耦接第一輸出端OT3，N型電晶體M72的第二端耦接負載Y2，且N型電晶體M72的控制端耦接接地電壓端AGND。接地開關SW21與傳輸閘TG21的運作類似於圖1A的接地開關SW12以及傳輸閘TG12的運作，故可參酌上述的相關說明而類推得知，在此不再贅述。

類似地，第四開關電路244可包括接地開關SW22以及傳輸閘TG22。接地開關SW22耦接在第二輸出端OT4與接地電壓端AGND之間。傳輸閘TG22耦接在第二輸出端OT4與負載Y1之間，其中接地開關SW22與傳輸閘TG22的導通斷開狀態相反。此外，傳輸閘TG22包括P型電晶體M81以及N型電晶體M82。P型電晶體M81的第一端耦接第二輸出端OT4，P型電晶體M81的第二端耦接負載Y1，且P型電晶體M81的控制端接收控制電壓HPT。 N型電晶體M82的第一端耦接第二輸出端OT4，N型電晶體M82的第二端耦接負載Y1，且N型電晶體M82的控制端耦接接地電壓端AGND。接地開關SW22與傳輸閘TG22的運作類似於圖1A的接地開關SW11以及傳輸閘TG11的運作，故可參酌上述的相關說明，在此不再贅述。

除此之外，緩衝電路200也可選擇性地包括基底電壓切換電路(未繪示)。此基底電壓切換電路的架構及功能類似於圖1A的基底電壓切換電路145，故可參酌上述的相關說明，在此不再贅述。

以下請參照合併參照圖1A及圖2A，圖2A是依照本發明一實施例所繪示圖1A實施例的運算放大器的電路示意圖。運算放大器330包括前級電路333、第一輸出級331以及第二輸出級332。前級電路333包括第一差動對211_1A、第二差動對211_1B、第一電流源211_2A、第二電流源211_2B、第一主動負載213A、第二主動負載213B、由電晶體N10、P10構成的第一阻抗提供器、由電晶體N11、P11構成的第二阻抗提供器以及米勒電容MCP、MCN。

第一差動對211_1A以及第二差動對211_1B形成前級電路333的輸入級。第一差動對211_1A包括由電晶體N2A、N1A形成的第一差動對，其中電晶體N2A接收輸入信號VINP，且電晶體N1A接收回授信號AVF1。第二差動對211_1B包括由電晶體P2A、P1A形成的第二差動對，其中電晶體P2A接收輸入信號VINP，且電晶體P1A接收回授信號AVF1。第一差動對211_1A以及第二差動對211_1B的形態是互補的。

第一電流源211_2A包括電晶體N3A以及N4A。電晶體N4A接收正偏壓電壓AVBN2H，電晶體N3A接收正偏壓電壓AVBN1H。第一電流源211_2A耦接在第一差動對211_1A與接地電壓端AGND之間。第二電流源211_2B則包括電晶體P4A以及P3A。電晶體P4A接收正偏壓電壓AVBP2H，電晶體P3A接收正偏壓電壓AVBP1H。第二電流源211_2B耦接在第二差動對211_1B與正電壓端PAVDD之間。在本實施例中，第一電流源211_2A與第二電流源211_2B的形態互補。

第一主動負載213A由電晶體P5-P8所構成，第二主動負載213B則由電晶體N5-N8所構成。第一主動負載213A耦接在正電壓端PAVDD以及第一差動對211_1A之間。第二主動負載213B則耦接在接地電壓端AGND以及第二差動對211_1B之間。第一主動負載213A與第二主動負載213B的形態互補。其中，電晶體P5、P6的第一端接至正電壓端PAVDD，電晶體P5、P6的控制端相互耦接並耦接至電晶體P7的第二端，電晶體P5、P6的第二端分別耦接至電晶體P7、P8的第一端。另外，電晶體P7、P8的控制端共同接收正偏壓電壓AVBP4H。電晶體N5、N6的第一端耦接至接地電壓端AGND，電晶體N5、N6的控制端相互耦接並耦接至電晶體N7的第一端，電晶體N5、N6的第二端分別耦接至電晶體N7、N8的第二端。另外，電晶體N7、N8的控制端共同接收正偏壓電壓AVBN4H。

由電晶體N10、P10構成的第一阻抗提供器耦接在第一主動負載213A與第二主動負載213B之間，由電晶體N11、P11構成的第二阻抗提供器耦接在第一主動負載213A與第二主動負載213B之間。其中，電晶體N11、P11構成的第二阻抗提供器搭配第一主動負載213A與第二主動負載213B形成前級電路333的增益級電路，並產生包括第一子放大信號SP以及第二子放大信號SN的放大信號VAP(示於圖1A)。

更進一步來說，電晶體N10、P10並聯耦接在電晶體P7的第二端以及電晶體N7的第一端之間。電晶體N10、P10的控制端分別接收正偏壓電壓AVBN3H以及AVBP3H。電晶體N11、P11則並聯耦接在電晶體P8的第二端以及電晶體N8的第一端之間。電晶體N11、P11的控制端分別接收正偏壓電壓AVBN5H以及AVBP5H。

第一輸出級331包括開關電路331_1以及輸出電路331_2。開關電路331_1耦接前級電路333，且依據選擇信號SWA_P以導通或斷開第一信號傳送通道。輸出電路331_2耦接開關電路331_1，透過上述第一信號傳送通道接收第一子放大信號SP以及第二子放大信號SN，並依據第一子放大信號SP以及第二子放大信號SN產生第一輸出信號OUT1A。

開關電路331_1包括開關SW1A-SW5A。其中，開關SW1A、SW2A、SW3A由傳輸閘建構，開關SW4A、SW5A則分別由電晶體PSW1A以及電晶體NSW1A所建構。開關SW1A、SW2A受控於選擇信號SWA_P與反相的選擇信號SWAB_P而被導通或斷開，並提供第一信號傳輸通道以分別傳送第一子放大信號SP以及第二子放大信號SN至輸出電路331_2。開關SW3A耦接在輸出電路331_2的輸出端與前級電路333的米勒電容MCP、MCN之間。開關SW3A受控於選擇信號SWA_P與反相的選擇信號SWAB_P而被導通或斷開。開關SW4A耦接在輸出電路331_2的第一輸入端與正電壓端PAVDD之間，且依據選擇信號SWA_P以導通或斷開。開關SW5A耦接在輸出電路331_2的第二輸入端與接地電壓端AGND之間，且依據反相的選擇信號SWAB_P以導通或斷開。

開關SW4A、SW5A分別做為拉高開關以及拉低開關，在開關SW1A、SW2A被斷開時被導通，以分別提供正電壓端PAVDD的電壓以及接地電壓端AGND的電壓至輸出電路331_2的第一輸入端及第二輸入端。其中，開關SW1A、SW2A、SW3A的導通斷開狀態相同，開關SW4A、SW5A的導通斷開狀態相同，且開關SW1A、SW4A的導通斷開狀態互補(相反)，開關SW2A、SW5A的導通斷開狀態互補(相反)。

輸出電路331_2包括電晶體P9A以及電晶體N9A。電晶體P9A以及電晶體N9A分別接收信號SPDA以及SNDA。當開關SW1A、SW2A被導通時，信號SPDA以及SNDA分別等於第一子放大信號SP以及第二子放大信號SN，此時，輸出電路331_2產生第一輸出信號OUT1A以驅動畫素。在另一方面，當開關SW1A、SW2A被斷開時，信號SPDA以及SNDA分別等於正電壓端PAVDD的電壓以及接地電壓端AGND的電壓，此時，輸出電路331_2停止產生第一輸出信號OUT1A，並使第一輸出信號OUT1A為高阻抗的狀態。

第二輸出級332包括開關電路332_1以及輸出電路332_2。開關電路332_1耦接前級電路333，且依據選擇信號SWB_P以導通或斷開第二信號傳送通道。輸出電路332_2耦接開關電路332_1，透過上述第二信號傳送通道接收第一子放大信號SP以及第二子放大信號SN，並依據第一子放大信號SP以及第二子放大信號SN產生第二輸出信號OUT1B。

開關電路332_1包括開關SW1B-SW5B。其中，開關SW1B、SW2B、SW3B由傳輸閘建構，開關SW4B、SW5B則分別由電晶體PSW1B以及電晶體NSW1B所建構。開關SW1B、SW2B受控於選擇信號SWB_P與反相的選擇信號SWBB_P而被導通或斷開，並提供第二信號傳輸通道以分別傳送第一子放大信號SP以及第二子放大信號SN至輸出電路332_2。開關SW3B耦接在輸出電路332_2的輸出端與前級電路333的米勒電容MCP、MCN之間。開關SW3B受控於選擇信號SWB_P與反相的選擇信號SWBB_P而被導通或斷開。開關SW4B耦接在輸出電路332_2的第一輸入端與正電壓端PAVDD之間，且依據選擇信號SWB_P以導通或斷開。開關SW5B耦接在輸出電路332_2的第二輸入端與接地電壓端AGND之間，且依據反相的選擇信號SWBB_P以導通或斷開。

開關SW4B、SW5B分別做為拉高開關以及拉低開關，在開關SW1B、SW2B被斷開時被導通，分別提供正電壓端PAVDD的電壓以及接地電壓端AGND的電壓至輸出電路332_2的第一輸入端及第二輸入端。其中，開關SW1B、SW2B、SW3B的導通斷開狀態相同，開關SW4B、SW5B的導通斷開狀態相同，且開關SW1B、SW4B的導通斷開狀態互補(相反)，開關SW2B、SW5B的導通斷開狀態互補(相反)。

輸出電路332_2包括電晶體P9B以及電晶體N9B。電晶體P9B以及電晶體N9B分別接收信號SPDB以及SNDB。當開關SW1B、SW2B被導通時，信號SPDB以及SNDB分別等於第一子放大信號SP以及第二子放大信號SN，此時，輸出電路332_2產生第二輸出信號OUT1B以驅動畫素。在另一方面，當開關SW1B、SW2B被斷開時，信號SPDB以及SNDB分別等於正電壓端PAVDD的電壓以及接地電壓端AGND的電壓，此時，輸出電路332_2停止產生第二輸出信號OUT1B，並使第二輸出信號OUT1B為高阻抗的狀態。

值得一提的是，開關SW1B、SW2B、SW3B的導通斷開狀態與開關SW1A、SW2A、SW3A的導通斷開狀態互補(相反)。換句話說，當輸出電路332_2產生第二輸出信號OUT1B以驅動畫素時，輸出電路332_1停止產生第一輸出信號OUT1A，並使第一輸出信號OUT1A為高阻抗的狀態，反之亦然。

以下請參照圖2B，圖2B是依照本發明一實施例所繪示圖1B實施例的運算放大器的電路示意圖。運算放大器430包括前級電路433、第一輸出級431以及第二輸出級432。第一輸出級431包括開關電路431_1以及輸出電路431_2。第二輸出級432包括開關電路432_1以及輸出電路432_2。

圖2B的運算放大器430類似於圖2A的運算放大器330，兩者的差異僅在於，運算放大器330耦接在正電壓端PAVDD與接地電壓端AGND之間，亦即運算放大器330是實作在正電源域(positive power domain)，而運算放大器430則是耦接在負電壓端NAVDD與接地電壓端AGND之間，亦即運算放大器430是實作在負電源域(negative power domain)。因此在前級電路433中，電晶體N4A接收負偏壓電壓AVBN2L，電晶體N3A接收負偏壓電壓AVBN1L，電晶體P4A接收負偏壓電壓AVBP2H，電晶體P3A接收負偏壓電壓AVBP1H，電晶體P7、P8的控制端共同接收負偏壓電壓AVBP4H，且電晶體N7、N8的控制端共同接收負偏壓電壓AVBN4H。除此之外，相較於開關電路331_1及332_1中的選擇信號SWA_P、SWB_P及反相的選擇信號SWAB_P、SWBB_P為正極性信號，開關電路431_1及432_1中的選擇信號SWA_N、SWB_N及反相的選擇信號SWAB_N、SWBB_N為負極性信號。關於圖2B的運算放大器430的實施細節及運作，可參酌上述圖2A的相關說明而類推得知，在此不再贅述。

圖3A是依照本發明又一實施例所繪示的緩衝電路的電路示意圖。請參照圖3A。緩衝電路500可包括第一開關電路110、第二開關電路120、運算放大器530、第三開關電路143、第四開關電路144以及基底電壓切換電路145，但本發明不限於此。圖3A的第一開關電路110、第二開關電路120、第三開關電路143、第四開關電路144以及基底電壓切換電路145分別類似於圖1A的第一開關電路110、第二開關電路120、第三開關電路143、第四開關電路144以及基底電壓切換電路145，故可參酌上述圖1A的相關說明，在此不再贅述。

圖3A的運算放大器530類似於圖1A的運算放大器130，兩者的差異在於，運算放大器530還包括回授輸出級534。回授輸出級534耦接在前級電路133與第二輸入端IT2之間，用以依據放大信號VAP產生第三輸出信號以作為回授信號AVF1。在圖3A所示的實施例中，由於回授信號AVF1可由回授輸出級534提供至第二輸入端IT2，故第一開關電路110與第二開關電路120可皆被斷開，且第一輸出級131及第二輸出級132可皆被禁能，致使第一輸出端OT1與第二輸出端OT2皆為高阻抗狀態，從而可實現緩衝電路500提供高阻抗輸出之應用。至於圖3A的運算放大器530的其他實施細節及運作，可參酌上述圖1A的運算放大器130的相關說明，在此不再贅述。

圖3B是依照本發明又一實施例所繪示的緩衝電路的電路示意圖。請參照圖3B。緩衝電路600可包括第一開關電路210、第二開關電路220、運算放大器630、第三開關電路243以及第四開關電路244，但本發明不限於此。圖3B的第一開關電路210、第二開關電路220、第三開關電路243以及第四開關電路244分別類似於圖1B的第一開關電路210、第二開關電路220、第三開關電路243以及第四開關電路244，故可參酌上述圖1B的相關說明，在此不再贅述。

圖3B的運算放大器630類似於圖1B的運算放大器230，兩者的差異在於，運算放大器630還包括回授輸出級634。回授輸出級634耦接在前級電路233與第二輸入端IT4之間，用以依據放大信號VAN產生第三輸出信號以作為回授信號AVF2。在圖3B所示的實施例中，由於回授信號AVF2可由回授輸出級634提供至第二輸入端IT4，故第一開關電路210與第二開關電路220可皆被斷開，且第一輸出級231及第二輸出級232可皆被禁能，致使第一輸出端OT3與第二輸出端OT4皆為高阻抗狀態，從而可實現緩衝電路600提供高阻抗輸出之應用。至於圖3B的運算放大器630的其他實施細節及運作，可參酌上述圖1B的運算放大器230的相關說明，在此不再贅述。

以下請參照圖4A，圖4A是依照本發明一實施例所繪示圖3A實施例的運算放大器的電路示意圖。運算放大器730包括前級電路733、第一輸出級731、第二輸出級732以及回授輸出級734。前級電路733類似於圖2A的前級電路333，故可參酌上述圖2A的相關說明，在此不再贅述。

第一輸出級731包括開關電路731_1以及輸出電路731_2。輸出電路731_2類似於圖2A的輸出電路331_2，故可參酌上述圖2A的相關說明，在此不再贅述。另外，相較於圖2A的開關電路331_1包括開關SW1A-SW5A，開關電路731_1僅包括開關SW1A、SW2A、SW4A以及SW5A，其中圖4A的開關SW1A、SW2A、SW4A以及SW5A的耦接方式及運作分別類似於圖2A的開關電路331_1的開關SW1A、SW2A、SW4A以及SW5A，故可參酌上述圖2A的相關說明，在此不再贅述。

第二輸出級732包括開關電路732_1以及輸出電路732_2。輸出電路732_2類似於圖2A的輸出電路332_2，故可參酌上述圖2A的相關說明，在此不再贅述。另外，相較於圖2A的開關電路332_1包括開關SW1B-SW5B，開關電路732_1僅包括開關SW1B、SW2B、SW4B以及SW5B，其中圖4A的開關SW1B、SW2B、SW4B以及SW5B的耦接方式及運作分別類似於圖2A的開關電路332_1的開關SW1B、SW2B、SW4B以及SW5B，故可參酌上述圖2A的相關說明，在此不再贅述。

回授輸出級734包括電晶體P9及N9。電晶體P9的第一端耦接至正電壓端PAVDD。電晶體P9的第二端耦接米勒電容MCP及MCN並產生第三輸出信號以做為回授信號AVF1。電晶體P9的控制端接收第一子放大信號SP。電晶體N9的第一端耦接米勒電容MCP及MCN並產生第三輸出信號以做為回授信號AVF1。電晶體N9的第二端耦接至接地電壓端AGND。電晶體N9的控制端接收第二子放大信號SN。

由於圖4A的回授輸出級734所產生的回授信號AVF1被提供至第一差動對211_1A的電晶體N1A的控制端以及第二差動對211_1B的電晶體P1A的控制端而形成負回授迴路，故而在第一輸出級731及第二輸出級732皆被禁能的情況下，運算放大器730仍可正常運作。如此一來，第一輸出級731及第二輸出級732可皆被禁能，致使第一輸出信號OUT1A與第二輸出信號OUT1B皆為高阻抗狀態，從而可實現提供高阻抗輸出之應用。

以下請參照圖4B，圖4B是依照本發明一實施例所繪示圖3B實施例的運算放大器的電路示意圖。運算放大器830包括前級電路833、第一輸出級831、第二輸出級832以及回授輸出級834。前級電路833類似於圖2B的前級電路433，故可參酌上述圖2B的相關說明，在此不再贅述。

第一輸出級831包括開關電路831_1以及輸出電路831_2。輸出電路831_2類似於圖2B的輸出電路431_2，故可參酌上述圖2B的相關說明，在此不再贅述。另外，相較於圖2B的開關電路431_1包括開關SW1A-SW5A，開關電路831_1僅包括開關SW1A、SW2A、SW4A以及SW5A，其中圖4B的開關SW1A、SW2A、SW4A以及SW5A的耦接方式及運作分別類似於圖2B的開關電路431_1的開關SW1A、SW2A、SW4A以及SW5A，故可參酌上述圖2B的相關說明，在此不再贅述。

第二輸出級832包括開關電路832_1以及輸出電路832_2。輸出電路832_2類似於圖2B的輸出電路432_2，故可參酌上述圖2B的相關說明，在此不再贅述。另外，相較於圖2B的開關電路432_1包括開關SW1B-SW5B，開關電路832_1僅包括開關SW1B、SW2B、SW4B以及SW5B，其中圖4B的開關SW1B、SW2B、SW4B以及SW5B的耦接方式及運作分別類似於圖2B的開關電路432_1的開關SW1B、SW2B、SW4B以及SW5B，故可參酌上述圖2B的相關說明，在此不再贅述。

回授輸出級834包括電晶體P9及N9。電晶體P9的第一端耦接至接地電壓端AGND。電晶體P9的第二端耦接米勒電容MCP及MCN並產生第三輸出信號以做為回授信號AVF2。電晶體P9的控制端接收第一子放大信號SP。電晶體N9的第一端耦接米勒電容MCP及MCN並產生第三輸出信號以做為回授信號AVF2。電晶體N9的第二端耦接至負電壓端NAVDD。電晶體N9的控制端接收第二子放大信號SN。

由於圖4B的回授輸出級834所產生的回授信號AVF2被提供至第一差動對211_1A的電晶體N1A的控制端以及第二差動對211_1B的電晶體P1A的控制端而形成負回授迴路，故而在第一輸出級831及第二輸出級832皆被禁能的情況下，運算放大器830仍可正常運作。如此一來，第一輸出級831及第二輸出級832可皆被禁能，致使第一輸出信號OUT2A與第二輸出信號OUT2B皆為高阻抗狀態，從而可實現提供高阻抗輸出之應用。

綜上所述，在本發明實施例所提出的緩衝電路中，運算放大器的第一輸出級僅用來驅動一負載，且運算放大器的第二輸出級僅用來驅動另一負載，故相較於現有的緩衝電路是由同一輸出級透過切換傳輸閘以交替地驅動不同負載之設計，本實施例的運算放大器與負載之間可省略設置用以切換驅動電壓極性的傳輸閘，不僅可降低緩衝電路的電路面積，還可有效提高緩衝電路的輸出信號的迴轉率，從而提高緩衝電路的驅動能力。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、500、600‧‧‧緩衝電路

110、210‧‧‧第一開關電路

120、220‧‧‧第二開關電路

130、230、330、430、530、630、730、830‧‧‧運算放大器

131、231、331、431、731、831‧‧‧第一輸出級

132、232、332、432、732、832‧‧‧第二輸出級

133、233、333、433、733、833‧‧‧前級電路

143、243‧‧‧第三開關電路

144、244‧‧‧第四開關電路

145‧‧‧基底電壓切換電路

211_1A‧‧‧第一差動對

211_1B‧‧‧第二差動對

211_2A‧‧‧第一電流源

211_2B‧‧‧第二電流源

213A‧‧‧第一主動負載

213B‧‧‧第二主動負載

331_1、431_1、731_1、831_1、332_1、432_1、732_1、832_1‧‧‧開關電路

331_2、431_2、731_2、831_2、332_2、432_2、732_2、832_2‧‧‧輸出電路

534、634、734、834‧‧‧回授輸出級

AGND‧‧‧接地電壓端

AVBN1H、AVBN2H、AVBN3H、AVBN4H、AVBN5H、 AVBP1H、AVBP2H、AVBP3H、AVBP4H、AVBP5H‧‧‧正偏壓電壓

AVBN1L、AVBN2L、AVBN3L、AVBN4L、AVBN5L、AVBP1L、AVBP2L、AVBP3L、AVBP4L、AVBP5L‧‧‧負偏壓電壓

AVF1、AVF2‧‧‧回授信號

HPT‧‧‧控制電壓

HPTB‧‧‧反相的控制電壓

IT1、IT3‧‧‧第一輸入端

IT2、IT4‧‧‧第二輸入端

M31、M32、M41、M42、M51~M58、M71、M72、M81、M82、N1A、N2A、N3A、N4A、N5~N9、N9A、N9B、N10、N11、P1A、P2A、P3A、P4A、P5~P9、P9A、P9B、P10、P11、NSW1A、PSW1A、NSW1B、PSW1B‧‧‧電晶體

MCN、MCP‧‧‧米勒電容

NAVDD‧‧‧負電壓端

OT1、OT3‧‧‧第一輸出端

OT2、OT4‧‧‧第二輸出端

OUT1A、OUT2A‧‧‧第一輸出信號

OUT1B、OUT2B‧‧‧第二輸出信號

PAVDD‧‧‧正電壓端

S11~S18‧‧‧切換信號

SN‧‧‧第二子放大信號

SP‧‧‧第一子放大信號

SNDA、SNDB、SPDA、SPDB‧‧‧信號

SW11、SW12、SW21、SW22‧‧‧接地開關

SW1A、SW2A、SW3A、SW4A、SW5A、SW1B、SW2B、SW3B、SW4B、SW5B‧‧‧開關

SWA_P、SWB_P、SWA_N、SWB_N‧‧‧選擇信號

SWAB_P、SWBB_P、SWAB_N、SWBB_N‧‧‧反相的選擇信號

TG11、TG12、TG21、TG22‧‧‧傳輸閘

VAP、VAN‧‧‧放大信號

VINP、VINN‧‧‧輸入信號

VNW1、VNW2、VPW1、VPW2‧‧‧基底電壓

Y1、Y2‧‧‧負載

圖1A是依照本發明一實施例所繪示的緩衝電路的電路示意圖。
圖1B是依照本發明另一實施例所繪示的緩衝電路的電路示意圖。
圖2A是依照本發明一實施例所繪示圖1A實施例的運算放大器的電路示意圖。
圖2B是依照本發明一實施例所繪示圖1B實施例的運算放大器的電路示意圖。
圖3A是依照本發明又一實施例所繪示的緩衝電路的電路示意圖。
圖3B是依照本發明又一實施例所繪示的緩衝電路的電路示意圖。
圖4A是依照本發明一實施例所繪示圖3A實施例的運算放大器的電路示意圖。
圖4B是依照本發明一實施例所繪示圖3B實施例的運算放大器的電路示意圖。

Claims (16)

1. 一種緩衝電路，包括：
   一運算放大器，具有一第一輸入端、一第二輸入端、一第一輸出端以及一第二輸出端，其中該運算放大器包括：
   一前級電路，耦接該第一輸入端以接收一輸入信號，耦接該第二輸入端以接收一回授信號，並據以產生一放大信號；
   一第一輸出級，耦接在該前級電路與該第一輸出端之間，用以依據該放大信號產生一第一輸出信號以驅動一第一負載；以及
   一第二輸出級，耦接在該前級電路與該第二輸出端之間，用以依據該放大信號產生一第二輸出信號以驅動一第二負載，其中該第二輸出信號的極性與該第一輸出信號的極性相同；
   一第一開關電路，耦接在該第一輸出端與該第二輸入端之間，用以在被導通時傳輸該第一輸出信號至該第二輸入端以作為該回授信號；以及
   一第二開關電路，耦接在該第二輸出端與該第二輸入端之間，用以在被導通時傳輸該第二輸出信號至該第二輸入端以作為該回授信號；
   其中當該第一開關電路被導通，且該第一輸出級產生該第一輸出信號以驅動該第一負載時，該第二開關電路被斷開，且該第二輸出級被禁能；以及，當該第二開關電路被導通，且該第二輸出級產生該第二輸出信號以驅動該第二負載時，該第一開關電路被斷開，且該第一輸出級被禁能，兩者至少其中之一。
2. 如申請專利範圍第1項所述的緩衝電路，
   其中該第一輸出級包括：
   一第三開關電路，耦接該前級電路，且依據一第一選擇信號以導通或斷開一第一信號傳送通道；以及
   一第一輸出電路，耦接該第三開關電路，透過該第一信號傳送通道接收該放大信號，並依據該放大信號產生該第一輸出信號，
   其中該第二輸出級包括：
   一第四開關電路，耦接該前級電路，且依據一第二選擇信號以導通或斷開一第二信號傳送通道；以及
   一第二輸出電路，耦接該第四開關電路，透過該第二信號傳送通道接收該放大信號，並依據該放大信號產生該第二輸出信號。
3. 如申請專利範圍第2項所述的緩衝電路，其中該第三開關電路包括：
   一第一開關，接收該放大信號中的一第一子放大信號，受控於該第一選擇信號，並在該第一開關導通時傳送該第一子放大信號至該第一輸出電路；
   一第二開關，接收該放大信號中的一第二子放大信號，受控於該第一選擇信號，並在該第二開關導通時傳送該第二子放大信號至該第一輸出電路；以及
   一第三開關，耦接在該第一輸出電路的輸出端與該前級電路的一米勒電容之間，且依據該第一選擇信號以導通或斷開，
   其中該第一開關、該第二開關與該第三開關的導通斷開狀態相同。
4. 如申請專利範圍第3項所述的緩衝電路，其中該第三開關電路更包括：
   一第四開關，耦接在該第一輸出電路的第一輸入端與一第一電壓端之間，且依據該第一選擇信號以導通或斷開；以及
   一第五開關，耦接在該第一輸出電路的第二輸入端與一第二電壓端之間，且依據該第一選擇信號以導通或斷開，
   其中該第四開關與該第五開關的導通斷開狀態相同，該第四開關與該第一開關的導通斷開狀態相反，該第五開關與該第二開關的導通斷開狀態相反，
   其中該第一電壓端為正電壓端，且該第二電壓端為接地電壓端；或者是，該第一電壓端為接地電壓端，且該第二電壓端為負電壓端。
5. 如申請專利範圍第2項所述的緩衝電路，其中該第四開關電路包括：
   一第一開關，接收該放大信號中的一第一子放大信號，受控於該第二選擇信號，並在該第一開關導通時傳送該第一子放大信號至該第二輸出電路；
   一第二開關，接收該放大信號中的一第二子放大信號，受控於該第二選擇信號，並在該第二開關導通時傳送該第二子放大信號至該第二輸出電路；以及
   一第三開關，耦接在該第二輸出電路的輸出端與該前級電路的一米勒電容之間，且依據該第二選擇信號以導通或斷開，
   其中，該第一開關、該第二開關與該第三開關的導通斷開狀態相同。
6. 如申請專利範圍第5項所述的緩衝電路，其中該第四開關電路更包括：
   一第四開關，耦接在該第二輸出電路的第一輸入端與一第一電壓端之間，且依據該第二選擇信號以導通或斷開；以及
   一第五開關，耦接在該第二輸出電路的第二輸入端與一第二電壓端之間，且依據該第二選擇信號以導通或斷開，
   其中該第四開關與該第五開關的導通斷開狀態相同，該第四開關與該第一開關的導通斷開狀態相反，該第五開關與該第二開關的導通斷開狀態相反，
   其中該第一電壓端為正電壓端，且該第二電壓端為接地電壓端；或者是，該第一電壓端為接地電壓端，且該第二電壓端為負電壓端。
7. 如申請專利範圍第2項所述的緩衝電路，其中該運算放大器更包括：
   一回授輸出級，耦接在該前級電路與該第二輸入端之間，用以依據該放大信號產生一第三輸出信號以作為該回授信號。
8. 如申請專利範圍第7項所述的緩衝電路，其中該回授輸出級包括：
   一第一電晶體，該第一電晶體的第一端耦接至一第一電壓端，該第一電晶體的第二端耦接該前級電路的一米勒電容並產生該第三輸出信號，且該第一電晶體的控制端接收該放大信號中的一第一子放大信號；以及
   一第二電晶體，該第二電晶體的第一端耦接該米勒電容並產生該第三輸出信號，該第二電晶體的第二端耦接至一第二電壓端，且該第二電晶體的控制端接收該放大信號中的一第二子放大信號，
   其中該第一電壓端為正電壓端，且該第二電壓端為接地電壓端；或者是，該第一電壓端為接地電壓端，且該第二電壓端為負電壓端。
9. 如申請專利範圍第8項所述的緩衝電路，其中該第三開關電路包括：
   一第一開關，接收該第一子放大信號，受控於該第一選擇信號，並在該第一開關導通時傳送該第一子放大信號至該第一輸出電路；以及
   一第二開關，接收該放大信號中的一第二子放大信號，受控於該第一選擇信號，並在該第二開關導通時傳送該第二子放大信號至該第一輸出電路；
   其中該第一開關與該第二開關的導通斷開狀態相同。
10. 如申請專利範圍第9項所述的緩衝電路，其中該第三開關電路更包括：
    一第三開關，耦接在該第一輸出電路的第一輸入端與該第一電壓端之間，且依據該第一選擇信號以導通或斷開；以及
    一第四開關，耦接在該第一輸出電路的第二輸入端與該第二電壓端之間，且依據該第一選擇信號以導通或斷開，
    其中該第三開關與該第四開關的導通斷開狀態相同，該第三開關與該第一開關的導通斷開狀態相反，該第四開關與該第二開關的導通斷開狀態相反。
11. 如申請專利範圍第8項所述的緩衝電路，其中該第四開關電路包括：
    一第一開關，接收該第一子放大信號，受控於該第二選擇信號，並在該第一開關導通時傳送該第一子放大信號至該第二輸出電路；以及
    一第二開關，接收該第二子放大信號，受控於該第二選擇信號，並在該第二開關導通時傳送該第二子放大信號至該第二輸出電路，
    其中，該第一開關與該第二開關的導通斷開狀態相同。
12. 如申請專利範圍第11項所述的緩衝電路，其中該第四開關電路更包括：
    一第三開關，耦接在該第二輸出電路的第一輸入端與該第一電壓端之間，且依據該第二選擇信號以導通或斷開；以及
    一第四開關，耦接在該第二輸出電路的第二輸入端與該第二電壓端之間，且依據該第二選擇信號以導通或斷開，
    其中該第三開關與該第四開關的導通斷開狀態相同，該第三開關與該第一開關的導通斷開狀態相反，該第四開關與該第二開關的導通斷開狀態相反。
13. 如申請專利範圍第1項所述的緩衝電路，更包括：
    一第三開關電路，耦接在該第一輸出端與該第一負載之間，用以在被導通時傳輸該第一輸出信號至該第一負載；以及
    一第四開關電路，耦接在該第二輸出端與該第二負載之間，用以在被導通時傳輸該第二輸出信號至該第二負載。
14. 如申請專利範圍第13項所述的緩衝電路，
    其中該第三開關電路包括：
    一第一接地開關，耦接在該第一輸出端與一接地電壓端之間；以及
    一第一傳輸閘，耦接在該第一輸出端與該第一負載之間，其中該第一接地開關與該第一傳輸閘的導通斷開狀態相反，
    其中該第四開關電路包括：
    一第二接地開關，耦接在該第二輸出端與該接地電壓端之間；以及
    一第二傳輸閘，耦接在該第二輸出端與該第二負載之間，其中該第二接地開關與該第二傳輸閘的導通斷開狀態相反。
15. 如申請專利範圍第14項所述的緩衝電路，其中：
    該第一傳輸閘包括：
    一第一P型電晶體，該第一P型電晶體的第一端耦接該第一輸出端，該第一P型電晶體的第二端耦接該第一負載，且該第一P型電晶體的控制端耦接該接地電壓端；以及
    一第一N型電晶體，該第一N型電晶體的第一端耦接該第一輸出端，該第一N型電晶體的第二端耦接該第一負載，且該第一N型電晶體的控制端接收一控制電壓，
    該第二傳輸閘包括：
    一第二P型電晶體，該第二P型電晶體的第一端耦接該第二輸出端，該第二P型電晶體的第二端耦接該第二負載，且該第二P型電晶體的控制端耦接該接地電壓端；以及
    一第二N型電晶體，該第二N型電晶體的第一端耦接該第二輸出端，該第二N型電晶體的第二端耦接該第二負載，且該第二N型電晶體的控制端接收反相的該控制電壓。
16. 如申請專利範圍第15項所述的緩衝電路，更包括：
    一基底電壓切換電路，包括：
    一第三P型電晶體，該第三P型電晶體的第一端耦接一正電壓端，該第三P型電晶體的控制端接收一第一切換信號，且第三P型電晶體的第二端提供該第一P型電晶體的一基底電壓；
    一第三N型電晶體，該第三N型電晶體的第一端耦接該接地電壓端，該第三N型電晶體的控制端接收一第二切換信號，且第三N型電晶體的第二端提供該第一P型電晶體的該基底電壓；
    一第四P型電晶體，該第四P型電晶體的第一端耦接該接地電壓端，該第四P型電晶體的控制端接收一第三切換信號，且第四P型電晶體的第二端提供該第一N型電晶體的一基底電壓；
    一第四N型電晶體，該第四N型電晶體的第一端耦接一負電壓端，該第四N型電晶體的控制端接收一第四切換信號，且第四N型電晶體的第二端提供該第一N型電晶體的該基底電壓；
    一第五P型電晶體，該第五P型電晶體的第一端耦接該正電壓端，該第五P型電晶體的控制端接收一第五切換信號，且第五P型電晶體的第二端提供該第二P型電晶體的一基底電壓；
    一第五N型電晶體，該第五N型電晶體的第一端耦接該接地電壓端，該第五N型電晶體的控制端接收一第六切換信號，且第五N型電晶體的第二端提供該第二P型電晶體的該基底電壓；
    一第六P型電晶體，該第六P型電晶體的第一端耦接該接地電壓端，該第六P型電晶體的控制端接收一第七切換信號，且第六P型電晶體的第二端提供該第二N型電晶體的一基底電壓；以及
    一第六N型電晶體，該第六N型電晶體的第一端耦接該負電壓端，該第六N型電晶體的控制端接收一第八切換信號，且第六N型電晶體的第二端提供該第二N型電晶體的該基底電壓。