[go: up one dir, main page]

TWI673772B - 形成經摻雜鍺的方法 - Google Patents

形成經摻雜鍺的方法 Download PDF

Info

Publication number
TWI673772B
TWI673772B TW106131374A TW106131374A TWI673772B TW I673772 B TWI673772 B TW I673772B TW 106131374 A TW106131374 A TW 106131374A TW 106131374 A TW106131374 A TW 106131374A TW I673772 B TWI673772 B TW I673772B
Authority
TW
Taiwan
Prior art keywords
germanium
boron
substrate
doped
source gas
Prior art date
Application number
TW106131374A
Other languages
English (en)
Other versions
TW201822255A (zh
Inventor
Yi-Chiau Huang
黃奕樵
Hua Chung
華 仲
Sheng-Chin Kung
龔聖欽
Xuebin Li
李學斌
Original Assignee
Applied Materials, Inc.
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials, Inc., 美商應用材料股份有限公司 filed Critical Applied Materials, Inc.
Publication of TW201822255A publication Critical patent/TW201822255A/zh
Application granted granted Critical
Publication of TWI673772B publication Critical patent/TWI673772B/zh

Links

Classifications

    • H10P14/2905—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10P14/20—
    • H10P14/24—
    • H10P14/27—
    • H10P14/271—
    • H10P14/3211—
    • H10P14/3411—
    • H10P14/3444—
    • H10P14/3602—
    • H10P14/3802—
    • H10P14/6336—
    • H10P14/6923—
    • H10P32/1404—
    • H10P32/171—
    • H10P50/242—
    • H10P70/20—
    • H10P72/0461—
    • H10P72/0468—
    • H10P95/90—
    • H10P14/2901—
    • H10P30/204—
    • H10P30/21—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本文所述的實施方式大致上關於用於在基板上沉積層的方法及系統，且更具體而言，關於用於在含矽表面上形成摻雜硼或摻雜鎵的鍺的方法。在一個實施方式中，提供處理基板之方法。該方法包括以下步驟：將具有曝露的矽－鍺表面及曝露的介電質表面的基板曝露於預處理製程，在該曝露的矽－鍺表面上選擇性地沉積摻雜硼或摻雜鎵的層，及將該基板曝露於後處理製程。

Description

形成經摻雜鍺的方法
本文所述的實施方式大致上關於用於在基板上沉積層的系統及方法，且更具體而言，關於用於在含矽表面上形成摻雜硼或摻雜鎵的鍺的系統及方法。
鍺曾為用於例如CMOS電晶體的半導體應用的首要材料之一。然而，由於與鍺相比豐量的矽，矽已成為CMOS製造首選的壓倒性的半導體材料。隨著元件幾何尺寸根據摩爾定律(Moore’s Law)減少，電晶體部件之尺寸對致力於使元件更小、更快、使用更少的功率並且產生更少的熱的工程師們施加挑戰。舉例而言，隨著電晶體之尺寸減少，電晶體之通道區變得更小，並且通道之電子特性變得不太可行，而具有更高的電阻率及更高的閥值電壓(threshold voltage)。
藉由使用嵌入於源極/汲極區域中的矽－鍺應力源(stressor)使矽通道區域中載子遷移率(carrier mobility)增加，該等應力源增強矽之本質遷移率。然而，對於未來的節點，仍然需要更高的遷移率元件。
已建議切換至比矽更高的遷移率材料，例如用於pMOSFET的鍺。然而，鍺之遷移率並不優於應變矽，除非鍺也為應變的。已經發現，在源極汲極區域上生長的摻雜硼的鍺（「Ge:B」）或摻雜鎵的鍺（「Ge:Ga」）具有製作優越的鍺pMOSFET通道所必需的應變，其利用鍺/Ge:B或鍺/Ge:Ga晶格不匹配之優點。
因此，需要形成經摻雜的鍺及矽－鍺材料之改進的方法。
本文所述的實施方式大致上關於用於在基板上沉積層的系統及方法，且更具體而言，關於用於在含矽表面上形成摻雜硼或摻雜鎵的鍺的系統及方法。在一個實施方式中，提供處理基板之方法。該方法包括以下步驟：將具有曝露的矽－鍺表面及曝露的介電質表面的基板曝露於預處理製程，在該曝露的矽－鍺表面上選擇性地沉積摻雜硼或摻雜鎵的層，及將該基板曝露於後處理(post-treatment)製程。
在另一個實施方式中，提供處理基板之方法。該方法包括將具有曝露的矽－鍺表面及曝露的介電質表面的基板曝露於預處理製程。該方法進一步包括在該曝露的矽－鍺表面上選擇性地沉積摻雜硼的層。在曝露的矽－鍺表面上選擇性地沉積摻雜硼的層的步驟包括共同流動鍺源氣體及硼源氣體以及停止該鍺源氣體之流動的同時繼續流動該硼源氣體。該方法進一步包括將該基板曝露於後處理製程。
在又另一個實施方式中，提供處理基板之方法。該方法包括將具有曝露的矽－鍺表面及曝露的介電質表面的基板曝露於預處理製程。預處理製程包括在該曝露的矽鍺表面上沉積摻雜的或未摻雜的矽－鍺犧牲層以及將該犧牲層曝露於蝕刻劑以移除該犧牲層並且曝露乾淨的矽－鍺表面。該方法進一步包括在該曝露的矽－鍺表面上選擇性地沉積摻雜硼的層。在曝露的矽－鍺表面上選擇性地沉積摻雜硼的層的步驟包括共同流動鍺源氣體及硼源氣體以及停止該鍺源氣體之流動的同時繼續流動該硼源氣體。該方法進一步包括將該基板曝露於後處理製程。
以下揭示內容大致上描述用於在基板表面上磊晶沉積的方法及設備。在以下敘述及第1圖~第3圖中記載了某些細節，以提供對本揭示案之各種實施方式之透徹理解。以下揭示內容中沒有記載描述經常與磊晶沉積及基板之表面製備有關的熟知的結構及系統的其他細節，以避免不必要地使各種實施方式之敘述模糊。
圖式中所示的許多細節、尺度、角度及其他特徵僅為特定實施方式之說明。因此，在不脫離本揭示案之精神或範疇的情況下，其他實施方式可具有其他細節、部件、尺度、角度及特徵。此外，可在沒有以下所述的幾個細節的情況下實踐本揭示案之進一步實施方式。
以下將參照可使用可從加利福尼亞州聖塔克拉拉之應用材料公司獲得的系統所執行的清洗、蝕刻及沉積製程來描述本文所述的實施方式。能夠實行這些清洗、蝕刻及沉積製程的其他工具亦可適於從本文所述的實施方式受益。此外，可有利地使用能夠實現本文所述的清洗、蝕刻及沉積製程的任何系統。本文所述的設備敘述為說明性的並且不應被理解或解釋為限制本文所述的實施方式之範疇。
摻雜硼的鍺及摻雜鎵的鍺（「Ge:B」或「Ge:Ga」）為先進平面及非平面MOSFET中p型觸點材料之候選者。在源極/汲極材料上形成經摻雜鍺（通常為摻雜硼的矽－鍺或「Si(1-x)Ge(x)」）通常需要Si(1-x)Ge(x)之乾淨的表面，用於最佳接觸電阻。高摻質摻入(dopant incorporation)與對介電質材料的選擇性亦為期望的特性。本揭示案之實施方式併入製備用於經摻雜Ge形成的Si(1-x)Ge(x)表面的方法、選擇性地形成高度經摻雜Ge的方法以及後處理之方法。
本揭示案之一些實施方式包含以下中之至少一者：預清洗製程、增加硼或鎵摻雜程度(doping level)的製程、改善經摻雜鍺之選擇性形成的製程以及用以移除原生氧化物及其他污染物的經摻雜Ge表面之後沉積處理。
在一些實施方式中，在藉由以下製程中之至少一者形成Ge:B或Ge:Ga之前，實行Si(1-x)Ge(x)表面之清洗，或移除Si(1-x)Ge(x)表面上的原生氧化物及其他污染物。在一些實施方式中，藉由在整合的乾式清洗腔室中蝕刻基板來達成清洗。在一些實施方式中，藉由在熱或電漿環境中的反應性氣體（例如鹵素及氫鹵化物）中將基板曝露於短的原位蝕刻（在Ge:B或Ge:Ga形成腔室中）來達成清洗。在一些實施方式中，藉由在整合的乾式清洗腔室中蝕刻基板，或原位蝕刻基板但在Si(1-x)Ge(x)形成後即將薄的p型摻雜或未摻雜的Si或Ge層作為沉積於Si(1-x)Ge(x)表面上的犧牲層，來達成清洗。蝕刻清洗並移除該薄的犧牲Si或Ge層而不是原生氧化物以曝露乾淨的Si(1-x)Ge(x)表面。在一些實施方式中，藉由將基板曝露於在整合的快速熱退火腔室中實行的快速熱退火來達成清洗。在一些實施方式中，藉由將基板曝露於濕式清洗製程來達成清洗。上述清洗製程允許於乾淨的Si(1-x)Ge(x)表面上的Ge:B或Ge:Ga沉積，而不將Si(1-x)Ge(x)長時間高溫（＞攝氏550度）烘烤。發明人已發現，高溫及長時間烘烤可能導致Ge自Si(1-x)Ge(x)之基質分離(segregation)並且產生缺陷。
在一些實施方式中，經由以下中之一者或其組合來達成增加的硼或鎵摻雜程度。在一些實施方式中，高階鍺烷(germane)用作鍺源。已經表明，一般而言，在原位硼摻雜期間，使用二鍺烷(Ge2 H6 )作為鍺源比使用鍺烷(GeH4 )摻入更多的B。高階鍺烷在CVD製程期間具有高的形成熱及更容易反應。高階鍺烷包含Ge2 H6 、Ge3 H8 ，其在室溫下為液體。在一些實施方式中，藉由在Ge及B及/或Ga源之共流期間中斷鍺源氣體之流動來達成增加的硼摻雜。在一些實施方式中，偶爾的僅硼源氣體流動可增加最終的Ge膜之硼或Ga濃度。在一些實施方式中，藉由非晶(amorphous)Ge:B或Ge:Ga之再結晶(recrystallization)來達成增加的硼或鎵摻雜程度。過多的硼程度經常導致Ge膜的非晶化(amorphization)。可使用熱或是光學手段將非晶Ge:B退火。可存在處理窗口，使得Si或SiGe上的Ge:B再結晶，但是介電質上的非選擇性Ge:B並不再結晶。可使用回蝕(etchback)移除介電質上的非晶Ge:B。
在一些實施方式中，可藉由以下中之一者或其組合來達成增加的選擇性摻雜Ge形成。在一些實施方式中，藉由非選擇性摻雜Ge之回蝕來達成增加的選擇性摻雜Ge形成。可在熱或電漿環境中的鹵素或鹵化物中實行回蝕。在一些實施方式中，藉由在熱環境中Ge源氣體、B或Ga源氣體以及蝕刻劑（例如鹵素或鹵化物）之共流來達成增加的選擇性摻雜Ge形成。在一些實施方式中，藉由Ge及/或B/Ga源之共流而不涉及額外的蝕刻劑來達成增加的選擇性摻雜Ge形成。在一些實施方式中，藉由鹵化Ge及/或鹵化B/Ga源之共流而不涉及額外的蝕刻劑來達成增加的選擇性摻雜Ge形成。鹵化源之實例包含GeCl4 、BCl3 及BBr3 。
在一些實施方式中，藉由以下後處理製程中之一者或其組合來達成經摻雜Ge表面之增加的清洗。在一些實施方式中，可藉由在金屬沉積及矽化物形成之前部分實行的前述清洗製程來實行經摻雜Ge表面之清洗，或經摻雜Ge表面上的原生氧化物及其他污染物之移除。此外，由於氧化鍺溶解於水中，氧化鍺的液態或蒸氣形式中的水可視為用於Ge:B或Ge:Ga之後處理的一種試劑。
第1圖描繪根據本揭示案之一些實施方式用於在基板上沉積摻雜硼或摻雜鎵的含鍺層之處理程序100之流程圖。在製程期間於工件200上實行處理程序100。處理程序100可用以形成將於以下討論的如第2A圖~第2C圖中所描繪的製造階段之程序中所描繪的結構。第2A圖~第2C圖描繪根據本文所述的實施方式所處理的工件200之剖面示意圖。儘管參照具體結構來描述第1圖，但應當理解，參照具體結構僅為說明性的並且第1圖中所述的製程適於其中期望在含有多種材料的基板上選擇性地沉積膜的任何製程。
如第2A圖中所繪示的基板210之實施方式僅為示例的並且基板210之其他適合的配置為可行的。舉例而言，如第2A圖中所繪示，基板210可為部分形成的元件（例如金屬氧化物半導體場效電晶體(MOSFET)）之一部分。然而，其他元件例如鰭式場效電晶體(FinFET)或類似者可與本文所揭示的發明方法一起使用。本文所形成的摻雜硼或摻雜鎵的層可用於電晶體元件之源極/汲極區域或通道區域（作為互補式金屬氧化物半導體(CMOS)應用中的光電能隙(bandgap)材料）、N型MOS元件(NMOS)通道區域、P型MOS元件(PMOS)通道區域或類似者。
於操作110，提供具有至少曝露的矽－鍺表面及曝露的介電質表面的基板。基板可與第2A圖~第2C圖中所描繪的基板210類似。在一個實施方式中，曝露的矽－鍺表面為摻雜硼的矽－鍺表面。在一個實施方式中，基板210可包括材料，例如結晶矽（例如，Si＜100＞或Si＜111＞）、氧化矽、應變矽、矽－鍺、經摻雜或未摻雜的多晶矽、經摻雜或未摻雜的矽晶圓、經圖案化或未圖案化的晶圓、絕緣體上矽(SOI)、摻雜碳的矽氧化物、氮化矽、經摻雜矽、鍺、砷化鎵、玻璃、藍寶石及上述之組合。基板210可具有各種尺度，例如200 mm、300 mm及450 mm或其他直徑，以及作為矩形或正方形面板。除非另有說明，本文所述的實施方式及實例為在具有200 mm直徑、300 mm直徑或450 mm直徑的基板上進行。在本文所描繪的實施方式中，基板210可為結晶矽基板。再者，基板210不限於任何特定的尺寸或形狀。基板210可為具有200 mm直徑、300 mm直徑或其他直徑例如450 mm以及其他直徑的圓形基板。基板210亦可為任何多邊形、正方形、矩形、彎曲或其他非圓形的工件，例如在平面顯示器之製造中使用的多邊形玻璃基板。在一個實施方式中，基板210經圖案化。在一個實施方式中，基板210具有平面表面。在另一個實施方式中，基板210具有形成於該基板上的三維特徵。
如第2A圖中所繪示，基板210可包含第一表面214及第二表面216。在一些實施方式中，第一表面214可為形成於基板210上的矽－鍺層218之曝露表面。舉例而言，矽－鍺層218可包含一或更多種矽(Si)、鍺(Ge)、硼(B)、鎵(Ga)或其他適合的材料。在一些實施方式中，第一表面214可為如圖所示的基板210之曝露表面。舉例而言，基板210可包含一或更多種矽(Si)、鍺(Ge)、矽－鍺(SiGe)或其他適合的基板材料。在一些實施方式中，第二表面216可為介電質層（例如設置於基板210上的介電質層220）之一部分。舉例而言，介電質層可包括氧化矽(SiO2 )、氮化矽(Si3 N4 )或可用以形成介電質層的其他適合的材料中之一或更多種。
於操作120，將基板210曝露於預處理製程。在操作120期間可使用從基板移除氧化物而不顯著損害基板的任何適合的預處理製程。適合的清洗製程包含濺射蝕刻製程、電漿蝕刻製程、濕式蝕刻製程、退火製程或上述之組合。在操作120中，在操作130之前可在以下製程中之至少一個製程中實行第一表面214（例如，Si(1-x)Ge(x)，其中x為0＜x＜1）之清洗或第一表面214上的原生氧化物及其他污染物之移除。
在一些實施方式中，預處理製程為第一製程，該第一製程包含在整合的乾式清洗腔室中的蝕刻製程。在一個實施方式中，蝕刻製程為電漿蝕刻製程。在一些實施方式中，預處理製程為第二製程，該第二製程包含在熱或電漿環境中在反應性氣體（例如鹵素及氫鹵化物）中的短原位蝕刻製程（例如，在Ge:B或Ge:Ga形成腔室中）。在一些實施方式中，預處理製程包含第三製程，該第三製程包含經由第一製程或第二製程進行蝕刻但在形成矽－鍺層218之後即以薄的p型摻雜或未摻雜的矽或鍺層作為沉積於第一表面214上的犧牲層。第三製程清洗並且移除薄犧牲矽或鍺層而非原生氧化物以曝露出第一表面214。在一些實施方式中，預處理製程包含第四製程，該第四製程包含將基板曝露於快速熱退火製程。可在整合於基板處理系統中的退火腔室中實行快速熱退火製程。在一些實施方式中，預處理製程包含第五製程，該第五製程包含以上列出的第一製程、第二製程、第三製程及第四製程之任何整合順序。在一些實施方式中，預處理製程包含第六製程，該第六製程包含濕式清洗製程及第五製程之整合的快速熱退火之組合。
不受理論侷限但是相信，操作120之預處理製程有助於在乾淨的Si(1-x)Ge(x)表面上的操作130之摻雜硼或摻雜鎵的層，而不長時間高溫（例如，高於攝氏550度）烘烤Si(1-x)Ge(x)。高溫及長時間烘烤可能導致Ge自Si(1-x)Ge(x)之基質分離並且產生缺陷。
在一個實施方式中，在第一處理腔室之處理區域中實行操作120。在一個實施方式中，第一處理腔室位於群集工具（例如，處理系統300）上，從而允許基板之移送而不將基板曝露於大氣（例如，在真空環境中）。在另一個實施方式中，第一處理腔室與群集工具分離，使得在基板之移除及/或移送期間基板曝露於大氣。
示例的濕式蝕刻製程包含使用氫氟酸(HF)的濕式蝕刻製程。示例的清洗製程包含基於NF3 /NH3 電漿的製程、基於熱氫氟酸(「HF」)/NH3 的製程、濕式HF製程或NF3 /NH3 電感耦合電漿製程。
在一個實施方式中，預處理製程為電漿蝕刻製程。在一個實施方式中，電漿蝕刻製程涉及將基板同時曝露於NF3 及NH3 電漿副產物。電漿蝕刻製程可為電容耦合電漿(CCP)製程或電感耦合電漿(ICP)製程。在一個實施方式中，電漿蝕刻製程為遠端電漿輔助乾式蝕刻製程，遠端電漿輔助乾式蝕刻製程涉及將基板同時曝露於NF3 及NH3 電漿副產物。在一個實例中，電漿蝕刻製程可類似於或可包含可從加利福尼亞州聖塔克拉拉之應用材料公司獲得的SiCoNiTM蝕刻製程。在一些實施方式中，氣體物種之遠端電漿激發允許無電漿損害的基板處理。遠端電漿蝕刻可為大部分保形的(conformal)並且對氧化矽層具有選擇性，因此無論矽為非晶的、結晶的或是多晶的遠端電漿蝕刻皆不容易蝕刻矽。遠端電漿製程通常會產生固態副產物，該等固態副產物在基板材料被移除時在基板之表面上生長。當基板之溫度升高時，隨後可經由昇華移除固態副產物。電漿蝕刻製程造成基板表面上具有矽－氫(Si--H)鍵的該基板表面。電漿製程可為電容耦合電漿製程或電感耦合電漿製程。
在一個實施方式中，電漿蝕刻製程為電容耦合電漿(CCP)製程。在一個實施方式中，電漿蝕刻製程可包含在約1 sccm至約20 sccm之範圍內（例如約5 sccm）的NF3 流動速率(flow rate)以及在約50 sccm至約200 sccm之範圍內（例如約100 sccm）的NH3 流動速率。在一個實施方式中，電漿蝕刻製程可進一步包含惰性氣體流動速率在約100 sccm與約1000 sccm之間之範圍內（例如，在約200 sccm與約500 sccm之間；在約300 sccm與約400 sccm之間）的惰性氣體（氬氣、氦氣或氬氣及氦氣兩者）。可在約1托與約10托之間的壓力（例如，約2托與約5托之間，約4托與約5托之間；或約5托）下實行電漿蝕刻製程。可在約20瓦與約50瓦之間（例如，約20瓦至約40瓦之間；約25瓦至約35瓦之間，或約30瓦）的RF功率設定下實行電漿蝕刻製程，可採用該RF功率設定游離NF3 及NH3 。然後藉由在約攝氏120度或更高的溫度下將基板退火約5秒至約100秒（例如約60秒）可將副產物從基板之表面昇華。
基於氟的清洗之其他實施方式涉及在電漿或熱流熱(thermal heat)任一者中使NH3 氣體與F2 或無水HF氣體反應以蝕刻SiO2 原生氧化物。在基於氟的清洗中所使用的氣體流動比率之實例為在攝氏15度至攝氏130度之溫度下（例如，攝氏20度至攝氏100度），氟氣對NH3 氣體之氣體流動比率在1:1至1:20之間（NF3 對NH3 氣體之氣體流動比率在1:1至10:1之間；NF3 對NH3 氣體之氣體流動比率在3:1至20:1之間；或NF3 對NH3 氣體之氣體流動比率在3:1至10:1之間）。
在另一個實施方式中，電漿蝕刻製程為電感耦合電漿製程。電感耦合電漿蝕刻製程包含在約1 sccm至約20 sccm之範圍內（例如約5 sccm）的NF3 流動速率，以及在約50 sccm至約200 sccm之範圍內（例如約100 sccm）的NH3 流動速率。在一個實施方式中，電感耦合電漿蝕刻製程可進一步包含惰性氣體流動速率在約500 sccm與約10000 sccm之間之範圍內（例如，在約1000 sccm與約5000 sccm之間；或在約1000 sccm與約2000 sccm之間）的惰性氣體（氬氣、氦氣或氬氣及氦氣兩者）。
可在約100毫托與約500毫托之間的壓力（例如，約200毫托與約500毫托之間，約400毫托與約500毫托之間；或約500毫托）下實行電漿蝕刻製程。可在約100瓦與約500瓦之間（例如，約200瓦至約400瓦之間；約250瓦至約350瓦之間，或約300瓦）的RF功率設定下實行電漿蝕刻製程，可採用該RF功率設定游離NF3 及NH3 。然後藉由在約攝氏120度或更高的溫度下將基板退火約5秒至約100秒（例如約60秒）可將副產物從基板之表面昇華。
氣體流動比率之實例將為在攝氏0度至攝氏50度之溫度下（例如，攝氏20度至攝氏40度），NF3 氣體對NH3 氣體之氣體流動比率在1:1至1:20之間（NF3 對NH3 氣體之氣體流動比率在1:1至10:1之間；NF3 對NH3 氣體之氣體流動比率在3:1至20:1之間；或NF3 對NH3 氣體之氣體流動比率在3:1至10:1之間）。
在另一個實施方式中，預處理製程為化學氧化物移除製程，包含以熱NH3 及無水氫氟酸(HF)處理。可在約100毫托與約2000毫托之間的壓力（例如，約200毫托與約1000毫托之間，約400毫托與約500毫托之間；或約500毫托）下實行化學氧化物移除製程。流動比率之實例將為在攝氏0度至攝氏100度之溫度下（例如，攝氏20度至攝氏40度），NH3 氣體對無水HF之流動比率在1:1至1:10之間（NF3 對無水HF之流動比率在1:1至5:1之間；或NH3 對無水HF之流動比率在1:1至2:1之間）。
在一個實施方式中，化學氧化物移除製程可進一步包含惰性氣體流動速率在約500 sccm與約10000 sccm之間之範圍內（例如，在約1000 sccm與約5000 sccm之間；或在約1000 sccm與約2000 sccm之間）的惰性氣體（氬氣、氦氣、氮氣或上述之組合）。
在另一個實施方式中，將基板曝露於濕式清洗製程。可使用濕式清洗製程來清洗基板，其中清洗溶液例如HF-持續類型(HF-last type)清洗溶液、臭氧水清洗溶液、氫氟酸(HF)及過氧化氫(H2 O2 )溶液或其他適合的清洗溶液。可將清洗溶液加熱。
在另一個實施方式中，採用不同的預處理製程來清洗基板表面。在一個實施方式中，將含有Ar及NF3 的電漿引入處理腔室。在另一個實施方式中，將含有He及NF3 的遠端電漿經由例如噴頭的氣體分佈板引入處理腔室中。NH3 可經由單獨的氣體入口直接注入腔室中。
在一個實施方式中，在操作120之後，將基板從第一處理腔室移除並移送至實行操作130的第二處理腔室。在一個實施方式中，在第一處理腔室之處理區域中實行操作120。在一個實施方式中，操作120及操作130皆在相同的處理腔室中實行。在一個實施方式中，第一處理腔室位於群集工具上，從而允許基板之移送而不將基板曝露於大氣（例如，在真空環境中）。
於如第2B圖中所繪示的操作130，在矽－鍺層218之第一表面214上選擇性地沉積摻雜硼或摻雜鎵的鍺層230。操作130經由以下製程中之至少一者達成在磊晶鍺中增加的硼或鎵濃度之摻雜程度。在經摻雜鍺層為摻雜鎵的鍺層的一些實施方式中，可經由佈植製程將鎵植入鍺層中。
在一些實施方式中，選擇性沉積製程為第一製程，該第一製程包含使用較高階鍺烷用作鍺源。不受理論侷限但是相信，將較高階鍺烷（例如，二鍺烷（Ge2 H6 ））用作鍺源在原位硼摻雜期間比鍺烷（GeH4 ）摻入更多的硼。較高階鍺烷在化學氣相沉積製程中具有高的形成熱及更容易反應。鍺烷可包含GeH4 、Ge2 H6 、Ge3 H8 等。
在一些實施方式中，選擇性沉積製程為第二製程，該第二製程包含在鍺及硼及/或鎵之共流期間中斷鍺源之流動。僅偶爾的硼氣源流動亦可增加最終鍺膜之硼濃度。
在一些實施方式中，選擇性沉積製程為第三製程，該第三製程包含非晶Ge:B或Ge:Ga之再結晶。不受理論侷限但是相信，過量的硼程度經常導致鍺膜之非晶化。可使用熱或光學手段任一者將非晶Ge:B退火。可存在處理窗口，使得Si或SiGe上的Ge:B再結晶，但是介電質上的非選擇性Ge:B並不再結晶。若為如此，則可使用回蝕製程移除介電質上的非晶Ge:B。
可藉由以下中之至少一者來達成經摻雜鍺層230之選擇性沉積。第一製程包含非選擇性經摻雜Ge之回蝕。可在熱或電漿環境中的鹵素或鹵化物中實行回蝕，以從第二表面216移除經摻雜的鍺。第二製程包含在熱環境中鍺源、硼或鎵源氣體及蝕刻劑氣體（例如鹵素（例如，HCl）或鹵化物）之共流。第三製程包含鍺及/或硼或鎵源之共流，而不涉及額外的蝕刻劑。第四製程包含鹵化鍺及/或鹵化硼或鎵源之共流而不涉及額外的蝕刻劑。鹵化源氣體之實例包含GeCl4 、BCl3 及BBr3。
在操作130期間，可使用磊晶沉積製程來沉積經摻雜鍺層230。基板之表面為無污染的，此舉改進隨後在基板之表面上形成的磊晶層之品質。在一個實例中，磊晶沉積可為在小於攝氏800度的溫度下所實行的選擇性磊晶沉積製程。在此實例中，溫度經設定為不超過攝氏800度，以便限制針對若過熱可能會變形或擴散的精細特徵的晶圓熱預算。
在一個實施方式中，使用高溫化學氣相沉積(CVD)製程沉積磊晶層。在此熱CVD製程中，使用例如鹵化硼源、鹵化鎵源、硼源、鍺源、蝕刻劑氣體源、載氣或上述之組合的處理氣體來沉積磊晶層。在一個實施方式中，處理溫度在攝氏800度以下，處理壓力在5托與600托之間。
在操作130期間的一個實施方式中，供應鍺源（例如，GeH4 、Ge2 H6 、Ge3 H8 等）、硼源或鎵源及任選的載氣（例如，H2 及/或N2 ）。硼源之流動速率可在從約100 sccm至約500 sccm的範圍中。載氣之流動速率可在從約1000 sccm至約60000 sccm的範圍中。載氣之流動速率可在從約10000 sccm至約20000 sccm的範圍中。鍺源之流動速率可在從約10 sccm至約500 sccm的範圍中。鍺源之流動速率可在從約50 sccm至約100 sccm的範圍中。可將處理腔室的壓力維持在從約0.1托至約200托（例如，從約10托至約50托；約20托）。可將基板的溫度維持在從約攝氏400度至約攝氏1000度的範圍中（例如，從約攝氏500度至約攝氏600度）。執行製程以形成厚度在從約10 Å至約3000 Å的範圍中的經摻雜鍺層。摻質濃度在經摻雜鍺層之從約1原子百分比至約75原子百分比的範圍中（例如，從約50原子百分比至約70原子百分比，約65原子百分比）。
可於約0.1 sccm至約500 sccm（例如，約0.1 sccm至約1 sccm；約0.1 sccm至約10 sccm；約80 sccm至約200 sccm；約90 sccm至約150 sccm；約1 sccm）的速率下提供鍺源氣體。鍺源氣體可包含以下中之一或更多者：鍺烷(GeH4 )、較高階鍺烷或氯化鍺衍生物，例如二氯化鍺(GeCl2 )、四氯化鍺(GeCl4 )或二氯化鍺烷(dichlorogermane; Cl2 GeH2 )。較高階鍺烷包含具有實驗式Gex H(2x+2) 的化合物，其中x為1、2、3、4等，例如二鍺烷(Ge2 H6 )、三鍺烷(Ge3 H8 )及四鍺烷(Ge4 H10 )以及其他鍺烷。
可於約0.1 sccm至約500 sccm（例如，約0.1 sccm至約1 sccm；約0.1 sccm至約10 sccm；約80 sccm至約200 sccm；約90 sccm至約150 sccm；約1 sccm）的速率下提供硼源氣體。硼源氣體可包含適合的含硼化合物。適合的含硼化合物包含乙硼烷(B2 H6 )、二甲胺硼烷(dimethylamine borane; DMAB或[NH(CH3 )2 BH3 ])、三甲基硼烷(trimethylborane; TMB或B(CH3 )3 )、三乙基硼烷(triethylborane; TEB)、上述之組合及類似的化合物。
通常於在從約1 slm至約100 slm的範圍內（例如，從約5 slm至約80 slm；從約10 slm至約40 slm；約20 slm）的流速下提供載氣至處理腔室中。載氣可包含氮氣(N2 )、氫氣(H2 )、氬氣、氦氣或上述之組合。在一個實施方式中，使用惰性載氣。惰性載氣包含氮氣、氬氣、氦氣或上述之組合。可基於所使用的一或更多個前驅物及/或沉積製程之製程溫度來選擇載氣。
在一個實施方式中，在操作130之後，從第二處理腔室移除基板210並將該基板移送至實行操作130的第三處理腔室。在一個實施方式中，在第二處理腔室之處理區域中實行操作130。在一個實施方式中，第一處理腔室及第二處理腔室均位於群集工具上，從而允許將基板從第一處理腔室移送至第二處理腔室，而不將基板曝露於大氣（例如，在真空環境中）。在一個實施方式中，操作120及操作140在相同的處理腔室中實行。在一個實施方式中，操作130及操作140在相同的處理腔室中實行。在一個實施方式中，操作120、操作130及操作140在相同的處理腔室中實行。
如於第2C圖中所繪示的操作140，在操作150處的額外處理之前將基板210曝露於後處理製程。可藉由操作110之方法之任一者來實行經摻雜鍺表面之清洗或者從經摻雜鍺表面移除原生氧化物及其他污染物。此外，由於氧化鍺溶解於水中，氧化鍺的液態或蒸氣形式中的水可視為用於Ge:B或Ge:Ga之後處理的一種試劑。
於操作150處，將基板210曝露於額外的處理。額外的處理可包含舉例而言金屬沉積（例如，Ti及TiN）及矽化物形成。
第3圖繪示根據本揭示案之實施方式可用以完成第1圖中所繪示的處理程序100的處理系統300。處理系統300之一個實例為可從加利福尼亞州聖塔克拉拉之應用材料公司獲得的ENDURA® 系統。如第3圖中所示，將複數個處理腔室302耦接至第一移送腔室304。處理腔室可包含經配置以實行上述製程的預清洗腔室、佈植腔室、退火腔室、摻雜腔室及後處理腔室之任何組合。第一移送腔室304亦耦接至第一對通過(pass-through)腔室306。第一移送腔室304具有中心設置的移送機器人（未圖示），用於在處理腔室302與通過腔室306之間移送基板。將處理腔室302耦接至第二移送腔室310，第二移送腔室310耦接至用於清洗基板（操作120）的清洗腔室314及用於蝕刻基板的蝕刻腔室316（操作140）。第二移送腔室310具有中心設置的移送機器人（未圖示），用於在一組裝載閘腔室312與清洗腔室314或蝕刻腔室316之間移送基板。清洗腔室314可經配置以實行應用材料公司SICONITM 預清洗製程。
藉由裝載閘腔室312將工廠介面320連接至第二移送腔室310。工廠介面320於裝載閘腔室312之相對側上耦接至一或更多個盒(pod)330。盒330通常為可從無塵室取得的前開式晶圓傳送盒(FOUP)。
於操作期間，首先將基板移送至清洗腔室314，在清洗腔室314中實行清洗製程，以從基板表面移除例如碳或碳氫化合物的污染物、在基板之表面上所形成的突破(breakthrough)氧化物，或兩者。在第1圖中於操作120下描述清洗製程。然後將基板移送至處理腔室302中，其中實行於操作130下所述的沉積製程。然後將基板移送回其中進行操作140之後處理製程的清洗腔室314中。可選地，可將基板移送至蝕刻腔室316，其中實行回蝕製程。
在一些實施方式中，因為所有三個操作120、130及140皆在相同的處理系統內實行，所以當基板移送至各個腔室時不會破壞真空，此舉降低污染之可能性並且改進所沉積的經摻雜鍺膜之品質。
總之，本揭示案之一些實施方式之一些優點提供了用於形成用於p型接觸材料的摻雜硼的鍺及摻雜鎵的鍺的方法。這些方法提供乾淨的Si(1-x)Ge(x)表面，該等表面導致最佳的接觸電阻。方法進一步提供具有對介電質材料的選擇性的高摻質摻入。此外，因為預處理製程、摻雜製程及後處理製程皆在相同的處理系統中實行，當基板移送至各個腔室時不會破壞真空，此舉降低污染之可能性並且改進所沉積的經摻雜鍺膜之品質。
已揭示眾多實施方式，本領域熟知技術者將認知，在不脫離所揭示的實施方式之精神的情況下，可使用各種修改、替代結構及均等物。此外，並未描述許多熟知的製程及元件，以便避免不必要地使本揭示案模糊。因此，以上描述不應被視為限制本揭示案之範疇。
當介紹本揭示案之元件或本揭示案之示例的方面或一或更多個實施方式時，冠詞「一(a)」、「一(an)」、「該(the)」及「所述(said)」旨在意謂具有該等元件之一或更多者。
用語「包括(comprising)」、「包含(including)」及「具有(having)」旨在包容性的並且意謂除了所列出的元件之外可能具有額外的元件。
儘管前述是針對本揭示案之實施方式，但在不脫離本揭示案之基本範疇下，可設計本揭示案之其他及進一步實施方式，且本揭示案之範疇由以下的申請專利範圍所決定。
100‧‧‧處理程序
110‧‧‧操作
120‧‧‧操作
130‧‧‧操作
140‧‧‧操作
150‧‧‧操作
200‧‧‧工件
210‧‧‧基板
214‧‧‧第一表面
216‧‧‧第二表面
218‧‧‧矽－鍺層
220‧‧‧介電質層
230‧‧‧經摻雜鍺層
300‧‧‧處理系統
302‧‧‧處理腔室
304‧‧‧第一移送腔室
306‧‧‧通過腔室
310‧‧‧第二移送腔室
312‧‧‧裝載閘腔室
314‧‧‧清洗腔室
316‧‧‧蝕刻腔室
320‧‧‧工廠介面
330‧‧‧盒
可藉由參照實施方式，該等實施方式中之一些實施方式繪示於附圖中，可得到以上簡要總結的實施方式之更特定敘述，如此可得到詳細地瞭解本揭示案之上述特徵的方式。然而，應注意到，附圖僅繪示此揭示案之典型實施方式，且因此不應被視為限制此揭示案之範疇，因為本揭示案可容許其他等效實施方式。
第1圖描繪根據本揭示案之一些實施方式用於在基板上沉積摻雜硼或摻雜鎵的含鍺層之方法之流程圖；
第2A圖~第2C圖描繪根據本揭示案之一些實施方式在基板上製造摻雜硼或摻雜鎵的含鍺層之階段；及
第3圖為根據本文所述的實施方式可用以完成第1圖中所繪示的處理程序的處理系統之示意俯視圖。
為了促進瞭解，已儘可能使用相同的元件符號來指稱圖式中共用的相同元件。預期一個實施方式之元件及特徵在沒有進一步敘述的情況下可有利地併入其他實施方式。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (20)

  1. 一種處理一基板之方法，該方法包括以下步驟：將一基板曝露於一預處理製程，該基板具有一曝露的矽-鍺表面及一曝露的介電質表面；在該曝露的矽-鍺表面上選擇性地沉積一摻雜硼的鍺層，其中在該曝露的矽-鍺表面上選擇性地沉積該摻雜硼的鍺層的步驟包括以下步驟：共同流動一鍺源氣體及一硼源氣體；停止該鍺源氣體之流動的同時繼續流動該硼源氣體，以在該曝露的矽-鍺表面及該曝露的介電質表面上沉積一非晶的摻雜硼的鍺層；將該非晶的摻雜硼的鍺層退火，使形成於該曝露的矽-鍺表面上的該非晶的摻雜硼的鍺層再結晶，同時形成於該曝露的介電質表面上的該非晶的摻雜硼的鍺層維持非晶的；以及蝕刻形成於該曝露的介電質表面上的該非晶的摻雜硼的鍺層；及將該基板曝露於一後處理(post-treatment)製程。
  2. 如請求項1所述之方法，其中該預處理製程包含以下步驟中之至少一個步驟： 於一整合的乾式清洗腔室中的一蝕刻製程；在一熱或電漿環境中的反應性氣體中的一原位蝕刻製程，其中該等反應性氣體包含鹵素、氫鹵化物或其之組合；於該曝露的矽-鍺表面上沉積一p型摻雜或未摻雜的矽或鍺層作為一犧牲層；將該基板曝露於一快速熱退火製程；及將該基板曝露於一濕式清洗製程。
  3. 如請求項2所述之方法，其中該鍺源氣體選自以下：鍺烷(germane；GeH4)、二氯化鍺(germanium dichloride；GeCl2)、四氯化鍺(germanium tetrachloride；GeCl4)、二氯化鍺烷(dichlorogermane；Cl2GeH2)、二鍺烷(digermane；Ge2H6)、三鍺烷(trigermane；Ge3H8)、四鍺烷(tetragermane；Ge4H10)及其之組合，及其中該硼源氣體選自以下：乙硼烷(diborane；B2H6)、二甲胺硼烷(dimethylamine borane)、三甲基硼烷(trimethylborane)、三乙基硼烷(triethylborane)及其之組合。
  4. 如請求項3所述之方法，其中該後處理製程包含以下步驟中之至少一個步驟： 於一整合的乾式清洗腔室中的一蝕刻製程；在一熱或電漿環境中的反應性氣體中的一原位蝕刻製程，其中該等反應性氣體包含鹵素、氫鹵化物或其之組合；將該基板曝露於一快速熱退火製程；及將該基板曝露於一濕式清洗製程。
  5. 如請求項4所述之方法，其中在不將該基板曝露於大氣的情況下實行該預處理製程、該選擇性地沉積該摻雜硼的鍺層及該後處理製程。
  6. 如請求項1所述之方法，其中該預處理製程包括以下步驟：將該基板同時曝露於NF3及Ar電漿副產物。
  7. 一種處理一基板之方法，該方法包括以下步驟：將一基板曝露於一預處理製程，該基板具有一曝露的矽-鍺表面及一曝露的介電質表面，其中該預處理製程包括將該基板同時曝露於NF3及NH3電漿副產物；在該曝露的矽-鍺表面上選擇性地沉積一摻雜硼的鍺層，其中在該曝露的矽-鍺表面上選擇性地沉積該摻雜硼的鍺層的步驟包括以下步驟：共同流動一鍺源氣體及一硼源氣體； 停止該鍺源氣體之流動的同時繼續流動該硼源氣體，以在該曝露的矽-鍺表面及該曝露的介電質表面上沉積一非晶的摻雜硼的鍺層；將該非晶的摻雜硼的鍺層退火，使形成於該曝露的矽-鍺表面上的該非晶的摻雜硼的鍺層再結晶，同時形成於該曝露的介電質表面上的該非晶的摻雜硼的鍺層維持非晶的；及蝕刻形成於該曝露的介電質表面上的該非晶的摻雜硼的鍺層；以及將該基板曝露於一後處理製程。
  8. 如請求項7所述之方法，其中該鍺源氣體選自以下：鍺烷(GeH4)、二氯化鍺(GeCl2)、四氯化鍺(GeCl4)、二氯化鍺烷(Cl2GeH2)、二鍺烷(Ge2H6)、三鍺烷(Ge3H8)、四鍺烷(Ge4H10)及其之組合。
  9. 如請求項8所述之方法，其中該硼源氣體選自以下：乙硼烷(B2H6)、二甲胺硼烷、三甲基硼烷、三乙基硼烷及其之組合。
  10. 如請求項7所述之方法，其中共同流動該鍺源氣體及該硼源氣體的步驟包括以下步驟：於從約0.1sccm至約1sccm的一流動速率下流動該鍺源氣體；及於從約1sccm至約10sccm的一流動速率下流 動該硼源氣體。
  11. 一種處理一基板之方法，該方法包括以下步驟：將一基板曝露於一預處理製程，該基板具有一曝露的矽-鍺表面及一曝露的介電質表面，其中該預處理製程包括以下步驟：在該曝露的矽鍺表面上沉積一摻雜的或未摻雜的矽-鍺犧牲層；及將該犧牲層曝露於一蝕刻劑以移除該犧牲層並且曝露一乾淨的矽-鍺表面；在該曝露的矽-鍺表面上選擇性地沉積一摻雜硼的鍺層，其中在該曝露的矽-鍺表面上選擇性地沉積該摻雜硼的鍺層的步驟包括以下步驟：共同流動一鍺源氣體及一硼源氣體；及停止該鍺源氣體之流動的同時繼續流動該硼源氣體；以及將該基板曝露於一後處理製程。
  12. 如請求項11所述之方法，其中共同流動該鍺源氣體及該硼源氣體的步驟包括以下步驟：於從約0.1sccm至約1sccm的一流動速率下流動該鍺源氣體；及於從約1sccm至約10sccm的一流動速率下流 動該硼源氣體。
  13. 如請求項11所述之方法，其中在該曝露的矽-鍺表面上選擇性地沉積該摻雜硼的鍺層的步驟進一步包括將所沉積的摻雜硼的鍺層退火。
  14. 如請求項11所述之方法，其中在該曝露的矽-鍺表面上選擇性地沉積該摻雜硼的鍺層的步驟進一步包括蝕刻所沉積的摻雜硼的鍺層的一部分。
  15. 如請求項11所述之方法，其中在不將該基板曝露於大氣的情況下實行該預處理製程、該選擇性地沉積該摻雜硼的鍺層及該後處理製程。
  16. 一種處理一基板之方法，該方法包括以下步驟：將一基板曝露於一預處理製程，該基板具有一曝露的矽-鍺表面及一曝露的介電質表面，其中該預處理製程包括以下步驟：於該曝露的矽-鍺表面上沉積一摻雜的或未摻雜的矽-鍺犧牲層；及將該犧牲層曝露於一蝕刻劑以移除該犧牲層並且曝露一乾淨的矽-鍺表面；在該曝露的矽-鍺表面上選擇性地沉積一摻雜硼的鍺層，其中在該曝露的矽-鍺表面上選擇性地沉積該摻雜硼的鍺層的步驟包括以下步驟： 共同流動一鍺源氣體及一硼源氣體；停止該鍺源氣體之流動的同時繼續流動該硼源氣體，以在該曝露的矽-鍺表面及該曝露的介電質表面上沉積一非晶的摻雜硼的鍺層；將該非晶的摻雜硼的鍺層退火，使形成於該曝露的矽-鍺表面上的該非晶的摻雜硼的鍺層再結晶，同時形成於該曝露的介電質表面上的該非晶的摻雜硼的鍺層維持非晶的；以及蝕刻形成於該曝露的介電質表面上的該非晶的摻雜硼的鍺層；及將該基板曝露於一後處理製程。
  17. 如請求項16所述之方法，其中共同流動該鍺源氣體及該硼源氣體的步驟包括以下步驟：於從約0.1sccm至約1sccm的一流動速率下流動該鍺源氣體；及於從約1sccm至約10sccm的一流動速率下流動該硼源氣體。
  18. 如請求項16所述之方法，其中在不將該基板曝露於大氣的情況下實行該預處理製程、該選擇性地沉積該摻雜硼的鍺層及該後處理製程。
  19. 如請求項16所述之方法，其中該鍺源氣體選自以下：鍺烷(GeH4)、二氯化鍺(GeCl2)、四氯化 鍺(GeCl4)、二氯化鍺烷(Cl2GeH2)、二鍺烷(Ge2H6)、三鍺烷(Ge3H8)、四鍺烷(Ge4H10)及其之組合，以及該硼源氣體選自以下：乙硼烷(B2H6)、二甲胺硼烷、三甲基硼烷、三乙基硼烷及其之組合。
  20. 如請求項16所述之方法，其中該預處理製程包含以下步驟中之至少一個步驟：於一整合的乾式清洗腔室中的一蝕刻製程；在一熱或電漿環境中的反應性氣體中的一原位蝕刻製程，其中該等反應性氣體包含鹵素、氫鹵化物或其之組合；將該基板曝露於一快速熱退火製程；及將該基板曝露於一濕式清洗製程。
TW106131374A 2016-09-19 2017-09-13 形成經摻雜鍺的方法 TWI673772B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662396635P 2016-09-19 2016-09-19
US62/396,635 2016-09-19
PCT/US2017/015368 WO2018052478A2 (en) 2016-09-19 2017-01-27 Method of doped germanium formation
US15/418,286 US9966438B2 (en) 2016-09-19 2017-01-27 Method of doped germanium formation
US15/418,286 2017-01-27
??PCT/US17/15368 2017-01-27

Publications (2)

Publication Number Publication Date
TW201822255A TW201822255A (zh) 2018-06-16
TWI673772B true TWI673772B (zh) 2019-10-01

Family

ID=61617591

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106131374A TWI673772B (zh) 2016-09-19 2017-09-13 形成經摻雜鍺的方法

Country Status (4)

Country Link
US (1) US9966438B2 (zh)
KR (1) KR102253546B1 (zh)
TW (1) TWI673772B (zh)
WO (1) WO2018052478A2 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020009742A1 (en) * 2018-07-05 2020-01-09 Applied Materials, Inc. Silicide film nucleation
US10937654B2 (en) * 2019-01-24 2021-03-02 Micron Technology, Inc. Methods of doping a silicon-containing material and methods of forming a semiconductor device
US20200283896A1 (en) * 2019-03-08 2020-09-10 Applied Materials, Inc. Methods for low temperature silicide formation
CN111785792B (zh) * 2019-04-04 2022-07-01 上海新微技术研发中心有限公司 一种锗铅合金材料的制备方法
KR102806450B1 (ko) * 2019-09-04 2025-05-12 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210156219A (ko) * 2020-06-16 2021-12-24 에이에스엠 아이피 홀딩 비.브이. 붕소를 함유한 실리콘 게르마늄 층을 증착하는 방법
TWI847071B (zh) 2020-12-18 2024-07-01 美商應用材料股份有限公司 沉積膜的方法
US12444605B2 (en) * 2022-01-12 2025-10-14 Applied Materials, Inc. Epitaxial methods including a haloborane formula for growing boron-containing structures having increased boron concentrations
JP2025523671A (ja) 2022-07-13 2025-07-23 アプライド マテリアルズ インコーポレイテッド Ｃｖｄ浸漬プロセスを用いた酸化バリア

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120077335A1 (en) * 2010-09-27 2012-03-29 Applied Materials, Inc. Methods for depositing germanium-containing layers
US20120153387A1 (en) * 2010-12-21 2012-06-21 Murthy Anand S Transistors with high concentration of boron doped germanium
US9349864B1 (en) * 2015-08-14 2016-05-24 GlobalFoundries, Inc. Methods for selectively forming a layer of increased dopant concentration

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137414A (ja) * 1986-11-28 1988-06-09 Nec Corp 半導体薄膜の製造方法
US5242847A (en) * 1992-07-27 1993-09-07 North Carolina State University At Raleigh Selective deposition of doped silion-germanium alloy on semiconductor substrate
US6410090B1 (en) 1998-09-29 2002-06-25 Applied Materials, Inc. Method and apparatus for forming insitu boron doped polycrystalline and amorphous silicon films
KR100295022B1 (ko) * 1999-05-21 2001-07-12 양계모 질화물 반도체 제조방법
US20100120235A1 (en) 2008-11-13 2010-05-13 Applied Materials, Inc. Methods for forming silicon germanium layers
US7312128B2 (en) 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
JP2009043866A (ja) 2007-08-08 2009-02-26 Nec Electronics Corp 半導体装置およびその製造方法
US20130183814A1 (en) 2012-01-13 2013-07-18 Applied Materials, Inc. Method of depositing a silicon germanium tin layer on a substrate
US9082684B2 (en) 2012-04-02 2015-07-14 Applied Materials, Inc. Method of epitaxial doped germanium tin alloy formation
US8647439B2 (en) 2012-04-26 2014-02-11 Applied Materials, Inc. Method of epitaxial germanium tin alloy surface preparation
US20130320429A1 (en) * 2012-05-31 2013-12-05 Asm Ip Holding B.V. Processes and structures for dopant profile control in epitaxial trench fill
CN103985634B (zh) 2013-02-08 2016-12-28 中芯国际集成电路制造(上海)有限公司 一种pmos晶体管的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120077335A1 (en) * 2010-09-27 2012-03-29 Applied Materials, Inc. Methods for depositing germanium-containing layers
US20120153387A1 (en) * 2010-12-21 2012-06-21 Murthy Anand S Transistors with high concentration of boron doped germanium
US9349864B1 (en) * 2015-08-14 2016-05-24 GlobalFoundries, Inc. Methods for selectively forming a layer of increased dopant concentration

Also Published As

Publication number Publication date
KR102253546B1 (ko) 2021-05-18
TW201822255A (zh) 2018-06-16
WO2018052478A2 (en) 2018-03-22
US20180083104A1 (en) 2018-03-22
KR20190042758A (ko) 2019-04-24
WO2018052478A3 (en) 2018-07-26
US9966438B2 (en) 2018-05-08

Similar Documents

Publication Publication Date Title
TWI673772B (zh) 形成經摻雜鍺的方法
US6811448B1 (en) Pre-cleaning for silicidation in an SMOS process
US10483355B2 (en) Forming non-line-of-sight source drain extension in an NMOS FINFET using n-doped selective epitaxial growth
US20220199804A1 (en) Integrated CMOS Source Drain Formation With Advanced Control
US11164767B2 (en) Integrated system for semiconductor process
US20180166288A1 (en) Methods for silicide formation
JPWO2007139041A1 (ja) 金属化合物層の形成方法、半導体装置の製造方法及び金属化合物層の形成装置
JP7288432B2 (ja) 共形ドーパント膜堆積を使用した、３ｄ構造体の共形ハロゲンドーピング
KR102259187B1 (ko) 콘택 집적 및 선택적 실리사이드 형성 방법들
TWI821319B (zh) 利用先進控制方式的整合cmos源極汲極形成
US20260047152A1 (en) Integrated CMOS Source Drain Formation With Advanced Control