[go: up one dir, main page]

TWI672701B - 使用定時器設定的存儲設備及相關方法 - Google Patents

使用定時器設定的存儲設備及相關方法 Download PDF

Info

Publication number
TWI672701B
TWI672701B TW104108003A TW104108003A TWI672701B TW I672701 B TWI672701 B TW I672701B TW 104108003 A TW104108003 A TW 104108003A TW 104108003 A TW104108003 A TW 104108003A TW I672701 B TWI672701 B TW I672701B
Authority
TW
Taiwan
Prior art keywords
time
storage device
page
memory
timer
Prior art date
Application number
TW104108003A
Other languages
English (en)
Other versions
TW201543490A (zh
Inventor
金榮峰
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201543490A publication Critical patent/TW201543490A/zh
Application granted granted Critical
Publication of TWI672701B publication Critical patent/TWI672701B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7209—Validity control, e.g. using flags, time stamps or sequence numbers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

一種存儲設備包括至少一個非揮發性記憶體裝置和用來控制此至少一個非揮發性記憶體裝置的記憶體控制器。當此存儲設備從斷電狀態啟動時會在至少一個頁面中搜尋用於至少一個記憶胞的讀取電壓，使用電壓對時間查找表來計算對應所搜尋的讀取電壓的斷開時間，並且使用對應在斷電前程式化的頁面的時間戳和此斷開時間來設定此存儲設備的定時器。

Description

使用定時器設定的存儲設備及相關方法
本發明是有關於一種存儲設備，且特別是有關於一種使用定時器設定的存儲設備及相關方法
半導體記憶裝置可根據在斷開電源時是否能夠保留已儲存資料分為兩大類。此些類別包括在斷開電源時無法保留已儲存資料的揮發性記憶體裝置和在斷開電源時可保留已儲存資料的非揮發性記憶體裝置。揮發性記憶體裝置的例子包括動態隨機存取記憶體(DRAM)和靜態隨機存取記憶體(SRAM)，並且非揮發性記憶體裝置的例子包括唯讀記憶體(ROM)、磁性隨機存取記憶體(MRAM)、電阻式隨機存取記憶體(RRAM)和快閃記憶體。
快閃記憶體是一種受歡迎的非揮發性記憶體，其原因在於快閃記憶體有許多吸引人的特點，諸如相對高的儲存密度、高效的性能、每位元單位成本低以及物理防震的能力等。快閃記憶體和其他種類的非揮發性記憶體現今廣泛的在電腦、航空電子、 電信以及消費電子等產業中被用來儲存使用者的資料、程式和微碼等。
本發明的一實施例提供一種運作存儲設備的方法，其中此存儲設備包括至少一個非揮發性記憶體裝置和用來控制此至少一個非揮發性記憶體裝置的記憶體控制器。此方法包括當此存儲設備從斷電狀態(power-off state)啟動時在至少一個頁面中搜尋用於至少一個記憶胞的讀取電壓，使用電壓對時間查找表(voltage-to-time lookup table)來計算對應所搜尋的讀取電壓的斷開時間(off-time)，並且使用對應在斷電前程式化的頁面的時間戳和此斷開時間來設定此存儲設備的定時器。
本發明的另一實施例提供一種存儲設備和記憶體控制器。其中此存儲設備包括至少一個非揮發性記憶體裝置，此非揮發性記憶體裝置包括多個記憶體區塊，每一個記憶體區塊包括多個記憶串(string)，記憶串是以垂直於基板的方向配置並且連接到一條位元線，每一個記憶串包括至少一個串選擇電晶體、多個記憶胞和至少一個接地選擇電晶體，其中此至少一個非揮發性記憶體裝置會在程式化運作中儲存記錄全域時間的時間戳並且使用此時間戳設定在讀取運作中的期望讀取電壓(desired read voltage)。記憶體控制器是用以控制至少一個非揮發性記憶體裝置並且包含用來產生全域時間的定時器。此定時器使用對應在斷電狀態前程 式化的頁面的時間戳和對應從斷電狀態再啟動電源時的讀取電壓中的變化的斷開時間來產生全域時間。讀取電壓中的變化和斷開時間之間的關係是被儲存在電壓對時間查找表中。
本發明的另一實施例提供一種程式化存儲設備的方法，其中此存儲設備包括至少一個非揮發性記憶體裝置和控制此至少一個非揮發性記憶體裝置的記憶體控制器。本方法包括接收程式化請求；判斷是否設定定時器；並且根據判斷設定計時器的結果，倘若必須設定定時器時，則使用電壓對時間查找表以及讀取電壓來設定定時器。本方法更包括根據此程式化請求執行程式化運作同時將從定時器中產生的全域時間更新成時間戳。此全域時間包括斷開時間，其中此斷開時間對應於在電源斷開之後到電源啟動時的讀取電壓的變化。
本發明的再一實施例提供一種讀取存儲設備的方法，其中此存儲設備包括至少一個非揮發性記憶體裝置和用來控制此至少一個非揮發性記憶體裝置的記憶體控制器。本方法包括接收讀取請求；使用全域時間和對應此讀取請求的頁面的時間戳來設定至少一個讀取電壓；以及根據設定的讀取電壓在對應此讀取請求的頁面上執行讀取運作。此全域時間包括對應從斷電狀態後直到再啟動電源時的讀取電壓的變化的斷開時間。
本發明的又一實施例提供一種非揮發性記憶體裝置，此非揮發性記憶體裝置包括記憶胞陣列、位址解碼器、輸入/輸出電路以及控制邏輯。記憶胞陣列包括多個記憶體區塊，每一個記憶 體區塊包括多個記憶串，記憶串是以垂直於基板的方向配置並且連接到一條位元線，每一個記憶串包括至少一個串選擇電晶體、多個記憶胞和至少一個接地選擇電晶體。位址解碼器用以根據位址選擇其中一個記憶體區塊。輸入/輸出電路用以在程式化運作中將程式資料儲存在所選擇的記憶體區塊的頁面中，並且在讀取運作中從所選擇的記憶體區塊的頁面中讀取資料。控制邏輯用以在程式化運作或讀取運作中控制位址解碼器和輸入/輸出電路。記錄全域時間的時間戳會在程式化運作中被儲存。全域時間包括對應從斷電狀態後直到再啟動電源時的讀取電壓的變化的斷開時間。在讀取運作中，會使用時間戳來設定至少一個讀取電壓。
本發明的實施例可藉由執行一些相關於根據全域時間所決定的時間戳的運作，進而改進非揮發性記憶體裝置的可靠度。
10、20、30、44、4400‧‧‧存儲設備
100、100a、100b、1100‧‧‧非揮發性記憶體裝置
110‧‧‧記憶胞陣列
112、210‧‧‧電壓對時間查找表
114‧‧‧時間戳
116‧‧‧旗標記憶胞
120‧‧‧位址解碼器
130‧‧‧輸入/輸出電路
140‧‧‧控制邏輯
200、200a、200b‧‧‧記憶體控制器
220、220b‧‧‧定時器
BLK‧‧‧記憶體區塊
WL‧‧‧字元線
BL‧‧‧位元線
SSL‧‧‧串選擇線
GSL‧‧‧接地選擇線
CS‧‧‧記憶胞串
MC‧‧‧多記憶胞
CSL‧‧‧共用源極線
TS‧‧‧時間戳
S110、S120、S130、S140‧‧‧設定存儲設備的定時器的步驟
S210、S220、S230、S240、S310、S320、S330、S340‧‧‧程式化存儲設備的方法的步驟
S410、S420、S430‧‧‧讀取存儲設備的方法的步驟
40‧‧‧主機系統
42‧‧‧主機
1000‧‧‧固態硬碟
1200‧‧‧固態硬碟控制器
1210‧‧‧處理器
1220‧‧‧緩衝記憶體
1230‧‧‧錯誤校正區塊
1250、2250‧‧‧主機介面
1260‧‧‧非揮發性記憶體介面
2000‧‧‧內嵌式記憶體
2100‧‧‧反及閘快閃記憶體
2200‧‧‧內嵌式記憶體控制器
2210‧‧‧控制器核心
2260‧‧‧反及閘介面
3000‧‧‧UFS系統
3100‧‧‧UFS主機
3200、3300‧‧‧UFS裝置
3400‧‧‧內嵌式UFS裝置
3500‧‧‧抽取式UFS卡
4000‧‧‧行動裝置
4100‧‧‧應用處理器
4200‧‧‧通信模組
4300‧‧‧觸控模組
4500‧‧‧行動式隨機存取記憶體
圖1是根據本發明的一實施例所繪示的存儲設備的示意圖。
圖2是根據本發明的一實施例所繪示的全域時間的示意圖。
圖3是根據本發明的一實施例所繪示的非揮發性記憶體裝置的方塊圖。
圖4是繪示圖3的記憶體區塊BLK的透視圖。
圖5是根據本發明的一實施例所繪示的記憶體區塊的透視圖。
圖6是根據本發明的一實施例所繪示顯示於圖5的記憶體區塊的等效電路的電路圖。
圖7是根據本發明的一實施例所繪示的時間戳儲存方法的示意圖。
圖8是根據本發明的另一實施例所繪示的時間戳儲存方法的示意圖。
圖9是根據本發明的又另一實施例所繪示的時間戳儲存方法的示意圖。
圖10是根據本發明的一實施例所繪示的設定存儲設備10的定時器的方法的流程圖。
圖11是根據本發明的一實施例所繪示的存儲設備的程式化方法的流程圖。
圖12是根據本發明的另一實施例所繪示的存儲設備的程式化方法的流程圖。
圖13是根據本發明的一實施例所繪示的存儲設備的讀取方法的流程圖。
圖14是根據本發明的另一實施例所繪示的存儲設備的方塊圖。
圖15是根據本發明的又另一實施例所繪示的存儲設備的方塊圖。
圖16是根據本發明的一實施例所繪示的主機系統的方塊圖。
圖17是根據本發明的一實施例所繪示的固態硬碟的方塊圖。
圖18是根據本發明的一實施例所繪示的eMMC的方塊圖。
圖19是根據本發明的一實施例所繪示的UFS系統的方塊圖。
圖20是根據本發明的一實施例所繪示的行動裝置的方塊圖。
本發明的實施例配合所附圖式在以下詳細說明。本實施例是用以教示發明實例並非用以限定本發明範圍。
在以下的敘述中，「第一」、「第二」、「第三」等詞應是用來描述各種不同特徵，但被描述的特徵不因此些用詞而被限定。相對的這些用詞僅僅是用於區別不同的特徵而已。因此，以下所提的某個特徵在不脫離本發明的教示下可被描述為第二特徵。
空間關係詞如「在下面」、「低於」、「之下」、「在上面」、「高於」等在此應是用於方便描述圖式中一特徵與另一特徵的相對關係。這些空間關係詞除了被用來描述裝置在所繪示的圖式的方向外，也被用來描述在使用或操作時旋轉不同的方向。舉例來說，如果在圖式中的裝置被旋轉，原本一特徵在另一特徵「之下」，便會轉變成「之上」。如此，「在下面」、「之下」這些詞可以經過旋轉成「在上面」或「在下面」。裝置也可以以其他方式旋轉(旋轉90度或其他方向)，並且空間關係詞就會根據其轉向來描述。另外，當一特徵被形容在兩個特徵的「中間」時，它可以是兩個特徵之間唯一層，或者之間亦可含有一個或多個中間特徵。
在此使用到的術語只是為了描述實施例而非為了限制本 發明。就如在此使用的單數貫詞「一」、「一個」、「該」除非內文有明確指出外，也同樣能包含於複數形式。在本說明書中使用的「包括」、「包含」等詞，是指出某些描述的特徵的存在，並非為了排除其他可能的特徵。又如在此使用的「和」、「或」可包括任何所有相關列出項的可能組合。當一特徵被提及「在另一特徵上」、「連接至」、「耦接至」或「鄰接至」另一特徵時，其可以是直接地「在其他元件或層上」、直接地「連接至」、「耦接至」或「鄰接至」元件或層，或者之間亦可含中間特徵。
除非另外定義，在此使用的所有用語，包括技術和科學用語，都和任何所屬技術領域中具有通常知識者的認知相同。除非有明確定義，在通用的字典中已有定義的用語其意義必需和相關技術內容或本說明書一致，並且不得用過度理想或正式的方式來解釋。
圖1是根據本發明的一實施例所繪示的存儲設備的示意圖。
請參照圖1，存儲設備10包含有至少一個非揮發性記憶體裝置100和控制非揮發性記憶體裝置100的記憶體控制器200。
非揮發性記憶體裝置100可包括，例如，反及閘(NAND)快閃記憶體、反或閘(NOR)快閃記憶體、電阻式隨機存取記憶體(RRAM)、相位改變記憶體(PRAM)、磁性隨機存取記憶體(MRAM)、鐵電隨機存取記憶體(FRAM)、或自旋轉移力矩隨機存取記憶體(Spin Transfer Torque Random Access Memory, STT-RAM)。非揮發性記憶體裝置100可用三維陣列的結構來實作。
本發明的一實施例提供三維記憶體陣列。此三維記憶體陣列是以單晶型式形成在記憶胞的陣列的一個實體階(physical level)或多個實體階中，以具有配置在矽基板的活動區域和相關於此些記憶胞的運作的電路，這些相關電路可能位在基板上方或在基板內部。其中「單晶型式」指的是每一階層的陣列都直接配置在下一階層的陣列上。在本發明的一實施例中，此三維記憶體陣列包括垂直反及閘串(vertical NAND strings)，其是垂直方向以使得至少一個記憶胞會位於另一個記憶胞之上。此至少一個記憶胞包括有電荷補捉層。每一垂直反及閘串包括至少一個位在記憶胞之上的選擇電晶體，此選擇電晶體具有相同於記憶胞的結構，並且和記憶胞一起以單晶型式形成。
以下的專利文件附加在此以供參照，這些專利文件描述適當的三維記憶體陣列結構，這些三維記憶體陣列結構都具有多個階層，並且在各階層之間有一些共用的字元線或位元線：美國專利號第7,679,133、8,533,466、8,654,587、8,559,235號以及美國專利申請第2011/0233648號。
本發明可以應用於電荷捕捉層是由一層絕緣膜所製成的電荷捕捉快閃(Charge Trap Flash,CTF)記憶體裝置中，並且也可應用於電荷捕捉層是由傳導性浮動閘所製成的快閃記憶體裝置中。以下所述的非揮發性記憶體裝置100被稱之為垂直反及閘快閃記憶體裝置(VNAND)。
非揮發性記憶體裝置100儲存電壓對時間查找表112和時間戳114。電壓對時間查找表112儲存和電壓有關的資訊，例如期望讀取電壓Vr_desired和對應此電壓的時間。一般來說，期望讀取電壓Vr_desired會隨著時間流逝而改變。因此，電壓對時間查找表112會顯示出「期望讀取電壓Vr_desired越低，而對應的時間越長」的特徵。然而，本發明不限於此。
在一些實施例中，電壓對時間查找表112會被用來儲存不同頁面的資訊。在另外一些實施例中，電壓對時間查找表112會被用來儲存非揮發性記憶體裝置100的不同溫度條件的資訊。在又另外一些實施例中，電壓對時間查找表112會被用來儲存對應於至少一個抹除次數、程式化次數和讀取次數的資訊。或者，電壓對時間查找表112會被用來儲存對應於任何可能影響期望讀取電壓Vr_desired的特徵的資訊。
時間戳114包括當程式化運作PGM在至少一個頁面上執行的當前時間(current time)。在此，當前時間是由定時器220所產出。
記憶體控制器200控制至少一個非揮發性記憶體裝置100，並且包含定時器220。在此，定時器220可以軟體或韌體來實作。
定時器220從外部裝置接收與時間相關的資訊後，可使用此資訊來產出當前時間。舉例來說，定時器220可經由計算系統時脈來產生當前時間。另外，定時器220從外部裝置接收時間 資訊並且計算內部時脈來產生當前時間。在此，內部時脈可以由存儲設備10中的震盪器來產生。
定時器220在電源關閉時會被重置。當電源啟動時，定時器220會新設定當前時間。舉例來說，在上電後，定時器220會利用電壓對時間查找表112來計算對應於期望讀取電壓Vr_desired的時間，並且利用所計算的時間建立當前時間。在此新建立的時間被稱之為全域時間Tglobal或虛擬絕對時間。在以下的敘述中，定時器220經過斷電事件所建立的時間被稱之為全域時間Tglobal。
期望讀取電壓Vr_desired會在至少一個頁面中被使用掃描讀取運作來搜尋。舉例來說，根據預定間隔在至少一頁面上的掃瞄讀取運作中，錯誤率最小的讀取電壓會被設定為期望讀取電壓Vr_desired。在此，此至少一頁面可以是已程式化且具有相關時間戳的頁面。
在另外一些實施例中，定時器220會選擇性地啟動或重置，以回應使用者請求。全域時間Tglobal可因此被重新建立，以回應此使用者請求。
在一些存儲設備中，時間戳在程式化運作中被儲存，並且期望讀取電壓在讀取運作中，利用所儲存的時間和當前時間的差來搜尋。但問題在於，因為當前時間在斷電後已經被重置，所以無法在讀取運作中使用所儲存的時間。相較之下，存儲設備10在讀取運作中是使用在電源啟動時建立全域時間Tglobal的定時 器220來決定期望讀取電壓，因此提升了資料的可靠度。
圖2是根據本發明的一實施例所繪示的全域時間的示意圖。
請參照圖2，全域時間Tglobal包括對應在斷電前最近儲存的時間戳的啟動時間Ton以及對應電源斷開間隔(power-off interval)的斷開時間Toff。也就是說，當電源啟動，全域時間Tglobal會大於或等於啟動時間Ton和斷開時間Toff的總和。
啟動時間Ton是對應在斷電前已程式化的頁面的時間。啟動時間Ton會被記錄在與最近程式化頁面關聯的時間戳中。
定時器220在存儲設備10關閉電源時會被重置。一旦存儲設備10在預定時間後被啟動時，定時器220會設定新的全域時間Tglobal。為此，必須要使用期望讀取電壓Vr_desired和電壓對時間查找表112來計算斷開時間Toff。舉例來說，當電源啟動時，定時器220會將計算出來的斷開時間Toff與記錄在時間戳中的啟動時間Ton的總和設定成初始時間，並且計數時脈來產生全域時間Tglobal。
之後，上述全域時間Tglobal會在程式化運作、抹除運作或讀取運作中被使用(或紀錄)。藉由計算與反映出對應於斷電間隔的電壓變化的斷電時間Toff，能夠產生更準確的全域時間Tglobal。
圖3是根據本發明的一實施例所繪示的非揮發性記憶體裝置100的方塊圖。
請參照圖3，非揮發性記憶體裝置100包括記憶胞陣列 110、位址解碼器120、輸入/輸出電路130以及控制邏輯140。
記憶胞陣列110透過字元線、至少一條串選擇線SSL以及至少一條接地選擇線GSL來連接至位址解碼器120。其是透過多條位元線連接至輸入/輸出電路130。記憶胞陣列110包括多個記憶體區塊BLK1到BLKz(z>1)。
每一個記憶體區塊BLK1到BLKz皆包含多個串，這些串是沿著第一方向和不同於第一方向的第二方向以及垂直於由第一方向和第二方向所形成平面的第三方向來三維地排列在基板上。每一個串包括至少一個串選擇電晶體、多個記憶胞以及至少一個以垂直於基板的方向串連的接地選擇電晶體。每一個記憶胞可儲存一或多個位元。在至少一個串選擇電晶體和多個記憶胞之間提供有至少一個虛擬胞。在另一範例中，虛擬胞亦可提供在多個記憶胞與至少一個接地選擇電晶體之間。
參照圖1中的描述，記憶胞陣列110儲存電壓對時間查找表112和時間戳114。電壓對時間查找表112會被儲存在用來管理資料的中介(meta)區(未繪示)中。在此，中介區會儲存用來管理非揮發性記憶體裝置100的管理資訊。時間戳114也會被儲存在此中介區中，或是被儲存在記憶體區塊BLK1到BLKz中。
位址解碼器120會選擇記憶體區塊BLK1到BLKz的其中一個，以回應位址。此位址解碼器120通過多條字元線、至少一條串選擇線SSL以及至少一條接地選擇線GSL與記憶胞陣列110相連接。位址解碼器120會使用已解碼列位址來選擇上述字元線、 至少一條串選擇線SSL以及至少一條接地選擇線GSL。位址解碼器120會解碼輸入位址的行位址。在此，已解碼行位址會被傳至輸入/輸出電路130中。位址解碼器120可包括，但不限於，列解碼器、行解碼器和位址緩衝器等等。
輸入/輸出電路130透過對應的位元線連接至記憶胞陣列110。輸入/輸出電路130從位址解碼器120接收已解碼行位址，並且利用此已解碼行位址來選擇對應的位元線。
輸入/輸出電路130從外部裝置(如圖1中的記憶體控制器200)中接收資料並且將其儲存在記憶胞陣列110中。輸入/輸出電路130從記憶胞陣列110中讀取資料並且將所讀取的資料輸出至外部裝置。期間，輸入/輸出電路130從記憶胞陣列110的第一個區域中讀取資料，並儲存所讀取的資料至記憶胞陣列的第二個區域中。舉例來說，輸入/輸出電路130可執行複製回(copy-back)運作。
控制邏輯140控制VNAND 100的各種運作，例如程式化運作、讀取運作和抹除運作。控制邏輯140是根據外部裝置所提供的控制訊號或命令來運作。
非揮發性記憶體裝置100儲存時間戳114，其中此時間戳114在程式化運作中記錄反映斷電時間的全域時間Tglobal。在讀取運作中非揮發性記憶體裝置100利用電壓對時間查找表112和時間戳114建立讀取電壓，並且使用此讀取電壓來執行讀取運作。
圖4是繪示圖3的記憶體區塊BLK的透視圖。
請參照圖4，基板上形成有4個子區塊。每一個子區塊藉由以平板形狀(plate shape)在基板上堆疊和切割至少一條接地選擇線GSL、多條字元線和至少一條帶選擇線SSL所形成。在此，所述至少一條串選擇線SSL是被串選擇線切割所分開。
至少一條平板狀的虛擬線會形成在接地選擇線GSL和字元線之間。或著，至少一條平板狀的虛擬線會形成在字元線和串選擇線SSL之間。
雖然未繪示於圖4中，在子區塊之中每一個字元線切割可包含一條共用源極線。在字元線切割中的共用源極線通常是互相連接。串可藉由產生連接至位元線並且穿過至少一條串選擇線SSL、多條字元線和至少一條接地選擇線的支柱來形成。
雖然圖4是繪示在彼此相鄰的字元線切割之間的結構是子區塊的配置，但本發明不限於此配置。以另一例來說，在字元線切割和串選擇線切割之間的結構也可被定義成子區塊。記憶體區塊BLK可以具有兩條字元線合併成一條字元線的合併字元線的結構來實作。
圖5是根據本發明的一實施例所繪示的記憶體區塊的透視圖。
請參照圖5，記憶體區塊BLK1是以垂直基板SUB的方向來配置，並且基板SUB中形成有n+摻雜區。
閘極電極層與絕緣層依序配置在基板SUB上。資訊儲存層是形成在閘極電極層與絕緣層之間。在閘極電極層和絕緣層是 以垂直方向被圖案化的例子中，會形成V型的支柱。此支柱通過閘極電極層和絕緣層連接至基板SUB。此支柱的外部可由通道半導體作為垂直主動圖案(vertical active pattern)來形成，而此支柱的內部可由諸如氧化矽等絕緣材料作為填充介電圖案(filing dielectric pattern)來形成。
記憶體區塊BLK1中的閘極電極層連接至接地選擇線GSL、多條字元線WL1到WL8和串選擇線SSL。記憶體區塊BLK1的多個支柱是連接到多條位元線BL1到BL3。雖然圖5中繪示記憶體區塊BLK1具有兩條選擇線SSL和GSL、八條字元線WL1到WL8以及三條位元線BL1到BL3的例子，但本發明不限於此。
圖6是根據本發明的一實施例所繪示顯示於圖5的記憶體區塊BLK1的等效電路的電路圖。
請參照圖6，胞串CS11到CS33連接在位元線BL1到BL3和共用源極線CSL之間。每一個胞串(例如，CS11)包括有串選擇電晶體SST、多個記憶胞MC1到MC8以及接地選擇電晶體GST。
串選擇電晶體SST被連接到串選擇線SSL。串選擇線SSL被分割成第一到第三串選擇線SSL1到SSL3。雖然圖6是繪示對應一條位元線的三條串選擇線SSL1到SSL3，但本發明不限於此。一般來說，記憶體區塊BLK1在實作上可包括對應一條位元線的至少兩條串選擇線。
在每一串中，記憶胞MC1到MC8是連接到對應的字元線WL1到WL8。連接到同一條字元線並且同時程式化的一組記憶 胞被參考為一個頁面。記憶體區塊BLK1由多個頁面所組成。同樣地，一條字元線也可以連接到多個頁面。請參照圖6，從共用源極線CSL起算相同高度的一條字元線(例如，WL4)就同時連接了三個頁面。
同時，每一記憶胞可儲存一或二或更多位元的資料。儲存一個位元資料的記憶胞被稱為單層記憶胞(single-level cell,SLC)或單位元記憶胞。儲存二或更多位元資料的記憶胞被稱為多層記憶胞(multi-level cell,MLC)或多位元記憶胞。在兩位元的多層記憶胞中，一個實體頁面可儲存兩個頁面的資料。因此，在連結至字元線WL4的記憶胞中便可儲存六個頁面的資料。
非揮發性記憶體裝置可由電荷捕捉快閃記憶體(CTF)來實作。在此例中，會產生初始驗證轉移(initial verify shift,IVS)的現象，此現象指的是在已程式化CTF中被捕捉的電荷會隨著時間流逝被重新分佈或流失。重新程式化可以克服此分佈惡化的現象。
圖7是根據本發明的一實施例所繪示的時間戳儲存方法的示意圖。
請參照圖7，每一個頁面會儲存時間戳。為了方便描述，圖7顯示在第六頁面上的程式化運作已經結束並且接著關閉電源的例子。定時器220的當前時間會在第六頁面的程式化運作中被儲存成時間戳TS6。與第六頁面相關聯的時間戳TS6亦可被儲存在第六頁面的備用區(spare area)或另一個不包含第六頁面的記憶體區塊中。
定時器220在存儲設備10電源關閉時會被重置。當電源在斷開時間Toff(也就是說，當電源關閉時的時間)後被啟動時，定時器220會再次啟動並產生當前時間。所產生的當前時間就是全域時間Tglobal。在此，全域時間Tglobal會被設定成對應第六頁面的時間戳TS6和斷開時間Toff的總和，以作為初始時間。斷開時間Toff的計算方式已根據圖2說明如上。新設定的全域時間Tglobal會在第七頁面上的程式化運作中被存成時間戳。
雖然圖7是繪示以每一個頁面來儲存時間戳的範例，但本發明不限於此。舉另一例來說，時間戳也可依據由連續頁面所組成的區(zone)來儲存。
圖8是根據本發明的另一實施例所繪示的時間標示儲存方法的示意圖。
請參照圖8，時間戳是以區來儲存。為了方便說明，圖8顯示每一區是由三個頁面所組成的例子，但本發明不限於此。本發明中的記憶區可包含相同或不同數量的頁面。在每一個區中，頁面是連續的。另外，本發明中的頁面可以是實體頁面或邏輯頁面。
假設在第二區上執行程式化運作並且接著關閉電源。在此例中，在第三區的頁面Page 7到Page 9的至少一個頁面上的程式化運作中定時器220的全域時間Tglobal會被存成時間戳。在此，全域時間Tglobal會被設定成對應第二區的時間戳TS2和斷開時間Toff的總和，以作為初始時間。
另外，如圖2中的說明，斷開時間Toff可以根據電壓對時間查找表112和期望讀取電壓Vr_desired來決定，在此的不同記憶區的電壓對時間查找表112可能不同。
雖然圖8繪示出時間戳被根據記憶區來儲存的範例，但本發明不限於此。舉例來說，時間戳也可根據記憶體區塊來分別儲存。
圖9是根據本發明的又另一實施例所繪示的時間標示儲存方法的示意圖。
請參照圖9，時間戳以記憶體區塊來儲存。在圖9中，假設第一時間戳TS1是在第一記憶體區塊BLK1的至少一個頁面的程式化運作中被儲存在預定區域。在關閉電源之後，當存儲設備10電源啟動時，在任何一個第二記憶體區塊BLK2上的程式化運作中，全域時間Tglobal會被存成時間戳。在此，全域時間Tglobal會被設定成對應第一記憶體區塊的時間戳TS1和斷開時間Toff的總和，以作為初始時間。
根據上述，存儲設備10會將考量對應電源斷開間隔的斷開時間Toff的全域時間Tglobal存成時間戳。
圖10是根據本發明的一實施例所繪示的設定存儲設備10的定時器220的方法的流程圖。圖10的方法將配合圖1到10進行描述。
請參照圖1到10，存儲設備10可從斷電模式或睡眠模式中被啟動。定時器220偵測啟動狀態並且根據偵測結果被啟動。 另外，定時器220可藉由外部請求(例如，主機請求)而啟動。此時，與當前時間有關的資訊(例如，時脈)會從外部裝置中被接收(S110)。
存儲設備10的記憶體控制器100搜尋期望讀取電壓Vr_desired以計算對應斷電間隔的斷開時間Toff。在此，期望讀取電壓Vr_desired可以是連接至至少一個頁面的至少一個記憶胞上的讀取電壓。舉例來說，期望讀取電壓Vr_desired可藉由在斷電前最後程式化的頁面上執行掃瞄讀取運作來決定。然而，本發明不限於此。例如，期望讀取電壓Vr_desired可從在斷電前程式化的多個頁面上進行掃瞄讀取作業來決定(S120)。
在步驟S130中，倘若期望讀取電壓Vr_desired被搜尋時，則可利用電壓對時間查找表112來計算斷開時間Toff。此時，定時器220會利用對應最近所程式化的頁面的時間戳和斷開時間來決定全域時間Tglobal。當存儲設備10啟動時，在步驟S140中，存儲設備10的記憶體控制器200會讀取儲存在非揮發性記憶體裝置100中的時間戳。
上述定時器設定方法是使用電壓對時間查找表112來計算斷開時間Toff，並且反映所計算的斷開時間Toff至全域時間Tglobal。
圖11是根據本發明的一實施例所繪示的程式化存儲設備的方法的流程圖。圖11的方法將配合圖1到11進行描述。
請參照圖11，在步驟S210中，從外部裝置中接收程式化 請求。在步驟S220中，存儲設備10的記憶體控制器200會判斷是否設定定時器220。是否設定定時器220的判斷是根據儲存在所輸入的程式化請求或使用者的請求中的資訊來執行。在另一實施例中，是否設定定時器220也可根據硬體/軟體/韌體的條件來判斷。
倘若設定定時器220的判斷的結果是需要時，在步驟S230中，設定定時器220利用期望讀取電壓Vr_desired和電壓對時間查找表112來產生全域時間Tglobal。在此，定時器220是以相同於圖10所述的方法來設定。
相對地，倘若設定定時器220的判斷的結果為不需要時，在步驟S240中，時間戳會以從定時器220中產生的全域時間Tglobal來更新，並且執行對應此程式化請求的程式化運作。
根據本發明的一實施例的程式化運作，是在以時間戳更新全域時間時被運行。期間，根據本發明的一實施例的程式化運作會在相同於頁面上程式化運作的時間，在此頁面中儲存時間戳。
圖12是根據本發明的另一實施例所繪示的程式化存儲設備的方法的流程圖。以下將配合圖1至圖10與圖12描述存儲設備10的程式化方法。
請參照圖12，在步驟S310中，從外部裝置中接收程式化請求。在步驟S320中，存儲設備10的記憶體控制器200會判斷是否設定定時器220。倘若設定定時器220的判斷的結果是需要時，在步驟330中，會設定定時器220來利用期望讀取電壓 Vr_desired和電壓對時間查找表112以產生全域時間Tglobal。在此，定時器220是以相同於圖10所述的方法來設定。相對地，倘若設定定時器220的判斷的結果是不需要時，則此方法會進行步驟S340，其中程式化運作會被執行並且在此程式化運作中對應程式化請求的程式化資料以及具有從設定定時器220產生的全域時間Tglobal的時間戳會在同一時間時被程式化在頁面中。在此，時間戳會被儲存在預定區(例如，備用區)中。
根據本發明的一實施例的程式化方法會在同一時間將具有有全域時間Tglobal的時間戳和頁面資料儲存在頁面中。
配合圖11和圖12所描述的方法包括判斷是否要設定時間。然而，本發明不限於此。根據在本發明的一實施例的程式化方法可在執行程式化運作時儲存當前時間(例如，全域時間Tglobal)，其中此當前時間是定時器回應程式化請求而以實際時間所產生。
圖13是根據本發明的一實施例所繪示的存儲設備的讀取方法的流程圖。圖13的方法將配合圖1到13進行描述。
請參照圖1到13，存儲設備10接收讀取請求。欲被讀取的頁面在程式化運作後經過的時間會使用從至少一個非揮發性記憶體裝置100中讀取的時間戳以及全域時間Tglobal來計算。在此，記錄在此時間戳的時間可以是圖1到12中所述的全域時間Tglobal。因此，欲被讀取的頁面所經過的時間可以是定時器220裡的當前時間減去記錄在時間戳的時間。用於頁面讀取運作的期 望讀取電壓Vr_desired可依據頁面所經過的時間來決定。基此，至少一個讀取電壓可利用時間戳來決定(S420)。在步驟S430中，使用期望讀取電壓Vr_desired來完成讀取運作。
根據本發明的一實施例的存儲設備的讀取方法是使用包含全域時間的時間戳來決定期望讀取電壓Vr_desired，並且使用此期望讀取電壓Vr_desired來執行。
在圖1中，電壓對時間查找表112是被繪示在非揮發性記憶體裝置100中。然而，本發明不限於此。電壓對時間查找表112也可位在記憶體控制器的外面。
圖14是根據本發明的另一實施例所繪示的存儲設備20的方塊圖。
請參照圖14，存儲設備20包括至少一個非揮發性記憶體裝置100a以及控制此非揮發性記憶體裝置100a的記憶體控制器200a。非揮發性記憶體裝置100a和圖1的非揮發性記憶體裝置的差異在於移除了電壓對時間查找表。記憶體控制器200a包含電壓對時間查找表210和定時器220。在一些實施例中，電壓對時間查找表210可被儲存在位於記憶體控制器200a裡的非揮發性記憶體裝置中。定時器220在電源斷開後輸出全域時間Tglobal。
同時，在圖1到14中，期望讀取電壓Vr_desired會被搜尋以用來計算斷開時間Toff。然而，本發明不限於此。在一些實施例中，存儲設備包含有用來計算斷開時間Toff的旗標記憶胞，並且根據此旗標記憶胞的門檻電壓變化來計算對應電源斷開間隔 的斷開時間Toff。
圖15是根據本發明的又一實施例所繪示的存儲設備30的方塊圖。
請參照圖15，存儲設備30包括至少一非揮發性記憶體裝置100b以及控制此非揮發性記憶體裝置100b的記憶體控制器200b。相較於圖1的非揮發性記憶體裝置100，非揮發性記憶體裝置100b更包括至少一個旗標記憶胞116。在此，旗標記憶胞116的門檻電壓會隨著時間流逝而改變並且會被使用來預測電源斷開時間。記憶體控制器200a包括定時器220b，此定時器220b會使用與旗標記憶胞116的門檻電壓中的變化的相關資訊以及電壓對時間查找表112來產生全域時間Tglobal。所儲存的時間戳114可以是定時器220b的全域時間Tglobal。
根據本發明的一實施例的存儲設備30中具有至少一個旗標記憶胞116來計算電源斷開時間，並且使用對應於此旗標記憶胞116的門檻電壓變化的時間來產生全域時間Tglobal。
圖1到15所述的定時器使用與電壓變化相關的時間，來計算對應電源斷開間隔的斷開時間Toff。然而，本發明不限於此。舉例來說，定時器可能使用各種方法來計算對應電源斷開間隔的斷開時間Toff。例如，從存儲設備的外部接收當前時間的資訊，並且使用此當前時間上的輸入資訊和記錄在時間戳中的時間來計算斷開時間Toff。
同時，根據本發明的實施例的定時器在不需要計算斷開 時間Toff下，就可根據從主機傳送過來的當前時間上的資訊產生全域時間Tglobal。
圖16是根據本發明的一實施例所繪示的主機系統40的方塊圖。
請參照圖16，主機系統40包括主機42和存儲設備44。主機系統40提供當前時間資訊給存儲設備44。存儲設備44包括定時器，其中此定時器使用來自於主機42的當前時間資訊產生全域時間Tglobal並且在程式化運作中將此全域時間儲存為時間戳。在此，主機42是根據存儲設備100的請求輸出當前時間資訊。另外，主機42也可根據存儲設備44上的電源斷開資訊來提供當前時間資訊以設定定時器。
圖17是根據本發明的一實施例所繪示的固態硬碟1000的方塊圖。
請參照圖17，固態硬碟1000包括多個非揮發性記憶體裝置1100和固態硬碟控制器1200。非揮發性記憶體1100是實作成以選擇地被提供外部高壓VPPx。如圖1到15所述，每一個非揮發性記憶體1100被實作以儲存全域時間Tglobal作為時間戳。
固態硬碟控制器1200透過多個通道CH1到CHi(i>1)連接到非揮發性記憶體裝置1100。固態硬碟控制器1200包括一個或多個處理器1210、緩衝記憶體1220、錯誤校正區塊(ECC block)1230、主機介面1250和非揮發性記憶體介面1260。
緩衝記憶體1220儲存驅動固態硬碟控制器1200所需的 資料。緩衝記憶體1220通常包含多條記憶體線(memory line)，並且每一條記憶體線用以儲存資料或命令。在此，記憶體線可根據不同的方法映射至快取線(cache line)上。錯誤校正區塊1230在寫入運作中計算欲程式化的資料的錯誤校正碼值，並且在讀取運作中使用錯誤校正碼值來修正讀取資料的錯誤。
在資料復原運作中，錯誤校正區塊1230可用以修正從非揮發性記憶體裝置1100復原的資料的錯誤。雖然未在圖17中繪示，但可更包括碼記憶體，以儲存驅動固態硬碟控制器1200的碼資料。碼記憶體可以非揮發性記憶體裝置來實作。
主機介面1250提供與外部裝置的介面。主機介面1250可以是反及閘(NAND)快閃介面。主機介面1250可以不同的介面或多個介面來實作。非揮發性記憶體介面1260提供與非揮發性記憶體裝置1100的介面。
固態硬碟1000使用全域時間Tglobal來儲存時間戳，並且根據使用時間戳的期望讀取電壓來執行一讀取運作，由此改善資料的可靠度。本發明可以應用在內嵌式記憶體(例如，內嵌式多媒體記憶卡、moviNAND、iNAND等)中。
圖18是根據本發明的一實施例所繪示的eMMC的區塊圖。
請參照圖18，eMMC2000包括一個或多個反及閘快閃記憶體裝置2100以及控制器2200。eMMC2000可以使用圖1、14或15所示的存儲設備10、20或30的其中之一來實作。反及閘快 閃記憶體裝置2100是單一資料率(single data rate,SDR)反及閘快閃記憶體裝置或是雙資料率(double data rate,DDR)反及閘快閃記憶體裝置。或者，反及閘快閃記憶體裝置2100也可以是垂直反及閘快閃記憶體裝置(VNAND)，並且根據全域時間Tglobal來設定期望讀取電壓。控制器2200透過多個通道連接到反及閘快閃記憶體裝置2100。控制器2200包括一或多個控制器核心2210、主機介面2250以及反及閘介面2260。控制器核心2210可以全面控制eMMC2000的所有運作。主機界面2250是用以執行控制器2200和主機之間的介面。反及閘介面2260是用以提供控制器2200和反及閘快閃記憶體裝置2100之間的介面。在一些實施例中，主機界面2250可以是平行介面(例如，多媒體記憶卡介面)。在另一實施例中，eMMC2000的主機界面2250可以是串聯介面(例如，UHS-II、USF介面)。
eMMC2000從主機接收電源供應電壓Vcc和Vccq。在此，電源供應電壓Vcc(例如，約3.3伏特)可提供给反及閘快閃記憶體裝置2100和反及閘介面2260，電源供應電壓Vccq(例如，約1.8或3.3伏特)可提供給控制器2200。eMMC2000也選擇性地被提供一外部高壓。
eMMC2000使用全域時間Tglobal當作時間戳來改善資料的可靠性，其中此全域時間Tglobal是使用電源斷開時間來得到。
圖19是根據本發明的一實施例所繪示的UFS系統的方塊圖。
請參照圖19，UFS系統3000包括UFS主機3100、UFS裝置3200和3300、內嵌式UFS裝置3400以及可移除式UFS卡3500。UFS主機3100可以是行動裝置的應用處理器。每一個UFS主機3100、UFS裝置3200與3300、內嵌式UFS裝置3400以及可移除式UFS卡3500可以透過UFS協定來和外部裝置通訊。至少一個UFS裝置3200和3300、內嵌式UFS裝置3400以及可移除式UFS卡3500是以圖1、14或15所示的存儲設備10、20或30的其中之一來實作。
同時，內嵌式UFS裝置3400和可移除式UFS卡3500可以使用不同於UFS協定的其他協定來通訊。UFS主機3100和可移除式UFS卡3500可以通過各種卡協定(例如，UFDs、MMC、SD(secure digital)、miniSD、MicroSD等)來通訊。
圖20是根據本發明的一實施例所繪示的行動裝置的方塊圖。
請參照圖20，行動裝置4000包括應用處理器4100、通信模組4200、顯示/觸控模組4300、存儲裝置4400以及行動隨機存取記憶體4500。
應用處理器4100控制行動裝置4000的整體運作。通信模組4200用以和外部裝置進行有線或無線的通訊。顯示/觸控模組4300用以顯示應用處理器4100所處理的資料或者透過碰觸面板來接收資料。存儲裝置4400用以儲存使用者資料。存儲裝置4400可以是，但不限於，記憶卡、內嵌式記憶體、固態硬碟或是UFS 裝置。存儲裝置4400可以圖1到15所示的非揮發性記憶體裝置來實作，計算對應電源斷開時間的斷開時間Toff並且將斷開時間Toff反映至時間戳。行動隨機存取記憶體4500用以暫存行動裝置4000處理運作時所需的資料。行動裝置4000包括能夠改進資料的可靠度的存儲裝置4400，，進而強化系統的效能。
上述的記憶體系統及/或存儲設備可根據各種封裝技術來封裝。此封裝技術的例子包括堆疊式封裝(Package on Package,PoP)、球狀柵極陣列(Ball grid arrays,BGAs)、晶片型封裝(Chip scale packages,CSPs)、塑膠晶粒承載封裝(Plastic Leaded Chip Carrier,PLCC)、塑膠雙列直插封裝(Plastic Dual In-Line Package,PDIP)、晶粒蜂窩狀封裝(Die in Waffle Pack)、晶圓型式晶粒封裝(Die in Waffle Form)、載板接合封裝(Chio On Board,COB)、陶瓷雙列直插封裝(Ceramic Dual In-Line Package,CERDIP)、塑膠方形扁平式封裝(Plastic Metric Quad Flat Pack,MQFP)、小外型封裝(Small Outline,SOIC)、縮小外型封裝(Shrink Small Outline Package,SSOP)、薄小外型封裝(Thin Small Outline,TSOP)、薄方形扁平式封裝(Thin Quad Flatpack,TQFP)、系統級封裝(System In Package,SIP)、多晶片封裝(Multi Chip Package,MCP)、晶圓片級製造封裝(Wafer-level Fabricated Package,WFP)，以及晶圓片級處理堆疊式封裝(Wafer-level Processed Stack Package,WSP)等。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的 精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (25)

  1. 一種運作存儲設備的方法，其中所述存儲設備包括至少一非揮發性記憶體裝置和用以控制所述至少一非揮發性記憶體裝置的記憶體控制器，所述運作存儲設備的方法包括：當電源在斷電狀態後被啟動時，在至少一頁面中搜尋用於至少一記憶胞的讀取電壓；使用電壓對時間查找表來計算對應所搜尋的讀取電壓的斷開時間；以及使用對應在斷電之前程式化的頁面的時間戳以及所述斷開時間來設定所述存儲設備的定時器。
  2. 如申請專利範圍第1項所述的運作存儲設備的方法，其中所述至少一個非揮發性記憶體裝置包括多個記憶體區塊，每一所述記憶體區塊包括多個串，每一所述串包括至少一串選擇電晶體、多個記憶胞和至少一接地選擇電晶體，所述至少一串選擇電晶體、所述記憶胞和所述至少一接地選擇電晶體是以垂直於基板的方向配置於位元線和共用源極線之間。
  3. 如申請專利範圍第1項所述的運作存儲設備的方法，其中搜尋所述讀取電壓包括：在所述至少一記憶胞上執行掃瞄讀取運作；以及將在所述掃瞄讀取運作中造成最少錯誤的電壓判定為所述讀取電壓。
  4. 如申請專利範圍第1項所述的運作存儲設備的方法，其中 所述至少一頁面包括最近程式化頁面。
  5. 如申請專利範圍第4項所述的運作存儲設備的方法，其中所述至少一頁面包括相鄰於所述最近程式化頁面的至少一頁面。
  6. 如申請專利範圍第1項所述的運作存儲設備的方法，更包括：從所述至少一非揮發性記憶體裝置中讀取所述電壓對時間查找表；以及從所述至少一非揮發性記憶體裝置中讀取所述時間戳。
  7. 如申請專利範圍第1項所述的運作存儲設備的方法，其中所述定時器會在所述斷電狀態期間被重置，並且在電源啟動時藉由計數時脈來產生全域時間，其中所述全域時間的初始時間是由記錄在所述時間戳的時間和所述斷開時間的總和來決定。
  8. 一種存儲設備，包括：至少一非揮發性記憶體包括多個記憶體區塊，每一所述記憶體區塊包括多個串，所述串以垂直於基板的方向配置且連接到位元線，每一所述串包括至少一串選擇電晶體、多個記憶胞和至少一接地選擇電晶體，其中所述至少一非揮發性記憶體裝置在程式化運作中儲存記錄全域時間的時間戳並且在讀取運作中使用所述時間戳設定期望讀取電壓，以及記憶體控制器，用以控制所述至少一非揮發性記憶體裝置並且包括用來產生所述全域時間的定時器，其中所述定時器使用對應在斷電狀態前程式化的頁面的時間 戳和對應在所述斷電狀態之後直到電源被啟動為止的讀取電壓的變化的斷開時間來產生所述全域時間，以及其中所述讀取電壓的所述變化和所述斷開時間之間的關係是被儲存在電壓對時間查找表中。
  9. 如申請專利範圍第8項所述的存儲設備，其中所述電壓對時間查找表是被儲存在所述至少一非揮發性記憶體裝置中。
  10. 如申請專利範圍第8項所述的存儲設備，其中所述電壓對時間查找表是被儲存在所述記憶體控制器中。
  11. 如申請專利範圍第8項所述的存儲設備，其中所述時間戳是在每一頁面基礎上來儲存。
  12. 如申請專利範圍第11項所述的存儲設備，其中所述電壓對時間查找表是在所述每一頁面基礎上儲存資訊。
  13. 如申請專利範圍第8項所述的存儲設備，其中所述時間戳是以區來儲存，所述區包括一個頁面或至少兩個連續頁面。
  14. 如申請專利範圍第8項所述的存儲設備，其中所述時間戳是以記憶體區塊來儲存。
  15. 如申請專利範圍第8項所述的存儲設備，其中當在所述斷電狀態之後啟動電源時，所述記憶體控制器在最近程式化頁面或相鄰所述最近程式化頁面的至少一個頁面上使用掃瞄讀取運作來建立讀取電壓，並且使用所述電壓對時間查找表來計算對應所述讀取電壓的所述斷開時間。
  16. 一種程式化存儲設備的方法，其中所述存儲設備包括至 少一非揮發性記憶體裝置和用以控制所述至少一非揮發性記憶體裝置的記憶體控制器，所述程式化存儲設備的方法包括：接收程式化請求；判斷是否設定定時器；根據判斷設定所述定時器的結果，倘若需要設定所述定時器時，使用電壓對時間查找表與讀取電壓來設定所述定時器；以及根據所述程式化請求執行程式化運作同時將從所述定時器中所產生的全域時間更新成時間戳，其中所述全域時間包括對應在斷電之後直到電源被啟動為止在所述讀取電壓中的變化的斷開時間。
  17. 如申請專利範圍第16項所述的程式化存儲設備的方法，其中所述判斷是否設定所述定時器是根據電源斷開相關資訊來執行。
  18. 如申請專利範圍第16項所述的程式化存儲設備的方法，其中設定所述定時器包括搜尋所述讀取電壓。
  19. 如申請專利範圍第16項所述的程式化存儲設備的方法，更包括依據判斷不設定所述定時器的結果，使用從所述定時器中產生的時間作為所述時間戳。
  20. 如申請專利範圍第16項所述的程式化存儲設備的方法，其中所述時間戳是在每一頁面基礎上來儲存，並且所述時間戳是在所述頁面的程式化運作中被儲存在所述頁面的預定區域中。
  21. 如申請專利範圍第16項所述的程式化存儲設備的方法， 其中所述至少一非揮發性記憶體裝置為垂直反及閘快閃記憶體裝置。
  22. 一種讀取存儲設備的方法，其中所述存儲設備包括至少一非揮發性記憶體裝置和用以控制所述至少一非揮發性記憶體裝置的記憶體控制器，所述讀取存儲設備的方法包括：接收讀取請求；使用全域時間和所讀取請求的頁面的時間戳設定至少一讀取電壓；以及根據所設定的讀取電壓在所讀取請求的頁面上執行讀取運作，其中所述全域時間包括對應接續斷電狀態直到電源被啟動為止的所述讀取電壓的變化的斷開時間。
  23. 如申請專利範圍第22項所述的讀取存儲設備的方法，更包括從所述至少一非揮發性記憶體裝置中讀取時間戳。
  24. 如申請專利範圍第22項所述的讀取存儲設備的方法，其中在所述讀取電壓中的變化是經由在所述斷電狀態前程式化的頁面或相鄰最近程式化頁面的至少一個頁面的掃瞄讀取運作來測量，對應所述讀取電壓的所述變化的所述斷開時間是使用電壓對時間查找表來計算。
  25. 一種非揮發性記憶體，包括：記憶胞陣列，包括多個記憶體區塊，每一所述記憶體區塊包括多個串，所述串是以垂直於基板的方向來配置且連接到位元 線，每一所述串包括至少一串選擇電晶體、多個記憶胞和至少一接地選擇電晶體；位址解碼器，用以根據位址選擇所述記憶體區塊的其中之一；輸入/輸出電路，用以在程式化運作中將程式化資料儲存在所選擇的記憶體區塊的頁面中，並且在讀取運作中從所選擇的記憶體區塊的所述頁面中讀取資料；以及控制邏輯，用以在所述程式化運作或所述讀取運作中控制所述位址解碼器和所述輸入/輸出電路，其中已記錄全域時間的時間戳在所述程式化運行中被儲存，其中所述全域時間包括對應接續斷電狀態直到電源被啟動為止的讀取電壓的變化的斷開時間，以及其中至少一讀取電壓是在所述讀取運作中使用所述時間戳來設定。
TW104108003A 2014-03-14 2015-03-13 使用定時器設定的存儲設備及相關方法 TWI672701B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??10-2014-0030272 2014-03-14
KR1020140030272A KR102222463B1 (ko) 2014-03-14 2014-03-14 저장 장치 및 그것의 타이머 설정 방법 및 구동 방법들

Publications (2)

Publication Number Publication Date
TW201543490A TW201543490A (zh) 2015-11-16
TWI672701B true TWI672701B (zh) 2019-09-21

Family

ID=54069575

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104108003A TWI672701B (zh) 2014-03-14 2015-03-13 使用定時器設定的存儲設備及相關方法

Country Status (4)

Country Link
US (1) US9443603B2 (zh)
KR (1) KR102222463B1 (zh)
CN (1) CN104916326B (zh)
TW (1) TWI672701B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324433B2 (en) 2011-04-25 2016-04-26 Microsoft Technology Licensing, Llc Intelligent flash reprogramming
KR102190694B1 (ko) 2014-03-14 2020-12-14 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
KR102218722B1 (ko) 2014-06-09 2021-02-24 삼성전자주식회사 불휘발성 메모리 시스템 및 메모리 컨트롤러의 동작 방법
US9431121B2 (en) * 2014-10-24 2016-08-30 Micron Technology, Inc. Read voltage adjustment
KR20170073792A (ko) * 2015-12-18 2017-06-29 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN106935273B (zh) * 2015-12-30 2020-03-24 北京京存技术有限公司 eMMC测试系统及方法
CN107204204B (zh) * 2016-03-16 2020-01-31 建兴储存科技(广州)有限公司 固态储存装置的断电期间估计方法
JP2018045742A (ja) * 2016-09-13 2018-03-22 ルネサスエレクトロニクス株式会社 記憶装置及び記憶装置の管理方法
KR20190019675A (ko) * 2017-08-18 2019-02-27 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
US10643672B2 (en) * 2018-03-23 2020-05-05 Micron Technology, Inc. Memory with non-volatile configurations for efficient power management and operation of the same
CN108595124A (zh) * 2018-04-27 2018-09-28 江苏华存电子科技有限公司 一种提升多颗闪存平行写入校能的管理方法
CN111508547A (zh) * 2019-01-31 2020-08-07 睿宽智能科技有限公司 保存期限预测方法及资料保存方法
KR102782973B1 (ko) 2019-05-08 2025-03-18 삼성전자주식회사 스토리지 컨트롤러 및 이를 포함하는 스토리지 장치
US11017850B2 (en) * 2019-08-22 2021-05-25 Seagate Technology Llc Master set of read voltages for a non-volatile memory (NVM) to mitigate cross-temperature effects
KR102893207B1 (ko) * 2019-11-27 2025-12-02 삼성전자주식회사 외장형 스토리지 장치 및 외장형 스토리지 장치의 동작 방법
JP2021106066A (ja) * 2019-12-27 2021-07-26 キオクシア株式会社 半導体記憶装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7558107B2 (en) * 2002-09-25 2009-07-07 Renesas Technology Corp. Non volatile memory
US20120239991A1 (en) * 2010-07-02 2012-09-20 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
US20120268994A1 (en) * 2009-11-06 2012-10-25 Hiroyuki Nagashima Memory system
US20120294104A1 (en) * 2011-05-17 2012-11-22 Samsung Electronics Co., Ltd. Nonvolatile memory systems using time-dependent read voltages and methods of operating the same
US20130173854A1 (en) * 2012-01-02 2013-07-04 Samsung Electronics Co., Ltd. Method for managing data in storage device and memory system employing such a method
US20130185612A1 (en) * 2012-01-18 2013-07-18 Samsung Electronics Co., Ltd. Flash memory system and read method of flash memory system
US9644099B2 (en) * 2005-09-26 2017-05-09 Life Technologies Corporation Violet laser excitable dyes and their method of use

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7289348B2 (en) 2005-11-10 2007-10-30 Sandisk Corporation Reverse coupling effect with timing information
KR100885914B1 (ko) * 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
JP2008251138A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 不揮発性半導体メモリ、不揮発性半導体メモリの制御方法、不揮発性半導体メモリシステム、及びメモリカード
KR100888842B1 (ko) * 2007-06-28 2009-03-17 삼성전자주식회사 읽기 전압을 최적화할 수 있는 플래시 메모리 장치 및그것의 독출 전압 설정 방법
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US8621137B2 (en) 2007-12-27 2013-12-31 Sandisk Enterprise Ip Llc Metadata rebuild in a flash memory controller following a loss of power
KR101437102B1 (ko) 2008-01-08 2014-09-05 삼성전자주식회사 메모리 장치 및 멀티 비트 셀 특성 추정 방법
KR101082650B1 (ko) * 2009-01-21 2011-11-14 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 동작 방법
US7653779B1 (en) 2009-02-04 2010-01-26 Gene Fein Memory storage using a look-up table
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) * 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US8737136B2 (en) * 2010-07-09 2014-05-27 Stec, Inc. Apparatus and method for determining a read level of a memory cell based on cycle information
KR101682666B1 (ko) * 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
US8248856B2 (en) * 2010-10-20 2012-08-21 Seagate Technology Llc Predictive read channel configuration
US8510636B2 (en) * 2011-04-01 2013-08-13 Intel Corporation Dynamic read channel calibration for non-volatile memory devices
KR20140066391A (ko) * 2012-11-23 2014-06-02 삼성전자주식회사 서든 파워 오프 감지 회로를 포함하는 불휘발성 메모리 장치 및 그것의 서든 파워 오프 감지 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7558107B2 (en) * 2002-09-25 2009-07-07 Renesas Technology Corp. Non volatile memory
US9644099B2 (en) * 2005-09-26 2017-05-09 Life Technologies Corporation Violet laser excitable dyes and their method of use
US20120268994A1 (en) * 2009-11-06 2012-10-25 Hiroyuki Nagashima Memory system
US20120239991A1 (en) * 2010-07-02 2012-09-20 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
US20120294104A1 (en) * 2011-05-17 2012-11-22 Samsung Electronics Co., Ltd. Nonvolatile memory systems using time-dependent read voltages and methods of operating the same
US20130173854A1 (en) * 2012-01-02 2013-07-04 Samsung Electronics Co., Ltd. Method for managing data in storage device and memory system employing such a method
US20130185612A1 (en) * 2012-01-18 2013-07-18 Samsung Electronics Co., Ltd. Flash memory system and read method of flash memory system

Also Published As

Publication number Publication date
CN104916326B (zh) 2019-12-03
CN104916326A (zh) 2015-09-16
TW201543490A (zh) 2015-11-16
KR102222463B1 (ko) 2021-03-03
US20150262697A1 (en) 2015-09-17
US9443603B2 (en) 2016-09-13
KR20150107399A (ko) 2015-09-23

Similar Documents

Publication Publication Date Title
TWI672701B (zh) 使用定時器設定的存儲設備及相關方法
KR102102224B1 (ko) 저장 장치 및 그것의 프로그램 방법
US9659658B2 (en) Nonvolatile memory device, storage device including the nonvolatile memory device, and operating method of the storage device
KR102435873B1 (ko) 스토리지 장치 및 그것의 리드 리클레임 방법
US9690654B2 (en) Operation method of nonvolatile memory system
KR102117919B1 (ko) 저장 장치 및 그것의 프로그램 방법
KR102248267B1 (ko) 비휘발성 메모리 장치, 그것을 포함하는 저장 장치 및 그것의 동작 및 읽기 방법들
CN106683702B (zh) 非易失性存储器装置及其读方法
US9836219B2 (en) Storage device and read methods thereof
KR102154620B1 (ko) 비휘발성 메모리 장치의 소거 방법 및 그것을 포함하는 저장 장치
KR102233808B1 (ko) 저장 장치 및 그것의 테이블 관리 방법
KR102415385B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 저장 장치
CN105097034A (zh) 非易失性存储系统以及存储控制器的操作方法
KR20130087230A (ko) 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그것의 블록 관리 방법, 프로그램 방법 및 소거 방법
TW201624488A (zh) 資料儲存裝置及其操作方法
US20250278361A1 (en) Memory system, memory controller, and method for operating same
KR20150015578A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 검증 방법
KR20170005915A (ko) 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR20210057355A (ko) 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 그 동작 방법
US11941271B2 (en) Storage devices performing secure erase and operating methods thereof
KR102106959B1 (ko) 멀티 레벨 셀 비휘발성 메모리 시스템