[go: up one dir, main page]

TWI668803B - 具有閘流體的記憶體電路 - Google Patents

具有閘流體的記憶體電路 Download PDF

Info

Publication number
TWI668803B
TWI668803B TW106143825A TW106143825A TWI668803B TW I668803 B TWI668803 B TW I668803B TW 106143825 A TW106143825 A TW 106143825A TW 106143825 A TW106143825 A TW 106143825A TW I668803 B TWI668803 B TW I668803B
Authority
TW
Taiwan
Prior art keywords
gate
strip
thyristor
semiconductor material
access transistor
Prior art date
Application number
TW106143825A
Other languages
English (en)
Other versions
TW201822304A (zh
Inventor
黃立平
Original Assignee
鈺創科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 鈺創科技股份有限公司 filed Critical 鈺創科技股份有限公司
Publication of TW201822304A publication Critical patent/TW201822304A/zh
Application granted granted Critical
Publication of TWI668803B publication Critical patent/TWI668803B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/20—Subject matter not provided for in other groups of this subclass comprising memory cells having thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/40—Thyristors with turn-on by field effect 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/123—Nanowire, nanosheet or nanotube semiconductor bodies comprising junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/251—Lateral thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/60—Gate-turn-off devices 
    • H10D18/65—Gate-turn-off devices  with turn-off by field effect 
    • H10D18/655—Gate-turn-off devices  with turn-off by field effect  produced by insulated gate structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6212—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies having non-rectangular cross-sections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/291—Gate electrodes for thyristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/131—Thyristors having built-in components
    • H10D84/138—Thyristors having built-in components the built-in components being FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10D86/215—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI comprising FinFETs

Landscapes

  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

具有閘流體的記憶體電路包含複數個記憶體單元。該複數個記憶體單元中的每一記憶體單元包含一存取電晶體和一閘流體。該閘流體耦接該存取電晶體。該存取電晶體的閘極和該閘流體的閘極的其中至少一具有一鰭式結構。

Description

具有閘流體的記憶體電路
本發明是有關於一種具有閘流體的記憶體電路，尤指一種具有鰭式結構的具有閘流體的記憶體電路。
雖然具有閘流體的記憶體電路具有高開啟電流(高寫入速度)和低關閉電流(低待機電流)，但因為該閘流體具有一堆疊式結構，所以該記憶體電路的良率普遍不高。為了解決該記憶體電路的良率不高的問題，現有技術公開了一種平面式閘流體的結構，但卻面臨製程微縮不易的情況，導致該平面式閘流體的結構無法進入高階半導體製程。因此，如何使該平面式閘流體的結構進入該高階半導體製程成為該記憶體電路的設計者的一項重要課題。
本發明的一實施例提供一種具有閘流體(Thyristor)的記憶體電路。該記憶體電路包含複數個記憶體單元。該複數個記憶體單元中的每一記憶體單元包含一存取電晶體和一閘流體。該閘流體耦接該存取電晶體。該存取電晶體的閘極和該閘流體的閘極的其中至少一具有一鰭式(fin)結構。
本發明的另一實施例提供一種具有閘流體的記憶體電路。該記憶體電路所包含一絕緣層上覆矽結構層以及複數個記憶體單元。該複數個記憶體單元形成於該絕緣層上覆矽結構之上，其中每一記憶體單元包含一存取電晶體和一閘流體。該存取電晶體是由一第一條狀半導體材料和該存取電晶體的閘極所組成，其中該第一條狀半導體材料形成於該絕緣層上覆矽結構層上的一第一方向，以及該存取電晶體的閘極形成於該絕緣層上覆矽結構層上的一第二方向且覆蓋該第一條狀半導體材料。該閘流體是由一第二條狀半導體材料和該閘流體的閘極所組成，其中該第二條狀半導體材料形成於該絕緣層上覆矽結構層上的第一方向，以及該閘流體的閘極形成於該第二方向且覆蓋該第二條狀半導體材料。該存取電晶體的閘極圍繞該第一條狀半導體材料的至少三面，或該閘流體的閘極圍繞該第二條狀半導體材料的至少三面。
本發明的提供一種具有閘流體的記憶體電路。在該記憶體電路中，因為該記憶體電路內的存取電晶體的閘極和該記憶體電路內的閘流體的閘極的其中至少一具有鰭式結構，所以相較於現有技術，本發明可以很容易地微縮該記憶體電路以進入一高階半導體製程。另外，因為該存取電晶體的閘極和該閘流體的閘極的其中至少一具有鰭式結構，所以本發明可使該存取電晶體和該閘流體開啟時具有較大的導通電流，且因為該存取電晶體的閘極和該閘流體的閘極具有良好的控制效率以及該存取電晶體和該閘流體是形成在該絕緣層上覆矽結構層上，所以本發明可使該存取電晶體和該閘流體關閉時具有較小的漏電流。
請參照第1圖，第1圖是本發明的一實施例所公開的一種具有閘流體(Thyristor)的記憶體電路100的示意圖，其中記憶體電路100包含複數個記憶體單元。另外，第1圖僅顯示該複數個記憶體單元中的一記憶體單元103，以及記憶體電路100內耦接於記憶體單元103的一第一字元線WL1、一第二字元線WL2和一位元線BL。如第1圖所示，記憶體單元103包含一存取電晶體1032和一閘流體1034。其中閘流體1034用以儲存資料，而存取電晶體1032用以對閘流體1034進行存取。當第一字元線WL1以及第二字元線WL2致能時，閘流體1034可被寫入邏輯“1”，第一字元線WL1、第二字元線WL2以及位元線BL致能時，閘流體1034可被寫入邏輯“0”，第一字元線WL1以及位元線BL致能時，位元線BL可通過存取電晶體1032從閘流體1034讀取邏輯“1”，以及僅有第一字元線WL1致能時，位元線BL可通過存取電晶體1032從閘流體1034讀取邏輯“0”。另外，閘流體1034和存取電晶體1032的其餘操作原理是本發明領域具有熟知技藝者所熟知，所以在此不再贅述。
請參照第2圖，第2圖是說明記憶體電路的結構示意圖。如第2圖所示，一條狀半導體材料105形成於一絕緣層上覆矽(silicon-on-insulator, SOI)結構層上的一第一方向108，以及存取電晶體1032的閘極106形成於該絕緣層上覆矽結構層上的一第二方向110且覆蓋條狀半導體材料105，其中第一方向108和第二方向110不平行(例如第一方向108可垂直於第二方向110，或第一方向108和第二方向110可交錯)。如第2圖所示，閘流體1034的閘極206也形成於該絕緣層上覆矽結構層上的第二方向110且也覆蓋條狀半導體材料105。
另外，在本發明的另一實施例中，存取電晶體1032由一第一條狀半導體材料和閘極106所組成，其中該第一條狀半導體材料形成於該絕緣層上覆矽結構層上的第一方向108，以及閘極106形成於該絕緣層上覆矽結構層上的第二方向110且覆蓋該第一條狀半導體材料；閘流體1034由一第二條狀半導體材料和閘極206所組成，其中該第二條狀半導體材料形成於該絕緣層上覆矽結構層上的第一方向108，以及閘極206形成於第二方向110且覆蓋該第二條狀半導體材料，其中該第一條狀半導體材料和該第二條狀半導體材料是同一半導體材料的不同部分。但在本發明的另一實施例中，該第一條狀半導體材料的一端電連接該第二條狀半導體的一端。例如該第一條狀半導體材料的一端通過一接觸(contact or via)電連接該第二條狀半導體的一端。
如第2圖所示，閘極106和閘極206將條狀半導體材料105分成一第一N型摻雜區112、一第一通道區116、一第二N型摻雜區114、一第二通道區214和一第三N型摻雜區216，其中第一N型摻雜區112是存取電晶體1032的汲極以及第二N型摻雜區114是存取電晶體1032的源極，也就是說第一N型摻雜區112(存取電晶體1032的汲極)、第二N型摻雜區114(存取電晶體1032的源極)和閘極106組成存取電晶體1032。如第2圖所示，第二N型摻雜區114另做為閘流體1034的陰極端，以及條狀半導體材料105另包含的一P型摻雜區218耦接於第三N型摻雜區216，其中P型摻雜區218做為閘流體1034的陽極端，以及閘流體1034的陽極端用以接收一參考電壓VREF。也就是說第二N型摻雜區114、第二通道區214、第三N型摻雜區216、P型摻雜區218和閘極206組成閘流體1034。另外，如第2圖所示，第一字元線WL1電連接於存取電晶體1032的閘極106，第二字元線WL2電連接於閘流體1034的閘極206，以及位元線BL電連接於第一N型摻雜區112。
另外，如第2圖所示，存取電晶體1032和閘流體1034是形成在該絕緣層上覆矽結構層上，其中該絕緣層上覆矽結構層包含一基底102和一絕緣層104，且絕緣層104形成於基底102之上，用以防止存取電晶體1032和閘流體1034漏電。另外，在本發明的一實施例中，基底102為一導電性矽基底和一絕緣性矽基底的其中至少之一，且絕緣層104為一氧化層。
如第2圖所示，存取電晶體1032的閘極106具有一鰭式(fin)結構，也就是說存取電晶體1032的閘極106圍繞條狀半導體材料105的至少三面。例如閘極106的鰭式結構可為一普通鰭式結構(如第3A圖)、一三閘極鰭式結構(如第3B圖)、一π閘極鰭式結構(如第3C圖)、一Ω閘極鰭式結構(如第3D圖)或一全繞式(gate-all-around, GAA)閘極鰭式結構(如第3E圖)。如第3A圖所示，閘極106和條狀半導體材料105之間的第一氧化層118可形成一較厚的介電區120來減低轉角區(corner)122的應力與電場，其中，第一氧化層118可為氧化鉿(hafnium oxide, HfO2)、矽酸鉿氧化合物(hafnium silicon oxide, HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride, HfSiON)、氧化鋁(aluminum oxide, Al2O3)、氧化鑭(lanthanum oxide, La2O3)、氧化鉭(tantalum oxide, Ta2O5)等，或其組合。如第3C圖所示，因為閘極106不僅跨越條狀半導體材料105，也跨越絕緣層104的部分，所以第3C圖中的鰭式結構可同時具有不同的臨界值(threshold)。另外，第3D圖的鰭式結構是利用轉角區302增加閘極106和條狀半導體材料105之間的包圍面積，以及第3E圖的鰭式結構則是利用閘極106圍繞條狀半導體材料105的四面以增加閘極106和條狀半導體材料105之間的包圍面積。
另一方面，在閘極106所控制的第一通道區116中，閘極106的寬度越小則存取電晶體1032的導通能力越好，但存取電晶體1032的漏電流就越難抑制，所以本發明是利用第3A-3E圖所示的鰭式結構增加閘極106包圍條狀半導體材料105的面積以增加閘極106的控制效率。因此，在第3A-3E圖中，閘極106不僅可更有彈性地控制條狀半導體材料105的第一通道區116，且可有效地減少第一通道區116的寬度W(如第2圖所示)。另外，在本發明的一實施例中，閘極106是一金屬閘極，且該金屬閘極也可增加閘極106的控制效率。
另外，如第2圖所示，閘流體1034的閘極206也具有一鰭式結構，其實施方式可參考第3A-3E圖，在此不再贅述。另外，如第2圖所示，閘極206和條狀半導體材料105之間具有一第二氧化層220，其中第二氧化層220也可為氧化鉿(hafnium oxide, HfO2)、矽酸鉿氧化合物(hafnium silicon oxide, HfSiO4)、矽酸鉿氮氧化合物(hafnium silicon oxynitride, HfSiON)、氧化鋁(aluminum oxide, Al2O3)、氧化鑭(lanthanum oxide, La2O3)、氧化鉭(tantalum oxide, Ta2O5)等，或其組合。另外，條狀半導體材料105是P型單晶矽材料或P型多晶矽材料。
因為存取電晶體1032的閘極106和閘流體1034的閘極206都具有鰭式結構，所以本發明可以很容易地微縮記憶體電路100以進入高階半導體製程(例如5奈米半導體製程或3奈米半導體製程)。另外，因為存取電晶體1032的閘極106和閘流體1034的閘極206都具有鰭式結構，所以本發明可使閘流體1034和存取電晶體1032開啟時具有較大的導通電流，且因為閘極106和閘極206具有良好的控制效率以及存取電晶體1032和閘流體1034是形成在該絕緣層上覆矽結構層上，所以本發明可使存取電晶體1032和閘流體1034關閉時具有較小的漏電流。另外，具有閘流體(Thyristor)的記憶體電路100的其他優點(例如不需更新(refresh)和容易用傳統互補式金氧半電晶體製程實施)是本發明領域具有熟知技藝者所熟知，所以在此不再贅述。
另外，在本發明的另一實施例中，存取電晶體1032的閘極106和閘流體1034的閘極206的其中至少一具有鰭式結構，也就是說存取電晶體1032的閘極106具有鰭式結構，或閘流體1034的閘極206具有鰭式結構，或是存取電晶體1032的閘極106和閘流體1034的閘極206同時具有鰭式結構。
綜上所述，在本發明所提供的具有閘流體的記憶體電路中，因為該存取電晶體的閘極和該閘流體的閘極的其中至少一具有鰭式結構，所以相較於現有技術，本發明可以很容易地微縮該記憶體電路以進入高階半導體製程。另外，因為該存取電晶體的閘極和該閘流體的閘極的其中至少一具有鰭式結構，所以本發明可使該存取電晶體和該閘流體開啟時具有較大的導通電流，且因為該存取電晶體的閘極和該閘流體的閘極具有良好的控制效率以及該存取電晶體和該閘流體是形成在該絕緣層上覆矽結構層上，所以本發明可使該存取電晶體和該閘流體關閉時具有較小的漏電流。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100‧‧‧記憶體電路
102‧‧‧基底
103‧‧‧記憶體單元
104‧‧‧絕緣層
105‧‧‧條狀半導體材料
106、206‧‧‧閘極
108‧‧‧第一方向
110‧‧‧第二方向
112‧‧‧第一N型摻雜區
114‧‧‧第二N型摻雜區
116‧‧‧第一通道區
118‧‧‧第一氧化層
120‧‧‧介電區
122、302‧‧‧轉角區
214‧‧‧第二通道區
216‧‧‧第三N型摻雜區
218‧‧‧P型摻雜區
220‧‧‧第二氧化層
BL‧‧‧位元線
VREF‧‧‧參考電壓
WL1‧‧‧第一字元線
WL2‧‧‧第二字元線
W‧‧‧寬度
第1圖是本發明的一實施例所公開的一種具有閘流體(Thyristor)的記憶體電路的示意圖。 第2圖是說明記憶體電路的結構示意圖。 第3A-3E圖是說明存取電晶體的閘極的鰭式結構的示意圖。

Claims (17)

  1. 一種具有閘流體(Thyristor)的記憶體電路，包含：複數個記憶體單元，其中每一記憶體單元包含：一存取電晶體；及一閘流體，耦接該存取電晶體；其中該存取電晶體的閘極和該閘流體的閘極的其中至少一具有一鰭式(fin)結構且該鰭式結構圍繞一條狀半導體材料的至少三面中有至少一面所對應的介電區較其餘面所對應的介電區厚。
  2. 如請求項1所述的記憶體電路，其中該存取電晶體用以存取該閘流體所儲存的資料。
  3. 如請求項1所述的記憶體電路，其中該存取電晶體和該閘流體是形成在一絕緣層上覆矽(silicon-on-insulator,SOI)結構層上。
  4. 如請求項3所述的記憶體電路，其中該存取電晶體是由該條狀(strip)半導體材料和該存取電晶體的閘極所組成，該條狀半導體材料形成於該絕緣層上覆矽結構層上的一第一方向，以及該存取電晶體的閘極形成於該絕緣層上覆矽結構層上的一第二方向且覆蓋該條狀半導體材料。
  5. 如請求項4所述的記憶體電路，其中該第一方向與該第二方向不平行。
  6. 如請求項4所述的記憶體電路，其中該條狀半導體材料是一P型矽材 料。
  7. 如請求項4所述的記憶體電路，其中該閘流體是由該條狀半導體材料和該閘流體的閘極所組成，以及該閘流體的閘極形成於該第二方向且覆蓋該條狀半導體材料。
  8. 如請求項4所述的記憶體電路，其中該存取電晶體的閘極和該閘流體的閘極將該條狀半導體材料分成一第一N型摻雜區、一第一通道區、一第二N型摻雜區、一第二通道區和一第三N型摻雜區，其中該條狀半導體材料另包含一P型摻雜區耦接於該第三N型摻雜區。
  9. 如請求項8所述的記憶體電路，其中一位元線電連接於該第一N型摻雜區，一第一字元線電連接於該存取電晶體的閘極，以及一第二字元線電連接於該閘流體的閘極，其中該P型摻雜區接收一參考電壓。
  10. 如請求項3所述的記憶體電路，其中該絕緣層上覆矽結構層包含一基底，且該基底為一導電性矽基底和一絕緣性矽基底的其中至少之一。
  11. 如請求項1所述的記憶體電路，其中該鰭式結構為一普通鰭式結構、一三閘極鰭式結構、一π閘極鰭式結構、一Ω閘極鰭式結構或一全繞式(gate-all-around,GAA)閘極鰭式結構。
  12. 如請求項3所述的記憶體電路，其中該存取電晶體是由一第一條狀半導體材料和該存取電晶體的閘極所組成，該第一條狀半導體材料形成 於該絕緣層上覆矽結構層上的一第一方向，以及該存取電晶體的閘極形成於該絕緣層上覆矽結構層上的一第二方向且覆蓋該第一條狀半導體材料，其中該閘流體是由一第二條狀半導體材料和該閘流體的閘極所組成，該第二條狀半導體材料形成於該絕緣層上覆矽結構層上的第一方向，以及該閘流體的閘極形成於該第二方向且覆蓋該第二條狀半導體材料。
  13. 一種具有閘流體(Thyristor)的記憶體電路，包含：複數個記憶體單元，其中每一記憶體單元包含：一存取電晶體；及一閘流體，耦接該存取電晶體；其中該存取電晶體的閘極和該閘流體的閘極的其中至少一具有一鰭式(fin)結構且該鰭式結構跨越一條狀半導體材料及一絕緣層。
  14. 一種具有閘流體的記憶體電路，包含：一絕緣層上覆矽結構層；及複數個記憶體單元，形成於該絕緣層上覆矽結構之上，其中每一記憶體單元包含：一存取電晶體，由一第一條狀半導體材料和該存取電晶體的閘極所組成，其中該第一條狀半導體材料形成於該絕緣層上覆矽結構層上的一第一方向，以及該存取電晶體的閘極形成於該絕緣層上覆矽結構層上的一第二方向且覆蓋該第一條狀半導體材料；及一閘流體，由一第二條狀半導體材料和該閘流體的閘極所組成，其中該第二條狀半導體材料形成於該絕緣層上覆矽結構層上的第一方向，以及該閘流體的閘極形成於該第二方向且覆蓋該第二條狀半 導體材料；其中該存取電晶體的閘極圍繞該第一條狀半導體材料的至少四面，或該閘流體的閘極圍繞該第二條狀半導體材料的至少四面。
  15. 如請求項14所述的記憶體電路，其中該第一條狀半導體材料電性耦接於該第二條狀半導體材料。
  16. 如請求項14所述的記憶體電路，其中該絕緣層上覆矽結構層包含一基底，且該基底為一導電性矽基底和一絕緣性矽基底的其中至少之一。
  17. 一種具有閘流體的記憶體電路，包含：複數個記憶體單元，其中每一記憶體單元包含：一存取電晶體；及一閘流體，耦接該存取電晶體；其中該存取電晶體的閘極和該閘流體的閘極的其中至少一具有一鰭式結構且該鰭式結構圍繞一條狀半導體材料的至少四面。
TW106143825A 2016-12-13 2017-12-13 具有閘流體的記憶體電路 TWI668803B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662433738P 2016-12-13 2016-12-13
US62/433,738 2016-12-13

Publications (2)

Publication Number Publication Date
TW201822304A TW201822304A (zh) 2018-06-16
TWI668803B true TWI668803B (zh) 2019-08-11

Family

ID=62488367

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143825A TWI668803B (zh) 2016-12-13 2017-12-13 具有閘流體的記憶體電路

Country Status (3)

Country Link
US (1) US10256242B2 (zh)
CN (1) CN108231768A (zh)
TW (1) TWI668803B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12484211B2 (en) 2022-07-04 2025-11-25 Macronix International Co., Ltd. Memory structure with three transistors
TWI817778B (zh) * 2022-07-04 2023-10-01 旺宏電子股份有限公司 記憶體結構

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428569A (en) * 2003-06-05 2004-12-16 Taiwan Semiconductor Mfg Fin device for silicon on chip
US20070012945A1 (en) * 2005-07-15 2007-01-18 Sony Corporation Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104045A (en) * 1998-05-13 2000-08-15 Micron Technology, Inc. High density planar SRAM cell using bipolar latch-up and gated diode breakdown
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US6781907B2 (en) * 2002-06-06 2004-08-24 Micron Technology, Inc. Temperature compensated T-RAM memory device and method
US6897111B2 (en) * 2003-07-28 2005-05-24 Chartered Semiconductor Manufacturing Ltd. Method using quasi-planar double gated fin field effect transistor process for the fabrication of a thyristor-based static read/write random-access memory
US8093107B1 (en) * 2005-06-22 2012-01-10 T-Ram Semiconductor, Inc. Thyristor semiconductor memory and method of manufacture
US7381999B1 (en) * 2005-07-21 2008-06-03 T-Ram Semiconductor, Inc. Workfunction-adjusted thyristor-based memory device
US7277315B2 (en) * 2005-12-14 2007-10-02 Etron Technology, Inc. Multiple power supplies for the driving circuit of local word line driver of DRAM
CN101079424A (zh) * 2006-05-23 2007-11-28 联华电子股份有限公司 集成电路和制作存储单元的方法
US8273617B2 (en) * 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US9331204B2 (en) * 2014-03-13 2016-05-03 Macronix International Co., Ltd. High voltage field effect transistors and circuits utilizing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200428569A (en) * 2003-06-05 2004-12-16 Taiwan Semiconductor Mfg Fin device for silicon on chip
US20070012945A1 (en) * 2005-07-15 2007-01-18 Sony Corporation Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
CN108231768A (zh) 2018-06-29
US20180166445A1 (en) 2018-06-14
US10256242B2 (en) 2019-04-09
TW201822304A (zh) 2018-06-16

Similar Documents

Publication Publication Date Title
US20240224496A1 (en) Memory Device Comprising Electrically Floating Body Transistor
US11974425B2 (en) Memory cell comprising first and second transistors and methods of operating
US10181471B2 (en) Memory cell comprising first and second transistors and methods of operating
JP2848272B2 (ja) 半導体記憶装置
US10367004B2 (en) Vertical ferroelectric thin film storage transistor and data write and read methods thereof
JP6000560B2 (ja) 半導体メモリ装置
US20080237678A1 (en) On-chip memory cell and method of manufacturing same
CN105874578B (zh) 半导体装置、存储器电路、半导体装置制造方法
CN113016077B (zh) 具有具异质结构有源区的铁电晶体管的集成组合件
US12125520B2 (en) Semiconductor memory device
KR20210002369A (ko) 반도체 소자
WO2024032108A1 (zh) 半导体结构、半导体结构的制备方法和半导体存储器
TW201316459A (zh) 動態記憶體結構
WO2024042609A1 (ja) 半導体素子を用いたメモリ装置
TWI668803B (zh) 具有閘流體的記憶體電路
TWI863343B (zh) 半導體記憶裝置
US12317478B2 (en) Semiconductor memory device
US7135745B1 (en) Fin thyristor-based semiconductor device
JPWO2023238370A5 (zh)
KR102651185B1 (ko) 기생채널에 의한 누설전류를 개선하기 위한 나노시트 반도체 소자
CN116711084A (zh) 一种铁电晶体管、存储阵列、存储器及制备方法
TW202446209A (zh) 使用半導體元件的記憶裝置
US12089501B2 (en) Semiconductor structure and fabrication method thereof
KR102742905B1 (ko) Tcam 소자 및 그 동작 방법
US20240243492A1 (en) Memory Cell Comprising First and Second Transistors and Methods of Operating