[go: up one dir, main page]

TWI668867B - 在相同晶圓上之異質接面雙極電晶體裝置的整合方案 - Google Patents

在相同晶圓上之異質接面雙極電晶體裝置的整合方案 Download PDF

Info

Publication number
TWI668867B
TWI668867B TW106105271A TW106105271A TWI668867B TW I668867 B TWI668867 B TW I668867B TW 106105271 A TW106105271 A TW 106105271A TW 106105271 A TW106105271 A TW 106105271A TW I668867 B TWI668867 B TW I668867B
Authority
TW
Taiwan
Prior art keywords
emitter
lna
base
semiconductor structure
wafer
Prior art date
Application number
TW106105271A
Other languages
English (en)
Other versions
TW201820626A (zh
Inventor
卡斯羅 瑞納塔Ａ 卡米羅
夫厚爾 杰恩
豈之 劉
安東尼Ｋ 史塔佩爾
Original Assignee
美商格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格羅方德半導體公司 filed Critical 美商格羅方德半導體公司
Publication of TW201820626A publication Critical patent/TW201820626A/zh
Application granted granted Critical
Publication of TWI668867B publication Critical patent/TWI668867B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/861—Vertical heterojunction BJTs having an emitter region comprising one or more non-monocrystalline elements of Group IV, e.g. amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/645—Combinations of only lateral BJTs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/641—Combinations of only vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/641—Combinations of only vertical BJTs
    • H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors
    • H10P14/3411—
    • H10P14/3454—
    • H10P14/3808—
    • H10P95/90—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10P34/42—

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Bipolar Transistors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

本揭露大體上係關於半導體結構，並且尤指相同晶圓上之異質接面雙極電晶體裝置的整合方案及其製造方法。該結構包括：在晶圓上包含基極、集極與射極之功率放大器(PA)裝置；以及在該晶圓上包含基極、集極與射極之低雜訊放大器(LNA)裝置，該射極與該基極具有相同結晶結構。

Description

在相同晶圓上之異質接面雙極電晶體裝置的整合方案
本揭露大體上係關於半導體結構，並且尤指相同晶圓上之異質接面雙極電晶體裝置的整合方案及其製造方法。
諸如運算與無線通訊裝置等某些應用需要雙極性互補式金屬氧化物半導體(BiCMOS)積體電路。這些應用需要在相同晶圓上整合低雜訊放大器(LNA)裝置與功率放大器(PA)裝置，例如：SiGe異質接面雙極電晶體(HBT)。
然而，LNA裝置與PA裝置會具有不同的效能及最佳化要求。舉例而言，LNA裝置可能需要較高貝他、較高短路電流增益截止頻率(fT)及較低基極電阻器(Rb)。另一方面，PA裝置可能需要較低基極射極電容(Cbe)及較高崩潰電壓(BVceo)(標稱貝他)。
有可能使LNA裝置與PA裝置HBT共用同一基極外形。然而，在此一方法中，僅一個裝置可將效能最佳化，而另一裝置則使用額外佈植或布局將給定的基極外形最佳化。
在本揭露之一態樣中，一種結構包含：在晶圓上包含基極、集極與射極之功率放大器(PA)裝置；以及在該晶圓上包含基極、集極與射極之低雜訊放大器(LNA)裝置，該射極與該基極具有相同結晶結構。
在本揭露之一態樣中，一種結構包含：具有基極、射極與集極區之功率放大器(PA)裝置；以及包含基極、射極與集極區之低雜訊放大器(LNA)，該LNA之該基極包含與該PA裝置之該基極不同的結晶結構。
在本揭露之一態樣中，一種方法包含：形成位在晶圓上之功率放大器(PA)裝置；使用與該PA裝置相同的材料層及蝕刻程序形成位在該相同晶圓上相鄰於該PA裝置處之低雜訊放大器(LNA)裝置；形成位在該LNA裝置上方同時保護該PA裝置之非晶材料；退火位在該LNA裝置上方之該非晶材料；以及再結晶該LNA裝置之該非晶材料，使得該LNA裝置之射極與基極將會具有相同結晶結構。
100‧‧‧結構
105‧‧‧介電層
110、135‧‧‧射極
115、140‧‧‧基極
120‧‧‧STI結構
125、145‧‧‧集極
130‧‧‧PA裝置
150‧‧‧LNA裝置
155、156‧‧‧非晶材料
160‧‧‧半導體晶圓材料
165‧‧‧雷射
170‧‧‧間隔物
本揭露乃是藉由本揭露例示性具體實施例的非限制性實施例，參照註記的複數個圖式，在以下詳細說明中作說明。
第1圖根據本揭露之態樣，展示整合於同一晶圓上之異質接面雙極電晶體(HBT)(例如：功率放大器(PA)裝置及低雜訊放大器(LNA)裝置)、及各別製作程序。
第2圖根據本揭露之態樣，展示具有包含非晶材料之LNA裝置之相同晶圓上整合之HBT、及各別製作程序。
第3圖根據本揭露之態樣，展示LNA裝置之具有已熔化非晶材料之HBT、及各別製作程序。
第4圖根據本揭露之態樣，展示具有非晶材料之替代HBT、及各別製作程序。
本揭露大體上係關於半導體結構，並且尤指相同晶圓上之多個異質接面雙極電晶體(HBT)裝置的整合方案及其製造方法。在更特定具體實施例中，HBT裝置整合包括用於諸HBT的其中一者(例如：低雜訊放大器(LNA)裝置)之選擇性熔化程序。舉例而言，在本揭露之特定態樣中，搭配(多種)額外佈植提供LNA裝置之選擇性熔化雷射退火程序，以符合相同晶圓上LNA裝置與功率放大器(PA)裝置兩者之要求。在具體實施例中，亦可對LNA裝置之射極結構施加預非晶化植入物；然而，並不對PA裝置施加此預非晶化植入物。
在具體實施例中，可利用不同的射極及/或基極形成程序在同一晶圓上形成兩種不同的HBT，用以最佳化PA裝置與LNA裝置兩者之效能。舉例而言，在具體實施例中，射極預非晶化植入物可與雷射熔化一起用於調協LNA裝置之電氣特性。在進一步具體實施例中，列入考量範圍內的是預非晶化HBT之射極，然後利用雷射熔化程 序來調協PA與LNA裝置的電氣特性。再者，本文中所述之方法在相同晶圓上以相同程序獨立地調協HBT的射極電阻及貝他。本文中所述之方法也獨立地調協並控制LNA裝置之射極-基極(E-B)電容、及/或在相同晶圓上以相同程序獨立地調協LNA裝置之基極電阻。
在具體實施例中，可對整個晶圓施用選擇性雷射退火。透過此方法，可在低於結晶矽的溫度下，使非晶材料之射極熔化，以達到較高足夠雷射流暢性。在進一步具體實施例中，可對LNA裝置選擇性地施用選擇性雷射退火，但不會對PA裝置造成影響。另外，在進一步具體實施例中，僅使非晶矽(a-Si)熔化但不會產生效應，亦即，使PA裝置之射極的多晶Si或單晶Si熔化。在具體實施例中，選擇性雷射退火(即熔化)可使砷(As)重分佈，並且提升As射極活化，這可提升LNA裝置之貝他。此重分佈不會在PA裝置上出現，因為此裝置會降低集極對射極崩潰電壓(BVceo)。再者，此雷射退火也會降低射極電阻而有助於提升fT。
本揭露之結構可使用若干不同工具以若干方式來製造。不過，大體上，方法及工具乃用於形成尺寸屬微米及奈米級之結構。用於製造本揭露之結構的方法(即技術)已由積體電路(IC)技術所採用。舉例而言，此等結構乃建置於晶圓上，並且在晶圓的頂端藉由光微影製程所圖型化之材料膜中實現。特別的是，製作該等結構使用了三個基本建構塊：(i)在基材上沉積材料薄膜，(ii)藉由光微影 成像術在膜上塗敷圖型化遮罩，以及(iii)選擇性地對遮罩進行膜之蝕刻。
第1圖根據本揭露之態樣展示一種結構及各別製作程序。更具體地說，第1圖展示結構100，其包含功率放大器(PA)裝置130及低雜訊放大器(LNA)裝置150(例如：異質接面雙極電晶體(HBT))。PA裝置130及LNA裝置150可一起形成在由任何合適的半導體晶圓材料160(例如：Si)所組成之晶片上，但其它材料也在本文的考量範圍內，其上製作給定之功能電路。舉例而言，HBT 100可由習知的互補式金屬氧化物半導體(CMOS)構造來施作。
仍請參閱第1圖，結構100包括用以使PA裝置130與LNA裝置150隔離之淺溝槽隔離(STI)結構120。除了其它合適的實施例以外，STI結構120還可由任何合適的絕緣體材料所製成，例如：SiO2材料。如第1圖所示，可使用所屬技術領域中具有通常知識者已知的習知微影、蝕刻及沉積程序，形成相鄰於PA裝置130及LNA裝置150的STI結構120。
在具體實施例中，PA裝置130包括射極110、基極115與集極125，全都是藉由習知的CMOS程序所形成，例如：沉積材料並使用微影及蝕刻程序將材料圖型化。射極110可由多晶矽(多晶Si)或單晶矽所構成。射極110亦包括n型摻質。除了其它合適的實施例以外，這些射極n型摻質之實施例還包括砷(As)、磷(P)及Sb。除了其它合適的實施例以外，基極115還可由矽或矽鍺(SiGe) 材料所組成。集極125可由主體矽或矽絕緣體(SOI)材料所組成。
LNA裝置150亦包括射極135、基極140與集極145，是由與PA裝置130相同的材料所組成。在具體實施例中，射極135、基極140及集極145與PA裝置130之射極110、基極115及集極125在相程序同時形成。再者，由於後續進行佈植及退火程序，因此可將射極110形成為多結晶射極，並且可將射極135形成為單晶射極，反之亦然。亦即，本文中提供的程序導致射極110可與下層基極材料(例如：基極115)具有相同的結晶結構。舉例而言，在預非晶化植入物(PAI)、雷射熔化及冷却程序之後，射極可再結晶，使得LNA裝置150可具有可以是Si或SiGe之單晶射極，而PA裝置130僅具有多晶Si射極。
在具體實施例中，基極115及基極140分別可以是位在集極(Si)區125、145上方之p摻雜本質基極。基極115、140位在集極區上方的部分將會是單晶；而位在STI區115上方的外質基極乃沉積為多晶。更具體地說，如所屬技術領域中具有通常知識者將理解的是，p摻雜基極材料在沉積時，將會在矽上方生長為單晶，並且在STI上方生長為多晶。
仍請參閱第1圖，介電層105包覆LNA裝置150及PA裝置130，乃藉由習知的沉積方法所形成，例如：化學氣相沉積(CVD)。可選擇性地移除介電層105以曝露LNA裝置150的某些區域。舉例而言，如第1圖所示， 將LNA裝置150之射極135包覆的介電層105可藉由例如反應性離子蝕刻(RIE)之蝕刻程序來移除以使射極135曝露。更具體地說，光阻乃於介電層105上形成，然後曝露至能量(光)以在射極135上方形成開口。接著進行反應性離子蝕刻(RIE)程序，將介電層105移除以使射極135曝露。接著藉由習知的條化劑(stripant)或氧氣灰化將阻劑移除。
在第2圖中，對LNA裝置150之射極135添加植入物以形成非晶材料155。植入物可以是鍺(Ge)或其它合適的材料。舉例而言，植入物可以是As、P及Sb，並與Ge組合。這些附加的植入物可提升射極135中的n+濃度，以使得在具體實施例中，射極135可比射極110具有更高的n型摻質濃度。在具體實施例中，PA裝置130上方之介電層105可用於防止在PA裝置130上佈植植入物或摻質。
在具體實施例中，植入物可以是預非晶化植入物(PAI)，用來使射極135之矽非晶化，形成非晶材料155。PAI可具有約40千電子伏特(KEV)之能量，總佈植劑量約為1E15。植入物若含有As，則As可就夠高的劑量而非晶化。如應該理解的是，射極135之非晶化可使As重分佈，並且提升As射極活化，這可提升LNA裝置150之貝他。如已知，升高的LNA裝置之貝他得改善雜訊指數(NF)。然而，PA裝置130由於仍受到介電層105阻隔，因此將不會受此佈植程序影響，此佈植程序可能按另一種方式降低 其集極對射極崩潰電壓(BVceo)。
在進一步具體實施例中，植入物可以是另一物種，例如僅Ge PAI、或Ge PAI加上另外的As/P/Sb，端視射極135之厚度而定。按照這種方式，舉例而言，可將此佈植程序調協為在射極135之上1/2至1/3區域中具有摻質。在任何情境中，移除射極135上方之介電層而可出現植入物之佈植。在佈植程序期間，介電層105之厚度將會防止植入物影響HBT 100的其它區域，例如：PA裝置130。
第3圖展示使用雷射165之選擇性雷射退火(LSA)技巧。在具體實施例中，雷射165將會選擇性地退火已曝露非晶材料155。舉例而言，在具體實施例中，雷射165可僅聚焦於非晶材料155上，或可雷射退火整個結構100，以介電層105來保護PA裝置130之層件。選擇雷射165用以退火(例如：熔化)非晶材料155(諸如非晶矽區域)之溫度。舉例而言，雷射165之溫度範圍可為約250℃至1414℃，較佳為約800℃至1000℃。非晶材料155一旦熔化，移除雷射退火源時便可再結晶。憑藉LSA技巧之施用，摻質將會在非晶材料155中均勻地重分佈，從而導致射極135再結晶，而與基極140之下層材料之結晶結構匹配。
如第3圖所示，對PA裝置130及LNA裝置150兩者施用雷射165。由於從雷射165射出的雷射光束熱量不足，因此PA裝置130之射極110之多晶或單晶材料並未熔化。另一方面，來自雷射165之雷射光束將會直接 射到射極135上，並且具體而言，射到非晶材料155上。這可使非晶材料155熔化。冷却時，非晶射極材料155再結晶成具有重分佈摻雜輪廓，從而導致可調協之射極135(其將與下層材料具有相同的結晶結構)。
藉由佈植射極135，然後使產生之非晶材料155熔化，可調協射極135之增益。然而，射極110之增益不如射極135一般顯著受到影響，因為射極110未熔化。然而，來自雷射光束之額外熱循環可能對射極110中之摻質活化造成影響，藉此推移裝置貝他。因此，按照這種方式，可將射極110之增益與射極135之增益調協成不同。另外，射極135可具有提升之貝他，還具有降低之射極電阻，這可改善fT。然而，就PA裝置的觀點來看，貝他提升並不理想，因為BVceo會因而降低。
此外，由於PA裝置130中未出現熔化現象，相較於INA裝置150之射極135，射極110中的摻質也會具有不同的分布。因此，由於此選擇性退火的關係，可將PA裝置130之射極接面110與LNA裝置150之射極接面135調協成不同。按照這種方式，可獨立地調協PA裝置130與INA裝置150，並且可同時最佳化PA裝置130與LNA裝置150。舉例而言，藉由實施本文中所述的程序，LNA裝置150可具有更高的電流增益貝他。雷射退火亦有助於改善LNA裝置150之基極中的摻質活化，藉以降低基極電阻。更高的貝他及更低的RB導致雜訊指數(NF)提升，致使LNA裝置150的雜波剖面更低。
仍請參閱第3圖，選擇性退火亦可用於獨立地調節射極135之砷擴散。這容許控制使LNA裝置150之LNA效能最佳化所需之射極-基極(E-B)接面位置。另外，退火可使PA裝置130之射極-本質層更厚，導致基極-射極(B-E)接面電容(Cbe)降低，並且提升貝他控制。
請參閱第4圖，亦可使LNA裝置150之基極140曝露(還有射極135)於退火(熔化)程序。類似於第1圖所示之蝕刻程序，將LNA裝置150之射極135包覆的介電層105可遭受移除，使射極135曝露。蝕刻程序可包括等向性蝕刻，用以將基極140之側壁移除，並且留下使射極135與基極140分開的間隔物170。在具體實施例中，後續程序期間(例如：退火)，間隔物170將會保護介於射極135與基極140之間的接面。可對射極135施加Ge(或其它物種)之預非晶化植入物(PAI)，分別形成非晶材料155與基極140以形成非晶材料156。亦即，PAI亦可使基極140之矽非晶化以形成第4圖所示之非晶材料156。與第2圖所述之程序形成對比，本揭露之此態樣中不需要後續的摻質佈植。
仍請參閱第4圖，非晶材料155及156將會使用雷射165以選擇性雷射退火(LSA)技巧來選擇性地熔化。非晶材料155及156一旦熔化，便會在移除雷射退火源時再結晶，導致射極135及部分基極140再結晶。藉由熔化非晶材料155及156，由於改善了非晶材料155及156中的摻質活化，因此可使基極140之基極電阻(Rb)更低且 射極電阻(Re)也更低。在具體實施例中，雷射165只會影響非晶材料155及156，而介電層105則會保護HBT 100之其餘部分。可預見的是，非晶材料156熔化之後，於再結晶期間，非晶材料156由於與多晶或單晶本質基極區140接觸，因此將會變為多晶或單晶，匹配如同本質基極140的結構。
在本文中所述之任何態樣中，LSA技巧之雷射165可實施2x2um之雷射光束光點尺寸、及約0.3um的定位準確度。另外，LSA技巧比使用額外的佈植及習知的快速熱退火(RTA)更理想。如應該理解的是，RTA將會防止快速足夠的升溫率而無法實現快速線性偏振消光率(LPER)，導致顯著擴散。相比之下，LSA技巧可實現快速LPER，並且相對較快地將原子鎖固就位。
再者，LSA退火技巧可施用於整個晶圓，或替代地僅熔化非晶矽(a-Si)而不產生效應，亦即熔化射極135之多晶Si或單晶Si。在替代具體實施例中，可將LNA裝置150局部退火。另外，可使多個LNA裝置150對準以使雷射進行更簡易的光柵掃描。另外，基極(Xb)140可連同射極135出現預非晶化及再結晶。
本方法如以上所述，係用於製作積體電路晶片。產生之積體電路晶片可由製造商以空白晶圓形式(也就是說，作為具有多個未封裝晶片的單一晶圓)、當作裸晶粒、或以封裝形式來配送。在後例中，晶片乃嵌裝於單晶片封裝(例如：塑膠載體，有導線黏貼至主機板或其它更高 層次載體)中、或多晶片封裝(例如：具有表面互連或埋置型互連任一者或兩者的陶瓷載體)中。在任一例子中，該晶片接著與其它晶片、離散電路元件、及/或其它信號處理裝置整合成下列之部分或任一者：(a)諸如主機板之中間產品，或(b)最終產品。最終產品可以是任何包括積體電路晶片的產品，範圍涵蓋玩具及其它具有顯示器、鍵盤或其它輸入裝置的低階應用至進階電腦產品、以及中央處理器。
本揭露之各項具體實施例已為了說明而介紹，但不是意味著窮舉或受限於所揭示的具體實施例。許多修改及變例對於所屬技術領域中具有通常知識者將會顯而易知，但不會脫離所述具體實施例的範疇及精神。本文中使用的術語是為了最佳闡釋具體實施例之原理、對市場出現之技術所作的實務應用或技術改良、或讓所屬技術領域中具有通常知識者能夠理解本文中所揭示之具體實施例而選擇。

Claims (19)

  1. 一種半導體結構，其包含：功率放大器(PA)裝置，在晶圓上包含基極、集極與射極；以及低雜訊放大器(LNA)裝置，在該晶圓上包含基極、集極與射極，該射極與該基極具有相同結晶結構，其中，該PA裝置之該射極與該LNA裝置之該基極具有不同晶體結構。
  2. 如申請專利範圍第1項所述之半導體結構，其中，該基極是SiGe材料或Si材料。
  3. 如申請專利範圍第1項所述之半導體結構，其中，該射極是摻雜與退火材料。
  4. 如申請專利範圍第1項所述之半導體結構，其中，該射極與該基極是單結晶結構。
  5. 如申請專利範圍第1項所述之半導體結構，其中，該LNA裝置之該射極包括濃度比該PA裝置之該射極之n型摻質濃度更高之n型摻質。
  6. 如申請專利範圍第5項所述之半導體結構，其中，該LNA裝置之該等n型摻質均勻地分布。
  7. 如申請專利範圍第5項所述之半導體結構，其中，該等n型摻質包括As、P及Sb其中一者。
  8. 如申請專利範圍第1項所述之半導體結構，其中，該LNA裝置之該射極相對該PA裝置之該射極具有降低之電阻。
  9. 如申請專利範圍第1項所述之半導體結構，其中，該LNA裝置之該射極是再結晶半導體。
  10. 一種半導體結構，其包含：位在晶圓上的功率放大器(PA)裝置；以及位在該晶圓上且相鄰於該PA裝置處的低雜訊放大器(LNA)裝置；其中，該PA裝置具有基極、射極與集極區，該LNA裝置包含基極、射極與集極區，該LNA裝置之該基極包含與該PA裝置之該基極不同的結晶結構，以及該PA裝置之該射極與該LNA裝置之該基極具有不同晶體結構。
  11. 如申請專利範圍第10項所述之半導體結構，其中，該LNA裝置之該射極相對該PA裝置之該射極具有降低之電阻。
  12. 如申請專利範圍第10項所述之半導體結構，其中，該LNA裝置之該射極包括濃度比該PA裝置之該射極之n型摻質濃度更高之n型摻質。
  13. 如申請專利範圍第12項所述之半導體結構，其中，該LNA裝置之該射極具有與該LNA裝置之該基極相同的結晶結構。
  14. 如申請專利範圍第13項所述之半導體結構，其中，該LNA裝置之該射極是由摻雜SiGe或Si的材料所組成。
  15. 如申請專利範圍第10項所述之半導體結構，其中，該PA裝置具有比該LNA裝置更厚的射極-本質層。
  16. 如申請專利範圍第10項所述之半導體結構，其復包含位在STI區上方之再結晶外質基極層。
  17. 一種製作半導體結構之方法，其包含：形成位在晶圓上之功率放大器(PA)裝置；使用與該PA裝置相同的材料層及蝕刻程序形成位在該相同晶圓上相鄰於該PA裝置處之低雜訊放大器(LNA)裝置；形成位在該LNA裝置的基極和射極上方之非晶材料，並同時保護該PA裝置；退火位在該LNA裝置上方之該非晶材料，使得該PA裝置之射極與該LNA裝置之基極具有不同晶體結構；以及再結晶該LNA裝置之該非晶材料，使得該LNA裝置之射極與基極將會具有相同結晶結構。
  18. 如申請專利範圍第17項所述之方法，其中，該退火是選擇雷射退火。
  19. 如申請專利範圍第17項所述之方法，其中，該退火是整個晶圓上方之雷射退火。
TW106105271A 2016-11-23 2017-02-17 在相同晶圓上之異質接面雙極電晶體裝置的整合方案 TWI668867B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/360,295 US10153361B2 (en) 2016-11-23 2016-11-23 Heterojunction bipolar transistor device integration schemes on a same wafer
US15/360,295 2016-11-23

Publications (2)

Publication Number Publication Date
TW201820626A TW201820626A (zh) 2018-06-01
TWI668867B true TWI668867B (zh) 2019-08-11

Family

ID=61083698

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106105271A TWI668867B (zh) 2016-11-23 2017-02-17 在相同晶圓上之異質接面雙極電晶體裝置的整合方案

Country Status (4)

Country Link
US (1) US10153361B2 (zh)
CN (1) CN108091652B (zh)
DE (1) DE102017202302B3 (zh)
TW (1) TWI668867B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120032233A1 (en) * 2010-08-05 2012-02-09 Qian Wensheng Silicon-germanium heterojunction bipolar transistor and manufacturing method of the same
US20120074465A1 (en) * 2010-09-26 2012-03-29 Chen Fan Silicon-germanium heterojunction bipolar transistor
US20130210210A1 (en) * 2007-04-30 2013-08-15 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor structure and method
US20140151750A1 (en) * 2012-11-30 2014-06-05 International Business Machines Corporation Heterojunction bipolar transistor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355544B1 (en) 2000-07-20 2002-03-12 National Semiconductor Corporation Selective high concentration doping of semiconductor material utilizing laser annealing
JP4056226B2 (ja) * 2001-02-23 2008-03-05 株式会社ルネサステクノロジ 半導体装置
US20020192914A1 (en) 2001-06-15 2002-12-19 Kizilyalli Isik C. CMOS device fabrication utilizing selective laser anneal to form raised source/drain areas
KR100833491B1 (ko) * 2005-12-08 2008-05-29 한국전자통신연구원 임베디드 상변화 메모리 및 그 제조방법
US8450179B2 (en) 2006-02-02 2013-05-28 Texas Instruments Deutschland Gmbh Semiconductor device having a first bipolar device and a second bipolar device and method for fabrication
US7656002B1 (en) * 2007-11-30 2010-02-02 Rf Micro Devices, Inc. Integrated bipolar transistor and field effect transistor
US8603885B2 (en) 2011-01-04 2013-12-10 International Business Machines Corporation Flat response device structures for bipolar junction transistors
GB201110019D0 (en) 2011-06-15 2011-07-27 Optilume Ltd Electrical connection means
CN102412149B (zh) * 2011-08-22 2013-07-24 上海华虹Nec电子有限公司 低噪声的锗硅异质结双极晶体管制作方法
CN104576715A (zh) * 2014-07-24 2015-04-29 上海华虹宏力半导体制造有限公司 锗硅异质结双极晶体管及制造方法
US9847408B1 (en) * 2016-06-21 2017-12-19 Globalfoundries Inc. Fabrication of integrated circuit structures for bipolor transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130210210A1 (en) * 2007-04-30 2013-08-15 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor structure and method
US20120032233A1 (en) * 2010-08-05 2012-02-09 Qian Wensheng Silicon-germanium heterojunction bipolar transistor and manufacturing method of the same
US20120074465A1 (en) * 2010-09-26 2012-03-29 Chen Fan Silicon-germanium heterojunction bipolar transistor
US20140151750A1 (en) * 2012-11-30 2014-06-05 International Business Machines Corporation Heterojunction bipolar transistor

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
odern SemoconductorDevice Physics, edited by S. M.^&rn^Sze, 1998年出版
odern SemoconductorDevice Physics, edited by S. M.^&rn^Sze, 1998年出版 *

Also Published As

Publication number Publication date
CN108091652A (zh) 2018-05-29
TW201820626A (zh) 2018-06-01
DE102017202302B3 (de) 2018-02-22
US10153361B2 (en) 2018-12-11
US20180145160A1 (en) 2018-05-24
CN108091652B (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
US8067805B2 (en) Ultra shallow junction formation by epitaxial interface limited diffusion
JP5603917B2 (ja) 半導体装置及び半導体装置の製造方法
US12324227B2 (en) Heterojunction bipolar transistor with buried trap rich isolation region
JP2009517885A (ja) 傾斜式プレアモルファス化による歪みトランジスタの結晶欠陥低減化技術
CN113363309B (zh) 高电阻率半导体层中的富陷阱层
US20250015128A1 (en) Heterojunction bipolar transistor with buried trap rich isolation region
JP2009539248A (ja) バイポーラ接合トランジスタのためのコレクタ基板静電容量を減少させる構造体および方法
US6759303B1 (en) Complementary vertical bipolar junction transistors fabricated of silicon-on-sapphire utilizing wide base PNP transistors
JP2013545303A (ja) Ｂｊｔ電流利得を改善するための低温インプラント
TWI668867B (zh) 在相同晶圓上之異質接面雙極電晶體裝置的整合方案
US6864517B2 (en) Bipolar structure with two base-emitter junctions in the same circuit
CN101288159B (zh) 具有多晶硅电极的半导体器件
CN112349730A (zh) 在一个或多个埋置多晶层上方的鳍式场效应晶体管
JP2000260728A (ja) 半導体装置の製造方法
US20080280414A1 (en) Systems and Methods for Fabricating Vertical Bipolar Devices
JP3041886B2 (ja) 半導体装置の製造方法
JP2000311958A (ja) 半導体集積回路装置の製造方法
US7101746B2 (en) Method to lower work function of gate electrode through Ge implantation
CN117995894A (zh) 具有非晶半导体区的异质结双极晶体管
JP2008166431A (ja) 接合型電界効果トランジスタ及びその製造方法及び半導体装置