[go: up one dir, main page]

TWI667881B - 上電清除電路 - Google Patents

上電清除電路 Download PDF

Info

Publication number
TWI667881B
TWI667881B TW108104546A TW108104546A TWI667881B TW I667881 B TWI667881 B TW I667881B TW 108104546 A TW108104546 A TW 108104546A TW 108104546 A TW108104546 A TW 108104546A TW I667881 B TWI667881 B TW I667881B
Authority
TW
Taiwan
Prior art keywords
circuit
resistor
power
voltage
transistor
Prior art date
Application number
TW108104546A
Other languages
English (en)
Other versions
TW202030980A (zh
Inventor
李政道
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW108104546A priority Critical patent/TWI667881B/zh
Application granted granted Critical
Publication of TWI667881B publication Critical patent/TWI667881B/zh
Priority to CN201911365011.9A priority patent/CN111555741B/zh
Publication of TW202030980A publication Critical patent/TW202030980A/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K2017/226—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in bipolar transistor switches

Landscapes

  • Electronic Switches (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一種上電清除電路，其包含：能隙電壓產生電路、分壓電路、共閘極比較電路以及遲滯緩衝器。能隙電壓產生電路連接於電源端及接地端之間，其包含：取電迴路、穩壓電路以及回授迴路；分壓電路連接於電源及接地端之間；共閘極比較電路連接於該電源及該接地端之間；遲滯緩衝器係連接於回授迴路，遲滯緩衝器根據回授迴路之電壓進行遲滯緩衝，進而產生上電清除訊號。

Description

上電清除電路
本發明係涉及一種上電清除電路，尤其是涉及一種具有固定能隙電壓且結構精簡之上電清除電路。
在設計電路時，往往會加入重置機制，以避免在開啟電源之初，電力上昇卻未達各元件的工作電壓狀態下，導致系統元件邏輯錯誤。
參考第1圖，其繪示根據習知技術之上電清除電路之一實例。上電清除電路100係以一般提供能隙(band-gap)電壓電路改良以實現上電清除重置的特性，但其最終並不提供穩態能隙電壓。
參考第2圖，其繪示根據習知技術之上電清除電路之另一實例。上電清除電路200具體地以能隙電壓電路搭配比較器201來實現上電清除重置的特性，其相較於上電清除電路100得以提供穩態能隙電壓，然其比較器201配置複雜，耗費晶片面積及成本。
有鑑於上述習知技術的問題，本發明係提供一種上電清除電路，其包含：能隙電壓產生電路、分壓電路、共閘極比較電路以及遲滯緩衝器。能隙電壓產生電路連接於電源端及接地端之間，並產生能隙電壓，能隙電壓產生電路包含：取電迴路、穩壓電路以及回授迴路，取電迴路連接至電源端，穩壓電路連接於取電迴路與接地端之間，回授迴路連接於穩壓電路及取電迴路之間，其中，取電迴路包含開關，開關包含輸入端、輸出端以及控制端，輸入端連接於電源端，輸出端連接於穩壓電路，控制端連接於回授迴路，且控制端係控制開關由輸入端至輸出端之導通程度，以於穩壓電路及取電迴路之間產生能隙電壓；分壓電路連接於電源端並包括一分壓點；共閘極比較電路連接於電源及接地端之間，並包含第一電晶體、第二電晶體、第一參考電流源以及第二參考電流源，第一電晶體串接於取電迴路與穩壓電路之間，第二電晶體之汲極以及閘極係相連接，並且與第一電晶體以共閘極方式連接，第一參考電流源係連接於電源端及第二電晶體之間，第二參考電流源係連接於第二電晶體與接地端之間，且第二參考電流源與第二電晶體連接之一端係電性連接於該分壓點；遲滯緩衝器係連接於回授迴路，遲滯緩衝器根據回授迴路之電壓進行遲滯緩衝，進而產生上電清除訊號。
較佳地，穩壓電路可以包含誤差放大器。
較佳地，分壓電路可以包含第一電阻以及與第一電阻串接之第二電阻，分壓點位於第一電阻與第二電阻的連接處，分壓電路在分壓點產生分壓電壓。
較佳地，穩壓電路可以包含第三電阻、第四電阻、第五電阻、第六電阻、第三電晶體以及第四電晶體；其中第三電阻串接第四電阻，且誤差放大器之正端輸入連接在第三電阻以及第四電阻之間；第六電阻串接於第五電阻以及誤差放大器之負端輸入之間；第三電阻連接正端輸入之一端之相對另一端連接第五電阻以及第六電阻之間；第三電晶體連接於第四電阻連接正端輸入之一端之相對另一端以及接地端之間；以及第四電晶體連接於負端輸入以及接地端之間。
較佳地，第五電阻可以連接第一電晶體，誤差放大器之輸出端連接控制端。
較佳地，開關可以是電晶體，輸入端係電晶體之源極，輸出端係電晶體之汲極，且控制端係電晶體之閘極。
較佳地，遲滯緩衝器可以包含兩個反向器。
較佳地，第一電阻以及第二電阻可以是可變電阻。
較佳地，能隙電壓產生電路之穩態電壓可以是1.2伏特。
較佳地，第一電阻以及第二電阻之電阻值可以相等。
較佳地，電源之電壓可以至少2伏特。
為利貴審查委員瞭解本發明之技術特徵、內容與優點及其所能達成之功效，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的申請專利範圍，合先敘明。
請參考第3圖，第3圖係繪示根據本發明一實施例之上電清除電路。
上電清除電路300包含：能隙電壓產生電路301、分壓電路302、共閘極比較電路303以及遲滯緩衝器304。
其中，能隙電壓產生電路301連接於電源端VDD及接地端之間，並產生能隙電壓，能隙電壓產生電路301包含：取電迴路3011、穩壓電路3012以及回授迴路3013，取電迴路3011連接至電源端，穩壓電路3012連接於取電迴路3011與接地端之間，回授迴路3013連接於穩壓電路3012及取電迴路3011之間，其中，取電迴路3011包含開關3010，開關3010包含輸入端、輸出端以及控制端(未示出)，輸入端連接於電源端VDD，輸出端連接於穩壓電路3012，控制端連接於回授迴路3013，且控制端係控制開關由輸入端至輸出端之導通程度，以於穩壓電路3012及取電迴路3011之間產生能隙電壓。
分壓電路302連接於電源及接地端之間，分壓電路302包含第一電阻R1以及與第一電阻R1串接之第二電阻R2，在一實施例之中，分壓電路302的第一電阻R1與第二電阻R2的連接處為分壓點，在分壓點上產生分壓電壓V A。
共閘極比較電路303連接於電源VDD及接地端之間，並包含第一電晶體3031、第二電晶體3032、第一參考電流源3033以及第二參考電流源3034，第一電晶體3031串接於取電迴路3011與穩壓電路3012之間，第二電晶體3032之汲極以及閘極係相連接，並且與第一電晶體3031以共閘極方式連接，第一參考電流源3033係連接於電源端VDD及第二電晶體3032之間，第二參考電流源3034係連接於第二電晶體3032與接地端之間，且第二參考電流源3034與第二電晶體3032連接之一端係電性連接於第一電阻R1及第二電阻R2之間。
遲滯緩衝器304係連接於回授迴路3013，遲滯緩衝器304根據回授迴路3013之電壓進行遲滯緩衝，進而產生上電清除訊號。
根據本發明一實施例，穩壓電路3012包含誤差放大器3014、第三電阻3015、第四電阻3016、第五電阻3017、第六電阻3018、第三電晶體3019以及第四電晶體3020；其中第三電阻3015串接第四電阻3016，且誤差放大器3014之正端輸入連接在第三電阻3015以及第四電阻3016之間；第六電阻3018串接於第五電阻3017以及誤差放大器3014之負端輸入之間；第三電阻3015連接誤差放大器3014之正端輸入之一端之相對另一端連接第五電阻3017以及第六電阻3018之間；第三電晶體3019連接於第四電阻3016連接誤差放大器3014之正端輸入之一端之相對另一端以及接地端之間；以及第四電晶體3020連接於誤差放大器3014之負端輸入以及接地端之間。第五電阻3017連接第一電晶體3031，誤差放大器3014之輸出端連接控制端。開關3010是一電晶體，輸入端係電晶體之源極，輸出端係電晶體之汲極，且控制端係電晶體之閘極。在一實施例之中，開關3010、第一電晶體3031以及第二電晶體3032可為金氧半場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)，第三電晶體3019以及第四電晶體3020可為雙極性電晶體(bipolar junction transistor，BJT)，但不限制於此。
請同時參照第3圖以及第4圖，第4圖繪示根據第3圖所示實施例之上電清除電路之電壓曲線。如第4圖所示，上電清除電路300產生精準之上電清除訊號POC，同時當在電源VDD上升後，能一直保有穩態的能隙電壓BG。其中，隨著電源VDD慢慢啟動，能隙電壓BG也慢慢啟動，使得誤差放大器3014一開始負端電壓IN-大於正端電壓IN+，經過遲滯緩衝器304產生輸出為負，上電清除訊號POC為負；當誤差放大器3014電壓慢慢提高，剛好是精準之電源VDD的設定值，此時正端電壓IN+緩緩等於負端電壓IN-，此時產生一輸出電壓，經過遲滯緩衝器304，產生輸出為正，上電清除訊號POC的大小等於電源VDD。
參照第4圖，當電源爬升且處於階段A時，能隙電壓BG並非穩態，誤差放大器3014負端電壓IN-大於正端電壓IN+，此時OPOUT訊號為low，且電流Ip大於電流In，遲滯緩衝器304產生之上電清除訊號POC為負。當處於階段B時，能隙電壓BG是穩態，誤差放大器3014負端電壓IN-等於正端電壓IN+，此時OPOUT訊號為high，且電流Ip等於電流In，遲滯緩衝器304產生之上電清除訊號POC為正。
請同時參照第3圖以及第4圖，根據本發明一實施例，能隙電壓產生電路301之穩態電壓是1.2伏特，且第一電阻R1及第二電阻R2相等(R1=R2)，由於分壓電壓V A=VDD*R1/(R2+R1)，當電源VDD為2伏特，分壓電壓V A為1伏特，其小於能隙電壓BG穩態點(1.2伏特)，電流Ip大於電流In，且誤差放大器3014負端電壓IN-大於正端電壓IN+，OPOUT訊號為low，遲滯緩衝器304產生之上電清除訊號POC為負。當電源VDD繼續爬升直到分壓電壓V A等於或大於能隙電壓BG穩態點(1.2伏特)，電流Ip等於電流In，且誤差放大器3014負端電壓IN-等於正端電壓IN+，OPOUT訊號為high，遲滯緩衝器304產生之上電清除訊號POC為正。
如上所述，第一電阻R1及第二電阻R2之阻值決定了上電清除訊號POC由負轉正時之電源VDD的大小，意即透過搭配第一電阻R1及第二電阻R2的不同阻值，得以改變上電清除訊號POC。
據上論結，根據本發明之上電清除電路產生之上電清除訊號POC具有固定能隙電壓BG，且根據本發明之上電清除電路結構精簡，得以節省其所占面積，進一步降低了成本。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
100、200、300‧‧‧上電清除電路
201‧‧‧比較器
301‧‧‧能隙電壓產生電路
302‧‧‧分壓電路
303‧‧‧共閘極比較電路
304‧‧‧遲滯緩衝器
3010‧‧‧開關
3011‧‧‧取電迴路
3012‧‧‧穩壓電路
3013‧‧‧回授迴路
3014‧‧‧誤差放大器
3015‧‧‧第三電阻
3016‧‧‧第四電阻
3017‧‧‧第五電阻
3018‧‧‧第六電阻
3019‧‧‧第三電晶體
3020‧‧‧第四電晶體
3031‧‧‧第一電晶體
3032‧‧‧第二電晶體
3033‧‧‧第一參考電流源
3034‧‧‧第二參考電流源
BG‧‧‧能隙電壓
EA‧‧‧誤差放大器
IN-‧‧‧誤差放大器負端電壓
IN+‧‧‧誤差放大器正端電壓
Ip‧‧‧電流
In‧‧‧電流
POC‧‧‧上電清除訊號
R1‧‧‧第一電阻
R2‧‧‧第二電阻
VDD‧‧‧電源端
GND‧‧‧接地端
VA‧‧‧分壓電壓
第1圖係繪示根據習知技術之上電清除電路之一實例。
第2圖係繪示根據習知技術之上電清除電路之另一實例。
第3圖係繪示根據本發明一實施例之上電清除電路。
第4圖係繪示根據本發明一實施例之上電清除電路之電壓曲線。

Claims (10)

  1. 一種上電清除電路，其包含： 一能隙電壓產生電路，連接於一電源端及一接地端之間，並產生一能隙電壓，該能隙電壓產生電路包含： 一取電迴路，連接至該電源端； 一穩壓電路，連接於該取電迴路與該接地端之間；以及 一回授迴路，連接於該穩壓電路及該取電迴路之間； 其中，該取電迴路包含一開關，該開關包含一輸入端，連接於該電源端；一輸出端，連接於該穩壓電路；以及一控制端，連接於該回授迴路，且該控制端係控制該開關由該輸入端至該輸出端之導通程度，以於該穩壓電路及該取電迴路之間產生該能隙電壓； 一分壓電路，連接於該電源端並包括一分壓點； 一共閘極比較電路，連接於該電源及該接地端之間，其包含： 一第一電晶體，串接於該取電迴路與該穩壓電路之間； 一第二電晶體，其一汲極以及一閘極係相連接，並且與該第一電晶體以共閘極方式連接； 一第一參考電流源，係連接於該電源端及該第二電晶體之間；以及 一第二參考電流源，係連接於該第二電晶體與該接地端之間，且該第二參考電流源與該第二電晶體連接之一端係電性連接於該分壓點； 一遲滯緩衝器，係連接於該回授迴路，該遲滯緩衝器根據該回授迴路之電壓進行遲滯緩衝，進而產生一上電清除訊號。
  2. 如申請專利範圍第1項所述之上電清除電路，其中該穩壓電路包含一誤差放大器。
  3. 如申請專利範圍第2項所述之上電清除電路，其中該分壓電路包含一第一電阻以及與該第一電阻串接之一第二電阻，該分壓點位於該第一電阻與該第二電阻的連接處，該分壓電路在該分壓點產生一分壓電壓。
  4. 如申請專利範圍第3項所述之上電清除電路，其中該穩壓電路包含一第三電阻、一第四電阻、一第五電阻、一第六電阻、一第三電晶體以及一第四電晶體；其中該第三電阻串接該第四電阻，且該誤差放大器之一正端輸入連接在該第三電阻以及該第四電阻之間；該第六電阻串接於該第五電阻以及該誤差放大器之一負端輸入之間；該第三電阻連接該正端輸入之一端之相對另一端連接該第五電阻以及該第六電阻之間；該第三電晶體連接於該第四電阻連接該正端輸入之一端之相對另一端以及該接地端之間；以及該第四電晶體連接於該負端輸入以及該接地端之間。
  5. 如申請專利範圍第4項所述之上電清除電路，其中該第五電阻連接該第一電晶體，該誤差放大器之一輸出端連接該控制端。
  6. 如申請專利範圍第1項所述之上電清除電路，其中該開關係一電晶體，該輸入端係該電晶體之一源極，該輸出端係該電晶體之一汲極，且該控制端係該電晶體之一閘極。
  7. 如申請專利範圍第1項所述之上電清除電路，其中該遲滯緩衝器係包含兩個反向器。
  8. 如申請專利範圍第3項所述之上電清除電路，其中該第一電阻以及該第二電阻係可變電阻。
  9. 如申請專利範圍第1項所述之上電清除電路，其中該能隙電壓產生電路之一穩態電壓係約1.2伏特。
  10. 如申請專利範圍第3項所述之上電清除電路，其中該第一電阻以及該第二電阻之電阻值相等。
TW108104546A 2019-02-12 2019-02-12 上電清除電路 TWI667881B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW108104546A TWI667881B (zh) 2019-02-12 2019-02-12 上電清除電路
CN201911365011.9A CN111555741B (zh) 2019-02-12 2019-12-26 上电清除电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108104546A TWI667881B (zh) 2019-02-12 2019-02-12 上電清除電路

Publications (2)

Publication Number Publication Date
TWI667881B true TWI667881B (zh) 2019-08-01
TW202030980A TW202030980A (zh) 2020-08-16

Family

ID=68316445

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108104546A TWI667881B (zh) 2019-02-12 2019-02-12 上電清除電路

Country Status (2)

Country Link
CN (1) CN111555741B (zh)
TW (1) TWI667881B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477176A (en) * 1994-06-02 1995-12-19 Motorola Inc. Power-on reset circuit for preventing multiple word line selections during power-up of an integrated circuit memory
US7034587B2 (en) * 2001-08-30 2006-04-25 Micron Technology, Inc. Conditioned and robust ultra-low power power-on reset sequencer for integrated circuits
WO2011120016A1 (en) * 2010-03-26 2011-09-29 Sandisk Technologies Inc Apparatus and method for host power-on reset control
US20130169255A1 (en) * 2011-12-30 2013-07-04 Tyler Daigle Regulator power-on-reset with latch
US9673808B1 (en) * 2016-01-12 2017-06-06 Faraday Technology Corp. Power on-reset circuit
TWI632773B (zh) * 2017-09-25 2018-08-11 立錡科技股份有限公司 低耗電電源啟動重設電路與參考訊號電路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7564279B2 (en) * 2007-10-18 2009-07-21 Micron Technology, Inc. Power on reset circuitry in electronic systems
CN102955492B (zh) * 2011-08-18 2014-12-10 祥硕科技股份有限公司 参考电流产生电路
US20150042386A1 (en) * 2013-08-06 2015-02-12 Cirel Systems Private Limited Highly accurate power-on reset circuit with least delay
CN104579263B (zh) * 2013-10-14 2018-04-10 北京同方微电子有限公司 一种高响应速度、低温度系数的复位电路
CN105790742B (zh) * 2014-12-23 2019-04-26 上海贝岭股份有限公司 上电复位电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477176A (en) * 1994-06-02 1995-12-19 Motorola Inc. Power-on reset circuit for preventing multiple word line selections during power-up of an integrated circuit memory
US7034587B2 (en) * 2001-08-30 2006-04-25 Micron Technology, Inc. Conditioned and robust ultra-low power power-on reset sequencer for integrated circuits
WO2011120016A1 (en) * 2010-03-26 2011-09-29 Sandisk Technologies Inc Apparatus and method for host power-on reset control
US20130169255A1 (en) * 2011-12-30 2013-07-04 Tyler Daigle Regulator power-on-reset with latch
US9673808B1 (en) * 2016-01-12 2017-06-06 Faraday Technology Corp. Power on-reset circuit
TWI632773B (zh) * 2017-09-25 2018-08-11 立錡科技股份有限公司 低耗電電源啟動重設電路與參考訊號電路

Also Published As

Publication number Publication date
CN111555741A (zh) 2020-08-18
CN111555741B (zh) 2023-03-10
TW202030980A (zh) 2020-08-16

Similar Documents

Publication Publication Date Title
CN105811941B (zh) 一种上电复位电路
TWI530071B (zh) Ｄｃ／ｄｃ轉換器
TW201624892A (zh) 電源供應裝置
JP2010213046A (ja) パワーオンリセット回路
TW201417496A (zh) 電源開啟重置電路
JP6119674B2 (ja) 駆動回路及び半導体装置
TW201525647A (zh) 帶隙參考電壓產生電路
US20230246640A1 (en) Wide voltage gate driver using low gate oxide transistors
TWI545881B (zh) Ｄｃ／ｄｃ轉換器
TW201737010A (zh) 電壓電流轉換電路以及具備該電路的開關調節器
JP2017229138A5 (zh)
TWI590035B (zh) 電源啟動重置電路
US9843318B2 (en) Buffer circuit
JP5637096B2 (ja) バンドギャップ基準電圧回路及びこれを用いたパワーオンリセット回路
CN105425892B (zh) 电流控制电路
TWI667881B (zh) 上電清除電路
JP2013255002A (ja) 低電圧ロックアウト回路
CN107743602B (zh) 启动电路
TW201339784A (zh) 穩壓電路及電子裝置
CN101153880A (zh) 负电压检测器
CN105356433B (zh) 金属氧化物半导体场效晶体管限流控制电路
CN115065226A (zh) 用于dc-dc转换器的软启动电路
CN109753104B (zh) 具温度补偿机制的开关电路及使用此开关电路的调节器
TW201725838A (zh) 軟啟動電路以及具備該電路的電源裝置
CN101581948A (zh) 基准电压发生电路