[go: up one dir, main page]

TWI666335B - 基板處理裝置、半導體裝置之製造方法及程式 - Google Patents

基板處理裝置、半導體裝置之製造方法及程式 Download PDF

Info

Publication number
TWI666335B
TWI666335B TW106127446A TW106127446A TWI666335B TW I666335 B TWI666335 B TW I666335B TW 106127446 A TW106127446 A TW 106127446A TW 106127446 A TW106127446 A TW 106127446A TW I666335 B TWI666335 B TW I666335B
Authority
TW
Taiwan
Prior art keywords
processing chamber
frequency
substrate
frequency processing
dual
Prior art date
Application number
TW106127446A
Other languages
English (en)
Other versions
TW201843330A (zh
Inventor
Satoshi Shimamoto
島本聰
Hiroshi Ashihara
蘆原洋司
Kazuyuki Toyoda
豊田一行
Naofumi Ohashi
大橋直史
Original Assignee
Kokusai Electric Corporation
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corporation, 日商國際電氣股份有限公司 filed Critical Kokusai Electric Corporation
Publication of TW201843330A publication Critical patent/TW201843330A/zh
Application granted granted Critical
Publication of TWI666335B publication Critical patent/TWI666335B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10P72/0468—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4584—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally the substrate being rotated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/517—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using a combination of discharges covered by two or more of groups C23C16/503 - C23C16/515
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32733—Means for moving the material to be treated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10P14/3416—
    • H10P14/6336—
    • H10P72/0402—
    • H10P72/0462—
    • H10P72/3306—
    • H10P72/3311—
    • H10P72/7618—
    • H10P72/7621—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明之課題在於，即便於三維構造之快閃記憶體中亦能夠形成特性良好之半導體裝置。
為了解決上述課題，本發明提供如下技術，其包含：單頻處理室，其設置於處理模組內，對形成有絕緣膜之基板進行處理；雙頻處理室，其於上述處理模組內鄰接於上述單頻處理室，對經上述單頻處理室處理後之基板進行處理；氣體供給部，其分別對上述單頻處理室及上述雙頻處理室，供給至少含有矽及雜質之含矽氣體；電漿產生部，其分別連接於上述單頻處理室及上述雙頻處理室；離子控制部，其連接於上述雙頻處理室；基板搬送部，其設置於上述處理模組內，於上述單頻處理室與上述雙頻處理室之間搬送基板；以及控制部，其至少控制上述氣體供給部、上述電漿產生部、上述離子控制部、及上述基板搬送部。

Description

基板處理裝置、半導體裝置之製造方法及程式
本發明係關於一種基板處理裝置、半導體裝置之製造方法及程式。
近年來，半導體裝置存在高積體化之傾向。作為實現高積體化之方法之一，提出有三維地排列電極等之三維構造。此種半導體裝置例如揭示於專利文獻1。
[專利文獻1]日本專利特開2015-50466
於形成快閃記憶體之三維構造之過程中，必須交替地積層絕緣膜及犧牲膜。然而，存在如下現象：因絕緣膜與犧牲膜之熱膨脹率不同等原因，導致對矽晶圓施加應力，從而於形成過程中積層膜被破壞。有此種現象導致半導體裝置之特性降低之虞。
因此，本發明之目的在於提供一種即便於三維構造之快閃記憶體中亦能夠形成特性良好之半導體裝置之技術。
為了解決上述問題，提供如下技術，其包含：單頻處理室，其設置於處理模組內，對形成有絕緣膜之基板進行處理；雙 頻處理室，其於上述處理模組內鄰接於上述單頻處理室，對經上述單頻處理室處理後之基板進行處理；氣體供給部，其分別對上述單頻處理室及上述雙頻處理室，供給至少含有矽及雜質之含矽氣體；電漿產生部，其分別連接於上述單頻處理室及上述雙頻處理室；離子控制部，其連接於上述雙頻處理室；基板搬送部，其設置於上述處理模組內，於上述單頻處理室與上述雙頻處理室之間搬送基板；以及控制部，其至少控制上述氣體供給部、上述電漿產生部、上述離子控制部、及上述基板搬送部。
根據本發明之技術，可提供一種即便於三維構造之快閃記憶體中亦能夠形成特性良好之半導體裝置之技術。
100‧‧‧晶圓(基板)
101‧‧‧CSL
102、102(1)~102(8)、105‧‧‧絕緣膜
103(n1)~103(n4)、103(n2')‧‧‧氮化矽層
104、104(1)~104(8)、120、120(1)~120(8)‧‧‧犧牲膜
106‧‧‧孔
107‧‧‧保護膜
108‧‧‧積層膜
109‧‧‧通道多晶矽膜
110‧‧‧填充絕緣膜
111、111(1)~111(8)‧‧‧空隙
112、112(1)~112(9)‧‧‧導電膜
200‧‧‧基板處理裝置
201、201a、201b、201c、201d‧‧‧處理室
202‧‧‧容器
203‧‧‧蓋部
204‧‧‧底部
205‧‧‧基板搬入搬出口
206‧‧‧搬送室
207‧‧‧頂起銷
208‧‧‧閘閥
209、209a、209b、209c、209d‧‧‧處理空間
210、210b、210d‧‧‧基板載置部
211、211a、211b、211c、211d‧‧‧基板載置面
212、212a、212b、212c、212d‧‧‧基板載置台
213、213a、213b、213c、213d‧‧‧加熱器
215、215a、215b、215c、215d‧‧‧偏壓電極
217、217a、217b、217c、217d、221‧‧‧軸
218、218a、218b、218c、218d‧‧‧升降部
219、219a、219b、219c、219d、226‧‧‧波紋管
220‧‧‧基板旋轉部
222‧‧‧旋轉托盤
223‧‧‧旋轉升降部
224、224a、224b、224c、224d‧‧‧孔部
225‧‧‧箭頭
230、230a、230b、230c、230d‧‧‧簇射頭
231、231a、231b、231c、231d‧‧‧氣體導入孔
232、232a、232b、232c、232d‧‧‧絕緣環
233、233b、233c‧‧‧氣體導入孔
240、241‧‧‧臂
260‧‧‧排氣系統
262‧‧‧排氣管
266‧‧‧APC
267‧‧‧閥
269‧‧‧DP
270‧‧‧上位裝置
280‧‧‧控制器
280a‧‧‧運算部(CPU)
280b‧‧‧隨機存取記憶體(RAM)
280c‧‧‧記憶部
280d‧‧‧I/O埠
280e‧‧‧收發指示部
281‧‧‧輸入輸出裝置
282‧‧‧外部記憶裝置
283‧‧‧接收部
300‧‧‧處理氣體供給部
301‧‧‧共通氣體供給管
302、302a、302b、302c、302d、314、324、334、344、344b、344c‧‧‧閥
303、303a、303b、303c、303d、313、323、333、343‧‧‧質量流量控制器
310‧‧‧第一氣體供給系統
311‧‧‧第一氣體供給管
312‧‧‧第一氣體源
320‧‧‧第二氣體供給系統
321‧‧‧第二氣體供給管
322‧‧‧第二氣體源
330‧‧‧第三氣體供給系統
331‧‧‧第三氣體供給管
332‧‧‧第三氣體源
340‧‧‧輔助氣體供給部
341‧‧‧第四氣體供給管
342‧‧‧輔助氣體源
400‧‧‧電漿產生部
400a‧‧‧第一電漿產生部
400b‧‧‧第二電漿產生部
400c‧‧‧第三電漿產生部
400d‧‧‧第四電漿產生部
401、401a、401b、401c、401d‧‧‧高頻電力供給線
402、402a、402b、402c、402d‧‧‧高頻電源
403、403a、403b、403c、403d、413、413b、413c‧‧‧整合器
404、414‧‧‧地線
405、405a、405b、405c、405d‧‧‧高頻電力輸出線
406、406a、406b、406c、406d‧‧‧HPF
407、407a、407b、407c、407d‧‧‧高頻電力供給部
408、408a、408b、408c、408d‧‧‧高頻電力輸出部
410、410b、410c‧‧‧離子控制部
411、411b、410c‧‧‧低頻電力供給線
412、412b、412c‧‧‧低頻電源
415、415b、415c‧‧‧低頻電力輸出線
416、416b、416c‧‧‧LPF
417、417b、417c‧‧‧低頻電力供給部
418、418b、418c‧‧‧低頻電力輸出部
h1、h2、h3‧‧‧距離
圖1係說明實施形態之半導體裝置之製造流程之說明圖。
圖2係說明實施形態之晶圓之處理狀態之說明圖。
圖3係說明實施形態之晶圓之處理狀態之說明圖。
圖4係說明實施形態之晶圓之處理狀態之說明圖。
圖5(a)及(b)係說明實施形態之晶圓之處理狀態之說明圖。
圖6係說明實施形態之晶圓之處理狀態之說明圖。
圖7係說明實施形態之晶圓之處理狀態之說明圖。
圖8係說明實施形態之晶圓之處理狀態之說明圖。
圖9係說明實施形態之基板處理裝置之說明圖。
圖10係說明實施形態之基板處理裝置之說明圖。
圖11係說明實施形態之基板處理裝置之說明圖。
圖12係說明實施形態之基板處理裝置之說明圖。
圖13係說明實施形態之基板處理裝置之說明圖。
圖14係說明實施形態之基板處理裝置之說明圖。
圖15(a)及(b)係說明實施形態之晶圓之處理狀態之說明圖。
圖16(a)及(b)係說明比較例之晶圓之處理狀態之說明圖。
圖17係說明比較例之晶圓之處理狀態之說明圖。
圖18係說明實施形態之基板處理裝置之說明圖。
圖19(a)及(b)係說明實施形態之晶圓之處理狀態的說明圖。
(第一實施形態)
以下，對本發明之實施形態進行說明。
使用圖1，對半導體裝置之製造步驟之一步驟進行說明。於該步驟中，形成將電極三維地構成之三維構造之半導體裝置。如圖8所記載般，該半導體裝置具有於作為基板之晶圓100上交替地積層絕緣膜102及導電膜112之積層構造。以下，對具體之流程進行說明。
(S102)
使用圖2，對第一絕緣膜形成步驟S102進行說明。圖2係說明形成於晶圓100之絕緣膜102之圖。晶圓100形成有共通源極線(CSL，Common Source Line)101。絕緣膜102亦稱為第一絕緣膜。
此處，於晶圓100上形成絕緣膜102。絕緣膜102由氧化矽(SiO)膜構成。絕緣膜102係將晶圓100加熱至既定溫度並且 將以矽成分為主要成分之含矽氣體及以氧成分為主要成分之含氧氣體供給至晶圓100上而形成。該處理利用由一般之裝置構成之氧化膜形成裝置而形成。
(S104)
使用圖3，對犧牲膜形成步驟S104進行說明。此處，於絕緣膜102上形成犧牲膜104。犧牲膜104係於下述犧牲膜去除步驟S114中被去除者，且對於絕緣膜102具有蝕刻選擇性。所謂具有蝕刻選擇性，係指於暴露於蝕刻液時犧牲膜容易被蝕刻而絕緣膜不易被蝕刻之性質。
犧牲膜104例如由氮化矽(SiN)膜構成。犧牲膜104係將晶圓100加熱至既定溫度並且將以矽成分為主要成分之含矽氣體及以氮成分為主要成分之含氮氣體供給至晶圓100上而形成。含矽氣體如下所述例如含有氯等雜質。詳細情況將於下文進行敍述。另外，因形成機制之不同，而犧牲膜形成步驟S104中之晶圓100之加熱溫度與絕緣膜形成步驟S102不同。將於本步驟中使用之含矽氣體及含氮氣體總稱為犧牲膜形成氣體，或者簡稱為處理氣體。
於形成犧牲膜104時，以使犧牲膜104之膜應力接近絕緣膜102之膜應力之方式進行處理。
以下，對使膜應力接近之原因，使用作為比較例之圖17進行說明。於圖17中，表示將犧牲膜設為犧牲膜120且不使膜應力接近絕緣膜102之情形之例。即，不進行本步驟，而交替地積層絕緣膜102及犧牲膜120。絕緣膜102係自下方依序構成有絕緣膜102(1)、絕緣膜102(2)、...、絕緣膜102(8)。又，犧牲膜120係 自下方依序構成有犧牲膜120(1)、犧牲膜120(2)、...、犧牲膜120(8)。如上所述，於形成絕緣膜102時，將晶圓100加熱至既定溫度，並且將含矽氣體及含氧氣體供給至晶圓100上而形成。又，於形成犧牲膜120時，將晶圓100加熱至與絕緣膜102不同之既定溫度，並且將含矽氣體及含氮氣體供給至晶圓100上而形成。
另外，已知一般而言，SiO膜之壓縮應力較高，SiN膜之拉伸應力較高。即，SiO膜與SiN膜於膜應力方面具有相反之特性。該等應力之性質於膜被加熱之情形時變得顯著。
於圖17中，反覆進行由SiO膜構成之絕緣膜102之形成及由SiN膜構成之犧牲膜120之形成，但於在一部分膜中絕緣膜102與犧牲膜120同時存在之狀態下對晶圓100進行加熱處理。因此，絕緣膜102與犧牲膜120之間之應力差變得顯著，而例如有於絕緣膜102與犧牲膜120之間產生膜剝離等並由此導致半導體裝置破壞或良率降低、特性劣化之虞。
例如，於形成犧牲膜120(5)時，將晶圓100加熱至形成SiN膜之溫度。此時，設置於較犧牲膜120(5)更靠下方之絕緣膜102(1)至絕緣膜102(5)之壓縮應力變高，犧牲膜120(1)至犧牲膜120(4)之拉伸應力變高。因此，於絕緣膜102與犧牲膜120之間產生應力差。該應力差有導致半導體裝置破壞等之虞。
為了減少此種應力差，於犧牲膜形成步驟S104中以使犧牲膜104之膜應力接近絕緣膜102之膜應力之方式進行處理。該處理方法之詳細情況將於下文進行敍述。
(S106)
此處，判斷上述絕緣膜形成步驟S102至犧牲膜形成步驟S104之組合是否已實施了既定次數。即，判斷圖4中之絕緣膜102與犧牲膜104之組合是否已積層既定數量。於本實施形態中，例如設為8層，將8層絕緣膜102(絕緣膜102(1)至絕緣膜102(8))、及8層犧牲膜104(犧牲膜104(1)至犧牲膜104(8))交替地形成。再者，犧牲膜104係自下方依序構成犧牲膜104(1)、犧牲膜104(2)、...、犧牲膜104(8)。
若判斷為未實施既定次數，則選擇「否(NO)」，而移行至第一絕緣膜形成步驟S102。若判斷為已實施既定次數，即，判斷為已形成既定層數，則選擇「是(YES)」，而移行至第二絕緣膜形成步驟S108。再者，此處，對將絕緣膜102與犧牲膜104各形成8層之例進行了說明，但並不限於此，亦可為9層以上。
(S108)
繼而，對第二絕緣膜形成步驟S108進行說明。此處，形成圖4所記載之絕緣膜105。絕緣膜105係藉由與絕緣膜102同樣之方法而形成者，形成於最靠上之犧牲膜104上。
(S110)
繼而，使用圖5，對孔形成步驟S110進行說明。圖5(a)係自與圖4同樣之側面觀察所得之圖，圖5(b)係自上方觀察圖5(a)之構成所得之圖。再者，沿圖5(b)中之α-α'之剖面圖相當於圖5(a)。
此處，對於絕緣膜102、105與犧牲膜104之積層構造形成孔106。如圖5(a)所記載般，孔106係以使CSL101露出之 方式形成。如圖5(b)所記載般，孔106於絕緣膜105之面內設置有數個。
(S112)
繼而，使用圖6，對孔填充步驟S112進行說明。此處為藉由積層膜108等填充在S110中形成之孔106之內側的步驟。於孔106內，自外周側依序形成保護膜107、閘極電極間絕緣膜-電荷陷阱膜-隧道絕緣膜之積層膜108、通道多晶矽膜109、填充絕緣膜110。各膜構成為筒狀。
例如，保護膜107由SiO或金屬氧化膜構成，閘極電極間絕緣膜-電荷陷阱膜-隧道絕緣膜之積層膜108由SiO-SiN-SiO膜構成。為了避免於去除犧牲膜104時使積層膜108受損，而於孔106之內壁表面設置保護膜107進行保護。
(S114)
繼而，使用圖7，對犧牲膜去除步驟S114進行說明。於犧牲膜去除步驟S114中，藉由濕式蝕刻去除犧牲膜104。去除之結果為於曾形成有犧性膜104之位置形成空隙111。此處，自下方依序形成空隙111(1)、空隙111(2)、...、空隙111(8)。
(S116)
繼而，使用圖8，對導電膜形成步驟S116進行說明。於導電膜形成步驟S116中，於空隙111形成成為電極之導電膜112。導電膜例如由鎢等構成。此處，導電膜112自下方依序構成導電膜112(1)、 導電膜112(2)、...、導電膜112(8)。
繼而，對在犧牲膜形成步驟S104中使用之基板處理裝置200及形成方法進行說明。使用圖9至圖14，對基板處理裝置200進行說明。使用圖15，對犧牲膜之形成方法進行說明。
(基板處理裝置) (處理容器)
如圖例般，基板處理裝置200具備容器202。容器202亦稱為處理模組。容器202構成為例如橫截面為方形且扁平之密閉容器。又，容器202例如由鋁(A1)或不鏽鋼(SUS)等金屬材料構成。於容器202內，形成有對矽晶圓等晶圓100進行處理之處理室201、及於將晶圓100搬送至處理室201時供晶圓100通過之搬送室206。處理室201由下述簇射頭230、基板載置部210等構成。又，搬送空間206由旋轉托盤222及處理容器202之底部204構成。
於容器202之側面設置有鄰接於閘閥208之基板搬入搬出口205，晶圓100經由基板搬入搬出口205於與未圖示之搬送室之間移動。於底部204設置有數個頂起銷207。
於處理室201配置支持晶圓100之基板載置部210。設置數個基板載置部210。使用圖10，對數個基板載置部210之配置進行說明。圖10係自上方觀察基板處理裝置200尤其是旋轉托盤222附近所得之圖。臂240配置於處理容器202之外部，具有將晶圓100移載至處理容器202之內外之功能。再者，沿B-B'之縱截面圖相當於圖9。
設置至少4個作為基板載置部210之一構成之基板載 置台212。具體而言，自與基板搬入搬出口205對向之位置沿順時針方向配置基板載置台212a、基板載置台212b、基板載置台212c、基板載置台212d。因此，已被搬入至容器202之晶圓100依序移動至基板載置台212a、基板載置台212b、基板載置台212c、基板載置台212d。
基板載置部210分別主要包含載置晶圓100之基板載置面211(基板載置面211a至基板載置面211d)、表面具有基板載置面211之基板載置台212(基板載置台212a至基板載置台212d)、偏壓電極215(偏壓電極215a至偏壓電極215d)、及支持基板載置台212之軸217(軸217a至軸217b)。進而包含作為加熱源之加熱器213(213a至213d)。於基板載置台212，在與頂起銷207對應之位置分別設置有供頂起銷207貫通之貫通孔。
各基板載置台212(基板載置台212a至212d)由軸217(軸217a至217d)支持。軸217貫通處理容器202之底部204，進而於處理容器202之外部分別連接於對應之升降部218(升降部218a至218d)。軸217與處理容器202被絕緣。
升降部218可使軸217及基板載置台212升降。再者，各軸217下端部之周圍由波紋管219(波紋管219a至219d)覆蓋，藉此容器202內被氣密地保持。
於搬送晶圓100時，以基板載置面211、旋轉托盤222成為與基板搬入搬出口205對向之位置之方式，使基板載置台212下降。於對晶圓100進行處理時，如圖9所示般，使基板載置台212上升直至晶圓100成為處理空間209內之處理位置為止。
於處理容器202之蓋部203且與各基板載置面211對 向之位置，分別設置有作為氣體分散機構之簇射頭230(230a至230d)。若自上方觀察，則如圖11所記載般，配置有數個簇射頭230。簇射頭230隔著絕緣環232(232a至232d)而被支持於蓋203。藉由絕緣環232將簇射頭230與處理容器202絕緣。於各簇射頭230(230a至230d)之蓋設置氣體導入孔231(231a至231d)。各氣體導入孔231與下述共通氣體供給管301連通。再者，沿圖11中之A-A'線之縱截面圖相當於圖9。
於連接下述輔助氣體供給部之情形時，於簇射頭230b、簇射頭203c分別設置氣體導入孔233。具體而言，如圖11所記載般，於簇射頭230b設置氣體導入孔233b，於簇射頭230c設置氣體導入孔233c。藉由設為此種構造，可對下述雙頻處理室供給輔助氣體。
將各簇射頭230與各基板載置面211之間之空間稱為處理空間209。於本實施形態中，將簇射頭230a與基板載置面211a之間之空間稱為處理空間209a。將簇射頭230b與基板載置面211b之間之空間稱為處理空間209b。將簇射頭230c與基板載置面211c之間之空間稱為處理空間209c。將簇射頭230d與基板載置面211d之間之空間稱為處理空間209d。
又，將構成處理空間209之構造稱為處理室201。於本實施形態中，將構成處理空間209a且至少具有簇射頭230a及基板載置面211a之構造稱為處理室201a。將構成處理空間209b且至少具有簇射頭230b及基板載置面211b之構造稱為處理室201b。將構成處理空間209c且至少具有簇射頭230c及基板載置面211c之構造稱為處理室201c。將構成處理空間209d且至少具有簇射頭230d及基板載置面211d之構造稱為處理室201d。
再者，此處記載為處理室201至少具有簇射頭230a及基板載置面211a，但當然只要為構成對晶圓100進行處理之處理空間209之構造即可，根據裝置構造之不同，並不侷限於簇射頭230構造等。
如圖10所記載般，各基板載置部210以基板旋轉部220之軸221為中心而配置。於軸221上設置旋轉托盤222。又，軸221構成為貫通處理容器202之底部204，於處理容器202之外側且與旋轉托盤不同之側設置旋轉升降部223。旋轉升降部223使軸221升降或旋轉。藉由旋轉升降部223，可進行與各基板載置部210獨立之升降。於軸221之下端之周圍且處理容器202之外側設置波紋管226。旋轉方向係沿例如圖10中之箭頭225之方向(順時針方向)旋轉。將軸221、旋轉托盤222、旋轉升降部223總稱為基板旋轉部。再者，基板旋轉部220亦稱為基板搬送部。
旋轉托盤222例如構成為圓形狀。於旋轉托盤222之外周端，設置與基板載置部210相同數量之具有至少與基板載置面211相同程度之直徑之孔部224(224a至224d)。進而，旋轉托盤222具有數個朝向孔部224之內側突出之爪。爪構成為支持晶圓100背面。於本實施形態中，所謂將晶圓100載置於孔部224表示載置於爪。
藉由軸221上升，而使旋轉托盤222位於較基板載置面211高之位置，此時，載置於基板載置面211上之晶圓100由爪拾起(pick up)。進而，藉由軸221旋轉，而使旋轉托盤222旋轉，從而將被拾起之晶圓100移動至下一個基板載置面211上。例如，載置於基板載置面211b之晶圓100被移動至基板載置面211c上。其後，使軸221下降而使旋轉托盤222下降。此時，使其下降至孔部224位於較基板載置面211更靠下方之位置為止，而將晶圓100載置於基板載置面211上。
(排氣系統)
對將容器202之氣體排出之排氣系統260進行說明。將排氣管262以與處理室201連通之方式連接於容器202。於排氣管262，設置作為將處理室201內控制為既定壓力之壓力控制器之自動壓力控制器(APC，Auto Pressure Controller)266。APC266具有可調整開度之閥體(未圖示)，根據來自控制器280之指示調整排氣管262之傳導。又，於排氣管262中，在APC266之上游側設置閥267。將排氣管262與閥267、APC266總稱為排氣系統260。
進而，設置乾式真空泵(DP，Dry Pump)269。DP269係經由排氣管262將處理室201之氣體排出。
(氣體供給部) (處理氣體供給部)
繼而，使用圖12，對處理氣體供給部300進行說明。此處，對連接於各氣體導入孔231之處理氣體供給部300進行說明。再者，僅將處理氣體供給部300稱為氣體供給部，或者將處理氣體供給部300與下述輔助氣體供給部340總稱為氣體供給部。
簇射頭230以氣體導入孔231與共通氣體供給管連通之方式，經由閥302(302a至302d)、質量流量控制器303(303a至 303d)而連接於共通氣體供給管301。對各處理室之氣體供給量係使用閥302(302a至302d)、質量流量控制器303(303a至303d)而調整。於共通氣體供給管301，連接有第一氣體供給管311、第二氣體供給管321、第三氣體供給管331。
(第一氣體供給系統)
於第一氣體供給管311，自上游方向依序設置有第一氣體源312、作為流量控制器(流量控制部)之質量流量控制器(MFC)313、及作為開閉閥之閥314。
第一氣體源312係含有第一元素之第一氣體(亦稱為「含第一元素氣體」)源。含第一元素氣體係原料氣體、即處理氣體之一種。此處，第一元素係矽(Si)。即，含第一元素氣體係含矽氣體。具體而言，作為含矽氣體，使用二氯矽烷(SiH2Cl2，亦稱為DCS)或六氯二矽烷(Si2Cl6，亦稱為HCDS)氣體。
第一氣體供給系統310(亦稱為含矽氣體供給系統)主要包含第一氣體供給管311、質量流量控制器313、閥314。
(第二氣體供給系統)
於第二氣體供給管321，自上游方向依序設置有第二氣體源322、作為流量控制器(流量控制部)之質量流量控制器(MFC)323、及作為開閉閥之閥324。
第二氣體源322係含有第二元素之第二氣體(以下亦稱為「含第二元素氣體」)源。含第二元素氣體係處理氣體之一種。再者，亦可將含第二元素氣體作為反應氣體考慮。
此處，含第二元素氣體含有與第一元素不同之第二元素。第二元素例如為氮(N)。於本實施形態中，含第二元素氣體例如為含氮氣體。具體而言，作為含氮氣體，使用氨氣(NH3)。
第二氣體供給系統320(亦稱為反應氣體供給系統)主要包含第二氣體供給管321、質量流量控制器323、閥324。
(第三氣體供給系統)
於第三氣體供給管331，自上游方向依序設置有第三氣體源332、作為流量控制器(流量控制部)之質量流量控制器(MFC)333、及作為開閉閥之閥334。
第三氣體源332係惰性氣體源。惰性氣體例如為氮氣(N2)。
第三氣體供給系統330主要包含第三氣體供給管331、質量流量控制器333、閥334。
自第三氣體源332供給之惰性氣體於基板處理步驟中作為沖洗殘留於容器202或簇射頭230內之氣體之沖洗氣體發揮作用。
再者，將第一氣體供給系統、第二氣體供給系統、第三氣體供給系統中之任一者、或其組合稱為處理氣體供給部300。
(輔助氣體供給部)
繼而，使用圖13，對與氣體導入孔233b、233c連通之輔助處理氣體供給部340進行說明。
於簇射頭230，以與氣體導入孔233b、氣體導入孔 233c連通之方式連接第四氣體供給管341。
於第四氣體供給管341，自上游設置有輔助氣體源342、質量流量控制器343、閥344(344b、344c)。作為輔助氣體，例如使用氬氣(Ar)等分子尺寸較大之氣體。將氣體供給管341、質量流量控制器343、閥344總稱為輔助氣體供給部340。再者，於輔助氣體供給部340中亦可包含輔助氣體源342。
(電漿產生部)
繼而，返回至圖9、圖10、圖11，對電漿產生部400進行說明。電漿產生部400係於各處理空間209(209a至209d)中產生電漿者。於本實施形態中，電漿產生部400具有於處理空間209a中產生電漿之第一電漿產生部400a、於處理空間209b中產生電漿之第二電漿產生部400b、於處理空間209c中產生電漿之第三電漿產生部400c、於處理空間209d中產生電漿之第四電漿產生部400d。
繼而，對各電漿產生部400之具體構成進行說明。再者，由於第一電漿產生部400a、第二電漿產生部400b、第三電漿產生部400c、第四電漿產生部400d為同樣之構成，故而此處以電漿產生部400說明其具體構成。
作為各電漿產生部400之一構成之高頻電力供給線401(401a至401d)連接於簇射頭230(230a至230d)。於高頻電力供給線401，自上游依序設置高頻電源402(402a至402d)、整合器403(403a至403d)。高頻電源402連接於地線404。
於與簇射頭230對向之基板載置部210之偏壓電極215(215a至215d)連接高頻電力輸出線405(405a至405d)。於高頻 電力輸出線405設置高通濾波器(high pass filter，以下稱為HPF)406(406a至406d)。高通濾波器406連接於地線404。
主要將高頻電力供給線401(401a至401d)、高頻電源402(402a至402d)、高頻電力輸出線405(405a至405d)總稱為電漿產生部400(400a至400d)。又，將作為高頻電力之供給側之高頻電力供給線401(401a至401d)、高頻電源402(402a至402d)總稱為高頻電力供給部407(407a至407d)，將作為輸出側之高頻電力輸出線405(405a至405d)稱為高頻電力輸出部408(408a至408d)。再者，於高頻電力輸出部408(408a至408d)中亦可包含HPF406(406a至406d)。
(離子控制部)
繼而，對離子控制部410進行說明。離子控制部410構成為可對形成下述第二層103(n2)、第三層103(n3)之處理空間209供給低頻電力。例如，於本實施形態中，連接於形成第二層103(n2)之處理室201b、形成第三層103(n3)之處理室201c。
再者，將連接有電漿產生部400且未連接離子控制部410之處理室201(於本實施形態中為處理室201a、201d)均稱為單頻處理室。將連接有電漿產生部400、離子控制部410兩者之處理室(於本實施形態中為處理室201b、201c)均稱為雙頻處理室。
以下，對具體之例進行說明。於雙頻處理室(處理室201b、處理室201c)中之偏壓電極215(215b、215c)，電性連接有構成離子控制部410之一部分之低頻電力供給線411(411b、411c)。於本實施形態中，於偏壓電極215b連接離子控制部410b之低頻電力 供給線411b，於偏壓電極215c連接離子控制部410c之低頻電力供給線411c。
於低頻電力供給線411(411b、411c)，自上游依序設置低頻電源412(412b、412c)、整合器413(413b、413c)。低頻電源412(412b、412c)連接於地線414。於低頻電力供給線411b之情形時，自上游依序設置低頻電源412b、整合器413b。低頻電源412b連接於地線414。又，於低頻電力供給線411c之情形時，自上游依序設置低頻電源412c、整合器413c。低頻電源412c連接於地線414。
於簇射頭230b、230c分別連接低頻電力輸出線415(415b、415c)。於低頻電力輸出線415設置作為離子控制部410之一部分之低通濾波器(low pass filter，以下稱為LPF)416(416b、416c)。LPF416連接於地線414。
主要將低頻電力供給線411(411b、411c)、低頻電源412(412b、412c)、低頻電力輸出線415(415b、415c)總稱為離子控制部410(410b、410c)。又，將作為低頻電力之供給側之低頻電力供給線411(411b、411c)、低頻電源412(412b、412c)總稱為低頻電力供給部417(417b、417c)，將作為輸出側之低頻電力輸出線415(415b、415c)稱為低頻電力輸出部418(418b、418c)。再者，於低頻電力輸出部418中亦可包含LPF416(416b、416c)。
例如，所謂低頻表示1至400KHz左右，所謂高頻表示13.56MHz左右。
(控制器)
基板處理裝置200具有控制基板處理裝置200之各部之動作之 控制器280。如圖14所記載般，控制器280至少具有運算部(CPU)280a、隨機存取記憶體(RAM)280b、記憶部280c、輸入/輸出(Input/Output，I/O)埠280d。控制器280經由I/O埠280d而連接於基板處理裝置200之各構成，根據上位裝置270或使用者之指示自記憶部280c叫出程式或配方，根據其內容控制離子控制部410或電漿產生部400等各構成之動作。收發控制例如由運算部280a內之收發指示部280e進行。再者，控制器280可構成為專用之電腦，亦可構成為通用之電腦。例如，準備儲存有上述程式之外部記憶裝置(例如磁帶、軟碟或硬碟等磁碟、光碟(CD，Compact Disk)或數位多功能光碟(DVD，Digital Versatile Disc)等光碟、可讀寫式光磁碟(MO，Magnetic Optical)等光磁碟、USB記憶體(USB Flash Drive)或記憶卡等半導體記憶體)282，使用外部記憶裝置282，將程式安裝於通用電腦，藉此可構成本實施形態之控制器280。又，用以對電腦供給程式之手段並不限於經由外部記憶裝置282供給之情形。例如，可使用網際網路或專用線路等通信手段，亦可自上位裝置270經由接收部283接收資訊而不經由外部記憶裝置282供給程式。又，亦可使用鍵盤或觸控面板等輸入輸出裝置281，對控制器280進行指示。
再者，記憶部280c或外部記憶裝置282構成為電腦可讀取之記錄媒體。以下，將其等簡單地統稱為記錄媒體。再者，於本說明書中使用「記錄媒體」一詞之情形包括僅包含記憶部280c單體之情形、僅包含外部記憶裝置282單體之情形、或包含該兩者之情形。
繼而，對圖1中之犧牲膜形成步驟S104之詳細情況 進行說明。
(犧牲膜形成步驟S104)
以下，對於使用HCDS氣體作為第一處理氣體且使用氨氣(NH3)作為第二處理氣體而形成犧牲膜104之例進行說明。犧牲膜由氮化矽膜(SiN膜)構成。
此處，使用圖15，對在本實施形態中形成之犧牲膜104進行說明。圖15係說明晶圓100之處理狀態之圖。(a)係與圖3相同內容之圖，(b)係將(a)之一部分放大所得之圖。具體為將絕緣膜102與犧牲膜104之一部分放大所得之圖。再者，(b)中之氮化矽層103(n1)、氮化矽層103(n2)、氮化矽層103(n3)、氮化矽層103(n4)係表示構成犧牲膜104之層者。即，犧牲膜104由數個氮化矽層103構成。亦將氮化矽層103(n1)稱為第一氮化矽層，將氮化矽層103(n2)稱為第二氮化矽層，將氮化矽層103(n3)稱為第三氮化矽層，將氮化矽層103(n4)稱為第四氮化矽層。
另外，於例如使用HCDS氣體及電漿狀態之NH3氣體形成犧牲膜104之情形時，於處理室201中存在經分解之HCDS氣體及電漿狀態之NH3氣體。即，於處理室201中，Si、氯(Cl)、氮(N)、氫(H)之各成分以混合之狀態存在。其中，主要藉由Si與氮鍵結，而形成由SiN膜構成之犧牲膜104。
於形成犧牲膜104時，於處理室201內，除了存在作為主要成分之Si及N以外，還同時存在作為雜質之氯(Cl)、氫(H)之各成分。因此，於形成SiN膜之過程中，Si會與Cl或H鍵結，或者已與Si鍵結之N會與Cl或H鍵結。其等進入至SiN膜中。發 明者經過努力研究，結果發現與雜質之鍵結為拉伸應力之一個原因。
如上所述，犧牲膜104之拉伸應力導致與絕緣膜102之應力差。因此，於本實施形態中，於形成犧牲膜104時，使拉伸應力接近絕緣膜102之膜應力。具體而言，如圖15般，至少形成較薄之氮化矽層103(n1)及較厚之氮化矽層103(n2)，並且使對於應力為支配性之氮化矽層103(n2)之拉伸應力接近絕緣膜102之膜應力。進而，使氮化矽層103(n3)之拉伸應力接近絕緣膜102之膜應力。
(S201)
首先，對將晶圓100搬入至容器202內之基板搬入之步驟S201進行說明。再者，搬入晶圓100前之狀態係孔部224a鄰接於基板搬入搬出口205之狀態。因此，孔部224a配置於基板載置面211a上。又，於本實施形態中，對在容器202內處理4片晶圓100之例進行說明。於說明中，將最初投入至容器202之晶圓100表示為第一晶圓100，將第二次投入之晶圓100表示為第二晶圓100，將第三次投入之晶圓100表示為第三晶圓100，將第四次投入之晶圓100表示為第四晶圓100。
以下對詳細情況進行說明。臂240自基板搬入搬出口205進入至處理室201內，將形成有絕緣膜102之晶圓100載置於旋轉托盤222之孔部224。於本實施形態中，將第一晶圓100載置於鄰接於基板搬入搬出口205之孔部224a。
於載置第一晶圓100後，使旋轉托盤222下降。此時， 使各基板載置面211相對地上升至較旋轉托盤222表面高之位置。藉由該動作，第一晶圓100被載置於基板載置面211a上。將第一晶圓100載置於基板載置面211a上之後，關閉閘閥208而使容器202內密閉。
於將晶圓100載置於各基板載置台212之上時，對埋入於基板載置台212之內部之各加熱器213供給電力，並以晶圓100之表面成為既定溫度之方式進行控制。晶圓100之溫度例如為室溫以上且800℃以下，較佳為室溫以上且700℃以下。此時，加熱器213之溫度係藉由控制器280基於由未圖示之溫度感測器檢測出之溫度資訊抽取控制值並利用未圖示之溫度控制部控制對加熱器213之通電情況而調整。
(S202)
此處，對在絕緣膜102表面形成氮化矽層103(n1)之步驟S202進行說明。若晶圓100已被維持為既定溫度，則將HCDS氣體自第一氣體供給系統310供給至處理室201a，且與此並行地自第二氣體供給系統320供給NH3氣體。
繼而，若處理室201a內已達到既定壓力，則電漿產生部400向處理室201a內供給高頻。具體而言，使高頻電源402a運轉，而供給電力。處理室201a內之處理氣體之一部分游離而成為電漿狀態。成為電漿狀態之HCDS氣體與NH3氣體於處理室201a內相互反應，並被供給至絕緣膜102上。
若自開始供給高頻經過既定時間，則如圖15所記載般，反應物堆積於絕緣膜102上，而形成緻密之氮化矽層103(n1)。 氮化矽層103(n1)亦稱為第一氮化矽層。氮化矽層103(n1)係厚度為不會對犧牲膜之應力產生影響之程度且至少較氮化矽層103(n2)薄之膜。
(S203)
此處，對使第一晶圓100移動並且搬入第二晶圓100之步驟S203進行說明。若經過既定時間，於第一晶圓100形成氮化矽層103(n1)，則停止供給處理氣體。其後，使旋轉托盤222上升，而使第一晶圓100與基板載置面211a分離。於分離後，以孔部224a移動至基板載置面211b上之方式，使旋轉托盤222沿順時針方向旋轉90度。若旋轉完成，則孔部224a配置於基板載置面211b上，孔部224d配置於基板載置面211a上。若旋轉完成，則打開閘閥208，將第二晶圓100載置於孔部224d。於載置各晶圓100後，使各基板載置面211相對地上升，而將孔部224a之晶圓100載置於基板載置面211b，將孔部224d之晶圓100載置於基板載置面211a。
(S204)
此處，對在處理室201a、處理室201b中處理晶圓100之步驟S204進行說明。
(處理室201a中之處理)
於處理室201a中，進行與S202同樣之處理，而於第二晶圓100之絕緣膜102上形成氮化矽層103(n1)。
(處理室201b中之處理)
於處理室201b中，於形成於第一晶圓100之氮化矽層103(n1)上形成氮化矽層103(n2)。以下，對具體之方法進行說明。
若第二晶圓100已被維持為既定溫度，則將HCDS氣體自第一氣體供給系統310供給至處理室201b，並且自第二氣體供給系統320供給NH3氣體。
繼而，若處理室201b內已達到既定壓力，則電漿產生部400開始向處理室201內供給高頻。處理室201b內之處理氣體之一部分游離而成為電漿狀態。進而，控制器280使離子控制部410之低頻電源412b運轉，而開始向處理室201b內供給低頻。
處理氣體藉由高頻成為高密度之電漿狀態，並且藉由低頻將電漿中之離子照射至基板載置面211b上之晶圓100。
成為電漿狀態之氣體中主要係Si與氮鍵結而被供給至絕緣膜102上，藉此形成氮化矽層103(n2)。與此並行，於處理室201b內產生雜質鍵。該雜質鍵有被取入至氮化矽層103(n2)中之虞。再者，於雜質鍵中例如具有Si與Cl鍵結而成之Si-Cl鍵、Si與H鍵結而成之Si-H鍵、Si-N與Cl鍵結而成之Si-NCl鍵、Si-N與H鍵結而成之Si-NH鍵等中之至少任一者。
於本步驟中，藉由低頻，將氮等離子成分供給至形成過程之氮化矽層103(n2)中之雜質鍵等，而將鍵切斷。藉由將該等鍵切斷，而形成具有壓縮性之應力之氮化矽層103(n2)。
進而，由於藉由高頻成為高密度之電漿狀態，進而藉由低頻將氮離子照射至晶圓100，故而相較於如S202般僅供給高頻之情況可提高膜形成速率。因此，可儘早形成氮化矽層103(n2)。
又，更佳為，於S204中之處理室201b之處理中，於 處理氣體中亦包含氬氣(Ar)等輔助切斷雜質鍵之輔助氣體。由於Ar之分子尺寸大於氮，故而可促進於形成氮化矽層103(n2)時產生之雜質鍵之鍵結部之切斷。此時，為了調整應力，亦可調整氬氣之供給量。於進行調整時，控制質量流量控制器343或閥344。例如，以如下方式進行控制：於降低應力之情形時增加氬氣之供給量，於提高應力之情形時減少氬氣之供給量。
藉由以此方式將與雜質之鍵結切斷，而使作為氮化矽層103(n2)之膜應力之拉伸應力降低。
另外，於本步驟中，存在不僅切斷與雜質之鍵結亦切斷Si-N鍵之可能性。認為一旦被切斷，則膜密度降低、或蝕刻速率變高等膜質變差。然而，如圖7所記載般，犧牲膜104會於之後之犧牲膜去除步驟S114中被去除，故而即便膜質變差亦不存在問題。
更佳為，低頻之供給較理想為脈衝狀地供給。其原因在於：由於因持續施加低頻會導致氮等高能量之離子或電子始終與晶圓100碰撞而產生反應，故而存在氮化矽層103(n2)之溫度急遽上升而對其他膜造成影響之可能性。藉由脈衝狀地供給，可防止持續進行反應，故而可抑制氮化矽層103(n2)之溫度上升。
(S205)
此處，對使第一晶圓100、第二晶圓100移動並且搬入第三晶圓100之步驟S205進行說明。若經過既定時間，於第一晶圓100形成氮化矽層103(n2)，且於第二晶圓100形成氮化矽層103(n1)，則停止供給處理氣體。其後，使旋轉托盤222上升，而使基板與基 板載置面211a、基板載置面211b分離，並藉由與S203同樣之方法將第一晶圓100載置於基板載置面211c上，將第二晶圓100載置於基板載置面211b。進而，將第三晶圓100搬入並載置於孔部224c，並以與其他晶圓100同樣之方式，將第三晶圓100載置於基板載置面211a上。
(S206)
此處，對在存在晶圓100之處理室201a、處理室201b、處理室201c中處理基板之步驟S206進行說明。
(處理室201a中之處理)
於處理室201a中，進行與S202同樣之處理，而於第三晶圓100之絕緣膜102上形成氮化矽層103(n1)。
(處理室201b中之處理)
於處理室201b中，進行與S204同樣之處理，而於第二晶圓100之氮化矽層103(n1)上形成氮化矽層103(n2)。
(處理室201c中之處理)
於處理室201c中，進行與S204中之處理室201b中之處理同樣之處理，而於第一晶圓100之氮化矽層103(n2)上形成氮化矽層103(n3)。此處，高頻、低頻均以與處理室201b同樣之等級供給，而形成與氮化矽層103(n2)同樣地膜應力較低之膜。
(S207)
此處，對使第一晶圓100、第二晶圓100、第三晶圓100移動並且搬入第四晶圓100之步驟S207進行說明。若經過既定時間，於第一晶圓100形成氮化矽層103(n3)，於第二晶圓100形成氮化矽層103(n2)，且於第三晶圓100形成含矽層103(n1)，則停止供給處理氣體。其後，使旋轉托盤222上升，而使基板與基板載置面211a、基板載置面211b、基板載置面211c分離，並藉由與S203、S205同樣之方法將第一晶圓100載置於基板載置面211d上，將第二晶圓100載置於基板載置面211c，將第三晶圓100載置於基板載置面211b。進而，將第四晶圓100搬入並載置於孔部224b，並以與其他晶圓100同樣之方式，將第三晶圓100載置於基板載置面211a上。
(S208)
此處，對在存在晶圓100之處理室201a、處理室201b、處理室201c、處理室201d中處理基板之步驟S208進行說明。
(處理室201a中之處理)
於處理室201a中，進行與S202同樣之處理，而於第四晶圓100之絕緣膜102上形成氮化矽層103(n1)。
(處理室201b中之處理)
於處理室201b中，進行與S204同樣之處理，而於第三晶圓100之氮化矽層103(n1)上形成氮化矽層103(n2)。
(處理室201c中之處理)
於處理室201c中，進行與S206同樣之處理，而於第二晶圓100 之氮化矽層103(n2)上形成氮化矽層103(n3)。
(處理室201d中之處理)
於處理室201d中，進行與處理室201a同樣之處理，而於第一晶圓100之氮化矽層103(n3)上形成氮化矽層103(n4)。
(S209)
此處，對使第一晶圓100、第二晶圓100、第三晶圓100、第四晶圓100移動並且將第一晶圓100與要新進行處理之晶圓100替換之步驟S209進行說明。若膜形成結束，則使旋轉托盤222相對地上升，而使各晶圓100與基板載置部211分離，並且旋轉90度。若晶圓100移動至基板載置面211a上，則打開閘閥208，將第一晶圓100更換為新的晶圓100。以下，反覆進行S202至S209之處理直至完成既定片數之基板處理為止。
藉由以此方式形成已使氮化矽層103(n2)、氮化矽層103(n3)之壓縮應力降低之犧牲膜104，即便如圖4至圖6般交替地積層絕緣膜102及犧牲膜104，亦可抑制因應力差等引起之半導體裝置之破壞或良率之降低。
另外，如圖4所記載般，由氮化矽層(n1)、氮化矽層103(n2)、氮化矽層103(n3)、氮化矽層103(n4)構成之犧牲膜104於上下構成絕緣膜102。
考慮到於絕緣膜102中混入有氧成分，而於對晶圓100加熱之情形時氧成分移動至犧牲膜104。考慮到，移動之氧成分尤其容易滲透至如氮化矽層103(n2)、103(n3)般鍵結已切斷之膜。
因此，於本實施形態中，於下方之絕緣膜102與氮化矽層103(n2)之間形成作為緻密之氮化層之氮化矽層103(n1)。所謂緻密之氮化層係指鍵結度較高之氮化層。所謂鍵結度較高係指作為主要成分之Si與N之鍵結、或雜質鍵之鍵結較多之狀態。即，顯示鍵結度高於氮化矽層103(n2)之狀態。於此種情形時，氮化矽層103(n1)成為壁，故而防止設置於氮化矽層103(n1)下方之絕緣膜102之氧成分移動至氮化矽層(n2)。
又，於本實施形態中，於上方之絕緣膜102與氮化矽層103(n3)之間形成作為緻密之氮化層之氮化矽層103(n4)。由於氮化矽層103(n4)成為壁，故而防止設置於氮化矽層103(n4)上方之絕緣膜102之氧成分移動至氮化矽層103(n3)。
如此，由於作用為降低積層膜整體之應力之氮化矽層103(n2)、氮化矽層103(n3)的膜密度較低而為易氧化之狀態，故而較佳為於絕緣膜102與氮化矽層103(n2)之間形成緻密之氮化矽層103(n1)或氮化矽層103(n4)。
假設考慮與本實施形態不同，不形成氮化矽層103(n1)或氮化矽層103(n4)之情形。於此情形時，絕緣膜102之氧成分滲透至犧牲膜104，而使犧牲膜104氧化。由於該氧化並非刻意為之，故而認為會不均勻地氧化。
另外，如一般所知，若氮化矽層氧化則蝕刻速率變低。於在此種狀態下製造元件之情形時，例如產生如下問題。即便於犧牲膜去除步驟S114中欲蝕刻犧牲膜104，亦無法蝕刻已被氧化之一部分之犧牲膜104，故而有引起蝕刻量之差異之虞。
對此，使用作為比較例之圖16進行說明。圖16(a) 係對已被氧化之犧牲膜104進行蝕刻後之狀態之圖。圖16(b)係將圖16(a)之一部分放大所得之圖，且係說明上述蝕刻量之差異之圖。若如此般引起蝕刻量之差異，則如圖16(b)所記載般，於絕緣膜102之上下殘留犧牲膜104之氧化部分。
所謂犧牲膜104之氧化部分之差異係水平方向上之高度之差異。例如意指絕緣膜102(4)(或殘留之犧牲膜104(4))與絕緣膜102(5)(或殘留之犧牲膜104(5))之間之距離h1、h2之差異。或者為垂直方向上之差異。例如係指與絕緣膜102(4)(或殘留之犧牲膜104(4))之距離h1和絕緣膜102(3)(或殘留之犧牲膜104(3))與絕緣膜102(4)(或殘留之犧牲膜104(4))之距離h3的差異。於在此種狀態下製造元件之情形時，於導電膜112間會產生電容或電阻值等特性之差異。
對此，藉由如本實施形態般於絕緣膜102上形成緻密之氮化矽層103(n1)，可抑制氮化矽層103(n2)之氧化。
再者，於本實施形態中，將犧牲膜104分成4層而形成，但只要藉由緻密之氮化矽層夾持密度較低之氮化矽層即可，亦可為3層、或5層以上。於此情形時，只要根據所要形成之層數調整處理室數或旋轉數即可。
(第二實施形態)
繼而，使用圖18、圖19，對第二實施形態進行說明。圖18係相當於圖10之構造。與圖10之不同點為基板搬入搬出口205之大小不同。具體而言，圖18所揭示之構造係基板搬入搬出口205相較於圖10之構造於水平方向上擴大而可供能夠同時搬送兩片晶圓100之臂241進入的構造。與此相關聯，閘閥208之大小或臂241之構造不同，但其他構成與圖10相同。
繼而，對第二實施形態中之基板處理方法進行說明。
(S301)
此處，對搬入搭載於臂241之兩片晶圓100(第一晶圓100、第二晶圓100)之步驟S301進行說明。再者，搬入晶圓100前之狀態係孔部224a、孔部224d鄰接於基板搬入搬出口205之狀態。因此，孔部224a配置於基板載置面211a上，孔部224d配置於基板載置面211d上。
臂241自基板搬入搬出口205進入至處理室201內，將形成有絕緣膜102之第一晶圓100、第二晶圓100載置於孔部224a、孔部224d。其後，藉由與上述S201同樣之處理，將第一晶圓100、第二晶圓100分別載置於基板載置面211a、基板載置面211d。
(S302)
此處，對在絕緣膜102表面形成氮化矽層103(n1)之步驟S302進行說明。與S202之處理同樣地，若晶圓100已被維持為既定溫度，則將HCDS氣體自第一氣體供給系統310供給至處理室201a，並且自第二氣體供給系統320供給NH3氣體。進而，處理室201d亦同樣地，自第一氣體供給系統310供給HCDS氣體，並且自第二氣體供給系統320供給NH3氣體。
繼而，若處理室201內已達到既定壓力，則電漿產生部400開始對處理室201內供給高頻，而於處理室201a、處理室201d產生電漿。成為電漿狀態之HCDS氣體與NH3氣體於處理室201a內相互反應，並被供給至絕緣膜102上，從而於第一晶圓100、第二晶圓100分別形成緻密之氮化矽層103(n1)。
氮化矽層103(n1)係厚度為不會對犧牲膜之應力產生影響之程度且至少較之後形成之氮化矽層103(n2)薄之膜。
(S303)
此處，對使第一晶圓100、第二晶圓100移動並且搬入第三晶圓100、第四晶圓100之步驟S303進行說明。若於第一晶圓100、第二晶圓100分別形成氮化矽層103(n1)，則停止供給處理氣體。其後，藉由與S203同樣之方法，使晶圓100分離。於分離後，以孔部224a成為基板載置面211c上、孔部224d成為基板載置面211b上之方式，使旋轉托盤222沿順時針方向旋轉180°。若旋轉完成，則打開閘閥208，將第三晶圓100載置於孔部224c，將第四晶圓100載置於孔部224b。於將各晶圓100載置於對應之孔部224後，使各基板載置面211相對地上升，而將孔部224a之第一晶圓100載置於基板載置面211c，將孔部224d之第二晶圓100載置於基板載置面211b，將孔部224c之第三晶圓100載置於基板載置面211a，將孔部224b之第四晶圓100載置於基板載置面211d。
(S304)
此處，對在處理室201a、處理室201b、處理室201c、處理室201d中處理基板之步驟S304進行說明。
(處理室201a、處理室201d中之處理)
於處理室201a中，進行與S302同樣之處理，而於第三晶圓100、第四晶圓100之絕緣膜102上形成氮化矽層103(n1)。
(處理室201b、處理室201c中之處理)
於處理室201b、處理室201c中，藉由與S206同樣之方法供給高頻及低頻，而於第一晶圓100之氮化矽層103(n1)上形成如圖19之氮化矽層103(n2')。第二晶圓100亦同樣地於處理室201b中供給高頻及低頻，而於氮化矽層103(n1)上形成氮化矽層103(n2')。藉由低頻，將氮等離子成分供給至形成過程之氮化矽層103(n2')中之雜質鍵等，而將鍵切斷，故而形成具有壓縮性之應力之氮化矽層103(n2')。
(S305)
此處，對使第一晶圓100、第二晶圓100、第三晶圓100、第四晶圓100移動之步驟S305進行說明。若於各處理室中已形成所需氮化矽層103(n1)、103(n2')，則停止供給處理氣體。其後，藉由與S203同樣之方法，使晶圓100分離。於分離後，以孔部224a成為基板載置面211a上、孔部224d成為基板載置面211d上之方式，使旋轉托盤222沿順時針方向旋轉180°。此時，孔部224b配置於基板載置面211b上，孔部224c配置於基板載置面211c上。
(S306)
此處，對在處理室201a、處理室201b、處理室201c、處理室201d中處理基板之步驟S306進行說明。若移動完成，則進行與S304 同樣之處理，而於第一晶圓100、第二晶圓100上形成氮化矽層103(n4)。進而，於第三晶圓100、第四晶圓100上形成氮化矽層103(n2')。
(S307)
此處，對搬出第一晶圓100、第二晶圓100之步驟S307進行說明。若S306之處理已完成，則打開閘閥208，搬出第一晶圓100及第二晶圓100。此時，若存在接下來將進行處理之晶圓100，則將該等晶圓100載置於孔部224a、224d。以下，反覆進行S302至S307之處理直至完成既定片數之基板處理為止。
藉由以此方式形成已使氮化矽層103(n2')之壓縮應力降低之犧牲膜104，即便如圖4至圖6般交替地積層絕緣膜102及犧牲膜104，亦可抑制因應力差等引起之半導體裝置之破壞或良率之降低。
再者，於上述實施形態中，較理想為，使於雙頻處理室中自高頻電源402(402b、402c)供給之高頻之電力大於單頻處理室。藉由增大電力，可促進分解，故而可使膜形成速率進一步提高。因此，即便於進行與單頻處理室相同之時間處理之情形時，亦可形成較於單頻處理室中形成之氮化矽層厚之氮化矽層。
又，於形成各氮化矽層103時，亦可調整對各處理室之含矽氣體之供給量。例如，控制各閥302、質量流量控制器303，使對單頻處理室之含矽氣體之供給時間較對雙頻處理室之供給時間短，而調整供給量。藉此，可更精確地控制各氮化矽層之厚度。
又，更佳為，於雙頻處理室中之處理中，於處理氣體 中亦含有氬氣(Ar)等輔助雜質鍵之切斷之輔助氣體。由於Ar之分子尺寸大於氮，故而可促進於形成氮化矽層103(n2)或氮化矽層103(n3)時產生之雜質鍵之鍵結部之切斷。此時，為了調整應力，亦可調整氬氣之供給量。於進行調整時，調整質量流量控制器343或閥344。例如，以如下方式進行調整：於降低應力之情形時增加氬氣之供給量，於提高應力之情形時減少氬氣之供給量。
藉由以此方式將與雜質之鍵結切斷，而使作為氮化矽層103(n2)或氮化矽層(n3)、氮化矽層103(n2')之膜應力之拉伸應力降低。
更佳為，低頻之供給較理想為脈衝狀地供給。其原因在於：由於因持續施加低頻會導致氮等高能量之離子或電子始終與晶圓100碰撞而產生反應，故而存在氮化矽層103(n2)或氮化矽層(n3)之溫度急遽上升而對其他膜造成影響之可能性。藉由脈衝狀地供給，可防止始終發生反應，而抑制氮化矽層103(n2)或氮化矽層(n3)之溫度上升。
又，於上述實施形態中，對因絕緣膜與犧牲膜之熱膨脹率差引起半導體裝置之破壞之例進行了說明，但並不限於此。例如，於形成圖5所記載之孔106時，有因絕緣膜或犧牲膜之膜應力之問題引起半導體裝置之破壞之虞。然而，如上述實施形態般，藉由降低絕緣膜之膜應力，或降低犧牲膜之膜應力，可防止形成孔106時之半導體裝置之破壞。
又，於上述實施形態中，對在簇射頭230設置有氣體導入孔233之構造進行了說明，但只要為可對雙頻處理室供給輔助氣體之構造則並不限於此。例如，亦可構成為閥344b之下游側與 閥302b之下游連通，閥344c之下游側與閥302c之下游側連通。
又，於形成犧牲膜時，並不限於將兩種氣體同時供給至處理室而形成，例如亦可進行交替地供給氣體之交替供給處理，而於絕緣膜102上形成膜。具體而言，亦可將HCDS氣體供給至絕緣膜102上形成以矽為主之層，其後，供給氨進行分解，與以矽為主之層反應，而形成SiN層。更佳為，亦可於尋求緻密之膜之S202中，進行上述交替供給處理，於尋求較高之成膜速率之S204中，如上述實施例般同時對處理室供給而形成。此處，亦可使HCDS氣體、NH3氣體中之任一者或兩者活化，而促進反應。
又，於本實施形態中，使用低頻電源作為離子控制部410之一構成，但只要能吸引離子成分則並不限於此，例如亦可為高頻電源。但是，於各電源之性質上，低頻電源相較於高頻電源更能以使離子較大地移動之方式進行控制，故而較理想為使用低頻。
再者，於圖4等中，將絕緣膜102及犧牲膜104交替地形成8層，但並不限於此，亦可為多於8層之層。由於層越增加越容易受到應力之影響，故而與此相應地於本實施形態中所說明之技術變得更有效。

Claims (17)

  1. 一種基板處理裝置，其包含：單頻處理室，其於處理模組內設置複數個，對形成有絕緣膜之基板進行處理；雙頻處理室，其於上述處理模組內鄰接於上述單頻處理室，對經上述單頻處理室處理後之基板進行處理；氣體供給部，其分別對上述單頻處理室及上述雙頻處理室，供給至少含有矽及雜質之含矽氣體；電漿產生部，其分別連接於上述單頻處理室及上述雙頻處理室；離子控制部，其連接於上述雙頻處理室；基板搬送部，其設置於上述處理模組內，於上述單頻處理室與上述雙頻處理室之間搬送基板；以及控制器，其至少控制上述氣體供給部、上述電漿產生部、上述離子控制部、及上述基板搬送部；且上述基板處理裝置執行下述控制：於上述複數個之單頻處理室中，第一單頻處理室係自上述雙頻處理室觀察時設置於上述基板之移動方向之上游，第二單頻處理室係自上述雙頻處理室觀察時設置於上述基板之移動方向之下游；上述控制器對上述第一單頻處理室供給至少含有矽及雜質之含矽氣體，並且電漿產生部對上述單頻處理室供給高頻，而於上述絕緣膜上形成第一氮化矽層；上述基板搬送部將上述基板搬送至上述雙頻處理室；對上述雙頻處理室供給上述含矽氣體，並且上述電漿產生部對上述雙頻處理室供給高頻，離子控制部供給低頻，而於上述第一氮化矽層上，形成應力較上述第一氮化矽層低之第二氮化矽層；上述基板搬送部將上述基板搬送至上述第二單頻處理室；且對上述第二單頻處理室供給至少含有矽及雜質之含矽氣體，並且上述電漿產生部對上述單頻處理室供給高頻，而於上述第二氮化矽層上，形成應力較上述第二氮化矽層高之第三氮化矽層。
  2. 如請求項1之基板處理裝置，其中，上述基板搬送部具有旋轉軸、及將數個上述基板呈圓周狀地載置之旋轉托盤。
  3. 如請求項2之基板處理裝置，其中，上述離子控制部具有低頻電源，上述控制器係以對上述雙頻處理室供給脈衝狀之低頻之方式控制上述低頻電源。
  4. 如請求項3之基板處理裝置，其中，於上述雙頻處理室連接供給氬氣之輔助氣體供給部。
  5. 如請求項2之基板處理裝置，其中，於上述雙頻處理室連接供給氬氣之輔助氣體供給部。
  6. 如請求項1之基板處理裝置，其中，上述離子控制部具有低頻電源，上述控制器係以對上述雙頻處理室供給脈衝狀之低頻之方式控制上述低頻電源。
  7. 如請求項6之基板處理裝置，其中，於上述雙頻處理室連接供給氬氣之輔助氣體供給部。
  8. 如請求項1之基板處理裝置，其中，於上述雙頻處理室連接供給氬氣之輔助氣體供給部。
  9. 如請求項1之基板處理裝置，其中，上述基板搬送部具有旋轉軸、及將數個上述基板呈圓周狀地載置之旋轉托盤。
  10. 如請求項9之基板處理裝置，其中，上述離子控制部具有低頻電源，上述控制器係以對上述雙頻處理室供給脈衝狀之低頻之方式控制上述低頻電源。
  11. 如請求項10之基板處理裝置，其中，於上述雙頻處理室連接供給氬氣之輔助氣體供給部。
  12. 如請求項9之基板處理裝置，其中，於上述雙頻處理室連接供給氬氣之輔助氣體供給部。
  13. 如請求項1之基板處理裝置，其中，上述離子控制部具有低頻電源，上述控制器係以對上述雙頻處理室供給脈衝狀之低頻之方式控制上述低頻電源。
  14. 如請求項13之基板處理裝置，其中，於上述雙頻處理室連接供給氬氣之輔助氣體供給部。
  15. 如請求項1之基板處理裝置，其中，於上述雙頻處理室連接供給氬氣之輔助氣體供給部。
  16. 一種半導體裝置之製造方法，其包括如下步驟：將形成有絕緣膜之基板搬送至設置於處理模組內之第一單頻處理室之步驟；對上述第一單頻處理室供給至少含有矽及雜質之含矽氣體，並且電漿產生部對上述第一單頻處理室供給高頻，而於上述絕緣膜上形成第一氮化矽層之步驟；藉由設置於上述處理模組內之基板搬送部，將上述基板搬送至於上述處理模組內自上述第一單頻處理室觀察時設置於上述基板之移動方向之下游之雙頻處理室之步驟；對上述雙頻處理室供給上述含矽氣體，並且上述電漿產生部對上述雙頻處理室供給高頻，離子控制部供給低頻，而於上述第一氮化矽層上，形成應力較上述第一氮化矽層低之第二氮化矽層之步驟；藉由上述基板搬送部，將上述基板搬送至自上述雙頻處理室觀察時設置於上述基板之移動方向之下游之第二單頻處理室之步驟；及對上述第二單頻處理室供給至少含有矽及雜質之含矽氣體，並且上述電漿產生部對上述單頻處理室供給高頻，而於上述第二氮化矽層上，形成應力較上述第二氮化矽層高之第三氮化矽層之步驟。
  17. 一種程式，其藉由電腦使基板處理裝置執行如下程序：將形成有絕緣膜之基板搬送至設置於處理模組內之第一單頻處理室之程序；對上述第一單頻處理室供給至少含有矽及雜質之含矽氣體，並且電漿產生部對上述第一單頻處理室供給高頻，而於上述絕緣膜上形成第一氮化矽層之程序；藉由設置於上述處理模組內之基板搬送部，將上述基板搬送至於上述處理模組內自上述第一單頻處理室觀察時設置於上述基板之移動方向之下游之雙頻處理室之程序；及對上述雙頻處理室供給上述含矽氣體，並且上述電漿產生部對上述雙頻處理室供給高頻，離子控制部供給低頻，而於上述第一氮化矽層上，形成應力較上述第一氮化矽層低之第二氮化矽層之程序；藉由上述基板搬送部，將上述基板搬送至自上述雙頻處理室觀察時設置於上述基板之移動方向之下游之第二單頻處理室之程序；及對上述第二單頻處理室供給至少含有矽及雜質之含矽氣體，並且上述電漿產生部對上述單頻處理室供給高頻，而於上述第二氮化矽層上，形成應力較上述第二氮化矽層高之第三氮化矽層之程序。
TW106127446A 2017-03-22 2017-08-14 基板處理裝置、半導體裝置之製造方法及程式 TWI666335B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017055907A JP6564802B2 (ja) 2017-03-22 2017-03-22 基板処理装置、半導体装置の製造方法およびプログラム
JP2017-055907 2017-03-22

Publications (2)

Publication Number Publication Date
TW201843330A TW201843330A (zh) 2018-12-16
TWI666335B true TWI666335B (zh) 2019-07-21

Family

ID=63582896

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127446A TWI666335B (zh) 2017-03-22 2017-08-14 基板處理裝置、半導體裝置之製造方法及程式

Country Status (5)

Country Link
US (2) US20180277405A1 (zh)
JP (1) JP6564802B2 (zh)
KR (1) KR101993981B1 (zh)
CN (1) CN108630512B (zh)
TW (1) TWI666335B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI783398B (zh) * 2020-06-17 2022-11-11 日商國際電氣股份有限公司 基板處理裝置、半導體裝置之製造方法及記錄媒體

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6883620B2 (ja) * 2019-07-30 2021-06-09 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
JP7042880B1 (ja) 2020-09-24 2022-03-28 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、およびプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200605221A (en) * 2004-03-15 2006-02-01 Applied Materials Inc Adhesion improvement for low k dielectrics
TW201341569A (zh) * 2012-02-14 2013-10-16 Novellus Systems Inc 用於半導體元件應用之氮化矽膜

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666298B2 (ja) * 1983-02-03 1994-08-24 日電アネルバ株式会社 ドライエッチング装置
JP2641385B2 (ja) * 1993-09-24 1997-08-13 アプライド マテリアルズ インコーポレイテッド 膜形成方法
JP3663392B2 (ja) * 1996-03-01 2005-06-22 株式会社日立製作所 プラズマエッチング処理装置
KR20010059057A (ko) * 1999-12-30 2001-07-06 박종섭 반도체 소자의 대머신 전도라인 형성 방법
US20060105106A1 (en) * 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
US8383001B2 (en) * 2009-02-20 2013-02-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium
JP2011023718A (ja) * 2009-07-15 2011-02-03 Asm Japan Kk ＰＥＡＬＤによってＳｉ−Ｎ結合を有するストレス調節された誘電体膜を形成する方法
US8709551B2 (en) * 2010-03-25 2014-04-29 Novellus Systems, Inc. Smooth silicon-containing films
JP2011249626A (ja) * 2010-05-28 2011-12-08 Mitsubishi Heavy Ind Ltd 半導体素子の窒化珪素膜、窒化珪素膜の製造方法及び装置
US20120064682A1 (en) * 2010-09-14 2012-03-15 Jang Kyung-Tae Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices
KR20140147086A (ko) * 2012-02-14 2014-12-29 노벨러스 시스템즈, 인코포레이티드 반도체 디바이스 애플리케이션들을 위한 실리콘 질화물 막들
JP6011417B2 (ja) * 2012-06-15 2016-10-19 東京エレクトロン株式会社 成膜装置、基板処理装置及び成膜方法
JP5857896B2 (ja) * 2012-07-06 2016-02-10 東京エレクトロン株式会社 成膜装置の運転方法及び成膜装置
KR20140028548A (ko) * 2012-08-29 2014-03-10 에스케이하이닉스 주식회사 반도체 메모리 소자의 제조방법
US9157730B2 (en) * 2012-10-26 2015-10-13 Applied Materials, Inc. PECVD process
JP5939147B2 (ja) * 2012-12-14 2016-06-22 東京エレクトロン株式会社 成膜装置、基板処理装置及び成膜方法
US8941218B1 (en) * 2013-08-13 2015-01-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Passivation for group III-V semiconductor devices having a plated metal layer over an interlayer dielectric layer
KR102130558B1 (ko) 2013-09-02 2020-07-07 삼성전자주식회사 반도체 장치
JP2015180768A (ja) * 2014-03-06 2015-10-15 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法並びに記録媒体
US9214333B1 (en) * 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US10354860B2 (en) * 2015-01-29 2019-07-16 Versum Materials Us, Llc Method and precursors for manufacturing 3D devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200605221A (en) * 2004-03-15 2006-02-01 Applied Materials Inc Adhesion improvement for low k dielectrics
TW201341569A (zh) * 2012-02-14 2013-10-16 Novellus Systems Inc 用於半導體元件應用之氮化矽膜

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI783398B (zh) * 2020-06-17 2022-11-11 日商國際電氣股份有限公司 基板處理裝置、半導體裝置之製造方法及記錄媒體
US11891697B2 (en) 2020-06-17 2024-02-06 Kokusai Electric Corporation Substrate processing apparatus

Also Published As

Publication number Publication date
CN108630512A (zh) 2018-10-09
US20190393057A1 (en) 2019-12-26
KR20180107693A (ko) 2018-10-02
JP2018160507A (ja) 2018-10-11
JP6564802B2 (ja) 2019-08-21
CN108630512B (zh) 2021-06-18
KR101993981B1 (ko) 2019-06-27
TW201843330A (zh) 2018-12-16
US20180277405A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
TWI704619B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP2016111347A (ja) Ｃｕ配線の形成方法および成膜システム、記憶媒体
TWI666335B (zh) 基板處理裝置、半導體裝置之製造方法及程式
US10340237B2 (en) Method of manufacturing semiconductor device
US10475645B2 (en) Method of filling recess and processing apparatus
JP2012216632A (ja) プラズマ処理方法、及び素子分離方法
JP2019056132A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP6419762B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI312572B (en) Method of processing semiconductor substrate
TWI661073B (zh) 半導體裝置之製造方法、基板處理裝置及程式
JP2019169662A (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
CN110120341B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
US20030200984A1 (en) Highly efficient remote clean process for process chambers in deposition tools
TW202123314A (zh) 用於清潔金屬接觸的方法及設備
TW202101774A (zh) 半導體裝置之製造方法、基板處理裝置及程式
TW201802957A (zh) 半導體裝置之製造方法、基板處理裝置及程式
JP6441989B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
CN103871953B (zh) 一种浅沟槽填充方法
US11195713B2 (en) Methods of forming a silicon-insulator layer and semiconductor device having the same
JP2008300436A (ja) バリヤ層の形成方法及び処理システム