TWI663899B - 半導體封裝回收利用方法、及回收利用半導體封裝 - Google Patents

Abstract

本發明涉及一種半導體封裝回收利用方法、回收利用半導體封裝以及為其的夾具，所述半導體封裝回收利用方法，包括：回收要再利用的半導體封裝的步驟；將回收的多個半導體封裝裝載在形成有多個與半導體封裝對應的大小的開口部的夾具上的步驟；重新模製裝載在所述夾具上的半導體封裝的模製面的步驟；切割所述重新模製的半導體封裝的步驟，經由所述重新模製的半導體封裝的厚度增加了50至1000μm。

Description

半導體封裝回收利用方法、及回收利用半導體封裝

本發明涉及一種半導體封裝回收利用方法、回收利用半導體封裝以及為其的夾具，涉及回收利用在製造工程中被判斷為不良或已用半導體封裝的技術。

一般，製造半導體的後工程包括：在印刷電路板(PCB,Printed Circuit Board)安裝附著從晶圓(wafer)分離的半導體晶片的管芯焊接(die bonding)工程；利用金屬線(metal wire)等電連接附著有半導體晶片的印刷電路板的金線鍵合(wire bonding)工程；通過利用密封材料密封半導體晶片及印刷電路板製造成積體電路封裝的模製(molding)工程；以及為了裝運的半導體晶片切割工程(Package Sawing)。

直到切割半導體封裝的切割過程以各個IC(Integrated Circuit)連續排列的條形態製備。此時，在工程中，半導體晶片以如基板(Substrate)或引線框架(Lead Frame)的形態使用，在封裝切割過程中被切割成單個IC形態。

如上所述方式製造的過程中，在鐳射打標(raser Marking)工程會發生誤記在IC上面(Top Surface)記載的資訊(PART NUMBER)的情況。此時，由於不能銷售這些IC，因此，需要消除鐳射打標重新進行鐳射打標或廢棄。

若廢棄處理IC，則不利於節儉費用方面，因此，摸索消除鐳射打標重新利用的方法。

直作為此方法，有以下方法：第一，因鐳射打標的深度為50μm，將前面切削為50μm的方法，第二，在鐳射打標上面塗布特殊墨水硬化的方法。所述第一方法存在顏色變化的問題，第二方法存在由於用手塗布特殊墨水的所有過程，因此，收率低的問題。

由於從印刷電路板等去除的半導體晶片為高價，因此，比起廢棄優選回收利用，但是，由於工作人員需對回收利用的半導體晶片進行手工作，因此，存在耗時間多的問題。

本發明的目的在於解決所述間題以及其他問題。其他目的在於，提供一種回收利用在製造工程中判斷為不良或已使用的半導體封裝的方法，由此製造的回收利用半導體以及為其的夾具。

為達成所述或其他目的，根據本發明的一側面，可以提供半導體封裝回收利用方法，其中包括：回收要再利用的半導體封裝的步驟；將所述回收的多個半導體封裝 裝載在形成有多個大小與半導體封裝對應的開口部的夾具的步驟；重新模製裝載在所述夾具上的半導體封裝的模製面的步驟；以及切割所述重新模製的半導體封裝的步驟，經由所述重新模製的半導體封裝的厚度增加了50至1000μm。

根據本發明的一側面，所述夾具由金屬板而形成，在一面可附著與所述半導體封裝的另一面相對的密封部件。

根據本發明的一側面，在所述裝載步驟中，所述回收的半導體封裝可連續排列在所述夾具上。

根據本發明的一側面，回收所述半導體封裝的步驟，包括：從疊層2個以上的半導體封裝而形成的疊層型半導體封裝分離出要再利用的半導體封裝的步驟；以及去除形成在所述分離的半導體封裝的另一面的焊球的步驟。

根據本發明的一側面，用於所述重新模製的環氧樹脂模塑膠(EMC,Epoxy Molding Compound)的玻璃轉移溫度為180℃以上。

根據本發明的一側面，進一步包括：在所述重新模製步驟以後對所述要再利用的半導體封裝的另一面附著焊球的步驟；以及在所述附著焊球的步驟以後，對所述重新模製面進行鐳射打標的步驟。

根據本發明的一側面，可以提供回收利用半導體封裝，其中回收要再利用的半導體封裝，重新模製所述回 收的半導體封裝的模製面，重新模製的半導體封裝的厚度增加了50至1000μm。

根據本發明的一側面，其為用於回收利用在一面形成有模製件的半導體封裝的夾具，其中包括：金屬板，用於裝載回收的多個半導體封裝，形成有多個開口部，所述多個開口部的大小與所述半導體封裝相對應；以及密封部件，與所述半導體封裝的另一面相對地設置在所述金屬板的一面。

根據本發明的一側面，所述金屬板由銅板而成，所述多個開口部以預定間隔連續形成。

說明根據本發明的半導體封裝回收利用裝置及方法的效果為如下。

根據本發明的實施例中的至少一實施例，存在不廢棄被判斷為不良或已使用的半導體封裝而能夠回收利用的優點。

根據本發明的實施例中的至少一實施例，通過在已模製的部分重疊模製，存在對外部衝擊更加安全的優點。

根據本發明的實施例中的至少一實施例，通過防止半導體封裝的變形，改善組裝精密度及焊接可靠性，可 以提高安裝半導體元件時的生產性。

根據本發明的實施例中的至少一實施例，通過防止發生半導體封裝的變形，在安裝時與半導體元件的電連接出色，從而可以提高半導體封裝的生產收率。

根據本發明的實施例中的至少一實施例，存在利用現有的工程可以回收利用半導體晶片的效果。

根據本發明的實施例中的至少一實施例，通過將多個半導體封裝形成為連續排列的條形(Strip)，從而，一次能回收利用更多的半導體晶片。

可適用本發明的附加範圍可通過以下的詳細說明將會明確。但是，本領域的技術人員可以明確理解在本發明的思想及範圍內所做的各種變更及修改，因此，應理解為詳細說明及如本發明的優選實施例的特定實施例是舉例說明的。

10‧‧‧夾具

11‧‧‧金屬板

12‧‧‧隔壁

13‧‧‧密封部件

14‧‧‧凹槽

100‧‧‧半導體封裝

110‧‧‧半導體晶片

120‧‧‧基板

130‧‧‧金屬線

140‧‧‧焊球

150‧‧‧模塑料

160‧‧‧黏合劑

200‧‧‧疊層型半導體封裝

200a‧‧‧第一半導體封裝

200b‧‧‧第二半導體封裝

圖1是根據本發明的半導體封裝的截面圖。

圖2是根據本發明的回收利用半導體封裝的前處理工程順序圖。

圖3是根據本發明的夾具的立體圖。

圖4是根據本發明的重新模製的半導體封裝的模製面的示意圖。

圖5是沿圖4的A-A線的截面圖。

圖6是通過本發明的一實施例的工程裝載半導體封裝的狀態的夾具的示意圖。

圖7是根據本發明的半導體封裝回收利用方法的流程圖。

圖8是根據本發明的疊層的半導體封裝的模式圖。

下面，參照附圖詳細說明本說明書所公開的實施例，與圖面符號無關對相同或類似的構成要素標注相同的符號，並省略對其的詳細說明。在以下說明中所使用的對構成要素的結尾詞“部”是為了容易撰寫說明書而賦予或混用的，其本身不具備區別的含義或起區別的作用。而且，在說明本說明書公開的實施例時，若判斷對相關公知技術的具體說明會使本說明書的實施例不明確，則省略對其的詳細說明。而且，應理解為附圖是用來更加容易理解本說明書的實施例而提供的，並不限定本說明書中公開的技術思想，包含本發明的思想及技術範圍所包含的所有變更、均等物乃至代替物。

第一、第二等包含序數的術語可用來說明多樣的構成要素，但是這些構成要素並不由所述術語所限定。使用所述術語的目的是用於區別一個構成要素和其他構成要素。

在文章中沒有明確的含義時，單數的表現包含 複數的表現。

在本發明中，「包括」或「具有」等術語是用來指定說明書中記載的特徵、數字、步驟、動作、構成要素、零件或組合這些的存在，並不排除一個以上的其他的特徵或數字、步驟、動作、構成要素、零件或組合這些的存在或附加可能性。

一般，在半導體技術領域中封裝是將半導體最後產品化的過程，指將電路連接成能夠對半導體晶片傳遞電信號等，並從外部環境安全地保護而進行模製的過程。以往，由於只重視半導體晶片的單一功能，主要進行如DIP(雙列直插式封裝)等插入式封裝，但是，隨著安裝面積的縮小要求，經過SOP(Small Outline Package)、QFP(Quad Flat Package)、TSOP(Thin Small Outline Package)等表面安裝形態的封裝形狀，最近發展到了尺寸與晶片相同的CSP(Chip Size Package)、將多個晶片構成為一個封裝的MCP(Multi Chip Package)、SiP(System In Package)等超小型複合形態。

半導體封裝技術中，模製工程為了從物理、電、化學衝擊保護半導體封裝而利用模製材料密封半導體封裝來保護半導體晶片，並散發在使用產品時產生的熱的工程。

換而言之，半導體晶片是多個微細電路集成而成，其本身不能起半導體成品的作用，會被外部的物理、化學衝擊而損壞。為了防止受損開發了半導體封裝技術，該技 術是將半導體晶片安裝在基板(Lead-frame or PCB：Printed Circuit Board)上後電連接，利用EMC(Epoxy Molding Compound)等密封包裝以從外部的濕氣或雜質保護，從而能夠發揮作為半導體的功能的技術。進一步，本發明的一實施例中，除了利用EMC進行封裝以外，根據半導體晶片的小型化、封裝方式的變化等可通過液相密封劑進行模製。

所述半導體封裝可分為將半導體晶片與各種基板(Lead Frame,Package Substrate等)連接的步驟；以及連接上述基板(Substrate)和主機板的步驟。嚴格的講，第二步驟應定義為組裝(assembly)工程而不是封裝工程，但是，可包含於廣義的封裝範圍。

作為執行第一步驟的方法有金屬佈線(Metal Wiring)方式和凸點(Bumping)方式，作為執行第二步驟的方法有使用引線框架(Lead Frame)的方式和使用球(Ball)的方式(BGA：Ball Grid Array)。

本發明的一實施例中，將由所述第一步驟而形成的結構稱為上部結構，由第二步驟而形成的結構稱為下部結構。

即所述上部結構是指半導體晶片和基板(Substrate)之間的連接部，所述下部結構是指基板(Substrate)和主機板(Main Board)之間的連接部。所述半導體晶片包含CPU、GPU、各種ASIC等非記憶體半導體以 及DRAM、快閃記憶體(Flash Memory)等記憶體半導體。所述基板(Substrate)包括傳統的引線框架(Lead Frame)方式和球(Ball)方式(Package Substrate,BGA,CSP等有各種稱呼)。主機板是指構成電子產品電路部的基板的PCB(Printed Circuit Board)，有PC的主機板(Mother Board)或手機的主機板(Main Board)。

另外，以三維方式疊層IC的技術可包括晶圓疊層(wafer-on-wafer)、管芯疊層晶圓(die-on-wafer)、管芯疊層管芯(die-on-die)、以及封裝疊層封裝(package-on-package，PoP)。作為一例，封裝疊層封裝構造物的典型的形成工程中，2個以上的IC封裝體為了路由選擇其之間的信號具有電通信介面相互疊層。此構造體在手機、個人數位助理(personal digital assistant，PDA)以及數位相機等裝置上允許更高的零件密度。尤其，LPDDR(Low Power DDR)是為用於智慧手機、平板電腦等移動設備而開發的DDR SDRAM，其特徵是耗電少，本發明的一實施例是與此相關的技術。此時，所述LPDDR存在由於比NAND記憶體薄、面積大，因此對熱脆弱，容易發生熱變形(warpage)的問題。

另外，半導體製造工程分為在晶圓上面形成電路的前工程(FE：Front-End)和後工程(BE：Back-End)，前工程再分為晶圓擴散(Wafer Diffusion)工程和晶圓測試 (Wafer Test)工程，後工程再分為封裝工程(或者組裝工程)和測試工程。

本發明的一實施例涉及所述後工程中的尤其封裝工程，所述半導體封裝工程大致為如下。

半導體封裝工程包括：利用含有無定型氧化矽、四甲基氫氧化銨(TMAH)等的研磨液研磨在半導體前工程經加工的晶圓的背面的工程所謂背面研磨(Back Grinding)工程；利用含有介面活性劑等的切削液等以個別單位切割所述晶圓的工程所謂晶圓切割(Wafer Sawing(Dicing))工程；利用含有環氧樹脂、酚醛樹脂等的粘合劑在基板(substrate)粘合固定被切割的所述晶片的工程所謂晶片粘合(Die Attaching)工程；利用金絲等金屬線電連接晶片的工程所謂引線鍵合(Wire Bonding)工程；為了從外部環境保護晶片，利用由環氧樹脂、酚醛樹脂、二氧化矽等而組成的環氧樹脂模塑膠(EMC)等包裹晶片的工程所謂模塑(Molding)工程；用鐳射對各產品標刻產品資訊的工程所謂鐳射打標(Laser Marking)工程；在電路基板塗覆焊劑(flux)粘接焊球(solder ball)製備輸出端的工程所謂焊球附著(Solder Ball Mount)工程；切割成單獨的半導體並安裝到模組/板/卡的工程所謂封裝切割(Package Sawing)工程。

此時，圖1是根據本發明的半導體封裝100的截 面圖，參照圖1，在基板120安裝有半導體晶片110的狀態的半導體封裝100，一般由半導體晶片110、基板120、金屬線130(或者凸點)、焊球140(或者引線框架)、模塑料150、粘合劑160等而組成。各組成要素的功能為如下。本發明的一實施例中，已封裝所述半導體晶片110的零件指稱為半導體封裝100。

首先，基板120(substrate)安裝有半導體晶片110的部件，在半導體晶片110和主印刷電路板(PCB)之間起電信號連接通道作用，是在絕緣體的上面排列能夠傳遞電信號的導體的結構，將半導體晶片110的微細佈線變換為主印刷電路板的規模。

金屬線130相互連接半導體晶片110和基板120之間，主要使用金(Au)或銅(Cu)等，還可以使用在半導體晶片110的焊盤(Pad)上形成突起的凸點(Bump)來代替金屬線130。

焊球140起相互連接基板120和主電路基板的功能，還可以使用引線框架來代替所述焊球140。

模塑料150是為了模製產品及固定零件而使用。模塑料150的材料可以使用陶瓷、金屬、塑料等，多使用價格低廉的塑料。本發明的一實施例中使用了在環氧樹脂添加矽等無機材料和各種輔助材料(硬化材料、阻燃材料、脫模劑等)的EMC(Epoxy Molding Compound)。

所述凸點是導電性突起，其用於將半導體晶片110以載帶自動鍵合(TAB)或倒裝晶片(Flip Chip)方式連接在基板120，或者將BGA及GPS等直接連接至電路基板。與焊線(Bonding Wire)相同，作為凸點的材料可以使用金或焊料(Solder)。所述焊料的材料可以使用鉛和錫(Pb+Sn)或SAC(Sn-Ag-Cu：錫-銀-銅)。

模製工程結束後，進行分離(Singulation)工程，此工程是沿著模塑樹脂和管腳的切割線(Sawing Line)切割成為單位半導體封裝的工程。

本發明的一實施例是回收利用已生產使用或者因不良等原因而未使用的半導體封裝的技術，尤其，在PoP封裝中回收利用半導體封裝的技術。

首先，圖2是根據本發明的回收利用半導體封裝的前處理工程順序圖，圖8是根據本發明的疊層型半導體封裝所謂PoP封裝200的概略模式圖，下面，參照圖2及圖8說明回收利用半導體封裝的前處理(pre-treatment)工程。所述前處理工程主要是關於分離要回收利用的半導體封裝(或者半導體晶片)的工程。本發明的一實施例是關於回收利用如PoP(Package on Package)形態疊層的半導體封裝200的一部分的方法，作為PoP結構是適用於例如疊層移動DRAM(或LPDDR)晶片封裝(以下，稱為第一半導體封裝200a)及移動應用處理器(Application Processor,AP)晶片封裝(以下， 稱為第二半導體封裝200b)的技術。由於PoP是在焊盤上面雙重疊層封裝，因此可以加大每單位面積的效率。PoP不僅用於疊層LPDDR晶片封裝200a和移動AP晶片封裝200b，而且，還適用於疊層移動AP晶片封裝和通信用基帶晶片封裝。

即，本發明的一實施例主要適用於回收利用PoP，更具體地，適用於回收利用移動LPDDR晶片封裝(第一半導體封裝200a)和移動AP晶片封裝(第二半導體封裝200b)的第一半導體封裝200a和第二半導體封裝200b，還可適用於通信用基帶晶片封裝(第一半導體封裝200a)和移動AP晶片封裝(第二半導體封裝200b)的晶片封裝。此時，適用於PoP的晶片(DRAM，AP，BB)比其他的晶片大，所以，需要減小封裝空間，為此，通過在第二半導體封裝200b的上面雙重疊層其他封裝的第一半導體封裝200a，從而，PoP可以減小封裝空間。

若需再利用的半導體封裝200入庫，則執行入庫及檢測(S110)。在此過程中，確認搬運數量的同時，用眼睛確認原材料是否為不良。然後，以板(board)狀態在約125℃下實行烘乾工程(S120)240分鐘，去除留在板上的濕氣。此時，對半導體封裝第一次施加熱。此時的板是包括所述第一半導體封裝200a及第二半導體封裝200b的狀態。

以往，在半導體封裝工程中以錫(Sn)和鉛(Pb)為主成分執行錫焊，可在220℃以下的溫度下進行封裝。但 是，最近不能使用鉛，在錫混合銀(Ag)和銅(Cu)，因此，熔點比以前高，為約221℃。因此，現在不能執行以往在220℃以下的溫度下執行的工程，為了順利執行工程，至少保持245℃以上的溫度。如此，因工程的溫度變高，對熱變形帶來更不好的影響。若不進行烘乾工作，則在板上回出現龜裂或孔。

而且，在堆積已入庫到分離設備上的半導體封裝200的狀態下，在245℃以下的溫度分離對象半導體封裝200a(S130)。此時，對所述第一半導體封裝200a第一次施加熱。在分離工程中利用顯微鏡確認對象半導體封裝即第一半導體封裝200a是否有封裝龜裂或刮痕(scratch)。

然後，在第一半導體封裝200a的邊緣上有突出的底填劑(underfill)時去除底填劑，並去除被粘在所述第一半導體封裝200a的焊球墊面上的剩餘焊料及底填劑。在本發明的一實施例中，將所述工程稱為修整(dressing)工程(S140)。所述修整工程在約250℃下執行60秒，對所述第一半導體封裝200a第二次施加熱。然後，執行清洗及乾燥(cleaning and dry)工程(S150)，以去除在去除底填劑及修整工程中留下的焊劑及剩餘物。此時，利用蒸餾水(de-ionized water,DI water)進行清洗。所述焊劑為水溶性時，由於可溶解於水，因此可以利用純淨水(pure water)即DI water用刷子等進行清洗。並檢查所述第一半導體封裝 200a是否有龜裂、刮痕等，並檢查圖形是否翹起(lift)等。通過如上所述的前處理工程從半導體封裝200分離需要再利用的半導體封裝200a並成為去除焊料的狀態。

若前處理工程結束，重新模製第一半導體封裝200a。重新模製工程之後，在半導體晶片的表面塗覆焊劑，然後利用手動模板(manual stencil)等設備執行形成焊球(solder ball)的焊球附著(solder ball attach)工程之後，檢查焊球是否被消失或者是否與鄰接的焊球接觸。然後，利用回流(reflow)在約250℃下執行焊接(soldering)。通過此時的焊接工程，對所述第一半導體封裝200a第三次施加熱。此時的檢查是確認焊球是否被丟失(missing ball)或兩個以上的焊球是否相接觸的步驟。

然後，按照的客戶的要求真空包裝等後交貨。

如此，不僅在製造半導體封裝的工程，在回收利用的過程中也對半導體封裝施加3次熱。因此熱第一半導體封裝200a發生熱變形，本發明的一實施例不僅能改善熱變形現象，還能回收利用第一半導體封裝200a。

一般，半導體封裝根據工程中的溫度發生各種各樣的熱變形。即EMC模製過程中，在固化(curing)及冷卻工程中發生熱變形，而且，在焊料回流的過程中也發生變形。發生熱變形是因為根據所使用封裝材料的熱膨脹係數(Coefficient Thermal Expansion,CTE)之差而發生的熱應 力。更具體而言，熱變形及損壞是封裝工程中因不同的熱膨脹係數及溫度差而發生的熱應力和內部殘留應力而發生。封裝的熱變形現象取決於封裝的結構、封裝材料的物性及工程條件。因此，需要選擇適當的封裝材料及適當的封裝結構。此條件同樣適用於回收利用半導體封裝的封裝(重新模製)工程。

半導體封裝的熱變形現象可以利用懸臂梁(cantilever beam)模型而定義。接合物性相不同的梁時，根據施加的溫度而發生熱變形現象。封裝時導致熱變形現象的最大因素是不同材料之間的熱膨脹係數(單位ppm/℃)之差。由於在製備封裝的工程中不可避免地發生的高溫，因此，會發生熱變形現象，根據材料的CTE決定熱變形的狀態。發生熱變形的最代表性的工程是模製工程，在所述模製工程中主要施加的溫度是約120℃至180℃。尤其，本發明的一實施例的重新模製工程中將溫度限定在約170℃至180℃。

因EMC和半導體晶片之間的CTE之差，溫度從約170℃變化至常溫(25℃)，因此，半導體封裝發生熱變形，封裝為凸出形態時，稱為negative warpage或crying warpage，往下凹陷時，稱為positive warpage或smile warpage。

在半導體封裝發生熱變形的具體理由為如下。仔細觀察半導體封裝的內部可知存在構成半導體封裝的典型的幾種材料。由矽組成的半導體晶片、固定所述半導體晶 片可接電線的由銅(Cu)材料而組成的引線框架(Lead frame)或有高分子(Polymer)材料而組成的基板(substrate)、用於將所述半導體晶片粘接在引線框架或基板上的熱硬化性樹脂粘合劑即粘合劑(Adhesive)或底填劑、以及覆蓋上面所有組成的EMC(Epoxy Molding Compound)。還有與所述半導體晶片和引線框架/基板成為電通道的金絲(Gold(Au)wire)/錫凸點(Tin(Sn)bump)等。

本發明的一實施例中，在回收利用半導體封裝的過程中，包含半導體晶片的半導體封裝有時會被加熱，施加溫度高達270℃。在此過程中，在半導體封裝200a發生熱變形。

所述半導體晶片附著在AP(Application Processor)、基板(substrate)或印刷電路板(PCB)等板(board)上而使用時，因半導體晶片和板之間的熱膨脹之差對焊接接合部的壽命導致影響，因焊接接合部的反復變形最後發生破裂(crack)。為此，減小半導體晶片(或半導體封裝)和板之間的熱膨脹之差為非常重要。

因此，作為能夠減小熱變形的方案優選使用熱膨脹係數與半導體晶片類似的EMC。但實際上很難開發具有與半導體晶片類似的熱膨脹係數的EMC，因此，需要儘量減低EMC的熱膨脹係數。

進一步，除了使用熱膨脹係數低的EMC之外， 還能考慮使用玻璃轉移溫度(Tg)高的EMC的方法。通常，EMC的熱膨脹係數以Tg為準大大增加，因此，當EMC材料的Tg高於模製溫度時，只有Tg前的CTE對半導體封裝的熱變形導致影響，因此，通過提高Tg來獲得能夠減小半導體封裝的熱變形的效果。即，本發明的一實施例中，使用玻璃轉移溫度為180℃以上的環氧模塑料150。

下面參照附圖說明根據本發明的一實施例的用於回收利用半導體封裝100的裝置以及利用此裝置的半導體封裝100的回收利用方法。

首先，圖3是根據本發明的夾具的立體圖，圖7是根據本發明的半導體晶片110的回收利用方法的流程圖，下面參照圖3及圖7進行說明。

首先，本發明的一實施例的用於回收利用半導體封裝100的夾具10是用於回收利用在一面形成有模製件(Molding)的半導體封裝100的裝置，夾具具備：多個金屬板11，用於裝載經回收的多個半導體封裝100，形成有與所述半導體封裝100對應的大小的多個開口部14；密封部件13，在所述金屬板11的一面與所述半導體封裝100的另一面相面對形成。

對所述金屬板11沒有特別的限制，但是，本發明的一實施例中，通過由銅板製作，不僅節省費用，還能體現與基板類似的功能。

而且，本發明的一實施例是涉及同時回收利用多個半導體晶片110或半導體封裝100的技術，因此，形成在所述金屬板11上的多個開口部14連續形成為多個行及多個列。此時，開口部14的形狀大致與半導體晶片110或半導體封裝100的大小相對應，具有正方形或長方形形狀。嚴格地講具有與半導體封裝100的大小相對應的大小。

根據本發明的一實施例的回收利用半導體封裝100的方法是涉及不廢棄從手機、SSD、記憶體模組等分離出的半導體晶片110(Memory IC,Application Processor等)或者在製備工程中被判斷為不良的半導體封裝100、更嚴格地講不廢棄半導體晶片110而回收利用的方法。

作為一例，還可以作為用於遮蓋在模製面鐳射打標的用途而使用，是涉及回收利用在一面形成有模製件(Molding)的半導體封裝100的方法。本發明的一實施例中，所述半導體封裝100的一面是指刻有半導體封裝100的資訊的上面，半導體封裝100的另一面是指形成有焊球140的底面。

在本發明的一實施例中，為了回收利用半導體封裝100，先回收要再利用的半導體封裝100(S210)，將回收的半導體封裝100裝載(Loading)在形成有多個尺寸與半導體封裝100對應的開口部14的夾具10上(S220)。此時，所述開口部14由隔壁12而形成，半導體封裝100以與所述隔壁 12的內側面相接觸的狀態被裝載。所述隔壁12是在所述金屬板11上除開口部14的剩餘部分。

本發明的一實施例的半導體封裝的大小雖稍有誤差但被切割為預定的大小，在所述隔壁12和半導體封裝100之間具有可忽視程度的間隔。由此，所述半導體封裝100插入於所述夾具10時以強制插入方式進行插入。如此，通過所述半導體封裝100強制插入於夾具10，從而，模塑料150不會堆積在一處。

所述經回收的多個半導體封裝100同時裝載在一個夾具10上，從而，一次能回收利用多個半導體晶片110。如此，本發明的一實施例中，通過將回收的多個半導體封裝100裝載在一個夾具10上，從而一次自動回收利用多個半導體晶片110，因此，與以往工作人員進行手工作時相比，有利於節儉費用及縮短時間。

此時，在重新模製所述半導體封裝100之前，需要乾淨地去除附著在半導體封裝100的異物。在此過程中，需要去除形成在最初製備完成的半導體封裝100的焊球140。這是因為若形成於半導體封裝100的焊球140哪怕一次粘接在其他的基板上，焊球140也會受損，而難以安裝在電路基板上，並且，不能發揮電性功能。即需要進行去除形成在半導體封裝100的另一面的焊球140的鉛的工程以及重新附著焊球的工程。若半導體封裝100的焊球140未被損傷，則 不需要進行去除及重新附著焊球140的工程。

然後，重新模製(Remolding)裝載在所述夾具10上的半導體封裝100的一面(S230)。本發明的一實施例是回收利用已完成製造工程的半導體封裝100的例，在最初製造工程中一次性地已模製於半導體晶片110，由於是後模製，所以可稱為重新模製或二次模製(second molding)。即本發明的一實施例中以模製於半導體封裝100的狀態下執行二次模製。所述重新模製工程是通過利用模製模塑樹脂模製半導體晶片110和基板120部件的一部分的積體電路封裝模製裝置而執行，所述模製裝置有上部模具和下部模具而構成。上部模具，為了形成執行模製的模製空間而在上部模具的下面形成凹陷形態的模製槽，在下部模具的上面固定設置半導體封裝100。並且，上部模具緊貼按壓下部模具後，模塑樹脂注入到模製槽內，並對半導體封裝100(SD)執行模製工程。

如此，通過重新模製可以遮蓋形成於半導體封裝100的上面的現有產品資訊。此時，重新模製的厚度應該是安裝在印刷電路板(PCB)時電子設備不變厚的程度。這是考慮製造工程中發生的誤差而設計的，更具體而言，在半導體封裝100鐳射列印時，由鐳射標刻資訊的部分的深度大約為50μm，通過鐳射填滿標刻資訊的陰刻部分，進而，考慮工程中的誤差，例如可以形成為約200μm。通過如此重新模 製，以後進行鐳射打標時的限制減少，能夠更加有效地防止經由再利用工程的半導體封裝100的變形。通過本發明的一實施例的重新模製，將半導體封裝100的厚度增加限定為50至1000μm。若所述半導體封裝100的厚度超過1000μm，則安裝在電子設備時會造成電子設備的厚度增加。相反，所述半導體封裝100的厚度小於50μm時，不能完全遮蓋鐳射打標，而且，對進一步進行的鐳射打標工程造成不好影響。而且，為了回收利用的半導體封裝100不受熱變形的影響，應製造為預定程度以上的厚度，因此，本發明的一實施例中將回收利用半導體封裝100的厚度增加限定為50μm以上。

然後，為了在印刷電路板上安裝半導體封裝100而進行附著焊球(S240)的工程。這時的焊球附著工程是重新附著在前面去除的焊球的工程，與現有焊球附著工程相同。此時，對回收利用的半導體封裝100重新加熱。

在焊球附著工程以後進行列印(Marking)(S250)工程，這是在半導體封裝100的上面利用鐳射等標刻半導體封裝100的固有號碼等資訊的工程。本發明的一實施例中指鐳射打標(Laser Marking)工程，這是與現有的鐳射打標相同，因此，在此省略對其的具體說明。

然後，對所述重新模製的半導體封裝100進行切割(S260)，經測試後出貨。

根據本發明的一實施例，由於所述回收利用半 導體封裝100為已完成半導體製造工程的狀態，因此，附著有基板120，在去除或未去除基板的狀態下，可以執行模製及焊球附著等工程。是因為根據本發明的一實施例的半導體封裝100的回收利用方法，從模製工程開始重新通過半導體的後工程製造半導體封裝100。即，並不是必須去除基板120才能利用根據本發明的半導體封裝回收利用方法，還可以在附著於要回收利用的半導體封裝100的基板120上進行重新模製。

如圖3所示，所述夾具10由金屬板11而形成，在一面附著有與去除所述焊球140的下面相對的密封部件13。所述夾具10的材料優選包含導電性出色且價格低廉的銅。並且，所述密封部件13可使用透明或半透明的塑料。作為一例，所述密封部件13可為由塑料而成的粘膠帶。如此，通過將密封部件13使用粘膠帶，存在能夠固定所述半導體封裝100的移動，而且，能夠防止模塑料150溢出的效果。

圖4是根據本發明的重新模製的半導體晶片的模製面的示意圖，表示在夾具10模製模塑料150的狀態圖，圖5是沿圖4的A-A線的截面圖，圖6是從焊球140的前面看通過本發明的一實施例的工程裝載半導體封裝100的狀態的夾具的示意圖。

圖6是在重新模製回收利用半導體封裝100的狀態下重新模製的半導體封裝100的切割(S260)工程之前的 狀態示意圖。

而且，重新模製所述半導體封裝100的一面的步驟是以在已模製的面重疊的方式進行2次模製的步驟。此時，厚度比最初半導體封裝100的厚度稍微變厚。但是，此時重新模製的厚度只要是能覆蓋不良半導體晶片110的最初模製面就充分，所以，不會發生因厚度變厚而引起的問題。即所述回收的不良半導體封裝100在鐳射打標具有錯誤時，只要能解決此問題即可。

如上所述，模製部件可使用陶瓷、金屬、塑料等，但是，本發明的一實施例中使用了在環氧樹脂添加矽等無機材料和各種輔助材料(硬化材料、阻燃材料、脫模劑等)的EMC(Epoxy Molding Compound)。

由本發明的一實施例可知所述回收的半導體封裝100在所述夾具10上被條形化後再被模製。因此，所述夾具10是用於多個半導體封裝100的夾具10，可以命名為共同夾具10，多個開口部14相互以預定間隔隔開形成。如此，在本發明的一實施例中，通過在將要回收利用的多個半導體封裝100連續排列在夾具10形成為條形後重新模製，從而，能夠在短時間內自動化處理大量的半導體封裝。

以上所述的詳細說明是舉例說明的，並不限定本發明。本發明的範圍應由申請專利範圍的合理的解釋而決定，在本發明的等價範圍內的所有變更皆包含於本發明的範 圍。

Claims (7)

1. 一種半導體封裝回收利用方法，其特徵為，包括：回收要再利用的半導體封裝的步驟；將所述回收的多個半導體封裝裝載在形成有多個大小與半導體封裝對應的開口部的夾具的步驟；重新模製裝載在所述夾具上的半導體封裝的模製面的步驟；以及切割所述重新模製的半導體封裝的步驟，經由所述重新模製的半導體封裝的厚度增加了50至1000μm，回收所述半導體封裝的步驟，包括：從疊層2個以上的半導體封裝而形成的疊層型半導體封裝分離出要再利用的半導體封裝的步驟；以及去除形成在所述分離的半導體封裝的另一面的焊球的步驟。
2. 根據申請專利範圍第1項所述的半導體封裝回收利用方法，其特徵為，所述重新模製的步驟在170℃至180℃下執行。
3. 根據申請專利範圍第1項所述的半導體封裝回收利用方法，其特徵為，所述夾具由金屬板而形成，在一面附著有與所述半導體封裝的另一面相對的密封部件。
4. 根據申請專利範圍第1項所述的半導體封裝回收利用方法，其特徵為，在所述裝載步驟中，所述回收的半導體封裝連續排列在所述夾具上。
5. 根據申請專利範圍第1項所述的半導體封裝回收利用方法，其特徵為，用於所述重新模製的環氧樹脂模塑料的玻璃轉移溫度為180℃以上。
6. 根據申請專利範圍第1項所述的半導體封裝回收利用方法，其特徵為，進一步包括：在所述重新模製步驟以後對所述要再利用的半導體封裝的另一面附著焊球的步驟；以及在所述附著焊球的步驟以後，對所述重新模製面進行鐳射打標的步驟。
7. 一種回收利用半導體封裝，其特徵為，回收要再利用的半導體封裝，重新模制所述回收的半導體封裝的模製面，重新模製的半導體封裝的厚度增加了50至1000μm，所述模製面系印有要再利用的半導體封裝的信息的面。