[go: up one dir, main page]

TWI662605B - 在基材表面上形成結構或閘極堆疊之方法 - Google Patents

在基材表面上形成結構或閘極堆疊之方法 Download PDF

Info

Publication number
TWI662605B
TWI662605B TW105118667A TW105118667A TWI662605B TW I662605 B TWI662605 B TW I662605B TW 105118667 A TW105118667 A TW 105118667A TW 105118667 A TW105118667 A TW 105118667A TW I662605 B TWI662605 B TW I662605B
Authority
TW
Taiwan
Prior art keywords
metal
film
telluride
substrate
selenide
Prior art date
Application number
TW105118667A
Other languages
English (en)
Other versions
TW201701334A (zh
Inventor
Qi Xie
謝琦
Fu Tang
湯福
Michael Eugene Givens
麥克 尤金 吉文斯
Jan Willem Maes
強 威廉 梅斯
Original Assignee
Asm Ip Holding B.V.
荷蘭商Ａｓｍ Ｉｐ控股公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asm Ip Holding B.V., 荷蘭商Ａｓｍ Ｉｐ控股公司 filed Critical Asm Ip Holding B.V.
Publication of TW201701334A publication Critical patent/TW201701334A/zh
Application granted granted Critical
Publication of TWI662605B publication Critical patent/TWI662605B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/84—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being selenium or tellurium only 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D64/01356—
    • H10D64/01358—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H10P14/20—
    • H10P14/3431—
    • H10P14/3432—
    • H10P14/6339—
    • H10W20/074—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Abstract

在一些態樣中，提供形成金屬硒化物或金屬碲化物薄膜之方法。根據一些方法，金屬硒化物或金屬碲化物薄膜以循環沉積製程在反應空間中在基材上沉積，其中至少一個循環包括使該基材與第一氣相金屬反應物及第二氣相硒或碲反應物交替地且依次地接觸。在一些態樣中，提供在基材表面上形成三維構造之方法。在一些實施例中，該方法包括在基材與介電層之間形成金屬硒化物或金屬碲化物界面層。在一些實施例中，該方法包括在基材與導電層之間形成金屬硒化物或金屬碲化物介電層。

Description

在基材表面上形成結構或閘極堆疊之方法
本申請大體來說係關於半導體元件製造領域且更特定言，係關於金屬硒化物及碲化物薄膜及例如藉由原子層沉積(「atomic layer deposition；ALD」)製程形成其之方法。例如，金屬硒化物或碲化物薄膜可藉由ALD製程形成且可充當在基材與介電層之間的界面層，或者可本身充當電介質。
在努力持續增強高k金屬閘極技術之效能的過程中，半導體工業已經對表現出合乎需要之電洞遷移率之諸如鍺的高遷移率基材材料及表現出合乎需要之電子遷移率的第III-V族材料顯示出關心。合適之第III-V族材料包括例如GaAs、InP、InGaAs、InAs及GaSb。然而，該等新通道材料之問題可在高遷移率材料與覆蓋介電層之間的界面處存在。
基於諸如Ge及InGaAs之材料之高遷移率半導電通道具有很高數目的界面狀態。該等狀態趨於釘紮費米能級且可使電子元件之功能嚴重惡化。硒或碲鈍化可為使界面狀態最少化的有效方法。除使表面鈍化以外，需要界面層以與高k介電層積體化。然而，已知界面層具有多種問題，諸 如不防止下伏高遷移率通道氧化及允許不合需要之電流漏泄或電荷捕集及不防止第III-V族元素或Ge向上擴散至閘極電介質。
在一些態樣中，提供形成金屬硒化物或碲化物薄膜之方法。根據一些方法，金屬硒化物或碲化物薄膜在反應空間中以循環製程在基材上沉積，其中至少一個循環包括使該基材與第一氣相金屬反應物及第二氣相硒或碲反應物交替地且依次地接觸。在一些實施例中，該金屬反應物包含選自由Mg、Ca、Sr及Ba組成之群組的金屬。
在一些實施例中，形成金屬硒化物或碲化物薄膜之方法包括在使該基材與該第一氣相金屬反應物接觸之後自該基材移除過量之氣相金屬反應物及反應副產物。在一些實施例中，形成金屬硒化物或碲化物薄膜之方法包括在使該基材與該第二氣相硒或碲反應物接觸之後自該基材移除過量之氣相硒或碲反應物及反應副產物。在一些實施例中，在至少一個沉積循環中在該氣相金屬反應物接觸該基材之前該第二反應物接觸該基材。
根據一些實施例，金屬硒化物或碲化物膜使用具有至少一種環戊二烯基(Cp)配位體之金屬反應物形成。在一些實施例中，金屬硫化物薄膜之金屬為鎂(Mg)。在一些實施例中，該金屬反應物為Mg(Cp)2或其衍生物。在一些實施例中，該金屬反應物包含Cp或其衍生物且該金屬為Ca、Ba或Sr。在一些實施例中，該金屬反應物包括在其上正形成金屬硒化物或碲化物薄膜之基材表面的部分中不存在的金屬。
根據一些實施例，用於形成金屬硒化物或碲化物薄膜之方法包 括使用H2Se或H2Te作為硒或碲前驅物或反應物。在一些實施例中，該第二反應物或硒或碲前驅物包含Se或Te原子、含Se或含Te之電漿或Se自由基或Te自由基。在一些實施例中，所得金屬硫化物薄膜包含MgSe、MgTe、CaSe、CaTe、SrSe、SrTe、BaSe或BaTe。
在一些實施例中，該金屬硒化物或碲化物薄膜具有在約0.1nm與約5nm之間的厚度。
在一些態樣中，提供形成硒化鎂或碲化鎂薄膜之方法。在至少一些方法中，該硒化鎂或碲化鎂薄膜在反應空間中以例如兩個或兩個以上沉積循環之一或多個沉積循環在基材上形成。在一些實施例中，該等沉積循環中之一個、兩個或兩個以上包括使基材與氣相鎂前驅物接觸，移除過量之氣相鎂反應物及反應副產物，使該基材與第二氣相硒或碲前驅物接觸及移除過量之第二前驅物及反應副產物。根據一些實施例，在該氣相鎂前驅物接觸該基材之前，該第二前驅物接觸該基材。
在一些實施例中，硒化鎂或碲化鎂薄膜包含除鎂以外的至少一種金屬。在一些實施例中，硒化鎂或碲化鎂膜包含除硒或碲以外的至少一種非金屬元素，諸如氮或氧。
在一些態樣中，提供在基材表面上形成結構之方法。在一些實施例中，該等方法包括提供包含高遷移率通道之基材，在該高遷移率通道之上形成金屬硒化物或碲化物薄膜及在該金屬硒化物或碲化物薄膜之上形成導電層。在一些實施例中，該金屬硒化物或碲化物薄膜之金屬包含以下金屬中之至少一種：鎂、鈣、鍶及鋇。在一些實施例中，該結構包含三維構造。在一些實施例中，在基材表面上形成結構之方法進一步包括在該基 材上形成金屬硒化物或碲化物薄膜之前使該基材表面經受預處理製程。在一些實施例中，在基材表面上形成結構之方法進一步包括在形成導電層之前在該金屬硒化物或碲化物薄膜之上形成頂蓋層。在一些實施例中，該頂蓋層包含介電材料。在一些實施例中，在該金屬硒化物或碲化物薄膜之上形成導電層包括在該金屬硒化物或碲化物薄膜之上直接形成導電層。在一些實施例中，該基材表面包含一或多種金屬且該金屬硒化物或碲化物薄膜之金屬與該下伏基材表面之一或多種金屬不同。在一些實施例中，該頂蓋層包含一或多種金屬且該金屬硒化物或碲化物薄膜之金屬與後續形成之頂蓋層之一或多種金屬不同。在一些實施例中，該頂蓋層包含一或多種金屬且該金屬硒化物或碲化物薄膜之金屬與後續形成之頂蓋層之一或多種金屬中的至少一種相同。在一些實施例中，該頂蓋層包含高k介電材料。在一些實施例中，該金屬硒化物或碲化物薄膜包含以下金屬中之至少一種：Be、Mg、Ca、Ba、Sr、Y、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Al、Si、Zn、Cd、Pb、In、Ga、Ge、Gd、Ta、Mo及W。在一些實施例中，該金屬硒化物或碲化物薄膜包含以下材料中之至少一種：MgSe、MgTe、CaSe、CaTe、SrSe、SrTe、BaSe及BaTe。在一些實施例中，該金屬硒化物或碲化物薄膜具有在約0.1nm與約5nm之間的厚度。
在一些態樣中，提供在基材表面上形成結構之方法，其中金屬硒化物或碲化物膜藉由ALD形成。在一些實施例中，該方法包括：使用原子層沉積(ALD)製程在基材表面上形成金屬硒化物或碲化物薄膜，及在該金屬硒化物或碲化物薄膜之上形成介電層。在一些實施例中，該金屬硒化物 或碲化物薄膜之金屬包含以下金屬中之至少一種：Be、Mg、Ca、Ba、Sr、Y、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Al、Si、Zn、Cd、Pb、In、Ga、Ge、Gd、Ta、Mo及W。在一些實施例中，該方法進一步包括在形成該介電層之前在該金屬硒化物或碲化物薄膜之上形成頂蓋層。在一些實施例中，該方法進一步包括在該介電層之上形成導電層。在一些實施例中，該基材表面包含高遷移率通道。在一些實施例中，該金屬硒化物或碲化物薄膜具有在約5Å與約20Å之間的厚度。在一些實施例中，該金屬硒化物或碲化物薄膜包含以下材料中之至少一種：MgSe、MgTe、CaSe、CaTe、SrSe、SrTe、BaSe及BaTe。
在一些態樣中，提供在基材表面上形成閘極堆疊之方法。在一些實施例中，該方法包括：使用ALD製程在基材上之高遷移率通道上直接沉積金屬硒化物或碲化物薄膜，及在該金屬硒化物或碲化物薄膜之上直接沉積高k介電層。在一些實施例中，該金屬硒化物或碲化物薄膜之材料包含以下材料中之至少一種：MgSe、MgTe、CaSe、CaTe、SrSe、SrTe、BaSe及BaTe。在一些實施例中，該方法進一步包括在該高k介電層之上沉積閘電極。在一些實施例中，該金屬硒化物或碲化物薄膜使用選自以下之硒或碲前驅物形成：元素硒、元素碲、硒電漿、碲電漿、H2Se及H2Te。在一些實施例中，該金屬硒化物或碲化物薄膜之金屬包含以下金屬中之至少一種：Be、Mg、Ca、Ba、Sr、Y、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Al、Si、Zn、Cd、Pb、In、Ga、Ge、Gd、Ta、Mo及W。
100、200‧‧‧閘極堆疊構造
110、210‧‧‧基材
115、215‧‧‧高遷移率通道
120、220‧‧‧源極
130、230‧‧‧汲極
140‧‧‧界面層
150‧‧‧介電層
160、250‧‧‧導電層
240‧‧‧金屬硒化物或碲化物介電層
300、400、500、600‧‧‧製程
310、320、330、340、350、360、410、420、430、440、450、460、510、520、530、540、550、560、570、580、590、610、620、630、640、650、660、670‧‧‧步驟
自發明詳述及附圖將更透徹地理解本發明，其意欲說明本發明，而非限制本發明，且其中：
圖1為包括界面層之閘極堆疊的示意圖。
圖2為包括金屬硒化物或碲化物介電層之金屬-絕緣體-半導體(MIS)閘極堆疊的示意圖。
圖3為例示根據一些實施例用於形成金屬硒化物或碲化物薄膜之ALD製程的流程圖。
圖4為例示根據一些實施例用於形成硒化鎂或碲化鎂薄膜之ALD製程的流程圖。
圖5例示根據本揭示內容之一些實施例用於形成三維構造之示例性製程。
圖6例示根據本揭示內容之一些實施例用於形成三維構造的另一示例性製程。
在一些實施例中，提供金屬硒化物或碲化物薄膜、形成金屬硒化物或碲化物薄膜之方法、金屬硒化物或碲化物結構、形成金屬硒化物及碲化物結構之方法及形成合併有金屬硒化物或碲化物薄膜之三維構造之方法。在一些實施例中，該金屬硒化物或碲化物薄膜之金屬可選自諸如鎂、鈣、鍶及鋇之許多金屬。
在一些實施例中，將金屬硒化物或碲化物膜用作例如在基材與 介電層之間的界面層。在一些實施例中，不需要分開之介電層且金屬硒化物或碲化物膜可充當不存在另一介電材料之電介質。在一些實施例中，該界面層構成閘極堆疊之一部分。在一些實施例中，界面層位於介電層與高遷移率通道之間。圖1例示在基材110上形成之常見閘極堆疊構造100。高遷移率通道115位於源極120與汲極130之間。金屬硒化物或碲化物界面層140可包括在高遷移率通道與介電層150之間。導電層160存在於介電層150之上。在一些實施例中，金屬硒化物或碲化物界面層140可使用本文所述之方法，例如藉由如本文揭示之ALD製程形成。
在一些實施例中，選擇在金屬硒化物或碲化物薄膜中之金屬以使其與在基材之下伏部分中之金屬不同。例如，在金屬硒化物或碲化物膜中之金屬可與在下伏高遷移率通道中之任何金屬不同。在一些實施例中，在金屬硒化物或碲化物膜中之金屬可與在上覆介電層中之金屬不同。在一些實施例中，金屬硒化物或碲化物中間層可包含與在基材之下伏通道區域及來自上覆介電層之金屬不同的金屬。
在一些實施例中，金屬硒化物或碲化物界面層包含下列金屬中之一或多種：Be、Mg、Ca、Ba、Sr、Y、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Al、Si、Zn、Cd、Pb、In、Ga、Ge、Gd、Ta、Mo及W。
在一些實施例中，合適界面層包含可保護下伏高遷移率基材材料不被不合需要地氧化之金屬硒化物或碲化物材料。在一些實施例中，可將該金屬硒化物或碲化物薄膜視為鈍化層。在一些實施例中，用本發明揭示之界面或介電層形成之閘極堆疊表現出降低之漏泄或降低之充電。
本發明揭示之金屬硒化物或碲化物膜可合併至諸如FINFET、平面電晶體、垂直奈米線電晶體、電容器、功率電晶體等多種積體電路構造中。
在一些實施例中，金屬硒化物或碲化物膜作為例如在金屬-絕緣體-半導體(MIS)結構中之金屬與半導體之間的介電層使用。在一些實施例中，該介電層構成例如在MISFET中之閘極堆疊的一部分。在一些實施例中，該介電層位於導電層與高遷移率通道之間。圖2例示在基材210上形成之常見MIS閘極堆疊構造200。高遷移率通道215位於源極220與汲極230之間。金屬硒化物或碲化物介電層240包括在高遷移率通道215與導電層250之間。在一些實施例中，金屬硒化物或碲化物介電層240可使用本文所述之方法形成。
在一些實施例中，選擇在金屬硒化物或碲化物薄膜中之金屬以使其與在基材之下伏部分中之金屬不同。例如，在金屬硒化物或碲化物膜中之金屬可與在下伏高遷移率通道中之任何金屬不同。在一些實施例中，在金屬硒化物或碲化物膜中之金屬可與在上覆導電層中之金屬不同。在一些實施例中，金屬硒化物或碲化物介電層可包含與在基材之下伏通道區域及來自上覆導電層之任何金屬不同的金屬。
在一些實施例中，金屬硒化物或碲化物介電層包含下列金屬中之一或多種：Be、Mg、Ca、Ba、Sr、Y、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Al、Si、Zn、Cd、Pb、In、Ga、Ge、Gd、Ta、Mo及W。在一些實施例中，當金屬硒化物或碲化物薄膜成為三維構造之一部分時，明確地避免諸如絕及/或鋁之特定金屬。
在一些實施例中，合適介電層包含可充當閘極電介質之金屬硒化物或碲化物材料。在一些實施例中，除了介電層之外，還可將該金屬硒化物或碲化物薄膜視為鈍化層。在一些實施例中，合適介電層包含可由於缺乏通常可能存在於半導體層中之成核點而允許容易地積體化的金屬硒化物或碲化物材料。
本發明揭示之金屬硒化物或碲化物膜可合併至諸如MISFET之多種積體電路構造中。
在一些實施例中，用於形成金屬硒化物或碲化物薄膜之方法包括ALD製程。例如，基材可與包含金屬之第一反應物(也稱作金屬前驅物)及包含硒或碲之第二反應物(也稱作硒或碲前驅物)交替地且依次地接觸。可選擇金屬前驅物以在金屬硒化物或碲化物界面層或介電層中提供所要之金屬。因此，在一些實施例中，選擇該金屬反應物以提供與在下伏基材區中的金屬和/或與在將後續沉積之介電層或金屬層中的金屬不同的金屬。在一些實施例中，包含一或多種下列金屬的金屬硒化物或碲化物膜藉由ALD製程沉積：Be、Mg、Ca、Ba、Sr、Y、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Al、Si、Zn、Cd、Pb、In、Ga、Ge、Gd、Ta、Mo及W。
在一些實施例中，形成金屬硒化物或碲化物膜之方法包括ALD循環，其中金屬源化學品及硒或碲源化學品交替地且依次地脈衝到包括基材之反應空間中。將金屬源化學品提供到反應空間中，其中該金屬源化學品中之至少一些接觸並吸附到基材表面上。接著將硒或碲源化學品提供到該反應空間中並使其與吸附的金屬源化學品反應以形成金屬硒化物或碲化 物。在一些實施例中，該硒或碲源化學品可在該金屬源化學品之前。在一些該等實施例中，硒或碲可結合到基材且後續金屬源化學品與沉積之硒或碲反應，或者硒或碲源化學品可改變或移除並替代對硒-Hx-基團、碲-Hx-基團或包含硒或碲之其他表面物質的表面終止。
在一些實施例中，反應物及反應副產物在提供金屬源化學品及硒或碲源化學品之間從反應空間中除去。移除可在各次反應物脈衝之前及/或之後發生。反應物及反應副產物可藉助於吹掃氣體及/或藉由使反應空間經受藉由真空泵生成之低壓以抽空反應空間而移除。
將基材暴露於金屬源化學品的步驟可稱為金屬階段，且將基材暴露於硒或碲源化學品的步驟可稱為硒或碲階段。在一些實施例中，可能需要在繼續下一階段之前重複金屬階段及硒或碲階段中之一或兩者一次、兩次、三次、四次、五次或五次以上。
根據需要重複此種循環以形成具有合乎需要之厚度的膜。在一些實施例中，重複該ALD循環直至形成金屬硒化物或碲化物之完整緊密層。在一些實施例中，重複該ALD循環直至形成金屬硒化物或碲化物之物理連續層。在一些實施例中，重複該ALD循環，直至達到最小厚度，其中沉積之層給出所要電性質。在一些實施例中，該合乎需要之厚度將為認為足夠厚以完全覆蓋基材表面之通道區域的厚度。在一些實施例中，該合乎需要之厚度為足以在本質上防止基材之下伏通道材料諸如在後續加工期間氧化的厚度。在一些實施例中，該合乎需要之厚度為足以充當在MIS結構中之電介質的厚度。
在一些實施例中，基材表面可經受預處理製程。在一些實施例 中，預處理製程包括將基材表面暴露於預處理反應物，該預處理反應物移除不合需要之污染物及/或準備基材表面以便金屬硒化物或碲化物層之後續形成。預處理可包括例如提供HCl、HF或含硒化物或碲化物之化合物諸如硒化氫或碲化氫的一或多次脈衝或漂洗。在一些實施例中，預處理可包括硒化物或碲化物鈍化製程。
在一些實施例中，形成基本上由金屬及硒或碲組成之金屬硒化物或碲化物。在一些實施例中，可使用額外反應物以將例如氧之其他材料合併或提供到膜中，以形成金屬氧-硒化物或碲化物。在一些實施例中，可形成包含兩種或兩種以上不同金屬之複合金屬硒化物或碲化物。例如，金屬硒化物或碲化物膜可包含MgAlSe、MgAsTe、MgSiSe或MgSiTe。在一些實施例中，其中需要除硒或碲之外的額外非金屬元素，用於形成金屬硒化物或碲化物薄膜之ALD製程可包括除初始金屬及硒或碲階段之外的階段。例如，它們可包括氧化階段，其中需要金屬氧-硒化物或氧-碲化物。在氧化階段中，氧或含氧的前驅物提供在反應室中並允許接觸基材表面。該氧階段可為一或多個沉積循環之部分。在一些實施例中，單獨的氮階段可包括在一或多個沉積循環中。在一些實施例中，第二金屬階段可提供在一或多個沉積循環中。氧化階段或其他合乎需要之階段可跟隨著金屬階段或硒或碲階段，但在其他情形下，在一些實施例中，需要在繼續下一階段之前從反應空間中除去過量的氧(或其他反應物)及任何反應副產物。在一些實施例中，可在最終沉積循環之後或在沉積製程中間歇地提供諸如氧、氮或額外金屬階段之額外階段。
根據一些實施例，除了硒或碲之外，本揭示內容之合乎需要之 金屬硒化物或碲化物將包括一或多種金屬及至少一種元素(諸如氧或氮)。因此，三元及四元組合物將充當合適之金屬硒化物或碲化物。實例包括但不限於MgSeN、MgTeN、BeSeN、BeTeN、SrSeN、SrTeN、CaSeN、CaTeN等。
在一些實施例中，沉積之金屬硒化物或碲化物包含至少約5at-%之硒或碲、較佳大於約15at-%之硒或碲且更佳大於約30at-%之硒或碲且最佳大於約40at-%之硒或碲。視金屬氧化態而定，該金屬硒化物或碲化物可包含約45at-%至約75at-%之硒或碲。
在一些實施例中，形成硒化鎂或碲化鎂(MgSex、MgTex)。在一些實施例中，金屬硒化物或碲化物薄膜可包含其他金屬，諸如鈣、鍶及鋇，如在本文中其他地方更詳細地描述。
在一些實施例中，諸如其中金屬硒化物或碲化物薄膜合併至三維構造中，可考慮除那些上文列出之金屬之外的金屬用於形成金屬硒化物或碲化物薄膜。可合適地利用諸如釔、矽、鋅、鎘、鉛、銦、鎵、鍺、鉭、鉬及鎢之金屬。在一些實施例中，可基於例如在該構造中使用之基材、介電層及/或金屬層選擇所選的金屬。例如，在一些實施例中，需要金屬硒化物或碲化物薄膜在充當在高遷移率通道與介電層之間的界面層時利用與在通道與介電層中之一者或兩者中所用的金屬不同的金屬。在一些實施例中，需要金屬硒化物或碲化物薄膜在充當在高遷移率通道與金屬層之間的介電層時利用與在通道與金屬層中之一者或兩者中所用的金屬不同的金屬。在一實施例中，其中形成三維構造，可需要在形成金屬硒化物或碲化物界面層或介電層之前使高遷移率通道或基材經受預處理。介電層或金屬 層隨後可在金屬硒化物或碲化物之上形成，且後沉積處理可在電介質或金屬層形成之前、之後或之前及之後應用。在一些實施例中，其中介電層在金屬硒化物或碲化物之上形成，諸如導電層之後續層可隨後在介電層之上形成。
幾何學上挑戰性的應用由於該ALD型製程之性質也是可能的。該基材表面可包含一或多種三維構造。在一些實施例中，一或多種結構可具有1：1至10：1或10：1以上之縱橫比。
根據一些實施例形成之膜的厚度等於約0.1nm且小於或等於約5nm；然而，所選擇之實際厚度可視薄膜之預定應用而定。在一些實施例中，該厚度將介於約0.5nm與約3nm之間。在一些實施例中，該厚度將介於約0.5nm與約2nm之間，較佳為約1nm。另一方面，在一些應用中，大於5nm、10nm或甚至20nm之厚度將是合乎需要的。
金屬硒化物或碲化物薄膜之原子層沉積(ALD)
ALD型製程基於受控之自限性表面反應且可提供對膜組成之精確控制。氣相反應藉由使基材與反應物依次接觸而避免。氣相反應物在反應室中例如藉由在反應物脈衝之間自反應室中移除過量之反應物及/或反應物副產物而在反應室中彼此分離。移除過量之反應物及/或反應物副產物可例如藉由在反應性氣體之每次脈衝之後使用真空及/或吹掃氣體吹掃反應空間來達成。吹掃氣體亦可在反應性氣體之每次脈衝之前、期間及之後連續地流動。例如，在一些實施例中，該吹掃氣體亦可充當一或多種反應物之載氣。
簡要地講，通常在降低的壓力下，將基材裝載到反應室中並加 熱到合適之沉積溫度。在一些實施例中，在其上發生沉積之基材表面包含矽。在一些實施例中，將在其上發生沉積之基材表面包含鍺。在一些實施例中，該基材表面包含一或多種III-V材料。在一些實施例中，將在其上發生沉積之基材表面包含高遷移率材料。在一些實施例中，該基材表面包含InGaAs。其他合適之基材表面包括GaAs、InP、InAs及GaSb。在一些實施例中，該基材可為300mm或450mm晶圓。在一些實施例中，該基材表面包含多種材料，諸如一或多種III-V材料、矽、氧化矽、氮化矽、SixGe1-x或Ge。
沉積溫度維持低於前驅物熱分解溫度，但處於足以避免反應物縮合並提供用於所要表面反應之活化能的足夠高的水平。當然，對於任何給定之ALD反應之適當溫度窗將視所包括之表面終止及反應物物質而定。該反應溫度可為約室溫至約500℃或約20℃至約500℃。在一些實施例中，該反應溫度為約室溫至約400℃。在一些實施例中，該反應溫度為約150℃至約400℃、約200℃至約350℃或約250℃至約300℃。
反應壓力可為約0.1托至約760托。在一些實施例中，該反應壓力可為約0.5托至約大氣壓。
在一些實施例中，使用至少一個ALD循環以形成金屬硒化物或碲化物薄膜。根據一些實施例，形成之膜介於約1Å與約20Å之間；然而，所選之實際厚度可基於薄膜之預定應用選擇。在一些實施例中，需要確保全部或大部分之目標基材表面藉由界面層覆蓋。在該等情況下，可能需要形成至少約5Å、較佳10Å厚或大於10Å之膜。在一些實施例中，2Å、3Å、4Å或甚至5Å之厚度將充分地覆蓋目標基材表面，例如通道區域。在 一些實施例中，諸如其中該膜將合併至電容器中，可能需要將膜厚度限制到不超過約20Å，其中在一些情況下最需要15Å或甚至10Å。已經發現，在一些情況下，如果使用太厚之膜，電容將不合需要地降低。在一些實施例中，需要形成可充當在閘極堆疊中之電介質之膜。在所述情況下，可能需要形成至少約0.5nm、較佳1nm厚或大於1nm厚之膜。在一些實施例中，0.5nm至5nm之厚度將足以充當在閘極堆疊中之電介質。對於其他應用，可能需要大於約5nm之厚度。例如，在諸如功率電晶體之一些應用中，可能需要具有10nm、20nm或大於20nm之厚度之膜。由於該膜厚度之各種約束及優勢，在一些實施例中，可能需要形成具有介於約0.1nm與約2nm之厚度的膜。在一些實施例中，代替目標厚度，可能需要某一數目之沉積循環，諸如約5個沉積循環至約20個沉積循環、較佳地約7個循環至約15個循環來形成膜。
如上所提，每次脈衝或每一循環之階段較佳為自限性的。在各階段中供應過量之反應物以使敏感結構表面飽和。表面飽和確保反應物佔據所有可用之反應性位點(例如，經歷物理尺寸或「空間位阻」限制)且因此提供優良階梯式覆蓋。在一些配置中，自限性行為之程度可藉由例如允許反應物脈衝之某一重疊以相對於保形性換位沉積加速(藉由允許一些CVD型反應)。用在時間和空間上完全分離之反應物的理想ALD條件提供自限性行為且因此提供最大保形性。在一些實施例中，在一或多個循環中，例如由於空間位阻沉積不到一個完整單層。在一些實施例中，一個以上的單層可藉由例如調節條件以達成某一分解反應，諸如將在CVD或CVD樣製程中發生的分解反應來沉積。與自限性ALD反應混合之有限CVD反應可升 高沉積速率。
可使用之合適反應器的實例包括市售ALD設備，諸如F-120®反應器、Pulsar®反應器及Advance® 400系列反應器，其自Phoenix,Arizona及ASM Europe B.V.,Almere,Netherlands之ASM America,Inc.購得。除了該些ALD反應器之外，可採用能夠ALD生長薄膜之許多其他種類之反應器，包括裝備有適合脈衝前驅物之設備及元件之CVD反應器。在一些實施例中，使用流動型ALD反應器。
在一些實施例中，該反應器為分批反應器且具有大於約50個基材，大於約100個基材或約125個以上的基材。在一些實施例中，該反應器為微型分批反應器且具有約2至約20個基材、約3至約15個基材或約4至約10個基材。
本文所述之金屬硒化物或碲化物ALD製程可視情況在連接至組合設備工具之反應器或反應空間。在組合設備工具中，因為每個反應空間用於一類製程，所以在各模塊中之反應空間的溫度可保持恆定，與其中在每次運行之前將基材加熱到製程溫度的反應器相比較，此改良了處理量。
獨立反應器(stand-alone reactor)可裝備有加載鎖(load-lock)。在那種情形下，在每次運行之間不必冷卻反應空間。
較佳地，為了形成金屬硒化物或碲化物膜，各個ALD循環包括至少兩個不同的階段。提供反應物及自反應空間移除反應物可視為一個階段。對於金屬沉積循環，在第一金屬階段中，提供包含諸如鎂、鈣、鍶或鋇之合適金屬之第一反應物並在基材表面上形成不超過約一個單層。該反應物在本文中亦稱為「金屬前驅物」、「金屬反應物」或「金屬源化學品」 且可例如為上文列出之金屬的相應β-二酮前驅物及環戊二烯基類前驅物。在第二硒或碲階段，提供包含硒或碲之第二反應物且可將吸附之金屬反應物轉化成金屬硒化物或碲化物。該反應物在本文中亦稱為「硒或碲前驅物」、「硒或碲反應物」或「硒或碲源化學品」且可例如為硒化氫或碲化氫，例如H2Se或H2Te。一或多種反應物可藉助於諸如N2、Ar或He之載氣提供。可加入額外的階段且可根據需要移除階段以調節最終膜之組成。
術語「第一」及「第二」可視任何特定實施例之順序而應用到任何特定前驅物。例如，視實施例而定，第一反應物可為金屬前驅物或者硒或碲前驅物。
圖3例示根據一些實施例金屬硒化物或碲化物薄膜藉由包括多個脈衝循環之ALD型製程300形成，至少一個循環包括：在步驟320下將蒸發之第一金屬前驅物脈衝至反應室中以在基材上形成至多一個金屬前驅物分子單層，在步驟330下吹掃反應室以移除過量之金屬前驅物及反應副產物(若有的話)，在步驟340下提供第二硒或碲前驅物之脈衝以接觸基材，在步驟350下吹掃反應室以移除過量之第二硒或碲前驅物及在基材上之金屬前驅物層與第二反應物之間的反應中形成的任何氣態副產物，及在步驟360下重複脈衝及吹掃步驟，直至形成所要厚度之金屬硒化物或碲化物薄膜。
吹掃反應室可包括使用吹掃氣體及/或應用真空到反應空間。在使用吹掃氣體之情況下，吹掃氣體可連續地流動或可僅在反應性氣體之流 動停止之後且在下一反應性氣體開始流經反應空間之前流經反應空間。還可以使吹掃或非反應性氣體連續地流經反應室，以利用該非反應性氣體作為各種反應性組分之載氣。因此，在一些實施例中，諸如氮氣之氣體連續地流經反應空間，而金屬及硒或碲前驅物根據需要脈衝至反應室中。因為載氣連續地流動，所以移除過量之反應物或反應副產物僅僅藉由停止反應性氣體向反應空間中之流動來達成。
根據一些實施例，金屬硒化物或碲化物薄膜藉由包括多個脈衝循環之ALD型製程形成，各循環包括：將蒸發之第一金屬前驅物脈衝至反應室中以在基材上形成至多一個金屬前驅物分子單層，將第二硒或碲前驅物之脈衝提供到基材上，重複脈衝步驟，直至形成所要厚度之硒化鎂或碲化鎂薄膜。
在一些實施例中，調節金屬前驅物脈衝與硒或碲前驅物脈衝之比率。因此，在一些實施例中，相對於在至少一個循環中硒化物或碲化物前驅物之脈衝，將金屬前驅物不止一次地脈衝到反應室中。並且，在一些實施例中，相對於在至少一個循環中金屬前驅物之脈衝，將硒化物或碲化物前驅物不止一次地脈衝到反應室中。例如，如果需要增加在膜中金屬之量，則至少一個ALD循環、每隔一個ALD循環或每第三、第四、第五、第六個循環等可包括一或多個額外的金屬前驅物脈衝。類似地，如果需要增加在膜中硒化物或碲化物之量，則至少一個ALD循環、每隔一個ALD循環或每第三、第四、第五、第六個循環等可包括一或多個額外的硒或碲前驅物脈衝。
在一些實施例中，需要將至少兩種金屬合併至金屬硒化物或碲化物薄膜中。因此，在適當之ALD循環中，除了第一金屬之外或代替第一金屬，一或多個循環可包括第二、第三或第四金屬之脈衝。例如，在一些實施例中，該金屬硒化物或碲化物膜包含鋁及鎂。在一些實施例中，該金屬硒化物或碲化物膜包含矽及鎂。在一些實施例中，該金屬硒化物或碲化物膜包含鉿及鎂。例如，Al及Mg之脈衝可與Se或Te前驅物脈衝組合使用以形成AlMgSe或AlMgTe。類似地，Si及Mg脈衝或Si及Hf脈衝可分別地與Se或Te前驅物脈衝組合使用以形成MgSiSe、MgSiTe、MgHfS、MgHfSe或MgHfTe。在不依靠任何特定事項之情況下，據信使用多於一種金屬可達成特定益處，諸如抑制在高溫下結晶、使吸濕特性最小化及/或增強介電常數。
再次參考圖3，其例示示例性金屬硒化物或碲化物沉積製程300。一些實施例可包括在步驟310下應用到基材表面之預處理製程。預處理可包括一或多個步驟。在該預處理中，將在其上沉積金屬硒化物或碲化物之基材表面可暴露於一或多種預處理反應物及/或諸如溫度或壓力之特定條件。預處理可出於包括清潔基材表面、移除雜質、移除天然氧化物及提供合乎需要之表面終止的許多原因而使用。在一些實施例中，預處理包括將該基材表面暴露於諸如HCl、HBr、Cl2、HF、硒化銨或碲化銨或硒化氫或碲化氫之一或多種預處理反應物。在一些實施例中，預處理製程在與後續沉積製程大約相同之溫度下進行。在一些實施例中，預處理製程包括合適化學品之一或多次脈衝，該等脈衝為約0.05s至約600s，較佳為約0.1s至約60s。在一些實施例中，在預處理製程期間之壓力維持在約0.01托與 約100托之間，較佳為約0.1托至約10托。
在一些實施例中，諸如在使用第III-V族材料之情況下，可將HCl用作預處理反應物。在一些實施例中，諸如在使用鍺基材之情況下，可將HF用作預處理反應物。在一些實施例中，依次地或同時地使用多種預處理反應物。在一些實施例中，預處理可包括一或多種預處理反應物之多次應用。
在一些實施例中，預處理可包括首先將基材表面暴露於HCl一段時間且隨後將基材表面暴露於硒化氫或碲化氫一段時間。亦可包括額外的步驟。例如，在一些實施例中，可使用水以在相應HCl及硒化氫或碲化氫暴露之間洗滌基材表面。因此，在一種可能之預處理中，可將合適之基材表面暴露於HCl歷時1秒與5分鐘之間的時間，用去離子(DI)水洗滌兩次歷時約1秒與約60秒之間的時間，並暴露於硒化氫或碲化氫之兩次暴露歷時約1秒至約60秒之時間。先前製程可在諸如約100℃至約400℃之任何合適溫度下發生。
根據一些實施例，預處理可包括異位濕式清潔處理，接著一或多個原位製程。該原位製程可包括用不同預處理反應物的多個階段。例如，一個原位序列可包括交替地暴露於HCl及硒化氫或碲化氫，例如H2Se或H2Te(HCl-H2Se-HCl-H2Se等)。當然，應認識到亦可使用其他組合或以類似或不同組合的其他預處理反應物。
在一些實施例中，將該基材表面用含硒或含碲之化合物預處理。在一些實施例中，該含硒或含碲之化合物可與在後續金屬硒化物或碲化物沉積製程中使用的硒或碲前驅物相同或不同。根據一些實施例，含硒 或含碲預處理劑包括具有通式R-Se-H或R-Te-H之硒醇或碲醇，其中R可為烷烴、烯烴或其他含碳之原子團。在一些實施例中，該含硒或含碲之預處理反應物包含源自含硒或含碲之物質的電漿或自由基。在一些實施例中，該預處理劑包含元素硒或碲。使用包含硒或碲之預處理反應物可在基材表面上提供-SeH或-TeH終止。在該等情形下，後續暴露於諸如鎂前驅物之金屬前驅物將引起立即形成Mg-硒或Mg-碲鍵並開始金屬硒化物或碲化物膜，諸如MgSe或MgTe薄膜。在一些實施例中，預處理異位或原位提供且其可作為液浴或藉由暴露於預處理反應物之氣相而提供。在一些實施例中，該預處理製程包括硒或碲鈍化製程。
在一些實施例中，可能需要除硒-H或碲-H終止以外的表面終止。在該等情況下，可能需要使用不含硒或不含碲之預處理反應物。例如，在一些實施例中，該預處理反應物可在基材表面上提供N-H終止。在一些實施例中，該等預處理可包括NH3退火、N2電漿處理或暴露於N2H4，儘管亦可使用其他方法及其他含氮化合物。與可使用含硒或含碲之預處理反應物達成之結果類似，使用含氮反應物可在基材表面上實現N-H終止。
預處理製程可利用以蒸氣形式及/或以液體形式之預處理反應物。在一些實施例中，該預處理製程可在與後續沉積製程相同的溫度及/或壓力下進行。在一些實施例中，該預處理製程可與後續沉積製程類似，不同之處在於該預處理製程將包括比在後續沉積製程中所使用之脈衝時間或暴露時間久的脈衝時間或暴露時間。
在一些特殊實施例中，可將HCl用作預處理化學品且其可以液體形式使用，且該HCl可為稀釋的(例如，1(37%)：10)且可在1分鐘蝕刻中 使用。在一些實施例中，該預處理製程之持續時間可廣泛地變化，而不影響後續沉積之膜的膜性質。
該預處理製程可在與後續ALD製程相同之溫度及/或壓力下執行；然而，其亦可在不同之溫度及/或壓力下執行。在其中異位執行預處理之實施例中，可能不可能或不需要在與後續ALD製程相同之溫度及/或壓力下執行該預處理。例如，在預處理包括將基材在水溶液中浸漬之情況下，可能需要允許預處理在比ALD製程高之壓力下進行，該ALD製程可在可能不合需要地蒸發預處理劑之相對較低壓力下執行。
再次參考圖3，在步驟320下將第一金屬反應物或前驅物以氣相脈衝形式導入腔室中並使其與基材之表面接觸。較佳地選擇條件以使得在基材表面上以自限性方式吸附不超過一個前驅物單層。
在步驟330下，過量之第一反應物及反應副產物(若有的話)常常藉由用諸如氮氣或氬氣之惰性氣體之脈衝吹掃而從反應室中移除。吹掃反應室意味著氣相前驅物及/或氣相副產物諸如藉由用真空泵抽空腔室及/或藉由用諸如氬氣或氮氣之惰性氣體替換在反應室中之氣體而從反應室中移除。典型吹掃時間為約0.05秒至20秒，更佳在約1秒與10秒之間且更佳在約1秒與2秒之間。然而，若需要，諸如在需要在極高縱橫比結構或具有複雜表面形態之其他結構之上沉積層時，則可利用其他吹掃時間。適當的脈衝時間可由熟習此項技術者基於特定情況容易地確定。
在步驟340下，將包含硒或碲之反應物(亦稱作硒或碲反應物或硒或碲前驅物)脈衝到腔室中，在其中使其與結合到表面的第一反應物反應。該反應在基材表面上形成多達一個金屬硒化物或碲化物單層。
在步驟350下，如上文對於步驟330所述，將過量之第二反應物及表面反應之氣態副產物(若有的話)自反應室中移除。在一些實施例中，過量之產物及反應副產物較佳藉助於惰性氣體移除。
脈衝及吹掃步驟在步驟360下重複，直至在基材上已經形成所要厚度之薄膜，其中各循環留下不超過一個分子單層。在一些情況下，可能需要達成各種前驅物中之至少一種的至少部分分解。
亦可供應額外的反應物，其在一些實施例中並不貢獻元素到生長膜。該等反應物可以其自己的脈衝或連同金屬及/或硒或碲前驅物脈衝一起提供。可使用額外之反應物，例如提供所要表面終止，或自反應物及/或游離副產物中之一或多種汽提(strip)或吸出(getter)配位體。
在一些實施例中，使用額外之反應物以將諸如氧氣或氮氣之額外物質貢獻至生長的薄膜。在一些實施例中，該等額外反應物可在與另一前驅物相同之階段中，諸如在金屬階段或硒或碲階段期間提供。在一些實施例中，該一或多種額外的反應物構成其自己的一或多個階段且自金屬階段與硒或碲階段兩者分別地提供。不管是以另一階段還是分別地提供，該一或多種額外反應物可在沉積製程中在每個循環、一些循環或僅在一個循環中提供。
在一些實施例中，在金屬硒化物或碲化物膜中可需要一或多種額外的非金屬元素，諸如氮或氧。額外之階段可合併至一或多個沉積循環中，或在沉積金屬硒化物或碲化物膜之後提供，以合併該等材料。例如，在一些實施例中，一或多個循環可包括其中將基材暴露於氮反應物的氮階段。在一些實施例中，該氮階段將至少一些氮合併至金屬硒化物或碲化物 薄膜中。在一些實施例中，該氮階段包括將基材表面或生長膜暴露於N2電漿。在一些實施例中，該氮階段包括使基材表面或生長膜經受使用NH3的退火製程。在一些實施例中，該氮階段包括使基材表面或生長膜經受N2H4。在一些實施例中，該氮階段包括將基材暴露於氮前驅物、氮自由基、原子氮、氮電漿或其組合。氮階段可藉由提供氮反應物之脈衝並吹掃或在沉積完整膜中之一些或全部之後包括在一或多個沉積循環中。在一些實施例中，在一或多個沉積循環中，該氮階段可跟隨著金屬階段或硒或碲階段。
在一些實施例中，一或多個循環可包括氧階段，其中將基材暴露於氧反應物。在一些實施例中，該氧階段將至少一些氧合併至金屬硒化物或碲化物薄膜中。在一些實施例中，該氧階段包括將基材表面或生長膜暴露於氧電漿。在一些實施例中，該氧階段包括使基材表面或生長膜在氧氣氛中經受退火製程。在一些實施例中，該氧階段包括將基材暴露於氧前驅物、氧自由基、原子氧、氧電漿或其組合。氧階段可藉由提供氧反應物之脈衝並吹掃或在沉積完整膜中之一些或全部之後包括在一或多個沉積循環中。在一些實施例中，在一或多個沉積循環中，該氧階段可跟隨著金屬階段或硒或碲階段。
本揭示內容之金屬硒化物或碲化物薄膜可包括許多金屬。因此，可選擇包含金屬硒化物或碲化物之所要金屬的合適金屬前驅物。在一些實施例中，形成包含Mg、Ca、Sr及/或Ba之金屬硒化物或碲化物。在其他實施例中，形成包含Be、Mg、Ca、Ba、Sr、Y、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Al、Si、Zn、Cd、Pb、In、Ga、Ge、Gd、Ta、Mo或W之金屬硒化物或碲化物。適當之金屬 硒化物或碲化物可包括表現出合乎需要之特性的那些，諸如穩定性(例如，不與基材、覆蓋層或空氣反應)、高熔點(例如，大於約1000℃)、較少電荷捕集位點(例如，Dit<5e11 l/cm2)及寬帶隙(例如，>3eV)。
根據一些實施例，金屬硒化物或碲化物薄膜包括兩種或兩種以上金屬。在一些實施例中，將額外之沉積階段加到一或多個沉積循環中以合併該一或多種額外金屬。該一或多個額外金屬階段可跟隨著第一金屬階段或跟隨著硒或碲階段。在一些實施例中，可在沉積循環之同一金屬階段中同時提供兩種或兩種以上不同之金屬前驅物。在一些實施例中，包含不同金屬之金屬前驅物可在不同沉積循環中使用。例如，第一金屬前驅物可為在一或多個沉積循環中使用之唯一金屬前驅物且包含第二不同金屬之第二金屬前驅物可在一或多個其他沉積循環中使用。
並且在具有兩種或兩種以上金屬之一些膜中，亦可包括除硒或碲之額外非金屬，諸如氧或氮。此外，可將額外沉積階段加到一或多個沉積循環中以合併額外之材料。因此，可以獲得具有兩種或兩種以上金屬硒或碲及氮之金屬硒化物或碲化物薄膜或具有兩種或兩種以上金屬硒或碲及氧之金屬硒化物或碲化物薄膜。實例包括但不限於MgHfOSe、MgHfOTe、MgHfSe、MgHfTe、MgSiSe、MgSiTe、AlMgSe、AlMgTe、MgSeO、MgTeO、MgSeN及MgTeN。
在一些實施例中，該等額外元素可已經構成金屬前驅物或硒或碲前驅物之一部分。例如，金屬或硒或碲前驅物可包括氧或氮，其可充當在所得金屬硒化物或碲化物膜中之額外合乎需要之組分。在金屬及硒或碲前驅物中之一或兩者亦包括額外元素之情況下，可能需要在所有或僅一些 沉積循環中使用特定前驅物。例如，如果硒或碲前驅物包括額外合乎需要之元素，諸如氧，則該前驅物可僅用於一個或一些沉積循環，而不同之不含氧之硒或碲前驅物用於剩餘循環。
在一些該等實施例中，沉積可作為兩步製程執行，諸如當形成金屬氧-硒化物或碲化物薄膜時。因此，第一步驟可包括形成金屬硒化物或碲化物膜，且第二步驟可包括使金屬硒化物或碲化物膜形成或改性成金屬氧-硒化物或碲化物膜。
類似地，可使用兩步製程以將諸如氮之其他材料合併至金屬硒化物或碲化物膜中。例如，第一步驟可包括形成金屬硒化物或碲化物膜，且第二步驟可包括將金屬硒化物或碲化物膜暴露於氮前驅物或富氮氣氛，以將至少一些氮合併至膜中。
為了本揭示內容，已經將MgSe及MgTe選為示例性硒化物或碲化物。在一些實施例中，在ALD循環中首先提供鎂前驅物以便形成MgSe或MgTe。在形成初始表面終止之後，如果必需或需要，則將第一鎂前驅物脈衝供給到工件。根據一些實施例，第一前驅物脈衝包含載氣流及與目標工件表面具有反應性之揮發性鎂物質。示例性鎂前驅物包括鎂β-二酮及諸如MgCp2之基於環戊二烯基(Cp)的前驅物，其由於高揮發性及反應性而是合乎需要的。因此，鎂前驅物吸附在工件表面上。在一些實施例中，該反應為自限性的，使得第一前驅物脈衝使工件表面自飽和，從而第一前驅物脈衝之任何過量成分不會與藉由該製程形成之分子層進一步反應。
第一金屬前驅物脈衝較佳以氣態形式供應。若物質在製程條件下表現出足夠之蒸氣壓以將物質以足以使暴露表面飽和之濃度轉移到工 件，對於本發明之描述，則將金屬前驅物氣體視為「蒸發性的」。
在一些實施例中，該金屬前驅物脈衝為約0.01秒至約60秒、約0.02秒至約30秒、約0.025秒至約20秒、約0.05秒至約5.0秒、約0.05秒至約2.0秒或約0.1秒至約1.0秒。
在歷時足夠時間使單分子層吸附在基材表面上之後，隨後自反應空間中移除過量之第一前驅物。在一些實施例中，過量之第一前驅物藉由停止第一化學品之流動，同時繼續使載氣或吹掃氣體流動足夠時間以自反應空間中擴散或吹掃過量之反應物及反應物副產物(若有的話)來吹掃。在一些實施例中，過量之第一前驅物藉助於在ALD循環期間流動之氧氣或另一吹掃氣體來吹掃。
在一些實施例中，將第一前驅物自反應空間中移除，其可包括流動約0.05秒至20秒、更佳約1秒至10秒且更佳約1秒至2秒之吹掃氣體。
在第二階段，將硒或碲前驅物提供至反應空間中。所吸附之第一反應物隨後可與硒或碲前驅物反應以形成硒化鎂或碲化鎂，諸如MgSe或MgTe。在一些實施例中，該硒或碲前驅物脈衝為約0.01秒至約60秒、約0.02秒至約30秒、約0.025秒至約20秒、約0.05秒至約5.0秒、約0.05秒至約2.0秒或約0.1秒至約1.0秒。然而，視反應器類型、基材類型及其表面積而定，硒或碲前驅物脈衝時間可甚至高於10秒。在一些實施例中，脈衝時間可處於分鐘的量級。最佳脈衝時間可由熟習此項技術者基於特定情況容易地確定。
在反應室中硒或碲前驅物的濃度可為約0.01體積%至約99.0體 積%。並且硒或碲前驅物可以在約1標準立方公分/分鐘與約4000標準立方公分/分鐘的速率流過反應室。
在一些實施例中，該金屬硒化物或碲化物材料之生長速率在約0.01Å/循環與約2.0Å/循環之間。在一些實施例中，該生長速率在約0.1Å/循環與約1.0Å/循環之間。在一些實施例中，該生長速率為約0.2Å/循環。
本揭示內容之金屬硒化物或碲化物ALD製程包括一或多個循環。一些實施例包括至少約5個循環、至少約10個循環或至少約50個循環之重複。在一些實施例中，執行不超過100次循環以形成合乎需要之厚度的薄膜。
在足以使先前吸附之分子層與硒或碲前驅物如硒或碲前驅物脈衝完全反應之時間之後，自反應空間中移除任何過量之反應物及反應副產物。正如第一反應物之移除一樣，該步驟可包括停止硒或碲前驅物之流動並繼續使載氣流動，歷時足以使過量之反應性物質及揮發性反應副產物擴散出反應空間並自反應空間中吹掃出去的時間。在一些實施例中，可為使用分別之吹掃氣體。在一些實施例中，該吹掃可為約0.1至約10秒、約0.1至約4秒或約至約0.5秒。共同地，硒或碲前驅物提供及移除代表在金屬硒化物或碲化物ALD循環中之第二階段，並且亦可視為硒化物或碲化物階段。
這兩個階段共同代表一個ALD循環，將其重複以形成金屬硒化物或碲化物層，諸如硒化鎂或碲化鎂層。雖然ALD循環在本文中通常稱為從金屬階段開始，但是預期在其他實施例中該循環可從硒或碲階段開始。如上所提，首先提供硒或碲前驅物亦可用以預處理基材表面。因此，在一些實施例中，使基材經受預處理，其中預處理反應物與硒或碲前驅物相同。
在ALD型製程中採用之金屬前驅物在標準條件(室溫及大氣壓)下可為固態、液態或氣態材料，條件是該金屬前驅物在導入反應室中並與基材表面接觸之前在氣相中。
在一些實施例中，該硒或碲前驅物包括硒或碲電漿或硒或碲自由基。在該等實施例中，硒或碲可在反應室內或在反應室上游激發。在需要電漿之情況下，未激發之硒或碲前驅物的流可包含一種類型之吹掃氣體，因此在基材已經暴露於硒或碲電漿歷時所要時間之後，可將電漿發生器關閉且使用硒或碲前驅物流本身來清潔過量硒或碲電漿及未反應之副產物的反應室。
雖然熟習此項技術者應瞭解可使用許多合適之硒或碲前驅物，但是適當之硒或碲前驅物包括有利地與配位體或先前或後續沉積之金屬前驅物反應之含硒或碲之化合物。因此，適當硒或碲前驅物之選擇可視所使用之特殊金屬前驅物及在金屬前驅物中配位體之性質而定。在一些實施例中，該金屬前驅物為MgCp2，且該硒或碲前驅物為硒化氫或碲化氫或硒化銨或碲化銨。
在開始膜之沉積之前，通常將基材加熱到合適之生長溫度，如上論述。優選之沉積溫度可視諸如但不限於反應物前驅物、壓力、流速、反應器之配置及包括將在其上沉積之材料之性質的基材的組成的許多因素而變。
圖4為例示根據本揭示內容之一些實施例用於形成硒化鎂或碲化鎂薄膜之ALD製程的實例。硒化鎂或碲化鎂ALD製程包括可按所示順序或可如下文進一步詳細解釋而重排的多個步驟。根據一些實施例，硒化 鎂或碲化鎂薄膜藉由包括多個脈衝循環之ALD型製程400形成，各循環包括：在步驟420下將蒸發之第一鎂前驅物脈衝至反應室中以在基材上形成至多一個鎂前驅物分子單層，在步驟430下吹掃反應室以移除過量之鎂前驅物及反應副產物(若有的話)，在步驟440下提供第二Se或Te前驅物之脈衝提供到基材上，在步驟450下吹掃反應室以移除過量之第二反應物及在基材上之第一表面上之鎂前驅物層與第二反應物之間的反應中形成的任何氣態副產物，及在步驟460下重複脈衝及吹掃步驟，直至形成所要厚度之硒化鎂或碲化鎂薄膜。
根據一些實施例，ALD製程400可放在步驟410下之基材預處理之前。在一些實施例中，預處理反應物可包括硒或碲，且在一些實施例中，含硒或含碲之預處理反應物可分別地與在步驟440中利用之硒或碲前驅物相同。
根據一些實施例，金屬硒化物或碲化物膜包含至少一些氧。該等氧可因至少一種前驅物含有氧或因與前驅物一起使用之化合物含有氧，諸如在硒化銨或碲化銨之水溶液中之H2O而存在。然而，在一些實施例中，氧的存在是不合需要的。因此，在薄膜中氧的量將保持最低或不會以任何明顯的量存在。並且，在一些實施例中，利用沒有氧或基本上沒有氧之前驅物。
在一些實施例中，頂蓋層可為合乎需要的，例如因為一些金屬硒化物或碲化物薄膜為吸濕的。因此，根據一些實施例，頂蓋層沉積或形成在金屬硒化物或碲化物薄膜上面。在一些實施例中，後續沉積或形成之介電層充當頂蓋層。在一些實施例中，頂蓋層可在基材傳輸期間保護薄膜。在一些實施例中，沒有形成頂蓋層。
在一些實施例中，頂蓋層可為介電層。在一些實施例中，頂蓋層並非介電層且後續介電層沉積在頂蓋層之上，其中介電層包含與頂蓋層不同之材料。在一些實施例中，頂蓋層可包含具有與先前沉積之金屬硒化物或碲化物膜中所用之金屬不同之金屬的金屬硒化物或碲化物或金屬氧-硒化物或碲化物。
在一些實施例中，使金屬硒化物或碲化物薄膜經受後沉積處理製程。在一些實施例中，該後處理製程在介電層形成在界面層之上之後使用。在一些實施例中，該後處理製程在金屬層形成在介電層之上之後使用。然而，在一些實施例中，預處理在諸如沉積頂蓋層的任何後續沉積之前進行。在一些實施例中，後沉積處理製程包括例如退火製程、形成氣體退火製程及硒或碲鈍化製程中之至少一個。硒或碲鈍化製程可移除至少一些未結合或不合需要的碳，該碳可存在於金屬硒化物或碲化物薄膜或在金屬硒化物或碲化物薄膜上面的頂蓋層(例如，介電層)中。硒化氫或碲化氫可在如下文更詳細描述之合適硒或碲鈍化製程中使用。
金屬前驅物
熟習此項技術者應當理解本揭示內容之金屬硒化物或碲化物薄膜之金屬可自許多選項中選擇。在一些實施例中，該金屬前驅物選自含有 Mg、Ca、Ba及Sr之化合物。在一些實施例中，該金屬前驅物包含一或多種配位體，諸如環戊二烯基(Cp)配位體。MgCp2為合適金屬前驅物的一個實例。在一些實施例中，該金屬前驅物為金屬β-二酮。在一些實施例中，該金屬前驅物不為Ba或Sr之環戊二烯基化合物。
在一些實施例中，該金屬前驅物具有下式：ML2Ax (I)
其中L可各自獨立地選擇為烴基且M可為Mg、Ca、Ba或Sr且A可為中性配位體或加合物，諸如乙二胺或EtOH，且x可為0至2。較佳地，L可為直鏈、支鏈、環狀的烷基或不飽和烴基，諸如烯基、炔基、芳族基團、環戊二烯基、苯基、環辛二烯基或環庚二烯基。較佳地，M為Mg、Ba、Sr或Ca。較佳地，x為0。更佳地，L為環戊二烯基。在一些實施例中，L可為二齒配位體，諸如二酮、胍或脒。在一些實施例中，該β二酮配位體可為乙醯丙酮酸酯或2,2,6,6-四甲基-3,5-庚二酮酸(thd)。
在一些實施例中，該金屬前驅物為環戊二烯基化合物或其衍生物，諸如烷基取代之環戊二烯基化合物且具有下式：M(R1R2R3R4R5Cp)2 (II)
其中R1-R5可各自獨立地選擇為氫或經取代或未經取代之烷基，且M可為Mg、Ca、Ba或Sr。在較佳之實施例中，R1-R5可各自獨立地選擇為氫或直鏈或支鏈的C1-C5烷基。在更佳之實施例中，R1-R5可各自獨立地選擇為氫或C1-C3烷基，諸如甲基、乙基、正丙基或異丙基。
在一些實施例中，該金屬前驅物包含一或多種配位體，諸如環戊二烯基(Cp)配位體。該等源化合物可選自由下列各項組成之群： (Cp)xM (III)；(Cp)xLyM (IV)；(Cp)xWnM (V)；(CP)xLyWnM (VI)；其中M為Sc、Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu；Cp為環戊二烯基或環辛二烯基，因此在化學式III-VI中之Cp基團可彼此相同或與另一者不同；x表示Cp配位體之數目且其為1至高達M之氧化態的整數；Ly為自其原子中之一或多個結合到稀土金屬的中性加合配位體且其中y表示結合配位體之數目；且W為相對於Cp具有-1之化合價的其他配位體且其中n表示配位體之數目。W較佳為β-二酮或其相應硒或碲或氮化合物、鹵化物、醯胺、醇鹽(alkokside)、羧酸鹽或希佛鹼(Schiff's base)。必須指出環辛二烯通常縮寫為Cod，但在此表達藉由對於環戊二烯基與環辛二烯基兩者使用單一常見縮寫Cp而簡化。
在化學式III-VI中，環戊二烯基及/或環辛二烯基可在同一分子中，因此在由可含有選自Si、N、P、Se、Te、S或B之雜原子的經取代或未經取代之C1-C6鏈組成之兩個Cp-基團之間存在橋。
L較佳為(i)烴，(ii)含氧之烴， (iii)含氮之烴，(iv)含硫之烴，(v)含磷之烴，(vi)含砷之烴，(vii)含硒之烴及/或(viii)含碲之烴
L更佳為(a)胺或聚胺，(b)聯吡啶，(c)根據以下化學式之配位體
其中G為-O-、-S-或-NR1，其中R1為氫或經取代或未經取代之環狀、直鏈或支鏈的烷基、烯基、芳基、烷基芳基、芳基烷基、烷氧基、硫基、氰基或甲矽烷基。在R1中之環狀或芳族環可含有雜原子。氫或R1型取代基亦可連接至在化學式V中之碳原子，或(d)醚或硫化物。
在化學式III-VI中之環戊二烯基或環辛二烯基Cp具有以下形式：Cp'RmHa-m (VII)
其中，當a為8時，m為整數0-8，且當a為5時，m為整數0-5， Cp'為融合或隔離之環戊二烯基或環辛二烯基且R為持續1-20個碳原子之烴片段，較佳為C1-C6烴。
R配位體可彼此相同或與另一者不同。R可為經取代或未經取代之環狀、直鏈或支鏈的烷基、烯基、芳基、烷基芳基、芳基烷基、烷氧基、硫基、氨基、氰基或甲矽烷基。該取代基之環狀或芳族環可含有雜原子。該等取代基之實例為甲基、乙基、丙基及異丙基。
在化學式IV及VI中示出之中性加合配位體L可為醚、胺或諸如用一個原子與金屬形成鍵的諸如四氫呋喃的溶劑分子。用若干原子與金屬形成鍵的合適中性加合配位體的實例為聚醚及聚胺。
在一些實施例中，需要在金屬硒化物或碲化物薄膜中具有與在介電層中之金屬相同的金屬，該介電層將沉積在金屬硒化物或碲化物層之上。因此，在一些實施例中，選擇具有相同金屬之金屬前驅物。在一些實施例中，該前驅物可與在沉積諸如金屬氧化物之介電層的後續製程中使用之前驅物相同。在該情況下，在一些實施例中，該金屬選自作為合乎需要之電介質或高k材料之金屬氧化物，諸如MgO、SrTiOx、CaTiOx及BaTiOx。
在已知特定金屬氧化物充當合適或良好介電材料之情況下，用以形成金屬氧化物之金屬前驅物可在本發明揭示之方法中使用，以形成合乎需要之金屬硒化物或碲化物界面層。
在一些實施例中，該金屬前驅物不包含鎂。然而，在其他實施例中，鎂可包含該金屬前驅物之組分。在一些實施例中，該金屬前驅物不包含鍶及/或鋇。然而，在其他實施例中，鍶及/或鋇可構成該金屬前驅物之組分。在一些實施例中，該金屬前驅物不包含鈣。然而，在其他實施例中， 鈣可構成該金屬前驅物之組分。
在一些實施例中，選擇該金屬前驅物使得該金屬前驅物之金屬與可存在於下伏基材中之任何金屬都不同。例如，可選擇該金屬前驅物以提供與在下伏高遷移率通道中之金屬不同的金屬。因此，在一些實施例中，視所使用之高遷移率通道或下伏基材之類型而定，該金屬前驅物具體地不包含Ga、As、In、Sb等。類似地，在一些實施例中，選擇金屬前驅物，使得該金屬前驅物之金屬與可在高k材料或形成在界面層之上之介電層中存在的任何金屬不同。然而，在一些實施例中，該金屬前驅物之金屬亦可在下伏高遷移率通道及覆蓋高k材料或介電層中之一者或兩者中見到。
根據一些實施例，其中需要形成金屬氧-硒酸鹽或金屬氧-碲酸鹽薄膜，合適之金屬前驅物可包括例如含Mg、Al、In、Ga、Ge及Gd之化合物。
硒或碲前驅物
熟習此項技術者應當理解可使用許多硒或碲前驅物。在一些實施例中，硒或碲前驅物選自下列列表：H2Se、H2Te、(NH4)2S、(NH4)2Se、(NH4)2Te、二甲基硒、二甲基碲、元素或原子Se、Te、含有硒-氫或碲-氫鍵之其他前驅物，諸如H2Se2、H2Te2或具有式R-Se-H或R-Te-H之硒醇或碲醇，其中R可為經取代或未經取代之烴，較佳為C1-C8烷基，更佳為直鏈或支鏈的C1-C5烷基。合適之硒或碲前驅物可包括許多含硒或含碲之化合物，條件是其包括至少一個Se-H或Te-H鍵。在一些實施例中，該硒或碲前驅物可包含硒或碲電漿或硒或碲自由基。在一些實施例中，在需要激發之硒或碲之情況下，電漿可在反應室中或在反應室之上游產生。
在一些實施例中，在採用(NH4)2Se或(NH4)2Te之情況下，硒化銨或碲化銨可以水溶液提供。在該等實施例中，可能需要提供以較短脈衝之硒或碲前驅物，以降低來自溶液之H2O蒸氣可對基材或膜生長之影響。然而，在一些實施例中，該硒或碲前驅物本身可包含氧。
根據一些實施例，需要使用氧-硒化物或氧-碲化物，屬類上描述為Ox-Sey或Ox-Tey；或氧-硒酸鹽或氧-碲酸鹽，屬類上描述為Ox(Se-O4)y或Ox(Te-O4)y。在一些實施例中，諸如SeO4或TeO4之Se-Ox或Te-Ox的水溶液可作為硒或碲前驅物使用。
積體化
本揭示內容之金屬硒化物或碲化物薄膜可在多種半導體應用中使用。例如，金屬硒化物或碲化物膜可特定地用於諸如其中使用第III-V族材料或鍺基材的高遷移率通道應用中。在高速應用或高轉換應用中通常需要高遷移率通道。金屬硒化物或碲化物膜可例如用於FinFET、平面電晶體、MOSFET、電容器、垂直奈米線及功率電晶體中。
另外，可將根據本揭示內容之金屬硒化物或碲化物薄膜用作諸如在MISFET中之在金屬-絕緣體-半導體結構中之介電層。
圖5例示用於形成諸如閘極堆疊、電容器等三維構造之示例性製程500。在一些實施例中，合適半導體結構之形成如下進行：諸如具有高遷移率通道之基材(例如，InGaAs)的合適基材在步驟510下提供；基材視情況在步驟520下經受異位或原位預處理製程；合適金屬硒化物或碲化物薄膜在步驟530下諸如藉由ALD製程在基材 之表面上形成；視情況之頂蓋層(例如，電介質，諸如高K電介質，如Al2O3或HfO2)在步驟550下在金屬硒化物或碲化物薄膜之上形成；使基材在步驟560下視情況在頂蓋層形成之前或之後經受後沉積處理製程；視情況地，諸如TiN之阻障層在步驟570下藉由諸如ALD製程之製程在頂蓋層之上形成；諸如金屬閘極之導電層隨後在步驟580下在先前形成之層上面形成；及任何另外之層或材料根據需要在步驟590下在後續加工步驟中在導電層上面形成。
根據一些實施例，在步驟510下提供之基材表面將包括高遷移率通道。示例性高遷移率通道包括由InGaAs及類似第III-V族材料、Si、Ge及/或SiGe構成之那些。基材表面可在提供用於金屬硒化物或碲化物膜積體化製程400之前已經經受預先加工。例如，基材可經受摻雜製程以形成源極或汲極或兩者。
根據一些實施例，製程500將用以形成諸如電晶體、FinFET、垂直奈米線電晶體、平面電晶體、電容器、功率電晶體等三維構造。
基材在步驟510中提供。在一些實施例中，將基材放置到作為諸如ALD反應器之沉積反應器之部分的反應空間中，其中將沉積金屬硒化物或碲化物界面膜。在一些實施例中，將基材提供至工具以便於預處理製程520且後續提供到沉積反應器。
圖5例示在步驟520下之視情況預處理。預處理可出於包括清潔基材表面、移除雜質、移除天然氧化物及/或提供合乎需要之表面終止的許多原因而使用。在一些實施例中，預處理反應物包含任何合適之還原化學品。在一些實施例中，預處理包括將該基材表面暴露於預處理反應物，該預處理反應物可包括例如硒化銨或碲化銨、硒化氫或碲化氫、HCl或HF。適當之預處理反應物可藉由熟習此項技術者基於特定情況及所要作用而選擇。
在一些實施例中，諸如其中基材包含第III-V族材料，可將HCl用作預處理反應物。HCl浸泡可移除諸如烴、顆粒及金屬之表面污染物，而並未完全移除天然氧化物。HCl濃度可自濃約37重量%至稀1重量%變化，但不限於此。
在一些實施例中，諸如在使用鍺基材之情況下，可將HF用作預處理反應物。HCl浸泡可移除諸如烴、顆粒及金屬之表面污染物，而並未完全移除天然氧化物。HCl濃度可自濃約50重量%至稀0.1重量%變化，但不限於此。
在一些實施例中，預處理製程將利用HCl與HF兩者。例如，可將基材表面首先暴露於HCl溶液且隨後暴露於HF溶液或反過來。在一些實施例中，該預處理製程包括硒或碲鈍化製程。在一些實施例中，將該基材暴露於包含硒或碲之預處理反應物。使用包含硒或碲之預處理反應物可在基材表面上提供Se-H或Te-H終止。在該等情形下，在步驟530開始時後續暴露於諸如鎂前驅物之金屬前驅物將引起金屬-硒或金屬-碲鍵的即時形成並開始金屬硒化物或碲化物界面層。在一些實施例中，預處理製程 可包括將基材表面暴露於硒化氫或碲化氫。
在一些實施例中，可能需要除-Se-H或-Te-H終止以外的表面終止。在該等情況下，可能需要使用諸如上述HF或HCl暴露之不含硒、不含碲之預處理反應物。根據一些實施例，可將HCl及/或HF原位或以組合構造施用。
預處理步驟520可包括諸如藉由將基材浸沒在液浴中或藉由將基材暴露於氣相預處理反應物而暴露於液體反應物。在一些情況下，自氣相的原位HCl或HF預處理在沒有空氣阻斷或暴露於空氣的情況下進行。在一些情況下，自氣相的原位硒化氫或碲化氫預處理在沒有空氣阻斷或暴露於空氣的情況下進行。
在一些實施例中，預處理可包括改變溫度及氣氛，諸如氫電漿處理、NF3電漿處理或熱H2烘烤。
在預處理步驟之後，若執行，則形成金屬硒化物或碲化物界面層(步驟530)。在一些實施例中，金屬硒化物或碲化物層在基材之表面之上直接形成並接觸基材之表面。在一些實施例中，金屬硒化物或碲化物層在高遷移率通道之上直接形成並與高遷移率通道接觸。在一些實施例中，合適之界面層為包含金屬硒化物或碲化物之界面層。合適之金屬硒化物或碲化物包括其中金屬選自下列：Mg、Ca、Ba及Sr的那些。在一些實施例中，合適金屬硒化物或碲化物包括其中金屬並不選自下列：Al、Ga或In的那些。在一些實施例中，需要金屬硒化物或碲化物膜之金屬與下伏基材表面及諸如後續形成之頂蓋層或介電層的覆蓋層中之一者或兩者的金屬不同。在一些實施例中，界面層沉積為與基材不同之層，此意味著來自基材 的材料都沒有對於界面層消耗，不同之處在於一些鍵可在基材與界面層之間形成。
在一些實施例中，沉積金屬硒化物或碲化物薄膜以達成特定厚度。合適厚度可大於或等於約1Å且小於或等於約50Å。在一些實施例中，該厚度將介於約5Å與約30Å之間。在一些實施例中，該厚度將介於約5Å與約15Å或10Å之間。在一些實施例中，該厚度介於約1Å與約5Å之間。在一些實施例中，該合適之厚度將為在基材表面之上達成完整層(即，沒有留下間隙)之厚度。因此，達成完整層之實際厚度可視所形成之金屬硒化物或碲化物的類型及用以獲得金屬硒化物或碲化物之前驅物的類型而定。
在一些實施例中，合適金屬硒化物或碲化物材料包括下列各項中之一或多種：硒化鈹或碲化鈹(BeSe、BeTe)、硒化鎂或碲化鎂(MgSe、MgTe)、硒化鈣或碲化鈣(CaSe、CaTe)、硒化鋇或碲化鋇(BaSe、BaTe)、硒化鍶或碲化鍶(SrSe、SrTe)、硒化釔或碲化釔(Y2Se3、Y2Te3)、硒化鉛或碲化鉛(PbSe、PbTe)、硒化銦或碲化銦(In2Se3、In2Se3)、硒化鎵或碲化鎵(Ga2Se3、Ga2Te3)、硒化鋁或碲化鋁(Al2Se3、Al2Te3)、硒化矽或碲化矽(SiSe2、SiTe2)、硒化鋅或碲化鋅(ZnSe、ZnTe)、硒化鎘或碲化鎘(CdSe、CdTe)、硒化鍺或碲化鍺(GeSe2、GeTe2)、硒化鉭或碲化鉭(TaSe2、TaTe2)、硒化鉬或碲化鉬(MoSe2、MoTe2)、硒化鑭或碲化鑭(LaSe、LaTe)及鑭系元素之其他硒化物或碲化物(諸如硒化釓或碲化釓(Gd2Se3、Gd2Te3))、硒化鎢或碲化鎢(WSe2、WTe2)、硒化鉿或碲化鉿(HfSex、HfTex)、硒化鋯或碲化鋯(ZrSex、ZrTex)、硒化鈦或碲化鈦(TiSex、TiTex)及其混合物。其他金屬硒化物或碲化物也是可能的。為了簡單起見，已經指示該等金屬硒化物或碲化物具有該等通用 之化學計量。但是應當理解的是任何指定金屬硒化物或碲化物之精確化學計量將基於金屬之氧化態而變。因此，明確地預期其他化學計量。
在一些實施例中，該金屬硒化物或碲化物界面層包含Al2Se、SiSe2、ZnSe、CdSe、SrSe、CaSe、BaSe、PbSe、In2Se3、Ga2Se3、GeSe2、Gd2Se3、TaSe2、MoSe2、WSe2、Al2Te、SiTe2、ZnTe、CdTe、SrTe、CaTe、BaTe、PbTe、In2Te3、Ga2Te3、GeTe2、Gd2Te3、TaTe2、MoTe2或WTe2。在一些實施例中，該金屬硒化物或碲化物界面層為MgSex或MgTex層。在一些實施例中，該金屬硒化物或碲化物進一步包含氧及/或氮以及視情況額外之金屬，諸如在MgHfOSe、MgHfSe、MgSiSe、AlMgSe、MgSeO、MgSeN、MgHfOTe、MgHfTe、MgSiTe、AlMgTe、MgTeO及MgTeN中。
在一些實施例中，沉積之金屬硒化物或碲化物界面包含至少約5at-%之硒或碲、較佳大於約15at-%之硒或碲且更佳大於約30at-%之硒或碲且最佳大於約40at-%之硒或碲。視金屬氧化態而定，該金屬硒化物或碲化物界面可包含約45at-%至約75at-%之硒或碲。
在一些實施例中，金屬硒化物或碲化物中間層藉由如上所述之ALD製程形成。在一些實施例中，金屬硒化物或碲化物藉由CVD製程形成。亦可使用CVD類製程或ALD製程與CVD製程之組合。在一些實施例中，可使用諸如PVD、PEALD等其他製程。
在一些實施例中，該金屬硒化物或碲化物界面層可在形成頂蓋層(步驟550)之前經受後沉積處理(步驟540)。例如，只要獲得了所要厚度之金屬硒化物或碲化物層(步驟530)，則可進行硒或碲鈍化製程(或其他合適之後沉積處理，諸如退火製程或形成氣體退火製程)，此後，頂蓋層 可形成在所處理之界面層之上。
在任何後沉積處理加工之後，視情況之頂蓋層可形成在金屬硒化物或碲化物界面層之上。在一些實施例中，頂蓋層可為合乎需要的，例如因為一些金屬硒化物或碲化物薄膜為吸濕的。因此，根據一些實施例，頂蓋層沉積或形成在金屬硒化物或碲化物薄膜上面。在一些實施例中，後續沉積或形成之介電層充當頂蓋層。在一些實施例中，頂蓋層可在基材傳輸期間保護薄膜。在一些實施例中，頂蓋層可用以在基材傳輸期間保護金屬硒化物或碲化物薄膜。在一些實施例中，頂蓋層可充當在諸如閘極堆疊、電容器等三維構造中之電介質。
在一些實施例中，視情況在步驟550形成之頂蓋層可為介電層。在一些實施例中，沉積頂蓋層且單獨之介電層沉積在頂蓋層之上，其中該介電層包含與該頂蓋層不同之材料。例如，在一些實施例中，在沉積電介質或高k材料之前，包含金屬硒化物或碲化物或具有與在步驟530形成的界面層中使用之金屬不同的金屬的金屬氧-硒化物或碲化物的頂蓋層沉積在步驟530形成的界面層之上。
視情況在步驟550下形成之頂蓋層可包括介電層。一般而言，介電層包含高k材料，諸如氧化鋁、氧化鉭、氧化鉿或氧化鈦。在一些實施例中，該頂蓋層可包含非高k材料。正如界面層一樣，頂蓋層可藉由ALD製程、CVD製程等形成。頂蓋層可具有約5Å至約200Å、較佳約7Å至約100Å、更佳約10Å至約80Å之厚度。特定材料及厚度可藉由熟習此項技術者基於包括所形成之結構之特殊類型的特定情況來選擇。在一些實施例中，若元件必須具有高擊穿電壓，如在電源元件之情況下，介電頂蓋層 可具有高達100nm之厚度以達成所要性質。
後沉積處理步驟560可在步驟550下形成頂蓋層之後執行。在一些實施例中，該後沉積處理可在形成頂蓋層之前進行。在其中頂蓋層並未介電層之一些實施例中，後沉積處理可在形成頂蓋層之後、但在形成介電層之前應用。在其他實施例中，後沉積處理步驟可在形成介電層之後進行。
與在步驟520下視情況應用之預處理類似，後沉積處理可包括將先前形成之層暴露於特定條件及/或反應物以改良沉積膜之性質。例如，後沉積處理步驟可用以移除未反應之反應物或反應副產物，及/或自一或多個沉積層移除不合需要之雜質。後沉積處理步驟亦可改變沉積層之物理性質。在一些實施例中，後沉積處理製程可包括例如退火製程，例如在形成氣體氣氛中退火；及鈍化製程。該鈍化可移除可存在於金屬硒化物或碲化物薄膜或在金屬硒化物或碲化物薄膜上面之頂蓋層(例如，介電層)中存在之至少一些未結合或不合需要之碳。
合適之後沉積處理可包括在約300℃至約800℃之溫度、約0.1托至約760托之壓力及形成氣體N2/H2或N2氣氛中執行之在特定氣氛中的退火。根據一些實施例，使用後沉積製程可合併在沉積材料中之額外的元素。例如，在一些實施例中，使用包括氮前驅物之後沉積處理可引起將氮合併至金屬硒化物或碲化物薄膜及頂蓋層之一者或兩者中。類似地，使用包括氧氣之後沉積製程可引起將至少一些氧合併至金屬硒化物或碲化物薄膜中。
在任何後沉積處理之後，可在步驟570形成視情況之阻障層。 用於阻障層之合適材料可包括元素金屬、金屬氮化物、矽摻雜之金屬氮化物、金屬硼碳化物、金屬鋁碳化物、金屬鋁矽碳化物、金屬硼矽碳化物、諸如鈦、鉭等各種金屬之碳化物及碳氮化物及其混合物。合適實例包括SiN、TaCN、TiSiN及TaSiN。在金屬碳化物之情況下，合適金屬包括Ti、Zr、Hf、V、Nb、Ta、Cr、Mo及W，其中在一些實施例中，最佳選擇是Ti或Ta。在一些實施例中，該阻障層亦可為氧化物，諸如Al2O3、MgO或La2O3，其可幫助調諧元件之性質，諸如在元件中之導電層的有效功函數。正如先前之層一樣，阻障層可藉由ALD製程、CVD製程等形成。
在步驟580下，形成導電層。在一些實施例中，該導電層為閘極。在一些實施例中，該導電層為金屬閘極。該導電層可藉由本領域已知之任何製程，諸如藉由ALD製程、CVD製程等形成。該導電層可包含許多材料，諸如TiN、TiC、TiAlC、TaC、TaAlC、NbAlC、TiAl、Al、TaAl、Ta、TaN、TaCN、W、WN、TiWN及Co。在一些實施例中，在導電層材料中使用之合適金屬包括Ti、Zr、Hf、V、Nb、Ta、Cr、Mo及W及該等金屬之氮化物、矽摻雜之氮化物、氮化硼、碳化鋁、鋁矽碳化物、硼矽碳化物、碳化物及碳氮化物。
在一些實施例中，諸如上述製程之製程原位或在組合工具中執行。在一些實施例中，僅原位執行金屬硒化物或碲化物形成及頂蓋層形成。在一些情況下，頂蓋層之存在允許基材更容易地在工具之間傳輸。
在一些實施例中，後續加工可在導電層形成之後發生。例如，可形成額外的層或可發生沉積層之圖案化。在一些實施例中，使用該製程以形成諸如在FinFET元件中之翼片的三維結構。
圖6例示用於形成三維構造之示例性製程600，該三維結構包括基材、金屬硒化物或碲化物層及覆蓋導電層，諸如MIS閘極堆疊、電容器等。在一些實施例中，合適半導體結構之形成如下進行：諸如具有高遷移率通道之基材(例如，InGaAs)的合適基材在步驟610下提供；基材視情況在步驟620下經受異位或原位預處理製程；合適金屬硒化物或碲化物薄膜在步驟630下諸如藉由ALD製程在基材之表面上形成；基材視情況在步驟640下經受後沉積處理製程；視情況地，諸如TiN之阻障層在步驟650下藉由諸如ALD製程之製程在金屬硒化物或碲化物薄膜之上形成；諸如金屬閘極之導電層隨後在步驟660下在先前形成之層上面形成；及任何另外之層或材料根據需要在步驟670下在後續加工步驟中在導電層上面形成。
根據一些實施例，在步驟610下提供之基材表面將包括高遷移率通道。示例性高遷移率通道包括由InGaAs及類似第III-V族材料構成之那些。基材表面可在提供用於金屬硒化物或碲化物膜積體化製程600之前已經經受預先加工(prior processing)。例如，基材可經受摻雜製程以形成源極或汲極或兩者。
根據一些實施例，製程600將用以形成諸如MISFET之三維MIS構造。基材在步驟610中提供。在一些實施例中，將基材放置到作為諸如 ALD反應器之沉積反應器之部分的反應空間中，其中將沉積金屬硒化物或碲化物膜。在一些實施例中，將基材提供至工具以便於預處理製程(步驟620)且後續提供到沉積反應器。
圖6例示在步驟620下之視情況預處理。視情況之預處理製程(步驟620)與如上文關於圖5描述之視情況預處理製程(步驟520)基本類似。
在預處理步驟之後，如果執行，形成金屬硒化物或碲化物介電層(步驟630)。在一些實施例中，金屬硒化物或碲化物層直接形成在基材之表面之上且與基材之表面接觸。在一些實施例中，金屬硒化物或碲化物層直接形成在高遷移率通道之上且與高遷移率通道接觸。在一些實施例中，合適介電層為包含金屬硒化物或碲化物之介電層。合適之金屬硒化物或碲化物包括其中金屬選自下列：Mg、Ca、Ba及Sr的那些。在一些實施例中，合適金屬硒化物或碲化物包括其中金屬並不選自下列的那些金屬：Al、Ga或In。在一些實施例中，需要金屬硒化物或碲化物膜之金屬與下伏基材表面及諸如後續形成之導電層的覆蓋層中之一者或兩者的金屬不同。在一些實施例中，該介電層沉積成為自基材的不同層，此意味著來自基材之材料並未對於該介電層消耗，不同之處在於一些鍵可在基材與介電層之間形成。
在一些實施例中，沉積金屬硒化物或碲化物薄膜以達成特定厚度。合適厚度可大於或等於約1Å且小於或等於約50Å。在一些實施例中，該厚度將介於約5Å與約30Å之間。在一些實施例中，該厚度將介於約5Å與約15Å或10Å之間。在一些實施例中，該厚度介於約1Å與約5Å之間。 在一些實施例中，該合適之厚度將為在基材表面之上達成完整層之厚度(即，沒有留下間隙)。因此，達成完整層之實際厚度可視所形成之金屬硒化物或碲化物的類型及用以達成金屬硒化物或碲化物之前驅物的類型而定。
硒化鈹或碲化鈹(BeSe、BeTe)、硒化鎂或碲化鎂(MgSe、MgTe)、硒化鈣或碲化鈣(CaSe、CaTe)、硒化鋇或碲化鋇(BaSc、BaTe)、硒化鍶或碲化鍶(SrSe、SrTe)、硒化釔或碲化釔(Y2Se3、Y2Te3)、硒化鉛或碲化鉛(PbSe、PbTe)、硒化銦或碲化銦(In2Se3、In2Se3)、硒化鎵或碲化鎵(Ga2Se3、Ga2Te3)、硒化鋁或碲化鋁(Al2Se3、Al2Te3)、硒化矽或碲化矽(SiSe2、SiTe2)、硒化鋅或碲化鋅(ZnSe、ZnTe)、硒化鎘或碲化鎘(CdSe、CdTe)、硒化鍺或碲化鍺(GeSe2、GeTe2)、硒化鉭或碲化鉭(TaSe2、TaTe2)、硒化鉬或碲化鉬(MoSe2、MoTe2)、硒化鑭或碲化鑭(LaSe、LaTe)及鑭系元素之其他硒化物或碲化物(諸如硒化釓或碲化釓(Gd2Se3、Gd2Te3))、硒化鎢或碲化鎢(WSe2、WTe2)、硒化鉿或碲化鉿(HfSex、HfTex)、硒化鋯或碲化鋯(ZrSex、ZrTex)、硒化鈦或碲化鈦(TiSex、TiTex)及其混合物。其他金屬硒化物或碲化物也是可能的。為了簡單起見，已經指示該等金屬硒化物或碲化物具有該等通用之化學計量。但是應當理解的是任何指定金屬硒化物或碲化物之精確化學計量將基於金屬之氧化態而變。因此，明確地預期其他化學計量。
在一些實施例中，金屬硒化物或碲化物介電層包含Al2Se、SiSe2、ZnSe、CdSe、SrSe、CaSe、BaSe、PbSe、In2Se3、Ga2Se3、GeSe2、Gd2Se3、TaSe2、MoSe2、WSe2、Al2Te、SiTe2、ZnTe、CdTe、SrTe、CaTe、BaTe、PbTe、In2Te3、Ga2Te3、GeTe2、Gd2Te3、TaTe2、MoTe2或WTe2。在一些實施例中，該金屬硒化物或碲化物介電層為硒化鎂或碲化鎂層。在一 些實施例中，該金屬硒化物或碲化物進一步包含氧及/或氮以及視情況額外之金屬，諸如在MgHfOSe、MgHfSe、MgSiSe、AlMgSe、MgSeO、MgSeN、MgHfOTe、MgHfTe、MgSiTe、AlMgTe、MgTeO及MgTeN中。
在一些實施例中，沉積之金屬硒化物或碲化物介電層包含至少約5at-%之硒化物或碲化物、較佳大於約15at-%之硒化物或碲化物且更佳大於約30at-%之硒化物或碲化物且最佳大於約40at-%之硒化物或碲化物。視金屬氧化態而定，該金屬硒化物或碲化物電介質可包含約45at-%至約75at-%之硒化物或碲化物。
在一些實施例中，金屬硒化物或碲化物介電層藉由如上所述之ALD製程形成。在一些實施例中，金屬硒化物或碲化物藉由CVD製程形成。亦可使用CVD類製程或ALD製程與CVD製程之組合。在一些實施例中，可使用諸如PVD、PEALD等其他製程。
在一些實施例中，金屬硒化物或碲化物介電層可經受後沉積處理(步驟640)。例如，一旦達成金屬硒化物或碲化物層之所要厚度(步驟630)，則可進行硒或碲鈍化製程(或其他合適之後沉積處理，諸如退火製程或合成氣體退火製程)。
與在步驟620下視情況應用之預處理類似，後沉積處理可包括將先前形成之層暴露於特定條件及/或反應物以改良沉積膜之性質。例如，後沉積處理步驟可用以移除未反應之反應物或反應副產物，及/或自一或多個沉積層移除不合需要之雜質。後沉積處理步驟亦可改變沉積層之物理性質。在一些實施例中，後沉積處理製程可包括例如退火製程，例如在形成氣體氣氛中退火；及鈍化製程。鈍化可移除可在金屬硒化物或碲化物薄膜 中存在之至少一些未結合或不合需要之碳。合適後沉積處理與上文關於在圖5中之步驟560所描述之那些基本類似。
在任何後沉積處理之後，可形成視情況之阻障層(步驟650)。用於阻障層之合適材料可包括元素金屬、金屬氮化物、矽摻雜之金屬氮化物、金屬硼碳化物、金屬鋁碳化物、金屬鋁矽碳化物、金屬硼矽碳化物、諸如鈦、鉭等各種金屬之碳化物及碳氮化物及其混合物。合適實例包括SiN、TaCN、TiSiN及TaSiN。在金屬碳化物之情況下，合適金屬包括Ti、Zr、Hf、V、Nb、Ta、Cr、Mo及W，其中在一些實施例中，最佳選擇是Ti或Ta。在一些實施例中，該阻障層亦可為氧化物，諸如Al2O3、MgO或La2O3，其可幫助調諧元件之性質，諸如在元件中之導電層的有效功函數。正如先前之層一樣，阻障層可藉由ALD製程、CVD製程等形成。
在步驟660下，形成諸如金屬閘極之導電層。在一些實施例中，導電層包括金屬層。在一些實施例中，導電層包括金屬閘極。該導電層可可藉由本領域已知之任何製程，諸如藉由ALD製程、CVD製程等形成。該導電層可包含許多材料，諸如TiN、TiC、TiAlC、TaC、TaAlC、NbAlC、TiAl、Al、TaAl、Ta、TaN、TaCN、W、WN、TiWN及Co。在一些實施例中，在導電層材料中使用之合適材料包括Ti、Zr、Hf、V、Nb、Ta、Cr、Mo及W及那些金屬之氮化物、矽摻雜之氮化物、氮化硼、碳化鋁、鋁矽碳化物、硼矽碳化物、碳化物及碳氮化物。
在一些實施例中，諸如上述製程之製程原位或在組合工具中執行。在一些實施例中，僅原位執行金屬硒化物或碲化物形成及頂蓋層形成。在一些情況下，頂蓋層之存在允許基材更容易地在工具之間傳輸。
在一些實施例中，後續加工可在導電層形成之後發生。例如，可形成額外的層或可發生沉積層之圖案化。在一些實施例中，使用該製程以形成諸如在MISFET中之金屬-絕緣體-半導體結構的三維結構。
為了簡單起見，在本文中使用術語「膜」及「薄膜」。「膜」及「薄膜」意欲指藉由本文揭示之方法沉積之任何連續或不連續結構及材料。例如，「膜」及「薄膜」可包括2D材料、奈米棒、奈米管或奈米粒子或甚至原子及/或分子之單一的部分或完整分子層或部分或完整原子層或團簇。「膜」及「薄膜」可包含具有針孔、但仍然至少部分地連續之材料或層。除非另外指明，否則短語「金屬硒化物或碲化物膜」意指金屬硒化物膜或金屬碲化物膜。
儘管上述發明已經關於某些較佳實施例加以描述，但是一般熟習此項技術者將顯而易見其他實施例。另外，考慮到本文之揭示內容，熟習此項技術者將顯而易見其他組合、省略、取代及改良。因此，本發明並非意欲藉由較佳實施例之敘述限制，而其藉由參考所附發明申請專利範圍限定。

Claims (23)

  1. 一種在基材表面上形成結構之方法，所述方法包括：提供包含高遷移率通道之基材；使用原子層沉積(ALD)製程直接在所述高遷移率通道上形成金屬硒化物薄膜或金屬碲化物薄膜，所述原子層沉積(ALD)製程包括使所述基材與第一氣相金屬反應物及第二氣相硒或碲反應物交替地且依次地接觸；在所述金屬硒化物薄膜或所述金屬碲化物薄膜之上直接形成導電層；其中所述金屬硒化物薄膜或所述金屬碲化物薄膜之金屬包含下列至少一種：鎂、鈣、鍶及鋇。
  2. 如申請專利範圍第1項所述的在基材表面上形成結構之方法，其中所述結構包括三維構造。
  3. 如申請專利範圍第1項所述的在基材表面上形成結構之方法，其進一步包括在所述基材上形成所述金屬硒化物薄膜或所述金屬碲化物薄膜之前使所述基材表面經受預處理製程。
  4. 如申請專利範圍第1項所述的在基材表面上形成結構之方法，其進一步包括在形成所述導電層之前在所述金屬硒化物薄膜或所述碲化物薄膜之上形成頂蓋層。
  5. 如申請專利範圍第4項所述的在基材表面上形成結構之方法，其中所述頂蓋層包含介電材料。
  6. 如申請專利範圍第1項所述的在基材表面上形成結構之方法，其中在所述金屬硒化物薄膜或所述金屬碲化物薄膜之上形成所述導電層包括在所述金屬硒化物薄膜或所述金屬碲化物薄膜之上直接形成所述導電層。
  7. 如申請專利範圍第1項所述的在基材表面上形成結構之方法，其中所述基材表面包含一或多種金屬，且所述金屬硒化物薄膜或所述金屬碲化物薄膜之所述金屬與下伏的所述基材表面之所述一或多種金屬不同。
  8. 如申請專利範圍第4項所述的在基材表面上形成結構之方法，其中所述頂蓋層包含一或多種金屬，且所述金屬硒化物薄膜或所述金屬碲化物薄膜之所述金屬與後續形成之所述頂蓋層之所述一或多種金屬不同。
  9. 如申請專利範圍第4項所述的在基材表面上形成結構之方法，其中所述頂蓋層包含一或多種金屬，且所述金屬硒化物薄膜或所述金屬碲化物薄膜之所述金屬與後續形成之所述頂蓋層之所述一或多種金屬中的至少一種相同。
  10. 如申請專利範圍第4項所述的在基材表面上形成結構之方法，其中所述頂蓋層包含高k介電材料。
  11. 如申請專利範圍第1項所述的在基材表面上形成結構之方法，其中所述金屬硒化物薄膜或所述金屬碲化物薄膜包含下列金屬中之至少一種：Be、Mg、Ca、Ba、Sr、Y、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Al、Si、Zn、Cd、Pb、In、Ga、Ge、Gd、Ta、Mo及W。
  12. 如申請專利範圍第1項所述的在基材表面上形成結構之方法，其中所述金屬硒化物薄膜或所述金屬碲化物薄膜包含下列材料中之至少一種：MgSe、MgTe、CaSe、CaTe、SrSe、SrTe、BaSe及BaTe。
  13. 如申請專利範圍第1項所述的在基材表面上形成結構之方法，其中所述金屬硒化物薄膜或所述金屬碲化物薄膜具有在約0.1nm與約5nm之間的厚度。
  14. 一種在基材表面上形成結構之方法，所述方法包括：使用原子層沉積(ALD)製程在所述基材表面上直接形成金屬硒化物薄膜或金屬碲化物薄膜，所述原子層沉積(ALD)製程包括使基材與第一氣相金屬反應物及第二氣相硒或碲反應物交替地且依次地接觸；在所述金屬硒化物薄膜或所述金屬碲化物薄膜之上直接形成介電層；其中所述金屬硒化物薄膜或所述金屬碲化物薄膜之金屬包含下列所述金屬中之至少一種：Be、Mg、Ca、Ba、Sr、Y、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Al、Si、Zn、Cd、Pb、In、Ga、Ge、Gd、Ta、Mo及W；其中所述基材表面包含高遷移率通道。
  15. 如申請專利範圍第14項所述的在基材表面上形成結構之方法，其進一步包括在形成所述介電層之前在所述金屬硒化物薄膜或所述金屬碲化物薄膜之上形成頂蓋層。
  16. 如申請專利範圍第14項所述的在基材表面上形成結構之方法，其中所述介電層包含高k介電材料。
  17. 如申請專利範圍第14項所述的在基材表面上形成結構之方法，其進一步包括在所述介電層之上形成導電層。
  18. 如申請專利範圍第14項所述的在基材表面上形成結構之方法，其中所述金屬硒化物薄膜或所述金屬碲化物薄膜具有在約5Å與約20Å之間的厚度。
  19. 如申請專利範圍第14項所述的在基材表面上形成結構之方法，其中所述金屬硒化物薄膜或所述金屬碲化物薄膜包含下列材料中之至少一種：MgSe、MgTe、CaSe、CaTe、SrSe、SrTe、BaSe及BaTe。
  20. 一種在基材表面上形成閘極堆疊之方法，所述方法包括：使用原子層沉積(ALD)製程將金屬硒化物薄膜或金屬碲化物薄膜直接沉積在基材上，並覆蓋所述基材上的高遷移率通道，所述原子層沉積(ALD)製程包括使所述基材與第一氣相金屬反應物及第二氣相硒或碲反應物交替地且依次地接觸；在所述金屬硒化物薄膜或所述金屬碲化物薄膜之上直接沉積高k介電層；其中所述金屬硒化物薄膜或所述金屬碲化物薄膜之金屬包括下列材料中之至少一種：MgSe、MgTe、CaSe、CaTe、SrSe、SrTe、BaSe及BaTe。
  21. 如申請專利範圍第20項所述的在基材表面上形成閘極堆疊之方法，其進一步包括在所述高k介電層之上沉積閘電極。
  22. 如申請專利範圍第20項所述的在基材表面上形成閘極堆疊之方法，其中所述金屬硒化物薄膜或所述金屬碲化物薄膜使用選自下列之硒前驅物或碲前驅物形成：元素硒、元素碲、硒電漿、碲電漿、H2Se及H2Te。
  23. 如申請專利範圍第20項所述的在基材表面上形成閘極堆疊之方法，其中所述金屬硒化物薄膜或所述金屬碲化物薄膜之所述金屬包括下列所述金屬中之至少一種：Be、Mg、Ca、Ba、Sr、Y、Sc、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu、Al、Si、Zn、Cd、Pb、In、Ga、Ge、Gd、Ta、Mo及W。
TW105118667A 2015-06-16 2016-06-15 在基材表面上形成結構或閘極堆疊之方法 TWI662605B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/741,246 2015-06-16
US14/741,246 US9741815B2 (en) 2015-06-16 2015-06-16 Metal selenide and metal telluride thin films for semiconductor device applications

Publications (2)

Publication Number Publication Date
TW201701334A TW201701334A (zh) 2017-01-01
TWI662605B true TWI662605B (zh) 2019-06-11

Family

ID=57587017

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105118667A TWI662605B (zh) 2015-06-16 2016-06-15 在基材表面上形成結構或閘極堆疊之方法

Country Status (3)

Country Link
US (1) US9741815B2 (zh)
KR (1) KR102248477B1 (zh)
TW (1) TWI662605B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245742B2 (en) 2013-12-18 2016-01-26 Asm Ip Holding B.V. Sulfur-containing thin films
US10490475B2 (en) 2015-06-03 2019-11-26 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation after oxide removal
TWI646670B (zh) * 2017-04-07 2019-01-01 國立交通大學 二維材料的製作方法
US12046471B1 (en) 2018-06-06 2024-07-23 United States Of America As Represented By The Secretary Of The Air Force Optimized thick heteroepitaxial growth of semiconductors with in-situ substrate pretreatment
US11769692B2 (en) 2018-10-31 2023-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. High breakdown voltage inter-metal dielectric layer
US12029144B2 (en) 2021-03-24 2024-07-02 Eugenus, Inc. Encapsulation layer for chalcogenide material
CN114759104B (zh) * 2022-03-29 2024-01-30 华南师范大学 基于ⅱ型范德华异质结近红外偏振光电探测器及其制备方法
CN114990520B (zh) * 2022-05-20 2023-08-22 中国科学院长春光学精密机械与物理研究所 硒碲合金薄膜、光导型红外光探测器及制备方法
CN117682486A (zh) * 2023-12-09 2024-03-12 东华大学 一种稀土碲化物的制备方法及基于稀土碲化物的红外探测器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950615A (en) * 1989-02-06 1990-08-21 International Solar Electric Technology, Inc. Method and making group IIB metal - telluride films and solar cells
US6926997B2 (en) * 1998-11-02 2005-08-09 Sandia Corporation Energy storage and conversion devices using thermal sprayed electrodes
US20080305573A1 (en) * 2006-01-03 2008-12-11 Basf Se Photovoltaically Active Semiconductor Material and Photovoltaic Cell
US20110284078A1 (en) * 2010-05-21 2011-11-24 EncoreSolar, Inc. Method of forming cadmium telluride thin film
JP2012172180A (ja) * 2011-02-18 2012-09-10 Kanazawa Inst Of Technology スパッタリング装置
US8330136B2 (en) * 2008-12-05 2012-12-11 Advanced Technology Materials, Inc. High concentration nitrogen-containing germanium telluride based memory devices and processes of making
US8617972B2 (en) * 2009-05-22 2013-12-31 Advanced Technology Materials, Inc. Low temperature GST process
US9012876B2 (en) * 2010-03-26 2015-04-21 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354198A (en) 1980-05-30 1982-10-12 International Business Machines Corporation Zinc-sulphide capping layer for gallium-arsenide device
FR2604826B1 (fr) 1986-10-06 1989-01-20 France Etat Procede de formation d'une couche isolante comportant du sulfure, derives sulfures obtenus et appareillage pour la mise en oeuvre du procede
US4751200A (en) 1987-03-04 1988-06-14 Bell Communications Research, Inc. Passivation of gallium arsenide surfaces with sodium sulfide
EP0390552B1 (en) 1989-03-31 1995-12-20 Kabushiki Kaisha Toshiba Method of manufacturing compound semiconductor thin film
JP2676967B2 (ja) 1990-03-28 1997-11-17 松下電器産業株式会社 ヘテロ接合素子及びその製造方法
US5393680A (en) 1990-08-01 1995-02-28 Sumitomo Electric Industries, Ltd. MIS electrode forming process
US5124278A (en) 1990-09-21 1992-06-23 Air Products And Chemicals, Inc. Amino replacements for arsine, antimony and phosphine
JP2616287B2 (ja) * 1991-07-08 1997-06-04 株式会社村田製作所 半導体装置
US5616947A (en) * 1994-02-01 1997-04-01 Matsushita Electric Industrial Co., Ltd. Semiconductor device having an MIS structure
US5451542A (en) 1994-06-21 1995-09-19 Sandia Corporation Surface passivation process of compound semiconductor material using UV photosulfidation
FI100409B (fi) 1994-11-28 1997-11-28 Asm Int Menetelmä ja laitteisto ohutkalvojen valmistamiseksi
US5760462A (en) 1995-01-06 1998-06-02 President And Fellows Of Harvard College Metal, passivating layer, semiconductor, field-effect transistor
US5646419A (en) 1995-04-07 1997-07-08 California Institute Of Technology n-type wide bandgap semiconductors grown on a p-type layer to form hole injection pn heterojunctions and methods of fabricating the same
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
WO1997048499A1 (en) 1996-06-19 1997-12-24 The Board Of Trustees Of Southern Illinois University GaAs SUBSTRATE WITH A PASSIVATING EPITAXIAL GALLIUM SULFIDE FILM AND METHODS FOR FORMING SAME
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5920105A (en) 1996-09-19 1999-07-06 Fujitsu Limited Compound semiconductor field effect transistor having an amorphous gas gate insulation layer
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US6207976B1 (en) 1997-12-17 2001-03-27 Fujitsu Limited Semiconductor device with ohmic contacts on compound semiconductor and manufacture thereof
US6380097B1 (en) 1998-05-11 2002-04-30 The United States Of America As Represented By The Secretary Of The Air Force Method for obtaining a sulfur-passivated semiconductor surface
FI105313B (fi) 1998-06-03 2000-07-14 Planar Systems Oy Menetelmä ohutkalvo-elektroluminesenssirakenteiden kasvattamiseksi
US6112013A (en) 1998-08-26 2000-08-29 United Microelectronics Corp. Apparatus for detecting a crack in a heater of an acid and rinse bath and a method of crack detection of the same
US6445015B1 (en) 2000-05-04 2002-09-03 Osemi, Incorporated Metal sulfide semiconductor transistor devices
US6670651B1 (en) 2000-05-04 2003-12-30 Osemi, Inc. Metal sulfide-oxide semiconductor transistor devices
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
US6727192B2 (en) 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6734455B2 (en) 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US6784018B2 (en) 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
GB0126757D0 (en) 2001-11-07 2002-01-02 Univ Cambridge Tech Organic field effect transistors
US20030143782A1 (en) 2002-01-31 2003-07-31 Gilton Terry L. Methods of forming germanium selenide comprising devices and methods of forming silver selenide comprising structures
US6831019B1 (en) 2002-08-29 2004-12-14 Micron Technology, Inc. Plasma etching methods and methods of forming memory devices comprising a chalcogenide comprising layer received operably proximate conductive electrodes
US6791125B2 (en) 2002-09-30 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device structures which utilize metal sulfides
KR100494843B1 (ko) 2002-11-01 2005-06-14 한국전자통신연구원 란탄족 이온이 도핑된 2족 금속황화물 형광층 제조 방법
US7115528B2 (en) 2003-04-29 2006-10-03 Micron Technology, Inc. Systems and method for forming silicon oxide layers
US6875661B2 (en) 2003-07-10 2005-04-05 International Business Machines Corporation Solution deposition of chalcogenide films
US20050257824A1 (en) 2004-05-24 2005-11-24 Maltby Michael G Photovoltaic cell including capping layer
US7518196B2 (en) 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
US7619248B1 (en) 2005-03-18 2009-11-17 Kovio, Inc. MOS transistor with self-aligned source and drain, and method for making the same
KR100639032B1 (ko) * 2005-07-26 2006-10-25 동부일렉트로닉스 주식회사 스트레인드 채널 트랜지스터 및 그 제조방법
CN101563783A (zh) 2005-09-23 2009-10-21 Nxp股份有限公司 具有改善的性能的存储器件以及制造这种存储器件的方法
US7341960B2 (en) 2005-11-10 2008-03-11 National Sun Yat-Sen University Method for making a metal oxide semiconductor device
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7524727B2 (en) 2005-12-30 2009-04-28 Intel Corporation Gate electrode having a capping layer
US8796125B2 (en) 2006-06-12 2014-08-05 Kovio, Inc. Printed, self-aligned, top gate thin film transistor
JP2008004736A (ja) 2006-06-22 2008-01-10 Toshiba Corp 半導体パッケージ
WO2008010290A1 (en) 2006-07-21 2008-01-24 Renesas Technology Corp. Semiconductor device
US20080083924A1 (en) 2006-10-09 2008-04-10 Kibong Song Thin film transistor having chalcogenide layer and method of fabricating the thin film transistor
JP5329038B2 (ja) 2006-12-21 2013-10-30 宇部日東化成株式会社 半導体装置及び半導体装置の製造方法
US20080242012A1 (en) * 2007-03-28 2008-10-02 Sangwoo Pae High quality silicon oxynitride transition layer for high-k/metal gate transistors
US20080272355A1 (en) 2007-05-04 2008-11-06 Samsung Electronics Co., Ltd. Phase change memory device and method for forming the same
WO2009020888A1 (en) 2007-08-08 2009-02-12 Advanced Technology Materials, Inc. Strontium and barium precursors for use in chemical vapor deposition, atomic layer deposition and rapid vapor deposition
US7972898B2 (en) 2007-09-26 2011-07-05 Eastman Kodak Company Process for making doped zinc oxide
EP2068368B1 (en) 2007-12-06 2012-10-10 Electronics and Telecommunications Research Institute Method for manufacturing n-type and p-type chalcogenide thin film transistor
DE102008011185A1 (de) 2008-02-27 2009-09-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer dotierten organischen halbleitenden Schicht
US20100159135A1 (en) 2008-12-19 2010-06-24 The Board Of Trustees Of The Leland Stanford Junior University Process for in situ generation of hydrogen sulfide or hydrogen selenide gas using a solid precursor
US7964490B2 (en) 2008-12-31 2011-06-21 Intel Corporation Methods of forming nickel sulfide film on a semiconductor device
KR101535653B1 (ko) 2009-02-09 2015-07-10 삼성전자주식회사 상변화 메모리 소자의 제조방법
US9040113B2 (en) 2009-05-26 2015-05-26 Uchicago Argonne, Llc Atomic layer deposition of metal sulfide thin films using non-halogenated precursors
US7855105B1 (en) * 2009-06-18 2010-12-21 International Business Machines Corporation Planar and non-planar CMOS devices with multiple tuned threshold voltages
US8294202B2 (en) 2009-07-08 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate structure of a semiconductor device
US8344418B2 (en) 2009-12-23 2013-01-01 Intel Corporation Materials for interfacing high-K dielectric layers with III-V semiconductors
FR2981199B1 (fr) 2011-10-10 2014-06-27 Altis Semiconductor Snc Dispositif microelectronique a memoire programmable comportant une couche de chalcogenure dope resistante a des temperatures elevees
BR112014010178A2 (pt) 2011-10-28 2017-06-27 Univ Georgetown processo e sistema para gerar uma fotorresposta de junções de schottky de mos2
US9147582B2 (en) 2011-12-19 2015-09-29 First Solar, Inc. Manufacturing methods for semiconductor devices
US9558931B2 (en) 2012-07-27 2017-01-31 Asm Ip Holding B.V. System and method for gas-phase sulfur passivation of a semiconductor surface
US9330899B2 (en) 2012-11-01 2016-05-03 Asm Ip Holding B.V. Method of depositing thin film
US9231055B2 (en) * 2013-08-19 2016-01-05 SK Hynix Inc. Semiconductor device having fin gate, resistive memory device including the same, and method of manufacturing the same
US9478419B2 (en) 2013-12-18 2016-10-25 Asm Ip Holding B.V. Sulfur-containing thin films
US9245742B2 (en) 2013-12-18 2016-01-26 Asm Ip Holding B.V. Sulfur-containing thin films
US9276134B2 (en) 2014-01-10 2016-03-01 Micron Technology, Inc. Field effect transistor constructions and memory arrays
US20150340228A1 (en) 2014-05-14 2015-11-26 Tokyo Electron Limited Germanium-containing semiconductor device and method of forming
US9461134B1 (en) 2015-05-20 2016-10-04 Asm Ip Holding B.V. Method for forming source/drain contact structure with chalcogen passivation
US9711396B2 (en) 2015-06-16 2017-07-18 Asm Ip Holding B.V. Method for forming metal chalcogenide thin films on a semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950615A (en) * 1989-02-06 1990-08-21 International Solar Electric Technology, Inc. Method and making group IIB metal - telluride films and solar cells
US6926997B2 (en) * 1998-11-02 2005-08-09 Sandia Corporation Energy storage and conversion devices using thermal sprayed electrodes
US20080305573A1 (en) * 2006-01-03 2008-12-11 Basf Se Photovoltaically Active Semiconductor Material and Photovoltaic Cell
US8330136B2 (en) * 2008-12-05 2012-12-11 Advanced Technology Materials, Inc. High concentration nitrogen-containing germanium telluride based memory devices and processes of making
US8617972B2 (en) * 2009-05-22 2013-12-31 Advanced Technology Materials, Inc. Low temperature GST process
US9012876B2 (en) * 2010-03-26 2015-04-21 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
US20110284078A1 (en) * 2010-05-21 2011-11-24 EncoreSolar, Inc. Method of forming cadmium telluride thin film
JP2012172180A (ja) * 2011-02-18 2012-09-10 Kanazawa Inst Of Technology スパッタリング装置

Also Published As

Publication number Publication date
US9741815B2 (en) 2017-08-22
TW201701334A (zh) 2017-01-01
US20160372543A1 (en) 2016-12-22
KR20160148473A (ko) 2016-12-26
KR102248477B1 (ko) 2021-05-07

Similar Documents

Publication Publication Date Title
KR102282375B1 (ko) 금속-절연체-반도체(mis) 소스/드레인 접촉 구조물을 형성하는 방법 및 집적 회로 제작 방법
US10854444B2 (en) Sulfur-containing thin films
TWI662605B (zh) 在基材表面上形成結構或閘極堆疊之方法
TWI657160B (zh) 在基板表面上形成三維架構之方法
TWI754775B (zh) 利用循環沉積在基材上沉積金屬硫屬化物之方法
US7091568B2 (en) Electronic device including dielectric layer, and a process for forming the electronic device
KR102904746B1 (ko) 주기적 증착 공정에 의해 기판 표면 상에 몰리브덴 질화물 막을 증착하는 방법 및 이와 관련된 몰리브덴 질화물 막을 포함한 반도체 소자 구조
TW202204667A (zh) 過渡金屬二硫屬化合物薄膜之原子層沉積及蝕刻
US20230295804A1 (en) Method of forming interconnect structure
KR20250033047A (ko) 2차원 금속 디칼코게나이드 층을 포함하는 반도체 구조 형성 방법
KR20260003676A (ko) 상호연결 구조를 형성하는 방법
KR20250106699A (ko) 바나듐 함유 층 및 상기 층을 증착하는 방법 및 시스템