[go: up one dir, main page]

TWI662689B - 多階層立體電路及其製作方法 - Google Patents

多階層立體電路及其製作方法 Download PDF

Info

Publication number
TWI662689B
TWI662689B TW106143173A TW106143173A TWI662689B TW I662689 B TWI662689 B TW I662689B TW 106143173 A TW106143173 A TW 106143173A TW 106143173 A TW106143173 A TW 106143173A TW I662689 B TWI662689 B TW I662689B
Authority
TW
Taiwan
Prior art keywords
etching
mask
opening
level
etch
Prior art date
Application number
TW106143173A
Other languages
English (en)
Other versions
TW201917873A (zh
Inventor
Yu-Wei Jiang
江昱維
Jia-Rong Chiou
邱家榮
Original Assignee
Macronix International Co., Ltd.
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co., Ltd., 旺宏電子股份有限公司 filed Critical Macronix International Co., Ltd.
Publication of TW201917873A publication Critical patent/TW201917873A/zh
Application granted granted Critical
Publication of TWI662689B publication Critical patent/TWI662689B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H10W20/081—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/60—Peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H10P50/73—
    • H10W20/057—
    • H10W20/42—
    • H10W20/43—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Non-Volatile Memory (AREA)

Abstract

形成犧牲層堆疊於一組N層多階層集合中。在多層堆疊集合上形成具有彼此隔離之第一和第二開口的第一蝕刻-修整罩幕。在M次蝕刻-修整循環中的每一者中，使用第一蝕刻-修整罩幕來蝕穿多階層集合中的二個階層。當N為奇數時，M為(N-1)/2；當N為偶數時，M為(N/2)-1。當N為偶數時，在單1次蝕刻-修整循環中，使用第一蝕刻-修整罩幕來蝕穿多階層集合中的一個階層。在i從1到T-1的C(i)次蝕刻-修整循環中，對第一蝕刻-修整罩幕進行修整，藉以擴大第一和第二開口蝕刻區的尺寸。其中，當N為奇數時，T為(N-1)/2；當N為偶數時，T為N/2。在多階層集合上形成第二蝕刻罩幕，覆蓋開口蝕刻區其中之一者；並使用第二蝕刻罩幕來蝕穿一個階層。

Description

多階層立體電路及其製作方法
本說明書是有關於一種高密度積體電路元件。特別是有關於一種製作多階層立體電路元件中的階梯狀結構方法。
在記憶體元件的製造中，機體電路上每單位面積的資料數量可能是關鍵因素之一。因此，隨著記憶體元件的關鍵尺寸接近微影技術的極限，目前已經提出了記憶胞的多階層堆疊技術，以達到更高的存儲密度和更低的每位元成本。
例如，Lai等人在2006年12月出版的IEEE國際電子設備會議技術論文，標題為「A Multi-Layer Stackable Thin-Film Transistor(TFT)NAND Type Flash Memory(11-13 Dec.2006)」；以及Jung等人在2006年12月出版的IEEE國際電子設備會議技術論文，標題為「Three Dimensionally Stacked NAND Flash Memory Technology Using 25 Stacking Single Crystal Si Layers on ILD and TANOS Structure for Beyond 30nm Node(11-13 Dec.2006)」中，提到將薄膜電晶體技術應用於電荷捕捉記憶體(charge trapping memory)中。
此外，在Johnson等人發表於2003年11月出版的IEEE J.of Solid-State Circuits期刊，標題為「512-Mb PROM With a Three-Dimensional Array of Diode/Anti-fuse Memory Cells」的論文(Vol.38,No.11)中提到，交叉點陣列(cross-point array)技術已經被應用於反熔絲記憶體(anti-fuse memory)中。此技術亦可見於美國專利案編號第7,081,377號，發明人為Cleeves；標題為「Three Dimensional Memory」。
在電荷捕捉記憶體中提供垂直NAND記憶胞的另一種結構，也已被描述於Kim等人發表於2008年出版的VLSI技術摘要研討會技術論文(17-19 June 2008；pages 122-123)，標題為「Novel 3D Structure for Ultra-High Density Flash Memory with VRAT and PIPE」中。
在立體堆疊的記憶體元件之中，用來將低階層記憶胞耦接至周邊電路的導電內連線，例如解碼器、驅動器等，都穿過上方階層。並且形成階梯狀結構以提供內連線結構，因此可以在電路各階層的落著區上形成垂直的層間連接器(vertical interlevel connections)。 此一垂直的層間連接器延伸到堆疊結構頂層的平面上，藉由金屬層中的圖案化導體連接到周邊電路。
用來減少製作階梯狀結構之微影步驟的嘗試，已被揭露於Tanaka等人發表於2008年出版的VLSI技術摘要研討會技術論文(12-14 June 2007；pages 14-15)，標題為「Bit Cost Scalable Technology with Punch and Plug Process for Ultra High Density Flash Memory」中。例如，Tanaka在第8圖中描述了罩幕、蝕刻、修整程序。
其他技術亦被描述於2013年2月26日公告的美國專利案，編號第8,598,032號，標題為「REDUCED NUMBER OF MASKS FOR IC DEVICE WITH STACKED CONTACT LEVELS」；2013年12月3日公告的美國專利案，編號第8,383,51號，標題為「METHOD FOR MAKING MULTILAYER CONNECTION STRUCTURE」；2014年9月16日公告的美國專利案，編號第8,836,137號，標題為「METHOD FOR CREATING A 3D STACKED MULTICHIP MODULE」；2015年6月2日公告的美國專利案，編號第9,048,341號，標題為「INTEGRATED CIRCUIT CAPACITOR」；2014年1月21日公告的美國專利案，編號第8,633,099號，標題為「METHOD FOR FORMING INTERLEVEL CONNECTORS IN A THREEDIMENSIONAL STACKED IC DEVICE AND METHOD」；以及2014年5月27日公告的美國專利案，編號第8,736,069號，標題為「MULTI-LEVEL VERTICAL PLUG FORMATION WITH STOP LAYERS OF INCREASING THICKNESSES」中。其中，這些專利申請案可藉由引用併入的方式，將全文內容收錄至本文中。
然而，使用於立體堆疊記憶體元件和其它立體電路結構中的接觸結構的缺點，仍包括需要大量的微影和蝕刻罩幕及步驟，以及需要相對較大的佈局面積。而這兩個問題都會增加成本並降低電路 的密度。隨著高密度電路的階層數量增加，這些缺點變得越來越難以克服。
因此，有需要提供一種技術，可以限制製作包括層間連接器的接觸結構所需的微影罩幕數量。特別是應用於具有大量階層的立體記憶體元件之中。
本說明書的一實施例係揭露一種多階層立體電路，包括具有複數個電路單元的多階層電路。這些電路單元設置於具有N個階層的一組多階層集合(set of levels)，其中N是大於2的整數。此立體電路包括分別位於多階層集合上方，並覆蓋於第一和第二階梯狀結構上的第一和第二開口。第一和第二階梯狀結構之一者，可以包括一個第一階梯狀結構構造(configuration)；且第一和第二階梯狀結構之另一者，包括一個與第一階梯狀結構構造不同的第二階梯狀結構構造。第一階梯狀結構構造可以包括位於第L(i×2)階層的複數個落著區。其中，i從1到M1；當N為奇數時，M1為(N-1)/2；當N為偶數時，M1為N/2。且當N為奇數時，還包括位於第L(N)階層的複數個其他落著區。第二階梯狀結構構造，可以包括位於第L(i×2+1)階層的複數個落著區。其中，i從0到M2；當N為奇數時，M2為(N-1)/2；當N為偶數時，M2為N/2-1。且當N為偶數時，還包括位於第L(N)階層的複數個其他落著區。
此一多階層立體電路包括覆蓋於第三階梯狀結構上的第三開口。第二開口可以位於第一開口和第三開口中間。在一實施例中，第一和第三階梯狀結構可以包括第一階梯狀結構構造；且第二階梯狀結構可以包括第二階梯狀結構構造。在另一個實施例中，第一和第三階梯狀結構可以包括第二階梯狀結構構造；且第二階梯狀結構可以包括第一階梯狀結構構造。位於多階層集合上的第二開口，可以覆蓋於與第二第階梯狀結構相反，且為第二第階梯狀結構之鏡像(mirror image)的四階梯狀結構上。
位於多階層立體電路之多階層集合中的電路單元可以包括一個位於導電材料層中的複數個導體和一個絕緣材料層。此記憶體元件可以更包括位於落著區上的介電填充物、穿過介電填充物向下到達落著區的接觸開口，以及位於接觸開口中的層間連接器。
本說明書的另一實施例揭露一種製作多階層立體電路的方法，包括下述步驟：在一個N層的多階層集合中形成一個堆疊。 此堆疊包括被複數個介電層隔離的複數個犧牲層。其中N為大於2的整數。以及，在多階層集合上方形成一個第一蝕刻-修整罩幕(etch-trim mask)。其中，第一蝕刻-修整罩幕具有彼此隔離的第一和第二開口蝕刻區(open etch regions)。
使用第一蝕刻-修整罩幕和一個第二蝕刻罩幕來移除多階層集合中的一部分犧牲層和一部分介電層，以於多階層集合中的多個階層中形成複數個落著區。值得注意的是，此處所使用的「第一蝕刻-修整罩幕」和「第二蝕刻罩幕」二詞僅係用以標示二個不同罩幕， 並不代表二者之間具有任何的結構或順序關係。例如，「第一蝕刻-修整罩幕」和「第二蝕刻罩幕」可以使用相同的罩幕材料，例如光阻，來加以實現。亦可使用不同的罩幕材料來加以實現。例如，「第一蝕刻-修整罩幕」可以形成於「第二蝕刻罩幕」之前，反之亦然。
在M次蝕刻-修整循環中的每一者中，可以使用第一蝕刻-修整罩幕來蝕穿多階層集合中的二個階層。其中，當N為奇數時，M為(N-1)/2；當N為偶數時，M為(N/2)-1。當N為偶數時，在單1次蝕刻-修整循環中，可以使用第一蝕刻-修整罩幕來蝕穿多階層集合中的一個階層。
在i從1到T-1的C(i)次蝕刻-修整循環中，每一次蝕刻-修整(步驟)都可以對第一蝕刻-修整罩幕進行修整，藉以擴大第一和第二開口蝕刻區的尺寸。其中，當N為奇數時T為(N-1)/2；當N為偶數時T為N/2。此處所述的「i從1到T-1的C(i)次蝕刻-修整循環」，在N為偶數時，包括「M次蝕刻-修整循環」和「單1次蝕刻-修整循環」，但不包括包含「M次蝕刻-修整循環」和「單1次蝕刻-修整循環」的一系列蝕刻-修整循環中的最後一次循環。
在一實施例中，在進行M次蝕刻-修整循環，於每一次蝕刻-修整循環中使用第一蝕刻-修整罩幕來蝕穿多階層集合中的二個階層的步驟，可以在進行單1次蝕刻-修整循環，使用第一蝕刻-修整罩幕來蝕穿多階層集合中的一個階層的步驟之前實施。在此一實施例中，最後一次蝕刻-修整循環是「單1次蝕刻-修整循環」，且在此最後一次蝕刻-修整循環中，並未對所使用的第一蝕刻-修整罩幕進行修整。 在另一個實施例中，進行單1次蝕刻-修整循環，使用第一蝕刻-修整罩幕來蝕穿多階層集合中的一個階層的步驟，是在進行M次蝕刻-修整循環，於每一次蝕刻-修整循環中，使用第一蝕刻-修整罩幕來蝕穿多階層集合中的二個階層的步驟之前實施。在此一實施例中，最後一次蝕刻-修整循環是「M次蝕刻-修整循環」中的最後一次蝕刻-修整循環，且此最後一次蝕刻-修整循環並未對所使用的第一蝕刻-修整罩幕進行修整。
可以在多階層集合上方形成一個第二蝕刻罩幕，此一第二蝕刻罩幕覆蓋於被擴大的第一和第二開口蝕刻區其中之一者上；而將被擴大的第一和第二開口蝕刻區的另一者暴露於外。可以使用第二蝕刻罩幕來蝕穿多階層集合中的一個階層。
在一實施例中，形成第一蝕刻-修整罩幕的步驟、使用第一蝕刻-修整罩幕來蝕穿多階層集合中的二個階層和的蝕穿一個階層的步驟，以及修整第一蝕刻-修整罩幕的步驟，可以是在形成第二蝕刻罩幕的步驟之前實施。在另一個實施例中，形成第二蝕刻罩幕的步驟以及使用第二蝕刻罩幕來蝕穿多階層集合中的一個階層的步驟，可以是在形成第一蝕刻-修整罩幕之前實施。
第一蝕刻-修整罩幕可以具有與第一和第二開口蝕刻區隔離的一個第三開口蝕刻區。第二開口蝕刻區可以位於第一開口蝕刻區和第三開口蝕刻區之間。在一實施例中，第二蝕刻罩幕可以覆蓋尺寸被擴大的第二開口蝕刻區上，而將尺寸被擴大的第一開口蝕刻區和第三開口蝕刻區暴露於外。在另一個實施例中，第二蝕刻罩幕可以覆 蓋尺寸被擴大的第一開口蝕刻區和第三開口蝕刻區上，而將尺寸被擴大的第二開口蝕刻區暴露於外。
多階層集合中的多個階層，可以包括一個導電材料層和一個絕緣材料層。在多階層集合中的多個階層上形成複數個落著區之後，可以在落著區上施加介電填充物，形成可以穿過介電填充物到達落著區的接觸開口，並且可以在接觸開口中形成層間連接器。
為了對本說明書之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
10、40‧‧‧堆疊
12、12.1-12.4、130.1-130.6‧‧‧犧牲層
14、14.1-14.4、140.1-140.6‧‧‧介電層
16.0、16.1、200.0、200.1、1300.0、1300.1、1300.2‧‧‧第一蝕刻-修整罩幕
18、24、250A.0、250B.0、250A.1、250B.1、770、1070A、1070B、1350A.0、1350B.0、1350A.1、1350B.1、1350A.2、1350B.2、2070、1350A.2、1350B.2、2370A、2370B‧‧‧罩幕區
20、25、26、261、262、263、461、462、463、465、467、466A、466B、761、763、765、767、1062、1066A、1066B、1361、1362、1363、1561、1562、1563、1565、1567、1566A、1566B、1761、1762、1763、1766A、1766B‧‧‧開口蝕刻區
28.2、28.4‧‧‧落著區
60‧‧‧介電填充材料
62‧‧‧接觸開口
64‧‧‧層間連接器
67A、67B‧‧‧圖案化導體
68、971、972、973、974、1271、1272、1273、1274、2271、2272、2273、2274、2571、2572、2573、2574‧‧‧階梯狀結構
110‧‧‧基材
120‧‧‧介電材料
700、1000、2000、2300‧‧‧第二蝕刻罩幕
800‧‧‧積體電路
802‧‧‧立體NAND記憶體陣列
806‧‧‧字元線
804‧‧‧行解碼器
808‧‧‧列解碼器
810、2780‧‧‧頁面緩衝器
812‧‧‧資料匯流排
814‧‧‧全域位元線
816‧‧‧匯流排
818‧‧‧資料輸入線
820‧‧‧其他電路
822‧‧‧控制器
824‧‧‧偏壓安排電壓源
801A、801B‧‧‧多階層區
802A-802G‧‧‧接觸區
805A、805B‧‧‧邊界
971、972、973、974、1271、1272、1273、1274‧‧‧階梯狀結構
2705‧‧‧底部條帶
2721‧‧‧上方串列選擇線條帶
2760‧‧‧字元線及串列選擇線/接地選擇線解碼器
2770‧‧‧階梯狀接觸
2742、2742b、2744、2744b、2746、2746b、2748、2748b‧‧‧NAND記憶胞串列
2790‧‧‧控制寫入、抹除和讀取操作的狀態機
3211‧‧‧在一N層的多階層集合中形成一堆疊，包括被複數個介電層隔離的複數個犧牲層
3212‧‧‧在N層的多階層集合上形成第一蝕刻-修整罩幕，具有彼此隔離的第一和第二開口蝕刻區
3213‧‧‧在M次蝕刻-修整循環中的每一者中，使用第一蝕刻-修整罩幕來蝕穿多階層集合中的二個階層。當N為奇數時M為(N-1)/2；當N為偶數時M為(N/2)-1
3214‧‧‧當N為偶數時，在單1次蝕刻-修整循環中，使用第一蝕刻-修整罩幕來蝕穿多階層集合中的一個階層
3215‧‧‧在非最後一次的每一次蝕刻-修整循環中，對第一蝕刻-修整罩幕進行修整以擴大第一和第二開口蝕刻區的尺寸
3216‧‧‧在多階層集合上方形成一第二蝕刻罩幕，幕覆蓋於被擴大的第一和第二開口蝕刻區其中之一者上
3217‧‧‧使用第二蝕刻罩幕來蝕穿多階層集合中的一個階層
3218‧‧‧使用複數個導電層來取代犧牲層
3219‧‧‧在落著區上施加介電填充物，形成可以穿過介電填充物到達落著區的接觸開口，並且可以在接觸開口中形成層間連接器
BL0、BL1‧‧‧位元線
G0-G15‧‧‧字元線
SSL0-SSL3‧‧‧串列選擇線
GSL‧‧‧接地選擇線
第1圖係繪示包含階梯狀接觸結構之積體電路的方塊圖。其中，階梯狀接觸結構位於一陣列區周邊的接觸區之中；第2圖係繪示具有複數個階層之立體記憶體結構的結構示意圖。
其中，立體記憶體結構可以與所述的階梯狀接觸結構耦接；第3A圖、第3B圖、第3C圖和第3D圖係繪示一組「蝕刻-修整循環」的簡化示意圖。其包括一個堆疊，此堆疊包括被複數個介電層隔離的複數個犧牲層；「蝕刻-修整循環」蝕刻兩個階層、修整蝕刻罩幕、再蝕刻兩個以上的階層以形成如第3D圖所繪示的結構；第4圖係繪示覆蓋於堆疊的一部分落著區上的介電材料； 第5圖係繪示在第4圖中形成接觸開口穿過介電材料到達落著區的結構；第6圖係繪示在第4圖中採用導電材料填充接觸開口，形成層間連接器以接觸落著區之後的結構；第7圖至第15圖係根據一實施例，繪示用來在N層多階層集合上形成階梯狀結構的製程步驟，其中N為奇整數；第16圖至第18圖係繪示相對於第7圖至第15圖之製程步驟的另一種實施樣態；第19圖至第28圖係根據一實施例，繪示用來在N層多階層集合上形成階梯狀結構的製程步驟，其中N為偶整數；第29圖至第31圖係繪示相對於第26圖至第28圖之製程步驟的另一種實施樣態；以及第32圖係繪示用來在N層多階層集合上形成階梯狀結構之製程步驟的簡化流程圖。
本技術的實施方式將參考以下具體的結構實施例和方法加以詳述。應當理解的是，本說明書的內容並無意圖將本案的技術特徵限定於此處所公開的具體實施例和方法。在不脫離本發明之精神和範圍內，任何其他特徵、元件、方法和實施方式當可用來實現本技術。所提出的較佳實施例僅係例示，並非用以限定本技術的範圍。本 發明之保護範圍當視後附之申請專利範圍所界定者為準。任何該技術 領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾。不同實施例中的相似元件，將以相同的元件符號來表示。
第1圖係繪示包括一個立體NAND記憶體陣列802之積體電路800的方塊圖。其中，立體NAND記憶體陣列802包括一個階梯狀接觸結構，例如本文(第6圖)所述連接至位元線或字元線，或同時連接至兩者的階梯狀層間連接器64。立體NAND記憶體陣列802可以包括佈置在多個NAND串列中的多重記憶胞階層。行解碼器804耦接至，位於立體NAND記憶體陣列802中，且沿著平行行方向排列的複數條字元線806；且行解碼器804還耦接至複數條串列選擇線(SSL)和負數條接地選擇線(GSL)，用以在陣列中選取記憶胞和NAND串列。在本實施例中，列解碼器808會通過資料匯流排812耦接至一組頁面緩衝器810。全域位元線814耦接至立體NAND記憶體陣列802中的複數條區域位元線。位址由匯流排816提供至列解碼器808和行解碼器804。資料通過資料輸入線(data-in line)818從積體電路的其他電路(例如包括輸入/輸出埠)來提供。積體電路的其他電路820，例如是一般用途處理器、特殊用途應用電路、或由NAND記憶體陣列802所支持用來提供系統單晶片功能的多個模組之組合。資料通過資料輸入線818提供至輸入/輸出埠，或提供至積體電路800內部或外部的其他資料目的地。
控制器822，是使用狀態機(state machine)來實現，用以提供控制積體電路800之各種組件的信號。使用偏壓安排狀態機 (bias arrangement state machine)，控制器控制通過方塊824中電壓源(voltage supply)所產生或提供之供電電壓(supply voltages)，例如讀取、設定、與驗證偏壓，的應用。控制器可以使用所屬領域習知的特殊用途邏輯電路來實現。在另一實施例中，控制器包括一般用途處理器，其可以實施在相同的積體電路上，以執行電腦程式控制裝置的操作。其他實施例中，控制器可使用特殊用途邏輯電路與一般用途處理器的組合。
積體電路800包括位於多階層區801A和801B中的立體NAND記憶體陣列以及位於接觸區802A至802G的層間接觸結構。 此係具有複數個電路單元之多階層電路的一種實施樣態。其中，電路單元係設置在包含有N個組件的一組電路多階層集合之中。此多階層電路具有複數個多階層區，可以稱作陣列區。在本實施例中，多階層區801A具有四個邊的矩形邊界805A；多階層區801B具有四個邊的矩形邊界805B。接觸區802A、802C、802E和802G圍繞多階層區801A的矩形邊界805A；接觸區802B、802D、802F和802G圍繞多階層區801B的矩形邊界805B。接觸區802G位於多階層區801A和801B之間。在一實施例中，接觸區802A和802B覆蓋於第一和第三階梯狀結構(例如，第15圖所繪示的階梯狀結構971和973；第18圖所繪示的階梯狀結構1271和1273)上；接觸區802G覆蓋於第二和第四階梯狀結構(例如，第15圖所繪示的第二階梯狀結構972和974；第18圖所繪示的階梯狀結構1272和1274)上。在緊密的編排方式中，接觸區具有複數個與矩形邊界重疊(co-located)的側邊。
矩形邊界805A和805B覆蓋多階層區中電路單元之間的過渡區(transition regions)以及覆蓋接觸區802A至802G中的層間接觸結構。邊界的位置可藉由用來製作接觸區的罩幕來定義，並且覆蓋多階層電路中的過渡區。過渡區中的電路單元包括連接至主動多階層電路的水平導體。在本實施例中，電路單元，例如記憶體陣列中的字元線、位元線、源極線以及類似的結構，連接至接觸區的層間連接器。在本說明書的一些實施例中，水平導體可以是複數條圖案化的導線，可以具有非常高的密度或較寬的導體結構。在本實施例中，可以是例如板形的導體結構。
如下所詳述，接觸區的層間接觸結構可以包括分別覆蓋第一和第二階梯狀結構之多階層集合中的第一開口和第二開口。第一和第二階梯狀結構之一者包括一個第一階梯狀結構構造。第一和第二階梯狀結構之另一者包括一個與第一階梯狀結構構造不同的第二階梯狀結構構造。第一階梯狀結構構造可以包括位於第L(i×2)階層的複數個落著區。其中，i從1到M1；當N為奇數時，M1為(N-1)/2；當N為偶數時，M1為N/2。且當N為奇數時，還包括另一個位於第L(N)階層的落著區。第二階梯狀結構構造可以包括位於第L(i×2+1)階層的複數個落著區。其中，i從0到M2；當N為奇數時M2為(N-1)/2；當N為偶數時，M2為N/2-1。且當N為偶數時，還包括位於第L(N)階層的複數個其他落著區。
其他積體電路，例如包括不是記憶體電路的立體電路，也可以部署本文所述的接觸結構。
第2圖係繪示一種用以實現立體陣列的多階層電路結構的電路示意圖。其中，立體陣列適用於如第1圖所示之元件中。第2圖所繪示的NAND記憶胞串列，係代表記憶體元件中的複數條NAND記憶胞串列。每一個堆疊僅繪示出2條NAND記憶胞串列(例如，NAND記憶胞串列2742和2742b、2744和2744b、2746和2746b、2748和2748b)，用以代表堆疊中的複數個多階層NAND記憶胞串列。這些NAND記憶胞串列連接至位於堆疊上端的對應位元線(例如，位元線BL0和BL1)。
如第2圖所繪示的實施例，第一NAND記憶胞串列2742包括位於多階層中的複數個電路單元，其包括一個位於上方階層中，建構來作為上方階層之串列選擇線SSL0的上方串列選擇線條帶、複數個位於中間階層中，建構來作為字元線(例如，字元線G15、G14…G0)的中間條帶，以及一個位於中間條帶下方之底部階層中，建構來作為接地選擇線GSL的底部條帶2705。在一些實施例之中，虛擬字元線可以在堆疊的不同階層上實現。在本實施例中，總共16個階層的電路單元中，包括16個字元線階層、一個串列選擇線以及一個接地選擇線GSL。在其他實施例中，可能包括其他的階層。例如，如下述例實施所繪示的30個或60個階層，以及根據具體實施需要的其他數量的階層。
如第2圖的實施例所述，共同源極線CSL配置於多階層結構的下方。底部條帶2705控制位於每一條串列底部的底部接地選擇開關，並連接至共同源極線CSL。位元線BL0和BL1，在本實施例 中，耦接至每一條記憶胞串列的頂部。上方串列選擇線條帶2721控制位於每一條串列頂部的串列選擇開關。
第2圖還繪示了複數個周邊電路。位於陣列中的多階層電路耦接至這些周邊電路。這些周邊電路可以在單層電路中實現，或者也可以在位於用來實現陣列的多階層區之外的多階層電路中實現。 在本實施例中，周邊電路包括一個耦接至位元線BL0和BL1的頁面緩衝器2780。周邊電路也包括耦接至多個階梯狀接觸(stairstep contacts)2770的一個字元線及串列選擇線/接地選擇線解碼器2760。 其中，這些階梯狀接觸依序連接至本文所述的多階層電路中，建構來做為字元線、串列選擇線和接地選擇線的條帶。周邊電路還包括，用來在多階層電路中控制寫入、抹除和讀取操作的狀態機2790。
因此，請參照第2圖，耦接至字元線的多階層結構中的電路單元，延伸到元件的多階層區的周邊上的接觸區。例如，階梯狀結構係用來將接觸區中的電路單元連接至位於上方的圖案化連接器。 而圖案化連接器係用來連接到外圍電路。
如前所述，積體電路中的多階層結構包括多種不同形式的記憶體結構、邏輯結構或其他電路單元。用來在多階層結構與其他電路之間形成電性接觸的階梯狀結構，可採用如本文所述的方式來實現。
第3A圖、至第3D圖係根據本說明書之實施例繪示一組「蝕刻-修整循環」之基本步驟的簡化示意圖。其繪示位於一積體電路上的多階層電路結構。多階層電路結構包括一個堆疊10，包括與複 數個介電層(例如，介電層14.1、14.2、14.3和14.4)交錯堆疊的複數個犧牲層(例如，犧牲層12.1、12.2、12.3和12.4)。為簡潔起見，複數個犧牲層(例如，犧牲層12.1、12.2、12.3和12.4)可以統稱為犧牲層12；複數個介電層(例如，介電層14.1、14.2、14.3和14.4)可以統稱為介電層14。犧牲層12可以包括，例如氮化矽(SiN)和矽氧化物(SiO)等，材料。在製程的後面階段中，例如在第15圖、第18圖第28圖、和第31圖中所示的製程步驟之後，犧牲層12(例如氮化矽和矽氧化物)會被複數個導電材層所置換，而形成一個電路多階層集合。電路多階層集合中的每一個階層，都可以包括一個導電材料層和一個絕緣材料層。在本實施例中，特定的犧牲層12和介電層14可以被標識為犧牲層12.1、12.2、12.3和12.4以及介電層14.1、14.2、14.3和14.4。在一個實施例中，每一個階層包括一個犧牲層(例如，犧牲層12.2)和位於犧牲層下方的一個介電層(例如，介電層14.2)。在另一個替代的實施例中，每一個階層包括一個介電層和位於介電層下方的一個犧牲層。在這種替代的實施例中，需選擇使用只會停止在每一階層的介電層上，而不是在犧牲層上的蝕刻化學物質。
用來蝕刻犧牲層12和介電層14所構成之堆疊10的蝕刻製程，使用一個蝕刻-修整罩幕，並將落著區28.2和28.4暴露於外。 第3A圖係繪示包括一個罩幕區18和一個開口蝕刻區20的第一蝕刻-修整罩幕16.0。使用第一蝕刻-修整罩幕16.0可以蝕刻兩個階層。第3B圖係繪示蝕刻兩個階層，穿過位於開口蝕刻區20上方的兩個頂部犧牲層12.4和12.3和兩個介電層14.4和14.3，並且停止於第二犧牲 層12.2的結果。第3C圖係繪示修整第3B圖所繪示之第一蝕刻-修整罩幕16.0，以形成具有一個修整後的罩幕區24、一個新開口蝕刻區25和一個擴大開口蝕刻區26的修整後的第一蝕刻-修整罩幕16.1。其中，擴大開口蝕刻區26的尺寸，等於新開口蝕刻區25和開口蝕刻區20二者的總合。第3D圖係繪示在擴大開口蝕刻區26上蝕刻第3C圖之結構的兩個階層的結果。所得到的結構將犧牲落著區(例如，犧牲落著區28.2)暴露於外。落著區28.4也會暴露於外，因為該區域會在移除具有修整後之罩幕區24的蝕刻-修整罩幕16.1時被暴露出來。
請參考第4圖至第6圖，以理解形成層間連接器的技術。其中，層間連接器接觸位於階梯狀結構之階梯上的落著區。在第4圖至第6圖之中，每一階層具有位於一個犧牲層頂部的一個介電層。 在實施蝕刻製程以形成階梯狀結構之後，可以在階梯狀結構的落著區上覆蓋介電填充材料60，例如以一般矽氧化物為基底的材料。第4圖係繪示部分的堆疊40以及覆蓋在多個階層之犧牲層的落著區28.2和28.4(參見第3A圖至第3D圖)上的介電填充材料60。介電填充材料60可以與介電層14(參見第3A圖至第3D圖)採用相同或不同的材料。第5圖係繪示複數個藉由一種圖案化接觸孔蝕刻製程(patterned contact hole etching process)所形成，並向下延伸至落著區(例如落著區28.4和28.12)的接觸開口62。如第6圖所繪示，這些接觸開口62以延伸至落著區(例如落著區28.4和28.12)的犧牲材料加以填充，以形成層間連接器64。採用一個平坦化製程，例如化學機械研磨，以形成如第6圖 所繪示的立體階梯狀結構68的平坦表面66。在表面66上所形成的接觸表面，可用以連接到位於接觸區上方的圖案化導體(例如，圖案化導體67A和67B)，並藉此形成與周邊電路的連接。有關用於形成接觸開口62的類似技術和方法的進一步資料，已公開於美國專利案編號第8,598,032號、美國專利案編號第8,383,512號、美國專利案編號第8,836,137以及美國專利案編號第9,048,341號之中。
在實施此處所述的蝕刻-修整製程，以在多階層集合之中形成複數個階層，使多階層集合中的每一個階層包括一個一個犧牲材料(例如氮化矽或矽氧化物)層和一個絕緣材料層之後，更進行多個製程步驟，以導電材料來置換多階層集合中的犧牲材料，使多階層集合中的每一個階層包括一個一個導電材料層和一個絕緣材料層。以導電材料來置換犧牲材料的步驟，會形成包含複數個導電層與複數個介電層交互堆疊的一組電路多階層集合(set of circuit levels)。
電路多階層集合中的導電材料可以是一種會導電的半導體，包括高密度摻雜的多晶矽(例如，使用砷、磷或硼...等摻質)、包括，例如矽化鈦(TiSi)、矽化鈷(CoSi)...等的金屬矽化物、包括，例如氧化銦鋅(InZnO)、銦鎵鋅氧化物(InGaZnO)...等的半導體氧化物或上述半導體材質或金屬矽化物的任意組合。導電層也可以是一種金屬、一種導電化合物或包含鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鈷(Co)、鎳(Ni)、氮化鈦(TiN)、氮化鉭(TaN)、氮化鉭鋁(TaAlN)以及其他合適材料的組合。層間連接器64可以是一種金屬或任何是用來製作導電層的 導電材料。介電層14和介電填充材料60可以是矽氧化物、氮化矽、氮氧化矽、矽酸鹽或其他合適的材料。較佳可以是，介電常數值小於二氧化矽之介電常數值的低介電係數介電材料，例如SiCHOx。也可以包含介電常數值高於二氧化矽之介電常數值的高介電係數介電材料，例如鉿氧化物(HfOx)、氮氧化鉿(HfON)、鋁氧化物(AlOx)、釕氧化物(RuOx)或鈦氧化物(TiOx)。
本說明書所提供的技術可以廣泛使用於不同的積體電路，包括例如立體的NAND快閃記憶體。另外本說明書實施例，也可以使用於晶片堆疊之中，用來作為晶片階層中的元件。其中，導電層是分離的積體電路，且一部分的導電層上具有落著區。導電層可以是位於立體記憶體結構之立體陣列中的不同階層上的字元線或位元線連接器。導電層可以是位於積體電路封裝結構上之導電層間的連接器。 導電層可以是多晶片模組積體電路(multi-chip module type IC)封裝結構中之積體電路間的連接器。
第7圖至第15圖係根據一實施例，繪示用來在N層多階層集合上形成階梯狀結構的製程步驟，其中N為奇整數。
第7圖係繪示在積體電路元件的一部分結構上形成N層多階層集合之後的簡化結構剖面圖。每一個階層可以包括一個犧牲層(例如，犧牲層130.1至130.5)和位於犧牲層下方的一個介電層(例如，介電層140.1至140.5)。在本實施例中，N為5。在本實施例中，多階 層集合係位於基材(例如，基材110)上之介電材料(例如，介電材料120)中的一個凹室裡。犧牲層可以包括犧牲材料，例如氮化矽或矽氧化物。
如第8圖至第15圖所繪示，可以移除多階層集合中多個階層的一部分，可以在M個蝕刻-修整循環中使用第一蝕刻-修整罩幕和第二蝕刻罩幕，在多階層集合中的複數個階層中形成複數個落著區。其中，當N為奇數時，M為(N-1)/2；當N為偶數時，M為(N/2)-1。
第8圖係繪示在積體電路元件的一部分結構上形成具有罩幕區(例如，罩幕區250A.0和250B.0)和彼此隔離的第一、第二和第三開口蝕刻區(例如，開口蝕刻區261、262和263)的第一蝕刻-修整罩幕200.0之後的簡化結構剖面圖。第一蝕刻-修整罩幕200.0配置於含有複數個犧牲層(例如，犧牲層130.1至130.5)和複數個介電層(例如，介電層140.1至140.5)之多階層集合的上方。第一蝕刻-修整罩幕200.0所使用的罩幕材料可以是光阻材料或其他不同種類的罩幕材料。
第9圖係繪示採用第一蝕刻-修整罩幕200.0來蝕穿N層多階層集合中的二個階層，並且停止在N層多階層集合中的第三階層的第三介電層140.3之後的簡化結構剖面圖。在此蝕刻製程中被蝕穿的二個階層，包括犧牲層(例如，犧牲層130.4和130.5)以及介電層(例如，介電層140.4和140.5)。特別是，在彼此隔離的第一、第二和第三開口蝕刻區(例如，開口蝕刻區261、262和263)中，這兩個階層都被蝕刻製程所蝕穿。
可以在M個蝕刻-修整循環中，使用第一蝕刻-修整罩幕，蝕穿多階層集合中的二個階層。其中，當N為奇數時，M為(N-1)/2；當N為偶數時，M為(N/2)-1。在本實施例中，N是5，所以M=(5-1)/2=2，每兩個蝕刻-修整循環，即可蝕穿多階層集合中的二個階層。
第10圖係繪示修整第一蝕刻-修整罩幕200.0(例如，第9圖所繪示的第一蝕刻-修整罩幕200.0)，以擴大第一、第二和第三開口蝕刻區的尺寸之後的簡化結構剖面圖。修整步驟的結果，增加了第一、第二和第三開口蝕刻區(例如，開口蝕刻區461、462和463)的尺寸。特別是，修整步驟形成了一個修整過的第一蝕刻-修整罩幕200.1，包括複數個修整過的罩幕區(例如，罩幕區250A.1和250B.1)、一個新開口蝕刻區465、一個尺寸等於開口蝕刻區261和新開口蝕刻區465二者尺寸之總和的擴大第一開口蝕刻區461、一個新開口蝕刻區467和一個尺寸等於開口蝕刻區263和新開口蝕刻區467二者尺寸之總和的擴大第三開口蝕刻區463。修整過的第一蝕刻-修整罩幕200.1同時具有新的開口蝕刻區466A和466B。擴大後的第二開口蝕刻區462的尺寸，等於開口蝕刻區262與新開口蝕刻區466A和466B三者的尺寸之總和。
修整第一蝕刻-修整罩幕的步驟，可以在每個蝕刻-修整循環C(i)中執行，其中i從1到T-1；當N為奇數時，T為(N-1)/2；當N為偶數時，T為N/2。在本實施例中，N是5，所以T-1=(5-1)/2-1=1。修整第一蝕刻-修整罩幕的步驟可以進行1次。
第11圖係繪示採用修整過的第一蝕刻-修整罩幕200.1來蝕穿N層多階層集合中的二個階層，並且停止在N層多階層集合中的第一階層的第一介電層140.1之後的簡化結構剖面圖。在此蝕刻製程中，被蝕穿的二個階層包括犧牲層(例如，犧牲層130.2和130.3)以及介電層(例如，介電層140.2和140.3)。特別是，在被擴大的第一、第二和第三開口蝕刻區(例如，開口蝕刻區461、462和463)中，這兩個階層都被蝕刻製程所蝕穿。
如前所述，當N為5時，每兩個蝕刻-修整循環，即可蝕穿N層多階層集合中的二個階層。第9圖已繪示這兩個蝕刻-修整循環的其中一次。第11圖則繪示蝕穿二個階層的兩個蝕刻-修整循環中的另一次。在這個實施例中，N為奇整數。在M個蝕刻-修整循環中，使用第一蝕刻-修整罩幕，蝕穿N層多階層集合中的二個階層之後，就不再對第一蝕刻-修整罩幕進行修整。
第12圖係繪示移除第一蝕刻-修整罩幕之後的簡化結構剖面圖。在此步驟中，多階層集合中仍有一個階層還未被蝕刻。此一階層包括一個犧牲層(例如，犧牲層130.1)以及一個介電層(例如，介電層140.1)。
第13圖係繪示在移除第一蝕刻-修整罩幕之後的N層多階層集合上，如第12圖所繪示，形成包含有一個罩幕區(例如，罩幕區770)的第二蝕刻罩幕700之後的簡化結構剖面圖。第二蝕刻罩幕700可以覆蓋被擴大的第一、第二和第三開口蝕刻區其中之一者，並且將 被擴大的第一、第二和第三開口蝕刻區未被覆蓋的其他者暴露於外。 在本實施例中，第二蝕刻罩幕700包括一個新開口蝕刻區765、一個尺寸等於被擴大之開口蝕刻區461和新開口蝕刻區765二者尺寸之總和的擴大第一開口蝕刻區761、一個新開口蝕刻區767和一個尺寸等於被擴大之開口蝕刻區463和新開口蝕刻區767二者尺寸之總和的擴大第三開口蝕刻區763。被擴大的第二開口蝕刻區(如第13圖所繪示的開口蝕刻區462)的尺寸，從形成第二蝕刻罩幕700之前(如第12圖所繪示的開口蝕刻區462)即維持不變。
在第13圖所繪示的實施例中，被擴大的第二開口蝕刻區(例如，被擴大的第二開口蝕刻區462)可以位於被擴大的第一開口蝕刻區(例如，被擴大的第一開口蝕刻區761)和被擴大的第三開口蝕刻區(例如，被擴大的第三開口蝕刻區763)之間。第二蝕刻罩幕700可以覆蓋於被擴大的第二開口蝕刻區(例如，被擴大的第二開口蝕刻區462)上方，將被擴大的第一和第三開口蝕刻區(例如，被擴大的第一和第三開口蝕刻區761和763)暴露於外。第二蝕刻罩幕700所使用的罩幕材料可以是光阻材料或其他不同種類的罩幕材料。
第14圖係繪示採用第二蝕刻罩幕700來蝕穿N層多階層集合中的一個階層，並且在N層多階層集合中的第二階層和第四階層上形成複數個落著區之後的簡化結構剖面圖。其中，第二階層包括一個犧牲層(例如，犧牲層130.2)以及一個介電層(例如，介電層140.2)；第四階層包括一個犧牲層(例如，犧牲層130.4)以及一個介電 層(例如，介電層140.4)。且這些落著區位於被擴大的第一開口蝕刻區761和被擴大的第三開口蝕刻區763之中。此一被蝕穿的階層，包括犧牲層(例如，犧牲層130.1)以及介電層(例如，介電層140.1)。
第15圖係繪示在採用第二蝕刻罩幕700(如第14圖所繪示的第二蝕刻罩幕700)來蝕穿N層多階層集合中的一個階層之後，再移除第二蝕刻罩幕700之後的簡化結構剖面圖。第7圖至第15圖的製程可以在N個階層中形成複數個落著區(例如，N=5，階層=1至5)；使用第一蝕刻-修整罩幕來蝕穿N-1個階層；以及使用第二蝕刻罩幕700蝕穿N個階層中的一個階層。
製程中的結構包括N層(例如，N=5)的多階層集合以及位於N層多階層集合上，且分別覆蓋於第一、第二和第三階梯狀結構(例如，階梯狀結構971、972和973)上的第一、第二和第三開口蝕刻區(例如，開口蝕刻區761、462和763)。第二開口蝕刻區462位於第一、和第三開口蝕刻區761和763之間。
在本實施例中，位於第一開口蝕刻區761中的第一階梯狀結構971以及位於第三開口蝕刻區763中的第三階梯狀結構973可以包括一個第一階梯狀結構構造；而且第二開口蝕刻區462中的第二階梯狀結構972可以包括一個與第一階梯狀結構構造不同的第二階梯狀結構構造。
在一實施例中，第一階梯狀結構構造包括位於第L(i×2)階層的複數個落著區。其中，i從1到M1；當N為奇數時，M1為(N-1)/2；當N為偶數時，M1為N/2。且當N為奇數時，還包括位於第L(N)階層的複數個其他落著區。第二階梯狀結構構造可以包括位於第L(i×2+1)階層的複數個落著區。其中，i從0到M2；當N為奇數時，M2為(N-1)/2；當N為偶數時，M2為N/2-1。且當N為偶數時，還包括位於第L(N)階層的複數個其他落著區。在本實施例中，由於N=5，第一階梯狀結構構造，在第2和4階層上包含有複數個落著區；第二階梯狀結構構造，在第1、3和5階層上包含有複數個落著區。
位於N層多階層集合中的第二開口蝕刻區462覆蓋於第四階梯狀結構(例如，階梯狀結構974)上。其中，第四階梯狀結構974為第二階梯狀結構972之鏡像結構。
第16圖至第18圖係繪示相對於第7圖至第15圖之製程步驟的另一種實施樣態。
第16圖係繪示在移除了第一蝕刻-修整罩幕之後的N層多階層集合上，如第12圖所繪示，形成包含有複數個罩幕區(例如，罩幕區1070A和1070B)的另一種第二蝕刻罩幕1000之後的簡化結構剖面圖。第二蝕刻罩幕1000可以覆蓋被擴大的第一、第二和第三開口蝕刻區其中之一者，並且將被擴大的第一、第二和第三開口蝕刻區未被覆蓋的其他者暴露於外。在本實施例中，第二蝕刻罩幕700包括多個穿過開口蝕刻區462且彼此相對的新開口蝕刻區1066A和1066B、 一個尺寸等於被擴大開口蝕刻區462和新開口蝕刻區1066A和1066B三者尺寸之總和的擴大第二開口蝕刻區1062。被擴大的第一和第三開口蝕刻區(如第16圖所繪示的開口蝕刻區461和463)的尺寸，從形成第二蝕刻罩幕1000之前(如第12圖所繪示的開口蝕刻區461和463)到目前為止維持不變。
在第16圖所繪示的實施例中，被擴大的第二開口蝕刻區1062可以位於被擴大的第一開口蝕刻區461和被擴大的第三開口蝕刻區463之間。第二蝕刻罩幕1000可以覆蓋於被擴大的第一開口蝕刻區461和被擴大的第三開口蝕刻區463上方，將被擴大的第二開口蝕刻區1062暴露於外。第二蝕刻罩幕1000所使用的罩幕材料可以是光阻材料或其他不同種類的罩幕材料。
第17圖係繪示採用第二蝕刻罩幕1000來蝕穿N層多階層集合中的一個階層，並且在N層多階層集合中的第二階層和第四階層上形成複數個落著區之後的簡化結構剖面圖。其中，第二階層包括一個犧牲層(例如，犧牲層130.2)以及一個介電層(例如，介電層140.2)；第四階層包括一個犧牲層(例如，犧牲層130.4)以及一個介電層(例如，介電層140.4)。且這些落著區位於被擴大的第二開口蝕刻區1062之中。此一被蝕穿的階層，包括犧牲層(例如，犧牲層130.1)以及介電層(例如，介電層140.1)。
第18圖係繪示在採用第二蝕刻罩幕1000(如第17圖所繪示的第二蝕刻罩幕1000)來蝕穿N層多階層集合中的一個階層之 後，再移除第二蝕刻罩幕1000之後的簡化結構剖面圖。第7圖至第12圖以及第16圖至第18圖的製程可以在N個階層中形成複數個落著區(例如，N=5，階層=1至5)；使用第一蝕刻-修整罩幕來蝕穿N-1個階層；以及使用第二蝕刻罩幕1000蝕穿N個階層中的一個階層。
製程中的結構包括N層(例如，N=5)的多階層集合以及位於N層多階層集合上，且分別覆蓋於第一、第二和第三階梯狀結構(例如，階梯狀結構1271、1272和1273)上的第一、第二和第三開口蝕刻區(例如，開口蝕刻區461、1062和463)。第二開口蝕刻區1062位於第一、和第三開口蝕刻區461和463之間。
在本實施例中，位於第一開口蝕刻區461中的第一階梯狀結構1271以及位於第三開口蝕刻區463中的第三階梯狀結構1273可以包括一個此處所述的第二階梯狀結構構造。由於N=5，落著區會位於第1、3和5階層上。第二開口蝕刻區1062中的第二階梯狀結構1271可以包括一個此處所述的第一階梯狀結構構造。由於N=5，落著區會位於第2和4階層上。位於N層多階層集合中的第二開口蝕刻區1062覆蓋於第四階梯狀結構(例如，階梯狀結構1274)上。其中，第四階梯狀結構1274為第二第階梯狀結構1272之鏡像結構。
第19圖至第28圖係根據一實施例，繪示用來在N層多階層集合上形成階梯狀結構的製程步驟，其中N為偶整數。
第19圖係在積體電路元件的一部分結構上形成具有罩幕區(例如，罩幕區1350A.0和1350B.0)和彼此隔離的第一、第二和第三開口蝕刻區(例如，開口蝕刻區1361、1362和1363)的第一蝕刻-修整罩幕1300.0之後的簡化結構剖面圖。第一蝕刻-修整罩幕1300.0配置於含有複數個犧牲層(例如，犧牲層130.1至130.6)和複數個介電層(例如，介電層140.1至140.6)之多階層集合的上方。第一蝕刻-修整罩幕1300.0所使用的罩幕材料可以是光阻材料或其他不同種類的罩幕材料。
第20圖係繪示採用第一蝕刻-修整罩幕1300.0來蝕穿N層多階層集合中的二個階層，並且停止在N層多階層集合中的第四階層的第四介電層140.4之後的簡化結構剖面圖。在此蝕刻製程中被蝕穿的二個階層，包括犧牲層(例如，犧牲層130.5和130.6)以及介電層(例如，介電層140.5和140.6)。特別是，在彼此隔離的第一、第二和第三開口蝕刻區(例如，開口蝕刻區1361、1362和1363)中，這兩個階層都被蝕刻製程所蝕穿。
在M個蝕刻-修整循環中，使用第一蝕刻-修整罩幕，蝕穿N層多階層集合中的二個階層之後，就不再修整第一蝕刻-修整罩幕。其中，當N為奇數時M為(N-1)/2；當N為偶數時M為(N/2)-1。 在本實施例中，N是6，所以M=(6/2)-1=2,，每兩個蝕刻-修整循環，即可蝕穿多階層集合中的二個階層。
第21圖係繪示修整第一蝕刻-修整罩幕(例如，第20圖所繪示的第一蝕刻-修整罩幕1300.0)，以擴大第一、第二和第三開口蝕刻區的尺寸之後的簡化結構剖面圖。修整步驟的結果，分別增加了第一、第二和第三開口蝕刻區(例如，開口蝕刻區1561、1562和1563)的尺寸。特別是，修整步驟形成了一個一次修整後的第一蝕刻-修整罩幕1300.1，包括複數個修整過的罩幕區(例如，罩幕區1350A.1和1350B.1)、一個新開口蝕刻區1565、一個尺寸等於開口蝕刻區1361和新開口蝕刻區1565二者尺寸之總和的擴大第一開口蝕刻區1561、一個新開口蝕刻區1567和一個尺寸等於開口蝕刻區1363和新開口蝕刻區1567二者尺寸之總和的擴大第三開口蝕刻區1563。一次修整後的第一蝕刻-修整罩幕1300.1同時具有新的開口蝕刻區1566A和1566B。擴大第二開口蝕刻區1562的尺寸等於開口蝕刻區1362與新開口蝕刻區1566A和1566B三者的尺寸之總和。
修整第一蝕刻-修整罩幕的步驟可以在每個蝕刻-修整循環C(i)中執行，其中i從1到T-1；當N為奇數時T為(N-1)/2；當N為偶數時T為N/2。在本實施例中，N是6，所以T-1=6/2-1=2。修整第一蝕刻-修整罩幕的步驟可以進行2次。
第22圖係繪示採用一次修整後的第一蝕刻-修整罩幕1300.1來蝕穿N層多階層集合中的二個階層，並且停止在N層多階層集合中的第二階層的第二介電層140.2之後的簡化結構剖面圖。在此蝕刻製程中被蝕穿的二個階層，包括犧牲層(例如，犧牲層130.3和 130.4)以及介電層(例如，介電層140.3和140.4)。特別是，在被擴大的第一、第二和第三開口蝕刻區(例如，開口蝕刻區1561、1562和1563)中，這兩個階層都被蝕刻製程所蝕穿。
如前所述，當N為6時，每兩個蝕刻-修整循環，即可蝕穿N層多階層集合中的二個階層。第20圖已繪示這兩個蝕刻-修整循環的其中一次。第22圖則繪示蝕穿二個階層的兩個蝕刻-修整循環中的另一次。
第23圖係繪示對第一蝕刻-修整罩幕(如第22圖所繪示之一次修整後的第一蝕刻-修整罩幕1300.1)進行第二次修整，以擴大第一、第二和第三開口蝕刻區的尺寸之後的簡化結構剖面圖。修整步驟的結果，增加了第一、第二和第三開口蝕刻區(例如，開口蝕刻區1761、1762和1763)的尺寸。特別是，修整步驟形成了一個二次修整後的第一蝕刻-修整罩幕1300.2，包括複數個修整過的罩幕區(例如，罩幕區1350A.2和1350B.2)、一個新開口蝕刻區1765、一個尺寸等於開口蝕刻區1561和新開口蝕刻區1765二者尺寸之總和的擴大第一開口蝕刻區1761、一個新開口蝕刻區1767和一個尺寸等於開口蝕刻區1563和新開口蝕刻區1767二者尺寸之總和的擴大第三開口蝕刻區1763。二次修整後的第一蝕刻-修整罩幕1300.2同時具有新的開口蝕刻區1766A和1766B。擴大第二開口蝕刻區1762的尺寸等於開口蝕刻區1562與新開口蝕刻區1766A和1766B三者的尺寸之總和。
如第21圖所述，當N=6時，修整第一蝕刻-修整罩幕的步驟可以執行2次。第21圖已繪示這兩個蝕刻-修整循環的其中一次。 第23圖則繪示蝕穿二個階層的兩個蝕刻-修整循環中的另一次。
第24圖係繪示，當N為偶數時，採用二次修整後的第一蝕刻-修整罩幕1300.2來蝕穿N層多階層集合中的一個階層，並且停止在N層多階層集合中的第一階層的第一介電層140.1之後的簡化結構剖面圖。在本實施例中，N=6，此蝕刻製程中被蝕穿的第二個階層，包括犧牲層(例如，犧牲層130.2)以及介電層(例如，介電層140.2)。 特別是，位於被擴大的第一、第二和第三開口蝕刻區(例如，開口蝕刻區1761、1762和1763)中的第二階層都被蝕刻製程所蝕穿。
在本實施例中，當N為偶整數時，在M次蝕刻-修整循環中，採用第一蝕刻-修整罩幕來蝕穿N層多階層集合中的二個階層，以及，當N為偶數時，在單一次蝕刻-修整循環中，採用第一蝕刻-修整罩幕來蝕穿N層多階層集合中的一個階層之後，即不再對第一蝕刻-修整罩幕進行修整。
第25圖係繪示在移除第一蝕刻-修整罩幕(例如，第24圖所繪示之二次修整後的第一蝕刻-修整罩幕1300.2)之後的簡化結構剖面圖。在此步驟中，多階層集合中仍有一個階層還未被蝕刻。此一階層包括一個犧牲層(例如，犧牲層130.1)以及一個介電層(例如，介電層140.1)。
第26圖係繪示在移除第一蝕刻-修整罩幕(例如，第24圖所繪示之二次修整後的第一蝕刻-修整罩幕1300.2)之後的N層多階層集合上，如第25圖所繪示，形成包含有一個罩幕區(例如，罩幕區2070)的第二蝕刻罩幕2000之後的簡化結構剖面圖。第二蝕刻罩幕2000可以覆蓋被擴大的第一、第二和第三開口蝕刻區其中之一者，並且將被擴大的第一、第二和第三開口蝕刻區未被覆蓋的其他者暴露於外。在本實施例中，被擴大的第一、第二和第三開口蝕刻區(如第26圖所繪示的擴大開口蝕刻區1761、1762和1763)的尺寸，從形成第二蝕刻罩幕2000之前(如第25圖所繪示的擴大開口蝕刻區1761、1762和1763)即維持不變。
在第26圖所繪示的實施例中，被擴大的第二開口蝕刻區(例如，被擴大的第二開口蝕刻區1762)可以位於被擴大的第一開口蝕刻區(例如，被擴大的第一開口蝕刻區1761)和被擴大的第三開口蝕刻區(例如，被擴大的第三開口蝕刻區1763)之間。第二蝕刻罩幕2000可以覆蓋於被擴大的第二開口蝕刻區(例如，被擴大的第二開口蝕刻區1762)上方，將被擴大的第一和第三開口蝕刻區(例如，被擴大的第一和第三開口蝕刻區1761和1763)暴露於外。第二蝕刻罩幕2000所使用的罩幕材料可以是光阻材料或其他不同種類的罩幕材料。
第27圖係繪示採用第二蝕刻罩幕2000來蝕穿N層多階層集合中的一個階層，並且在N層多階層集合中的第二階層和第四階層上形成複數個落著區之後的簡化結構剖面圖。其中，第二階層包括 一個犧牲層(例如，犧牲層130.2)以及一個介電層(例如，介電層140.2)；第四階層包括一個犧牲層(例如，犧牲層130.4)以及一個介電層(例如，介電層140.4)。且這些落著區位於被擴大的第一開口蝕刻區1761和被擴大的第三開口蝕刻區1763之中。此一被蝕穿的階層，包括犧牲層(例如，犧牲層130.1)以及介電層(例如，介電層140.1)。
第28圖係繪示在採用第二蝕刻罩幕2000(如第27圖所繪示的第二蝕刻罩幕2000)來蝕穿N層多階層集合中的一個階層之後，再移除第二蝕刻罩幕2000之後的簡化結構剖面圖。第19圖至第28圖的製程可以在N個階層中形成複數個落著區(例如，N=6，階層=1至6)；使用第一蝕刻-修整罩幕來蝕穿N-1個階層；以及使用第二蝕刻罩幕2000蝕穿N個階層中的一個階層。
製程中的結構包括N層(例如，N=6)的多階層集合以及位於N層多階層集合上，且分別覆蓋於第一、第二和第三階梯狀結構(例如，階梯狀結構2271、2272和2273)上的第一、第二和第三開口蝕刻區(例如，開口蝕刻區1761、1762和1763)。第二開口蝕刻區1762位於第一、和第三開口蝕刻區1761和1763之間。
在本實施例中，位於第一開口蝕刻區1761中的第一階梯狀結構2271以及位於第三開口蝕刻區1763中的第三階梯狀結構2273可以包括一個此處所述的第一階梯狀結構構造。由於N=6，第一階梯狀結構構造，在第2、4和6階層上包含有複數個落著區。第二開口蝕刻區1762中的第二階梯狀結構2272可以包括一個此處所述的第 二階梯狀結構構造。由於N=6，二階梯狀結構構造，在第1、3和5階層上包含有複數個落著區。位於N層多階層集合中的第二開口蝕刻區1762覆蓋於第四階梯狀結構(例如，階梯狀結構2274)上。其中，第四階梯狀結構2274為第二第階梯狀結構2272之鏡像結構。
第29圖至第31圖係繪示相對於第26圖至第28圖之製程步驟的另一種實施樣態。
第29圖係繪示在移除具有修整後之罩幕區(例如第24圖所繪示之罩幕區1350A.2和1350B.2)的第一蝕刻-修整罩幕(例如，二次修整後的第一蝕刻-修整罩幕1300.2)之後的N層多階層集合上，形成包含有複數個罩幕區(例如，罩幕區2370A和2370B)的第二蝕刻罩幕2300之後的簡化結構剖面圖。第二蝕刻罩幕2300可以覆蓋被擴大的第一、第二和第三開口蝕刻區其中之一者，並且將被擴大的第一、第二和第三開口蝕刻區未被覆蓋的其他者暴露於外。在本實施例中，被擴大的第一、第二和第三開口蝕刻區(如第29圖所繪示的擴大開口蝕刻區1761、1762和1763)的尺寸，從形成第二蝕刻罩幕2300之前(如第25圖所繪示的擴大開口蝕刻區1761、1762和1763)即維持不變。
在第29圖所繪示的實施例中，被擴大的第二開口蝕刻區(例如，被擴大的第二開口蝕刻區1762)可以位於被擴大的第一開口蝕刻區(例如，被擴大的第一開口蝕刻區1761)和被擴大的第三開口蝕刻區(例如，被擴大的第三開口蝕刻區1763)之間。第二蝕刻罩幕2300可以覆蓋於被擴大的第一和第三開口蝕刻區(例如，被擴大的第一和第 三開口蝕刻區1761和1763)上方，將被擴大的第二開口蝕刻區(例如，被擴大的第二開口蝕刻區1762)暴露於外。第二蝕刻罩幕2300所使用的罩幕材料可以是光阻材料或其他不同種類的罩幕材料。
第30圖係繪示採用第二蝕刻罩幕2300來蝕穿N層多階層集合中的一個階層，並且在N層多階層集合中的第二階層和第四階層上形成複數個落著區之後的簡化結構剖面圖。其中，第二階層包括一個犧牲層(例如，犧牲層130.2)以及一個介電層(例如，介電層140.2)；第四階層包括一個犧牲層(例如，犧牲層130.4)以及一個介電層(例如，介電層140.4)。且這些落著區位於被擴大的第二開口蝕刻區1762之中。此一被蝕穿的階層，包括犧牲層(例如，犧牲層130.1)以及介電層(例如，介電層140.1)。
第31圖係繪示在採用第二蝕刻罩幕2300(如第30圖所繪示的第二蝕刻罩幕2300)來蝕穿N層多階層集合中的一個階層之後，再移除第二蝕刻罩幕2300之後的簡化結構剖面圖。第19圖至第25圖以及第29圖至第31圖的製程可以在N個階層中形成複數個落著區(例如，N=6，階層=1至6)；使用第一蝕刻-修整罩幕來蝕穿N-1個階層；以及使用第二蝕刻罩幕2000蝕穿N個階層中的一個階層。
製程中的結構包括N層(例如，N=6)的多階層集合以及位於N層多階層集合上，且分別覆蓋於第一、第二和第三階梯狀結構(例如，階梯狀結構2571、2572和2573)上的第一、第二和第三開口 蝕刻區(例如，開口蝕刻區1761、1762和1763)。第二開口蝕刻區1762位於第一、和第三開口蝕刻區1761和1763之間。
在本實施例中，位於第一開口蝕刻區1761中的第一階梯狀結構2571以及位於第三開口蝕刻區1763中的第三階梯狀結構2573可以包括一個此處所述的第一階梯狀結構構造。由於N=6，第一階梯狀結構構造，在第1、3和5階層上包含有複數個落著區。第二開口蝕刻區1762中的第二階梯狀結構2572可以包括一個此處所述的第二階梯狀結構構造。由於N=6，二階梯狀結構構造，在第2、4和6階層上包含有複數個落著區。位於N層多階層集合中的第二開口蝕刻區1762覆蓋於第四階梯狀結構(例如，階梯狀結構2574)上。其中，第四階梯狀結構2574為第二第階梯狀結構2572之鏡像結構。
第32圖係繪示用來在N層多階層集合上形成階梯狀結構之製程步驟的簡化流程圖。其中，N為大於2的整數。
如下述的製程步驟所示，使用第一蝕刻-修整罩幕和第二罩幕來移除多階層集合中的一部份電路層，藉以在階層集合中的電路層上形成複數個落著區。
在步驟3211中，在一個N層的多階層集合中形成一個堆疊。此堆疊包括被複數個介電層隔離的複數個犧牲層。例如犧牲層可以包括犧牲材料，例如氮化矽或矽氧化物。在製程的一個後續步驟(例如步驟3218)中，犧牲層會被導電層取代。
在步驟3212中，在N層的多階層集合上形成第一蝕刻-修整罩幕。其中，第一蝕刻-修整罩幕具有彼此隔離的第一和第二開口蝕刻區。
在步驟3213中，M次蝕刻-修整循環中的每一者，可以使用第一蝕刻-修整罩幕來蝕穿多階層集合中的二個階層。其中，當N為奇數時M為(N-1)/2；當N為偶數時M為(N/2)-1。在步驟3214中，當N為偶數時，單1次蝕刻-修整循環，可以使用第一蝕刻-修整罩幕來蝕穿多階層集合中的一個階層。在一個實施例中，步驟3213可以在步驟3214之前實施。在另一個實施例中，步驟3214可以在步驟3213之前實施。
在步驟3215中，在i從1到T-1的C(i)次蝕刻-修整循環中，每一次蝕刻-修整(步驟)都可以對第一蝕刻-修整罩幕進行修整，以擴大第一和第二開口蝕刻區的尺寸。其中，當N為奇數時T為(N-1)/2；當N為偶數時T為N/2。此處所述的「i從1到T-1的C(i)次蝕刻-修整循環」，在N為偶數時，包括「M次蝕刻-修整循環」(如步驟3213所述)和「單1次蝕刻-修整循環」(如步驟3214所述)，但不包括包含「M次蝕刻-修整循環」和「單1次蝕刻-修整循環」的一系列蝕刻-修整循環中的最後一個循環。在前述一系列蝕刻-修整循環中，「M次蝕刻-修整循環」步驟係在「單1次蝕刻-修整循環」步驟之前實施，反之亦然。
在一些實施例中，在前述一系列蝕刻-修整循環中，「M次蝕刻-修整循環」步驟若是在「單1次蝕刻-修整循環」步驟之前實施，其最後一次循環即是不再對第一蝕刻-修整罩幕進行修整的「單1次蝕刻-修整循環」。在另一些實施例中，在前述一系列蝕刻-修整循環中，「單1次蝕刻-修整循環」步驟若是在「M次蝕刻-修整循環」步驟之前實施，其最後一次循環即是不再對第一蝕刻-修整罩幕進行修整的「M次蝕刻-修整循環」。
在步驟3216中，可以在多階層集合上方形成一個第二蝕刻罩幕，此一第二蝕刻罩幕覆蓋於被擴大的第一和第二開口蝕刻區其中之一者上；而將被擴大的第一和第二開口蝕刻區的另一者暴露於外。在步驟3217中，可以使用第二蝕刻罩幕來蝕穿多階層集合中的一個階層。
在一些實施例中，步驟3212至步驟3215可以在步驟3215至步驟3216之前實施。在形成第二蝕刻罩幕之前，會先移除第一蝕刻-修整罩幕。在另一些實施例中，步驟3215至步驟3216可以在步驟3212至步驟3215之前實施。在形成第一蝕刻-修整罩幕之前，會先移除第二蝕刻罩幕。
在步驟3218中，可以使用複數個導電層來取代多階層集合中的犧牲層，藉以在多階層組合上形成複數個導電單元多層電路階層組合中的每一個階層，都包過一個導電材料層和一個絕緣材料 層。位於多階層組合上的導電單元可以是連接至位元線、字元線或多階層電路中的其他電路單元的導體。
在步驟3219中，在多階層組合中的多個階層上形成複數個落著區之後，可以在落著區上施加介電填充物，形成可以穿過介電填充物到達落著區的接觸開口，並且可以在接觸開口中形成層間連接器。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何該技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種製作多階層立體電路(multilevel 3D circuit)的方法，包括：在具有N層的一多階層集合中形成一堆疊，該堆疊包括被複數個介電層隔離的複數個犧牲層；其中N為大於2的整數；在該多階層集合上方形成一第一蝕刻-修整罩幕(etch-trim mask)；其中，該第一蝕刻-修整罩幕具有彼此隔離的一第一開口蝕刻區(open etch regions)和一第二開口蝕刻區；在M次蝕刻-修整循環中的每一者中，使用該第一蝕刻-修整罩幕來蝕穿該多階層集合中的二個階層；當N為奇數時，M為(N-1)/2；當N為偶數時，M為(N/2)-1；當N為偶數時，在一單1次蝕刻-修整循環中，使用該第一蝕刻-修整罩幕來蝕穿該多階層集合中的一個階層；在i從1到T-1的C(i)次蝕刻-修整循環中，每一該些蝕刻-修整循環都對該第一蝕刻-修整罩幕進行修整，藉以擴大該第一開口蝕刻區和該第二開口蝕刻區；當N為奇數時，T為(N-1)/2；當N為偶數時，T為N/2；在該多階層集合上方形成一第二蝕刻罩幕，該第二蝕刻罩幕覆蓋於被擴大的該第一開口蝕刻區和該第二開口蝕刻區其中之一者上；而將被擴大的該第一開口蝕刻區和該第二開口蝕刻區的另一者暴露於外；以及使用該第二蝕刻罩幕來蝕穿該多階層集合中的一個階層。
  2. 如申請專利範圍第1項所述之製作多階層立體電路的方法，其中該第一蝕刻-修整罩幕更包括一第三開口蝕刻區，與該第一開口蝕刻區和該第二開口蝕刻區隔離；該第二開口蝕刻區位於該第一開口蝕刻區和該第三開口蝕刻區之間；當該第二蝕刻罩幕覆蓋於被擴大的該第二開口蝕刻區上時；會將被擴大的該第一開口蝕刻區和該第三開口蝕刻區暴露於外；當該第二蝕刻罩幕覆蓋於被擴大的該第一開口蝕刻區和該第三開口蝕刻區上時；會將被擴大的該第二開口蝕刻區暴露於外。
  3. 如申請專利範圍第1項所述之製作多階層立體電路的方法，其中蝕穿該多階層集合中的二個階層的步驟，係先於或後於使用該第一蝕刻-修整罩幕來蝕穿該多階層集合中的一個階層的步驟。
  4. 如申請專利範圍第1項所述之製作多階層立體電路的方法，其中蝕穿該多階層集合中的二個階層的步驟、形成該第一蝕刻-修整罩幕的步驟、使用該第一蝕刻-修整罩幕來蝕穿該多階層集合中的一個階層的步驟以及對該第一蝕刻-修整罩幕進行修整的步驟，皆先於或後於形成該第二蝕刻罩幕以及使用該第二蝕刻罩幕來蝕穿該多階層集合中的一個階層的步驟。
  5. 如申請專利範圍第1項所述之製作多階層立體電路的方法，其中該多階層集合中的複數個階層，包括一導電材料層和一絕緣材料層，於該多階層集合中的該些階層上形成複數個落著區之後，更包括：於該些落著區上施加一介電填充物；形成複數個接觸開口，穿過該介電填充物到達該些落著區；以及在該些接觸開口中形成複數個層間連接器。
  6. 一種多階層立體電路，包括：一多階層電路，具有複數個電路單元，設置於具有N個階層的一電路多階層集合中，其中N是大於2的整數；一第一開口和一第二開口，分別位於該電路多階層集合上方，並覆蓋於一第一階梯狀結構和一第二階梯狀結構上；該第一階梯狀結構和該第二階梯狀結構之一者，包括一第一階梯狀結構構造(configuration)；且該第一階梯狀結構和該第二階梯狀結構之另一者，包括與該第一階梯狀結構構造不同的一第二階梯狀結構構造；其中，該第一階梯狀結構構造包括位於第L(i×2)階層的複數個落著區，i為整數從1到M1，當N為奇數時，M1為(N-1)/2；當N為偶數時，M1為N/2；當N為奇數時，該第一階梯狀結構構造還包括位於第L(N)階層的複數個其他落著區；以及當N為奇數時，該第二階梯狀結構構造包括位於第L(i×2+1)階層的複數個落著區，i從0到M2；當N為奇數時，M2為(N-1)/2；當N為偶數時，M2為N/2-1；當N為偶數時，該第二階梯狀結構構造還包括位於第L(N)階層的複數個其他落著區。
  7. 如申請專利範圍第6項所述之多階層立體電路，更包括覆蓋於一第三階梯狀結構上的一第三開口；其中該第二開口位於該第一開口和該第三開口中間；該第一階梯狀結構和該第三階梯狀結構包括該第一階梯狀結構構造；且該第二階梯狀結構包括該第二階梯狀結構構造。
  8. 如申請專利範圍第6項所述之多階層立體電路，更包括覆蓋於一第三階梯狀結構上的一第三開口；其中該第二開口位於該第一開口和該第三開口中間；該第一階梯狀結構和該第三階梯狀結構包括該第二階梯狀結構構造；且該第二階梯狀結構包括該第一階梯狀結構構造。
  9. 如申請專利範圍第6項所述之多階層立體電路，其中位於該電路多階層集合上的該第二開口，覆蓋於與該第二階梯狀結構相反，且為該第二第階梯狀結構之一鏡像(mirror image)的一四階梯狀結構上。
  10. 如申請專利範圍第6項所述之多階層立體電路，其中該些電路單元位於該電路多階層集合中，且包括位於一導電材料層中的複數個導體和一絕緣材料層；該立體電路更包括：一介電填充物，位於該些落著區上，複數個接觸開口，穿過該介電填充物向下到達該些落著區；以及複數個層間連接器，位於該些接觸開口中。
TW106143173A 2017-10-30 2017-12-08 多階層立體電路及其製作方法 TWI662689B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/797,964 2017-10-30
US15/797,964 US11004726B2 (en) 2017-10-30 2017-10-30 Stairstep structures in multilevel circuitry, and method for forming the same

Publications (2)

Publication Number Publication Date
TW201917873A TW201917873A (zh) 2019-05-01
TWI662689B true TWI662689B (zh) 2019-06-11

Family

ID=60262777

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143173A TWI662689B (zh) 2017-10-30 2017-12-08 多階層立體電路及其製作方法

Country Status (4)

Country Link
US (1) US11004726B2 (zh)
EP (1) EP3477701B1 (zh)
CN (1) CN109727993B (zh)
TW (1) TWI662689B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557655B2 (en) * 2019-10-11 2023-01-17 Tokyo Electron Limited Device and method of forming with three-dimensional memory and three-dimensional logic
JP7749439B2 (ja) * 2021-12-14 2025-10-06 キオクシア株式会社 半導体記憶装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030200654A1 (en) * 2002-04-25 2003-10-30 Fujitsu Limited Method of manufacturing electronic circuit component
CN102610614A (zh) * 2011-01-19 2012-07-25 旺宏电子股份有限公司 三维叠层集成电路装置及其制造方法
CN103579093A (zh) * 2012-07-19 2014-02-12 旺宏电子股份有限公司 集成电路装置及用以使用于该集成电路装置中的方法
CN103972151A (zh) * 2013-01-31 2014-08-06 旺宏电子股份有限公司 连接叠层结构的导电层的中间连接件的形成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081377B2 (en) 2002-06-27 2006-07-25 Sandisk 3D Llc Three-dimensional memory
US8383512B2 (en) 2011-01-19 2013-02-26 Macronix International Co., Ltd. Method for making multilayer connection structure
US8598032B2 (en) 2011-01-19 2013-12-03 Macronix International Co., Ltd Reduced number of masks for IC device with stacked contact levels
US9048341B2 (en) 2011-03-16 2015-06-02 Macronix International Co., Ltd. Integrated circuit capacitor and method
US8836137B2 (en) 2012-04-19 2014-09-16 Macronix International Co., Ltd. Method for creating a 3D stacked multichip module
JP2014027104A (ja) * 2012-07-26 2014-02-06 Toshiba Corp 半導体装置及びその製造方法
KR101970941B1 (ko) 2012-08-20 2019-08-13 삼성전자 주식회사 3차원 비휘발성 메모리 장치 및 그 제조 방법
KR102003529B1 (ko) 2012-08-22 2019-07-25 삼성전자주식회사 적층된 전극들을 형성하는 방법 및 이를 이용하여 제조되는 3차원 반도체 장치
US8736069B2 (en) 2012-08-23 2014-05-27 Macronix International Co., Ltd. Multi-level vertical plug formation with stop layers of increasing thicknesses
KR101965602B1 (ko) 2012-10-16 2019-04-04 삼성전자주식회사 3차원 반도체 장치의 제조 방법 및 이에 따라 제조된 3차원 반도체 장치
KR102170761B1 (ko) 2013-07-22 2020-10-27 삼성전자주식회사 반도체 소자의 패턴 형성 방법
CN105514018B (zh) 2014-09-26 2019-02-26 中芯国际集成电路制造(北京)有限公司 制造半导体装置的方法
US9449966B2 (en) 2015-01-14 2016-09-20 Macronix International Co., Ltd. Three-dimensional semiconductor device and method of manufacturing the same
US9356034B1 (en) 2015-02-05 2016-05-31 Sandisk Technologies Inc. Multilevel interconnect structure and methods of manufacturing the same
US9601577B1 (en) 2015-10-08 2017-03-21 Samsung Electronics Co., Ltd. Three-dimensionally integrated circuit devices including oxidation suppression layers
KR102536261B1 (ko) * 2015-12-18 2023-05-25 삼성전자주식회사 3차원 반도체 장치
KR20170130009A (ko) * 2016-05-17 2017-11-28 삼성전자주식회사 3차원 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030200654A1 (en) * 2002-04-25 2003-10-30 Fujitsu Limited Method of manufacturing electronic circuit component
CN102610614A (zh) * 2011-01-19 2012-07-25 旺宏电子股份有限公司 三维叠层集成电路装置及其制造方法
CN103579093A (zh) * 2012-07-19 2014-02-12 旺宏电子股份有限公司 集成电路装置及用以使用于该集成电路装置中的方法
CN103972151A (zh) * 2013-01-31 2014-08-06 旺宏电子股份有限公司 连接叠层结构的导电层的中间连接件的形成方法
CN103972151B (zh) 2013-01-31 2016-06-29 旺宏电子股份有限公司 连接叠层结构的导电层的中间连接件的形成方法

Also Published As

Publication number Publication date
CN109727993B (zh) 2020-12-15
US20190131170A1 (en) 2019-05-02
TW201917873A (zh) 2019-05-01
US11004726B2 (en) 2021-05-11
CN109727993A (zh) 2019-05-07
EP3477701A1 (en) 2019-05-01
EP3477701B1 (en) 2025-11-26

Similar Documents

Publication Publication Date Title
US10446437B2 (en) Interlevel connectors in multilevel circuitry, and method for forming the same
US8759217B1 (en) Method for forming interlayer connectors to a stack of conductive layers
CN110114881B (zh) 三维存储器件的贯穿阵列触点结构
US9196628B1 (en) 3D stacked IC device with stepped substack interlayer connectors
US9018047B2 (en) 3D NAND flash memory
JP2022050647A (ja) ３次元メモリデバイスの相互接続構造
US9202750B2 (en) Stacked 3D memory with isolation layer between memory blocks and access conductors coupled to decoding elements in memory blocks
US8598032B2 (en) Reduced number of masks for IC device with stacked contact levels
US20190326314A1 (en) Method for Forming Channel Hole Plug of Three-Dimensional Memory Device
WO2020000365A1 (en) Three-dimensional memory device having a shielding layer and method for forming the same
TWI471934B (zh) 連接堆疊結構之導電層之中間連接件的形成方法
TWI808499B (zh) 記憶體陣列、其形成方法和記憶體裝置
KR20140117062A (ko) 3차원 플래시 메모리
US20150349134A1 (en) Semiconductor device
TWI662689B (zh) 多階層立體電路及其製作方法
US9368403B2 (en) Method for manufacturing a semiconductor device
CN103972151B (zh) 连接叠层结构的导电层的中间连接件的形成方法
US10892274B2 (en) Three-dimensional memory devices and fabricating methods thereof
TWI580086B (zh) 記憶體裝置及其製造方法