[go: up one dir, main page]

TWI659480B - 積體電路裝置及其製造方法 - Google Patents

積體電路裝置及其製造方法 Download PDF

Info

Publication number
TWI659480B
TWI659480B TW107108077A TW107108077A TWI659480B TW I659480 B TWI659480 B TW I659480B TW 107108077 A TW107108077 A TW 107108077A TW 107108077 A TW107108077 A TW 107108077A TW I659480 B TWI659480 B TW I659480B
Authority
TW
Taiwan
Prior art keywords
nitrogen
layer
integrated circuit
contact
dielectric layer
Prior art date
Application number
TW107108077A
Other languages
English (en)
Other versions
TW201923917A (zh
Inventor
程仲良
Chung Liang Cheng
劉祐麟
Yu Lin Liu
林明賢
Ming Hsien Lin
駱則宏
Tzo Hung Luo
Original Assignee
台灣積體電路製造股份有限公司
Taiwan Semiconductor Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司, Taiwan Semiconductor Manufacturing Co., Ltd. filed Critical 台灣積體電路製造股份有限公司
Application granted granted Critical
Publication of TWI659480B publication Critical patent/TWI659480B/zh
Publication of TW201923917A publication Critical patent/TW201923917A/zh

Links

Classifications

    • H10P14/43—
    • H10P14/6339—
    • H10D64/01304—
    • H10P14/418—
    • H10P14/432—
    • H10P14/6336—
    • H10P14/69394—
    • H10W20/033—
    • H10W20/036—
    • H10W20/038—
    • H10W20/056—
    • H10W20/081—
    • H10W20/096—
    • H10W20/40—
    • H10W20/4403—
    • H10W20/4437—
    • H10W20/082—
    • H10W20/42—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

在此描述內連線結構及用以形成內連線結構的相應技術。一例示性的方法包括形成接觸開口於介電層中。上述接觸開口具有由上述介電層所定義的側壁，以及由導電部件所定義的底部。在上述接觸開口的側壁上進行類原子層沉積含氮電漿預處理製程。進行原子層沉積製程以形成含鈦與氮阻障層於上述接觸開口的側壁及底部上。之後，形成含鈷塊材層於上述含鈦與氮阻障層上。上述類原子層沉積含氮電漿預處理製程的一次循環可包括含氮電漿脈衝階段以及清除階段。上述原子層沉積製程的一次循環可包括含鈦脈衝階段、第一清除階段、含氮電漿脈衝階段及第二清除階段。

Description

積體電路裝置及其製造方法
本發明實施例係有關於一種積體電路裝置，且特別係有關於一種用於積體電路裝置的內連線結構。
半導體積體電路工業已經歷快速成長。由於積體電路材料與設計技術的進步，產生了不同世代的積體電路，其中每一代具有比前一代更小且更複雜的電路。在積體電路的發展過程中，隨著幾何尺寸(亦即，利用製程所製造的最小裝置尺寸或線寬)的降低，功能密度(functional density，亦即，每一晶片面積中內連接的裝置數量)已普遍增加。尺寸縮減之製程具有提升生產效率及降低相關成本的優點。
然而這樣的尺寸縮減也增加了積體電路之加工與製造的複雜性。為了要實現這些進步，在積體電路之加工與製造方面也需要類似的發展。例如，隨著積體電路技術擴展到20奈米以下的技術節點，基於鈷的(cobalt-based)內連線結構已被用於提高效能。與傳統的基於銅的(copper-based)內連線結構相比，基於鈷的內連線結構表現出更好的片電阻(sheet resistance)及/或電遷移(electromigration,EM)效能。雖然現有的基於鈷的內連線結構已普遍能夠符合其預期目的，然而其仍無法完全滿 足所有方面的需求。
本發明之一實施係提供一種製造積體電路裝置的方法，包括形成接觸開口於介電層中，其中上述接觸開口具有由上述介電層所定義的側壁，以及由導電部件所定義的底部；在上述接觸開口的上述側壁上進行類原子層沉積含氮電漿預處理製程；進行原子層沉積製程以形成含鈦與氮阻障層於上述接觸開口的側壁及底部上；以及形成含鈷塊材層於上述含鈦與氮阻障層上，其中上述含鈦與氮阻障層及上述含鈷塊材層填充上述接觸開口。
本發明之另一實施係提供一種製造積體電路裝置的方法，包括形成接觸開口於介電層中；進行第一含氮電漿脈衝及第一清除的第一循環至少一次，以將定義上述接觸開口的上述介電層的表面氮化；進行含鈦脈衝、第二清除、第二含氮電漿脈衝及第三清除的第二循環至少一次，以形成氮化鈦層於定義上述接觸開口的上述介電層的上述經氮化的表面上；以及形成鈷層於上述氮化鈦層上。
本發明之又一實施係提供一種積體電路裝置，包括導電部件；介電層，設置於上述導電部件上；以及接觸，設置於上述介電層中，其中上述接觸物理性耦合到上述導電部件，且其中上述接觸包括：含鈦與氮阻障層，設置於上述介電層的經氮化的表面上及上述導電部件的表面上；以及含鈷塊材層，設置於上述含鈦與氮阻障層上。
10‧‧‧積體電路裝置
12‧‧‧基板
14‧‧‧隔離部件
20‧‧‧閘極結構
22‧‧‧閘極堆疊
24‧‧‧閘極間隔物
28‧‧‧磊晶源極/汲極部件
30‧‧‧層間介電層
32‧‧‧層間介電層
34‧‧‧接觸蝕刻停止層
40‧‧‧接觸開口
40B‧‧‧底部
40S‧‧‧側壁
40S’‧‧‧側壁
42‧‧‧接觸開口
42B‧‧‧底部
42S‧‧‧側壁
42S’‧‧‧側壁
44‧‧‧接觸開口
44B‧‧‧底部
44S‧‧‧側壁
44S’‧‧‧側壁
50‧‧‧類原子層沉積含氮電漿預處理製程
52‧‧‧電漿激發含氮物種
60‧‧‧類原子層沉積氮電漿預處理製程
62、64、66、68、69‧‧‧方塊
70‧‧‧原子層沉積製程
72‧‧‧接觸阻障層
80‧‧‧原子層沉積製程
82、84、86、88、90、92、94‧‧‧方塊
100‧‧‧接觸塊材層
110‧‧‧接觸
112‧‧‧接觸
114‧‧‧接觸
120‧‧‧多層內連線部件
130‧‧‧層間介電層
132‧‧‧層間介電層
134‧‧‧觸蝕刻停止層
136‧‧‧觸蝕刻停止層
140‧‧‧介層接觸窗
142‧‧‧介層接觸窗
144‧‧‧介層接觸窗
150‧‧‧導電線路
152‧‧‧導電線路
154‧‧‧導電線路
200‧‧‧方法
210、220、230、240‧‧‧方塊
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1A圖到第1H圖是依據本發明之一些實施例之部分或全部的積體電路裝置在與形成內連線結構相關的各個製程階段的局部示意圖。
第2圖為依據本發明之一些實施例之可在第1D圖實施的類原子層沉積氮電漿預處理製程的流程圖。
第3圖為依據本發明之一些實施例之可在第1E圖實施的原子層沉積製程的流程圖。
第4圖為依據本發明之一些實施例之可在第1A圖到第1H圖實施的製造接觸的方法的流程圖。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同部件(feature)。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本說明書敘述了一第一部件形成於一第二部件之上或上方，即表示其可能包含上述第一部件與上述第二部件是直接接觸的實施例，亦可能包含了有附加部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與第二部件可能未直接接觸的實施例。
另外，以下揭露的不同範例可能重複使用相同的參照符號及/或標記。這些重複係為了簡化與清晰的目的，並 非用以限定所討論的不同實施例及/或結構之間有特定的關係。此外，其與空間相關用詞，例如“在...下方”、“下方”、“較低的”、“上方”、“較高的”及類似的用詞，係為了便於描述圖示中一個元件或部件與另一個(些)元件或部件之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含部件的裝置之不同方位。
多層內連線(multilayer interconnect,MLI)部件電性耦合積體電路(IC)裝置的各種裝置(例如，電晶體、電阻、電容及/或電感)及/或構件(例如，閘極結構及/或源極/汲極部件)，而使這些各種裝置及/或構件可以按照設計需求的規定進行操作。多層內連線部件包括多層介電層與多層導電層的結合，而被配置為用以形成各種內連線結構。這些多層導電層被配置為用以形成垂直內連線部件，例如，裝置級接觸(device-level contact)及/或介層接觸窗(via contact)，及/或水平內連線部件，例如，導電線路。垂直內連線部件通常連接位於多層內連線部件的不同層(或不同平面)中的水平內連線部件。在積體電路裝置的操作期間，內連線結構安排積體電路裝置的裝置及/或構件之間的訊號之路徑，及/或將訊號(例如，時脈訊號(clock signal)、電壓訊號及/或接地訊號)分配到這些裝置及/或構件。
內連線結構通常包括銅。然而，隨著積體電路技術朝著更小的技術節點發展且內連線結構變得更加緊密，在積體電路中已經觀察到基於銅的內連線結構會降低效能、形成空隙(例如由較高深寬比內連線開口所引起)，增加電阻-電容 (resistance-capacitance,RC)延遲。為了彌補這些問題，積體電路製造商正在探索用於內連線結構的新材料，例如，鋁，鎢，鈷及/或釕。特別是，鈷表現出比傳統的內連線材料(例如，銅)更佳的片電阻及/或電遷移效能，並且可輕易地整合到傳統的積體電路製造製程中。因此，多層內連線部件的接觸通常包括鈷塊材(bulk)層，其中此鈷塊材層是設置於含鈦與氮阻障層上(通常沿著接觸開口的側壁及/或底部設置，此接觸開口是藉由，例如，層間介電(ILD)層及/或下方的導電部件所定義)。
傳統的接觸形成方法實施化學氣相沉積(CVD)製程以形成此含鈦與氮阻障層(titanium-and-nitrogen containing barrier layer)。然而，已經觀察到，化學氣相沉積形成的含鈦與氮阻障層對於定義接觸開口的多層內連線部件的表面(例如，藉由層間介電層所定義的側壁表面)的順應性很差。化學氣相沉積形成的含鈦和氮的阻擋層通常沿著定義接觸開口的多層內連線部件的表面呈現不連續的狀態。進一步觀察到，鈷塊材層對於這種非順應性(non-conformal)或不連續性(noncontinuous)的化學氣相沉積形成的含鈦和氮的阻擋層的黏著性很差，而導致在鈷塊材層中產生一或多個空隙。這樣的空隙明顯地降低鈷塊材層的電遷移效能，降低積體電路裝置的整體效能。因此，本發明實施例提出一種基於兩步驟原子層沉積(ALD)的製程，其能夠形成順應性(conformal)或連續性(continuous)的含鈦與氮阻障層。在此所描述的基於兩步驟原子層沉積的製程，可改善原子層沉積形成的含鈦與氮阻障層對於定義接觸開口的多層內連線部件的表面的黏著性，因此可改善 鈷塊材層對於原子層沉積形成的含鈦與氮阻障層的黏著性。已經觀察到，經過改善的黏著特性能消除(或明顯地減少)鈷塊材層中的空隙，保持基於鈷的內連線結構所實現的電遷移效能優勢。不同的實施例可具有不同的優點，並且對於任何實施例不需要特別的優點。
第1A圖到第1H圖是依據本發明之一些實施例之部分或全部的積體電路裝置10在各個製程階段的局部示意圖。積體電路裝置10可被包括在微處理器(microprocessor)、記憶體及/或其他積體電路裝置中。在一些實施例中，積體電路裝置10是積體電路晶片的一部分、系統整合晶片(system on chip,SoC)的一部分或上述的部分，其包括各種被動與主動微電子裝置，例如，電阻、電容、電感、二極體、p型場效電晶體(PFETs)、n型場效電晶體(NFETs)、金屬氧化物半導體場效電晶體(MOSFETs)、互補式金屬氧化物半導體(CMOS)電晶體、雙極接面電晶體(bipolar junction transistors,BJTs)、橫向擴散金屬氧化物半導體(LDMOS)電晶體、高壓電晶體、高頻電晶體、其他合適的構件或上述之組合。電晶體可以是平面電晶或多閘極電晶體，例如，鰭式場效電晶體(fin-like FETs,FinFETs)。為了清晰而簡化第1A圖到第1H圖以更良好地理解本發明的發明概念。在積體電路裝置10的其他實施例中，可添加額外的部件到積體電路裝置10中，且以下所述的一些部件可被置換、修飾或省略。
請參照第1A圖，積體電路裝置10包括基板(晶圓)12。在本實施例中，基板12包括矽。可替代地或另外地，基板 12可包括其他元素半導體，例如，鍺；化合物半導體，例如，碳化矽(SiC)、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、砷化銦(InAs)及/或銻化銦；合金半導體，例如，矽鍺(SiGe)、磷砷化鎵(GaAsP)、砷化銦鋁(AlInAs)、砷化鎵鋁(AlGaAs)、砷化銦鎵(GaInAs)、磷化銦鎵(GaInP)及/或磷砷化銦鎵(GaInAsP)；或上述之組合。此外，基板12可為絕緣體上覆半導體(semiconductor-on-insulator)基板，例如，絕緣體上覆矽(silicon-on-insulator,SOI)基板、絕緣體上覆矽鍺(silicon germanium-on-insulator,SGOI)基板或絕緣體上覆鍺(germanium-on-insulator,GOI)基板。可使用氧植入分離(separation by implantation of oxygen,SIMOX)、晶圓接合及/或其他合適的方法製造絕緣體上覆半導體基板。依據積體電路裝置10的設計需求，基板12可包括各種摻雜區域(未繪示)。在一些實施例中，基板12包括p型摻雜區域(例如，p型井)，其摻雜了p型摻質，例如，硼(例如，二氟化硼(BF2))、銦、其他p型摻質或上述之組合。在一些實施例中，基板12包括n型摻雜區域(例如，n型井)，其摻雜了n型摻質，例如，磷、砷、其他n型摻質或上述之組合。在一些實施例中，基板12包括由p型摻質及n型摻質的組合所形成的摻雜區域。可在基板12之上及/或基板12之中直接形成上述各種摻雜區域，例如，提供p井結構(p-well structure)、n井結構(n-well structure)、雙井結構(dual-well structure)、凸起結構(raised structure)或上述之組合。可進行離子佈植製程、擴散製程及/或其他合適的摻雜製程以形成上述各種摻雜區域。
在基板12之上及/或基板12之中形成隔離部件14以隔離各種區域，例如，積體電路裝置10的各種裝置區域。例如，隔離部件14定義主動裝置區域及/或被動裝置區域並且使其彼此電性隔離。隔離部件14包括氧化矽、氮化矽、氮氧化矽、其他合適的隔離材料(例如，包括矽、氧、氮、碳或其他合適的隔離成分)或上述之組合。隔離部件14可包括不同的結構，例如，淺溝槽隔離(STI)結構、深溝槽隔離(DTI)結構及/或局部矽氧化(local oxidation of silicon,LOCOS)結構。在一些實施例中，可藉由在基板12中蝕刻溝槽(例如，使用乾式蝕刻製程及/或溼式蝕刻製程)並且以絕緣材料填充此溝槽(例如，使用化學氣相沉積製程或旋轉塗佈玻璃製程)，以形成隔離部件14。可進行化學機械研磨(CMP)製程以移除過多的絕緣材料及/或平坦化隔離部件的頂部表面。在一些實施例中，可在形成鰭之後藉由沉積絕緣材料於基板上(在一些實施例中，使絕緣材料層填充於鰭之間的間隙(溝槽))，並且回蝕刻絕緣材料層，以形成隔離部件14。在一些實施例中，隔離部件14包括填充溝槽的多層結構，例如，塊材(bulk)介電層設置於襯層(liner)介電層上，其中塊材介電層及襯層介電層可包括設計所需求的材料(例如，包括氮化矽的塊材介電層設置於包括熱氧化物的襯層介電層之上)。在一些實施例中，隔離部件14包括介電層設置於經摻雜的襯層(包括，例如，硼矽酸鹽玻璃(BSG)或磷矽酸鹽玻璃(PSG))上。
設置閘極結構20於基板12之上。閘極結構20插入源極區域與汲極區域之間，其中在源極區域與汲極區域之間定 義通道區域。閘極結構20接合通道區域，使得電流在操作期間能夠在源極/汲極區域之間流動。在一些實施例中，形成閘極結構20於鰭結構之上，使得閘極結構20包裹鰭結構的一部分。例如，閘極結構20包裹鰭結構的通道區域，因而插入鰭結構的源極區域與汲極區域之間。閘極結構20包括閘極堆疊22，其被配置為根據積體電路裝置10的設計需求而實現所期望的功能。在一些實施例中，閘極堆疊22包括閘極介電質(例如，閘極介電層)及閘極電極(例如，功函數層及/或塊材導電層)。閘極堆疊22可包括許多其他層，例如，蓋層、界面層、擴散層、阻障層、硬罩幕層或上述之組合。在一些實施例中，設置閘極介電層於界面層(包括介電材料，例如，氧化矽)之上，且設置閘極電極於閘極介電層之上。閘極介電層包括介電材料，例如，氧化矽、高介電常數(high-k)介電材料、其他合適的介電材料或上述之組合。高介電常數介電材料的實例包括二氧化鉿(HfO2)、氧化矽鉿(HfSiO)、氮氧化矽鉿(HfSiON)、氧化鉭鉿(HfTaO)、氧化鈦鉿(HfTiO)、氧化鋯鉿(HfZrO)、氧化鋯(zirconium oxide)、氧化鋁(aluminum oxide)、二氧化鉿-三氧化二鋁(hafnium dioxide-alumina,HfO2-Al2O3)合金、其他合適的高介電常數介電材料或上述之組合。在一些實施例中，閘極介電層為高介電常數介電層。閘極電極包括導電材料，例如，多晶矽、鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鈷(Co)、氮化鉭(TaN)、矽化鎳(NiSi)、矽化鈷(CoSi)、氮化鈦(TiN)、氮化鎢(WN)、鋁鈦(TiAl)、氮化鋁鈦(TiAlN)、氮碳化組(TaCN)、碳化鉭(TaC)、氮化矽鉭(TaSiN)、其他導電材料或 上述之組合。在一些實施例中，功函數層是被調整為具有所期望的功函數的導電層(例如，n型功函數或p型功函數)，且導電塊材層是形成在功函數層之上的導電層。在一些實施例中，功函數層包括n型功函數材料，例如，鈦、銀(Ag)、鋁鉭(TaAl)、碳化鋁組(TaAlC)、氮化鋁鈦、碳化鉭、氮碳化鉭、氮化矽鉭、錳(Mn)、鋯(Zr)、其他合適的n型功函數材料或上述之組合。在一些實施例中，功函數層包括p型功函數材料，例如，氮化鈦、氮化鉭、釕(Ru)、鉬、鋁、氮化鎢、二矽化鋯(ZrSi2)、二矽化鉬(MoSi2)、二矽化鉭(TaSi2)、二矽化鎳(NiSi2)、其他合適的p型功函數材料或上述之組合。上述塊材(或填充)導電層包括合適的導電材料，例如，鋁、鎢及/或銅。塊材導電層額外地包括或共同地包括多晶矽、鈦、鉭、金屬合金、其他合適的材料或上述之組合。本發明進一步考慮了其他實施例，其中閘極堆疊22的閘極介電層、功函數層、塊材導電層及/或其他層具有多層結構。
可藉由沉積製程、微影製程、蝕刻製程、其他合適的製程或上述之組合形成閘極堆疊22。沉積製程包括化學氣相沉積、物理氣相沉積(物理氣相沉積)、原子層沉積、高密度電漿化學氣相沉積(HDPCVD)、金屬有機化學氣相沉積(MOCVD)、遙控電漿化學氣相沉積(RPCVD)、電漿增強化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)、原子層化學氣相沉積(ALCVD)、常壓化學氣相沉積(APCVD)、電鍍(plating)、其他合適的方法或上述之組合。微影圖案化製程包括光阻塗佈(例如，旋轉塗佈)、軟烘烤、罩幕對準、曝光、曝光後烘烤、 顯影光阻、漂洗、乾燥(例如，硬烘烤)、其他合適的製程或上述之組合。另外，微影曝光製程被輔助、進行或以其他方法取代，例如，無光罩微影(maskless lithography)、電子束寫入或離子束寫入。蝕刻製程包括乾式蝕刻製程、濕式蝕刻製程、其他蝕刻製程或上述之組合。依據閘極最後製程(gate last process)、閘極優先製程(gate first process)或混合的閘極最後/閘極優先製程，以製造閘極堆疊22。在閘極最後製程的實施例中，閘極結構20包括虛設閘極堆疊，其在後續被金屬閘極堆疊所取代。此虛設閘極堆疊包括，例如，界面層(包括，例如，氧化矽)及虛設閘極電極層(包括，例如，多晶矽)。在這樣的實施例中，移除虛設閘極電極層，而形成開口(溝槽)，在此開口(溝槽)中形成包括上述各層的金屬閘極堆疊。
閘極結構20更包括閘極間隔物24，其中閘極間隔物24分別鄰近閘極堆疊22(例如，沿著閘極堆疊22的側壁)而設置。閘極間隔物24可藉由任何合適的製程所形成並且包括介電材料。此介電材料可包括矽、氧、碳、氮、其他合適的材料或上述之組合(例如，氧化矽、氮化矽、氮氧化矽或碳化矽)。舉例而言，在本實施例中，可沉積包括矽及氮的介電層，例如，氮化矽層，於基板12之上，並在隨後將其非等向性地蝕刻，以形成閘極間隔物24。在一些實施例中，閘極間隔物24包括多層結構，例如，包括氮化矽的第一介電層以及包括氧化矽的第二介電層。在一些實施例中，相鄰於閘極堆疊22而形成多於一組的間隔物，例如，密封間隔物(seal spacers)、偏移間隔物(offset spacers)、犧牲間隔物(sacrificial spacers)、虛設間隔物(dummy spacers)及/或主間隔物(main spacers)。在這樣的實施例中，各組的間隔物可包括具有不同蝕刻速率的材料。舉例而言，可在基板12上沉積包括矽及氧(例如，氧化矽)的第一介電層，隨後將其非等向性地蝕刻，以形成相鄰於閘極堆疊22的第一間隔物組，並且可在基板12上沉積包括矽及氮(例如，氮化矽)的第二介電層，隨後將其非等向性地蝕刻，以形成相鄰於第一間隔物組的第二間隔物組。根據積體電路裝置10的設計需求，在形成閘極間隔物24之前及/或之後，可進行佈植、擴散及/或退火製程，以形成輕摻雜源極與汲極(LDD)部件及/或重摻雜源極與汲極(HDD)部件於基板12中。
設置磊晶成長源極部件與磊晶成長汲極部件(在本文中稱為磊晶源極/汲極部件)於基板12的源極/汲極區域中。例如，磊晶成長半導體材料於基板12上，以形成磊晶源極/汲極部件28於基板12的源極區域與汲極區域中。在本實施例中，閘極結構20插入磊晶源極/汲極部件28之間，且於基板12中定義介於磊晶源極/汲極部件28之間的通道區域。因此，閘極結構20與磊晶源極/汲極部件28形成電晶體的一部分。在一些實施例中，磊晶源極/汲極部件28包圍鰭結構的源極/汲極區域。磊晶製程可實施化學氣相沉積的沉積技術(例如，氣相磊晶(vapor-phase epitaxy,VPE)、超高真空化學氣相沉積、低壓化學氣相沉積及/或電漿增強化學氣相沉積)、分子束磊晶、其他合適的選擇性磊晶成長(selective epitaxial growth,SEG)製程或上述之組合。磊晶製程可使用氣態及/或液態前驅物，其可與基板12的成分相互作用。利用n型摻質及/或p型摻質摻雜磊 晶源極/汲極部件28。例如，在電晶體被配置為n型裝置(例如，具有n型通道)的情況下，磊晶源極/汲極部件28是包括矽和/或碳的磊晶層，其中含矽磊晶層或含矽碳磊晶層摻雜有磷、其他n型摻質或上述之組合(例如，形成Si：P磊晶層或Si：C：P磊晶層)。在其他實施例中，在電晶體被配置為p型裝置(例如，具有p型通道)的情況下，磊晶源極/汲極部件28是包括矽和/或鍺的磊晶層，其中含矽鍺磊晶層摻雜有硼、其他p型摻質或上述之組合(例如，形成Si：Ge：B磊晶層)。在一些實施例中，磊晶源極/汲極部件28包括可在通道區域中實現所期望的拉伸應力及/或壓縮應力的材料及/或摻質。在一些實施例中，在沉積期間，藉由添加不純物到磊晶製程的源極材料中，以摻雜磊晶源極/汲極部件28。在一些實施例中，在沉積製程之後，藉由離子佈植製程摻雜磊晶源極/汲極部件28。在一些實施例中，進行退火製程以活化在磊晶源極/汲極部件28及/或其他源極/汲極區域(例如，設置於基板12中的重摻雜源極與汲極區域及/或輕摻雜源極與汲極區域及/或磊晶源極/汲極部件28)中的摻質。
設置層間介電層30於基板12之上。層間介電層30包括介電材料，此介電材料包括，例如，氧化矽、氮化矽、氮氧化矽、四乙氧基化矽烷(TEOS)形成的氧化物、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、低介電常數(low-k)介電材料、其他合適的介電材料或上述之組合。例示性的低介電常數介電材料包括氟矽玻璃(FSG)、摻雜碳的氧化矽、黑鑽石®(應用材料公司，加州聖克拉拉)、乾凝膠(Xerogel)、氣凝膠(Aerogel)、非結晶的氟化碳(amorphous fluorinated carbon)、聚對二甲苯 (Parylene)、苯并環丁烯(benzocyclobutene,BCB)、SiLK(陶氏化學，密西根州米德蘭)、聚醯亞胺、其他低介電常數介電材料或上述之組合。在一些實施例中，層間介電層30具有多層結構，此多層結構具有多種介電材料。在一些實施例中，設置接觸蝕刻停止層(contact etch stop layer,CESL)於層間介電層30與基板12之間。接觸蝕刻停止層包括不同於層間介電層30的材料，例如，不同於層間介電層30的介電材料的介電材料。在本實施例中，在層間介電層30包括低介電常數介電材料的情況下，接觸蝕刻停止層包括矽及氮(例如，氮化矽或氮氧化矽)。舉例而言，藉由沉積製程(例如，化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、金屬有機化學氣相沉積、遙控電漿化學氣相沉積、電漿增強化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、常壓化學氣相沉積、電鍍、其他合適的方法或上述之組合)形成層間介電層30及/或接觸蝕刻停止層於基板12之上。在一些實施例中，藉由流動式化學氣相沉積(flowable CVD,FCVD)製程形成層間介電層30及/或接觸蝕刻停止層，其中流動式化學氣相沉積包括，例如，沉積可流動材料(例如，液態化合物)於基板12之上，並且藉由合適的技術，例如，熱退火及/或紫外光輻射處理，將此可流動材料轉化為固態材料。在沉積層間介電層30及/或接觸蝕刻停止層之後，進行化學機械研磨製程及/或其他平坦化製程，以達到(暴露)閘極結構20的頂部部分。在本實施例中，閘極堆疊22的頂部表面實質上與層間介電層30的頂部表面齊平。
請參照第1B圖，形成層間介電層32於層間介電層 30之上。層間介電層32與層間介電層30相似。例如，層間介電層32包括介電材料，此介電材料包括，例如，氧化矽、氮化矽、氮氧化矽、四乙氧基化矽烷形成的氧化物、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、低介電常數介電材料、其他合適的介電材料或上述之組合。例示性的低介電常數介電材料包括氟矽玻璃、摻雜碳的氧化矽、黑鑽石®(應用材料公司，加州聖克拉拉)、乾凝膠、氣凝膠、非結晶的氟化碳、聚對二甲苯、苯并環丁烯、SiLK(陶氏化學，密西根州米德蘭)、聚醯亞胺、其他低介電常數介電材料或上述之組合。在一些實施例中，層間介電層32具有多層結構，此多層結構具有多種介電材料。在本實施例中，在形成層間介電層32之前，設置接觸蝕刻停止層34於層間介電層30之上，以沉積接觸蝕刻停止層34於層間介電層30與層間介電層32之間。接觸蝕刻停止層34包括不同於層間介電層32的材料，例如，不同於層間介電層32的介電材料的介電材料。在本實施例中，在層間介電層32包括低介電常數介電材料的情況下，接觸蝕刻停止層34包括矽及氮(例如，氮化矽或氮氧化矽)。舉例而言，藉由沉積製程(例如，化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、金屬有機化學氣相沉積、遙控電漿化學氣相沉積、電漿增強化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、常壓化學氣相沉積、電鍍、其他合適的方法或上述之組合)形成層間介電層32及/或接觸蝕刻停止層34於基板12之上。在一些實施例中，藉由流動式化學氣相沉積製程形成層間介電層32及/或接觸蝕刻停止層34。在沉積層間介電層32及/或接觸蝕刻停止層34之後，進行 化學機械研磨製程及/或其他平坦化製程。
請參照第1C圖，藉由圖案化製程形成一或多個接觸開口於層間介電層30及/或層間介電層32(以及，在一些實施例中，接觸蝕刻停止層34)之中，例如，接觸開口40、接觸開口42及接觸開口44。在本實施例中，接觸開口40垂直地延伸穿過層間介電層32、接觸蝕刻停止層34及層間介電層30，而暴露磊晶源極/汲極部件28；接觸開口42垂直地延伸穿過層間介電層32及接觸蝕刻停止層34，而暴露閘極結構20(特別是，閘極堆疊22)；且接觸開口44垂直地延伸穿過層間介電層32、接觸蝕刻停止層34及層間介電層30，而暴露磊晶源極/汲極部件28。接觸開口40包括側壁40S(由層間介電層32、接觸蝕刻停止層34及層間介電層30所定義)以及延伸於側壁40S之間的底部40B(由磊晶源極/汲極部件28所定義)。接觸開口42包括側壁42S(由層間介電層32及接觸蝕刻停止層34所定義)以及延伸於側壁42S之間的底部42B(由閘極堆疊22所定義)。接觸開口44包括側壁44S(由層間介電層32、接觸蝕刻停止層34及層間介電層30所定義)以及延伸於側壁44S之間的底部44B(由磊晶源極/汲極部件28所定義)。在一些實施例中，接觸開口40、接觸開口42及/或接觸開口44具有約15nm到約20nm的寬度以及約150nm到約200nm的深度(或高度)。在一些實施例中，接觸開口40、接觸開口42及/或接觸開口44為高深寬比開口，其深度對寬度的比率為約10到約30(例如，開口的臨界尺寸)。
圖案化製程包括微影製程及/或蝕刻製程。例如，形成接觸開口40-44包括進行微影製程以形成圖案化的光阻層 於層間介電層32之上，以及進行蝕刻製程以將在圖案化的光阻層中所定義的圖案轉移到層間介電層32、接觸蝕刻停止層34及/或層間介電層30。微影製程可包括形成光阻層於層間介電層32(例如，藉由旋轉塗佈)上、進行預曝光烘烤(pre-exposure baking)製程、使用罩幕進行曝光製程、進行曝光後烘烤製程以及進行顯影製程。在曝光製程期間，光阻層暴露於輻射能量中(例如，紫外光、深紫外(DUV)光或極紫外(EUV)光)，其中根據罩幕的罩幕圖案及/或罩幕類型(例如，二元罩幕(binary mask)、相位移罩幕(phase shift mask)或極紫外光罩幕)，罩幕阻擋、透射及/或反射施加於光阻層的輻射，以使影像投影到與罩幕圖案對應的光阻層上。由於光阻層對輻射能量敏感，光阻層的曝光部分發生化學變化，並且根據光阻層的特性與在顯影製程中使用的顯影溶液的特性，光阻層的曝光(或未曝光)部分在顯影製程期間溶解。在顯影之後，圖案化的光阻層包括與罩幕對應的光阻圖案。蝕刻製程使用圖案化的光阻層作為蝕刻罩幕，以移除部分的層間介電層32、接觸蝕刻停止層34及/或層間介電層30，因而暴露閘極結構20與磊晶源極/汲極部件28。蝕刻製程可包括乾式蝕刻製程、濕式蝕刻製程、其他合適的蝕刻製程或上述之組合。在蝕刻製程之後，例如，藉由光阻剝離製程從層間介電層32移除圖案化的光阻層。在一些實施例中，使用層間介電層32作為蝕刻罩幕，以移除接觸蝕刻停止層34。當形成接觸開口40-44時，可進行各種選擇性蝕刻製程以移除層間介電層32、接觸蝕刻停止層34及/或層間介電層30。另外，此外，可藉由其他方法實施或取代曝光製程，例如，無 光罩微影、電子束寫入、離子束寫入及/或奈米壓印(nanoimprint)技術。
請參照第1D圖，在接觸開口40-44上進行類原子層沉積含氮電漿預處理製程(ALD-like nitrogen-containing plasma pre-treatment)50。在本實施例中，類原子層沉積含氮電漿預處理製程50是一種循環的脈衝/清除(pulse/purge)製程，其中每一次的類原子層沉積的循環(ALD-like cycle)包括含氮電漿脈衝階段(nitrogen-containing plasma pulse phase)及清除階段(purge phase)，如下文所述。類原子層沉積含氮電漿預處理製程50將接觸開口40-44的暴露的表面氮化，因而結構性地改變了定義接觸開口40-44的一或多個表面。例如，在含氮電漿脈衝的期間，電漿激發含氮物種(plasma-excited nitrogen-containing species)52與層間介電層30、層間介電層32、接觸蝕刻停止層34及/或導電部件(例如，閘極堆疊22與磊晶源極/汲極部件28)的暴露的表面相互作用。在本實施例中，在類原子層沉積含氮電漿預處理製程50期間，氮吸附於側壁40S-44S上，而形成接觸開口40的經氮化的側壁40S’、接觸開口42的經氮化的側壁42S’及接觸開口44的經氮化的側壁44S。舉例而言，在一些實施例中，在層間介電層30及/或層間介電層32包括矽及氧(例如，氧化矽(SiOx))的情況下，氮與矽及氧相互作用，使得經氮化的側壁40S’-44S’包括矽、氧及氮(例如，在層間介電層30及/或層間介電層32的暴露的表面將SiOx氮化成為SiON)。經氮化的側壁40S’-44S’明顯地改善含鈦與氮阻障層的黏著性，其中此含鈦與氮阻障層後續將沉積於接觸開口 40-44中。在一些實施例中，電漿激發含氮物種52與接觸開口40-44各自的底部40B-44B相互作用，使得類原子層沉積含氮電漿預處理製程50產生經氮化的底部(未繪示)。
第2圖為依據本發明之一些實施例之類原子層沉積氮電漿預處理製程60的流程圖，其可在第1D圖實施作為類原子層沉積含氮電漿預處理製程50。在方塊62，將加工物(workpiece)裝載於原子層沉積腔室中，其中此原子層沉積腔室是為了類原子層沉積氮電漿預處理製程而準備。舉例而言，將積體電路裝置10裝載於原子層沉積腔室中，其中將積體電路裝置10加熱至所期望的溫度。在一些實施例中，在原子層沉積腔室中所維持的溫度為約300℃到約400℃。在一些實施例中，將積體電路裝置10加熱至約300℃到約400℃的溫度。在一些實施例中，在原子層沉積腔室中的壓力設定為約0.5torr到約5torr。在方塊64，將加工物暴露於含氮電漿(其亦稱為含氮電漿脈衝)中。此含氮電漿將積體電路裝置10的暴露的表面氮化。在一些實施例中，含氮電漿將包括介電材料(例如，層間介電層)的積體電路裝置10的暴露的部件氮化。在方塊66，進行清除製程以移除任何剩餘的含氮電漿及源自於原子層沉積腔室的任何副產物。方塊64及方塊66構成一次類原子層沉積的循環，其包括一次含氮電漿脈衝階段(方塊64)及一次清除階段(方塊66)。重複類原子層沉積的循環直到實現所期望的側壁40S-44S及/或底部40B-44B的表面氮化，以使經氮化的側壁40S’-44S’及/或經氮化的底部定義接觸開口40-44。舉例而言，在方塊68，若積體電路裝置10的經處理的表面存在順應性的經氮化的表面，則 類原子層沉積氮電漿預處理製程60結束在方塊69。若積體電路裝置10的經處理的表面的一部分並未被氮化(例如，在層間介電層30及/或層間介電層32包括矽及氧的情況下，且側壁40S、側壁42S及/或側壁44S的一部分並未包括矽、氧及氮)，則類原子層沉積氮電漿預處理製程60回到方塊64，以開始另一次類原子層沉積的循環。在一些實施例中，進行約15次類原子層沉積的循環到約30次類原子層沉積的循環，以明顯地氮化接觸開口40-44的表面，而改善後續將沉積的含鈦與氮阻障層的黏著性。可在進行類原子層沉積氮電漿預處理製程60之前、之間及之後，提供額外的步驟，並且在類原子層沉積氮電漿預處理製程60的其他實施例中，在此所述的一些步驟可被變更順序、置換或省略。
在本實施例中，含氮電漿是由含氮氣體所產生，例如，雙原子氮(N2)。因此，類原子層沉積氮電漿預處理製程60可稱為N2電漿預處理製程(N2 plasma pre-treatment process)。在這樣的實施例中，含氮電漿包括含氮激發中性分子(nitrogen-containing excited neutral molecules，例如，N2 *)、含氮離子化分子(nitrogen-containing ionized molecules，例如，N2 +)、含氮原子(nitrogen-containing atoms，例如，N)、離子化原子(ionized atoms，N+)或上述之組合(以上全部通稱為電漿激發含氮物種52)。在一些實施例中，含氮氣體(例如，N2)的流速為約1,500sccm到約3,000sccm。在一些實施例中，用以產生含氮電漿的功率為約2,500W到約3,500W。在一些實施例中，藉由射頻(RF)功率源產生含氮電漿，因而此功率為RF功 率。在一些實施例中，含氮電漿脈衝的持續時間為約5秒到約15秒。在一些實施例中，在含氮電漿脈衝期間，在原子層沉積腔室中所維持的壓力為約0.5torr到約1torr(例如，約0.6torr)。在一些實施例中，在含氮電漿脈衝期間，在原子層沉積腔室中所維持的溫度為約300℃到約400℃。
在本實施例中，更進一步而言，清除製程可移除任何剩餘的含氮電漿(在此稱為N2電漿)及源自於原子層沉積腔室的各種含氮副產物，例如，一氧化二氮(N2O)、一氧化氮(NO)、其他含氮副產物或上述之組合。清除製程使用惰性氣體，例如，含氬氣體、含氦氣體、其他合適的惰性氣體或上述之組合。舉例而言，在本實施例中，清除製程導入含氬氣體，例如，氬氣，於原子層沉積腔室中。在一些實施例中，惰性氣體的流速為約1,000sccm到約3,000sccm。在一些實施例中，清除製程的持續時間為約5秒到約15秒。在一些實施例中，清除製程的持續時間與含氮電漿脈衝大約相同(例如，約5秒)。在一些實施例中，在清除製程期間，在原子層沉積腔室中所維持的壓力為約0.5torr到約5torr。在一些實施例中，在清除製程期間在原子層沉積腔室中所維持的壓力大於原子層沉積腔室在含氮電漿脈衝期間所維持的壓力。舉例而言，在清除製程期間在原子層沉積腔室中所維持的壓力為約3torr到約4torr，而在含氮電漿脈衝期間在原子層沉積腔室中所維持的壓力為約0.5torr到約1torr。
請參照第1E圖，進行原子層沉積製程70，以形成接觸阻障層72於積體電路裝置10的接觸開口，例如，接觸開口 40-44中。舉例而言，原子層沉積製程70順應性地沉積接觸阻障層72於積體電路裝置10之上，使得接觸阻障層72具有實質上均一的厚度並且部份地填充接觸開口40-44。在本實施例中，設置接觸阻障層72於接觸開口40-44的經氮化的側壁40S’-44S’及底部40B-44B，使得接觸阻障層72設置於積體電路裝置10的層間介電層30、層間介電層32、接觸蝕刻停止層34及/或導電部件(例如，閘極堆疊22及/或磊晶源極/汲極部件28)上。在一些實施例中，接觸阻障層72具有約10Å到約30Å的厚度。在本實施例中，更進一步而言，接觸阻障層72為含鈦與氮層，例如，氮化鈦層。經氮化的側壁40S’-44S’增強接觸阻障層72的黏著性，使得接觸阻障層72順應性地及/或連續性地沿著經氮化的側壁40S’-44S’及底部40B-44B延伸。在一些實施例中，接觸阻障層72沒有空隙。
第3圖為依據本發明之一些實施例之原子層沉積製程80的流程圖，其可在第1E圖實施作為原子層沉積製程70。在方塊82，將加工物裝載於原子層沉積腔室中，其中此原子層沉積腔室是為了原子層沉積製程而準備，此原子層沉積製程用以形成接觸阻障層，例如，接觸阻障層72。舉例而言，將積體電路裝置10裝載於原子層沉積腔室中，其中將積體電路裝置10加熱至所期望的溫度。在一些實施例中，在原子層沉積腔室中所維持的溫度為約300℃到約400℃。在一些實施例中，在原子層沉積腔室中的壓力設定為約0.5torr到約5torr。在方塊84，將加工物暴露於含鈦前驅物(其亦可稱為含鈦脈衝)中。在方塊86，進行清除製程以移除任何剩餘的含鈦前驅物及源自於原子 層沉積腔室的任何副產物。在方塊88，將加工物暴露於含氮電漿(其亦可稱為含氮電漿脈衝)中。在方塊90，進行清除製程以移除任何剩餘的含氮電漿及源自於原子層沉積腔室的任何副產物。方塊84-90構成一次原子層沉積的循環，其包括兩次沉積階段(方塊84及方塊88)及兩次清除階段(方塊86及方塊90)。每一次原子層沉積的循環是一個自限性製程，其中在每一次原子層沉積的循環期間沉積少於或等於約一個含鈦與氮的單層(titanium-and-nitrogen containing monolayer)。重複原子層沉積的循環直到接觸阻障層，例如，接觸阻障層72達到所期望的(目標)厚度。舉例而言，在方塊92，若接觸阻障層72的厚度等於目標厚度(或是在目標厚度的給定閾值範圍內)，則原子層沉積製程80結束在方塊94。若接觸阻障層72的厚度不等於目標厚度(或是不在目標厚度的給定閾值範圍內)，則原子層沉積製程80回到方塊84，以開始另一次原子層沉積的循環。在一些實施例中，重複原子層沉積循環(方塊84-90)直到接觸阻障層72的厚度為約10Å到約30Å。可在進行原子層沉積製程80之前、之間及之後，提供額外的步驟，並且在原子層沉積製程80的其他實施例中，在此所述的一些步驟可被變更順序、置換或省略。
在本實施例中，在方塊84的含鈦前驅物包括四(二甲基胺)鈦(tetrakis(dimethylamino)titanium,TDMAT)(例如，(Ti[N(CH3)2]4)。在這樣的實施例中，在含鈦脈衝期間，鈦、氮、碳及/或氫吸附於經氮化的側壁40S’-44S’及底部40B-44B，以形成包括鈦、氮、碳及/或氫的膜層(例如，TiNCyHz)。在一些實施例中，含鈦前驅物可包括四(二乙基胺)鈦 (tetrakis(diethylamido)titanium,TDEAT)、四(乙基甲基胺)鈦(tetrakis(ethylmethylamino)titanium,TEMAT)、四氯化鈦(titanium tetrachloride,TiCl4)或其他合適的含鈦前驅物。在一些實施例中，含鈦前驅物的流速為約500sccm到約1,000sccm。在一些實施例中，使用載流氣體將含鈦前驅物運送到原子層沉積腔室中。在一些實施例中，載流氣體為惰性氣體，例如，含氬氣體、含氦氣體、其他合適的惰性氣體或上述之組合。在一些實施例中，含鈦脈衝的持續時間為約5秒到約15秒。在一些實施例中，在含鈦脈衝持續期間，原子層沉積腔室中所維持的壓力為約0.5torr到約5torr。在一些實施例中，在一些實施例中，在含鈦脈衝持續期間在原子層沉積腔室中所維持的溫度相同於在類原子層沉積含氮電漿預處理製程50期間在原子層沉積腔室中所維持的溫度(例如，約300℃到約400℃)。
在本實施例中，更進一步而言，在方塊86的清除製程可移除任何剩餘的含鈦前驅物及源自於原子層沉積腔室的各種含烴副產物，例如，二甲基胺(HN(CH3)2)、單甲基胺(H2NCH3)、其他含烴副產物或上述之組合。清除製程使用惰性氣體，例如，含氬氣體、含氦氣體、其他合適的惰性氣體或上述之組合。舉例而言，在本實施例中，清除製程使用含氬氣體，例如，氬氣。在一些實施例中，惰性氣體的流速為約1,500sccm到約3,000sccm。在一些實施例中，清除製程的持續時間為約5秒到約15秒。在一些實施例中，清除製程的持續時間與含鈦脈衝大約相同。在一些實施例中，在清除製程期間，在原子層沉積腔室中所維持的壓力為約1torr到約5torr。
在本實施例中，在方塊88的含氮電漿是由含氮氣體所產生，例如，氮氣(N2)。在這樣的實施例中，含氮電漿包括含氮激發中性分子(例如，N2 *)、含氮離子化分子(例如，N2 +)、含氮原子(例如，N)、離子化原子(N+)或上述之組合(以上全部通稱為電漿激發含氮物種)。電漿激發含氮物種與包括鈦、氮、碳及/或氫的膜層(例如，TiNCyHz)相互作用，而形成少於或等於約一個包括鈦與氮的單層(亦稱為原子層)(例如，氮吸附於包括鈦、氮、碳及/或氫的膜層，使得TiNCyHz被氮化成為TiN)。在一些實施例中，含氮氣體(例如，N2)的流速為約1,500sccm到約3,000sccm(例如，約2,000sccm)。在一些實施例中，用以產生含氮電漿的功率為約2,000W到約4,000W(例如，約3,000W)。在一些實施例中，藉由射頻(RF)功率源產生含氮電漿，因而此功率為RF功率。在一些實施例中，含氮電漿脈衝的持續時間為約5秒到約15秒。在一些實施例中，在含氮電漿脈衝期間，在原子層沉積腔室中所維持的壓力為約0.5torr到約1torr。在一些實施例中，在含氮電漿脈衝期間，在原子層沉積腔室中所維持的溫度為約300℃到約400℃。
在方塊90的清除製程可移除任何剩餘的含氮電漿及源自於原子層沉積腔室的各種含烴副產物，例如，乙烷(CH2H6)、一氮甲烷(CH3N)、其他含烴副產物或上述之組合。清除製程使用惰性氣體，例如，含氬氣體、含氦氣體、其他合適的惰性氣體或上述之組合。舉例而言，在本實施例中，清除製程使用含氬氣體，例如，氬氣。在一些實施例中，惰性氣體的流速為約1,500sccm到約3,000sccm。在一些實施例中，清除 製程的持續時間為約3秒到約10秒。在一些實施例中，清除製程的持續時間與含氮電漿脈衝大約相同。在一些實施例中，在清除製程期間，在原子層沉積腔室中所維持的壓力為約3torr到約5torr。
有時候，在製程期間製程，當積體電路裝置10在製程系統及/或製程腔室之間轉移時，積體電路裝置10的暴露的表面可能在暴露於外部環境時被改變。舉例而言，當暴露於氧氣環境時，經氮化的側壁40S’-44S’可能會發生不期望的氧化，這會降低氮化側壁40S’-44S’經增強的黏著特性。為了將這種情況減到最低，在一些實施例中，「原位(in-situ)」進行類原子層沉積含氮電漿預處理製程50與原子層沉積製程70，其通常是指在相同積體電路製程系統或積體電路製程工具中，在不同腔室中對積體電路裝置10進行類原子層沉積含氮電漿預處理製程50與原子層沉積製程70，因而使得積體電路裝置10在類原子層沉積含氮電漿預處理製程50與原子層沉積製程70期間維持在真空條件下。因此，「原位」通常是指在不將積體電路裝置10暴露在外部環境(例如，積體電路製程系統的外部)的條件下進行類原子層沉積含氮電漿預處理製程50與原子層沉積製程70。
請參照第1F圖，藉由任何合適的沉積製程(例如，物理氣相沉積、化學氣相沉積、原子層沉積、電鍍、無電電鍍(electroless plating)、其他合適的沉積製程或上述之組合)形成接觸塊材(填充)層100於積體電路裝置10的接觸開口，例如，接觸開口40-44中。接觸塊材層100填充任何剩餘的接觸開口 40-44。在本實施例中，設置接觸塊材層100於接觸阻障層72上。在一些實施例中，接觸塊材層100的厚度為約1,500Å到約3,000Å。在本實施例中，更進一步而言，接觸塊材層100為含鈷塊材層，其藉由，例如，物理氣相沉積或化學氣相沉積製程而形成。在一些實施例中，含鈷塊材層包括至少50%的鈷。在一些實施例中，用以形成含鈷塊材層的沉積製程使用含鈷前驅物，例如，二羰基環戊二烯鈷(cyclopentadienyl cobalt dicarbonyl,CpCo(CO)2)、第三丁基乙快六羰基二鈷(dicobalt hexcarbonyl tertbutylacctylene,CCTBA)、三羰基亞硝基鈷(cobalt tricarbonyl nitrosyl,Co(CO)3NO)、二環戊二烯鈷(bis(cyclopentadienyl)cobalt,Co(C5H5)2)、二(乙基環戊二烯)鈷(bis(ethylcyclopentadienyl)cobalt,C14H18Co)、二(五甲基環戊二烯)鈷(bis(pentamethylcyclopentadienyl)cobalt,C20H30Co)、三(2,2,6,6-四甲基-3,5-庚二酮酸)鈷(cobalt tris(2,2,6,6-tetramethyl-3,5-heptanedionate),Co(OCC(CH3)3CHCOC(CH3)3)3)、其他合適的鈷前驅物或上述之組合。
請參照第1G圖，對積體電路裝置10進行化學機械研磨製程及/或其他平坦化製程。化學機械研磨製程移除多餘的接觸阻障層72及接觸塊材層100，以形成接觸110、接觸112及接觸114(其各自填充接觸開口40、接觸開口42及接觸開口44)。在本實施例中，接觸110-114的每一者包括接觸阻障層72直接設置於層間介電層的經氮化的表面(在此，各自為經氮化的側壁40S’-44S’)上，以及接觸塊材層100直接設置於接觸阻障 層72上。因為接觸阻障層72為連續性地及/或順應性地設置於定義接觸開口40-44的表面(在此，層間介電層30、層間介電層32、接觸蝕刻停止層34、閘極堆疊22及/或磊晶源極/汲極部件28)之上，接觸塊材層100對接觸阻障層72的黏著性較佳，而可消除(或明顯降低)在接觸110-114中的任何空隙。化學機械研磨製程平坦化積體電路裝置10的頂部表面，使得在一些實施例中，層間介電層32、接觸110、接觸112及接觸114的頂部表面形成實質上平坦的表面。
在一些實施例中，接觸110-114、層間介電層30、層間介電層32及接觸蝕刻停止層34為設置於基板12之上的多層內連線部件120的一部分。多層內連線部件120電性耦合到積體電路裝置10的各種裝置(例如，電晶體、電阻、電容及/或電感)及/或構件(例如，閘極結構及/或源極/汲極部件)，而使這些各種裝置及/或構件可以按照積體電路裝置10的設計需求的規定進行操作。多層內連線部件120包括多層介電層(包括，例如，層間介電層30、層間介電層32及接觸蝕刻停止層34)與多層導電層(包括，例如，接觸110-114)的結合，這些導電層被配置為用以形成各種內連線結構。這些導電層被配置為用以形成垂直內連線部件，例如，裝置級接觸及/或介層接觸窗，及/或水平內連線部件，例如，導電線路。垂直內連線部件通常接觸位於多層內連線部件120的不同層(或不同平面)中的水平內連線部件。在積體電路裝置10的操作期間，內連線結構安排積體電路裝置10的裝置及/或構件之間的訊號之路徑，及/或將訊號(例如，時脈訊號、電壓訊號及/或接地訊號)分配到積體電路裝 置10的裝置及/或構件。
請參照第1H圖，可繼續進行製程以形成多層內連線部件120的其他部件。舉例而言，在層間介電層32之上形成一或多層介電層，例如，層間介電層130及層間介電層132。在本實施例中，設置層間介電層130於層間介電層32(與接觸110-114)之上，並且設置層間介電層132於層間介電層130之上。層間介電層130及層間介電層132相似於層間介電層30及層間介電層32。舉例而言，層間介電層130及層間介電層132包括介電材料，此介電材料包括，例如，氧化矽、氮化矽、氮氧化矽、四乙氧基化矽烷形成的氧化物、磷矽酸鹽玻璃、硼磷矽酸鹽玻璃、低介電常數介電材料、其他合適的介電材料或上述之組合。例示性的低介電常數介電材料包括氟矽玻璃、摻雜碳的氧化矽、黑鑽石®(應用材料公司，加州聖克拉拉)、乾凝膠、氣凝膠、非結晶的氟化碳、聚對二甲苯、苯并環丁烯、SiLK(陶氏化學，密西根州米德蘭)、聚醯亞胺、其他低介電常數介電材料或上述之組合。在一些實施例中，層間介電層130層間介電層132為包括低介電常數介電材料的介電層。層間介電層130層間介電層132可包括具有多種介電材料的多層結構。也可在基板12之上形成一或多層接觸蝕刻停止層，例如，設置接觸蝕刻停止層134於層間介電層32與層間介電層130之間，且設置接觸蝕刻停止層136於層間介電層130與層間介電層132之間。接觸蝕刻停止層134及/或接觸蝕刻停止層136包括不同於層間介電層130及/或層間介電層132的材料，例如，不同於層間介電層130及/或層間介電層132的介電材料的介電材料。在本實施 例中，在層間介電層130及層間介電層132包括低介電常數介電材料的情況下，接觸蝕刻停止層134及接觸蝕刻停止層136包括矽及氮(例如，氮化矽或氮氧化矽)。舉例而言，藉由沉積製程(例如，化學氣相沉積、物理氣相沉積、原子層沉積、高密度電漿化學氣相沉積、金屬有機化學氣相沉積、遙控電漿化學氣相沉積、電漿增強化學氣相沉積、低壓化學氣相沉積、原子層化學氣相沉積、常壓化學氣相沉積、電鍍、其他合適的方法或上述之組合)形成層間介電層130、層間介電層132、接觸蝕刻停止層134及/或接觸蝕刻停止層136於基板12之上。在一些實施例中，藉由流動式化學氣相沉積製程形成層間介電層130、層間介電層132、接觸蝕刻停止層134及/或接觸蝕刻停止層136。在沉積層間介電層130、層間介電層132、接觸蝕刻停止層134及/或接觸蝕刻停止層136之後，進行化學機械研磨製程及/或其他平坦化製程，使層間介電層130、層間介電層132、接觸蝕刻停止層134及/或接觸蝕刻停止層136具有實質上平坦的表面。
在上述一或多層介電層中也形成各種導電部件，例如，介層接觸窗140、介層接觸窗142、介層接觸窗144、導電線路150、導電線路152及導電線路154。介層接觸窗140-144將多層內連線部件120的導電部件電性耦合及/或物理性耦合到多層內連線部件120的另一個導電部件。舉例而言，設置介層接觸窗140於接觸110上，使介層接觸窗140將接觸110連接到導電線路150；設置介層接觸窗142於接觸112上，使介層接觸窗142將接觸112連接到導電線路152；並且設置介層接觸窗144於接觸114上，使介層接觸窗144將接觸114連接到導電線路 154。在本實施例中，介層接觸窗140-144延伸穿過層間介電層130及接觸蝕刻停止層134，且導電線路150-154延伸穿過層間介電層132及接觸蝕刻停止層136，但是本發明也考慮了其他實施例，在這些些它實施中，介層接觸窗140-144及/或導電線路150-154延伸穿過多於一層的多層內連線部件120的層間介電層及/或接觸蝕刻停止層。在一些實施例中，接觸110-112被稱為裝置級接觸(亦稱為局部內連線(local interconnect)或局部接觸(local contacts))，其將積體電路裝置部件電性耦合及/或物理性耦合到多層內連線部件120的其他導電部件。舉例而言，接觸112為金屬對多晶矽(metal-to-poly,MP)接觸，其通常是指連接到閘極結構的接觸，閘極結構可為，例如，多晶矽閘極結構或金屬閘極結構。在本實施例中，設置接觸112於閘極結構20(特別是，閘極堆疊22)上，使接觸112將閘極結構20連接到介層接觸窗142。在本實施例中，更進一步而言，接觸110及接觸114為金屬對裝置(metal-to-device,MD)接觸，其通常是指連接到積體電路裝置10的導電區域的接觸，導電區域可為，例如，源極/汲極區域。在本實施例中，分別設置接觸110及接觸114於磊晶源極/汲極部件28上，使接觸110及接觸114將磊晶源極/汲極部件28分別連接到介層接觸窗140及介層接觸窗144。
介層接觸窗140-144(亦稱為垂直內連線部件)及導電線路150-154(亦稱為水平內連線部件)包括任何合適的導電材料，例如，鈦、鈦、鋁、銅、鈷、氮化鉭、氮化鈦及/或其他合適的導電材料。藉由圖案化層間介電層130、層間介電層132、接觸蝕刻停止層134及/或接觸蝕刻停止層136，以形成介 層接觸窗140-144及導電線路150-154。圖案化層間介電層130、層間介電層132、接觸蝕刻停止層134及/或接觸蝕刻停止層136可包括微影製程及/或蝕刻製程，以分別在層間介電層130、層間介電層132、接觸蝕刻停止層134及/或接觸蝕刻停止層136中形成開口，例如，接觸開口及/或線路開口。在一些實施例中，微影製程包括分別在層間介電層130、層間介電層132、接觸蝕刻停止層134及/或接觸蝕刻停止層136上形成光阻層，在圖案化的輻射中曝光光阻層，以及顯影經曝光的光阻層，而形成圖案化的光阻層，可使用此圖案化的光阻層作為遮罩部件，以分別在層間介電層130、層間介電層132、接觸蝕刻停止層134及/或接觸蝕刻停止層136中蝕刻開口。蝕刻製程包括乾式蝕刻製程、濕式蝕刻製程、其他蝕刻製程、或上述之組合。之後，使用一或多種導電材料填充上述開口。可藉由物理氣相沉積、化學氣相沉積、原子層沉積、電鍍、無電電鍍、其他合適的沉積製程或上述之組合沉積導電材料。之後，可藉由平坦化製程，例如，化學機械研磨製程移除任何多餘的導電材料，以平坦化層間介電層130、層間介電層132、接觸蝕刻停止層134及/或接觸蝕刻停止層136、介層接觸窗140-144及/或導電線路150-154的頂部表面。在一些實施例中，介層接觸窗140-144及/或導電線路150-154包括與接觸110-114相似的材料及/或相似的膜層。舉例而言，在一些實施例中，介層接觸窗140-144及/或導電線路150-154包括接觸阻障層，例如，接觸阻障層72，以及接觸塊材層，例如，接觸塊材層100，其中接觸阻障層設置於多層內連線部件的經氮化的表面。應注意的是，雖然多層內連 線部件120被描繪為具有給定數量的介電層及導電層，然而，本發明也考慮了依據積體電路裝置10的設計需求，多層內連線部件120具有更多或更少的介電層及/或導電層的情況。
第4圖為依據本發明之一些實施例之可在第1A圖到第1H圖實施的製造內連線結構的接觸的方法200的流程圖，其中這些接觸可為，例如，第1A圖到第1H圖中的接觸110-114。在方塊210，方法200包括形成接觸開口於介電層中。接觸開口具有由介電層所定義的側壁，以及由導電部件所定義的底部。在方塊220，在接觸開口的側壁上進行類原子層沉積含氮電漿預處理製程。在一些實施例中，在接觸開口的底部上進行類原子層沉積含氮電漿預處理製程。在方塊230，進行原子層沉積製程，以形成含鈦與氮阻障層於接觸開口的側壁及底部之上。在一些實施例中，含鈦與氮阻障層是直接設置於定義接觸開口的介電層的經處理的表面(經由類原子層沉積含氮電漿預處理製程)上。在方塊240，形成含鈷塊材層於含鈦與氮阻障層之上，以使含鈦與氮阻障層及含鈷塊材層填充接觸開口。在一些實施例中，含鈷塊材層是直接設置於含鈦與氮阻障層上。可在進行方法200之前、之間及之後，提供額外的步驟，並且在方法200的其他實施例中，在此所述的一些步驟可被變更順序、置換或省略。
本發明提供許多不同的實施例。在此揭露了內連線結構以及形成內連線結構的對應技術。其中一個例示性的方法包括形成接觸開口於介電層中。此接觸開口具有由介電層所定義的側壁，以及由導電部件所定義的底部。此方法更包括在 上述接觸開口的側壁(以及，在一些實施例中，底部)上進行類原子層沉積含氮電漿預處理製程。此方法更包括進行原子層沉積製程以形成含鈦與氮阻障層於上述接觸開口的側壁及底部上。此方法更包括形成含鈷塊材層於含鈦與氮阻障層上。上述含鈦與氮阻障層及上述含鈷塊材層填充上述接觸開口。在一些實施例中，上述類原子層沉積含氮電漿預處理製程及上述原子層沉積製程是原位進行。在一些實施例中，上述類原子層沉積含氮電漿預處理製程及上述原子層沉積製程是在實質上相同的溫度進行。
在一些實施例中，類原子層沉積含氮電漿預處理製程的循環包括含氮電漿脈衝階段及清除階段。在一些實施例中，進行上述類原子層沉積含氮電漿預處理製程的循環約15次至約30次。在一些實施例中，上述原子層沉積製程的循環包括含鈦脈衝階段、第一清除階段、含氮電漿脈衝階段及第二清除階段。在一些實施例中，上述含鈦脈衝階段包括將上述接觸開口的側壁及底部暴露於含鈦與氮前驅物中。在一些實施例中，重複上述原子層沉積製程的循環直到含鈦與氮阻障層的厚度達到目標厚度。在一些實施例中，上述類原子層沉積含氮電漿預處理製程及上述原子層沉積製程是原位進行。在一些實施例中，上述類原子層沉積含氮電漿預處理製程及上述原子層沉積製程是在實質上相同的溫度進行。
另一例示性的方法包括形成接觸開口於介電層中。此方法更包括進行第一含氮電漿脈衝及第一清除的第一循環至少一次，以將定義上述接觸開口的介電層的表面氮化。此 方法更包括進行含鈦脈衝、第二清除、第二含氮電漿脈衝及第三清除的第二循環至少一次，以形成氮化鈦層於定義上述接觸開口的上述介電層的上述經氮化的表面上。此方法更包括形成鈷層於氮化鈦層上。在一些實施例中，上述第一循環及上述第二循環在約相同的溫度下進行。在一些實施例中，上述第一循環及上述第二循環在不破真空下進行，且其中上述第一循環在第一原子層沉積腔室中進行，且上述第二循環在不同於第一原子層沉積腔室的第二原子層沉積腔室中進行。
在一些實施例中，上述第一含氮電漿脈衝及上述第二含氮電漿脈衝產生雙原子氮(N2)電漿。在一些實施例中，上述第一清除移除剩餘的N2電漿及含氮副產物，且上述第二清除移除剩餘的N2電漿及含烴副產物。在一些實施例中，在上述第一含氮電漿脈衝期間在一原子層沉積腔室中維持的壓力小於在上述第一清除期間在該原子層沉積腔室中維持的壓力。在一些實施例中，上述第一含氮電漿脈衝將SiOx轉變成SiON，且上述第二含氮電漿脈衝將TiNCyHz轉變成TiN。在一些實施例中，含鈦脈衝將上述介電層的上述經氮化的表面暴露於四(二甲基胺)鈦(TDMAT)中。在一些實施例中，進行上述第二循環直到氮化鈦層的厚度為約10Å到約30Å。
一種例示性的積體電路裝置包括導電部件、設置於上述導電部件之上的介電層，以及設置於上述介電層中的接觸。上述接觸物理性耦合到上述導電部件。上述接觸包括含鈦與氮阻障層設置於上述介電層的經氮化的表面上及上述導電部件的表面上。上述接觸更包括含鈷塊材層設置於上述含鈦與 氮阻障層上。在一些實施例中，上述介電層包括矽及氧，且上述介電層的上述經氮化的表面包括矽、氧及氮。在一些實施例中，上述導電部件為閘極結構、源極/汲極部件或接觸部件。
前述內文概述了許多實施例的部件，使本技術領域中具有通常知識者可以從各個方面更佳地了解本發明。本技術領域中具有通常知識者應可理解，且可輕易地以本發明為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明進行各種改變、置換或修改。

Claims (15)

  1. 一種製造積體電路裝置的方法，包括：形成一接觸開口於一介電層中，其中該接觸開口具有由該介電層所定義的側壁，以及由一導電部件所定義的一底部；在該接觸開口的該側壁上進行一類原子層沉積含氮電漿預處理製程；進行一原子層沉積製程以形成一含鈦與氮阻障層於該接觸開口的該側壁及該底部上；以及形成一含鈷塊材層於該含鈦與氮阻障層上，其中該含鈦與氮阻障層及該含鈷塊材層填充該接觸開口。
  2. 如申請專利範圍第1項所述之製造積體電路裝置的方法，其中該類原子層沉積含氮電漿預處理製程的一循環包括：一含氮電漿脈衝階段；以及一清除階段。
  3. 如申請專利範圍第1或2項所述之製造積體電路裝置的方法，其中該原子層沉積製程的一循環包括：一含鈦脈衝階段；一第一清除階段；一含氮電漿脈衝階段；以及一第二清除階段。
  4. 如申請專利範圍第3項所述之製造積體電路裝置的方法，其中該含鈦脈衝階段包括將該接觸開口的該側壁及該底部暴露於一含鈦與氮前驅物中。
  5. 如申請專利範圍第1或2項所述之製造積體電路裝置的方法，其中該類原子層沉積含氮電漿預處理製程及該原子層沉積製程是原位進行。
  6. 如申請專利範圍第1或2項所述之製造積體電路裝置的方法，其中該類原子層沉積含氮電漿預處理製程及該原子層沉積製程是在實質上相同的溫度進行。
  7. 一種製造積體電路裝置的方法，包括：形成一接觸開口於一介電層中；進行一第一含氮電漿脈衝及一第一清除的一第一循環至少一次，以將定義該接觸開口的該介電層的表面氮化；進行一含鈦脈衝、一第二清除、一第二含氮電漿脈衝及一第三清除的一第二循環至少一次，以形成一氮化鈦層於定義該接觸開口的該介電層的該經氮化的表面上；以及形成一鈷層於該氮化鈦層上。
  8. 如申請專利範圍第7項所述之製造積體電路裝置的方法，其中該第一含氮電漿脈衝及該第二含氮電漿脈衝產生雙原子氮(N2)電漿。
  9. 如申請專利範圍第7或8項所述之製造積體電路裝置的方法，其中在該第一含氮電漿脈衝期間在一原子層沉積腔室中維持的一壓力小於在該第一清除期間在該原子層沉積腔室中維持的一壓力。
  10. 如申請專利範圍第7或8項所述之製造積體電路裝置的方法，其中：該第一含氮電漿脈衝將SiOx轉變成SiON；以及該第二含氮電漿脈衝將TiNCyHz轉變成TiN。
  11. 如申請專利範圍第7或8項所述之製造積體電路裝置的方法，其中進行該第二循環直到該氮化鈦層的一厚度為約10Å至約30Å。
  12. 如申請專利範圍第7或8項所述之製造積體電路裝置的方法，其中該第一循環及該第二循環在不破真空下進行，且其中該第一循環在一第一原子層沉積腔室中進行，且該第二循環在不同於該第一原子層沉積腔室的一第二原子層沉積腔室中進行。
  13. 一種製造積體電路裝置的方法，包括：蝕刻一介電層以形成一開口，其中該開口暴露一多層內連線部件的一源極/汲極部件、一閘極結構或一接觸部件；將定義該開口的該介電層的表面氮化，其中該氮化是藉由進行至少一次下述的循環而實現：一含氮電漿脈衝階段；以及一清除階段；沉積包括鈦與氮的一導電襯層於該介電層的經氮化的表面上，其中該導電襯層部分地填充該開口；沉積一導電材料於該導電襯層上，其中該導電材料填充該開口的一剩餘部分；以及平坦化該導電襯層及該導電材料。
  14. 如申請專利範圍第13項所述之製造積體電路裝置的方法，其中：藉由一原子層沉積製程沉積該導電襯層；以及藉由一物理氣相沉積或一化學氣相沉積製程沉積該導電材料。
  15. 如申請專利範圍第13項所述之製造積體電路裝置的方法，更包括：氮化該介電層的該等表面與沉積該導電襯層是原位進行。
TW107108077A 2017-11-16 2018-03-09 積體電路裝置及其製造方法 TWI659480B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/815,059 2017-11-16
US15/815,059 US10170322B1 (en) 2017-11-16 2017-11-16 Atomic layer deposition based process for contact barrier layer

Publications (2)

Publication Number Publication Date
TWI659480B true TWI659480B (zh) 2019-05-11
TW201923917A TW201923917A (zh) 2019-06-16

Family

ID=64739716

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107108077A TWI659480B (zh) 2017-11-16 2018-03-09 積體電路裝置及其製造方法

Country Status (5)

Country Link
US (2) US10170322B1 (zh)
KR (1) KR102043914B1 (zh)
CN (1) CN109801873B (zh)
DE (1) DE102018100058B4 (zh)
TW (1) TWI659480B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289861A (zh) * 2019-07-23 2021-01-29 力晶积成电子制造股份有限公司 半导体结构及其制造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978337B2 (en) 2018-09-18 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Aluminum-containing layers and methods of forming the same
US11335596B2 (en) 2018-10-30 2022-05-17 Taiwan Semiconductor Manufacturing Co., Ltd. Selective deposition for integrated circuit interconnect structures
CN109841566B (zh) * 2019-01-30 2021-12-17 长江存储科技有限责任公司 半导体结构的形成方法及半导体结构
US11043594B2 (en) 2019-03-26 2021-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Low parasitic resistance contact structure
CN112420595B (zh) * 2019-08-23 2025-09-16 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US11276637B2 (en) 2019-09-17 2022-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier-free interconnect structure and manufacturing method thereof
US11251118B2 (en) 2019-09-17 2022-02-15 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned via structures with barrier layers
KR102770334B1 (ko) 2019-09-25 2025-02-18 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US11036911B2 (en) 2019-09-26 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Charging prevention method and structure
US11264274B2 (en) * 2019-09-27 2022-03-01 Tokyo Electron Limited Reverse contact and silicide process for three-dimensional logic devices
US11127684B2 (en) 2019-10-18 2021-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Low-resistance interconnect structures
US11264273B2 (en) * 2020-01-29 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Electron migration control in interconnect structures
US11532548B2 (en) * 2020-02-19 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Nitrogen plasma treatment for improving interface between etch stop layer and copper interconnect
DE102020128037A1 (de) 2020-02-19 2021-08-19 Taiwan Semiconductor Manufacturing Co., Ltd. Stickstoffplasmabehandlung zur verbesserung der grenzfläche zwischen einer ätzstoppschicht und einem kupfer-interconnect
US11417611B2 (en) * 2020-02-25 2022-08-16 Analog Devices International Unlimited Company Devices and methods for reducing stress on circuit components
US11264326B2 (en) 2020-05-29 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Contact via formation
US11450609B2 (en) 2020-05-29 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-migration reduction
DE102020126161B4 (de) 2020-05-29 2024-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Reduzierung der Elektromigration
US11257926B2 (en) 2020-06-08 2022-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned contact structures
US11676898B2 (en) * 2020-06-11 2023-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Diffusion barrier for semiconductor device and method
US11742210B2 (en) 2020-06-29 2023-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Deposition window enlargement
US11817491B2 (en) 2020-07-21 2023-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having an air gap along a gate spacer
US11387331B2 (en) 2020-07-22 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain contact structure
US11652149B2 (en) 2020-08-13 2023-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Common rail contact
US11798846B2 (en) 2020-08-14 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Contact plug
KR102896369B1 (ko) * 2020-09-03 2025-12-08 삼성전자주식회사 반도체 소자
US11710657B2 (en) * 2020-09-29 2023-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Middle-of-line interconnect structure having air gap and method of fabrication thereof
US12046475B2 (en) * 2021-01-14 2024-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Surface oxidation control of metal gates using capping layer
US12525485B2 (en) * 2021-01-27 2026-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. Gate contact structure
US12433003B2 (en) 2021-02-08 2025-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. 2D-channel transistor structure with asymmetric substrate contacts
US11658215B2 (en) 2021-02-19 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact structures
US12406877B2 (en) 2021-04-15 2025-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Homogeneous source/drain contact structure
US20220352018A1 (en) * 2021-04-30 2022-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Carbon-based liner to reduce contact resistance
US12046506B2 (en) 2021-05-07 2024-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Devices with reduced capacitances
WO2025254824A1 (en) * 2024-06-06 2025-12-11 Applied Materials, Inc. Tuning deposition selectivity
TWI887145B (zh) * 2024-10-29 2025-06-11 新唐科技股份有限公司 半導體裝置的製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060240187A1 (en) * 2005-01-27 2006-10-26 Applied Materials, Inc. Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
US20100181671A1 (en) * 2009-01-16 2010-07-22 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605549B2 (en) 2001-09-29 2003-08-12 Intel Corporation Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
US6831021B2 (en) * 2002-06-12 2004-12-14 Applied Materials, Inc. Plasma method and apparatus for processing a substrate
US6787453B2 (en) 2002-12-23 2004-09-07 Intel Corporation Barrier film integrity on porous low k dielectrics by application of a hydrocarbon plasma treatment
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
US7629270B2 (en) 2004-08-27 2009-12-08 Asm America, Inc. Remote plasma activated nitridation
US7498242B2 (en) 2005-02-22 2009-03-03 Asm America, Inc. Plasma pre-treating surfaces for atomic layer deposition
US7473637B2 (en) * 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
US8816444B2 (en) 2011-04-29 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US8860148B2 (en) 2012-04-11 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET integrated with capacitor
US8890264B2 (en) * 2012-09-26 2014-11-18 Intel Corporation Non-planar III-V field effect transistors with conformal metal gate electrode and nitrogen doping of gate dielectric interface
US8823065B2 (en) 2012-11-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US8772109B2 (en) 2012-10-24 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for forming semiconductor contacts
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
CN104112734B (zh) * 2013-04-18 2017-02-15 中芯国际集成电路制造(上海)有限公司 双嵌套铜互连结构及其制作方法
TWI633604B (zh) * 2013-09-27 2018-08-21 美商應用材料股份有限公司 實現無縫鈷間隙塡充之方法
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
KR101661932B1 (ko) 2014-09-25 2016-10-05 삼성중공업 주식회사 극저온열환경 조건에서의 도료 성능평가 장치
CN105762109B (zh) * 2014-12-19 2019-01-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US10002834B2 (en) * 2015-03-11 2018-06-19 Applied Materials, Inc. Method and apparatus for protecting metal interconnect from halogen based precursors
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9905459B1 (en) * 2016-09-01 2018-02-27 International Business Machines Corporation Neutral atom beam nitridation for copper interconnect

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060240187A1 (en) * 2005-01-27 2006-10-26 Applied Materials, Inc. Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
US20100181671A1 (en) * 2009-01-16 2010-07-22 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289861A (zh) * 2019-07-23 2021-01-29 力晶积成电子制造股份有限公司 半导体结构及其制造方法
CN112289861B (zh) * 2019-07-23 2024-03-26 力晶积成电子制造股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
DE102018100058B4 (de) 2021-08-05
US20190148153A1 (en) 2019-05-16
TW201923917A (zh) 2019-06-16
DE102018100058A1 (de) 2019-05-16
KR102043914B1 (ko) 2019-11-12
US10679859B2 (en) 2020-06-09
CN109801873B (zh) 2021-03-16
CN109801873A (zh) 2019-05-24
KR20190056270A (ko) 2019-05-24
US10170322B1 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
TWI659480B (zh) 積體電路裝置及其製造方法
US11410877B2 (en) Source/drain contact spacers and methods of forming same
US20240274528A1 (en) Methods of forming interconnect structures in semiconductor fabrication
US12376367B2 (en) Threshold voltage tuning for fin-based integrated circuit device
US20240312876A1 (en) Air Gap Seal for Interconnect Air Gap and Method of Fabricating Thereof
US20230343712A1 (en) Different via configurations for different via interface requirements
US20260018460A1 (en) Vias for cobalt-based interconnects and methods of fabrication thereof
KR102634691B1 (ko) 에칭 정지층과 구리 상호 연결체 사이의 계면을 개선하기 위한 질소 플라즈마 처리
US11710657B2 (en) Middle-of-line interconnect structure having air gap and method of fabrication thereof
KR102470490B1 (ko) 핀형 전계효과 트랜지스터용 게이트 에어 스페이서
US20220262725A1 (en) Interconnect structures of semiconductor device and methods of forming the same
TW202015215A (zh) 積體電路裝置、類絕緣體上半導體結構以及積體電路裝置製造方法
TWI792187B (zh) 內連線結構及其製造方法
CN115440727A (zh) 半导体器件及其形成方法
CN115881543A (zh) 制造半导体器件的方法