[go: up one dir, main page]

TWI659441B - 用於毫米波頻段之多層交錯式電容陣列 - Google Patents

用於毫米波頻段之多層交錯式電容陣列 Download PDF

Info

Publication number
TWI659441B
TWI659441B TW107144060A TW107144060A TWI659441B TW I659441 B TWI659441 B TW I659441B TW 107144060 A TW107144060 A TW 107144060A TW 107144060 A TW107144060 A TW 107144060A TW I659441 B TWI659441 B TW I659441B
Authority
TW
Taiwan
Prior art keywords
metal layers
capacitor array
layer
millimeter wave
wave band
Prior art date
Application number
TW107144060A
Other languages
English (en)
Other versions
TW202027107A (zh
Inventor
彭紹瑋
周泓廷
余建德
Original Assignee
國家中山科學研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國家中山科學研究院 filed Critical 國家中山科學研究院
Priority to TW107144060A priority Critical patent/TWI659441B/zh
Priority to US16/239,500 priority patent/US20200219655A1/en
Priority to EP19152300.0A priority patent/EP3683812B1/en
Priority to KR1020190007570A priority patent/KR20200091049A/ko
Priority to JP2019010747A priority patent/JP6686189B1/ja
Application granted granted Critical
Publication of TWI659441B publication Critical patent/TWI659441B/zh
Publication of TW202027107A publication Critical patent/TW202027107A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/304—Stacked capacitors obtained from a another capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors (thin- or thick-film circuits; capacitors without a potential-jump or surface barrier specially adapted for integrated circuits, details thereof, multistep manufacturing processes therefor)
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/004—Capacitive coupling circuits not otherwise provided for
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/206—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of combinations of capacitors and resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一種用於毫米波頻段之多層交錯式電容陣列，其中包括：複數電容單元，該每一個電容單元具有複數奇數金屬層與複數偶數金屬層；一開孔，該開孔貫穿該每一個奇數金屬層與該每一個偶數金屬層，該每一個奇數金屬層與該每一偶數金屬層之間相互交錯堆疊；一第一電連接柱，該第一電連接柱設置於該開孔中；一第二電連接柱，該第二電連接柱設置於該開孔中；複數第一連接部，該每一個第一連接部耦接該每一個奇數金屬層與該第一電連接柱；以及複數第二連接部，該每一個第二連接部耦接該每一個偶數金屬層與該第二電連接柱。

Description

用於毫米波頻段之多層交錯式電容陣列
本發明係關於一種電容陣列，特別是關於一種用於毫米波頻段之多層交錯式電容陣列。
如圖1(a)所示，描述一種多層電容器，該多層電容器係被建構來使得等效串聯電感(ESL)最小化，並且包含彼此相對設置的第一內部電極與第二內部電極。該些第一內部電極係透過第一饋通導體而電連接至第一外部端子電極，並且該些第二內部電極係透過第二饋通導體而電連接至第二外部端子電極。該些第一與第二饋通導體係以此種由流經該些內部電極的電流所感應的磁場被抵消之方式來加以配置。此外，某些饋通導體係被配置來界定在該些第一與第二內部電極之週邊處連接到第一與第二內部電極之第一與第二週邊饋通導體。
上述所提之結構，使用在晶片設計時，將受限於金屬密度過高之設計規範(design rule)，無法緊密擺放，亦無法擴充成陣列。
如圖1(b)所示，描述一種電源與地的分佈網格，該網格係被建構來使得電源與地走線的電感電阻最小化，電 容最大化，應用於積體電路傳遞電源。包含七層金屬以及一根貫孔柱。奇數層金屬使用"十"字形拓樸，用於地走線。偶數層金屬使用"回"字型拓樸，用於電源走線。貫孔柱連接奇數層金屬。
上述所提之結構，以陣列擺放必須準確對齊，對於有些畸零地欲填充電容單元時，不允許錯排，亦不允許重疊，可用區域受限，並且不同層之電源層未做短路，長路徑存在各層電源層電位不同的風險。
鑒於上述習知技術之缺點，本發明提出用於毫米波頻段之多層交錯式電容陣列來解決上述的缺點。
為了達到上述目的，根據本發明所提出之一種用於毫米波頻段之多層交錯式電容陣列，其中包括：複數電容單元，該每一個電容單元具有複數奇數金屬層與複數偶數金屬層；一開孔，該開孔貫穿該每一個奇數金屬層與該每一個偶數金屬層，該每一個奇數金屬層與該每一偶數金屬層之間相互交錯堆疊；一第一電連接柱，該第一電連接柱設置於該開孔中；一第二電連接柱，該第二電連接柱設置於該開孔中；複數第一連接部，該每一個第一連接部耦接該每一個奇數金屬層與該第一電連接柱；以及複數第二連接部，該每一個第二連接部耦接該每一個偶數金屬層與該第二電連接柱。
本發明的該用於毫米波頻段之多層交錯式電容 陣列，其中該每一個電容單元與另一個該電容單元其排列方式包含錯排、重疊或錯排與重疊。
本發明的該用於毫米波頻段之多層交錯式電容陣列，其中該每一個奇數金屬層的寬度為最小線寬~最大線寬的一半。
本發明的該用於毫米波頻段之多層交錯式電容陣列，其中該每一個偶數金屬層的寬度為最小線寬~最大線寬的一半。
本發明的該用於毫米波頻段之多層交錯式電容陣列，其中該複數奇數金屬層、該複數偶數金屬層與開孔所形成之區域金屬密度為為最小區域金屬密度~最大區域金屬密度。
本發明的該用於毫米波頻段之多層交錯式電容陣列，其中該每一個電容單元用於電源走線，可使用該複數奇數金屬層耦接地網，而該複數偶數金屬層耦接電源網，亦或是該複數奇數金屬層耦接電源網，而該複數偶數金屬層耦接地網。
因此，本發明用於毫米波頻段之多層交錯式電容陣列依製程調整金屬寬度及中間挖空尺寸，使其符合該製程金屬密度規則後，可組成陣列作分散式分布，亦可保證滿足設計規範，以及提供電容單元連接的彈性，可錯排、可重疊、亦可同時錯排與重疊。
以上之概述與接下來的詳細說明及附圖，皆是為了能進一步說明本創作達到預定目的所採取的方式、手段及功效。而有關本創作的其他目的及優點，將在後續的說明及圖式中加以闡述。
1‧‧‧第一電連接柱
2‧‧‧第二電連接柱
3‧‧‧複數奇數金屬層
4‧‧‧複數偶數金屬層
31‧‧‧第一層金屬層
41‧‧‧第二層金屬層
32‧‧‧第三層金屬層
42‧‧‧第四層金屬層
33‧‧‧第五層金屬層
43‧‧‧第六層金屬層
34‧‧‧第七層金屬層
5‧‧‧開孔
第一(a)圖係為傳統多層電容結構剖面之示意圖；第一(b)圖係文獻應用於積體電路之電源與地的分佈網格結構圖；第二(a)圖係為本發明用於毫米波頻段之多層交錯式電容陣列之立體結構圖；第二(b)圖係為本發明用於毫米波頻段之多層交錯式電容陣列之剖面圖；第二(c)圖係為本發明用於毫米波頻段之多層交錯式電容陣列之頂視圖；第三(a)圖係為用於毫米波頻段之多層交錯式電容陣列之奇數層平面圖；第三(b)圖係為用於毫米波頻段之多層交錯式電容陣列之偶數層平面圖；第四(a)圖係為用於毫米波頻段之多層交錯式電容陣列之奇數層剖面圖；第四(b)圖係為用於毫米波頻段之多層交錯式電容陣列之偶數層剖面圖；第五(a)圖係為2×2電容陣列之頂視圖；第五(b)圖係為電容陣列錯排之頂視圖；第五(c)圖係為電容陣列重疊之頂視圖；第五(d)圖係為電容陣列錯排與重疊之頂視圖；第六(a)圖係為7×7電容陣列之立體圖；第六(b)圖係為電容陣列集總式之立體圖；第六 (c)圖係為電容陣列分散式之立體圖；第七(a)圖係為7×7電容陣列電容值之示意圖；第七(b)圖係為7×7電容陣列等效串聯阻抗之示意圖；第八(a)圖係為集總式與分散式電容佈局輸入阻抗之示意圖；第八(b)圖係為集總式與分散式電容佈局兩端點隔離度之示意圖。
以下係藉由特定的具體實例說明本創作之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地了解本創作之優點及功效。
請參閱第二(a)~(c)圖所示，本發明用於毫米波頻段之多層交錯式電容陣列之立體結構圖、剖面圖與頂視圖；如圖(a)~(c)所示，該用於毫米波頻段之多層交錯式電容陣列，具有複數個電容單元，其中該電容單元是由複數奇數金屬層3、複數偶數金屬層4、第一電連接柱1與第二電連接柱2組成；該複數奇數金屬層3包含第一層金屬層31、第三層金屬層32、第五層金屬層33與第七層金屬層34，而該偶數金屬層包含第二層金屬層41、第四層金屬層42與第六層金屬層43，其中該電容單元還包含一開孔5，該開孔5貫穿該每一個奇數金屬層與該每一個偶數金屬層，以及，該每一個奇數金屬層與該每一偶數金屬層之間相互交錯堆疊，另外，每一個奇數金屬層與該每一個偶數金屬層呈現為"回"字型拓樸的金屬層；該開孔5貫穿該每一個奇數金屬層與該每一個偶數金屬 層，該每一個奇數金屬層與該每一偶數金屬層之間相互交錯堆疊，以及，該第一電連接柱1與第二電連接柱2設置於該開孔5中。
該電容單元依製程調整金屬寬度及中間挖空尺寸，使其符合該製程金屬密度規則後可組成陣列，保證滿足設計規範，因此可當作密度填充單元使用；其中該每一個奇數金屬層的寬度(width)為最小線寬~最大線寬的一半，而該每一個偶數金屬層的寬度為最小線寬~最大線寬的一半，因此該最小線寬~最大線寬的一半為0.07um~2.25um，以及挖空尺寸最小邊長為最小金屬間距，因此該最小金屬間距為0.07um，另外，該複數奇數金屬層3與該複數偶數金屬層4與開孔5所形成之區域金屬密度為最小區域密度~最大區域密度，其中該最小區域密度~最大區域密度為10%~85%。
接著，請參閱第三(a)圖、第三(b)圖、第四(a)圖與第四(b)圖所示，而第三(a)圖、第三(b)圖、第四(a)圖與第四(b)圖是根據第二(a)圖的用於毫米波頻段之多層交錯式電容陣列之立體結構圖再進一步說明奇數層平面圖、偶數層平面圖、奇數層剖面圖與偶數層剖面圖。如圖三(a)與圖四(a)所示，該第一電連接柱1設置於該開孔5中，其中該第一電連接柱1與複數奇數金屬層3是透過複數第一連接部進行電性耦接，因此該每一個第一連接部耦接該每一個奇數金屬層與該第一電連接柱1以此達到電性連接，確保每一個奇數金屬層裡各 層金屬的等電位；接著，如圖三(b)與圖四(b)所示，該第二電連接柱2設置於該開孔5中，其中該第二電連接柱2與複數偶數金屬層是透過複數第二連接部進行電性耦接，因此該每一個第二連接部耦接該每一個偶數金屬層與該第二電連接柱2以此達到電性連接，確保每一個偶數金屬層裡各層金屬的等電位。
再一較佳實施例中，如第五(a)圖~第五(d)圖所示，而第五(a)圖~第五(d)圖是根據第二(a)圖的用於毫米波頻段之多層交錯式電容陣列之立體結構圖再進一步說明2×2電容陣列之頂視圖、電容陣列錯排之頂視圖、電容陣列重疊之頂視圖與電容陣列錯排與重疊之頂視圖。該用於毫米波頻段之多層交錯式電容陣列可輕易接成m×n電容陣列，m與n為任意大於0之整數，因此如第五(a)圖為2×2電容陣列之頂視圖，另外，回字型拓樸提供電容單元連接的彈性，該每一個電容陣列與另一個該電容陣列其排列方式包含錯排、重疊或錯排與重疊之排列方式，以此來達到電路佈局的方便應用。
再另一較佳實施例中，如第六(a)圖~第六(c)圖、第七(a)圖、第七(b)圖、第八(a)圖與第八(b)圖所示，而第六(a)圖~第六(c)圖、第七(a)圖、第七(b)圖、第八(a)圖與第八(b)圖是根據第二(a)圖的用於毫米波頻段之多層交錯式電容陣列之立體結構圖再進一步說明7×7電容陣列之立體圖、電容陣列集總式之立體圖、電容陣列分散式之立體圖、7×7電容陣列電 容值之示意圖、7×7電容陣列等效串聯阻抗之示意圖、集總式與分散式電容佈局輸入阻抗之示意圖與兩端點隔離度之示意圖。每一個奇數金屬層與每一個偶數金屬層在忽略邊緣場效應下，其電容值正比於介電係數與金屬板面積，而反比於金 屬板距離，其公式為，以及電容等效串聯阻抗(ESR)反 比於角頻率與電容值，正比於品質因數與品質因數加1的比 值，其公式為，因此，如第六(a)圖所示，該7×7 電容陣列其電容值為5.4pF，具有寬頻低阻的特性，該寬頻低阻意指其等效串聯電阻寬頻範圍操作下時都可視為低阻抗；以及第七(a)圖與第7(b)圖分別為7×7電容陣列之等效電容值與等效串聯阻抗值，第七(a)圖則清楚顯示該電容陣列於不同頻率時所對應之等效電容值；亦然，圖七(b)則顯示於不同頻率時所等效之串聯電阻值；接著，如第六(b)圖與第六(c)圖所示，該每一個電容陣列在排列上可以排列為集總式佈局或分散式佈局，因此來比較集總式旁路電容與分散式旁路電容特性差異，以相同電容單元數42顆，在兩端點相同距離112um下，集總式電容陣列將電容單元擺在兩端點上，中間剩餘距離以50ohm傳輸線連接如第六(b)圖，分散式電容則如第六(c)圖佈局，其結果於第八(a)圖顯示兩者輸入阻抗差異，其中集總式電容配置容易與長導線發生共振而使阻抗提高，以及旁路電容對兩端點訊號的抑制程度，亦可稱兩端點訊號隔離 度，可由第八(b)圖所示，其結果觀測該集總式電容配置若與長導線發生共振，在共振頻率附近訊號抑制能力將大幅下降，至於分散式電容配置則是平緩而穩定，是較為安全的旁路電容，而該用於毫米波頻段之多層交錯式電容陣列用於電源走線時，可在傳遞電源路徑沿途佈下對地電容，形成分散式電容配置之電源網；此處以該複數奇數金屬層3耦接地網，而該複數偶數金屬層4耦接電源網為例。
需陳明者，以上所述僅為本案之較佳實施例，並非用以限制本創作，若依本創作之構想所作之改變，在不脫離本創作精神範圍內，例如：對於構型或佈置型態加以變換，對於各種變化，修飾與應用，所產生等效作用，均應包含於本案之權利範圍內，合予陳明。

Claims (8)

  1. 一種用於毫米波頻段之多層交錯式電容陣列，其中包括：複數電容單元，該每一個電容單元具有複數奇數金屬層與複數偶數金屬層；一開孔，該開孔貫穿該每一個奇數金屬層與該每一個偶數金屬層，該每一個奇數金屬層與該每一偶數金屬層之間相互交錯堆疊；一第一電連接柱，該第一電連接柱設置於該開孔中；一第二電連接柱，該第二電連接柱設置於該開孔中；複數第一連接部，該每一個第一連接部耦接該每一個奇數金屬層與該第一電連接柱；以及複數第二連接部，該每一個第二連接部耦接該每一個偶數金屬層與該第二電連接柱。
  2. 如申請專利範圍第1項用於毫米波頻段之多層交錯式電容陣列，其中該每一個電容單元與另一個該電容單元其排列方式包含錯排、重疊或錯排與重疊。
  3. 如申請專利範圍第1項用於毫米波頻段之多層交錯式電容陣列，其中該每一個奇數金屬層的寬度為最小線寬~最大線寬的一半。
  4. 如申請專利範圍第1項用於毫米波頻段之多層交錯式電容陣列，其中該每一個偶數金屬層的寬度為最小線寬~最大線寬的一半。
  5. 如申請專利範圍第1項用於毫米波頻段之多層交錯式電容陣列，其中挖空尺寸最小邊長為最小金屬間距。
  6. 如申請專利範圍第1項用於毫米波頻段之多層交錯式電容陣列，其中該複數奇數金屬層、該複數偶數金屬層與該開孔所形成之區域金屬密度為最小區域密度~最大區域密度。
  7. 如申請專利範圍第1項用於毫米波頻段之多層交錯式電容陣列，其中該每一個電容單元在排列上為集總式佈局或分散式佈局。
  8. 如申請專利範圍第1項用於毫米波頻段之多層交錯式電容陣列，其中該每一個電容單元用於電源走線，可在傳遞電源路徑沿途佈下對地電容，形成分散式電容配置之電源網，可選用該複數奇數金屬層耦接地網，而該複數偶數金屬層耦接電源網，亦或是該複數奇數金屬層耦接電源網，而該複數偶數金屬層耦接地網。
TW107144060A 2018-12-28 2018-12-28 用於毫米波頻段之多層交錯式電容陣列 TWI659441B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW107144060A TWI659441B (zh) 2018-12-28 2018-12-28 用於毫米波頻段之多層交錯式電容陣列
US16/239,500 US20200219655A1 (en) 2018-12-28 2019-01-03 Capacitor Array with Staggered Layer Structure for Millimeter Wave Frequency Band
EP19152300.0A EP3683812B1 (en) 2018-12-28 2019-01-17 Capacitor array with staggered layer structure for millimeter wave frequency band
KR1020190007570A KR20200091049A (ko) 2018-12-28 2019-01-21 밀리미터파 주파수 대역을 위한 스태거드 계층 구조의 커패시터 어레이
JP2019010747A JP6686189B1 (ja) 2018-12-28 2019-01-25 ミリメートル波周波数バンドのためのスタッガード型レイヤ構造を備えたキャパシタアレイ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW107144060A TWI659441B (zh) 2018-12-28 2018-12-28 用於毫米波頻段之多層交錯式電容陣列
US16/239,500 US20200219655A1 (en) 2018-12-28 2019-01-03 Capacitor Array with Staggered Layer Structure for Millimeter Wave Frequency Band
EP19152300.0A EP3683812B1 (en) 2018-12-28 2019-01-17 Capacitor array with staggered layer structure for millimeter wave frequency band
KR1020190007570A KR20200091049A (ko) 2018-12-28 2019-01-21 밀리미터파 주파수 대역을 위한 스태거드 계층 구조의 커패시터 어레이

Publications (2)

Publication Number Publication Date
TWI659441B true TWI659441B (zh) 2019-05-11
TW202027107A TW202027107A (zh) 2020-07-16

Family

ID=91190959

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107144060A TWI659441B (zh) 2018-12-28 2018-12-28 用於毫米波頻段之多層交錯式電容陣列

Country Status (5)

Country Link
US (1) US20200219655A1 (zh)
EP (1) EP3683812B1 (zh)
JP (1) JP6686189B1 (zh)
KR (1) KR20200091049A (zh)
TW (1) TWI659441B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI774364B (zh) * 2021-05-11 2022-08-11 瑞昱半導體股份有限公司 能夠朝向布局邊緣形成寄生電容的半導體電容陣列布局

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583359A (en) * 1995-03-03 1996-12-10 Northern Telecom Limited Capacitor structure for an integrated circuit
JP3611468B2 (ja) * 1999-01-19 2005-01-19 松下電器産業株式会社 パターン生成方法
US6297524B1 (en) * 2000-04-04 2001-10-02 Philips Electronics North America Corporation Multilayer capacitor structure having an array of concentric ring-shaped plates for deep sub-micron CMOS
JP4156827B2 (ja) * 2001-11-21 2008-09-24 松下電器産業株式会社 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置
DE10217565A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Halbleiterbauelement mit integrierter gitterförmiger Kapazitätsstruktur
JP2006019692A (ja) * 2004-06-03 2006-01-19 Toshiba Corp 半導体装置
JP4548082B2 (ja) * 2004-10-06 2010-09-22 ソニー株式会社 容量素子及び同容量素子を有する半導体装置
JP5333776B2 (ja) * 2007-03-08 2013-11-06 日本電気株式会社 容量素子、プリント配線基板、半導体パッケージ及び半導体回路
JP2008235498A (ja) * 2007-03-20 2008-10-02 Renesas Technology Corp 半導体装置
JP5104872B2 (ja) * 2007-10-03 2012-12-19 富士通セミコンダクター株式会社 容量素子及び半導体装置
KR101018807B1 (ko) * 2008-12-02 2011-03-03 삼성전기주식회사 전자기 밴드갭 구조물 및 회로 기판
CN208141948U (zh) * 2015-11-19 2018-11-23 株式会社村田制作所 Lc复合器件
US10366901B2 (en) * 2017-03-06 2019-07-30 Micron Technology, Inc. Integrated structures, capacitors and methods of forming capacitors

Also Published As

Publication number Publication date
JP2020120017A (ja) 2020-08-06
US20200219655A1 (en) 2020-07-09
EP3683812A1 (en) 2020-07-22
KR20200091049A (ko) 2020-07-30
TW202027107A (zh) 2020-07-16
JP6686189B1 (ja) 2020-04-22
EP3683812B1 (en) 2021-12-22

Similar Documents

Publication Publication Date Title
US11581622B2 (en) Transmission line and electronic device
US8098478B2 (en) Electric element
US5450278A (en) Chip type capacitor for removing radio frequency noise
CN100550234C (zh) 多层片式电容器及嵌有多层片式电容器的印刷电路板
US8233262B2 (en) Multilayer capacitor array mounting structure
CN102737840B (zh) 贯通型层叠电容器
US9843085B2 (en) Directional coupler
EP2779448A1 (en) Filter
CN103026620B (zh) 电双滤波器结构
US9998084B2 (en) Noise filter
CN107333383A (zh) 印刷电路板
US7164184B2 (en) Multilayer capacitor
TWI659441B (zh) 用於毫米波頻段之多層交錯式電容陣列
US8250747B2 (en) Method of mounting capacitor array
US10395844B2 (en) Capacitor component
JP6128924B2 (ja) 高周波ノイズ対策用電源回路
JP4911036B2 (ja) 積層コンデンサおよびその実装構造
US7952852B2 (en) Through-type multilayer capacitor array
JP2017139403A (ja) 積層貫通コンデンサ及び電子部品装置
JP2020021997A (ja) Ｌｃフィルタ
US20100277851A1 (en) Electric circuit device
TW201401311A (zh) 電容及具有該電容的多層電路板
JP2010177696A (ja) 積層コンデンサ
CN101047063B (zh) 电容结构
TWI442839B (zh) 軟性電路板