[go: up one dir, main page]

TWI656671B - 供裝置及基材封裝用的通透障壁 - Google Patents

供裝置及基材封裝用的通透障壁 Download PDF

Info

Publication number
TWI656671B
TWI656671B TW100132995A TW100132995A TWI656671B TW I656671 B TWI656671 B TW I656671B TW 100132995 A TW100132995 A TW 100132995A TW 100132995 A TW100132995 A TW 100132995A TW I656671 B TWI656671 B TW I656671B
Authority
TW
Taiwan
Prior art keywords
barrier film
film structure
etch rate
polymeric material
region
Prior art date
Application number
TW100132995A
Other languages
English (en)
Other versions
TW201232867A (en
Inventor
佩宣特 曼德林克
傑佛瑞 塞佛奈爾
馬瑞青
Original Assignee
環球展覽公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球展覽公司 filed Critical 環球展覽公司
Publication of TW201232867A publication Critical patent/TW201232867A/zh
Application granted granted Critical
Publication of TWI656671B publication Critical patent/TWI656671B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24612—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Laminated Bodies (AREA)

Abstract

一種用於有機電子元件的通透障壁膜結構，其包括一或一以上的具有混成通透障壁組成物之雙層膜。一或一以上的雙層膜之每一者包含具有對應第一CF4-O2電漿反應性離子蝕刻速率之第一組成物的第一區域以及具有對應第二CF4-O2電漿反應性離子蝕刻速率之第二組成物的第二區域，其中該第二CF4-O2電漿反應性離子蝕刻速率大於該第一CF4-O2電漿反應性離子蝕刻速率1.2因數，且該混成通透障壁膜為一聚合材料與非-聚合材料的均質混合物，其中該混合物由單一前驅物材料產生。

Description

供裝置及基材封裝用的通透障壁 發明領域
本發明大致有關用於電子元件的通透障壁塗層。
 發明背景
有機電子元件，如有機發光元件(OLED)，當曝於水氣或氧時易於劣化。一在OLED上以減少曝於水氣或氧的保護障壁塗層可助於改良元件的使用壽及性質。氧化矽、氮化矽或氧化鋁膜已成功用於食品保裝，其已被考量用於做為OLED的障壁塗層。然而，此些無機膜易於含有微觀的瑕疪，其造成水氣及氧經此膜部份擴散。在某些例子中，此些瑕疪在脆的膜中為一破裂的開口。雖然此量的水及氧擴散對於食物製品為可接受的，但對於OLED是不可接受的。為了解決此些問題，在OLED上已測試使用交替無機及聚合物層的多層障壁塗層且發現對於水蒸氣及氧穿透性具有一定抗性。但此些多層塗層具有複雜性及成本的缺點。因此，需要可用於保護OLED的改良障壁塗層。
 發明概要
本發明之一態樣為揭露用於有機電子元件的通透障壁膜結構。此通透障壁膜結構具有一混成通透障壁組成物且包含一或一以上的雙層膜。一或一以上的雙層膜之每一者包含具有對應第一CF4-O2電漿反應性離子蝕刻速率之第一組成物的第一區域以及具有對應第二CF4-O2電漿反應性離子蝕刻速率之第二組成物的第二區域，其中該第二CF4-O2電漿反應性離子蝕刻速率大於該第一CF4-O2電漿反應性離子蝕刻速率1.2因數且較佳在1.2至5間。在一實施例中，該混成通透障壁膜為一聚合材料與非-聚合材料的均質混合物，其中該混合物由一前驅物材料產生。如以電漿反應性離子蝕刻速率說明，第一區域的密度為高於第二區域者。
依本發明的另一態樣，一或一以上的雙層膜之每一者包含具有CF4-O2電漿反應性離子蝕刻速率少於65nm/min的第一區域以及具有CF4-O2電漿反應性離子蝕刻速率大於80nm/min的第二區域，其中CF4-O2電漿反應性離子蝕刻速率定義為當使用CF4-O2電漿反應性離子蝕刻製程時的蝕刻速率，其中該製程蝕刻在45nm/min熱生長的SiO2。第二區域對第一區域的厚度比例為介於0.5至20間。
圖式簡單說明
第1(a)圖顯示底部發光OLED在加速儲存壽命測試期間之像素發光區的照片，其說明一經由沿元件與通透障壁膜介面的濕氣與氧通透造成之黑色片生長。
第1(b)圖顯示在障壁封裝透明OLED(TOLED)與BOLED試樣中每一四像素之主動區域的平均與在65℃及85%相對濕度之加速儲存壽命條件的時間作圖。
第2圖顯示在封裝OLED試樣進行65℃以及85%相對濕度的加速儲存壽命測試之結果作圖。
第3圖顯示顯示於85℃以及85%相對濕度的加速儲存壽命測試期間於不同時間取得之BOLED主動區的一系列照片。
第4圖顯示於85℃以及85%相對濕度的加速儲存壽命測試期間於不同時間取得之TOLED主動區的一系列照片。
第5圖顯示一依本發明實施例的混成通透障壁膜結構封裝之OLED的部份概要剖面圖。
第6圖顯示第5圖結構的更詳細圖。
第7圖顯示本發明另一實施例的封裝OLED之概要剖面圖。
圖式中的說明僅為圖式概要說明而顯示的結構並未依比例。
 較佳實施例之詳細說明
在下列的詳細描述中，說明較佳實施例的範例以說明本發明但用以限制本發明。每一揭露的態樣及實施例可視為獨立或與本發明的其他態樣、實施例及變化的組合。任一熟於是項相關技術人士可進行併入本發明的精神與實質之揭露實施例的修飾且此些修飾為屬於本發明主張的範疇中。
本發明之混成通透障壁膜為一具有揭露於共同申請中之美國專利申請案第11/931,939號，公告號為US2008/0237181A1的混成通透障壁膜之混成組成物的通透障壁膜。本文中所指的混成組成物為“混成通透障壁組成物”。混成通透障壁組成物為一聚合材料及一非-聚合材料的均質混合物，其中該聚合對非-聚合材料的重量比例在95：5至5：95範圍間。此混合物由一前驅物材料做為來源在如後文描述之適當的沉積製程期間中產生。US2008/0237181A1的揭露全文併入本案做為參考。
本文中所指的“均質”為混成通透障壁組成物的組成物，意指一無機與聚合物相在分子級上的緊密混合物，其中該組成物在混成通透障壁膜的質量全部為均勻的。“非-聚合”一詞為指一由具單一、良好定義之分子量的良好定義之化學配分之分子製成的材料。一“非-聚合”分子可具有一相當大的分子量。在某些狀況中，一非-聚合分子可包括重複單元。在本中使用的“聚合”一詞為指由具有為共價鍵結的重複次單元之分子製成的材料，且其具有一可由分子至分子不同的分子量因為聚合反應可能造成每一分子的不同數目之重複單元。聚合物包括但未限制為均聚物及共聚物如嵌段、接枝、隨機或交替共聚物，以及其等的摻合物與改質者。聚合物包括但未限制為碳或矽的聚合物。
本文中所用的“聚合材料與非-聚合材料之混合物”為指一熟於此相關技術能瞭解之的不是純聚合物也不是純非-聚合物的組成物。“混合物”一詞為欲指排除任何含有非主要量的非-聚合材料之聚合材料(例如，通常存在於聚合材料的間隙中)，但熟於此項技術人士仍然視其為純聚合物。相似地，此欲排除任何含有非主要量之聚合材料的非-聚合材料，但熟於此項技術人士仍然視其為純非-聚合物。在某些例子中，在混成層中聚合對非-聚合材料的重量ratio為在95：5至5：95範圍間，且較佳在90：10至10：90範圍間，且更較佳在25：75至10：90範圍間。
“混合物”一詞意指包括具有單相的組成物以及具有多相的組成物。因此，一“混合物”排除依續沉積的交替聚合及非-聚合層。換言之，要視為一“混合物”，一層應在相同反應條件及/或在相同時間沉積。
依一實施例，此混成通透障壁層可使用單一前驅物材料源藉由電漿增強化學氣相沉積法(PE-CVD)形成。如在本文中使用的“單一前驅物材料源”一詞為指當前驅物材料使用或未使用反應氣體經由PE-CVD沉積時，提供所有形成聚合及非-聚合材料二者必需的前驅物材料之源。此欲排除使用一前驅物材料形成聚合材料及使用不同前驅物材料形成非-聚合材料的方法。藉由使用單一前驅物材料源於障壁膜的聚合及非-聚合成份，可簡化沉積製程。例如，一單一前驅物材料源可避免前驅物材料的分離流需求以及供應與控制分離流之現場人員需求。
此前驅物材料可為一單一化合物或一化合物的混合物。在某些例子中，在前驅物材料為一化合物的混合物時，在混合物中的每一不同化合物本身可獨立做為一前驅物材料。例如，此前驅物材料可為六甲基二矽氧烷(HMDSO)及二甲基矽氧烷(DMSO)的混合物。
雖然在某些例子中，可使用CVD於混成通透障壁層的沉積作用，因為多個原因，包括低温沉積、均勻塗層形成及可控制的製程參數，期待PE-CVD。可適用於本發明的多種PE-CVD製程包括使用RF能量產生電漿者。
前驅物材料為一在以化學氣相沉積作用沉積時能夠同時形成聚合材料與非-聚合材料的材料。多種此些前驅物材料適於使用在本發明且可依多種特性選用。例如，一前驅物材料可依其化學元素含量、其化學元素的化學計量比例及/或在PE-CVD下形成的聚合及非-聚合材料選用。例如，有機-矽化合物，如矽氧烷，為一種適於做為前驅物材料的化合物。矽氧烷化合物的代表性範例包括六甲基二矽氧烷(HMDSO)及二甲基矽氧烷(DMSO)。當以PE-CVD沉積時，此些矽氧烷化合物適於形成聚合材料、矽聚合物及非-聚合材料，如氧化矽。此前驅物材料亦可依多種其他特性如成本、非-毒性、處理特性、在室温維持液相的能力、揮發性、分子量等選用。
其他適合用於做為前驅物材料的有機-矽化合物包括甲基矽烷；二甲基矽烷；乙烯三甲基矽烷；三甲基矽烷；四甲基矽烷；乙基矽烷；二矽烷基甲烷；雙(甲基矽烷基)甲烷；1,2-二矽烷基乙烷；1,2-雙(甲基矽烷基)乙烷；2,2-二矽烷基丙烷；1,3,5-三矽烷基-2,4,6-三甲烯及此些化合物的氟化衍生物。適於做為前驅物材料的含苯基之有機-矽化合物包括：二甲基苯基矽烷及二苯基甲基矽烷。適於做為前驅物材料的含氧-有機-矽化合物包括：二甲基二甲氧基矽烷；1,3,5,7-四甲基環四矽氧烷；1,3-二甲基二矽氧烷；1,1,3,3-四甲基二矽氧烷；1,3-雙(矽烷基亞甲基)二矽氧烷；雙(1-甲基二矽氧烷基)甲烷；2,2-雙(1-甲基二矽氧烷基)丙烷；2,4,6,8-四甲基環四矽氧烷；八甲基環四矽氧烷；2,4,6,8,10-五甲基環五矽氧烷；1,3,5,7-四矽烷基-2,6-二氧基-4,8-二甲烯；六甲基環三矽氧烷；1,3,5,7,9-五甲基環五矽氧烷；六甲氧基二矽氧烷，及此些化合物的氟化衍生物。適於做為前驅物材料的含氮有機-矽化合物包括：六甲基二矽胺烷；二乙烯四甲基二矽胺烷；六甲基環三矽胺烷；二甲基雙(N-甲基乙醯胺基)矽烷；二甲基雙-(N-乙基乙醯胺基)二矽烷；甲基乙烯雙(N-甲基乙醯胺基)矽烷；甲基乙烯雙(N-丁基乙醯胺基)矽烷；甲基三(N-苯基乙醯胺基)矽烷；乙烯參(N-乙基乙醯胺基)矽烷；四(N-甲基乙醯胺基)矽烷；二苯基雙(二乙基胺氧基)矽烷；甲基三(二乙基胺氧基)矽烷；及雙(三甲基矽基)碳二醯亞胺。
當以PE-CVD沉積，此前驅物材料依使用的前驅物材料型式、任何反應物氣體的存在以及其他的反應條件，在不同的量可形成多種型式的聚合材料。此聚合材料可為無機或有機。例如，當使用有機-矽化合物為前驅物材料時，沉積的混成層可包括Si-O鍵、Si-C鍵或Si-O-C鍵的有機鏈以形成聚矽氧烷、聚碳矽烷及聚矽烷、以及有機聚合物。
此前驅物材料亦可依使用的型式、任何反應物氣體的存在以及其他的反應條件，在以不同的量形成多種型式的非-聚合材料。此非-聚合材料可為無機或有機。例如，在使用有機-矽化合物為前驅物材料與一含氧反應氣體組合時，此非-聚合材料可包括氧化矽，如SiO、SiO2及混合價數數的氧化物SiOx。當以一含氮反應氣體沉積時，此非-聚合材料可包括氮化矽(Si3N4)。其他可能形成的非-聚合材料包括矽氧乙炔及矽氧氮化物。
前驅物材料可與在PE-CVD製程中和前驅物材料反應的反應氣體共同使用。在PE-CVD製程中使用的反應氣體為在此項技術域已知的且多種反應氣體為適用的，包括含氧氣體(例如，氧氣、臭氧、水)及含氮氣體(例如，氨)。此反應氣體可以用於改變在反應混合物中存在的化學元素之化學計量比例。例如，當一矽氧烷前驅物材料為使用含氧或氮-反應氣體，此反應氣體將改變在反應混合物中矽及碳相對氧或氮的化學計量比例。此在反應混合物中不同化學元素(例如，矽、碳、氧、氮)間的化學計量關係可在數種方式中變化。一方式為改變在反應中前驅物材料或反應氣體的濃度。另一方式為改變前驅物材料或反應氣體流入反應中的流速。又一方式為改變在反應中使用之前驅物材料或反應氣體的型式。
在反應混合物中改變元素的化學計量比例可影響沉積混成層中聚合以及非-聚合材料的性質與相對量。例如，一矽氧烷氣體可與不同量的氧組合以調整在混成層中非-聚合材料相對於聚合材料的量。藉由增加氧相對於矽或碳的化學計量比例，可增加非-聚合材料的量，如氧化矽。相似地，藉由減少氧的化學計量比例，可增加含矽與碳-聚合材料的量。混成層的組成物亦可藉由調整其他反應條件而變化。例如，在PE-CVD的例子中，可變化製程參數RF功率及頻率、沉積壓力、沉積時間時以及氣體流速。
發明人已決定沿通透障壁膜與下層元件間之介面的濕氣擴散為大於經通透障壁膜材料總體的濕氣擴散。因此，藉由提供通透障壁膜可減緩沿通透障壁/元件介面的濕氣，發明人已發現一顯著延長OLED儲存壽命的方式。沿通透障壁/元件介面的擴散在本文中亦為“側向介面擴散”。且，在本文中，“通透”及“擴散”於全文為可交換使用。
第1(a)圖顯示三張底部發光OLED(BOLED)在加速儲存壽命測試期間之像素發光區的照片，其說明一黑色片由週圍向像素中心延伸。此由沿通透障壁膜/元件介面的濕氣與氧擴散造成。此三照片說明在65℃及85%相對濕度於t=0(測試開始)以及在1,128小時與3,004小時BOLED之發光或主動區。觀察到像素的發光區逐步減少。若劣化是由障壁膜厚度大量通透造成，則在發光區逐漸出現多個黑點。在此處不是這樣，發明人注意到僅有在發光區出現的黑點生長緩慢且所有的劣化來自於邊緣。對此最合理的解釋為劣化是濕氣與氧沿障壁與基材介面的通透或側向擴散之結果。此接近像素中心的小黑點為由障壁層封裝之最初OLED的瑕疵且在加速測試期間沒有生長。此說明經由通透障壁膜主體的濕氣與氧之通透為足夠的低且此障壁膜足以保護像素免於經由通透障壁膜主體的濕氣與氧擴散之不良效果。
在第1(b)圖中，在障壁封裝透明OLED(TOLED)與BOLED試樣(一TOLED及二BOLED)中每一四像素之主動區域的平均與在65℃及85%相對濕度之加速儲存壽命條件的時間作圖。在第1(b)圖中的註記“te,x”為指延遲時間，此為濕氣沿障壁與基材間介面通透達到元件主動區所需要的時間。在濕氣達到元件邊緣前，沿介面行進，元件的主動區保留接近100%的最初大小。一旦濕氣達到在元件中的主動區，在主動區的收縮開始。由顯示於第1(a)及(b)圖的結果，發明人推斷在65℃與85%相對濕度約一年的保存無經由障壁膜的大量通透。
發明人先前已確定以氧化矽-矽氧烷聚合物系混成通透障壁膜封裝的OLED顯示在65℃及85%相對濕度下為大於7,500小時的儲存壽命。P.Mandlik等人於2008年著之“A single-layer permeation barrier for organic light-emitting displays”，Applied Physics Letters，vol. 92，no.10，第103309頁。發明人已確定已混成通透障壁封裝的OLED之劣化為經由濕氣與氧沿通透障壁與OLED基材的介面之測向擴散發生。此介面具有在65℃與85%相對濕度下等於10-8至10-7cm2/s的濕氣擴散係數之聚合物特性，其接近於矽氧烷聚合物的濕氣擴散係數。經由混成通透障壁膜主體的濕氣通透之相似計算可得到10-15cm2/s或更少之擴散係數值，對應於一估算的10-6g/(m2‧day)或更少之水蒸氣穿透率(WVTR)。因此，濕氣與氧沿介面的通透比經混成通透障壁膜材料主體的通透快。通透的機制及不同擴散係數的計算描述可見於2008年P. Mandlik等人著之“Diffusion of atmospheric gases into barrier-layer sealed organic light emitting diodes”，Applied Physics Letters，vol. 93，203306的文獻。
當以沿介面及主體的濕氣擴散係數間約8個量級的光度差異的加速儲存壽命測試OLED可持續超過7,500小時，若通透障壁膜為自沉積開始即具有非常高的密度以使此介面通透可最小化，則OLED的壽命可大幅增加。即使沿介面在濕氣擴散係數的數個量級的光度降低，此可使得OLED在氛圍環境下持續數年(亦即非-加速儲存壽命條件)。
依本發明揭露，發明人已發現一增加接近介於通透障壁膜以及與通透障壁膜接觸的下層表面間之介面區域的通透障壁膜密度之方法，亦即OLED裝置或基材的表面。此可藉由在沉積與下層表面接觸之通透障壁膜的最初部份或區域的期間降低通透障壁膜的生長速率而達成。較低的生長速率在通透障壁膜沉積製程開始導致增加的成核密度，且接著增加的成核密度造成較低孔隙度、較高密度的膜之生長。
第2圖顯示在封裝OLED試樣(a)、(b)、(c)、(d)及(e)上的加速儲存壽命測試結果的作圖。保留開啟OLED像素的%與曝露至在85%相對濕度下65℃的加速儲存壽命條件之小時數函數作圖。用於測試試樣的不同障壁膜沉積條件顯示於下表1中。
試樣(a)為一對照試樣且為一以玻璃封裝的BOLED基材。試樣(b)及(c)分別為BOLED及TOLED基材，且以在高生長速率7.5A/sec與間歇性沉積作用沉積產生的較低密度障壁膜之混成通透障壁膜封裝。為了防止OLED在沉積製程中受到熱損害，此沉積作用在停止一特定間隔以使元件冷卻。此製程稱之為間歇性沉積作用。試樣(d)及(e)為BOLED基材分別以較低生長速率3.6與2.4A/sec與較長、連續的沉積作用沉積產生的較高密度障壁膜之混成通透障壁膜封裝。
在表1中列出的試樣使用10：1緩衝氧化物蝕刻(BOE)進行蝕刻以瞭解其相對密度。BOE蝕刻速率列於表1中。10：1的BOE為一濕化學蝕刻方法以蝕刻無機膜。使用10%HF的去離子水溶液以NH4F維持pH值。一較高蝕刻速率說明該試樣具有比具較低蝕刻速率之試樣為低的密度。列於表1的試樣為以BOE速率為特而不是以CF4-O2電漿反應性離子蝕刻速率，因為發明人僅可取得BOE速率。然而，若可取得CF4-O2電漿反應性離子蝕刻速率，則在膜試樣間藉由BOE速率表現的相對密度關係為相同。
如第2圖可見，在約2,000小時後，因為在玻璃封裝中使用的乾燥吸收劑飽和，對照試樣(a)經由損失所有的像素而快速劣化。試樣(b)及(c)比玻璃封裝對照組(a)性能較佳，但仍遭受因側面介面擴散造成的劣化。此試樣可目視檢測主動區的劣化。相反地，較高的密度障壁膜試樣(d)及(e)比試樣(b)及(c)性能佳。此因為較低生長速率、較高密度增加使用壽命，試樣(d)及(e)對於在濕氣與氧的介面擴散降低2至6的因數。此可由量測此些試樣的延遲時間而獲得。延遲時間與擴散係數成反比。對於以低生長速率膜封裝的OLED之延遲時間比以高生長速率膜延遲時間封裝的OLED獲得者少2至6倍。延遲時間與擴散係數間的關係在P. Mandlik等人於2008年著作之“Diffusion of atmospheric gases into barrier-layer sealed organic light emitting diodes”，Applied Physics Letters，vol. 93，203306中解釋。
前述結果顯示OLED當以較高的密度混成通透障壁封裝時可延長儲存壽命。前述結果顯示通透障壁密度及因此由混成通透障壁封裝的OLED之儲存壽命可藉由改變混成通透障壁膜的沉積條件而增加，特別是在沉積期間障壁膜之生長速率。
對於經由成核及生長機制生長的薄膜，為了形成具有厚度d之整合且連續的膜層，在沉積製程開始的成核密度必需為Nd~1/d 2。此意指對於1010/cm2的成核密度，當膜達到100nm的厚度時，膜成為連續的。在成為一連續層前，膜保留孔洞性且因此一對於通透障壁為不需要的可通透性。藉由增加沉積製程的成核密度，連續膜可在一較薄的膜厚度達成。以一較慢之生長速率的混成通透障壁膜，成核密度增加且此膜比一較快生長速率膜更早達到連續，因為其介面擴散變緩慢。當所有有的成長核聚集且形成一密實膜，此膜成為連續且整合。在此階段前，在不同的核間具有不變的某些孔隙度，其促進通透。此意指當生成膜較快成為連續時，此膜的孔洞部份之範圍較小且通透的障壁會較高。
第2圖顯示試樣(c)具有比試樣(b)長的儲存壽命。此差異顯示可歸因於OLED的陰極材料。此混成通透障壁膜在相同的條件下皆沉積在OLED試樣(b)及(c)上，唯一的差異在於試樣(b)中陰極為蒸發鋁，同時試樣(c)的陰極為蒸發鈣，接著以銦鋅氧化物(IZO)濺鍍。已知沉積在生長似鑽石膜前藉由化學氣相沉積(CVD)一濺鍍膜增加CVD似鑽石膜的成核密度。因此，一可推測當在濺渡IZO上沉積時比當在蒸發鋁上沉積時此混成通透障壁膜的成核密度較高。接著，在混成通透障壁下具有濺渡IZO陰極的OLED試樣(c)之濕氣與氧的側介面擴散比在混成通透障壁下具有蒸發鋁陰極的OLED試樣(b)者慢。
除了膜生長速率之效用及在混成通透障壁膜下提供濺渡陰極層，有另一參數可在通透障壁膜沉積期間助於增加成核密度且因此使濕氣與氧的側介面擴散最小化。某些例子為增加基材表面温度、電壓偏、或在實際膜生長前藉由電子或離子衝擊的預處理基材。
增加基材温度提供動能以活化物種、增加用於薄膜生長之分子的吸收可能性、降低生長速率，因此助於增加膜密度。較高基材温度亦提供生長物種具有適當的能量以在幫助膜生長時移至基材的表面。此表面運動促進多重成核位置，再次增加膜密度。施用電偏壓增加能量，此可使進入的離子在基材於生長膜上自身撞擊。此楔入製程亦增加膜密度。藉由電子或離子衝擊的預處理基材表面增加表面在原子級的表面粗糙度，藉此提供更多數目的成核位置，因而助於增加膜密度。為了測試混成通透障壁膜，以混成通透障壁層封裝底部發射及透明OLED(BOLED及TOLED)。
BOLED具有厚的鋁陰極以及TOLED具有薄的MgAg陰極。下表3描述沉積在二種型式OLED的膜。
在BOLED上生長的膜由沉積具270nm高密度膜之第一積材接著沉積400nm高生長速率膜組成。此系統接著允許冷卻。在第一積材頂部生長的6個積材由120nm高密度膜以及600nm高生長速率膜在彼此交替間隔中冷卻組成。TOLED使用相似的製程，除了在TOLED試樣為將13個雙層積材沉積在第一雙層積材頂部。
第3圖及第4圖顯示一系列在表3中封裝之BOLED以及TOLED的照片，其於85℃以及85%相對濕度的温度-濕度測試持續期間間隔取得。此元件貯存於温度-濕度腔室且取出進行光度測量。二元件的主動區在此條件下貯存500小時後接近100%，此滿足目前業界對OLED可接受的最嚴格儲存壽命要求。
當二不相似材料彼此設置緊密接觸時，此接觸可造成應力的上升，特別是在二材料間的介面。因此，在特定實施例中，控制混成通透障壁層的殘餘內部應力以減少在混成通透障壁層中應力-引起的瑕疵產生，如破損、孔洞、翹曲或剝層。一控制混成通透障壁層內部應力的方式為調整沉積條件。
一內部應力的精密控制為在玻璃、不銹鋼箔或膜膠基材上製造之OLED的障壁膜之沉積作用中一重要的因素。過度的抗張應力可能折斷障壁膜及下層元件，同時過度的壓縮應力可導致翹曲剝層。在由PE-CVD沉積的薄膜中不匹配的應力主要由三個因素造成，(1)膜的不規則結構(在下段中解釋)；(2)在膜與基材間熱膨脹係數(CTE)的差異，及(3)在膜與基材間濕度膨脹係數(CHE)的差異。不匹配的應力在膜與基材間產生不匹配的應變。不匹配的應變(ε M )的主要組成為(1)固有應變(ε bi )、(2)熱應變(ε th ))以及(3)濕度應變(ε h )，
ε M =ε bi +ε th +ε h 　(1)
固有應變(ε bi )依材料系統且沉積條件而定。在PE-CVD中，反應物種持續插入膜中。此製程可視為楔入製程。固有應變依插入物種的頻率及大小而定。此二因素可由製程條件而定。當膜在一增温下沉積且接著回至室温時，逐漸產生內部應變(ε th )。熱應變(ε th )由下式定義，
ε th =(α f -α s )×(T dep -T room )　(2)
其中α f 以及α s 為膜與基材的CTEs。
濕度應變(ε h )由下式定義，
ε h =-(β f -β s )×%RH　(3)
其中β f 及β s 為膜以及基材的CHEs且%RH為相對濕度。
回應不匹配應變，在基材上的膜結構變形。此結構的變形依膜與基材的楊氏係數(Y)及厚度(d)而定。楊氏係數與厚度(Y‧d)乘積決定膜與基材的相對機械強度。當Y s ‧d s >>Y f ‧d f ，基材主導且膜配合。當薄膜沉積於硬基材如玻璃或Si時，則為此情況。因此，膜中雙軸應力上升造成結構彎曲成一具大曲率半徑(R)的球冠，其可由史氏方程式(Stoney equation)(Eq.4)描述
其中及為基材與膜的雙軸彈性係數。當膜向內時，曲率半徑(R)視為正值，亦即膜在抗張應變，當膜為壓縮應變時為負值。
當膜及基材具有可比較強度時，Y s ‧d s Y f ‧d f ，不適用簡單的史氏方程式。在此狀況時，結構彎曲成一圓柱狀，其曲率半徑R為一非常複雜的表現式呈現，但對於基材及膜的相似分布比例(Poisson ratios)可由史氏方程式(Stoney equation)(Eq. 5)估算，
在方程式5中，為曲度的改變。混成通透障壁膜的楊氏係數為~67.5GPa而DuPontTM 200E聚亞胺基材為~5.3GPa。基材厚度為50μm。因而，對1μm的障壁膜厚度，膜與基材的機械強度為可比得上的。相似的分布比例(Poisson rations)可使用史氏方程式(Stoney equation)(Eq. 5)。
障壁膜的固有應力可經由重置史氏方程式(Stoney equation)(Eq. 5)且使用其計算應力而非應變來計算。此修飾的方程式(Eq.6)提供固有應力為，
在些膜中的固有應力及因而的固有應變可藉由改變沉積參數而改變。一旦已知此些趨勢，易於在薄膜中設定一特定內部應力。沉積在OLED上的通透障壁膜結構厚度為4-6μm。對於一數微米厚的通透障壁膜，精密控制內部應力特別重要。在經PE-CVD沉積的膜之固有應力可藉由沉積功率、沉積壓力、整體氣體流速、RF放電頻率、電極間間的距離、在沉積期間基材的温度以及在沉積後的退火温度控制。
元件基材(125μm厚的-E聚亞胺基材)的曲率半徑R在混成通透障壁膜沉積前在壓縮方向大致約6.5cm且在沉積後在壓縮方向減少至約2.5cm。咸信以混成通透障壁膜結構密封在一基材上的OLED元件之最終複合結構不會比此半徑更彎曲以防止混成通透障壁膜結構在加速儲存壽命温度-濕度測試期間由OLED元件剝離。
使用前述史氏方程式(Stoney equation)(Eq.6)，對順應的基材有效，在沉積於125μm厚-E聚亞胺基材上的1μm厚的混成通透障壁膜結構在壓縮方向之適當內部應力計算為σi~700MPa。依本發明的一實施例，期待對於1μm厚的積材限制堆疊之混成通透障壁結構的內部應力至<1GPa。
第5圖顯示一有機電子元件100的部份剖面圖，如一覆蓋混成通透障壁膜結構110的OLED。有機電子元件100包含一配置在基材150上的OLED主體140，其中該OLED主體140以具有本發明混成通透障壁組成物之混成通透障壁膜結構110封裝。混成通透障壁膜結構110為一含有直接沉積在OLED主體140上的低蝕刻速率區域L及一沉積在低蝕刻速率區域L上的高蝕刻速率區域H之雙層積材。
第6圖顯示一有機電子元件100的另一實施例之剖面圖，其中該混成通透障壁膜結構110a包含複數個封裝OLED主體140的雙層積材20、30。混成通透障壁膜結構110a包含一直接沉積在OLED主體140上的第一雙層積材20以及可具有一或一以上的額外雙層積材30沉積在第一雙層積材20頂部。
在第5及6圖顯示的雙層積材，雙層積材的每一者包含一具有對應於第一CF4-O2電漿反應性離子蝕刻速率的組成物之低蝕刻速率區域L以及一具有對應於第二CF4-O2電漿反應性離子蝕刻速率的組成物之高蝕刻速率區域H。
較佳地，第二CF4-O2電漿反應性離子蝕刻速率為大於第一CF4-O2電漿反應性離子蝕刻速率至少1.2因數且較佳為介於1.2至5間。如一實例，第一CF4-O2電漿反應性離子蝕刻速率為少於65nm/min且第二CF4-O2電漿反應性離子蝕刻速率為大於80nm/min。在本文中使用的“CF4-O2電漿反應性離子蝕刻速率”係指使用一CF4-O2電漿反應性離子蝕刻製程得到的蝕刻速率，其在45nm/min的速率可蝕刻熱生長的SiO2。此處使用的CF4-O2電漿反應性離子蝕刻速率為薄膜試樣的相對密度指示。較高蝕刻速率顯示薄膜的較低密度。因此，低蝕刻速率區域L比高蝕刻速率區域H具有較高密度。
如前述討論，混成通透障壁膜結構110、110a具有包含一聚合材料及一非-聚合材料的均質混合物的混成通透障壁組成物，其中該混合物由單一前驅物材料產生。如前文描述，低蝕刻速率區域L及高蝕刻速率區域H為使用單一前驅物材料利用PE-CVD製程沉積。然而，調整製程參數以得到適當的生長速率而使此二區域之每一者產生的適當密度。低蝕刻速率區域L以比高蝕刻速率區域H較低的生長速率沉積，故低蝕刻速率區域L以具有比高蝕刻速率區域H為更高密度的混成通透障壁膜材料層形成。因為此二區域在不同生長速率沉積，因此，預期基本組成物化學計量的比例，在二區域L及H之每一者中的聚合材料對非-聚合材料的比例為不同。然而，此不會改變在二區域L及H之每一者中的聚合材料與非-聚合材料之混合物的均勻性。
低蝕刻速率區域L可具有介於5nm至1000nm間的厚度且較佳為不少於5nm以提供做為介面擴散障壁的足夠總體以及功能。在混成通透障壁膜結構110具有一或一以上額外雙層積材30沉積在第一雙層積材20頂部的實施例中，在第一雙層積材20中的低蝕刻速率區域L厚度可介於250nm至1000nm間。在一較佳實施例中，在第一雙層積材20中的低蝕刻速率區域L厚度為~250nm±5nm。~250nm±5nm的厚度允許覆蓋可能存在於被封裝OLED元件表面的大部份粒子污染物，同時確保低蝕刻速率區域L的固有應力不會太高。
如前述討論，對於低蝕刻速率區域L，固有應力或內部應力為高且該內部應力隨膜厚度增加。且，低蝕刻速率區域L的厚度較佳限制至使元件壽命期間低蝕刻速率區域L由下層表面(電子元件及/或基材)的剝離最小化。發明人發現對於具有混成通透障壁組成物的通透障壁膜，低蝕刻速率區域L預期的最大厚度為~1000nm±10nm。
依本發明的一態樣，雖然低蝕刻速區域L藉由降低側介面擴散提供主要的通透障壁功能，但為了減弱低蝕刻速率區域L的內部應力，通透障壁膜結構110、110a可包含一雙層膜結構，其中一高蝕刻速率區域H為與低蝕刻速率區域L成對。如顯示於第6圖，混成通透障壁膜結構110a可具有由一或一以上的雙層積材20、30形成之積材結構。低蝕刻速率區域L以及高蝕刻速率區域H在混成通透障壁膜結構110的積材結構中交替。
在雙層積材的每一層中，高蝕刻速率區域H對低蝕刻速率區域L的厚度比例可為0.5至20。低蝕刻速率區域L的厚度為至少5nm以確保低蝕刻速率區域L足夠的厚，故側介面擴散的保護可最佳化。然而，參考第6圖的實施例，在第一雙層積材20上提供之額外的雙層積材30，為了內部應力的弱化功能，低蝕刻速率區域L保持一最小厚度，同時高蝕刻速率區域H為最大化。在一實施例中，在附加的雙層積材30中高蝕刻速率區域H對低蝕刻速率區域L的厚度比例為約1至20且較佳為5至20。
在一實施例中，至少一額外雙層積材30的低蝕刻速率區域L具有介於5nm至75nm間厚度且較佳介於25nm至75nm間。在一實施例中，高蝕刻速率區域H具有一介於300nm至400nm間的厚度。
在一雙層積材結構(20或30)內的低蝕刻速率區域L及高蝕刻速率區域H藉由使用一前驅物材料、一有機-矽化合物在一含氧反應氣體中無任何中斷下的連續PE-CVD沉積作用沉積。在第一雙層積材20的沉積作用完成後，亦即在約400-500nm膜之後，冷卻基材以防止對元件140的任何熱傷害。在基材冷卻後，接著一或一以上的雙層積材30以低蝕刻速率區域L(25-75nm)開始沉積，接著一較厚的高蝕刻速率區域H(300-400nm)。在依續的雙層積材30中提供一較薄的低蝕刻速率區域L可在雙層積材之每一者間提供機械安定性及預防剝離。
雖然二區域L及H在一PE-CVD製程腔中以連續製程使用一前驅物材料沉積，高蝕刻速率區域H使用比低蝕刻速率區域L高的生長速率沉積。預期的膜生長速率藉由調整PE-CVD參數達成。下文表4顯示一PE-CVD製程配方的實施例，其係用於製造蝕刻速率區域L及高蝕刻速率區域H。低蝕刻速率區域L使用較低的HMDSO及O2流速與較短的電極距離沉積。另一方面，高蝕刻速率區域H使用較高的HMDSO及O2流速與較長的電極距離沉積。如前述，氣體流速的降低助於膜生長速率的降低並造成較高的膜密度。且，較小的電極距離增加電漿的密度，其有助於增加膜密度。反之亦同於高蝕刻速率區域H。如表4的最右一欄可見，區域L之CF4-O2電漿反應性離子蝕刻速率最接近熱生長SiO2膜(45nm/min)者而區域H之CF4-O2電漿反應性離子蝕刻速率為高於任一者。如前述討論，雖然低蝕刻速率區域L需要提供某些最小厚度以提供如介面擴散障壁之足夠的總體及功能，其需要限制低蝕刻速率區域L的厚度以使低蝕刻速率區域L自下層表面的剝離最小化。因此，在顯示於表4之二PE-CVD製程參數間的轉變為快速完成，故二區域L與H的厚度可相當精準的控制。此導致低蝕刻速率區域L的組成物轉變至高蝕刻速率區域H的組成物為突然且分明的，其中區域L與H組成物對應於其各自的CF4-O2電漿反應性離子蝕刻速率。
增加沉積RF功率導致在能量電子的密度增加及增加電極被離子撞擊。在恒定壓力及氣體餵入速率下以能量的增加，生長速率增加在高功率的整平。在功率更增加可能導致經由離子引起生長速率降低而對膜的增進剝蝕。高沉積功率促進單體分裂並增加活化物積的氧化作用而使得膜更似SiO2。由一低流速開始，在一特定沉積功率及壓力，在餵入HMDSO與O2(恒定氣體流比例)速率的最初增加將增加導致在高蝕刻速率(較低密度)區域的生長速率。但若氣體流速更增加，因為活化物種在反應器內的小佇留時間而使生長速率降低。使用一W/FM複合參數以監控沉積製程，其中W為沉積功率，F為氣體流速以及M為莫耳質量。增加W/FM則增加在單體充足或能量不足區域的沉積速率。以參數的更增加，則生長速率的達到平衡且接著在單體不足區域降低實質。在單體充足區域，限制單體的分裂且因而增加的W/FM參數增加活化單體增加生長速率的分量。當參數更進一步的增加，經由衝擊電子的剝離成為更主動的飽和生長，且實質上當衝擊離子的能量變的太高，生長速率下降。因為在反應器中單體以及活化物種的濃度之異質性，基材的位置影響電漿聚合膜的生長及沉積。若極間距離太大，則一在電極間電場特定施用電位將太弱而不能賦予電子足夠的能量以防止單體分子高效率的分裂。在膜生長速率上的製程參數效用之細節可由Prashant Mandlikk在普林斯頓大學電機工程學系的博士論文“A Novel Hybrid Inorganic-Organic Single later Barrier for Organic Light-Emitting Diodes”瞭解。
依本發明的另一態樣，堆疊之混成通透障壁膜結構可做為用來設置電子元件於其上的表面、電子元件的覆蓋或二者。第7圖顯示此一結構的範例。一依本發明的堆疊混成通透障壁層結構162沉積在基材150上。一電子元件140，如一OLED本體(包括電極)，為沉積在堆疊混成通透障壁層結構162的表面上。另一堆疊混成通透障壁層結構164接著沉積於電子元件140全部以覆蓋之。此第二堆疊的混成通透障壁層結構164沉積於電子元件140上為一共形塗層。就其本身而言，除了覆蓋電子元件140的頂部，通透障壁結構亦可向下延伸至元件140側邊並接觸第一堆疊混成通透障壁層結構162的表面。在此方式，電子元件140在二混成通透障壁層結構162、164間密封。混成通透障壁層結構162、164具有相同於前述混成通透障壁層結構110的結構。
於前述的實施例為做為範例說明。本發明的範圍僅由下列申請專利範圍限制。
20．．．第一雙層積材
30．．．另外的雙層積材
100．．．有機電子元件
110、110a．．．通透障壁膜結構
110．．．混成通透障壁膜結構
140．．．電子元件(OLED主體)
150．．．基材
162、164．．．堆疊的混成通透障壁層結構
L．．．低蝕刻速率區域
H．．．高蝕刻速率區域
第1(a)圖顯示底部發光OLED在加速儲存壽命測試期間之像素發光區的照片，其說明一經由沿元件與通透障壁膜介面的濕氣與氧通透造成之黑色片生長。
第1(b)圖顯示在障壁封裝透明OLED(TOLED)與BOLED試樣中每一四像素之主動區域的平均與在65℃及85%相對濕度之加速儲存壽命條件的時間作圖。
第2圖顯示在封裝OLED試樣進行65℃以及85%相對濕度的加速儲存壽命測試之結果作圖。
第3圖顯示顯示於85℃以及85%相對濕度的加速儲存壽命測試期間於不同時間取得之BOLED主動區的一系列照片。
第4圖顯示於85℃以及85%相對濕度的加速儲存壽命測試期間於不同時間取得之TOLED主動區的一系列照片。
第5圖顯示一依本發明實施例的混成通透障壁膜結構封裝之OLED的部份概要剖面圖。
第6圖顯示第5圖結構的更詳細圖。
第7圖顯示本發明另一實施例的封裝OLED之概要剖面圖。

Claims (33)

  1. 一種具有一混成通透障壁組成物的通透障壁膜結構，該通透障壁膜結構包含：一或一以上的雙層膜，其中該雙層膜各包含：一第一區域，其具有對應一第一CF4-O2電漿反應性離子蝕刻速率之第一組成物；及一第二區域，其具有對應一第二CF4-O2電漿反應性離子蝕刻速率之第二組成物，其中該第二CF4-O2電漿反應性離子蝕刻速率以一倍率大於該第一CF4-O2電漿反應性離子蝕刻速率，該倍率係超過1.2。
  2. 如申請專利範圍第1項之通透障壁膜結構，其中該第二CF4-O2電漿反應性離子蝕刻速率係以一倍率大於該第一CF4-O2電漿反應性離子蝕刻速率，該倍率在1.2至5之間。
  3. 如申請專利範圍第1項之通透障壁膜結構，其中該第二區域對第一區域的厚度比例係介於0.5至20之間。
  4. 如申請專利範圍第1項之通透障壁膜結構，其中該混成通透障壁組成物包括一含有一聚合材料與一非聚合材料的均質混合物，其中該混合物係由一單一前驅物材料產生。
  5. 如申請專利範圍第4項之通透障壁膜結構，其中該聚合材料為矽氧聚合物且該非聚合材料包含一或一以上的矽氧化物，其中該均質混合物係藉由一在含氧反應氣體中的有機矽化合物之電漿增強化學氣相沉積作用而沉積。
  6. 如申請專利範圍第5項之通透障壁膜結構，其中該矽氧化物包含一或一以上的SiO、SiO2以及混合價數的氧化物SiOx。
  7. 如申請專利範圍第5項之通透障壁膜結構，其中該有機矽化合物為矽氧烷。
  8. 如申請專利範圍第7項之通透障壁膜結構，其中該矽氧烷化合物為六甲基二矽氧烷或二甲基矽氧烷之一者。
  9. 如申請專利範圍第4項之通透障壁膜結構，其中該聚合材料為矽氧聚合物且該非聚合材料為矽氮化物，其中該均質混合物係藉由一在含氮反應氣體中的有機矽化合物的電漿增強化學氣相沉積作用而沉積。
  10. 如申請專利範圍第9項之通透障壁膜結構，其中該有機矽化合物為矽氧烷。
  11. 如申請專利範圍第10項之通透障壁膜結構，其中該矽氧烷化合物為六甲基二矽氧烷或二甲基矽氧烷之一者。
  12. 一種具有一混成通透障壁組成物的通透障壁膜結構，該通透障壁膜結構包含：一或一以上的雙層膜，其中該雙層膜各包含：一具有CF4-O2電漿反應性離子蝕刻速率小於65nm/min的第一區域；以及一具有CF4-O2電漿反應性離子蝕刻速率大於80nm/min的第二區域。
  13. 如申請專利範圍第12項之通透障壁膜結構，其中該第二區域對第一區域的厚度比例係介於0.5至20之間。
  14. 如申請專利範圍第12項之通透障壁膜結構，其中該混成通透障壁組成物包括一含有一聚合材料與一非聚合材料的均質混合物，其中該混合物係由一單一前驅物材料產生。
  15. 如申請專利範圍第14項之通透障壁膜結構，其中該聚合材料為矽氧聚合物，且該非聚合材料包含一或一以上的矽氧化物。
  16. 如申請專利範圍第15項之通透障壁膜結構，其中該矽氧化物包含一或一以上的SiO、SiO2以及混合價數的氧化物SiOx。
  17. 如申請專利範圍第15項之通透障壁膜結構，其中該有機矽化合物為矽氧烷。
  18. 如申請專利範圍第17項之通透障壁膜結構，其中該矽氧烷化合物為六甲基二矽氧烷或二甲基矽氧烷之一者。
  19. 如申請專利範圍第14項之通透障壁膜結構，其中該聚合材料為矽且該非聚合材料為矽氮化物。
  20. 如申請專利範圍第19項之通透障壁膜結構，其中該有機矽化合物為矽氧烷。
  21. 如申請專利範圍第20項之通透障壁膜結構，其中該矽氧烷化合物為六甲基二矽氧烷或二甲基矽氧烷之一者。
  22. 一種設在一基材上的有機電子元件，其包含：一種具有一混成通透障壁組成物的通透障壁膜結構，該通透障壁膜結構係塗覆於該有機電子元件上，該通透障壁膜結構包含：一或一以上的雙層膜，其中該雙層膜各包含：一第一區域，其具有對應一第一CF4-O2電漿反應性離子蝕刻速率之第一組成物；及一第二區域，其具有對應一第二CF4-O2電漿反應性離子蝕刻速率之第二組成物，其中該第二CF4-O2電漿反應性離子蝕刻速率係以一倍率大於該第一CF4-O2電漿反應性離子蝕刻速率，該倍率係超過1.2。
  23. 如申請專利範圍第22項之有機電子元件，其中該第二CF4-O2電漿反應性離子蝕刻速率係以一倍率大於該第一CF4-O2電漿反應性離子蝕刻速率，該倍率在1.2至5之間。
  24. 如申請專利範圍第22項之有機電子元件，其中該第二區域對第一區域的厚度比例係介於0.5至20之間。
  25. 如申請專利範圍第22項之有機電子元件，其中該混成通透障壁組成物包括一含有一聚合材料與一非聚合材料的均質混合物，其中該混合物係由一單一前驅物材料產生。
  26. 如申請專利範圍第25項之有機電子元件，其中該聚合材料為矽氧聚合物，且該非聚合材料包含一或一以上的矽氧化物。
  27. 如申請專利範圍第26項之有機電子元件，其中該矽氧化物包含一或一以上的SiO、SiO2以及混合價數的氧化物SiOx。
  28. 如申請專利範圍第26項之有機電子元件，其中該有機矽化合物為矽氧烷。
  29. 如申請專利範圍第28項之有機電子元件，其中該矽氧烷化合物為六甲基二矽氧烷或二甲基矽氧烷之一者。
  30. 如申請專利範圍第25項之有機電子元件，其中該聚合材料為矽氧聚合物，且該非聚合材料為矽氮化物。
  31. 如申請專利範圍第30項之有機電子元件，其中該有機矽化合物為矽氧烷。
  32. 如申請專利範圍第31項之有機電子元件，其中該矽氧烷化合物為六甲基二矽氧烷或二甲基矽氧烷之一者。
  33. 如申請專利範圍第22項之有機電子元件，更包含一與通透障壁膜結構直接接觸的電極層，其中該電極層為一濺渡金屬膜。
TW100132995A 2010-09-21 2011-09-14 供裝置及基材封裝用的通透障壁 TWI656671B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/886,994 US8766240B2 (en) 2010-09-21 2010-09-21 Permeation barrier for encapsulation of devices and substrates
US12/886,994 2010-09-21

Publications (2)

Publication Number Publication Date
TW201232867A TW201232867A (en) 2012-08-01
TWI656671B true TWI656671B (zh) 2019-04-11

Family

ID=45816928

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100132995A TWI656671B (zh) 2010-09-21 2011-09-14 供裝置及基材封裝用的通透障壁

Country Status (7)

Country Link
US (1) US8766240B2 (zh)
EP (1) EP2619814B1 (zh)
JP (1) JP5893627B2 (zh)
KR (2) KR20180018843A (zh)
CN (1) CN103140952B (zh)
TW (1) TWI656671B (zh)
WO (1) WO2012040006A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101833658B1 (ko) 2008-05-07 2018-02-28 더 트러스티즈 오브 프린스턴 유니버시티 전자 장치들 또는 다른 물품들 위의 코팅들에 사용하기 위한 혼성 층들
KR101931174B1 (ko) * 2012-03-22 2019-03-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
WO2015061656A1 (en) * 2013-10-24 2015-04-30 Universal Display Corporation Flexible permation barrier system deposited in a single process and having ultralow permeability and low mechanical stress over its service life
TW201522696A (zh) * 2013-11-01 2015-06-16 應用材料股份有限公司 使用遠端電漿ｃｖｄ技術的低溫氮化矽膜
US9869013B2 (en) 2014-04-25 2018-01-16 Applied Materials, Inc. Ion assisted deposition top coat of rare-earth oxide
JP6383682B2 (ja) * 2015-02-26 2018-08-29 富士フイルム株式会社 有機エレクトロルミネッセンス装置
GB2539231B (en) * 2015-06-10 2017-08-23 Semblant Ltd Coated electrical assembly
US11751426B2 (en) * 2016-10-18 2023-09-05 Universal Display Corporation Hybrid thin film permeation barrier and method of making the same
GB201621177D0 (en) 2016-12-13 2017-01-25 Semblant Ltd Protective coating
CN107634154B (zh) * 2017-09-20 2020-02-07 武汉华星光电半导体显示技术有限公司 一种oled薄膜封装方法、结构及oled结构
US11038153B2 (en) * 2019-01-15 2021-06-15 Applied Materials, Inc. Methods for HMDSO thermal stability
JP7671696B2 (ja) * 2019-03-12 2025-05-02 ラム リサーチ コーポレーション 独立して調節可能な台座を用いるマルチステーション半導体処理
CN121175451A (zh) * 2023-04-06 2025-12-19 无限纳米技术公司 具有双层布置的涂层

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098647A1 (en) * 2001-11-27 2003-05-29 Silvernail Jeffrey Alan Protected organic optoelectronic devices
TW200824496A (en) * 2006-11-01 2008-06-01 Univ Princeton Multilayered coatings for use on electronic devices or other articles
US20080237181A1 (en) * 2006-11-01 2008-10-02 Trustees Of Princeton University Hybrid layers for use in coatings on electronic devices or other articles

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5654084A (en) 1994-07-22 1997-08-05 Martin Marietta Energy Systems, Inc. Protective coatings for sensitive materials
EP1145338B1 (en) * 1998-12-16 2012-12-05 Samsung Display Co., Ltd. Environmental barrier material for organic light emitting device and method of making
US6573652B1 (en) 1999-10-25 2003-06-03 Battelle Memorial Institute Encapsulated display devices
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
JP5020425B2 (ja) * 2000-04-25 2012-09-05 Ａｚエレクトロニックマテリアルズ株式会社 微細溝をシリカ質材料で埋封する方法
US6881447B2 (en) 2002-04-04 2005-04-19 Dielectric Systems, Inc. Chemically and electrically stabilized polymer films
JP4147008B2 (ja) 2001-03-05 2008-09-10 株式会社日立製作所 有機ｅｌ素子に用いるフィルム及び有機ｅｌ素子
KR100413450B1 (ko) 2001-07-20 2003-12-31 엘지전자 주식회사 표시소자의 보호막 구조
US6765351B2 (en) * 2001-12-20 2004-07-20 The Trustees Of Princeton University Organic optoelectronic device structures
US6743524B2 (en) 2002-05-23 2004-06-01 General Electric Company Barrier layer for an article and method of making said barrier layer by expanding thermal plasma
US7015640B2 (en) 2002-09-11 2006-03-21 General Electric Company Diffusion barrier coatings having graded compositions and devices incorporating the same
US6664576B1 (en) * 2002-09-25 2003-12-16 International Business Machines Corporation Polymer thin-film transistor with contact etch stops
US7510913B2 (en) * 2003-04-11 2009-03-31 Vitex Systems, Inc. Method of making an encapsulated plasma sensitive device
US20050023974A1 (en) * 2003-08-01 2005-02-03 Universal Display Corporation Protected organic electronic devices and methods for making the same
WO2005051525A1 (en) 2003-11-25 2005-06-09 Polyvalor, Limited Partnership Permeation barrier coating or layer with modulated properties and methods of making the same
US7075103B2 (en) 2003-12-19 2006-07-11 General Electric Company Multilayer device and method of making
US20080074048A1 (en) * 2006-05-25 2008-03-27 Washington, University Of Electroluminescent device having a surfactant-coated cathode
CN101553599A (zh) * 2006-11-01 2009-10-07 普林斯顿大学理事会 用于电子器件或其它制品上的多层涂层
US20080102223A1 (en) 2006-11-01 2008-05-01 Sigurd Wagner Hybrid layers for use in coatings on electronic devices or other articles

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030098647A1 (en) * 2001-11-27 2003-05-29 Silvernail Jeffrey Alan Protected organic optoelectronic devices
TW200824496A (en) * 2006-11-01 2008-06-01 Univ Princeton Multilayered coatings for use on electronic devices or other articles
US20080237181A1 (en) * 2006-11-01 2008-10-02 Trustees Of Princeton University Hybrid layers for use in coatings on electronic devices or other articles

Also Published As

Publication number Publication date
CN103140952B (zh) 2016-03-02
WO2012040006A3 (en) 2012-05-31
EP2619814B1 (en) 2023-05-24
US8766240B2 (en) 2014-07-01
KR102023206B1 (ko) 2019-09-19
KR20130108354A (ko) 2013-10-02
EP2619814A4 (en) 2017-11-22
EP2619814A2 (en) 2013-07-31
TW201232867A (en) 2012-08-01
JP2013541813A (ja) 2013-11-14
KR20180018843A (ko) 2018-02-21
US20120068162A1 (en) 2012-03-22
WO2012040006A2 (en) 2012-03-29
JP5893627B2 (ja) 2016-03-23
CN103140952A (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
TWI656671B (zh) 供裝置及基材封裝用的通透障壁
TWI514641B (zh) 用於電子裝置或其他物件上之塗層中之混合層
US9252391B2 (en) Hybrid layers for use in coatings on electronic devices or other articles
KR101135775B1 (ko) 캡슐화 필름의 투과율 향상 방법
US8901015B2 (en) Method for depositing an inorganic encapsulating film
US20130333835A1 (en) Process for manufacturing gas permeation barrier material and structure
US9525155B2 (en) Gas and moisture permeation barriers
US20110290551A1 (en) Protective structure enclosing device on flexible substrate
US20130337259A1 (en) Gas permeation barrier material
TW201347260A (zh) 電子裝置的邊緣阻隔薄膜
Xiao et al. The improvement of thin film barrier performances of organic–inorganic hybrid nanolaminates employing a low-temperature MLD/ALD method
Lee et al. Defect-sealing of Al2O3/ZrO2 multilayer for barrier coating by plasma-enhanced atomic layer deposition process
KR20140130016A (ko) 초극유연성 봉지 박막
Yun et al. Water vapor transmission rate property of SiNx thin films prepared by low temperature (< 100° C) linear plasma enhanced chemical vapor deposition
WO2013188613A1 (en) Gas permeation barrier material
Visser et al. Thin film encapsulation
WO2013157770A1 (ja) 無機膜を用いた水分透過防止膜の製造方法、無機膜を用いた水分透過防止膜及び電気、電子封止素子
KR102782191B1 (ko) 유연 봉지 구조체 및 이를 포함하는 전자 장치
WO2023189516A1 (ja) ガスバリアフィルム及びガスバリアフィルムの製造方法