[go: up one dir, main page]

TWI655773B - 異質接面雙極性電晶體、電子系統和製造異質接面雙極性電晶體的方法 - Google Patents

異質接面雙極性電晶體、電子系統和製造異質接面雙極性電晶體的方法 Download PDF

Info

Publication number
TWI655773B
TWI655773B TW104101406A TW104101406A TWI655773B TW I655773 B TWI655773 B TW I655773B TW 104101406 A TW104101406 A TW 104101406A TW 104101406 A TW104101406 A TW 104101406A TW I655773 B TWI655773 B TW I655773B
Authority
TW
Taiwan
Prior art keywords
layer
gallium arsenide
indium
emitter
phosphide
Prior art date
Application number
TW104101406A
Other languages
English (en)
Other versions
TW201530759A (zh
Inventor
提姆斯Ｓ 翰德森
希拉Ｋ 赫特
Original Assignee
美商三胞半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商三胞半導體公司 filed Critical 美商三胞半導體公司
Publication of TW201530759A publication Critical patent/TW201530759A/zh
Application granted granted Critical
Publication of TWI655773B publication Critical patent/TWI655773B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/281—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H10W20/057—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Bipolar Transistors (AREA)
  • Engineering & Computer Science (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本發明揭露的實施例描述了一種積體電路(IC)元件的裝置、方法和系統。所述IC元件包括作為射極磊晶結構的一部分之擴散控制層。所述IC元件可利用共同金屬化方案，以同時形成射極接觸和基極接觸。其他實施例也可以被描述及/或要求保護。

Description

異質接面雙極性電晶體、電子系統和製造異質接面雙極性電晶體的方法
本發明揭露的實施例一般涉及積體電路和異質接面雙極性電晶體的領域，更具體地講，涉及用於異質接面雙極性電晶體的射極接觸磊晶結構和歐姆接觸的形成。
異質接面雙極性電晶體(HBT)一般是利用在射極及/或基極接觸與下面的磊晶層之間的歐姆接觸。較佳地，這些歐姆接觸呈現低電阻和顯著的熱穩定性。用於以砷化鎵(GaAs)為基礎的HBT中的射極接觸，低電阻可以藉由確保在接觸金屬及n+砷化銦鎵(InGaAs)層之間有足夠的接觸來實現。熱穩定性可以藉由控制及/或限制接觸金屬擴散到半導體磊晶結構而得到改善。
傳統上，射極接觸一直需要利用與基極接觸相比不同的金屬化方案，以實現針對這兩種類型的接觸之低電阻和熱穩定性。這可能需要分別的處理操作，以形成射極接觸和基極接觸。
本發明的第一態樣相關於一種裝置，包括：砷化鎵(GaAs)基極層；形成在所述砷化鎵基極層上的磷化銦鎵(InGaP)射極層；形成在所述InGaP射極層上的射極磊晶結構，包括：砷化銦鎵(InGaAs)層；以及形成在所述InGaAs層上的擴散控制層；與所述GaAs基極層或所述InGaP射極層中的至少一個耦合的基極接觸；以及與所述擴散控制層耦合的射極接觸。
本發明的第二態樣相關於一種方法，包括：提供基板，其包括砷化鎵(GaAs)基極層、在所述GaAs基極層上的磷化銦鎵(InGaP)射極層、砷化銦鎵(InGaAs)層以及在所述InGaAs層上的擴散控制層；選擇性地去除材料，以暴露所述InGaP射極層的至少一部分；以及執行金屬化製程，以同時形成基極接觸和射極接觸。
本發明的第三態樣相關於一種方法，包括：形成砷化鎵(GaAs)基極層；在所述GaAs基極層上形成磷化銦鎵(InGaP)射極層；形成砷化銦鎵(InGaAs)層；以及在所述InGaAs層上形成擴散控制層。
本發明的第四態樣相關於一種系統，包括：收發器，用於發送和接收射頻(RF)信號；以及異質接面雙極性電晶體(HBT)，併入於所述收發器內或與所述收發器耦合，所述HBT包括：砷化鎵(GaAs)基極層；形成在所述GaAs基極層上的磷化銦鎵(InGaP)射極層；形成在所述InGaP射極層上的射極磊晶結構，包括：砷化銦鎵(InGaAs)層；以及形成在所述InGaAs層上的擴散控制層；與所述GaAs基極層或所述InGaP射極層中的至少一個耦合的基極接觸；以及與所述擴散控制層耦合的射極接觸。
100‧‧‧IC元件
102‧‧‧p+型砷化鎵基極層
104‧‧‧n型InGaP射極層
106‧‧‧n+型GaAs層
108‧‧‧漸變的n+型InGaAs層
110‧‧‧n+型InGaAs層
112‧‧‧n+型InGaP層
114‧‧‧射極堆疊
200‧‧‧IC元件
202‧‧‧p+型砷化鎵基極層
204‧‧‧n型InGaP射極層
206‧‧‧n+型GaAs層
208‧‧‧漸變的n+型InGaAs層
210‧‧‧n+型InGaAs層
212‧‧‧n+型GaAs層
214‧‧‧n+型InGaAs層
216‧‧‧超晶格
218‧‧‧射極堆疊
300‧‧‧IC元件
302‧‧‧p+型砷化鎵基極層
304‧‧‧n型InGaP射極層
306‧‧‧n+型GaAs層
308‧‧‧漸變的n+型InGaAs層
310‧‧‧n+型InGaAs層
312‧‧‧n+型InGaP層
314‧‧‧基極接觸
316‧‧‧第一Pt層
318‧‧‧Ti層
320‧‧‧第二Pt層
322‧‧‧Au層
324‧‧‧射極接觸
326‧‧‧第一Pt層
328‧‧‧Ti層
330‧‧‧第二Pt層
332‧‧‧Au層
400‧‧‧方法
404-426‧‧‧步驟
500‧‧‧方法
504-516‧‧‧步驟
600‧‧‧系統
602‧‧‧功率放大器模組
604‧‧‧收發器
606‧‧‧天線開關模組
608‧‧‧天線結構
610‧‧‧功率調節器
實施例將透過結合附圖與下面的詳細描述而很容易理解。為了便於理解本文的描述，類似的元件符號表示類似的結構元件。實施例以舉例的方式說明，而不是作為在附圖的圖的限制。
圖1概要地說明了根據各種實施例的磊晶結構。
圖2概要地說明了根據各種實施例的包括超晶格的磊晶結構。
圖3概要地說明了根據各種實施例的異質接面雙極性電晶體的一部分。
圖4是用於製造根據各種實施例的積體電路元件的方法的流程圖。
圖5是用於製造根據各種實施例的積體電路元件的接觸的方法的流程圖。
圖6概要地說明了包括根據各種實施例的IC元件之示例性系統。
本發明揭露的實施例提供了用於諸如，例如，以砷化鎵(GaAs)為基礎的異質接面雙極性電晶體(HBT)之積體電路(IC)元件的磊晶結構、製造方法以及系統。
在下面的詳細描述中，參考了形成本文一部分的附圖，其中類似的元件符號始終指示類似的部分，並且透過圖示實施例的方式來顯示，其中本案公開的主題可以在此實施例的情況下實施。但是應該理解的是，也可以利用其他實施例，並且結構上或邏輯上的改變可以在不脫離本 公開的範圍下執行。因此，下面的詳細描述不應被認為具有限制意義，並且實施例的範圍藉由所附申請專利範圍書及其等效物來限定。
對於本發明揭所露的目的，片語“A及/或B”是指(A)、(B)或(A和B)。對於本發明所揭露的目的，片語“A、B及/或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
本文可以使用片語“在一實施例中”或“在實施例中”，其可以各自指一個或多個相同或不同的實施例。此外，關於本發明的實施例中使用的用語“包括”、“包含”、“具有”及類似用語是同義的。
用語“與…耦合”，連同其衍生用語，可在本文中使用。“耦合”可以表示下文的一個或多個。“耦合”可以意味著兩個或更多的元件直接物理或電接觸。然而，“耦合”還可以意味著兩個或更多的元件彼此間接地接觸，但仍彼此協作或相互作用，並且可能意味著一個或多個其它元件在所述要被彼此連接的元件之間耦合或連接。
在各種實施例中，片語“形成在第二層上的第一層”可以意味著形成在第二層之上的第一層，以及第一層的至少一部分可以與第二層的至少一部分直接接觸(例如，直接地物理及/或電接觸)或間接接觸(例如，具有一個或多個其他層在所述第一層和第二層之間)。
圖1概要地說明了根據各種實施例的IC元件100的一部分之磊晶結構。所述IC元件100可以是，例如，HBT元件。
所述IC元件100可以被製造在基板(未示出)上，諸如GaAs基板。所述IC元件100可以包括額外的結構或層，其包括但不限於，集極、子集極及/或緩衝層。為了清楚起見，僅示出與射極堆疊114和下層基極層 102相關聯的層。雜質可以被添加到用來形成各種層的材料以改變其電特性。這就是所謂的摻雜，並且可以造成過量的電子(n型摻雜)或電洞(p型摻雜)。字母“n”和“p”被用於表示適度摻雜的材料，然而“n+”和“p+”是用來表示高摻雜的材料。所述IC元件100可以包括可磊晶沉積在基板或其它層上的p+型砷化鎵基極層102。射極堆疊114可以形成在p+型砷化鎵基極層102上。
形成在p+型砷化鎵基極層102上的射極堆疊114可以包括形成一個以上的異質接面/異質結構之不同材料系統的磊晶沉積層。射極堆疊114可以原位(in situ)形成。即，射極堆疊114可以在製造裝置(例如，腔室)中形成於p+型砷化鎵基極層102上，在此製造裝置中，所述射極堆疊114的構成層(例如，磊晶成長)可以在不將p+型砷化鎵基極層102或相關的基板從製造裝置除去下形成。在射極堆疊114形成之前，p+型砷化鎵基極層102可以藉由類似的技術而形成在基板或其他層上。所述p+型砷化鎵基極層102可以具有500和1200埃之間的厚度。如本文所使用的，層的厚度是指在基本上垂直於所述p+型砷化鎵基極層102的主表面的方向上(視為圖1的垂直高度)的所述層的維度。雖然顯示了p+型砷化鎵基極層102，但也可以使用其它基極層材料。
在一些實施例中，IC元件100的射極堆疊114可以包括n型磷化銦鎵(InGaP)射極層104。所述n型InGaP射極層104可以具有各為50%莫耳分率的銦和鎵，因此可以被指定為In0.5Ga0.5P。所述n型InGaP射極層104可以具有300至500埃之間的厚度。
在一些實施例中，IC元件100的射極堆疊114可以包括n+ 型GaAs層106。所述n+型GaAs層106可以形成在n型InGaP射極層104上。所述n+型GaAs層106可以具有500埃或以上的厚度。
在一些實施例中，IC元件100的射極堆疊114可以包括漸變的n+型砷化銦鎵(InGaAs)層108。漸變的n+型InGaAs層108可以形成在n+型GaAs層106上。漸變的n+型InGaAs層108可以具有100和1000埃之間的厚度。漸變的n+型InGaAs層108可以具有InxGa1-xAs的結構，其中x在漸變的n+型InGaAs層108的厚度上從0改變至0.5或以上，使得x=0鄰近n+型GaAs層106，並且X=0.5鄰近n+型InGaAs層110。舉例來說，x可以從鄰近n+型GaAs層的x=0變化到鄰近n+型InGaAs層110的0.4和0.7之間的值。這可以提供從n+型GaAs層106到n+型InGaAs層110的結構轉變。
在一些實施例中，IC元件100的射極堆疊114可以包括n+型砷化銦鎵(InGaAs)層110。所述n+型InGaAs層110可以形成在漸變的n+型InGaAs層108上。所述n+型InGaAs層110可以具有100和1000埃之間的厚度。所述n+型InGaAs層110可以具有各為50%莫耳分率的銦和鎵，因此可以被指定為In0.5Ga0.5As。
在典型的GaAs異質接面雙極性電晶體中，射極接觸可以直接形成在n+型InGaAs層110上。這通常以兩種方式中的一種來完成。第一種利用諸如鈦鎢(TiW)或鎢矽(WSI)的高熔點金屬接觸與n+型InGaAs層110接觸，其中諸如鈦/鉑/金(Ti/Pt/Au)層疊的金屬層添加於n+型InGaAs層110上。另一種典型射極接觸形成技術可以利用淺合金接觸。這可以包括直接形成在n+型InGaAs層110上的鈦/鉑/金或鉑/鈦/鉑/金(Pt/Ti/Pt/Au) 的金屬層。與後面將討論的用來形成基極接觸的金屬化方案不同，射極接觸的Ti層或第一層的Pt必須是淺的，一般在50埃左右，以防止不必要的擴散。較厚的第一金屬層，例如與基極金屬化接觸方案有關的那些金屬，可能導致Ti或Pt在n+型InGaAs層110之外擴散。這種增加的擴散可能會導致一個或兩個增加的電阻及/或降低的熱穩定性。因此，典型的技術可能需要個別的製程操作，以形成射極接觸結構和基極接觸結構。根據本案公開內容的射極堆疊可以允許典型地與形成基極接觸相關聯的相同金屬化方案使用於同時形成發射極和基極接觸兩者。這可能通過減少所需的製程操作的總數來導致和製造相關的成本和時間的降低。
在一些實施例中，IC元件100的射極堆疊114可以包括n+型InGaP層112。所述n+型InGaP層112可以形成在n+型InGaAs層110上。所述n+型InGaP層112可以用作為擴散控制層以在形成射極接觸結構的過程中控制Pt或其他金屬的擴散，如下面更詳細地討論。在n+型InGaP層112可以具有300至500埃之間的厚度。相似於n型InGaP射極層104，n+型InGaP層112可以具有各為50%莫耳分率的銦和鎵，因此可以被指定為In0.5Ga0.5P。在一些實施例中，n+型InGaP層112可以具有基本上等於所述n型InGaP射極層104的厚度。以n+型InGaP層112可以提供對例如Pt擴散的金屬擴散相同的自然限制之這種方式，當形成射極接觸而沒有在n+型InGaAs層110之外的不想要的金屬擴散，從而利用允許更厚的金屬層(例如第一Pt層)之n型InGaP射極層104。對此下面參照圖3進行更詳細地討論。雖然示出為InGaP，也可以使用其它材料以達到類似的擴散控制。例如，可以使用一層砷化鎵、磷化銦(InP)、砷化銦鋁(InAlAs)、砷化鋁鎵(AlGaAs)或其 它III-V族材料來替代InGaP，以提供類似於n+型InGaP層112的擴散控制。它也可以增加n+型InGaAs層110的厚度，以防止會導致較高的射極接觸電阻之金屬擴散到漸變的n+型GaAs層108或n+型GaAs層106的狀況。
圖2概要地說明了根據各種實施例的IC元件200的一部分的磊晶結構。所述IC元件200可以是例如HBT元件。所述IC元件200可以是類似於關於圖1描述的IC元件100，除了採用超晶格結構來代替如n+型InGaP層112的單一擴散控制層進而可以用來控制金屬擴散之外。
IC元件200可以被製造在基板(未示出)上，例如GaAs基板。所述IC元件200可以包括額外的結構或層，包括但不限於，集極、子集極及/或緩衝層。為了清楚起見，僅示出與射極堆疊218和下層基極層202相關聯的層。所述IC元件200可以包括可磊晶沉積在基板或其它層上的p+型砷化鎵基極層202。射極堆疊218可以形成在p+型砷化鎵基極層202上。所述p+型砷化鎵基極層202可以是基本上類似於上面參照圖1討論的p+型砷化鎵基極層102。
在一些實施例中，IC元件200可以包括射極堆疊218，它類似於參考圖1所述的射極堆疊114。例如，射極堆疊218可以包括n型InGaP射極層204，其可以基本上類似於參考圖1的先前討論所述的n型InGaP射極層104。射極堆疊218也可以包括n+型GaAs層206，其可以基本上類似於參照圖1如前所述的n+型GaAs層106。射極堆疊218也可以包括漸變的n+型InGaAs層208，其可以基本上類似於參照圖1如前所述的漸變的n+型InGaAs層108。射極堆疊218可以進一步包括n+型InGaAs層210，其可以基本上類似於參照圖1如前所述的n+型InGaAs層110。所述層202-210各 自可以是基本上類似於如關於圖1前述的其對應部分，並且可以具有如前面所討論的尺寸和結構。
在一些實施例中，IC元件200可以包括超晶格結構216，以控制金屬擴散。超晶格216可以由第一材料和第二材料的交替層來製成。例如，超晶格216可以包括具有一個或多個中間的n+型InGaAs層214之一個或多個n+型GaAs層212。超晶格216可以用作擴散控制層，其類似於如上所述的n+型InGaP層112。雖然示為單一的n+型GaAs層212和單一的n+型InGaAs層214，但是交替層的任何數量可以包括在IC元件200中。在一個實施例中，超晶格216可以包括四個周期，其中每個周期可以包含的n+型GaAs層212以及n+型InGaAs層214，每個具有約50埃的厚度。在這種排列中，超晶格216將總共有八個層，並且厚度約為400埃。其它材料和層的其它量值和厚度也可以使用。例如，在一些實施例中，所述n+型GaAs層212可以藉由磷化銦、砷化銦鋁、InGaP、砷化鋁鎵或其它III-V族材料的n+型層來代替。層的數量和厚度可以調整，以防止在金屬化製程期間沉積的Pt在n+型InGaAs層210之外擴散。維持在n+型InGaAs層210中的Pt擴散界面(diffusion front)是渴望的，因為它可以導致用於發射極接觸的電阻降低和熱穩定性增加。
圖3概要地說明了根據各種實施例的IC元件300。所述IC元件300可以是例如HBT元件。所述IC元件300可以包括類似於與圖1的相對於IC元件100的那些討論的一系列的層。雖然顯示來自圖1的層結構的上下文，但是圖3的概念同樣地適用於圖2的超晶格的排列。
IC元件300可以包括一系列的層302-312；這些層可以對應 於圖1的層102-112，並且可以具有相似於圖1的層102-112的結構和厚度。所述IC元件300也可以包括一個或多個基極接觸314和一個以上的射極接觸324。每個基極接觸314和射極接觸324可以通過單一的金屬化製程而同時形成。如同這種基極接觸314和射極接觸324可以具有相同系列的金屬層。
基極接觸314可以包括第一Pt層316。第一Pt層316可以形成在n型InGaP射極層304上，使得其擴散通過所述n型InGaP射極層304並且與p+型砷化鎵基極層302相接觸。Ti層318可以形成在第一Pt層316上。第二Pt層320可以形成在Ti層318上。Ti層318可以防止第二Pt層320擴散到第一Pt層316。Au層322可以形成在第二Pt層320上。這種Pt/Ti/Pt/Au金屬化方案可以提供具有足夠的熱穩定性的低電阻接觸。如先前所討論的，用於基極接觸的Pt/Ti/Pt/Au金屬化方案不是傳統上用於形成射極接觸，因為Ti或Pt中的較淺的底層是必要的，因為過量的Pt擴散會導致不可接受的高電阻及/或低的熱穩定性的相關問題。因此，儘管可能已使用了相同系列的層，但是不同製造操作可能是必要的，以便形成相對於基極接觸的不同厚度的射極接觸。n+型InGaP層312或其它的替代物，諸如圖2的超晶格216以及前面所討論的其它材料，允許相同的Pt/Ti/Pt/Au金屬化方案使用於形成射極接觸324同時形成基極接觸314。
射極接觸324可以包括第一Pt層326。第一Pt層326可以形成在n+型InGaP層312層上，並且可以擴散通過n+型InGaP層312以與n+型InGaAs層310接觸。控制擴散使得Pt擴散界面位在n+型InGaAs層310，會導致根據需要的具有高的熱穩定性的低電阻接觸。如先前所討論的，在一些實施例中，n+型InGaP層312的厚度可以約等於n型InGaP射極層304 的厚度。在這些實施例中，基極接觸314的第一Pt層316的擴散可以大約等於所述射極接觸324的第一Pt層326的擴散。
射極接觸324可以進一步包括形成在第一Pt層326上的Ti層328。射極接觸324還可以包括形成在Ti層328上的第二Pt層330，以及形成在第二Pt層330上的Au層332。射極接觸324的層326-332可以透過與形成基極接觸324的層316-322的同一金屬化製程來形成。共用金屬化製程的使用以形成射極接觸324和基極接觸314兩者可以藉由消除個別的射極接觸製造操作而減少製造操作的次數，節省了時間和/或金錢。
圖4說明了根據各實施例的用於製造如IC元件100、200或300的IC元件的方法400的流程圖。
方法400開始於形成GaAs基極層的步驟404。這可以包括形成諸如圖1-3的102、202或302的p+型砷化鎵基極層。可以使用任何合適的技術，包括但不限於，藉由分子束磊晶(MBE)、原子層磊晶(ALE)、化學束磊晶(CBE)及/或金屬有機物化學氣相沉積(MOCVD)的磊晶沉積，以形成參照方法400所討論的各種層。
方法400可以繼續步驟408的GaAs基極層上形成InGaP射極層。這可以包括形成例如圖1-3的104、204或304的n型InGaP射極層。
方法400可以包括在步驟412的形成InGaAs層。這可以包括形成例如圖1-3的110、210或310的n+型InGaAs層。其他操作可以是製造過程中的一部分，但為了清楚起見而不特別關於方法400討論。例如，製造方法可以包括包括n+型GaAs層(例如106、206或306)、漸變的n+型InGaAs層(如108、208或308)以及集極、子集極或緩衝層之額外層的形 成。
方法400可以包括步驟416的在InGaAs層上形成擴散控制層。這可以包括形成例如圖1和3的112或312的n+型InGaP層，或參照圖2所討論的超晶格216。
方法400可以包括步驟420的選擇性地去除材料，以暴露InGaP射極層的一部分。這可以包括在蝕刻操作(稱為射極平台蝕刻)或其他合適的材料去除技術。這還可以包括圖案化或遮罩操作，諸如光微影操作，以允許InGaP射極層在某些區域被暴露，而不在其他區域暴露。此操作可以去除例如114或218的射極堆疊的一個或多個層，以製備用於如314的基極接觸形成的結構。
方法400可以包括步驟424的應用遮罩以定義基極和射極接觸區域。這可以包括InGaP射極層的暴露部分上定義一個或多個基極接觸區域以及在所述擴散控制層上定義一個或多個射極接觸區域。可以使用任何合適的遮罩技術來執行此操作。
方法400可以包括步驟426的執行金屬化製程，以形成基極和射極接觸。所述操作可以使用包括金屬濺射或蒸發操作的任何合適的技術來執行。這可能包括一個或多個金屬層的形成，並且可以對應於參考圖3所討論的基極接觸314和射極接觸324的形成。在一些實施例中，這可以包括形成第一Pt層、Ti層、第二Pt層和Au層。單一金屬化製程中，諸如Pt/Ti/Pt/Au方案可以用於同時形成基極和射極接觸兩者。
圖5說明用於執行金屬化製程以形成諸如圖3的314和324的基極和射極接觸之方法500的流程圖。所述方法500可以對應於結合上面 討論的方法400的步驟426操作之金屬化製程。
所述方法500開始於步驟504的第一Pt層形成在使InGaP射極層的一部分上和擴散控制層的一部分上。這可以包括形成圖3的第一Pt層316和326。在InGaP射極層上形成的第一Pt層的部分可以與基極接觸(如314)相關聯，而在擴散控制層上形成的第一Pt層的部分可以與射極接觸(如324)相關聯。針對步驟504、508、512和516中每一個，可以使用包括濺射操作的任何合適的技術。
方法500可以繼續在步驟508中的形成Ti層在第一Pt層上。這可以包括形成圖3的Ti層318和328。Ti層可以用於防止以下討論的第二Pt層的擴散。
方法500還可以包括在步驟512中的第二Pt層形成在鈦層上。這可以包括形成圖3的第二Pt層320和330。
方法500還可以包括在步驟516中的Au層形成在第二Pt層上。這可以包括形成圖3的Au層322和332。
各種操作被依次描述為多個分立的操作，這種方式是最有助於理解所要求保護的主題內容。然而，描述的順序不應該被解釋為暗示這些操作一定是以此順序關係。尤其是，這些操作可以不以呈現的順序來執行。描述的操作可以與所述的實施例不同的順序來執行。各種額外的操作可以被執行及/或所描述的操作可以在額外的實施例中省略。
IC元件，例如IC元件100、200或300，可以併入各種裝置和系統。雖然貫穿圖6的顯示為100，但是與本文所描述的技術一致的任何IC元件，包括不限於，IC元件200和/或300，可以替代IC元件100。示例 性系統600的框圖被示於圖6。如所示，系統600包括功率放大器(PA)模組602，其可以是在一些實施例中的射頻(RF)功率放大器模組。系統600可以包括收發器604，其與示出的功率放大器模組602耦合。功率放大器模組602可以包括IC元件，例如，在此描述的IC元件100。
所述功率放大器模組602可以接收來自收發器604的RF輸入信號RFin。功率放大器模組602可以放大所述RF輸入信號RFin，以提供RF輸出信號RFout。RF輸入信號RFin和RF輸出信號RFout都可以是傳送鏈的一部分，其分別在圖6中藉由Tx-RFin和Tx-RFout指示。
放大的RF輸出信號RFout可以經由天線結構608被提供給天線開關模組(ASM)606，其導致RF輸出信號RFout的空中下載(over-the-air，OTA)傳輸。ASM 606還可以經由天線結構608來接收RF信號並且沿著接收鏈來將所接收的RF信號Rx耦合到收發器604。在一些實施例中，收發器604可以附加地/備選地包括例如，低雜訊放大器中的IC元件100。
在各種實施例中，天線結構608可以包括適於RF信號的OTA傳輸/接收的一個或多個定向和/或全向天線，包括，例如，偶極天線、單極天線、貼片天線、環形天線、微帶天線或任何其它類型天線。
在一些實施例中，系統600可以包括功率調節器610，其附加地/備選地包括IC元件，諸如IC元件100。功率調節器610可以與系統600的各種組件耦合，並且提供電源到系統600的各種組件，其中各種組件例如，但不限於，功率放大器模組602和收發器604。在這些實施例中，IC元件100可以提供用於包括功率調節應用的功率開關應用之有效的開關元 件，諸如，例如交流(AC)-直流(DC)轉換器、DC-DC變換器、DC-AC轉換器和類似物。
在各種實施例中，系統600可以是特別使用於在高射頻功率和頻率的功率放大器。例如，所述系統600可以是適合於地面和衛星通信、雷達系統以及可能在各種工業和醫療應用中任何一個或多個。更具體地，在各種實施例中，系統600可以是雷達元件、衛星通信裝置、行動手持元件、蜂窩式電話基地台、廣播無線電或電視放大器系統中所選定的一個。
儘管為了描述的目的，某些實施例已在本文被圖示和描述，但是各種替換和/或等效實施例或計算以實現相同目的的執行方式可以代替示出和描述的實施例，而不脫離本公開內容的範圍。本申請案意圖涵蓋本文所討論的實施例的任何改編或變化。因此，顯然意圖的是本文所描述的實施例僅藉由申請專利範圍及其等效物來限定。

Claims (19)

  1. 一種異質接面雙極性電晶體，包括：砷化鎵(GaAs)基極層；形成在所述砷化鎵基極層上的磷化銦鎵(InGaP)射極層；形成在所述磷化銦鎵射極層上的射極磊晶結構，包括：砷化銦鎵(InGaAs)層；以及形成在所述砷化銦鎵層上的擴散控制層；與所述砷化鎵基極層或所述磷化銦鎵射極層中的至少一個耦合的基極接觸；以及與所述擴散控制層耦合的射極接觸，其中所述擴散控制層包括超晶格結構，其具有第一材料和第二材料的交替層。
  2. 根據申請專利範圍第1項的異質接面雙極性電晶體，其中所述基極接觸和所述射極接觸具有共同金屬化結構。
  3. 根據申請專利範圍第2項的異質接面雙極性電晶體，其中所述共同金屬化結構包括：第一鉑(Pt)層；形成在所述第一鉑層上的鈦(Ti)層；形成在所述鈦層上的第二鉑層；以及形成在所述第二鉑層上的金(Au)層。
  4. 根據申請專利範圍第3項的異質接面雙極性電晶體，其中所述射極接觸的所述第一鉑層延伸通過所述擴散控制層並且部分延伸進入所述砷化銦鎵層。
  5. 根據申請專利範圍第1項的異質接面雙極性電晶體，其中所述擴散控制層包括磷化銦鎵、砷化鎵、磷化銦(InP)、砷化銦鋁(InAlAs)、砷化鋁鎵(AlGaAs)或砷化銦鎵中至少一個。
  6. 根據申請專利範圍第5項的異質接面雙極性電晶體，其中所述擴散控制層是具有約300到500埃厚度的磷化銦鎵層。
  7. 根據申請專利範圍第5項的異質接面雙極性電晶體，其中所述擴散控制層是磷化銦鎵層，其厚度約等於所述磷化銦鎵射極層的厚度。
  8. 根據申請專利範圍第1項的異質接面雙極性電晶體，其中所述第一材料是砷化銦鎵以及所述第二材料是砷化鎵、磷化銦(InP)、砷化銦鋁(InAlAs)、磷化銦鎵或砷化鋁鎵(AlGaAs)中的一者。
  9. 根據申請專利範圍第1項的異質接面雙極性電晶體，其中所述超晶格結構含有至少三個週期，每個週期包括一層具有厚度約20-100埃之間的所述第一材料以及一層具有厚度約20-100埃之間的所述第二材料。
  10. 根據申請專利範圍第1項的異質接面雙極性電晶體，其中所述射極磊晶結構進一步包括：形成在所述磷化銦鎵射極層上的砷化鎵層；以及形成在所述砷化鎵層上的漸變砷化銦鎵層，其中所述砷化銦鎵層形成在所述漸變砷化銦鎵層上。
  11. 一種電子系統，包括：收發器，用於發送和接收射頻(RF)信號；以及異質接面雙極性電晶體(HBT)，併入於所述收發器內或與所述收發器耦合，所述異質接面雙極性電晶體包括： 砷化鎵(GaAs)基極層；形成在所述砷化鎵基極層上的磷化銦鎵(InGaP)射極層；形成在所述磷化銦鎵射極層上的射極磊晶結構，包括：砷化銦鎵(InGaAs)層；以及形成在所述砷化銦鎵層上的擴散控制層；與所述砷化鎵基極層或所述磷化銦鎵射極層中的至少一個耦合的基極接觸；以及與所述擴散控制層耦合的射極接觸，其中所述擴散控制層包括超晶格結構，其具有第一材料和第二材料的交替層。
  12. 根據申請專利範圍第11項的電子系統，進一步包括功率放大器或功率調節器的至少一個，其中所述功率放大器或所述功率調節器的至少一個包括所述異質接面雙極性電晶體。
  13. 一種製造異質接面雙極性電晶體的方法，包括：提供基板，其包括砷化鎵(GaAs)基極層、在所述砷化鎵基極層上的磷化銦鎵(InGaP)射極層、砷化銦鎵(InGaAs)層以及在所述砷化銦鎵層上的擴散控制層，其中提供所述擴散控制層包括形成包括第一材料和第二材料的交替層來建立超晶格結構；選擇性地去除材料，以暴露所述磷化銦鎵射極層的至少一部分；以及執行金屬化製程，以同時形成基極接觸和射極接觸。
  14. 根據申請專利範圍第13項的方法，其中執行所述金屬化製程包括：在所述磷化銦鎵射極層的暴露部分上和在所述擴散控制層的至少一部分上形成第一鉑(Pt)層； 在所述第一鉑層上形成鈦(Ti)層；在所述鈦層上形成第二鉑層；以及在第二鉑層上形成金(Au)層。
  15. 根據申請專利範圍第13項的方法，進一步包括在執行金屬化製程之前，運用遮罩以至少定義基極接觸區域和射極接觸區域。
  16. 一種製造異質接面雙極性電晶體的方法，包括：形成砷化鎵(GaAs)基極層；在所述砷化鎵基極層上形成磷化銦鎵(InGaP)射極層；形成砷化銦鎵(InGaAs)層；以及在所述砷化銦鎵層上形成擴散控制層，所述擴散控制層包括超晶格結構，所述超晶格結構包括第一材料和第二材料的交替層。
  17. 根據申請專利範圍第16項的方法，其中，形成所述擴散控制層包括形成一層的磷化銦鎵、砷化鎵、磷化銦(InP)、砷化銦鋁(InAlAs)、砷化鋁鎵(AlGaAs)或砷化銦鎵中至少一個。
  18. 根據申請專利範圍第16項的方法，其中，形成所述擴散控制層包括形成磷化銦鎵層，其厚度約等於所述磷化銦鎵射極層的厚度。
  19. 根據申請專利範圍第16項的方法，其中所述第一材料是砷化銦鎵以及所述第二材料是砷化鎵、磷化銦、砷化銦鋁、磷化銦鎵或砷化鋁鎵中的一者。
TW104101406A 2014-01-16 2015-01-16 異質接面雙極性電晶體、電子系統和製造異質接面雙極性電晶體的方法 TWI655773B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/157,096 2014-01-16
US14/157,096 US9231088B2 (en) 2014-01-16 2014-01-16 Emitter contact epitaxial structure and ohmic contact formation for heterojunction bipolar transistor

Publications (2)

Publication Number Publication Date
TW201530759A TW201530759A (zh) 2015-08-01
TWI655773B true TWI655773B (zh) 2019-04-01

Family

ID=53485061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104101406A TWI655773B (zh) 2014-01-16 2015-01-16 異質接面雙極性電晶體、電子系統和製造異質接面雙極性電晶體的方法

Country Status (4)

Country Link
US (2) US9231088B2 (zh)
JP (1) JP6392128B2 (zh)
DE (1) DE102015000189A1 (zh)
TW (1) TWI655773B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231088B2 (en) 2014-01-16 2016-01-05 Triquint Semiconductor, Inc. Emitter contact epitaxial structure and ohmic contact formation for heterojunction bipolar transistor
US10256329B2 (en) * 2015-09-04 2019-04-09 Win Semiconductors Corp. Heterojunction bipolar transistor
US9905678B2 (en) * 2016-02-17 2018-02-27 Qorvo Us, Inc. Semiconductor device with multiple HBTs having different emitter ballast resistances
US10546852B2 (en) * 2018-05-03 2020-01-28 Qualcomm Incorporated Integrated semiconductor devices and method of fabricating the same
JPWO2021214866A1 (zh) * 2020-04-21 2021-10-28

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060237743A1 (en) * 2005-04-21 2006-10-26 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor and method for fabricating the same
US20070158685A1 (en) * 2005-12-13 2007-07-12 Hitachi Cable, Ltd. Transistor epitaxial wafer and transistor produced by using same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260255A (ja) * 1996-02-19 2005-09-22 Sharp Corp 化合物半導体装置及びその製造方法
GB2341974A (en) * 1998-09-22 2000-03-29 Secr Defence Semiconductor device incorporating a superlattice structure
JP3566707B2 (ja) * 2002-03-26 2004-09-15 ユーディナデバイス株式会社 ヘテロ接合バイポーラトランジスタ
US7696536B1 (en) * 2003-08-22 2010-04-13 The Board Of Trustees Of The University Of Illinois Semiconductor method and device
JP2005150531A (ja) * 2003-11-18 2005-06-09 Nec Compound Semiconductor Devices Ltd 半導体装置
JP2006210452A (ja) * 2005-01-26 2006-08-10 Sony Corp 半導体装置
JP2007103925A (ja) * 2005-09-12 2007-04-19 Hitachi Cable Ltd 半導体装置及びその製造方法
US9231088B2 (en) 2014-01-16 2016-01-05 Triquint Semiconductor, Inc. Emitter contact epitaxial structure and ohmic contact formation for heterojunction bipolar transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060237743A1 (en) * 2005-04-21 2006-10-26 Matsushita Electric Industrial Co., Ltd. Heterojunction bipolar transistor and method for fabricating the same
US20070158685A1 (en) * 2005-12-13 2007-07-12 Hitachi Cable, Ltd. Transistor epitaxial wafer and transistor produced by using same

Also Published As

Publication number Publication date
JP2015135966A (ja) 2015-07-27
US20150200284A1 (en) 2015-07-16
US20160049493A1 (en) 2016-02-18
DE102015000189A1 (de) 2015-07-16
TW201530759A (zh) 2015-08-01
US9231088B2 (en) 2016-01-05
JP6392128B2 (ja) 2018-09-19
US9608084B2 (en) 2017-03-28

Similar Documents

Publication Publication Date Title
US10164054B2 (en) Compound semiconductor field effect transistor with self-aligned gate
US20130320349A1 (en) In-situ barrier oxidation techniques and configurations
TWI655773B (zh) 異質接面雙極性電晶體、電子系統和製造異質接面雙極性電晶體的方法
US10147809B2 (en) Semiconductor device
Hwang et al. Very high gain millimeter-wave InAlAs/InGaAs/GaAs metamorphic HEMT's
US20160049502A1 (en) Heterojunction bipolar transistor with blocking layer structure
US9859173B2 (en) Methodologies related to structures having HBT and FET
TWI651854B (zh) 高電子遷移率電晶體、製造高電子遷移率電晶體的方法和電子系統
US10374071B2 (en) Heterojunction bipolar transistor
US20120112243A1 (en) Bipolar and FET Device Structure
US9099518B1 (en) Electrostatic discharge protection device
JP6180082B2 (ja) ＧａＮＨＥＭＴ装置用再成長ショットキー構造
JP2003209125A (ja) 化合物半導体装置とその製造方法、及び高周波モジュール
JP2000100829A (ja) 接合型電界効果トランジスタおよびその製造方法
TWI654768B (zh) 具有異質結構的變容二極體
JP7228701B2 (ja) 半導体デバイスのための局所的トンネリング強化
JPH11251328A (ja) 化合物半導体装置
US8906758B2 (en) Regrown heterojunction bipolar transistors for multi-function integrated devices and method for fabricating the same
JP4364628B2 (ja) 半導体装置の製造方法
JPH11354777A (ja) 高電子移動度トランジスタ、その製造方法、高周波電力増幅器及び移動携帯通信装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees