TWI652779B - 半導體封裝及其製造方法 - Google Patents

Abstract

一種半導體封裝包含一半導體元件，該半導體元件具有一上表面與一側，其中該上表面與該側形成該半導體元件的一角部。該半導體封裝亦包含一橫向凸塊結構位於該側上並且實現該半導體元件的一橫向信號路徑。該半導體封裝另包含一垂直凸塊結構位於該上表面上並且實現該半導體元件的一垂直信號路徑。

Description

半導體封裝及其製造方法

本揭露係關於一種半導體封裝及其製造方法，特別關於一種具有在兩個橫向相鄰元件之間實現橫向信號路徑之橫向凸塊結構的半導體封裝及其製造方法。

半導體元件對於許多現代應用而言是重要的。隨著電子技術的進展，半導體元件的尺寸越來越小，而功能越來越大且整合的電路量越來越多。由於半導體元件的尺度微小化，晶片上覆置晶片(chip-on-chip)技術目前廣泛用於製造半導體元件。在此半導體封裝的生產中，實施了許多製造步驟。

因此，微型化規模的半導體元件之製造變得越來越複雜。製造半導體元件的複雜度增加可能造成缺陷，例如電互連不良、產生裂紋、或是組件脫層。據此，半導體元件之結構與製造的修飾有許多挑戰。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。

本揭露的實施例提供一種半導體封裝，包括具有一上表面與一側的一半導體元件，其中該上表面與該側形成該半導體元件的一角部；以及一橫向凸塊結構，位於該側上且實現該半導體元件的一橫向信號路徑。

在本揭露的一些實施例中，該半導體封裝另包括一垂直凸塊結構，位於該上表面上且實現該半導體元件的一垂直信號路徑，其中該垂直凸塊結構與該橫向凸塊結構分離。

在本揭露的一些實施例中，該橫向凸塊結構自該側橫向延伸。

在本揭露的一些實施例中，該垂直凸塊結構自該上表面垂直延伸。

在本揭露的一些實施例中，該半導體封裝另包括一接墊，位於該側與該橫向凸塊結構之間。

本揭露的另一實施提供一種半導體封裝，包括：一第一半導體元件，具有一第一上表面與一第一側，其中該第一上表面與該第一側形成該第一半導體元件的一第一角部；一第二半導體元件，橫向相鄰於該第一半導體元件，其中該第二半導體元件包括一第二上表面與一第二側，並且該第二上表面與該第二側形成該第二半導體元件的一第二角部；以及一橫向凸塊結構，自該第一側延伸至該第二側並且於該第一半導體元件與該第二半導體元件之間實現一橫向信號路徑。

在本揭露的一些實施例中，該半導體封裝另包括：一封裝件，環繞該第一半導體元件與該第二半導體元件，其中該封裝件的一中間部位於該第一半導體元件與該第二半導體元件之間；其中該橫向凸塊結構橫向延伸跨過該中間部。

在本揭露的一些實施例中，該半導體封裝另包括位於該第一上表面上的一第一凸塊結構，其中該第一垂直凸塊結構與該橫向凸塊結構分離。

在本揭露的一些實施例中，該半導體封裝另包括位於該第二上表面上的一第二凸塊結構，其中該第二垂直凸塊結構與該橫向凸塊結構分離。

在本揭露的一些實施例中，該橫向凸塊結構垂直延伸跨過該第一上表面與該第二上表面。

在本揭露的一些實施例中，該半導體封裝另包括一接墊，位於該第一側與該橫向凸塊結構之間。

本揭露的另一實施提供一種半導體封裝的製造方法，包括：提供一半導體元件，具有一本體區以及與該本體區相鄰的一邊緣區；在該邊緣區中形成一凹部，其中該凹部暴露該本體區的一側；以及在該凹部中形成一橫向凸塊結構，其中該橫向凸塊結構形成於該側上並且實現該半導體元件的一橫向信號路徑。

在本揭露的一些實施例中，半導體封裝的製造方法包括：在該半導體元件的一上表面上形成一遮罩，其中該遮罩具有暴露該邊緣區之一部分的一開孔；以及進行一蝕刻製程，以移除該開孔暴露的該邊緣區之一部分，形成該凹部。

在本揭露的一些實施例中，半導體封裝的製造方法包括：在該凹部中形成一凸塊材料；移除該遮罩；以及進行一熱製程以形成該橫向凸塊結構。

在本揭露的一些實施例中，半導體封裝的製造方法另包括在該熱製程之前，進行一蝕刻製程以增加該凹部的一深度。

在本揭露的一些實施例中，半導體封裝的製造方法另包括在該熱製程之後，自該半導體元件的一底表面進行一研磨製程，以移除該半導體元件的該邊緣區。

在本揭露的一些實施例中，半導體封裝的製造方法包括在該半導體元件的一上表面上形成一遮罩，其中該遮罩具有一開口，暴露該本體區的一部分。

在本揭露的一些實施例中，半導體封裝的製造方法另包括：在該開口中形成一凸塊材料；移除該遮罩；以及進行一熱製程以於該本體區上形成一垂直凸塊結構。

在本揭露的一些實施例中，半導體封裝的製造方法另包括在該半導體元件的一上表面上形成一垂直凸塊結構，實現該半導體元件的一垂直信號路徑。

在本揭露的一些實施例中，半導體封裝的製造方法係整合形成該垂直凸塊結構與該橫向凸塊結構。

本揭露的實施例提供一種具有一橫向凸塊結構的半導體封裝，在未使用一重佈線結構下，於兩個橫向相鄰的半導體元件之間實現該橫向信號路徑。因此，本揭露的半導體封裝之高度小於具有一重佈線結構的半導體封裝之高度。換言之，本揭露的半導體封裝可符合半導體封裝之尺度微小化需求(小尺寸架構)。此外，未使用重佈線結構為半導體封裝製造成本降低的主要因素。

該橫向凸塊結構自該半導體元件之該側的橫向延伸可接觸一橫向相鄰元件的一對應導體；如此，在未使用對應於該重佈線層的一重佈線結構下，實現該半導體元件與該橫向相鄰元件之間的一橫向信號路徑。

上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其 它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

10‧‧‧半導體封裝

11‧‧‧重佈線層

11A‧‧‧傳導線

11B‧‧‧傳導線

11C‧‧‧傳導線

13A‧‧‧半導體晶片

13B‧‧‧半導體晶片

15‧‧‧封裝件

17‧‧‧傳導凸塊

100A‧‧‧半導體封裝

100B‧‧‧半導體封裝

100D‧‧‧半導體封裝

101‧‧‧半導體基板

103A‧‧‧電互連

103B‧‧‧電互連

103C‧‧‧電互連

105A‧‧‧傳導接墊

105B‧‧‧傳導接墊

105C‧‧‧傳導接墊

107A‧‧‧傳導接墊

109‧‧‧遮罩

110A‧‧‧半導體元件

110B‧‧‧半導體元件

110C‧‧‧半導體元件

111‧‧‧上表面

113‧‧‧側

113A‧‧‧側

113B‧‧‧側

114‧‧‧角部

115‧‧‧蝕刻劑

117‧‧‧凸塊材料

121A‧‧‧橫向凸塊結構

121B‧‧‧橫向凸塊結構

121C‧‧‧橫向凸塊結構

121D‧‧‧橫向凸塊結構

123A‧‧‧垂直凸塊結構

130A‧‧‧第一半導體元件

130B‧‧‧第二半導體元件

131A‧‧‧垂直凸塊結構

131B‧‧‧垂直凸塊結構

133A‧‧‧側

133B‧‧‧側

140‧‧‧封裝件

141‧‧‧中間部

1032A‧‧‧垂直傳導接墊

1032B‧‧‧垂直傳導接墊

1032C‧‧‧垂直傳導接墊

1034A‧‧‧傳導插塞

1034B‧‧‧傳導插塞

1034C‧‧‧傳導插塞

1051‧‧‧外側

1053A‧‧‧凹部

1053B‧‧‧凹部

1053C‧‧‧凹部

1091‧‧‧開孔

1093‧‧‧開口

參閱詳細說明與申請專利範圍結合考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。

圖1為剖面示意圖，例示本揭露之比較實施例的半導體封裝。

圖2為剖面示意圖，例示本揭露實施例的半導體封裝。

圖3為剖面示意圖，例示本揭露實施例的半導體封裝。

圖4為剖面示意圖，例示本揭露實施例的半導體封裝。

圖5為流程圖，例示本揭露實施例之半導體封裝的製造方法。

圖6至圖10為示意圖，例示本揭露實施例藉由圖5之方法製造半導體封裝的製程。

圖11至圖15為示意圖，例示本揭露實施例藉由圖5之方法製造半導體封裝的製程。

圖16至圖21為示意圖，例示本揭露實施例藉由圖5之方法製造半導體封裝的製程。

本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。

「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性， 然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。

本揭露係關於一種具有在兩個橫向相鄰元件之間實現橫向信號路徑之橫向凸塊結構的半導體封裝及其製造方法。為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。

圖1為剖面示意圖，例示本揭露之比較實施例的半導體封裝。半導體封裝10包含重佈線層11、位於重佈線層11上的半導體晶片13A與半導體晶片13B、囊封重佈線層11上的半導體晶片13A與半導體晶片13B之封裝件15、以及位於重佈線層11上的複數個傳導凸塊17。在一些實施例中，該等傳導凸塊17位於重佈線層11的上側，而半導體晶片13A與半導體晶片13B位於重佈線層11的下側。

在一些實施例中，藉由重佈線層11中的傳導線11A與該等傳導凸塊17之一實現半導體晶片13A的垂直信號路徑，藉由重佈線層11中的傳導線11B與該等傳導凸塊17之一實現半導體晶片13B的垂直信號路徑，以及於未使用該等傳導凸塊17下，藉由重佈線層11中的傳導線11C實現半導體晶片13A與半導體晶片13B之間的橫向信號路徑。

圖2為剖面示意圖，例示本揭露實施例的半導體封裝100A。在一些實施例中，半導體封裝100A包括具有上表面111與一側113的半導體元件110A、位於該側113上的橫向凸塊結構121A、以及位於該上表面111上方 的垂直凸塊結構123A。在一些實施例中，該上表面111與該側113形成半導體元件110A的角部114。在一些實施例中，第一側113實質垂直於第一上表面111。

在一些實施例中，橫向凸塊結構121A沿著橫向(圖式中的X方向)自半導體元件110A的側113橫向延伸，並且實現半導體元件110A的橫向信號路徑。在一些實施例中，垂直凸塊結構123A沿著垂直方向(圖式中的Z方向)自半導體元件110A的上表面111垂直延伸，並且實現半導體元件110A的垂直信號路徑。在一些實施例中，垂直凸塊結構123A與橫向凸塊結構121A分離。

在一些實施例中，半導體封裝100A包括半導體基板101與電互連103A；半導體基板101可為矽基板、絕緣體上覆半導體(semiconductor-on-insulator，SOI)基板、或包括半導體材料的任何架構；以及電互連103A包括介電材料與由例如Ti、Al、Ni、鎳釩(NiV)、Cu或Cu合金所製成的傳導組件。在一些實施例中，半導體封裝100A包含積體電路(IC)或半導體組件，例如電晶體、電容器、電阻器、二極體、光二極體、熔絲、以及類似物，經配置以進行一或多個功能，其中為了清楚說明，本說明中未繪示該IC與半導體組件。

在一些實施例中，半導體封裝100A的電互連103A包括橫向傳導接墊105A，以及橫向凸塊結構121A位於橫向傳導接墊105A上。在一些實施例中，半導體封裝100A的電互連103A包括傳導接墊107A，並且垂直凸塊結構123A位於傳導接墊107A上。在一些實施例中，橫向傳導接墊105A與傳導接墊107A由鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)、銀(Ag)或其他導電材料製成。

在一些實施例中，橫向凸塊結構121A自半導體元件110A的該側113A之橫向延伸可接觸橫向相鄰元件之對應導體，在未使用對應於圖1所示之重佈線層11的重佈線結構下，實現半導體元件110A與橫向相鄰元件之間的橫向信號路徑。

圖3為剖面示意圖，例示本揭露實施例的半導體封裝100B。圖3所示的半導體封裝100B與圖2所示的半導體封裝100A實質相同，差別在於橫向傳導接墊與橫向凸塊結構的位置。在圖2中，半導體元件110A的橫向傳導接墊105A包埋於側113的左部上，而在圖3中，半導體元件110B的傳導接墊105B藉由電互連103B的傳導組件而實現且位於側113的右部上。在一些實施例中，半導體元件110B的橫向凸塊結構121B垂直延伸跨過上表面111，如圖3所示。

圖4為剖面示意圖，例示本揭露實施例的半導體封裝100D。在一些實施例中，半導體封裝100D包括：第一半導體元件130A；橫向相鄰於第一半導體元件130A的第二半導體元件130B；囊封第一半導體元件130A與第二半導體元件130B的封裝件140；以及在第一半導體元件130A與第二半導體元件130B之間實現橫向信號路徑的橫向凸塊結構121D。在一些實施例中，第一半導體元件130A與第二半導體元件130B可為圖2所示之半導體元件110A或圖3所示之半導體元件110B。

在一些實施例中，橫向凸塊結構121D自第一半導體元件130A的一側133A橫向延伸至第二半導體元件130B的一側133B，並且該側133A面對該側133B。在一些實施例中，封裝件140的中間部141位於第一半導體元件130A與第二半導體元件130B之間，以及橫向凸塊結構121D橫向延伸跨過封裝件140的中間部141。

在一些實施例中，第一半導體元件130A與第二半導體元件130B為單一晶圓的兩個相鄰晶片。在一些實施例中，第一半導體元件130A與第二半導體元件130B為不同晶圓的兩個不同晶片。在一些實施例中，第一封裝100D另包括實現第一半導體元件130A之垂直信號路徑的垂直凸塊結構131A，以及實現第二半導體元件130B之垂直信號路徑的垂直凸塊結構131B。

在一些實施例中，在未使用對應於圖1所示之重佈線層11的重佈線結構下，橫向凸塊結構121D實現第一半導體元件130A與第二半導體元件130B之間的橫向信號路徑。因此，圖4的半導體封裝100D之高度小於圖1的半導體封裝10之高度。換言之，圖4的半導體封裝100D可符合半導體封裝之尺度微小化需求(小尺寸架構)。此外，未使用對應於圖1所示之重佈線層11的重佈線結構為圖4的半導體封裝100D製造成本降低的主要因素。

圖5為流程圖，例示本揭露實施例之半導體封裝的製造方法。在一些實施例中，可由圖5的方法300製造半導體封裝。方法300包含一些操作，並且描述與說明不被視為操作順序的限制。方法300包含一些步驟(301、303與305)。

圖6至圖10為示意圖，例示本揭露實施例藉由圖5之方法製造半導體封裝的製程。在步驟301中，提供半導體元件110A，如圖6所示。在一些實施例中，半導體元件110A包括半導體基板101以及在半導體基板101上的電互連103A。

在一些實施例中，半導體元件110A具有本體區(bulk region)103以及與本體區103相鄰的邊緣區105，一些垂直傳導接墊1032A形成於本體區103中且電連接至電互連103A的傳導插塞1034A，以及橫向傳導接墊105A 形成於與邊緣區105相鄰的本體區103中並且電連接至電互連103A。在一些實施例中，在本體區103中，形成積體電路(IC)或半導體組件，例如電晶體、電容器、電阻器、二極體、光二極體、熔絲、以及類似物。

在步驟303中，在半導體元件110A的邊緣區105中，形成凹部1053A，如圖7所示。凹部1053A的製造包含在半導體元件110A的上表面上形成遮罩109，其中遮罩109具有暴露邊緣區105之一部分的開孔(aperture)1091，以及暴露本體區103之一部分的複數個開口1093。而後，以蝕刻劑115進行蝕刻製程，例如乾蝕刻，以移除開孔1091暴露之邊緣區105的一部分，以形成凹部1053A，凹部1053A位於邊緣區105之外側1051之內。在一些實施例中，凹部1053A暴露橫向傳導接墊105A，以及該等開口1093暴露垂直傳導接墊1032A。

在步驟305中，在凹部1053A中形成橫向凸塊結構121A，如圖8至10所示。在圖8中，凸塊材料117形成於凹部1053A中及該等開口1093中的垂直傳導接墊1032A上。在一些實施例中，凸塊材料117包含無鉛銲料，包含錫、銅與銀、或「SAC」組合物，以及以及具有共同熔點且在電性應用中形成傳導焊料連接的其他共熔物(eutectics)。

在圖9中，例如，以蝕刻劑119藉由蝕刻製程，移除遮罩109，以及移除邊緣區105的一部分。而後，進行熱處理製程，例如紅外線(IR)回焊製程，以整合地(integrally)於半導體元件110A的側113上形成橫向凸塊結構105A以及於半導體元件110A的垂直傳導接墊1032A上形成垂直凸塊結構123A。

在圖10中，自半導體元件110A的底表面進行研磨製程以移除底部102，因而在熱製程之後，完全移除半導體元件110A的邊緣區105。因此， 橫向傳導接墊105A上的橫向凸塊結構121A可接觸相鄰元件的接墊，並且實現半導體元件110A與相鄰元件的橫向信號路徑，而垂直傳導接墊1032A上的垂直凸塊結構123A實現半導體元件110A的垂直信號路徑。

圖11至圖15為示意圖，例示本揭露實施例藉由圖5之方法製造半導體封裝的製程。在步驟301中，提供半導體元件110B，如圖11所示。在一些實施例中，半導體元件110B包括半導體基板101以及在半導體基板101上的電互連103B。

在一些實施例中，半導體元件110B具有本體區103以及與本體區103相鄰的邊緣區105，並且一些垂直傳導接墊1032B形成於本體區103中且電連接至電互連103B的傳導插塞1034B；此外，藉由與邊緣區105相鄰的本體區103中的電互連103B的傳導組件，實現橫向傳導接墊105B。在一些實施例中，在本體區103中，形成積體電路(IC)或半導體組件，例如電晶體、電容器、電阻器、二極體、光二極體、熔絲、以及類似物。

在步驟303中，在半導體元件110B的邊緣區105中，形成凹部1053B，如圖12所示。凹部1053B的製造包含形成遮罩109於半導體元件110B的上表面111上，其中遮罩109具有暴露邊緣區105之一部分的開孔1091以及暴露本體區103之一部分的複數個開口1093。而後，以蝕刻劑115進行蝕刻製程，例如乾蝕刻，以移除開孔1091暴露的邊緣區105之一部分，形成凹部1053B，凹部1053B位於邊緣區105之外側1051之內。在一些實施例中，凹部1053B暴露橫向傳導接墊105B，以及該等開口1093暴露垂直傳導接墊1032B。

在步驟305中，在凹部1053B中形成橫向凸塊結構121B，如圖13至15所示。在圖13中，凸塊材料117形成於凹部1053B中與該等開口113中的垂 直傳導接墊1032B上。在一些實施例中，凸塊材料117包含無鉛銲料，包含錫、銅與銀、或「SAC」組合物，以及以及具有共同熔點且在電性應用中形成傳導焊料連接的其他共熔物(eutectics)。

在圖14中，例如，以蝕刻劑119藉由蝕刻製程，移除遮罩109，而後移除邊緣區105的一部分。而後，進行熱處理製程，例如紅外線(IR)回焊製程，以整合地於半導體元件110B的側113上形成橫向凸塊結構121B以及於半導體元件110B的垂直傳導接墊1032B上形成垂直凸塊結構123A。

在圖15中，自半導體元件110B的底表面進行研磨製程以移除底部102，因而在熱製程之後，完全移除半導體元件110B的邊緣區105。因此，橫向傳導接墊105B上的橫向凸塊結構121B可接觸相鄰元件的接墊，並且實現半導體元件110B與相鄰元件的橫向信號路徑，而垂直傳導接墊1032B上的垂直凸塊結構123A實現半導體元件110B的垂直信號路徑。

圖16至圖20為示意圖，例示本揭露實施例藉由圖5之方法製造半導體封裝的製程。在步驟301中，提供半導體元件110C，如圖16所示。在一些實施例中，半導體元件110C包括半導體基板101以及在半導體基板101上的電互連103C。

在一些實施例中，半導體元件110C具有本體區103以及與本體區103相鄰的邊緣區105，並且一些垂直傳導接墊1032C形成於本體區103中且電連接至電互連103C的傳導插塞1034C；此外，橫向傳導接墊105C形成於與邊緣區105相鄰的本體區103中，並且電連接至電互連103C的傳導插塞1034C。在一些實施例中，在本體區103中，形成積體電路(IC)或半導體組件，例如電晶體、電容器、電阻器、二極體、光二極體、熔絲、以及類似物。

在步驟303中，在半導體元件110C的邊緣區105中，形成凹部1053C，如圖17所示。凹部1053C的製造包含形成遮罩109於半導體元件110C的上表面111上，其中遮罩109具有暴露邊緣區105之一部分的開孔1091以及暴露本體區103之一部分的複數個開口1093。而後，以蝕刻劑115進行蝕刻製程，例如乾蝕刻，以移除開孔1091暴露的邊緣區105之一部分，形成凹部1053C。在一些實施例中，凹部1053C暴露橫向傳導接墊105C，以及該等開口1093暴露垂直傳導接墊1032C。

在步驟305中，在凹部1053C中形成橫向凸塊結構121C，如圖18至20所示。在圖18中，凸塊材料117形成於凹部1053C中與該等開口113中的垂直傳導接墊1032C上。在一些實施例中，凸塊材料117包含無鉛銲料，包含錫、銅與銀、或「SAC」組合物，以及以及具有共同熔點且在電性應用中形成傳導焊料連接的其他共熔物(eutectics)。

在圖19中，例如，以蝕刻劑119藉由蝕刻製程，移除遮罩109，而後移除邊緣區105的一部分。而後，進行熱處理製程，例如紅外線(IR)回焊製程，以整合地於半導體元件110C的側113上形成橫向凸塊結構121C以及於半導體元件110C的垂直傳導接墊1032C上形成垂直凸塊結構123A。

在圖20中，自半導體元件110C的底表面進行研磨製程以移除底部102，因而在熱製程之後，完全移除半導體元件110C的邊緣區105。因此，橫向傳導接墊105C上的橫向凸塊結構121C可接觸相鄰元件的接墊，並且實現半導體元件110C與相鄰元件的橫向信號路徑，而垂直傳導接墊1032C上的垂直凸塊結構123A實現半導體元件110C的垂直信號路徑。

參閱圖21，在一些實施例中，完成圖20所示之半導體元件110C之後，兩個半導體元件110C橫向配置且彼此相鄰，而後形成封裝件140以囊封該 兩個半導體元件110C。在其他的實施例中，兩個半導體元件可為圖15的半導體元件110B或是圖10的半導體元件110A。而後，進行熱處理製程，例如紅外線(IR)回焊製程，形成橫向凸塊結構121D，在該兩半導體元件110C之間實現橫向信號路徑。在一些實施例中，橫向凸塊結構121D橫向延伸跨過封裝件100的中間部141，在兩個橫向相鄰的半導體元件110C之間實現橫向信號路徑。

在未使用對應於重佈線層的重佈線結構下，橫向凸塊結構自半導體元件之該側的橫向延伸可接觸橫向相鄰元件的對應導體，以於該半導體元件與該橫向相鄰元件之間實現橫向信號路徑。

本揭露的實施例提供一種具有橫向凸塊結構的半導體封裝，在未使用重佈線結構下，於兩個相鄰半導體元件之間實現橫向信號路徑。因此，本揭露的半導體封裝之高度小於具有重佈線結構的半導體封裝之高度。換言之，本揭露的半導體封裝可符合半導體封裝之尺度微小化需求(小尺寸架構)。此外，未使用重佈線結構為半導體封裝製造成本降低的主要因素。

本揭露的一實施例提供一種半導體封裝，包含具有上表面與一側的半導體元件，其中該上表面與該側形成該半導體元件的角部。該半導體封裝亦包含橫向凸塊結構，位於該側上且實現該半導體元件的橫向信號路徑。該半導體封裝另包含垂直凸塊結構，位於該上表面上且實現該半導體元件的垂直信號路徑。

本揭露的另一實施例提供一種半導體封裝，包含第一半導體元件、與該第一半導體元件橫向相鄰的第二半導體元件、以及自該第一側延伸至該第二側且於該第一半導體元件與該第二半導體元件之間實現橫向信號路徑的橫向凸塊結構。該第一半導體元件具有第一上表面與第一側，其中該第 一上表面與該第一側形成該第一半導體元件的第一角部。該第二半導體元件具有第二上表面與第二側，並且該第二上表面與該第二側形成該第二半導體元件的第二角部。該半導體封裝另包含位於該第一上表面上的第一垂直凸塊結構以及位於該第二上表面上的第二垂直凸塊結構。

本揭露的另一實施例提供一種半導體封裝的製造方法，包含：提供半導體元件，具有本體區以及與該本體區相鄰的邊緣區；在該邊緣區中形成凹部，其中該凹部暴露該本體區的一側；以及在該凹部中形成橫向凸塊結構，其中該橫向凸塊結構形成於該側上並且實現該半導體元件的橫向信號路徑。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

Claims (20)

1. 一種半導體封裝，包括：一半導體元件，具有一上表面與一側，其中該上表面與該側形成該半導體元件的一角部；以及一橫向凸塊結構，位於該側上並且藉由該側之內的一傳導接墊實現該半導體元件的一橫向信號路徑。
2. 如請求項1所述之半導體封裝，另包括一垂直凸塊結構，位於該上表面上並且實現該半導體元件的一垂直信號路徑，其中該垂直凸塊結構與該橫向凸塊結構分離。
3. 如請求項1所述之半導體封裝，其中該橫向凸塊結構自該側橫向延伸。
4. 如請求項2所述之半導體封裝，其中該垂直凸塊結構自該上表面垂直延伸。
5. 如請求項1所述之半導體封裝，另包括一接墊，位於該側與該橫向凸塊結構之間。
6. 一種半導體封裝，包括：一第一半導體元件，具有一第一上表面與一第一側，其中該第一上表面與該第一側形成該第一半導體元件的一第一角部；一第二半導體元件，橫向相鄰於該第一半導體元件，其中該第二半導體元件包括一第二上表面與一第二側，並且該第二上表面與該第二側形成該第二半導體元件的一第二角部；以及一橫向凸塊結構，自該第一側延伸至該第二側並且於該第一半導體元件與該第二半導體元件之間實現一橫向信號路徑。
7. 如請求項6所述之半導體封裝，另包括：一封裝件，環繞該第一半導體元件與該第二半導體元件，其中該封裝件的一中間部位於該第一半導體元件與該第二半導體元件之間；其中該橫向凸塊結構橫向延伸跨過該中間部。
8. 如請求項6所述之半導體封裝，另包括一第一垂直凸塊結構，位於該第一上表面上，其中該第一垂直凸塊結構與該橫向凸塊結構分離。
9. 如請求項6所述之半導體封裝，另包括一第二垂直凸塊結構，位於該第二上表面上，其中該第二垂直凸塊結構與該橫向凸塊結構分離。
10. 如請求項6所述之半導體封裝，其中該橫向凸塊結構垂直延伸跨過該第一上表面與該第二上表面。
11. 如請求項6所述之半導體封裝，另包括一接墊，位於該第一側與該橫向凸塊結構之間。
12. 一種半導體封裝的製造方法，包括：提供一半導體元件，具有一本體區以及與該本體區相鄰的一邊緣區；形成一凹部於該邊緣區中，其中該凹部暴露該本體區的一側，該凹部位於該邊緣區之一外側之內；以及形成一橫向凸塊結構於該凹部中，其中該橫向凸塊結構形成於該側上並且實現該半導體元件的一橫向信號路徑。
13. 如請求項12所述之製造方法，包括：形成一遮罩於該半導體元件的一上表面上，其中該遮罩具有一開孔，暴露該邊緣區之一部分；以及進行一蝕刻製程，以移除該開孔暴露的該邊緣區之一部分，形成該凹部。
14. 如請求項13所述之製造方法，另包括：形成一凸塊材料於該凹部中；移除該遮罩；以及進行一熱製程，以形成該橫向凸塊結構。
15. 如請求項14所述之製造方法，另包括：在該熱製程之前，進行一蝕刻製程，以增加該凹部的一深度。
16. 如請求項14所述之製造方法，另包括：在該熱製程之後，自該半導體元件的一底表面，進行一研磨製程，以移除該半導體元件的該邊緣區。
17. 如請求項12所述之製造方法，另包括：形成一遮罩於該半導體元件的一上表面上，其中該遮罩具有一開口，暴露該本體區之一部分。
18. 如請求項17所述之製造方法，另包括：形成一凸塊材料於該開口中；移除該遮罩；以及進行一熱製程，以形成一垂直凸塊結構於該本體區上。
19. 如請求項12所述之製造方法，另包括：形成一垂直凸塊結構於該半導體元件的一上表面上，其中該垂直凸塊結構實現該半導體元件的一垂直信號路徑。
20. 如請求項19所述之製造方法，其中該垂直凸塊結構與該橫向凸塊結構係整合成形。