TWI651734B - 半導體裝置之資料輸出電路 - Google Patents

Abstract

本發明揭示一種半導體裝置的資料輸出電路，其包含電耦合在一電源供應端與一輸出端之間的一拉高驅動器，該拉高驅動器設置成驅動該輸出端以回應一拉高控制信號。該資料輸出電路也包含電耦合在該輸出端與一接地端之間的一拉低驅動器，該拉低驅動器設置成驅動該輸出端以回應一拉低控制信號。進一步，該資料輸出電路包含一補償單元，該補償單元設置成在該拉高驅動器的操作週期期間，開啟該輸出端與該接地端之間的一電流路徑，並且允許該拉高驅動器的洩漏電流流過該電流路徑。

Description

半導體裝置之資料輸出電路

本說明書內許多具體實施例係關於半導體裝置，尤其係關於半導體裝置的資料輸出電路。

在一半導體裝置內，維持一致的輸出電壓(VOH)位準是很重要的，如此才能確保該半導體裝置與和該半導體裝置耦合的外部系統，例如記憶體控制器，之間穩定的資料通訊。

當輸出高位準資料時，該輸出電壓(VOH)可為輸出端的電壓位準。

在一個具體實施例內，半導體裝置的資料輸出電路可包含電耦合在一電源供應端與一輸出端之間的一拉高驅動器，該拉高驅動器設置成驅動該輸出端以回應一拉高控制信號。該資料輸出電路也包含電耦合在該輸出端與一接地端之間的一拉低驅動器，該拉低驅動器設置成驅動該輸出端以回應一拉低控制信號。進一步，該資料輸出電路包含一補償單元，該補償單元設置成在該拉高驅動器的操作週期期間，開啟該輸出端與該接地端之間的一電流路徑，並且允許該拉高驅動器的洩漏電流流過該電流路徑。

在一個具體實施例內，半導體裝置的資料輸出電路可包含電耦合在一電源供應端與一輸出端之間的一拉高驅動器，該拉高驅動器設置成驅動該輸出端以回應一拉高控制信號。該資料輸出電路也包含電耦合在該輸出端與一接地端之間的一拉低驅動器，該拉低驅動器設置成驅動該輸出端以回應拉低控制信號。進一步，該資料輸出電路也包含一補償單元，該補償單元設置成開啟從該輸出端至該接地端的一電流路徑，以回應一補償程式碼，並且控制該電流路徑的電流量。

在一個具體實施例內，半導體裝置的資料輸出電路可包含電耦合在一電源供應端與一輸出端之間的一拉高驅動器，該拉高驅動器設置成驅動該輸出端以回應根據一輸出資料位準所產生的一拉高控制信號。該資料輸出電路也包含電耦合在該輸出端與一接地端之間的一拉低驅動器，該拉低驅動器設置成驅動該輸出端以回應根據該輸出資料位準所產生的一拉低控制信號。進一步，該資料輸出電路包含電耦合在該輸出端與該接地端之間的一補償單元，該補償單元設置成開啟該輸出端與該接地端之間的一電流路徑，以回應該拉高控制信號。

10‧‧‧拉高驅動器

11‧‧‧電晶體

12‧‧‧電阻器

20‧‧‧拉低驅動器

21‧‧‧電晶體

22‧‧‧電阻器

30‧‧‧輸出端(DQ)

40‧‧‧補償單元

41‧‧‧電晶體

42‧‧‧電阻器

100‧‧‧資料輸出電路

101‧‧‧資料輸出電路

200‧‧‧拉高驅動器

210‧‧‧電晶體

220‧‧‧電阻器

300‧‧‧拉低驅動器

310‧‧‧電晶體

320‧‧‧電阻器

400‧‧‧補償單元

410‧‧‧電晶體

420‧‧‧電阻器

500‧‧‧程式碼產生器

510‧‧‧第一程式碼產生區段

511‧‧‧複製拉低驅動器

512‧‧‧比較器

513‧‧‧程式碼產生部分

520‧‧‧第二程式碼產生區段

521‧‧‧複製拉高驅動器

522‧‧‧複製拉低驅動器

523‧‧‧比較器

524‧‧‧程式碼產生部分

530‧‧‧第三程式碼產生區段

531‧‧‧複製拉高驅動器

532‧‧‧複製補償部分

533‧‧‧比較器

534‧‧‧程式碼產生部分

600‧‧‧預驅動器

700‧‧‧外部電阻器耦合端

1000‧‧‧系統

1100‧‧‧處理器

1150‧‧‧晶片組

1200‧‧‧記憶體控制器

1250‧‧‧輸入/輸出匯流排

1300‧‧‧磁碟機控制器

1350‧‧‧記憶體裝置

1410‧‧‧I/O裝置

1420‧‧‧I/O裝置

1430‧‧‧I/O裝置

1460‧‧‧內部磁碟機

VSSQ‧‧‧接地端

VDDQ‧‧‧電源供應端

VOH‧‧‧輸出電壓

UP‧‧‧拉高控制信號

DN‧‧‧拉低控制信號

TM‧‧‧測試模式信號

DATA‧‧‧資料信號

DATAB‧‧‧資料信號

RZQ‧‧‧外部電阻器

V1‧‧‧第一複製電壓

V2‧‧‧第二複製電壓

V3‧‧‧第三複製電壓

VREFVOH1‧‧‧第一參考電壓

VREFVOH2‧‧‧第二參考電壓

VREFVOH3‧‧‧第三參考電壓

第1圖為根據本發明具體實施例的半導體裝置之資料輸出電路的電路圖；第2圖為根據本發明具體實施例的半導體裝置之資料輸出電路的方塊圖；第3圖為顯示第2圖內所示該程式碼產生器的內部組態之方塊圖；以及 第4圖例示根據本發明具體實施例運用一記憶體控制器電路的系統之方塊圖。

底下將透過許多具體實施例參考附圖，來說明根據本發明的半導體裝置之資料輸出電路。隨著一輸出電壓VOH的位準因為電晶體的洩漏電流而發生變化，將造成該輸出電壓VOH的位準可能會升高到超過目標位準的間題。

請參閱第1圖，根據本發明具體實施例的一半導體裝置之資料輸出電路100可包含一拉高驅動器10、一拉低驅動器20以及一補償單元40。

拉高驅動器10可電耦合在一電源供應端VDDQ與一輸出端(DQ)30之間，並且可包含一電晶體11和一電阻器12。

拉低驅動器20可電耦合在該輸出端30與一接地端VSSQ之間，並且可包含一電晶體21和一電阻器22。

然後，該電晶體11和該電晶體21可以一N型金屬氧化物半導體(NMOS)的方式配置。

拉高驅動器10與拉低驅動器20可設置成驅動該輸出端30至邏輯高位準或邏輯低位準，以回應一拉高控制信號UP以及一拉低控制信號DN。根據輸出資料的位準，可產生該拉高控制信號UP和該拉低控制信號DN。

補償單元40可設置成開啟輸出端30與接地端VSSQ之間的一電流路徑，該電流路徑可在拉高驅動器10的拉高週期期間開啟。

補償單元40可設置成開啟輸出端30與接地端VSSQ之間的該電流路徑，以回應該拉高控制信號UP。再者，補償單元40可設置成開啟該電流路徑，當成具有與拉高驅動器10相同操作週期的一方式。

補償單元40可電耦合在輸出端30與接地端VSSQ之間，與拉低驅動器20並聯。此外，補償單元40可包含一電晶體41和一電阻器42。

補償單元40可設置成在其中該拉高控制信號UP為高位準的狀態下，於電晶體41大致上關閉之後操作。當電晶體41的閘極源極電壓(gate-source voltage,Vgs)低於電晶體41的該臨界電壓，則可實施電晶體41的大致上關閉。

電晶體41可以一NMOS的方式配置。

隨著電晶體41驅動對應至拉高驅動器10的電晶體11中該洩漏電流之電流量，則可使用與電晶體11相比較具有相對較小的電流驅動力之電晶體當成電晶體41。

補償單元40可開啟從輸出端30延伸至該接地端VSSQ的該電流路徑，以回應該拉高控制信號UP。補償單元40可在拉高驅動器10針對輸出端30執行驅動操作時執行開啟該電流路徑，以回應該拉高控制信號UP。

根據拉高驅動器10的操作，與從該電源供應端VDQQ流至輸出端30的該洩漏電流相同之電流量，可從輸出端30透過補償單元40流向該接地端VSSQ。

接著，因為拉高驅動器10的該洩漏電流受到補償單元40偏移，則施加至輸出端30的一輸出電壓VOH之位準可相對於目標位準保持恆等。

請參閱第2圖，根據本發明具體實施例的一半導體裝置之資料輸出電路101可包含一拉高驅動器200、一拉低驅動器300、一補償單元400、一程式碼產生器500以及一預驅動器600。

拉高驅動器200可電耦合在一電源供應端VDDQ與一輸出端(DQ)30之間，此外拉高驅動器200可包含複數個拉高驅動單元，每一拉高驅動器200都由一電晶體210與一電阻器220構成。

拉高驅動器200可設置成使用一可變阻抗驅動輸出端30，以回應拉高控制信號UP<0：n>。

隨著該等複數個拉高驅動單元根據該等拉高控制信號UP<0：n>之值選擇性啟動，則可改變拉高驅動器200的阻抗。

拉低驅動器300可電耦合在輸出端30與一接地端VSSQ之間，並且可包含複數個拉低驅動單元，每一拉低驅動器300都由一電晶體310和一電阻器320構成。

拉低驅動器300可設置成使用一可變阻抗驅動輸出端30，以回應拉低控制信號DN<0：n>。

隨著該等複數個拉低驅動單元根據該等拉低控制信號DN<0：n>之值選擇性啟動，則可改變拉低驅動器300的阻抗。

電晶體210和310可以一NMOS的方式配置。

補償單元400可設置成開啟從輸出端30延伸至該接地端VSSQ的該電流路徑，以回應補償程式碼VCODE<0：n>。補償單元400也可控制該電流路徑的電流量。

補償單元400可電耦合在輸出端30與接地端VSSQ之間，與 拉低驅動器300並聯。此外，補償單元400可包含複數個補償單元，每一補償單元400都由一電晶體410與一電阻器420構成。

電晶體410可以一NMOS型的方式配置。

隨著電晶體410驅動對應至拉高驅動器200的電晶體210中該洩漏電流之電流量，則可使用與電晶體210相比較具有相對較小的電流驅動力之電晶體當成電晶體410。

程式碼產生器500可透過一外部電阻器耦合端700，與一外部電阻器RZQ電耦合。

可定義當與外部系統的電阻器電耦合時，該半導體裝置在終端模式內操作，例如：一記憶體控制器與輸出端30電耦合。此外，當與該外部系統的電阻器電耦合受阻時，則該半導體裝置在非終端模式內操作。

程式碼產生器500可設置成產生拉高驅動器阻抗控制程式碼(此後稱為「拉高程式碼」)PUCODE<0：n>、拉低驅動器阻抗控制程式碼(此後稱為「拉低程式碼」)PDCODE<0：n>以及該補償程式碼VCODE<0：n>。程式碼產生器500可根據該外部電阻器RZQ的該電阻值，產生該拉高程式碼PUCODE<0：n>、該拉低程式碼PDCODE<0：n>以及該補償程式碼VCODE<0：n>。

預驅動器600可設置成產生該拉高控制信號UP<0：n>以及該拉低控制信號DN<0：n>，據此以回應資料信號DATA/DATAB、該拉高程式碼PUCODE<0：n>以及該拉低程式碼PDCODE<0：n>。

該資料信號DATA和該資料信號DATAB可具有相反的邏輯位準。

預驅動器600可設置成當該資料信號DATA為高位準時，產生該拉高程式碼PUCODE<0：n>當成該拉高控制信號UP<0：n>。此外，預驅動器600可在該資料信號DATA為低位準時，將所有該拉高控制信號UP<0：n>輸出至低位準。

預驅動器600可設置成當該資料信號DATAB為高位準時，產生該拉低程式碼PDCODE<0：n>當成該拉低控制信號DN<0：n>。此外，預驅動器600可在該資料信號DATAB為低位準時，將所有該拉低控制信號DN<0：n>輸出至低位準。

預驅動器600可設置成當一測試模式信號TM已經取消，則繞過該補償程式碼VCODE<0：n>。預驅動器600也可當該測試模式信號TM已經啟動時，將所有該補償程式碼VCODE<0：n>輸出至低位準。

若所有該補償程式碼VCODE<0：n>都已經輸出至該低位準，則補償單元400的所有電晶體420都關閉並且中斷操作。

該測試模式信號TM可用來當成信號，中斷補償單元400的功能。利用如上述啟動該測試模式信號TM，可中斷補償單元400的該功能。第3圖也例示一半導體裝置的外觀。

請參閱第3圖，程式碼產生器500設置成包含一第一程式碼產生區段510、一第二程式碼產生區段520以及一第三程式碼產生區段530。

第一程式碼產生區段510可設置成將利用複製該拉低驅動器300的該輸出電壓所獲取之一第一複製電壓V1與一第一參考電壓VREFVOH1比較。此外，第一程式碼產生區段510可產生該拉低程式碼PDCODE<0：n>。

第一程式碼產生區段510可設置成包含一複製拉低驅動器511、一比較器512以及一程式碼產生部分513。

複製拉低驅動器511為一電路，利用複製該拉低驅動器300來設置。

複製拉低驅動器511可電耦合在該外部電阻器耦合端700與該接地端VSSQ之間。

該外部系統的該外部電阻器RZQ可電耦合至外部電阻器耦合端700。

複製拉低驅動器511的阻抗可根據該拉低程式碼PDCODE<0：n>而改變。該複製拉低驅動器也根據該可變阻抗，控制該第一複製電壓V1的位準。

比較器512可設置成比較該第一複製電壓V1與該第一參考電壓VREFVOH1，並且輸出一比較結果。

該第一參考電壓VREFVOH1為與該電源供應端VDDQ的該電壓位準成比例之值。該電源供應端VDDQ的該電壓位準可為例如VDDQ/2、VDDQ/3等等。

程式碼產生部分513可設置成控制該拉低程式碼PDCODE<0：n>的該等值，以回應比較器512的輸出。

第一阻抗控制操作，尤其是複製拉低驅動器511、比較器512以及程式碼產生部分513的連結操作，會在該第一複製電壓V1與該第一參考電壓VREFVOH1具有大體上相同值時結束。

第二程式碼產生區段520可設置成將利用複製該拉低驅動器 300與該拉高驅動器200之間的一中間節點的該電壓所獲取之一第二複製電壓V2與一第二參考電壓VREFVOH2比較。第二程式碼產生區段可產生該拉高程式碼PUCODE<0：n>。

第二程式碼產生區段520可設置成包含一複製拉高驅動器521、一複製拉低驅動器522、一比較器523以及一程式碼產生部分524。

複製拉高驅動器521為一電路，該電路利用複製該拉高驅動器200來設置。

複製拉低驅動器522為一電路，該電路利用複製該拉低驅動器300來設置。

複製拉高驅動器521和複製拉低驅動器522可電耦合在該電源供應端VDDQ與該接地端VSSQ之間。

複製拉低驅動器522在其中由該第一阻抗控制操作完成該阻抗控制之狀態，結果，固定該拉低程式碼PDCODE<0：n>之值。

複製拉高驅動器521的阻抗可根據該拉高程式碼PUCODE<0：n>而改變。利用與複製拉低驅動器522連結操作，複製拉高驅動器521也控制該第二複製電壓V2的位準。

比較器523可設置成比較該第二複製電壓V2與該第二參考電壓VREFVOH2，並且輸出一比較結果。

該第二參考電壓VREFVOH2為與該電源供應端VDDQ的該電壓位準成比例之值。該電源供應端VDDQ的該電壓位準可為例如VDDQ/2、VDDQ/3等等。

程式碼產生部分524可設置成控制該拉高程式碼 PUCODE<0：n>的該等值，以回應比較器523的輸出。

第二阻抗控制操作，尤其是複製拉高驅動器521、複製拉低驅動器522、比較器523以及程式碼產生部分524的連結操作，會在該第二複製電壓V2與該第二參考電壓VREFVOH2具有大致上相同值時結束。

第三程式碼產生區段530可設置成將利用複製該拉高驅動器200與該補償單元400之間的一中間節點的該電壓所獲取之一第三複製電壓V3與一第三參考電壓VREFVOH3比較。第三程式碼產生區段530也可產生該補償程式碼VCODE<0：n>。

第三程式碼產生區段530可設置成包含一複製拉高驅動器531、一複製補償部分532、一比較器533以及一程式碼產生部分534。

複製拉高驅動器531為一電路，利用複製該拉高驅動器200來設置。

複製拉高驅動器531和複製補償部分532可電耦合在該電源供應端VDDQ與該接地端VSSQ之間。

複製拉高驅動器531在其中由該第二阻抗控制操作完成該阻抗控制之狀態，因此，固定該拉高程式碼PUCODE<0：n>之值。

根據補償程式碼VCODE<0：n>，複製補償部分532的阻抗可變。利用與複製拉高驅動器531連結操作，複製補償部分532也控制該第三複製電壓V3的位準。

比較器533可設置成比較該第三複製電壓V3與該第三參考電壓VREFVOH3，並且輸出一比較結果。

根據該非終端模式，尤其是該外部系統的電阻器並未電耦合 至輸出端30的情況，該第三參考電壓VREFVOH3可變成與一輸出電壓VOH的位準相同之位準。

程式碼產生部分534可設置成控制該補償程式碼VCODE<0：n>的該等值，以回應比較器533的輸出。

第三阻抗控制操作，尤其是複製拉高驅動器531、複製補償部分532、比較器533以及程式碼產生部分534的連結操作，會在該第三複製電壓V3與該第三參考電壓VREFVOH3具有大體上相同值時結束。

根據該半導體裝置的操作情況，例如該終端模式或該非終端模式，該第一至第三參考電壓VREFVOH1至VREFVOH3可具有相同值或不同值。

如上述，因為以固定的該拉高程式碼PUCODE<0：n>執行該第三阻抗控制操作，複製補償部分532的阻抗可根據該第三參考電壓VREFVOH3而變。

複製補償部分532和複製拉高驅動器531皆為電路，並利用複製該補償單元400和該拉高驅動器200來設置。

該拉高程式碼PUCODE<0：n>、該拉低程式碼PDCODE<0：n>以及該補償程式碼VCODE<0：n>，這些都已經透過該第一至第三阻抗控制操作來完整控制，也分別提供至拉高驅動器200、拉低驅動器300以及補償單元400。

由於外部或內部操作情況內的變化或設計變更，導致輸出端30的該輸出電壓VOH位準有進行控制的需要時，該第三參考電壓VREFVOH3亦可受控制，以便與該輸出電壓VOH位準的變更量一致。

若該第三參考電壓VREFVOH3受控制，則該補償程式碼VCODE<0：n>之值可透過該第三阻抗控制操作來控制。

因此，流過補償單元400的電流量受控制，與該輸出電壓VOH位準的變化一致。

結果，因為補償單元400控制從輸出端30流至該接地端VSSQ的電流量，以確認該輸出電壓VOH位準內的變化，結果該輸出電壓VOH的位準可一致維持在一目標位準上。即使該輸出電壓VOH的目標位準已經改變，該對應位準依然維持恆等。

請參閱第4圖，系統1000可包含一或多個處理器1100。處理器1100可獨立使用或與其他處理器結合使用。晶片組1150可電耦合至處理器1100，晶片組1150為處理器1100與系統1000的其他組件之間信號的一通訊通路。其他組件可包含一記憶體控制器1200、一輸入/輸出(「I/O」，input/output)匯流排1250以及一磁碟機控制器1300。根據系統1000的組態，許多不同信號的任一個都可透過晶片組1150傳輸。

記憶體控制器1200可電耦合至晶片組1150。記憶體控制器1200可接收處理器1100透過晶片組1150提供的一要求。記憶體控制器1200可電耦合至一或多個記憶體裝置1350。記憶體裝置1350可包含上述該半導體裝置的資料輸出電路100。

晶片組1150也可電耦合至I/O匯流排1250，I/O匯流排1250可當成從晶片組1150至I/O裝置1410、1420和1430的信號之通訊通路。I/O裝置1410、1420和1430可包含一滑鼠1410、一視訊顯示器1420或一鍵盤1430。I/O匯流排1250可運用各類通訊協定中的任一種，與I/O裝置1410、1420和1430 通訊。

磁碟機控制器1300也可電耦合至晶片組1150。磁碟機控制器1300可當成晶片組1150與一或多個內部磁碟機1450之間的該通訊通路。進一步，磁碟機控制器1300和內部磁碟機1450可虛擬上使用任何通訊協定類型，包含有關I/O匯流排1250所提及的全部，可彼此通訊或與晶片組1150通訊。

雖然上面已經說明特定具體實施例，不過精通此技術的人士瞭解所說明的具體實施例僅為範例。因此，此處說明的半導體裝置之該資料輸出電路不應受限於所說明的具體實施例。而是，當與上述說明與附圖結合時，此處說明的半導體裝置之該資料輸出電路應該只受限於底下的申請專利範圍。

Claims (13)

1. 一種半導體裝置的資料輸出電路，其包含：一拉高驅動器，其耦合在一電源供應端與一輸出端之間，並且設置成驅動該輸出端以回應一拉高控制信號；一拉低驅動器，其耦合在該輸出端與一接地端之間，並且設置成驅動該輸出端以回應一拉低控制信號；一補償單元，其設置成開啟從該輸出端至該接地端的一電流路徑，以回應一補償程式碼，並且控制該電流路徑的電流量；一程式碼產生器，其設置成產生拉高程式碼、拉低程式碼以及該補償程式碼；以及一預驅動器，其設置成根據資料信號、該拉高程式碼以及該拉低程式碼，產生該拉高控制信號以及該拉低控制信號。
2. 如申請專利範圍第1項之資料輸出電路，其中該拉高驅動器包含：複數個拉高驅動單元，每一拉高驅動單元都包含一NMOS型電晶體以及一電阻器。
3. 如申請專利範圍第2項之資料輸出電路，其中該拉低驅動器包含：複數個拉低驅動單元，每一拉低驅動單元都包含一電阻器以及一NMOS型電晶體。
4. 如申請專利範圍第2項之資料輸出電路，其中該補償單元耦合在該輸出端與該接地端之間，與該拉低驅動器並聯，並且包含複數個補償單元，每一補償單元都包含一電阻器與一NMOS型電晶體。
5. 如申請專利範圍第4項之資料輸出電路，其中該補償單元的該電晶體 設計成相較於該拉高驅動器的該電晶體，具有較小的電流驅動力。
6. 如申請專利範圍第1項之資料輸出電路，其中該程式碼產生器設置成在未耦合一外部系統的一接收器側電阻器之狀態下，產生該補償程式碼。
7. 如申請專利範圍第1項之資料輸出電路，其中該程式碼產生器包含：一第一程式碼產生區段，設置成將利用複製該拉低驅動器的一輸出電壓所獲取之一第一複製電壓與一第一參考電壓比較，並且產生該拉低程式碼；一第二程式碼產生區段，設置成將利用複製該拉低驅動器與該拉高驅動器之間一中間節點的一電壓所獲取之一第二複製電壓與一第二參考電壓比較，並且產生該拉高程式碼；以及一第三程式碼產生區段，設置成將利用複製該拉高驅動器與該補償單元之間一中間節點的一電壓所獲取之一第三複製電壓與一第三參考電壓比較，並且產生該補償程式碼。
8. 如申請專利範圍第7項之資料輸出電路，其中該第一程式碼產生區段包含：一複製拉低驅動器，利用複製該拉低驅動器來設置，並且設置成根據該拉低程式碼在一阻抗內控制，並且控制該第一複製電壓的位準；一比較器，設置成比較該第一複製電壓與該第一參考電壓，並且輸出一比較結果；以及一程式碼產生部分，設置成控制該拉低程式碼的值，以回應該比較器的一輸出。
9. 如申請專利範圍第7項之資料輸出電路，其中該第二程式碼產生區段包含：一複製拉低驅動器，利用複製該拉低驅動器來設置；一複製拉高驅動器，設置成根據該拉高程式碼可在一阻抗內變更，並且利用與該複製拉低驅動器的一連結操作來控制該第二複製電壓的一位準；一比較器，設置成比較該第二複製電壓與該第二參考電壓，並且輸出一比較結果；以及一程式碼產生部分，設置成控制該拉高程式碼的值，以回應該比較器的一輸出。
10. 如申請專利範圍第7項之資料輸出電路，其中該第三程式碼產生區段包含：一複製拉高驅動器，利用複製該拉高驅動器來設置；一複製補償部分，設置成根據該補償程式碼可在一阻抗內變更，並且利用與該複製拉高驅動器的一連結操作來控制該第三複製電壓的一位準；一比較器，設置成比較該第三複製電壓與該第三參考電壓，並且輸出一比較結果；以及一程式碼產生部分，設置成控制該補償程式碼的值，以回應該比較器的一輸出。
11. 如申請專利範圍第10項之資料輸出電路，其中根據高位準資料的一輸出，控制該第三參考電壓成等於該輸出端的一輸出電壓位準之一目標 值。
12. 如申請專利範圍第1項之資料輸出電路，其中該預驅動器設置成輸出該拉高程式碼與該拉低程式碼當成該拉高控制信號與該拉低控制信號，或輸出該拉高控制信號與該拉低控制信號至一位準，以根據該資料信號的位準關閉該拉高驅動器與該拉低驅動器。
13. 如申請專利範圍第12項之資料輸出電路，其中該預驅動器設置成繞過該補償程式碼，或輸出該補償程式碼至一位準，來關閉該補償單元，以回應一測試模式信號。