[go: up one dir, main page]

TWI648735B - 半導體裝置及其驅動方法 - Google Patents

半導體裝置及其驅動方法 Download PDF

Info

Publication number
TWI648735B
TWI648735B TW103110481A TW103110481A TWI648735B TW I648735 B TWI648735 B TW I648735B TW 103110481 A TW103110481 A TW 103110481A TW 103110481 A TW103110481 A TW 103110481A TW I648735 B TWI648735 B TW I648735B
Authority
TW
Taiwan
Prior art keywords
transistor
wiring
voltage
source
drain
Prior art date
Application number
TW103110481A
Other languages
English (en)
Other versions
TW201510997A (zh
Inventor
大貫達也
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201510997A publication Critical patent/TW201510997A/zh
Application granted granted Critical
Publication of TWI648735B publication Critical patent/TWI648735B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供能夠寫入並讀出所希望的電位的半導體裝置。該半導體裝置，包括：第一電晶體(Tr)；第二Tr；以及電容器。在該半導體裝置中，資料寫入工作由如下第一步驟及第二步驟進行。在第一步驟中，將低電壓施加到位元線及第一佈線，以使第一Tr及第二Tr打開。在第二步驟中，將第一電壓施加到第一佈線並停止將低電壓施加到位元線。資料讀出工作由如下第三步驟及第四步驟進行。在第三步驟中，將高電壓施加到第一佈線。在第四步驟中，停止將高電壓施加到第一佈線，並將低電壓施加到電容線。

Description

半導體裝置及其驅動方法
本發明係關於物體、方法或製造方法。尤其是，本發明係關於例如半導體裝置、顯示裝置、發光裝置、蓄電裝置以及它們的驅動方法或製造方法。例如，本發明特別係關於包括氧化物半導體的半導體裝置、顯示裝置或發光裝置。
在專利文獻1中記載有具有使用氧化物半導體膜的電晶體及使用單晶矽的電晶體的半導體裝置。上述使用氧化物半導體膜的電晶體的關態電流(off-state current)極小。
[專利文獻1]日本專利申請公開第2012-256400號公報
本發明的一實施方式提供：能夠寫入所希望 的電位並讀出該電位的半導體裝置；不需要驗證工作(verify operation)的半導體裝置；在儲存多值資料時具有高保持特性的高可靠性半導體裝置。
本發明的一實施方式的目的是：提供關態電流低的半導體裝置等；提供耗電量低的半導體裝置等；使用透明半導體層的半導體裝置等；提供使用高可靠性半導體層的半導體裝置等。
上述目的的記載並不妨礙其他目的的存在。本發明的一實施方式不一定必須要達到上述所有目的。而上述以外的目的可以從說明書、圖式、申請專利範圍等的記載自然得知而抽出。
本發明的一實施方式是一種半導體裝置，包括：第一電晶體；第二電晶體；以及電容器，其中，第一電晶體的通道形成區具有氧化物半導體膜，第一電晶體的閘極與字線電連接，第一電晶體的源極和汲極中的一方與位元線電連接，第一電晶體的源極和汲極中的另一方與電容器的一個電極及第二電晶體的閘極電連接，電容器的另一個電極與電容線電連接，第二電晶體的源極和汲極中的一方與第一佈線電連接，第二電晶體的源極和汲極中的另一方與位元線電連接，資料寫入工作由如下第一步驟及第二步驟進行：第一步驟是將低電壓施加到位元線及第一佈線，將高電壓施加到字線以使第一電晶體打開，並將低電壓施加到電容線，使得第二電晶體打開；以及第二步驟是將第一電壓施加到第一佈線並停止將低電壓施加到位元 線，在保持資料時，將低電壓施加到字線以使第一電晶體關閉，將低電壓施加到位元線及第一佈線，並將高電壓施加到電容線以使第二電晶體關閉，資料讀出工作由如下第三步驟及第四步驟進行：第三步驟是將高電壓施加到第一佈線；以及第四步驟是停止將高電壓施加到第一佈線，並將低電壓施加到電容線，藉由進行第二步驟，將對應於第一電壓的電壓從第一佈線經過第二電晶體的源極及汲極、位元線以及第一電晶體的源極及汲極施加到第二電晶體的閘極，並且藉由進行第四步驟，使第一佈線的電壓從高電壓變化到第一電壓。
本發明的一實施方式是一種半導體裝置，包括：第一電晶體；第二電晶體；第三電晶體；以及電容器，其中，第一電晶體的通道形成區具有氧化物半導體膜，第一電晶體的閘極與第一字線電連接，第一電晶體的源極和汲極中的一方與位元線電連接，第一電晶體的源極和汲極中的另一方與電容器的一個電極及第二電晶體的閘極電連接，電容器的另一個電極被施加低電壓，第二電晶體的源極和汲極中的一方與第一佈線電連接，第二電晶體的源極和汲極中的另一方與第三電晶體的源極和汲極中的一方電連接，第三電晶體的閘極與第二字線電連接，第三電晶體的源極和汲極中的另一方與位元線電連接，資料寫入工作由如下第一步驟及第二步驟進行：第一步驟是將低電壓施加到位元線及第一佈線，將高電壓施加到第一字線以使第一電晶體打開，將位元線的低電壓施加到第二電晶 體的閘極以使第二電晶體打開，並將低電壓施加到第二字線以使第三電晶體打開；以及第二步驟是將第一電壓施加到第一佈線並停止將低電壓施加到位元線，在保持資料時，將低電壓施加到第一字線以使第一電晶體關閉，將低電壓施加到位元線及第一佈線，並將高電壓施加到第二字線以使第三電晶體關閉，資料讀出工作由如下第三步驟及第四步驟進行：第三步驟是將高電壓施加到第一佈線；以及第四步驟是停止將高電壓施加到第一佈線，並將低電壓施加到第二字線以使第三電晶體打開，藉由進行第二步驟，將對應於第一電壓的電壓從第一佈線經過第二電晶體的源極及汲極、第三電晶體的源極及汲極、位元線以及第一電晶體的源極及汲極施加到第二電晶體的閘極，並且藉由進行第四步驟，使第一佈線的電壓從高電壓變化到第一電壓。
本發明的一實施方式是一種半導體裝置，包括：第一電晶體；第二電晶體；以及電容器，其中，第一電晶體的通道形成區具有氧化物半導體膜，第一電晶體的閘極與字線電連接，第一電晶體的源極和汲極中的一方與位元線電連接，第一電晶體的源極和汲極中的另一方與電容器的一個電極及第二電晶體的閘極電連接，電容器的另一個電極與電容線電連接，第二電晶體的源極和汲極中的一方與第一佈線電連接，第二電晶體的源極和汲極中的另一方與位元線電連接，資料寫入工作由如下第一步驟及第二步驟進行：第一步驟是將高電壓施加到位元線及第一佈 線，將高電壓施加到字線以使第一電晶體打開，並將高電壓施加到電容線，使得第二電晶體打開；以及第二步驟是將第一電壓施加到第一佈線並停止將高電壓施加到位元線，在保持資料時，將低電壓施加到字線以使第一電晶體關閉，將高電壓施加到位元線及第一佈線，並將低電壓施加到電容線以使第二電晶體關閉，資料讀出工作由如下第三步驟及第四步驟進行：第三步驟是將低電壓施加到第一佈線；以及第四步驟是停止將低電壓施加到第一佈線，並將高電壓施加到電容線，藉由進行第二步驟，將對應於第一電壓的電壓從第一佈線經過第二電晶體的源極及汲極、位元線以及第一電晶體的源極及汲極施加到第二電晶體的閘極，並且藉由進行第四步驟，使第一佈線的電壓從低電壓變化到第一電壓。
本發明的一實施方式是一種半導體裝置，包括：第一電晶體；第二電晶體；第三電晶體；以及電容器，其中，第一電晶體的通道形成區具有氧化物半導體膜，第一電晶體的閘極與第一字線電連接，第一電晶體的源極和汲極中的一方與位元線電連接，第一電晶體的源極和汲極中的另一方與電容器的一個電極及第二電晶體的閘極電連接，電容器的另一個電極被施加低電壓，第二電晶體的源極和汲極中的一方與第一佈線電連接，第二電晶體的源極和汲極中的另一方與第三電晶體的源極和汲極中的一方電連接，第三電晶體的閘極與第二字線電連接，第三電晶體的源極和汲極中的另一方與位元線電連接，資料寫 入工作由如下第一步驟及第二步驟進行：第一步驟是將高電壓施加到位元線及第一佈線，將高電壓施加到第一字線以使第一電晶體打開，將位元線的高電壓施加到第二電晶體的閘極以使第二電晶體打開，並將高電壓施加到第二字線以使第三電晶體打開；以及第二步驟是將第一電壓施加到第一佈線並停止將高電壓施加到位元線，在保持資料時，將低電壓施加到第一字線以使第一電晶體關閉，將高電壓施加到位元線及第一佈線，並將低電壓施加到第二字線以使第三電晶體關閉，資料讀出工作由如下第三步驟及第四步驟進行：第三步驟是將低電壓施加到第一佈線；以及第四步驟是將高電壓施加到第二字線以使第三電晶體打開，並停止將低電壓施加到第一佈線，藉由進行第二步驟，將對應於第一電壓的電壓從第一佈線經過第二電晶體的源極及汲極、第三電晶體的源極及汲極、位元線以及第一電晶體的源極及汲極施加到第二電晶體的閘極，並且藉由進行第四步驟，使第一佈線的電壓從低電壓變化到第一電壓。
本發明的一實施方式是一種半導體裝置的驅動方法，該半導體裝置包括其通道區包含氧化物半導體的第一電晶體、第二電晶體以及其一個電極與該第一電晶體的源極和汲極中的一方及該第二電晶體的閘極電連接的電容器，該方法包括如下步驟：將第一電壓施加到位元線及第一佈線，將第二電壓施加到字線以使第一電晶體打開，並將第三電壓施加到電容線，使得第二電晶體打開，其中 字線與第一電晶體的閘極電連接，第一佈線與第二電晶體的源極和汲極中的一方電連接，位元線與第一電晶體的源極和汲極中的另一方及第二電晶體的源極和汲極中的另一方電連接，並且電容線與電容器的另一個電極電連接；將第四電壓施加到第一佈線並停止將第一電壓施加到該位元線，以將對應於第四電壓的電壓從第一佈線經過第二電晶體的源極及汲極、位元線以及第一電晶體的源極及汲極施加到第二電晶體的閘極；將第五電壓施加到字線以使第一電晶體關閉，將第六電壓施加到位元線及第一佈線，並將第七電壓施加到電容線以使第二電晶體關閉；將第八電壓施加到第一佈線；以及停止將第八電壓施加到第一佈線，並將第九電壓施加到電容線，使得第一佈線的電壓從第八電壓變化到第四電壓。
另外，在上述本發明的一實施方式中，較佳的是，第二電壓大於第五電壓，第七電壓大於第三電壓及第九電壓，第一電壓及第六電壓為電源電壓或基準電壓，並且第八電壓高於第四電壓。
另外，在上述本發明的一實施方式中，較佳的是，第二電壓大於第五電壓，第七電壓小於第三電壓及第九電壓，第一電壓、第六電壓以及第八電壓為電源電壓或基準電壓。
本發明的一實施方式是一種半導體裝置的驅動方法，該半導體裝置包括其通道區包含氧化物半導體的第一電晶體、第二電晶體、第三電晶體以及其一個電極與 第一電晶體的源極和汲極中的一方及第二電晶體的閘極電連接的電容器，該方法包括如下步驟：將第一電壓施加到位元線及第一佈線，將第二電壓施加到第一字線以使第一電晶體打開，將位元線的第一電壓施加到第二電晶體的閘極以使第二電晶體打開，並將第三電壓施加到第二字線以使第三電晶體打開，其中第一字線與第一電晶體的閘極電連接，第二字線與第三電晶體的閘極電連接，第一佈線與第二電晶體的源極和汲極中的一方電連接，第三電晶體的源極和汲極中的一方與第二電晶體的源極和汲極中的另一方電連接，位元線與第一電晶體的源極和汲極中的另一方及第三電晶體的源極和汲極中的另一方電連接，並且電容器的另一個電極與電源電位端子或參考電位端子電連接；將第四電壓施加到第一佈線並停止將第一電壓施加到位元線，以將對應於第四電壓的電壓從第一佈線經過第二電晶體的源極及汲極、第三電晶體的源極及汲極、位元線以及第一電晶體的源極及汲極施加到第二電晶體的閘極；將第五電壓施加到第一字線以使第一電晶體關閉，將第六電壓施加到位元線及第一佈線，並將第七電壓施加到第二字線以使第三電晶體關閉；將第八電壓施加到第一佈線；以及停止將第八電壓施加到第一佈線，並將第九電壓施加到第二字線以使第三電晶體打開，使得第一佈線的電壓從第八電壓變化到第四電壓。
另外，在上述本發明的一實施方式中，較佳的是，第二電壓大於第五電壓，第七電壓大於第三電壓及 第九電壓，第六電壓為電源電壓或基準電壓。
另外，在上述本發明的一實施方式中，較佳的是，第二電壓大於第五電壓，第七電壓小於第三電壓及第九電壓，第六電壓及第八電壓為電源電壓或基準電壓。
本發明的一實施方式的半導體裝置具有如下效果：可以降低讀出電壓的不均勻性；不需要驗證工作；在儲存多值資料時具有高保持特性，並具有高可靠性。
100‧‧‧半導體裝置、記憶單元
101‧‧‧電晶體
102‧‧‧電晶體
103‧‧‧電容器
104‧‧‧節點
106‧‧‧電晶體
107‧‧‧電晶體
108‧‧‧電晶體
111‧‧‧佈線
112‧‧‧佈線
113‧‧‧佈線
114‧‧‧佈線
115‧‧‧佈線
130‧‧‧半導體裝置
135‧‧‧半導體裝置
140‧‧‧半導體裝置
150‧‧‧半導體裝置
155‧‧‧半導體裝置
200‧‧‧半導體裝置
201‧‧‧記憶單元陣列
202‧‧‧行選擇驅動器
203‧‧‧列選擇驅動器
204‧‧‧A/D轉換器
301‧‧‧解碼器
302‧‧‧控制電路
401‧‧‧解碼器
402‧‧‧鎖存電路
403‧‧‧D/A轉換器
404‧‧‧開關電路
405‧‧‧電晶體
406‧‧‧電晶體
501‧‧‧比較器
502‧‧‧編碼器
503‧‧‧鎖存電路
504‧‧‧緩衝器
600‧‧‧半導體裝置
820‧‧‧絕緣膜
832‧‧‧導電膜
833‧‧‧導電膜
831‧‧‧閘極絕緣膜
834‧‧‧閘極電極
830a‧‧‧氧化物半導體層
830b‧‧‧氧化物半導體層
830c‧‧‧氧化物半導體層
1110A‧‧‧電晶體
1400‧‧‧半導體基板
1401‧‧‧元件分離用絕緣膜
1402‧‧‧雜質區
1403‧‧‧雜質區
1404‧‧‧閘極電極
1405‧‧‧閘極絕緣膜
1409‧‧‧絕緣膜
1410‧‧‧佈線
1411‧‧‧佈線
1412‧‧‧佈線
1415‧‧‧佈線
1416‧‧‧佈線
1417‧‧‧佈線
1420‧‧‧絕緣膜
1421‧‧‧佈線
1430‧‧‧半導體膜
1431‧‧‧閘極絕緣膜
1432‧‧‧導電膜
1433‧‧‧導電膜
1434‧‧‧閘極電極
1435‧‧‧導電膜
1440‧‧‧絕緣膜
1441‧‧‧絕緣膜
1442‧‧‧絕緣膜
1443‧‧‧導電膜
5001‧‧‧外殼
5002‧‧‧外殼
5003‧‧‧顯示部
5004‧‧‧顯示部
5005‧‧‧麥克風
5006‧‧‧揚聲器
5007‧‧‧操作鍵
5008‧‧‧觸控筆
5101‧‧‧車體
5102‧‧‧車輪
5103‧‧‧儀表板
5104‧‧‧燈
5301‧‧‧外殼
5302‧‧‧冷藏室門
5303‧‧‧冷凍室門
5401‧‧‧外殼
5402‧‧‧顯示部
5403‧‧‧鍵盤
5404‧‧‧指向裝置
5601‧‧‧外殼
5602‧‧‧外殼
5603‧‧‧顯示部
5604‧‧‧顯示部
5605‧‧‧連接部
5606‧‧‧操作鍵
5801‧‧‧外殼
5802‧‧‧外殼
5803‧‧‧顯示部
5804‧‧‧操作鍵
5805‧‧‧透鏡
5806‧‧‧連接部
在圖式中：圖1是半導體裝置的電路圖；圖2是時序圖；圖3A至3E是說明半導體裝置的工作的圖；圖4是時序圖；圖5A至5D是說明半導體裝置的工作的圖；圖6是半導體裝置的電路圖；圖7是行選擇驅動器的電路圖；圖8是列選擇驅動器的電路圖；圖9是A/D轉換器的電路圖；圖10是半導體裝置的電路圖；圖11是時序圖；圖12是時序圖；圖13A和13B是半導體裝置的電路圖；圖14是時序圖； 圖15A至15E是說明半導體裝置的工作的圖；圖16是時序圖；圖17A至17D是說明半導體裝置的工作的圖；圖18是半導體裝置的電路圖；圖19是時序圖；圖20A至20E是說明半導體裝置的工作的圖；圖21是時序圖；圖22A至22D是說明半導體裝置的工作的圖；圖23A和23B是半導體裝置的電路圖；圖24是時序圖；圖25A至25E是說明半導體裝置的工作的圖；圖26是時序圖；圖27A至27D是說明半導體裝置的工作的圖；圖28是半導體裝置的剖面圖；圖29A和圖29B是電晶體的剖面圖；圖30A至30F是示出電子裝置的圖。
以下，參照圖式說明本發明的實施方式。但是，本發明不侷限於以下說明。所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種形式。因此，本發明不應該被解釋為僅限定在以下實施方式所記載的內容中。注意，在參照圖式說明本發明的結構 時，在不同的圖式中也共同使用同一符號表示同一部分。
在本說明書中，“連接”是指“電連接”，並相當於能夠供應或傳送電流、電壓或電位的狀態。因此，連接狀態不一定必須是指直接連接的狀態，而在其範疇內還包括以能夠供應或傳送電流、電壓或電位的方式中間夾著佈線、電阻器、二極體、電晶體等電路元件連接的狀態。
在本說明書的圖式中，根據其功能對構成要素進行分類而示出作為彼此獨立的方塊的方塊圖，但是，實際上的構成要素難以根據其功能清楚地劃分，而一個構成要素有時具有多個功能。
電晶體的源極是指用作活性層的半導體膜的一部分的源極區或與上述半導體膜電連接的源極電極。與此同樣，電晶體的汲極是指用作活性層的半導體膜的一部分的汲極區或與上述半導體膜電連接的汲極電極。閘極是指閘極電極。
電晶體所具有的源極和汲極的名稱伴隨電晶體的通道型及施加到各端子的電位的高低而改變。一般而言，在n通道型電晶體中，將被施加低電位的端子稱為源極，將被施加高電位的端子稱為汲極。另一方面，在p通道型電晶體中，將被施加低電位的端子稱為汲極，將被施加高電位的端子稱為源極。在本說明書中，有時為了方便起見假設源極和汲極被固定的情況而說明電晶體的連接關係，但是，實際上受到上述電位關係的左右而改變源極和 汲極的名稱。
在某一實施方式中所說明的內容(也可以是其一部分的內容)對於該實施方式所說明的其他內容(也可以是其一部分的內容)和/或在一個或多個其他實施方式中所說明的內容(也可以是其一部分的內容)可以進行應用、組合或置換等。
在圖式中，大小、層厚度或區域有時為了容易理解而被誇大。因此，本發明並不一定限定於圖式中的尺寸。
注意，圖式是示意性地示出理想例子的，因此，本發明不侷限於圖式所示的形狀或值等。例如，可以包括製造程序所引起的形狀偏差、誤差所引起的形狀偏差、雜訊所引起的信號、電壓或電流的偏差、定時誤差所引起的信號、電壓或電流的偏差等。
在很多情況下，電壓是指某個電位與標準電位(例如，接地電位(GND)或源極電位)之間的電位差。因此，“電壓”和“電位”可以互換使用。這裡，各佈線或各端子的電壓是相對性的，重要的是該電壓相對於某個標準電壓是高還是低。因此，即使記載為“GND”，該GND也不侷限於0V。這原理同樣應用於圖式中，即使有示出了“GND”的部分，該GND也不侷限於0V。
在本說明書中，即使記載為“電連接”，實際上也有時在電路中沒有物理連接的部分而只是佈線延伸。
為方便起見，附加了第一、第二等序數詞， 而其並不表示製程順序或疊層順序。另外，本說明書中的序數詞並不表示用來特定發明的事項的固有名稱。
注意，即使記載為“半導體”，例如，當導電性充分低時，“半導體”也有時具有作為“絕緣體”的特性。有時“半導體”與“絕緣體”之間的界限模糊，不能嚴格地區別“半導體”與“絕緣體”。因此，有時可以將在本說明書中記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將在本說明書中記載的“絕緣體”換稱為“半導體”。
注意，即使記載為“半導體”，例如，當導電性充分高時，“半導體”也有時具有作為“導電體”的特性。有時“半導體”與“導電體”之間的界限模糊，不能嚴格地區別“半導體”與“導電體”。因此，有時可以將在本說明書中記載的“半導體”換稱為“導電體”。同樣地，有時可以將在本說明書中記載的“導電體”換稱為“半導體”。
在本說明書中，“平行”是指在-10°以上且10°以下的角度的範圍中配置兩條直線的狀態。因此也包括-5°以上且5°以下的角度的狀態。另外，“垂直”是指在80°以上且100°以下的角度的範圍中配置兩條直線的狀態。因此也包括85°以上且95°以下的角度的狀態。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
實施方式1
圖1示出半導體裝置100。半導體裝置100具有電晶體101、電晶體102以及電容器103。半導體裝置100因可以被用作記憶單元而有時被稱為記憶單元100。
電晶體101的通道形成區具有氧化物半導體層。電晶體101因具有氧化物半導體層而具有關態電流極低的特性。
電晶體101為n型或p型的電晶體，以下假設電晶體101為n型電晶體的情況來進行說明。
電晶體101的閘極與佈線111電連接。佈線111可以被用作字線。
電晶體101的源極和汲極中的一方與佈線113電連接。佈線113可以被用作位元線。
電晶體101的源極和汲極中的另一方與電容器103的一個電極電連接。電晶體101的源極和汲極中的另一方還與電晶體102的閘極電連接。
電晶體102的通道形成區可以使用具有各種材料如氧化物半導體、矽等的層。電晶體102為p型電晶體。
電晶體102的源極和汲極中的一方與佈線114電連接。佈線114可以被用作信號線、源極線或電源線。
電晶體102的源極和汲極中的另一方與佈線113電連接。電晶體102的源極和汲極中的另一方還與電晶體101的源極和汲極中的一方電連接。
電容器103的一個電極與電晶體101的源極和汲極中的另一方電連接。電容器103的一個電極還與電晶體102的閘極電連接。
電容器103的另一個電極與佈線112電連接。佈線112可以被用作電容線。
以下說明對半導體裝置100寫入資料的工作及從半導體裝置100讀出資料的工作。
(資料寫入工作)
首先，說明資料寫入工作的一個例子。圖2示出時序圖。圖3A至3E示出半導體裝置100的工作。作為一個例子，以下說明如下資料寫入工作：以V1為想要讀出的電壓，使節點104的電位(電晶體102的閘極電位)變化到V2來進行資料寫入工作。因為在儲存多值資料時需要施加各種電壓，所以能夠自由地設定V1是有益的。
資料寫入工作由如下第一步驟及第二步驟進行：第一步驟是將低電壓施加到佈線113及佈線114，將高電壓施加到佈線111以使電晶體101打開，並將低電壓施加到佈線112，使得電晶體102打開；以及第二步驟是將電壓V1施加到佈線114並停止將低電壓施加到佈線113。
藉由進行第二步驟，將對應於資料(電壓V1)的電位V2從佈線114經過電晶體102的源極及汲極、佈線113以及電晶體101的源極及汲極施加到節點 104。由此，電晶體102的閘極被施加電位V2，而在電容器103中儲存對應於電位V2的電荷。
圖3A示出半導體裝置100的初始狀態。在圖2中，以(A)表示初始狀態。
佈線111被輸入低電壓(也稱為L電壓)的信號，由此電晶體101處於關閉狀態。這裡，“低電壓”只要是能夠使電晶體101成為關閉狀態的電壓，即可。“低電壓”既可為標準電壓(GND)又可為電源電壓(VDD或VSS)或其他電壓。
佈線112被輸入高電壓(也稱為H電壓)的信號。節點104被施加對應於電容器103的電容值的電壓，電晶體102處於關閉狀態。這裡，“高電壓”只要是能夠使電晶體102成為關閉狀態的電壓，即可。“高電壓”既可為電源電壓(VDD)又可為其他電壓。
佈線113及佈線114被施加低電壓(GND)。由此，佈線113及佈線114可以以低電壓預充電。這裡，“低電壓”為標準電壓(GND)，但是也可以為電源電壓(VSS)或其他電壓。
圖3B示出資料寫入之前的準備狀態。在圖2中，以(B)表示上述狀態。
在時刻t1中，佈線111被輸入高電壓的信號。由此電晶體101成為打開狀態。這裡，“高電壓”只要是能夠使電晶體101成為打開狀態的電壓，即可。“高電壓”既可為電源電壓(VDD)又可為其他電壓。
因為電晶體101成為打開狀態，所以佈線113與節點104電連接。節點104的電位下降到低電壓(GND)。
在時刻t1中，佈線112被輸入低電壓的信號。節點104被施加對應於電容器103的電容值的電壓。電晶體101成為打開狀態，且因為佈線112被施加低電壓，所以電晶體102成為打開狀態。這裡，“低電壓”只要是能夠使電晶體102成為打開狀態的電壓，即可。“低電壓”既可為標準電壓(GND)又可為電源電壓(VSS)或其他電壓。
佈線113及佈線114被施加低電壓，且電晶體101及102成為打開狀態，第一步驟至此結束了。
圖3C和3D示出資料寫入時的狀態。在圖2中，以(C)和(D)表示上述狀態。
在時刻t2中，佈線114被施加電壓V1(參照圖3C)。電壓V1是在進行資料讀出工作時想要讀出的電壓。電壓V1的大小可以根據想要寫入的資料而自由地設定。
在時刻t2中，停止將低電壓(GND)施加到佈線113(參照圖3C)。此時，佈線113與預充電的電壓隔開而成為電浮動狀態。就是說，佈線113成為因電荷的充電或放電而容易發生電位變動的狀態。藉由使用來將電位施加到佈線113的開關成為關閉狀態，可以實現上述浮動狀態。
因為電晶體102處於打開狀態，所以佈線113與佈線114電連接。佈線113的電壓從預充電的低電壓(GND)變化到V2'(參照圖3D)。注意，V2'與V1之間的差值大致為電晶體102的臨界電壓。
另外，因為電晶體101處於打開狀態，所以將資料從佈線114經過電晶體102的源極及汲極、佈線113以及電晶體101的源極及汲極寫入到節點104(電晶體102的閘極)。由此，在電容器103中儲存電荷，而節點104的電位變化到V2。
節點104的電位變化到V2時，電晶體102的閘極與源極之間的電位差變小，從而流過電晶體102的源極與汲極之間的電流(Id)變小。然後，電晶體102最終成為關閉狀態。
半導體裝置100成為如下狀態：佈線114被施加電壓V1，佈線113被施加電壓V2'，並且節點104被施加電壓V2。
佈線114被施加電壓V1，且停止將低電壓施加到佈線113，第二步驟至此結束了。
經上述步驟，將想要讀出的電壓V1施加到佈線114，使得節點104的電位變化到V2，資料寫入工作至此結束了。
圖3E示出資料寫入之後且資料保持之前的狀態。在圖2中，以(E)表示上述狀態。
在時刻t3中，佈線111被輸入低電壓的信 號。由此電晶體101成為關閉狀態。節點104成為不與佈線113電連接的狀態。因為電晶體101具有關態電流極低的特性，所以保持節點104的電位(V2)。
在到時刻t4之前，佈線112被施加高電壓，佈線113被施加低電壓(GND)，並且佈線114被施加低電壓(GND)。
在佈線112被施加高電壓時，節點104的電位從V2變化到能夠使電晶體102成為關閉狀態的電壓。
在時刻t4中，成為資料保持狀態。在圖2中，以(F)表示上述狀態。半導體裝置100成為與圖3A相同的狀態，只有節點104的電位不同於圖3A。電晶體101處於關閉狀態。
注意，在圖2中的(A)和(F)的狀態下，將低電壓施加到佈線114，但是也可以將高電壓施加到佈線114。在將高電壓施加到佈線114的情況下，在從(E)的狀態變成(F)的狀態時，即在將高電壓施加到佈線114時，有時能夠迅速地改變電壓。
(讀出工作)
接著，說明從經上述資料寫入工作而寫入的電荷讀出電壓V1的工作的一個例子。圖4示出時序圖。圖5A至5D示出半導體裝置100的工作。
資料讀出工作由如下第三步驟及第四步驟進行：第三步驟是將高電壓施加到佈線114；以及第四步驟 是停止將高電壓施加到佈線114，並將低電壓施加到佈線112。藉由進行第四步驟，使佈線114的電壓從高電壓變化到電壓V1。
圖5A示出半導體裝置100的資料保持狀態。在圖4中，以(A)表示資料保持狀態。
圖5B示出資料讀出之前的準備狀態。在圖4中，以(B)表示上述狀態。
在時刻t5中，將高電壓(VDD)施加到佈線114。佈線114可以以高電壓預充電。這裡，“高電壓”為電源電壓(VDD)，但是也可以為其他電壓。注意，上述高電壓較佳為高於電壓V1。
電晶體101及電晶體102從資料保持狀態開始時一直處於關閉狀態。
佈線114被施加高電壓，第三步驟至此結束了。
圖5C和5D示出資料讀出時的狀態。在圖4中，以(C)表示上述狀態。
在時刻t6中，停止將高電壓(VDD)施加到佈線114(參照圖5C)。此時，佈線114與預充電的電壓隔開而成為電浮動狀態。就是說，佈線114成為因電荷的充電或放電而容易發生電位變動的狀態。藉由使用來將電位施加到佈線114的開關成為關閉狀態，可以實現上述浮動狀態。
在時刻t6中，將低電壓的信號輸入到佈線 112。節點104的電位變化到資料寫入時的V2。其結果，形成對應於電晶體102的閘極電位(V2)和佈線114的電位的電流(Id)。注意，輸入到佈線112的低電壓較佳為與在資料寫入工作時輸入到佈線112的低電壓相等。
佈線114的電位與閘極電壓V2相應地從預充電的高電壓(VDD)變化到V1(參照圖5D)。電晶體102的閘極與源極之間的電位差隨時變小，從而電晶體102最終成為關閉狀態。
將佈線114電連接到判別電路等以讀出電壓V1。由此，可以讀出電壓V1。
停止將高電壓施加到佈線114，且佈線112被施加低電壓，第四步驟至此結束了。
在讀出資料之後，在時刻t7中，佈線112被輸入高電壓的信號。在佈線112被施加高電壓時，節點104的電位從V2變化了該高電壓值，由此電晶體102成為關閉狀態。
在到時刻t8之前，佈線114被施加低電壓(GND)。
在時刻t8中，成為資料保持狀態。在圖4中，以(E)表示上述狀態。半導體裝置100成為與圖5A相同的狀態。
注意，在圖4中的(A)和(E)的狀態下，將低電壓施加到佈線114，但是也可以將高電壓施加到佈線114。在將高電壓施加到佈線114的情況下，在從(A)的狀 態變成(B)的狀態時，即在將VDD施加到佈線114時，有時能夠迅速地改變電壓。
另外，在將節點104的電位，即施加到電晶體102的閘極復位(reset)時，例如，將低電壓施加到佈線112，並將高電壓的信號輸入到佈線111以使電晶體101打開。在電晶體101成為打開狀態時，節點104與佈線113電連接。因為佈線113被施加了GND，節點104的電位復位。
在本實施方式中，在寫入資料時施加到佈線114的電位(V1)相等於讀出電位。
在現有技術中，讀出電壓具有不均勻性。例如，在以V1為想要讀出的電壓的情況下，讀出電壓受到讀出電晶體的臨界值的不均勻性等影響而實際上成為V1±△V。就是說，讀出電壓有△V的偏差。但是，在本實施方式中，能夠將所希望的電位V1施加到佈線114，並讀出該電位V1。因此，可以減小△V，而可以減小讀出電壓的分佈寬度。
在使半導體裝置100儲存多值資料時，需要準確地寫入所希望的電壓，並準確地讀出所希望的電壓。因此，半導體裝置100被要求高精確度。但是，在本實施方式中，能夠施加所希望的電位並讀出該電位。因此，在使半導體裝置100儲存多值資料時，半導體裝置100具有高資料保持特性及高可靠性。
在現有技術中，為了確認準確地寫入資料而 進行驗證工作。但是，在本實施方式中，不需要驗證工作。由此，能夠進行高速工作。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式2
在本實施方式中，說明可以利用參照圖1說明的驅動方法的半導體裝置的一個例子。以下，參照圖6至12進行說明。
(半導體裝置的結構例)
圖6是示出具有圖1所示的記憶單元100的半導體裝置200的結構例的方塊圖。
圖6所示的半導體裝置200具有設置有圖1所示的多個記憶單元100的記憶單元陣列201、行選擇驅動器202、列選擇驅動器203以及A/D轉換器204。半導體裝置200具有設置為m行n列的矩陣形狀的記憶單元100。在圖6中，還示出第(m-1)行佈線111[m-1]及112[m-1]、第m行佈線111[m]及112[m]、第(n-1)列佈線113[n-1]及114[n-1]、第n列佈線113[n]及114[n]作為佈線111、佈線112、佈線113以及佈線114。
在圖6所示的記憶單元陣列201中，圖1所示的記憶單元100設置為矩陣形狀。記憶單元100所具有的各結構的說明與圖1同樣，援用圖1中的說明而省略說 明。
行選擇驅動器202是具有如下功能的電路：選擇性地使記憶單元100的各行中的電晶體101成為打開狀態的功能；以及選擇性地改變記憶單元100的各行中的節點104的電位的功能。明確地說，行選擇驅動器202是將信號供應到佈線111並將信號供應到佈線112的電路。半導體裝置200具備行選擇驅動器202，而能夠按行選擇性地進行對記憶單元100的資料寫入及資料讀出。
列選擇驅動器203是具有如下功能的電路：使記憶單元100的佈線113及佈線114的電位預充電的功能；使佈線113及佈線114的電位初始化的功能；以及使佈線113及佈線114成為電浮動狀態的功能。半導體裝置200具備列選擇驅動器203，而能夠按列選擇性地進行對記憶單元100的資料寫入及資料讀出。
A/D轉換器204是具有將作為類比值的佈線114的電位轉換為數位值來輸出到外部的功能的電路。明確地說，A/D轉換器204是具有閃爍型A/D轉換器的電路。半導體裝置200具備A/D轉換器204，而能夠將對應於從記憶單元100讀出的資料的佈線114的電位輸出到外部。
注意，假設A/D轉換器204為閃爍型A/D轉換器的情況來進行說明，但是也可以使用逐次比較型、多斜型或△Σ型A/D轉換器。
(行選擇驅動器的結構例)
圖7是示出圖6所示的行選擇驅動器202的結構例的方塊圖。
圖7所示的行選擇驅動器202具有解碼器301及控制電路302。控制電路302按佈線111及112的行設置。在第一行中設置有控制電路302[1](在圖7中以R/W controller表示)，並在第二行中設置有控制電路302[2]。各行的控制電路302與佈線111及佈線112連接。
解碼器301是具有輸出用來選擇設置有佈線111及112的行的信號的功能的電路。
控制電路302是具有將信號輸出到由解碼器301選擇的設置有佈線111及112的行的功能的電路。
(列選擇驅動器的結構例)
圖8是示出圖6所示的列選擇驅動器203的結構例的方塊圖。
圖8所示的列選擇驅動器203具有解碼器401、鎖存電路402、D/A轉換器403、開關電路404、電晶體405以及電晶體406。上述解碼器401、鎖存電路402、D/A轉換器403、開關電路404、電晶體405以及電晶體406按列設置。另外，各列的開關電路404、電晶體405以及電晶體406與佈線114連接。
解碼器401是具有選擇設置有佈線114的列 將被輸入的資料分別輸出的功能的電路。明確地說，解碼器401是被輸入位址信號Address及資料Data並將該資料Data根據該位址信號Address輸出到任一行中的鎖存電路402的電路。列選擇驅動器203具有解碼器401，而能夠選擇任一列寫入資料。
注意，輸入到解碼器401的資料Data是k位元的數位資料。k位元的數位資料是指每一位元由‘1’或‘0’的兩值資料表示的信號。例如，2位元的數位資料是由‘00’、‘01’、‘10’以及‘11’表示的資料。
鎖存電路402是具有暫時儲存被輸入的資料Data的功能的電路。明確地說，鎖存電路402是被輸入鎖存信號W_LAT且將根據該鎖存信號W_LAT儲存的資料Data輸出到D/A轉換器403的電路。列選擇驅動器203具有鎖存電路402，而能夠以任意的定時寫入資料。
D/A轉換器403是具有將被輸入的數位值的資料Data轉換為類比值的資料Vdata的功能的電路。明確地說，D/A轉換器403是如下電路：在資料Data的位元數為3位時，將被輸入的數位值的資料Data轉換為多個電位V0至V7這八個階段的電位中的任何一個來將它輸出到開關電路404。列選擇驅動器203具有D/A轉換器403，而能夠將寫入到記憶單元100的資料轉換為對應於多值資料的電位。
注意，從D/A轉換器403輸出的資料Vdata是由各不相同的電壓值表示的資料。在資料Data的位元 數為2位元時，例如，資料Vdata相當於0.5V、1.0V、1.5V以及2.0V的四值資料，資料Vdata可以說是由上述任一電壓值表示的資料。
開關電路404是具有如下功能的電路：將被輸入的資料Vdata供應到佈線114的功能；以及使佈線114成為電浮動狀態的功能。明確地說，開關電路404是如下電路：具備類比開關及反相器，受到開關控制信號Write_SW的控制將資料Vdata供應到佈線114，然後使類比開關成為關閉狀態以形成電浮動狀態。列選擇驅動器203具備開關電路404，而能夠在將資料Vdata供應到佈線114之後使佈線114處於電浮動狀態。
電晶體405是具有如下功能的電晶體：將預充電電壓VDD施加到佈線114的功能；以及使佈線114成為電浮動狀態的功能。明確地說，電晶體405是如下電晶體：受到預充電控制信號Pre_EN的控制將預充電電壓VDD施加到佈線114，然後使佈線114成為電浮動狀態。列選擇驅動器203具備電晶體405，而能夠在將預充電電壓VDD施加到佈線114之後使佈線114處於電浮動狀態。
電晶體406是具有將初始化電壓GND施加到佈線114的功能的電晶體。明確地說，電晶體406是受到初始化控制信號Init_EN的控制將初始化電壓GND施加到佈線114的開關。列選擇驅動器203具備電晶體406，而能夠將初始化電壓GND施加到佈線114。
雖然未圖示，但是列選擇驅動器203具有將預充電電壓(GND)施加到佈線113的功能及使佈線113成為電浮動狀態的功能。這些功能藉由具有與佈線114同樣的結構而實現，從而援用佈線114的記載。
(A/D轉換器的結構例)
圖9是圖6所示的A/D轉換器204的結構例的方塊圖。
圖9所示的A/D轉換器204具有比較器501、編碼器502、鎖存電路503以及緩衝器504。。上述比較器501、編碼器502、鎖存電路503以及緩衝器504按列設置。各列緩衝器504輸出資料Dout。
比較器501是具有比較佈線114的電位和參考電壓Vref0至Vref6的電位的高低判定出佈線114的電位所對應的多值資料之一的功能的電路。明確地說，比較器501是如下電路：具備多個比較器，該多個比較器501分別被施加佈線114的電位和各不相同的參考電壓Vref0至Vref6，以判定出佈線114的電位所在的電位間之一處。A/D轉換器204具備比較器501，而能夠判定出佈線114的電位所對應的多值資料之一。
作為一個例子，圖9所示的參考電壓Vref0至Vref6是在多值資料為3位元，即八值的資料時被施加的電位。
編碼器502是具有根據從比較器501輸出的 判定佈線114的電位的信號產生多位元的數位信號的功能的電路。明確地說，編碼器502是根據從多個比較器輸出的H位準或L位準的信號進行編碼化以產生數位信號的電路。A/D轉換器204具備編碼器502，而能夠將從記憶單元100讀出的資料轉換為數位值的資料。
鎖存電路503是具有暫時儲存被輸入的數位值的資料的電路。明確地說，鎖存電路503是被輸入鎖存信號LAT並將根據該鎖存信號LAT儲存的資料輸出到緩衝器504的正反器電路。A/D轉換器204具備鎖存電路503，而能夠以任意的定時輸出資料。注意，也可以省略鎖存電路503。
緩衝器504是具有將從鎖存電路503輸出的資料放大並作為輸出信號Dout輸出的功能的電路。明確地說，緩衝器504是具備偶數級的反相器電路的電路。A/D轉換器204具備緩衝器504，而能夠降低數位信號的噪音。注意，也可以省略緩衝器504。
(半導體裝置的驅動方法的具體例)
圖10示出半導體裝置所具有的記憶單元的電路圖。圖11及圖12所示的時序圖是用來說明圖10的工作的。
在圖10所示的半導體裝置600中，其電路結構與圖1所示的記憶單元相同的記憶單元100A至100D設置為兩行兩列的矩陣形狀。圖10還示出：第一行的佈線111[1]、佈線112[1]、第二行的佈線111[2]、佈線 112[2]、第一列的佈線113[1]、佈線114[1]以及第二列的佈線113[2]、佈線114[2]。
圖11所示的時序圖是進行資料寫入工作的期間p1至p8中的時序圖。圖12所示的時序圖是進行資料讀出工作的期間p9至p16中的時序圖。在圖11及圖12中，示出圖10所示的佈線111[1]、佈線111[2]、佈線112[1]、佈線112[2]、佈線113[1]、佈線113[2]、佈線114[1]以及佈線114[2]的電壓變化。
在圖11所示的期間p1中，將佈線111[1]和佈線112[1]分別設定為H位準和L位準。其他佈線，即佈線111[2]、佈線112[2]、佈線113[1]、佈線113[2]、佈線114[1]以及佈線114[2]保持前一期間的電壓。由此，記憶單元100A的電晶體101及電晶體102、記憶單元100B的電晶體101及電晶體102成為打開狀態。
接著，在圖11所示的期間p2中，停止將電壓施加到佈線113[1]及佈線113[2]以使它們成為電浮動狀態。將佈線114[1]的電壓和佈線114[2]的電壓分別設定為V3和V4。其他佈線，即佈線111[1]、佈線111[2]、佈線112[1]以及佈線112[2]保持前一期間的電壓。
佈線113[1]的電壓與佈線114[1]的電壓V3相應地變化，而佈線113[2]的電壓與佈線114[2]的電壓V4相應地變化。由此，記憶單元100A的節點104被寫入對應於電壓V3的資料，而記憶單元100B的節點104被寫入對應於電壓V4的資料。
接著，在圖11所示的期間p3中，將佈線111[1]設定為L位準。其他佈線，即佈線111[2]、佈線112[1]、佈線112[2]、佈線113[1]、佈線113[2]、佈線114[1]以及佈線114[2]保持前一期間的電壓。由此，記憶單元100A的電晶體101、記憶單元100B的電晶體101成為關閉狀態。
接著，在圖11所示的期間p4中，將佈線112[1]設定為H位準。將佈線113[1]、佈線113[2]、佈線114[1]以及佈線114[2]的電壓設定為低電壓(GND)。其他佈線，即佈線111[1]、佈線111[2]以及佈線112[2]保持前一期間的電壓。由此，記憶單元100A的電晶體102、記憶單元100B的電晶體102成為關閉狀態。
接著，在圖11所示的期間p5中，將佈線111[2]和佈線112[2]分別設定為H位準和L位準。其他佈線，即佈線111[1]、佈線112[1]、佈線113[1]、佈線113[2]、佈線114[1]以及佈線114[2]保持前一期間的電壓。由此，記憶單元100C的電晶體101及電晶體102、記憶單元100D的電晶體101及電晶體102成為打開狀態。
接著，在圖11所示的期間p6中，停止將電壓施加到佈線113[1]及佈線113[2]以使它們成為電浮動狀態。將佈線114[1]的電壓和佈線114[2]的電壓分別設定為V4和V3。其他佈線，即佈線111[1]、佈線111[2]、佈線112[1]以及佈線112[2]保持前一期間的電壓。
佈線113[1]的電壓與佈線114[1]的電壓V4相應地變化，而佈線113[2]的電壓與佈線114[2]的電壓V3相應地變化。由此，記憶單元100C的節點104被寫入對應於電壓V4的資料，而記憶單元100D的節點104被寫入對應於電壓V3的資料。
接著，在圖11所示的期間p7中，將佈線111[2]設定為L位準。其他佈線，即佈線111[1]、佈線112[1]、佈線112[2]、佈線113[1]、佈線113[2]、佈線114[1]以及佈線114[2]保持前一期間的電壓。由此，記憶單元100C的電晶體101、記憶單元100D的電晶體101成為關閉狀態。
接著，在圖11所示的期間p8中，將佈線112[2]設定為H位準。將佈線113[1]、佈線113[2]、佈線114[1]以及佈線114[2]的電壓設定為低電壓(GND)。其他佈線，即佈線111[1]、佈線111[2]以及佈線112[1]保持前一期間的電壓。由此，記憶單元100C的電晶體102、記憶單元100D的電晶體102成為關閉狀態。
總之，經期間p1至p8的資料寫入工作，在圖10所示的記憶單元100A、記憶單元100B、記憶單元100C以及記憶單元100D中分別寫入有對應於電壓V3的資料、對應於電壓V4的資料、對應於電壓V4的資料以及對應於電壓V3的資料。
接著，在圖12所示的期間p9中，將佈線114[1]及佈線114[2]設定為預充電電壓(這裡，VDD)。 其他佈線，即佈線111[1]、佈線111[2]、佈線112[1]、佈線112[2]、佈線113[1]以及佈線113[2]保持前一期間的電壓。
接著，在圖12所示的期間p10中，停止將電壓施加到佈線114[1]及佈線114[2]以使它們成為電浮動狀態。將佈線112[1]設定為L位準。記憶單元100A的電晶體102、記憶單元100B的電晶體102成為打開狀態。由此，佈線114[1]及佈線114[2]的電壓與對應於寫入到記憶單元100A及記憶單元100B中的資料的電壓相應地下降。其他佈線，即佈線111[1]、佈線111[2]、佈線112[2]、佈線113[1]以及佈線113[2]保持前一期間的電壓。注意，輸入到佈線112[1]的L位準的電壓較佳為與在進行資料寫入工作時輸入到佈線112[1]的L位準的電壓相等。
接著，在圖12所示的期間p11中，期間p10中的佈線114[1]和佈線114[2]的電壓下降停止，分別成為電壓V3和電壓V4。其他佈線，即佈線111[1]、佈線111[2]、佈線112[1]、佈線112[2]、佈線113[1]以及佈線113[2]保持前一期間的電壓。
接著，在圖12所示的期間p12中，將佈線112[1]設定為H位準。其他佈線，即佈線111[1]、佈線111[2]、佈線112[2]、佈線113[1]、佈線113[2]、佈線114[1]以及佈線114[2]保持前一期間的電壓。記憶單元100A的電晶體102、記憶單元100B的電晶體102成為關 閉狀態。
在圖12所示的期間p13中，將佈線114[1]及佈線114[2]設定為預充電電壓(這裡，VDD)。其他佈線，即佈線111[1]、佈線111[2]、佈線112[1]、佈線112[2]、佈線113[1]以及佈線113[2]保持前一期間的電壓。
接著，在圖12所示的期間p14中，停止將電壓施加到佈線114[1]及佈線114[2]以使它們成為電浮動狀態。將佈線112[2]設定為L位準。記憶單元100C的電晶體102、記憶單元100D的電晶體102成為打開狀態。由此，佈線114[1]及佈線114[2]的電壓與對應於寫入到記憶單元100C及記憶單元100D中的資料的電壓相應地下降。其他佈線，即佈線111[1]、佈線111[2]、佈線112[1]、佈線113[1]以及佈線113[2]保持前一期間的電壓。注意，輸入到佈線112[2]的L位準的電壓較佳為與在進行資料寫入工作時輸入到佈線112[2]的L位準的電壓相等。
接著，在圖12所示的期間p15中，期間p14中的佈線114[1]和佈線114[2]的電壓下降停止，分別成為電壓V4和電壓V3。其他佈線，即佈線111[1]、佈線111[2]、佈線112[1]、佈線112[2]、佈線113[1]以及佈線113[2]保持前一期間的電壓。
接著，在圖12所示的期間p16中，將佈線112[2]設定為H位準。其他佈線，即佈線111[1]、佈線 111[2]、佈線112[1]、佈線113[1]、佈線113[2]、佈線114[1]以及佈線114[2]保持前一期間的電壓。記憶單元100C的電晶體102、記憶單元100D的電晶體102成為關閉狀態。
總之，經期間p9至p16的資料讀出工作，從圖10所示的記憶單元100A、記憶單元100B、記憶單元100C以及記憶單元100D中分別讀出對應於電壓V3的資料、對應於電壓V4的資料、對應於電壓V4的資料以及對應於電壓V3的資料。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式3
圖13A示出半導體裝置130。半導體裝置130具有電晶體101、電晶體102、電容器103以及電晶體107。
半導體裝置130與半導體裝置100(圖1)的不同之處在於：半導體裝置130具有電晶體107，並且電容器103的另一個電極被施加來自參考電位端子的參考電位(GND)。注意，電容器103的另一個電極也可以被施加參考電位以外的其他電位如來自電源電位端子的電源電位(VSS)等。
電晶體107為p型電晶體。電晶體107的通道形成區可以使用具有氧化物半導體、矽等各種材料的層。
電晶體107的閘極與佈線115電連接。佈線115可以被用作字線。
電晶體107的源極和汲極中的一方與電晶體102的源極和汲極中的另一方電連接。
電晶體107的源極和汲極中的另一方與佈線113電連接。電晶體107的源極和汲極中的另一方還與電晶體101的源極和汲極中的一方電連接。
另外，如半導體裝置135那樣，電晶體107也可以設置在電晶體102與佈線114之間(參照圖13B)。在半導體裝置135中，電晶體107的源極和汲極中的一方與佈線114電連接，而電晶體107的源極和汲極中的另一方與電晶體102的源極和汲極中的一方電連接。
電晶體102的源極和汲極中的另一方與佈線113電連接。電晶體102的源極和汲極中的另一方還與電晶體101的源極和汲極中的一方電連接。
以下說明對半導體裝置130寫入資料的工作及從半導體裝置130讀出資料的工作。
(資料寫入工作)
首先，說明資料寫入工作的一個例子。圖14示出時序圖。圖15A至15E示出半導體裝置130的工作。作為一個例子，以下說明如下資料寫入工作：以V1為想要讀出的電壓，使節點104的電位(電晶體102的閘極電位)變化到V5來進行資料寫入工作。因為在儲存多值資料時 需要施加各種電壓，所以能夠自由地設定V1是有益的。
資料寫入工作由如下第一步驟及第二步驟進行：第一步驟是將低電壓施加到佈線113及佈線114，將高電壓施加到佈線111以使電晶體101打開，由此電晶體102打開，並將低電壓施加到佈線115以使電晶體107打開；以及第二步驟是將電壓V1施加到佈線114並停止將低電壓施加到佈線113。
藉由進行第二步驟，將對應於資料(電壓V1)的電位V5從佈線114經過電晶體102的源極及汲極、電晶體107的源極及汲極、佈線113以及電晶體101的源極及汲極施加到節點104。由此，電晶體102的閘極被施加電位V5，而在電容器103中儲存對應於電位V5的電荷。
圖15A示出半導體裝置130的初始狀態。在圖14中，以(A)表示初始狀態。
佈線111被輸入低電壓的信號，由此電晶體101處於關閉狀態。
佈線115被輸入高電壓的信號，由此電晶體107處於關閉狀態。
電容器103的另一個電極被施加參考電位等低電壓。節點104被施加對應於電容器103的電容值的電壓。
佈線113及佈線114被施加低電壓(GND)。由此，佈線113及佈線114可以以低電壓預充 電。這裡，“低電壓”為標準電壓(GND)，但是也可以為電源電壓(VSS)或其他電壓。
圖15B示出資料寫入之前的準備狀態。在圖14中，以(B)表示上述狀態。
在時刻t1中，佈線111被輸入高電壓的信號。由此電晶體101成為打開狀態。
因為電晶體101成為打開狀態，所以佈線113與節點104電連接。佈線113的電位施加到節點104，由此電晶體102成為打開狀態。
在時刻t1中，佈線115被輸入低電壓的信號。由此，電晶體107成為打開狀態。這裡，“低電壓”只要是能夠使電晶體107成為打開狀態的電壓，即可。 “低電壓”既可為標準電壓(GND)又可為電源電壓(VSS)或其他電壓。
佈線113及佈線114被施加低電壓，且電晶體101、電晶體102以及電晶體107成為打開狀態，第一步驟至此結束了。
圖15C和15D示出資料寫入時的狀態。在圖14中，以(C)和(D)表示上述狀態。
在時刻t2中，佈線114被施加電壓V1(參照圖15C)。電壓V1是在進行資料讀出工作時想要讀出的電壓。電壓V1的大小可以根據想要寫入的資料而自由地設定。
在時刻t2中，停止將低電壓(GND)施加到 佈線113(參照圖15C)。此時，佈線113與預充電的電壓隔開而成為電浮動狀態。就是說，佈線113成為因電荷的充電或放電而容易發生電位變動的狀態。藉由使用來將電位施加到佈線113的開關成為關閉狀態，可以實現上述浮動狀態。
因為電晶體107及電晶體102處於打開狀態，所以佈線113與佈線114電連接。佈線113的電壓從預充電的低電壓(GND)變化到V5'(參照圖15D)。注意，V5'與V1之間的差值大致為電晶體102及電晶體107的臨界電壓(V1>V5')。
另外，因為電晶體101處於打開狀態，所以將資料從佈線114經過電晶體102的源極及汲極、電晶體107的源極及汲極、佈線113以及電晶體101的源極及汲極寫入到節點104(電晶體102的閘極)。由此，在電容器103中儲存電荷，而節點104的電位變化到V5。
節點104的電位變化到V5時，電晶體102的閘極與源極之間的電位差變小，從而流過電晶體102的源極與汲極之間的電流(Id)變小。然後，電晶體102最終成為關閉狀態。
半導體裝置130成為如下狀態：佈線114被施加電壓V1，佈線113被施加電壓V5'，並且節點104被施加電壓V5。
佈線114被施加電壓V1，且停止將低電壓施加到佈線113，第二步驟至此結束了。
經上述步驟，將想要讀出的電壓V1施加到佈線114，使得節點104的電位變化到V5，資料寫入工作至此結束了。
圖15E示出資料寫入之後且資料保持之前的狀態。在圖14中，以(E)表示上述狀態。
在時刻t3中，佈線111被輸入低電壓的信號。由此電晶體101成為關閉狀態。節點104成為不與佈線113電連接的狀態。因為電晶體101具有關態電流極低的特性，所以保持節點104的電位(V5)。
在到時刻t4之前，佈線115被施加高電壓，佈線113被施加低電壓(GND)，並且佈線114被施加低電壓(GND)。
在佈線115被施加高電壓時，電晶體107成為關閉狀態。這裡，“高電壓”只要是能夠使電晶體107成為關閉狀態的電壓，即可。
在時刻t4中，成為資料保持狀態。在圖14中，以(F)表示上述狀態。半導體裝置130成為與圖15A相同的狀態，只有節點104的電位(V5)不同於圖15A。電晶體101及電晶體107處於關閉狀態。
注意，在圖14中的(A)和(F)的狀態下，將低電壓施加到佈線114，但是也可以將高電壓施加到佈線114。在將高電壓施加到佈線114的情況下，在從(E)的狀態變成(F)的狀態時，即在將高電壓施加到佈線114時，有時能夠迅速地改變電壓。
(讀出工作)
接著，說明從經上述資料寫入工作而寫入的電荷讀出電壓V1的工作的一個例子。圖16示出時序圖。圖17A至17D示出半導體裝置130的工作。
資料讀出工作由如下第三步驟及第四步驟進行：第三步驟是將高電壓施加到佈線114；以及第四步驟是停止將高電壓施加到佈線114，並將低電壓施加到佈線115以使電晶體107成為打開狀態。藉由進行第四步驟，使佈線114的電壓從高電壓變化到電壓V1。
圖17A示出半導體裝置130的資料保持狀態。在圖16中，以(A)表示資料保持狀態。
圖17B示出資料讀出之前的準備狀態。在圖16中，以(B)表示上述狀態。
在時刻t5中，將高電壓(VDD)施加到佈線114。佈線114可以以高電壓預充電。
電晶體101及電晶體107從資料保持狀態開始時一直處於關閉狀態。
佈線114被施加高電壓，第三步驟至此結束了。
圖17C和17D示出資料讀出時的狀態。在圖16中，以(C)表示上述狀態。
在時刻t6中，停止將高電壓(VDD)施加到佈線114(參照圖17C)。此時，佈線114與預充電的電 壓隔開而成為電浮動狀態。就是說，佈線114成為因電荷的充電或放電而容易發生電位變動的狀態。藉由使用來將電位施加到佈線114的開關成為關閉狀態，可以實現上述浮動狀態。
在時刻t6中，將低電壓的信號輸入到佈線115。由此，電晶體107成為打開狀態。
電晶體102的閘極被施加電壓V5。電晶體102處於打開狀態。佈線114的電位與閘極電壓V5相應地從預充電的高電壓(VDD)變化到V1(參照圖17D)。電晶體102的閘極與源極之間的電位差隨時變小，從而電晶體102最終成為關閉狀態。
將佈線114電連接到判別電路等以讀出電壓V1。由此，可以讀出電壓V1。
停止將高電壓施加到佈線114，且電晶體107成為打開狀態，第四步驟至此結束了。
在讀出資料之後，在時刻t7中，佈線115被輸入高電壓的信號。由此，電晶體107成為關閉狀態(圖16中的(D))。
在到時刻t8之前，佈線114被施加低電壓(GND)(圖16中的(D))。
在時刻t8中，成為資料保持狀態。在圖16中，以(E)表示上述狀態。半導體裝置130成為與圖17A相同的狀態。
注意，在圖16中的(A)和(E)的狀態下，將低 電壓施加到佈線114，但是也可以將高電壓施加到佈線114。在將高電壓施加到佈線114的情況下，在從(A)的狀態變成(B)的狀態時，即在將VDD施加到佈線114時，有時能夠迅速地改變電壓。
另外，在將節點104的電位，即施加到電晶體102的閘極的電壓重設時，例如，將高電壓的信號輸入到佈線111以使電晶體101打開。在電晶體101成為打開狀態時，節點104與佈線113電連接。因為佈線113被施加了GND，節點104的電位復位。
在半導體裝置130中，在寫入資料時施加到佈線114的電位(V1)相等於讀出電位。
半導體裝置130可以與半導體裝置100同樣地發揮實施方式1所示的效果。另外，半導體裝置130中的與電晶體107電連接的佈線115的電容可以為比半導體裝置100中的與電容器103電連接的佈線112的電容小，從而可以進一步減小半導體裝置130的耗電量。
另外，因為圖13B所示的半導體裝置135的工作與半導體裝置130相同，所以援用半導體裝置130的工作的記載。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式4
圖18示出半導體裝置140。半導體裝置140具有電 晶體101、電晶體106以及電容器103。
半導體裝置140與半導體裝置100(圖1)的不同之處在於：半導體裝置140具有電晶體106，該電晶體106為n型電晶體。
電晶體106的通道形成區可以使用包含氧化物半導體、矽等各種材料的層。
電晶體106與其他元件如電晶體101等之間的連接關係的說明援用電晶體102與其他元件如電晶體101等之間的連接關係的記載。
以下說明對半導體裝置140寫入資料的工作及從半導體裝置140讀出資料的工作。
(資料寫入工作)
首先，說明資料寫入工作的一個例子。圖19示出時序圖。圖20A至20E示出半導體裝置140的工作。作為一個例子，以下說明如下資料寫入工作：以V1為想要讀出的電壓，使節點104的電位(電晶體106的閘極電位)變化到V7來進行資料寫入工作。因為在儲存多值資料時需要施加各種電壓，所以能夠自由地設定V1是有益的。
資料寫入工作由如下第一步驟及第二步驟進行：第一步驟是將高電壓施加到佈線113及佈線114，將高電壓施加到佈線111以使電晶體101打開，並將高電壓施加到佈線112以使電晶體106打開；以及第二步驟是將電壓V1施加到佈線114並停止將高電壓施加到佈線 113。
藉由進行第二步驟，將對應於資料(電壓V1)的電位V7從佈線114經過電晶體106的源極及汲極、佈線113以及電晶體101的源極及汲極施加到節點104。由此，電晶體106的閘極被施加電位V7，而在電容器103中儲存對應於電位V7的電荷。
圖20A示出半導體裝置140的初始狀態。在圖19中，以(A)表示初始狀態。
佈線111被輸入低電壓的信號，由此電晶體101處於關閉狀態。
佈線112被輸入低電壓的信號。節點104被施加對應於電容器103的電容值的電壓。
佈線113及佈線114被施加高電壓(VDD)。由此，佈線113及佈線114可以以高電壓預充電。這裡，“高電壓”為電源電壓(VDD)，但是也可以為其他電壓。
圖20B示出資料寫入之前的準備狀態。在圖19中，以(B)表示上述狀態。
在時刻t1中，佈線111被輸入高電壓的信號。由此電晶體101成為打開狀態。
因為電晶體101成為打開狀態，所以佈線113與節點104電連接。由此，節點104的電位上升到高電壓(VDD)。
在時刻t1中，佈線112被輸入高電壓的信 號。節點104被施加對應於電容器103的電容值的電壓。電晶體101成為打開狀態，並且佈線112被施加高電壓，由此電晶體106成為打開狀態。這裡，“高電壓”只要是能夠使電晶體106成為打開狀態的電壓，就可為電源電壓(VDD)或其他電壓。
佈線113及佈線114被施加高電壓，且電晶體101及電晶體106成為打開狀態，第一步驟至此結束了。
圖20C和20D示出資料寫入時的狀態。在圖19中，以(C)和(D)表示上述狀態。
在時刻t2中，佈線114被施加電壓V1(參照圖20C)。電壓V1是在進行資料讀出工作時想要讀出的電壓。電壓V1的大小可以根據想要寫入的資料而自由地設定。
在時刻t2中，停止將高電壓(VDD)施加到佈線113(參照圖20C)。此時，佈線113與預充電的電壓隔開而成為電浮動狀態。就是說，佈線113成為因電荷的充電或放電而容易發生電位變動的狀態。藉由使用來將電位施加到佈線113的開關成為關閉狀態，可以實現上述浮動狀態。
因為電晶體106處於打開狀態，所以佈線113與佈線114電連接。佈線113的電壓從預充電的高電壓(VDD)變化到V7'(參照圖20D)。注意，V7'與V1之間的差值大致為電晶體106的臨界電壓。
另外，因為電晶體101處於打開狀態，所以將資料從佈線114經過電晶體106的源極及汲極、佈線113以及電晶體101的源極及汲極寫入到節點104(電晶體106的閘極)。由此，在電容器103中儲存電荷，而節點104的電位變化到V7。
節點104的電位變化到V7時，電晶體106的閘極與源極之間的電位差變小，從而流過電晶體106的源極與汲極之間的電流(Id)變小。然後，電晶體106最終成為關閉狀態。
半導體裝置140成為如下狀態：佈線114被施加電壓V1，佈線113被施加電壓V7'，並且節點104被施加電壓V7。
佈線114被施加電壓V1，且停止將高電壓施加到佈線113，第二步驟至此結束了。
經上述步驟，將想要讀出的電壓V1施加到佈線114，使得節點104的電位變化到V7，資料寫入工作至此結束了。
圖20E示出資料寫入之後且資料保持之前的狀態。在圖19中，以(E)表示上述狀態。
在時刻t3中，佈線111被輸入低電壓的信號。由此電晶體101成為關閉狀態。節點104成為不與佈線113電連接的狀態。因為電晶體101具有關態電流極低的特性，所以保持節點104的電位(V7)。
在到時刻t4之前，佈線112被施加低電壓， 佈線113被施加高電壓(VDD)，並且佈線114被施加高電壓(VDD)。
在佈線112被施加低電壓時，節點104的電位從V7變化到能夠使電晶體106成為關閉狀態的電壓。
在時刻t4中，成為資料保持狀態。在圖19中，以(F)表示上述狀態。半導體裝置140成為與圖20A相同的狀態，只有節點104的電位不同於圖20A。電晶體101處於關閉狀態。
注意，在圖19中的(A)和(F)的狀態下，將高電壓施加到佈線114，但是也可以將低電壓施加到佈線114。在將低電壓施加到佈線114的情況下，在從(E)的狀態變成(F)的狀態時，即在將低電壓施加到佈線114時，有時能夠迅速地改變電壓。
(讀出工作)
接著，說明從經上述資料寫入工作而寫入的電荷讀出電壓V1的工作的一個例子。圖21示出時序圖。圖22A至22D示出半導體裝置140的工作。
資料讀出工作由如下第三步驟及第四步驟進行：第三步驟是將低電壓施加到佈線114；以及第四步驟是停止將低電壓施加到佈線114，並將高電壓施加到佈線112。藉由進行第四步驟，使佈線114的電壓從低電壓變化到電壓V1。
圖22A示出半導體裝置140的資料保持狀 態。在圖21中，以(A)表示資料保持狀態。
圖22B示出資料讀出之前的準備狀態。在圖21中，以(B)表示上述狀態。
在時刻t5中，將低電壓(GND)施加到佈線114。佈線114可以以低電壓預充電。這裡，雖然將GND施加到佈線114，但是也可以施加電源電壓(VSS)或其他電壓。
電晶體101及電晶體106從資料保持狀態開始時一直處於關閉狀態。
佈線114被施加低電壓，第三步驟至此結束了。
圖22C和22D示出資料讀出時的狀態。在圖21中，以(C)表示上述狀態。
在時刻t6中，停止將低電壓(GND)施加到佈線114(參照圖22C)。此時，佈線114與預充電的電壓隔開而成為電浮動狀態。就是說，佈線114成為因電荷的充電或放電而容易發生電位變動的狀態。藉由使用來將電位施加到佈線114的開關成為關閉狀態，可以實現上述浮動狀態。
在時刻t6中，停止將高電壓的信號輸入到佈線112。由此，節點104的電位變化到資料寫入時的V7。其結果，形成對應於電晶體106的閘極電位(V7)和佈線114的電位的電流(Id)。注意，輸入到佈線112的高電壓較佳為與在資料寫入工作時輸入到佈線112的高電壓相 等。
佈線114的電位與閘極電壓V7相應地從預充電的低電壓(GND)變化到V1(參照圖22D)。電晶體106的閘極與源極之間的電位差隨時變小，從而電晶體106最終成為關閉狀態。
將佈線114電連接到判別電路等以讀出電壓V1。由此，可以讀出電壓V1。
停止將低電壓施加到佈線114，並且將高電壓施加到佈線112，第四步驟至此結束了。
在讀出資料之後，在時刻t7中，佈線112被輸入低電壓的信號。在佈線112被輸入低電壓時，節點104的電位從V7變化了該低電壓值由此，電晶體106成為關閉狀態。
在到時刻t8之前，佈線114被施加高電壓(VDD)。
在時刻t8中，成為資料保持狀態。在圖21中，以(E)表示上述狀態。半導體裝置140成為與圖22A相同的狀態。
注意，在圖21中的(A)和(E)的狀態下，將高電壓施加到佈線114，但是也可以將低電壓施加到佈線114。在將低電壓施加到佈線114的情況下，在從(A)的狀態變成(B)的狀態時，即在將GND施加到佈線114時，有時能夠迅速地改變電壓。
另外，在將節點104的電位，即施加到電晶 體106的閘極的電壓重設時，例如，將高電壓施加到佈線112，將GND等低電壓施加到佈線113，並且將高電壓的信號輸入到佈線111以使電晶體101打開。在電晶體101成為打開狀態時，節點104與佈線113電連接。因為佈線113被施加了GND，節點104的電位復位。
在半導體裝置140中，在寫入資料時施加到佈線114的電位(V1)相等於讀出電位。
半導體裝置140可以與半導體裝置100同樣地發揮實施方式1所示的效果。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式5
圖23A示出半導體裝置150。半導體裝置150具有電晶體101、電晶體106、電容器103以及電晶體108。
半導體裝置150與半導體裝置100(圖1)的不同之處在於：半導體裝置150使用電晶體106代替電晶體102，並具有電晶體108，且電容器103的另一個電極被施加來自參考電位端子的參考電位(GND)。注意，電容器103的另一個電極也可以被施加參考電位以外的其他電位如來自電源電位端子的電源電位(VSS)等。
電晶體106為n型電晶體。電晶體106的通道形成區可以使用包含氧化物半導體、矽等各種材料的層。
電晶體106與其他元件如電晶體101等之間的連接關係的說明援用電晶體102與其他元件如電晶體101等之間的連接關係的記載。
電晶體108為n型電晶體。電晶體108的通道形成區可以使用包含氧化物半導體、矽等各種材料的層。
電晶體108的閘極與佈線115電連接。佈線115可以被用作字線。
電晶體108的源極和汲極中的一方與電晶體106的源極和汲極中的另一方電連接。
電晶體108的源極和汲極中的另一方與佈線113電連接。電晶體108的源極和汲極中的另一方還與電晶體101的源極和汲極中的一方電連接。
另外，如半導體裝置155那樣，電晶體108也可以設置在電晶體106與佈線114之間(參照圖23B)。在半導體裝置155中，電晶體108的源極和汲極中的一方與佈線114電連接，而電晶體108的源極和汲極中的另一方與電晶體106的源極和汲極中的一方電連接。
電晶體106的源極和汲極中的另一方與佈線113電連接。電晶體106的源極和汲極中的另一方還與電晶體101的源極和汲極中的一方電連接。
以下說明對半導體裝置150寫入資料的工作及從半導體裝置150讀出資料的工作。
(資料寫入工作)
首先，說明資料寫入工作的一個例子。圖24示出時序圖。圖25A至25E示出半導體裝置150的工作。作為一個例子，以下說明如下資料寫入工作：以V1為想要讀出的電壓，使節點104的電位(電晶體106的閘極電位)變化到V9來進行資料寫入工作。因為在儲存多值資料時需要施加各種電壓，所以能夠自由地設定V1是有益的。
資料寫入工作由如下第一步驟及第二步驟進行：第一步驟是將高電壓施加到佈線113及佈線114，將高電壓施加到佈線111以使電晶體101打開，使電晶體106打開並將高電壓施加到佈線115以使電晶體108打開；以及第二步驟是將電壓V1施加到佈線114並停止將高電壓施加到佈線113。
藉由進行第二步驟，將對應於資料(電壓V1)的電位V9從佈線114經過電晶體106的源極及汲極、電晶體108的源極及汲極、佈線113以及電晶體101的源極及汲極施加到節點104。由此，電晶體106的閘極被施加電位V9，而在電容器103中儲存對應於電位V9的電荷。
圖25A示出半導體裝置150的初始狀態。在圖24中，以(A)表示初始狀態。
佈線111被輸入低電壓的信號，由此電晶體101處於關閉狀態。
佈線115被輸入低電壓的信號，由此電晶體 108處於關閉狀態。這裡，“低電壓”只要是能夠使電晶體108成為關閉狀態的電壓，就可為參考電位(GND)、電源電壓(VSS)或其他電壓。
電容器103的另一個電極被施加參考電位等低電壓。節點104被施加對應於電容器103的電容值的電壓。
佈線113及佈線114被施加高電壓(VDD)。由此，佈線113及佈線114可以以高電壓預充電。這裡，“高電壓”為電源電壓(VDD)，但是也可以為其他電壓。
圖25B示出資料寫入之前的準備狀態。在圖24中，以(B)表示上述狀態。
在時刻t1中，佈線111被輸入高電壓的信號。由此電晶體101成為打開狀態。
因為電晶體101成為打開狀態，所以佈線113與節點104電連接。佈線113的電位施加到節點104，由此電晶體106成為打開狀態。
在時刻t1中，佈線115被輸入高電壓的信號。由此，電晶體108成為打開狀態。這裡，“高電壓”只要是能夠使電晶體108成為打開狀態的電壓，即可。“高電壓”也可以為電源電壓(VDD)或其他電壓。
佈線113及佈線114被施加高電壓，且電晶體101、電晶體106以及電晶體108成為打開狀態，第一步驟至此結束了。
圖25C和25D示出資料寫入時的狀態。在圖24中，以(C)和(D)表示上述狀態。
在時刻t2中，佈線114被施加電壓V1(參照圖25C)。電壓V1是在進行資料讀出工作時想要讀出的電壓。電壓V1的大小可以根據想要寫入的資料而自由地設定。
在時刻t2中，停止將高電壓(VDD)施加到佈線113(參照圖25C)。此時，佈線113與預充電的電壓隔開而成為電浮動狀態。就是說，佈線113成為因電荷的充電或放電而容易發生電位變動的狀態。藉由使用來將電位施加到佈線113的開關成為關閉狀態，可以實現上述浮動狀態。
因為電晶體108及電晶體106處於打開狀態，所以佈線113與佈線114電連接。佈線113的電壓從預充電的高電壓(VDD)變化到V9'(參照圖25D)。注意，V9'與V1之間的差值大致為電晶體106及電晶體108的臨界電壓。
另外，因為電晶體101處於打開狀態，所以將資料從佈線114經過電晶體106的源極及汲極、電晶體108的源極及汲極、佈線113以及電晶體101的源極及汲極寫入到節點104(電晶體106的閘極)。由此，在電容器103中儲存電荷，而節點104的電位變化到V9。
節點104的電位變化到V9時，電晶體106的閘極與源極之間的電位差變小，從而流過電晶體106的源 極與汲極之間的電流(Id)變小。然後，電晶體106最終成為關閉狀態。
半導體裝置150成為如下狀態：佈線114被施加電壓V1，佈線113被施加電壓V9'，並且節點104被施加電壓V9。
佈線114被施加電壓V1，且停止將高電壓施加到佈線113，第二步驟至此結束了。
經上述步驟，將想要讀出的電壓V1施加到佈線114，使得節點104的電位變化到V9，資料寫入工作至此結束了。
圖25E示出資料寫入之後且資料保持之前的狀態。在圖24中，以(E)表示上述狀態。
在時刻t3中，佈線111被輸入低電壓的信號。由此電晶體101成為關閉狀態。節點104成為不與佈線113電連接的狀態。因為電晶體101具有關態電流極低的特性，所以保持節點104的電位(V9)。
在到時刻t4之前，佈線115被施加低電壓，佈線113被施加高電壓(VDD)，並且佈線114被施加高電壓(VDD)。
在佈線115被施加低電壓時，電晶體108成為關閉狀態。這裡，“低電壓”只要是能夠使電晶體108成為關閉狀態的電壓，即可。
在時刻t4中，成為資料保持狀態。在圖24中，以(F)表示上述狀態。半導體裝置150成為與圖25A 相同的狀態，只有節點104的電位(V9)不同於圖25A。電晶體101及電晶體108處於關閉狀態。
注意，在圖24中的(A)和(F)的狀態下，將高電壓施加到佈線114，但是也可以將低電壓施加到佈線114。在將低電壓施加到佈線114的情況下，在從(E)的狀態變成(F)的狀態時，即在將低電壓施加到佈線114時，有時能夠迅速地改變電壓。
(讀出工作)
接著，說明從經上述資料寫入工作而寫入的電荷讀出電壓V1的工作的一個例子。圖26示出時序圖。圖27A至27D示出半導體裝置150的工作。
資料讀出工作由如下第三步驟及第四步驟進行：第三步驟是將低電壓施加到佈線114；以及第四步驟是停止將低電壓施加到佈線114，並將高電壓施加到佈線115以使電晶體108成為打開狀態。藉由進行第四步驟，使佈線114的電壓從低電壓變化到電壓V1。
圖27A示出半導體裝置150的資料保持狀態。在圖26中，以(A)表示資料保持狀態。
圖27B示出資料讀出之前的準備狀態。在圖26中，以(B)表示上述狀態。
在時刻t5中，將低電壓(GND)施加到佈線114。佈線114可以以低電壓預充電。這裡，雖然將GND施加到佈線114，但是也可以施加電源電壓(VSS)或其 他電壓。
電晶體101及電晶體108從資料保持狀態開始時一直處於關閉狀態。
佈線114被施加低電壓，第三步驟至此結束了。
圖27C和27D示出資料讀出時的狀態。在圖26中，以(C)表示上述狀態。
在時刻t6中，停止將低電壓(GND)施加到佈線114(參照圖27C)。此時，佈線114與預充電的電壓隔開而成為電浮動狀態。就是說，佈線114成為因電荷的充電或放電而容易發生電位變動的狀態。藉由使用來將電位施加到佈線114的開關成為關閉狀態，可以實現上述浮動狀態。
在時刻t6中，停止將高電壓的信號輸入到佈線115。由此，電晶體108成為打開狀態。
因為電晶體106的閘極被施加電壓V9，所以電晶體106成為打開狀態，佈線114的電位與閘極電壓V9相應地從預充電的低電壓(GND)變化到V1(參照圖27D)。電晶體106的閘極與源極之間的電位差隨時變小，從而電晶體106最終成為關閉狀態。
將佈線114電連接到判別電路等以讀出電壓V1。由此，可以讀出電壓V1。
停止將低電壓施加到佈線114，且電晶體108成為打開狀態，第四步驟至此結束了。
在讀出資料之後，在時刻t7中，佈線115被輸入低電壓的信號。由此，電晶體108成為關閉狀態(圖26中的(D))。
在到時刻t8之前，佈線114被施加高電壓(VDD)(圖26中的(D))。
在時刻t8中，成為資料保持狀態。在圖26中，以(E)表示上述狀態。半導體裝置150成為與圖27A相同的狀態。
注意，在圖26中的(A)和(E)的狀態下，將高電壓施加到佈線114，但是也可以將低電壓施加到佈線114。在將低電壓施加到佈線114的情況下，在從(A)的狀態變成(B)的狀態時，即在將GND施加到佈線114時，有時能夠迅速地改變電壓。
另外，在將節點104的電位，即施加到電晶體106的閘極的電壓重設時，例如，將如GND等低電壓施加到佈線113，將高電壓的信號輸入到佈線111以使電晶體101打開。在電晶體101成為打開狀態時，節點104與佈線113電連接。因為佈線113被施加了GND，節點104的電位復位。
在半導體裝置150中，在寫入資料時施加到佈線114的電位(V1)相等於讀出電位。
半導體裝置150可以與半導體裝置100同樣地發揮實施方式1所示的效果。另外，半導體裝置150中的與電晶體108電連接的佈線115的電容可以為比半導體 裝置140中的與電容器103電連接的佈線112的電容小，從而可以進一步減小半導體裝置150的耗電量。
另外，因為圖23B所示的半導體裝置155的工作與半導體裝置150相同，所以援用半導體裝置150的工作的記載。
本實施方式可以與其他實施方式的記載適當地組合。
實施方式6
以下說明可以應用於實施方式1至5中的電晶體101的通道的氧化物半導體。
氧化物半導體較佳為至少包含銦(In)或鋅(Zn)。另外，作為降低使用該氧化物半導體的電晶體的電特性的不均勻的穩定劑，除了上述元素以外較佳為還包含鎵(Ga)。另外，作為穩定劑較佳為包含錫(Sn)。另外，作為穩定劑較佳為包含鉿(Hf)。另外，作為穩定劑較佳為包含鋁(Al)。另外，作為穩定劑較佳為包含鋯(Zr)。
在氧化物半導體中，In-Ga-Zn類氧化物、In-Sn-Zn類氧化物等與碳化矽、氮化鎵或氧化鎵不同，可以藉由濺射法或濕處理製造電特性優良的電晶體，並具有量產性高等的優點。與使用碳化矽、氮化鎵或氧化鎵的情況不同，在使用上述In-Ga-Zn類氧化物的情況下，可以在玻璃基板上製造電特性優良的電晶體。另外，還可以對應 於基板的大型化。
另外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)中的任何一種或多種。
例如，作為氧化物半導體，可以使用：氧化銦；氧化鎵；氧化錫；氧化鋅；In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；以及In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
例如，In-Ga-Zn類氧化物是指包含In、Ga和Zn的氧化物，而對In、Ga、Zn的比例沒有限制。另外，也可以包含In、Ga、Zn以外的金屬元素。In-Ga-Zn類氧 化物在無電場時的電阻充分高而In-Ga-Zn類氧化物可以充分減少關態電流，並且其移動率也高。
例如，可以使用In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的原子比的In-Ga-Zn類氧化物或具有近於上述原子比的原子比的氧化物。或者，較佳為使用In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的原子比的In-Sn-Zn類氧化物或具有近於上述原子比的原子比的氧化物。
例如，In-Sn-Zn類氧化物比較容易得到高移動率。但是，即使使用In-Ga-Zn類氧化物，也可以藉由降低塊體內缺陷密度而提高移動率。
以下，對氧化物半導體膜的結構進行說明。
氧化物半導體膜大致分為單晶氧化物半導體膜和非單晶氧化物半導體膜。非單晶氧化物半導體膜包括非晶氧化物半導體膜、微晶氧化物半導體膜、多晶氧化物半導體膜及CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜等。
非晶氧化物半導體膜具有無序的原子排列並不具有結晶成分。其典型例子是在微小區域中也不具有結晶部而膜整體具有完全的非晶結構的氧化物半導體膜。
微晶氧化物半導體膜例如包括1nm以上且小於10nm的尺寸的微晶(也稱為奈米晶)。因此，微晶氧化物半導體膜的原子排列的有序度比非晶氧化物半導體膜 高。因此，微晶氧化物半導體膜的缺陷態密度低於非晶氧化物半導體膜。
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部的尺寸為能夠被容納於一邊短於100nm的立方體內的尺寸。因此，有時包括在CAAC-OS膜中的結晶部的尺寸為能夠被容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。CAAC-OS膜的缺陷態密度低於微晶氧化物半導體膜。以下，對CAAC-OS膜進行詳細的說明。
在CAAC-OS膜的透射電子顯微鏡(TEM：Transmission Electron Microscope)圖像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映被形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM圖像及平面TEM圖像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定為56°附近的狀態下進行Φ掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜時或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
另外，CAAC-OS膜中的晶化度不一定均勻。例如，當CAAC-OS膜的結晶部是由於CAAC-OS膜的頂面近旁的結晶成長而形成時，有時頂面附近的晶化度高於被形成面附近的晶化度。另外，當對CAAC-OS膜添加雜質時，被添加了雜質的區域的晶化度改變，所以有時CAAC-OS膜中的晶化度根據區域而不同。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是，在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。因此，該電晶體具有高可靠性。
注意，氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
CAAC-OS膜例如使用多晶的金屬氧化物靶材並藉由濺射法形成。
為了形成CAAC-OS膜，較佳為應用如下條件。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，降低存在於處理室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為100℃以上且740℃以下，較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最佳化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
另外，氧化物半導體層可以使用一個金屬氧化物膜構成，又可以使用被層疊的多個金屬氧化物膜構成。例如，在依次層疊有第一至第三金屬氧化物膜的半導體膜中，第一金屬氧化物膜及第三金屬氧化物膜是作為構 成要素包含構成第二金屬氧化物膜的金屬元素中的至少一個的氧化物膜，其最低導帶能量與第二金屬氧化物膜相比離真空能階近0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。再者，第二金屬氧化物膜較佳為至少包含銦，以使載子移動率得到提高。
在電晶體包括上述結構的半導體膜的情況下，當對閘極電極施加電壓而電場施加到半導體膜時，通道區形成在半導體膜中的最低導帶能量低的第二金屬氧化物膜中。換言之，藉由在第二金屬氧化物膜與閘極絕緣膜之間設置第三金屬氧化物膜，能夠將通道區形成在與閘極絕緣膜隔離的第二金屬氧化物膜中。
另外，由於第三金屬氧化物膜作為構成要素包含構成第二金屬氧化物膜的金屬元素中的至少一種，因此在第二金屬氧化物膜與第三金屬氧化物膜之間的介面不容易發生介面散射。因此，在該介面載子的移動不易被妨礙，因此電晶體的場效移動率得到提高。
另外，當在第二金屬氧化物膜與第一金屬氧化物膜之間的介面形成介面能階時，通道區還形成在介面附近的區域，因此電晶體的臨界電壓會發生變動。然而，由於第一金屬氧化物膜作為構成要素包含構成第二金屬氧化物膜的金屬元素中的至少一種，因此在第二金屬氧化物膜與第一金屬氧化物膜之間的介面不容易形成介面能階。由此，藉由採用上述結構，能夠降低電晶體的臨界電壓等 電特性的偏差。
較佳的是，以防止因雜質存在於金屬氧化物膜之間而在各膜之間的介面形成妨礙載子的移動的介面能階的方式層疊多個氧化物半導體膜。這是因為當雜質存在於層疊的金屬氧化物膜之間時，金屬氧化物膜之間的最低導帶能量失去連續性，從而在介面附近載子會被俘獲或因再結合而消失。藉由減少各膜之間的雜質，與只是層疊作為主成分至少包含相同一種金屬的多個金屬氧化物膜的情況相比，更容易形成連續結合(在此尤其是指各膜的最低導帶能量連續變化的U型井(U-shaped well)結構的狀態)。
為了形成連續接合，需要使用具備裝載閉鎖室的多室方式的成膜裝置(濺射裝置)在不使各膜暴露於大氣的情況下連續地層疊。在濺射裝置中的各處理室中，較佳為使用低溫泵等吸附式真空泵進行高真空抽氣(抽空到5×10-7Pa以上1×10-4Pa以下)來盡可能地去除有可能成為氧化物半導體的雜質的水等。或者，較佳為組合渦輪分子泵與冷阱使氣體不從排氣系統倒流到處理室內。
為了得到高純度的本質氧化物半導體，對各處理室不僅進行排氣，還需要將用於濺射的氣體高度純化。藉由將用作上述氣體的氧氣體或氬氣體的露點設定為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，實現氣體的高度純化，可以盡可能地防止水分等混入氧化物半導體膜。
例如，第一金屬氧化物膜或第三金屬氧化物膜可以為以高於第二金屬氧化物膜的原子數比包含鋁、矽、鈦、鎵、鍺、釔、鋯、錫、鑭、鈰或鉿的氧化物膜。明確而言，第一金屬氧化物膜或第三金屬氧化物膜可以為上述元素的原子數比為第二金屬氧化物膜的1.5倍以上，較佳為2倍以上，更佳為3倍以上的氧化物膜。由於所述元素與氧強固地鍵合，所以具有抑制氧缺陷產生在氧化物膜中的功能。因此，當採用上述結構時，與第二金屬氧化物膜相比，在第一金屬氧化物膜或第三金屬氧化物膜中更不容易產生氧缺陷。
另外，將第一金屬氧化物膜及第三金屬氧化物膜的厚度設定為3nm以上且100nm以下，較佳為3nm以上且50nm以下。另外，第二金屬氧化物膜的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
在三層結構的半導體膜中，第一金屬氧化物膜至第三金屬氧化物膜有可能為非晶或具有結晶性。注意，當形成通道區的第二金屬氧化物膜具有結晶性時，能夠對電晶體賦予穩定的電特性，因此較佳為第二金屬氧化物膜具有結晶性。
實施方式7
以下說明實施方式1至5所示的半導體裝置的一個例子。在圖28中，作為一個例子示出圖1所示的半導體裝 置100所具有的電晶體101、電晶體102及電容器103的剖面結構。
電晶體101的通道具有氧化物半導體層。在本實施方式中，例示出將電晶體101和電容器103形成在電晶體102上的情況，該電晶體102在單晶矽基板中具有通道形成區。
另外，在電晶體102中，也可以將作為非晶、微晶、多晶或單晶的矽或鍺等的半導體膜用於活性層。或者，在電晶體102中，也可以將氧化物半導體用於活性層。當在所有的電晶體中將氧化物半導體用於活性層時，電晶體101也可以不層疊在電晶體102上，電晶體101和電晶體102也可以形成在同一個層中。
在使用薄膜矽形成電晶體102的情況下，也可以使用：藉由電漿CVD法等氣相沉積法或濺射法製造的非晶矽；將雷射照射到非晶矽而使其結晶化的多晶矽；以及對單晶矽晶片注入氫離子等而使其表層部分剝離的單晶矽等。
作為在其上形成電晶體102的半導體基板1400，例如可以使用具有n型或p型導電類型的矽基板、鍺基板、矽鍺基板、化合物半導體基板(GaAs基板、InP基板、GaN基板、SiC基板、GaP基板、GaInAsP基板、ZnSe基板等)等。在圖28中例示出使用具有n型導電類型的單晶矽基板的情況。
另外，電晶體102由元件分離絕緣膜1401與 其他電晶體電分離。作為元件分離絕緣膜1401的形成方法，可以使用矽的局部氧化(LOCOS：Local Oxidation of Silicen)法或溝槽分離法等。
明確而言，電晶體102包括：形成在半導體基板1400中並用作源極區或汲極區的雜質區1402及雜質區1403；閘極電極1404；以及設置在半導體基板1400與閘極電極1404之間的閘極絕緣膜1405。閘極電極1404隔著閘極絕緣膜1405重疊於形成在雜質區1402與雜質區1403之間的通道形成區。
在電晶體102上設置有絕緣膜1409。在絕緣膜1409中形成有開口部。在上述開口部中形成有接觸於雜質區1402的佈線1410、接觸於雜質區1403的佈線1411以及與閘極電極1404電連接的佈線1412。
佈線1410與形成在絕緣膜1409上的佈線1415電連接，佈線1411與形成在絕緣膜1409上的佈線1416電連接，並且佈線1412與形成在絕緣膜1409上的佈線1417電連接。
在佈線1415至佈線1417上依次層疊有絕緣膜1420及絕緣膜1440。在絕緣膜1420及絕緣膜1440中形成有開口部，在上述開口部中形成有與佈線1417電連接的佈線1421。
在圖28中，在絕緣膜1440上形成有電晶體101及電容器103。
電晶體101在絕緣膜1440上包括：包含氧化 物半導體的半導體膜1430；半導體膜1430上的用作源極電極或汲極電極的導電膜1432及導電膜1433；半導體膜1430、導電膜1432及導電膜1433上的閘極絕緣膜1431；以及位於閘極絕緣膜1431上並在導電膜1432與導電膜1433之間重疊於半導體膜1430的閘極電極1434。導電膜1433與佈線1421電連接。
另外，在閘極絕緣膜1431上並重疊於導電膜1433的位置設置有導電膜1435。將導電膜1435隔著閘極絕緣膜1431與導電膜1433重疊的部分用作電容器103。
在圖28中例示出電容器103與電晶體101一起設置在絕緣膜1440上的情況，但是電容器103也可以與電晶體102一起設置在絕緣膜1440下。
在電晶體101及電容器103上依次層疊有絕緣膜1441及絕緣膜1442。在絕緣膜1441及絕緣膜1442中設置有開口部，在上述開口部中接觸於閘極電極1434的導電膜1443設置在絕緣膜1441上。
在圖28中，電晶體101在半導體膜1430的至少一側具有閘極電極1434即可，但是也可以具有隔著半導體膜1430存在的一對閘極電極。
在電晶體101具有隔著半導體膜1430存在的一對閘極電極的情況下，也可以處於如下狀態：對一方的閘極電極供應用來控制打開狀態或非打開狀態的信號，對另一方的閘極電極施加外部電位。在此情況下，既可以對一對電極施加相同位準的電位，又可以只對另一方的閘極 電極施加接地電位等固定電位。藉由控制對另一方的閘極電極施加的電位的位準，可以控制電晶體的臨界電壓。
在圖28中，例示出電晶體101具有包括對應於一個閘極電極1434的一個通道形成區的單閘極結構的情況。但是，電晶體101也可以具有多閘極結構，其中藉由具有彼此電連接的多個閘極電極，在一個活性層中具有多個通道形成區。
另外，半導體膜1430不一定由單層的氧化物半導體構成，也可以由層疊的多個氧化物半導體構成。圖29A示出半導體膜1430具有三層的疊層結構時的電晶體1110A的結構例子。
圖29A所示的電晶體1110A包括：設置在絕緣膜820等上的半導體膜1430；與半導體膜1430電連接的導電膜832和導電膜833；閘極絕緣膜831；以及在閘極絕緣膜831上以與半導體膜1430重疊的方式設置的閘極電極834。
在電晶體1110A中，作為半導體膜1430從絕緣膜820一側依次疊層有氧化物半導體層830a至氧化物半導體層830c。
氧化物半導體層830a及氧化物半導體層830c是作為構成要素包含構成氧化物半導體層830b的金屬元素中的至少一種的氧化物膜，其導帶底能量與氧化物半導體層830b相比離真空能階近0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、 0.5eV以下或0.4eV以下。此外，氧化物半導體層830b較佳為至少包含銦，因為載子移動率得到提高。
如圖29B所示那樣，也可以在導電膜832和導電膜833的上層以與閘極絕緣膜831重疊的方式設置氧化物半導體層830c。
實施方式8
根據本發明的一實施方式的半導體裝置可以用於顯示裝置、個人電腦或具備儲存介質的影像再現裝置(典型的是，能夠再現儲存介質如數位通用磁片(DVD：Digital Versatile Disc)等並具有可以顯示其影像的顯示器的裝置)中。另外，作為可以使用根據本發明的一實施方式的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式遊戲機的遊戲機、可攜式資訊終端、電子書閱讀器、攝影機、數位相機等影像拍攝裝置、護目鏡型顯示器(頭部安裝顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。在圖30A至圖30F中示出這些電子裝置的具體例子。
圖30A示出一種可攜式遊戲機，該可攜式遊戲機包括外殼5001、外殼5002、顯示部5003、顯示部5004、麥克風5005、揚聲器5006、操作鍵5007以及觸控筆5008等。注意，雖然圖30A所示的可攜式遊戲機包括兩個顯示部5003和顯示部5004，但是可攜式遊戲機所具 有的顯示部的數量不限於兩個。
圖30B示出可攜式資訊終端，該可攜式資訊終端包括第一外殼5601、第二外殼5602、第一顯示部5603、第二顯示部5604、連接部5605以及操作鍵5606等。第一顯示部5603設置在第一外殼5601中，第二顯示部5604設置在第二外殼5602中。第一外殼5601和第二外殼5602由連接部5605連接，由連接部5605可以改變第一外殼5601和第二外殼5602之間的角度。第一顯示部5603的影像也可以根據連接部5605所形成的第一外殼5601和第二外殼5602之間的角度切換。此外，也可以將附加有作為位置輸入裝置的功能的顯示裝置用於第一顯示部5603和第二顯示部5604中的至少一個。作為位置輸入裝置的功能可以藉由在顯示裝置中設置觸控面板而附加。或者，還可以藉由將被稱為光感測器的光電轉換元件設置在顯示裝置的像素部中附加作為位置輸人裝置的功能。
圖30C示出筆記本式個人電腦，其包括外殼5401、顯示部5402、鍵盤5403、指向裝置5404等。
圖30D示出電冷藏冷凍箱，其包括外殼5301、冷藏室門5302、冷凍室門5303等。
圖30E示出攝影機，該攝影機包括第一外殼5801、第二外殼5802、顯示部5803、操作鍵5804、透鏡5805以及連接部5806等。操作鍵5804及透鏡5805設置在第一外殼5801中，顯示部5803設置在第二外殼5802中。第一外殼5801和第二外殼5802由連接部5806連 接，由連接部5806可以改變第一外殼5801和第二外殼5802之間的角度。顯示部5803的影像也可以根據連接部5806所形成的第一外殼5801和第二外殼5802之間的角度切換。
圖30F示出普通轎車，其包括車體5101、車輪5102、儀表板5103及燈5104等。

Claims (13)

  1. 一種半導體裝置，包括：第一電晶體，該第一電晶體的通道區包含氧化物半導體；第二電晶體；電容器，該電容器的一個電極與該第一電晶體的源極和汲極中的一個及該第二電晶體的閘極電連接；第三電晶體，該第二電晶體的源極和汲極中的一個與該第三電晶體的源極和汲極中的一個電連接；與該第一電晶體的閘極電連接的字線；與該第二電晶體的該源極和該汲極中的另一個電連接的第一佈線；與該第一電晶體的該源極和該汲極中的另一個及該第三電晶體的該源極和該汲極中的另一個電連接的位元線；與該電容器的另一個電極電連接的電容線；以及與該第一佈線直接連接的A/D轉換器。
  2. 一種半導體裝置的驅動方法，該半導體裝置包括其通道區包含氧化物半導體的第一電晶體、第二電晶體以及其一個電極與該第一電晶體的源極和汲極中的一個及該第二電晶體的閘極電連接的電容器，該方法包括如下步驟：將低電壓施加到位元線及第一佈線，將高電壓施加到字線以使該第一電晶體打開，並將低電壓施加到電容線，使得該第二電晶體打開，其中：該字線與該第一電晶體的閘極電連接， 該第一佈線與該第二電晶體的源極和汲極中的一個電連接，該位元線與該第一電晶體的該源極和該汲極中的另一個及該第二電晶體的該源極和該汲極中的另一個電連接，並且該電容線與該電容器的另一個電極電連接；將第一電壓施加到該第一佈線並停止將該低電壓施加到該位元線，以將對應於該第一電壓的電壓從該第一佈線經過該第二電晶體的該源極及該汲極、該位元線以及該第一電晶體的該源極及該汲極施加到該第二電晶體的該閘極；將低電壓施加到該字線以使該第一電晶體關閉，將低電壓施加到該位元線及該第一佈線，並將高電壓施加到該電容線以使該第二電晶體關閉；將高電壓施加到該第一佈線；以及停止將該高電壓施加到該第一佈線，並將低電壓施加到該電容線，使得該第一佈線的電壓從該高電壓變化到該第一電壓。
  3. 一種半導體裝置的驅動方法，該半導體裝置包括其通道區包含氧化物半導體的第一電晶體、第二電晶體、第三電晶體以及其一個電極與該第一電晶體的源極和汲極中的一個及該第二電晶體的閘極電連接的電容器，該方法包括：將低電壓施加到位元線及第一佈線，將高電壓施加到 第一字線以使該第一電晶體打開，將該位元線的該低電壓施加到該第二電晶體的該閘極以使該第二電晶體打開，並將低電壓施加到第二字線以使該第三電晶體打開，其中：該第一字線與該第一電晶體的閘極電連接，該第二字線與該第三電晶體的閘極電連接，該第一佈線與該第二電晶體的源極和汲極中的一個電連接，該第三電晶體的源極和汲極中的一個與該第二電晶體的該源極和該汲極中的另一個電連接，該位元線與該第一電晶體的該源極和該汲極中的另一個及該第三電晶體的該源極和該汲極中的另一個電連接，並且該電容器的另一個電極被施加低電壓；將第一電壓施加到該第一佈線並停止將該低電壓施加到該位元線，以將對應於該第一電壓的電壓從該第一佈線經過該第二電晶體的該源極及該汲極、該第三電晶體的該源極及該汲極、該位元線以及該第一電晶體的該源極及該汲極施加到該第二電晶體的該閘極；將低電壓施加到該第一字線以使該第一電晶體關閉，將低電壓施加到該位元線及該第一佈線，並將高電壓施加到該第二字線以使該第三電晶體關閉；將高電壓施加到該第一佈線；以及停止將該高電壓施加到該第一佈線，並將低電壓施加到該第二字線以使該第三電晶體打開，使得該第一佈線的 電壓從該高電壓變化到該第一電壓。
  4. 一種半導體裝置的驅動方法，該半導體裝置包括其通道區包含氧化物半導體的第一電晶體、第二電晶體以及其一個電極與該第一電晶體的源極和汲極中的一個及該第二電晶體的閘極電連接的電容器，該方法包括：將高電壓施加到位元線及第一佈線，將高電壓施加到字線以使該第一電晶體打開，並將高電壓施加到電容線，使得該第二電晶體打開，其中：該字線與該第一電晶體的閘極電連接，該第一佈線與該第二電晶體的源極和汲極中的一個電連接，該位元線與該第一電晶體的該源極和該汲極中的另一個及該第二電晶體的該源極和該汲極中的另一個電連接，並且該電容線與該電容器的另一個電極電連接；將第一電壓施加到該第一佈線並停止將該高電壓施加到該位元線，以將對應於該第一電壓的電壓從該第一佈線經過該第二電晶體的該源極及該汲極、該位元線以及該第一電晶體的該源極及該汲極施加到該第二電晶體的該閘極；將低電壓施加到該字線以使該第一電晶體關閉，將高電壓施加到該位元線及該第一佈線，並將低電壓施加到該電容線以使該第二電晶體關閉；將低電壓施加到該第一佈線；以及 停止將該低電壓施加到該第一佈線，並將高電壓施加到該電容線，使得該第一佈線的電壓從該低電壓變化到該第一電壓。
  5. 一種半導體裝置的驅動方法，該半導體裝置包括其通道區包含氧化物半導體的第一電晶體、第二電晶體、第三電晶體以及其一個電極與該第一電晶體的源極和汲極中的一個及該第二電晶體的閘極電連接的電容器，該方法包括：將高電壓施加到位元線及第一佈線，將高電壓施加到第一字線以使該第一電晶體打開，將該位元線的該高電壓施加到該第二電晶體的該閘極以使該第二電晶體打開，並將高電壓施加到第二字線以使該第三電晶體打開，其中：該第一字線與該第一電晶體的閘極電連接，該第二字線與該第三電晶體的閘極電連接，該第一佈線與該第二電晶體的源極和汲極中的一個電連接，該第三電晶體的源極和汲極中的一個與該第二電晶體的該源極和該汲極中的另一個電連接，該位元線與該第一電晶體的該源極和該汲極中的另一個及該第三電晶體的該源極和該汲極中的另一個電連接，並且該電容器的另一個電極被施加低電壓；將第一電壓施加到該第一佈線並停止將該高電壓施加到該位元線，以將對應於該第一電壓的電壓從該第一佈線 經過該第二電晶體的該源極及該汲極、該第三電晶體的該源極及該汲極、該位元線以及該第一電晶體的該源極及該汲極施加到該第二電晶體的該閘極；將低電壓施加到該第一字線以使該第一電晶體關閉，將高電壓施加到該位元線及該第一佈線，並將低電壓施加到該第二字線以使該第三電晶體關閉；將低電壓施加到該第一佈線；以及停止將該低電壓施加到該第一佈線，並將高電壓施加到該第二字線以使該第三電晶體打開，使得該第一佈線的電壓從該低電壓變化到該第一電壓。
  6. 根據申請專利範圍第2~5項之任一項之方法，其中該第二電晶體的通道區包含矽。
  7. 根據申請專利範圍第3或5項之方法，其中該第二電晶體的通道區包含矽，並且其中該第三電晶體的通道區包含矽。
  8. 根據申請專利範圍第2~5項之任一項之方法，還包括：將該第一佈線的電位轉換為數位值並將該數位值輸出到外部，其中與該第一佈線電連接的A/D轉換器轉換該第一佈線的該電位。
  9. 一種半導體裝置，包括：第一電晶體，該第一電晶體的通道區包含氧化物半導體；第二電晶體； 電容器，該電容器的一個電極與該第一電晶體的源極和汲極中的一個及該第二電晶體的閘極電連接；與該第一電晶體的閘極電連接的字線；與該第二電晶體的源極和汲極中的一個電連接的第一佈線；與該第一電晶體的該源極和該汲極中的另一個及該第二電晶體的該源極和該汲極中的另一個電連接的位元線；與該電容器的另一個電極電連接的電容線；與該第一佈線直接連接的驅動器，該驅動器包括解碼器，開關電路，第三電晶體，第四電晶體，第二佈線，以及第三佈線；以及與該第一佈線直接連接的A/D轉換器，其中該第二佈線能夠供應第一電位，其中該第三佈線能夠供應與該第一電位不同的第二電位，其中該解碼器經過該開關電路電連接到該第一佈線，其中該第二佈線經過該第三電晶體直接連接到該第一佈線，其中該第三佈線經過該第四電晶體直接連接到該第一佈線。
  10. 根據申請專利範圍第1或9項之半導體裝置，其中該A/D轉換器配置以將該第一佈線的電位轉換為數位值並將該數位值輸出到外部。
  11. 根據申請專利範圍第1或9項之半導體裝置，其 中該第二電晶體為n通道型電晶體。
  12. 根據申請專利範圍第1或9項之半導體裝置，其中該第二電晶體為p通道型電晶體。
  13. 根據申請專利範圍第1或9項之半導體裝置，其中該第二電晶體的通道區包含矽。
TW103110481A 2013-03-22 2014-03-20 半導體裝置及其驅動方法 TWI648735B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013060687 2013-03-22
JP2013-060687 2013-03-22

Publications (2)

Publication Number Publication Date
TW201510997A TW201510997A (zh) 2015-03-16
TWI648735B true TWI648735B (zh) 2019-01-21

Family

ID=51569025

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110481A TWI648735B (zh) 2013-03-22 2014-03-20 半導體裝置及其驅動方法

Country Status (8)

Country Link
US (2) US9666271B2 (zh)
JP (2) JP6093726B2 (zh)
KR (1) KR102238687B1 (zh)
CN (1) CN105074830B (zh)
DE (1) DE112014001567B4 (zh)
SG (2) SG10201709859SA (zh)
TW (1) TWI648735B (zh)
WO (1) WO2014148640A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102006586B1 (ko) * 2010-08-06 2019-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI618081B (zh) 2013-05-30 2018-03-11 半導體能源研究所股份有限公司 半導體裝置的驅動方法
US9349418B2 (en) 2013-12-27 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP6525421B2 (ja) * 2014-03-13 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
US9887212B2 (en) 2014-03-14 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102238689B1 (ko) * 2014-03-14 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
JP6487738B2 (ja) 2014-03-31 2019-03-20 株式会社半導体エネルギー研究所 半導体装置、電子部品
KR102330412B1 (ko) 2014-04-25 2021-11-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
JP6616102B2 (ja) 2014-05-23 2019-12-04 株式会社半導体エネルギー研究所 記憶装置及び電子機器
JP2016039393A (ja) * 2014-08-05 2016-03-22 ソニー株式会社 撮像装置及び画素信号読み出し方法
US9424890B2 (en) * 2014-12-01 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP6667267B2 (ja) 2014-12-08 2020-03-18 株式会社半導体エネルギー研究所 半導体装置
US9583177B2 (en) 2014-12-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device including memory device
JP6689062B2 (ja) * 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
US9773787B2 (en) * 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
JP6963463B2 (ja) 2016-11-10 2021-11-10 株式会社半導体エネルギー研究所 半導体装置、電子部品、及び電子機器
JP6854686B2 (ja) * 2017-04-04 2021-04-07 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
KR102528519B1 (ko) * 2018-08-23 2023-05-03 삼성디스플레이 주식회사 표시장치
WO2020262248A1 (ja) * 2019-06-28 2020-12-30 株式会社ソシオネクスト 半導体記憶装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856534B2 (en) * 2002-09-30 2005-02-15 Texas Instruments Incorporated Ferroelectric memory with wide operating voltage and multi-bit storage per cell
US20120063203A1 (en) * 2010-09-02 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US8183890B1 (en) * 2008-09-10 2012-05-22 Marvell International Ltd. Method and apparatus for sampling
US20120257439A1 (en) * 2011-04-08 2012-10-11 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device using the same
JP2012198977A (ja) * 2011-03-07 2012-10-18 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
US20120287700A1 (en) * 2011-05-10 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Gain cell semiconductor memory device and driving method thereof

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3171836D1 (en) 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
JPS59152725A (ja) 1983-02-21 1984-08-31 Hitachi Ltd マルチプレクサ
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH04255988A (ja) 1991-02-08 1992-09-10 Nec Ic Microcomput Syst Ltd 半導体メモリ装置
JPH05128861A (ja) 1991-10-31 1993-05-25 Nec Ic Microcomput Syst Ltd 半導体メモリ装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3364808B2 (ja) 1993-08-24 2003-01-08 株式会社日立製作所 読み出し専用メモリ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005063548A (ja) 2003-08-11 2005-03-10 Semiconductor Energy Lab Co Ltd メモリ及びその駆動方法
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
WO2011086829A1 (en) 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP5743790B2 (ja) 2010-08-06 2015-07-01 株式会社半導体エネルギー研究所 半導体装置
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
US8582348B2 (en) * 2010-08-06 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
TWI536388B (zh) * 2012-01-12 2016-06-01 Sharp Kk Semiconductor memory circuits and devices
US9159738B2 (en) * 2012-04-12 2015-10-13 Sharp Kabushiki Kaisha Semiconductor memory device
KR20150128823A (ko) 2013-03-14 2015-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법 및 반도체 장치
WO2014142043A1 (en) * 2013-03-14 2014-09-18 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device and semiconductor device
JP6525421B2 (ja) * 2014-03-13 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
JP6487738B2 (ja) * 2014-03-31 2019-03-20 株式会社半導体エネルギー研究所 半導体装置、電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856534B2 (en) * 2002-09-30 2005-02-15 Texas Instruments Incorporated Ferroelectric memory with wide operating voltage and multi-bit storage per cell
US8183890B1 (en) * 2008-09-10 2012-05-22 Marvell International Ltd. Method and apparatus for sampling
US20120063203A1 (en) * 2010-09-02 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
JP2012198977A (ja) * 2011-03-07 2012-10-18 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
US20120257439A1 (en) * 2011-04-08 2012-10-11 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device using the same
US20120287700A1 (en) * 2011-05-10 2012-11-15 Semiconductor Energy Laboratory Co., Ltd. Gain cell semiconductor memory device and driving method thereof
TW201248629A (en) * 2011-05-10 2012-12-01 Semiconductor Energy Lab Gain cell semiconductor memory device and driving method thereof

Also Published As

Publication number Publication date
DE112014001567B4 (de) 2020-09-10
DE112014001567T5 (de) 2015-12-03
TW201510997A (zh) 2015-03-16
JP2014209402A (ja) 2014-11-06
CN105074830B (zh) 2018-06-08
SG10201709859SA (en) 2017-12-28
CN105074830A (zh) 2015-11-18
SG11201505829VA (en) 2015-10-29
KR20150135375A (ko) 2015-12-02
KR102238687B1 (ko) 2021-04-08
JP6093726B2 (ja) 2017-03-08
US20170256307A1 (en) 2017-09-07
JP6324557B2 (ja) 2018-05-16
US10037798B2 (en) 2018-07-31
US9666271B2 (en) 2017-05-30
JP2017117514A (ja) 2017-06-29
US20140286073A1 (en) 2014-09-25
WO2014148640A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
TWI648735B (zh) 半導體裝置及其驅動方法
TWI622056B (zh) 半導體裝置的驅動方法及半導體裝置
JP6599622B2 (ja) 半導体装置、及び電子機器
JP6305829B2 (ja) 半導体装置の駆動方法
TW201541454A (zh) 記憶體裝置及半導體裝置
JP6689062B2 (ja) 半導体装置
US9876495B2 (en) Semiconductor device
TW201447883A (zh) 驅動半導體裝置的方法及半導體裝置
US9515094B2 (en) Storage device and semiconductor device
US9646677B2 (en) Semiconductor device and electronic device
JP6298657B2 (ja) 半導体装置
US9419622B2 (en) Semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees