[go: up one dir, main page]

TWI645282B - 單晶片系統與具有其之積體電路裝置 - Google Patents

單晶片系統與具有其之積體電路裝置 Download PDF

Info

Publication number
TWI645282B
TWI645282B TW106117207A TW106117207A TWI645282B TW I645282 B TWI645282 B TW I645282B TW 106117207 A TW106117207 A TW 106117207A TW 106117207 A TW106117207 A TW 106117207A TW I645282 B TWI645282 B TW I645282B
Authority
TW
Taiwan
Prior art keywords
chip
clock signal
frequency
signal
controller
Prior art date
Application number
TW106117207A
Other languages
English (en)
Other versions
TW201901349A (zh
Inventor
黃奕勳
陳政宇
李安明
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW106117207A priority Critical patent/TWI645282B/zh
Priority to US15/896,158 priority patent/US10579116B2/en
Application granted granted Critical
Publication of TWI645282B publication Critical patent/TWI645282B/zh
Publication of TW201901349A publication Critical patent/TW201901349A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/1097—Boot, Start, Initialise, Power
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供了一種單晶片系統與具有其之積體電路裝置。單晶片系統具有不需要根據參考時脈訊號運作的晶片控制器與第一晶片元件，以及具有需要根據參考時脈訊號運作的第二晶片元件。在主系統處理器進行重置的過程中，單晶片系統中的晶片控制器同時進行重置。晶片控制器在重置完成後第一晶片元件接著再進行重置。在主系統處理器重置完成後，單晶片系統中的第二晶片元件才會開始進行重置。藉此，在主系統處理器進行重置的過程中，單晶片系統同時會進行重置，以縮短積體電路裝置的整個開機時間。

Description

單晶片系統與具有其之積體電路裝置
本發明提供一種單晶片系統與具有其之積體電路裝置，且特別是關於一種可以縮短積體電路裝置的開機時間的單晶片系統與具有其之積體電路裝置。
一般來說，使用者會按下開機按鈕來啟動電子裝置。電子裝置將執行一段開機時間後進入應用程式介面。圖1A顯示習知積體電路裝置進行開機的示意圖。如圖1A所示，積體電路裝置10設置於一電子裝置的主機板上(未繪於圖式)。積體電路裝置10包括一主系統處理器12與一晶片系統14。主系統處理器12為電子裝置的主要運算中心，用以執行各項分析、運算及控制，且具體可為中央處理器、微控制器或嵌入式控制器等處理晶片。而晶片系統14為因應電子裝置處理其他次要功能，且晶片系統14耦接主系統處理器12。舉例來說，晶片系統14可以是協助主系統處理器12處理音訊功能的晶片、協助處理儲存功能的晶片，或協助處理其他功能的晶片，本發明對此不作限制。
主系統處理器12根據一開機訊號Pon而進行重置(即重新開機)，並傳送一旁帶訊號(sideband signal)PERST(作為系統重啟的觸發條件)與一參考時脈訊號CLKr至晶片系統14。更進一步來說，請同時參考圖1B，當使用者按下開機按鈕來啟動電子裝置 時，主系統處理器12將接收到一高準位的一開機訊號Pon而進行重置(即重新開機)，並進入一開機狀態。在開機狀態中，主系統處理器12將持續產生低準位的旁帶訊號PERST一段時間T1。在低準位的旁帶訊號PERST中，參考時脈訊號CLKr具有不穩定的頻率。而在高準位的旁帶訊號PERST中，參考時脈訊號CLKr則具有穩定的頻率。
因此，在習知積體電路裝置10的架構中，晶片系統14將會等待主系統處理器12重置完成後，才會開始進行重置。而積體電路裝置10直到晶片系統14重置完成後，才會結束開機狀態。由上述可知，晶片系統14必需等待主系統處理器12重置完成後才會開始進行重置，使得整個開機時間很長。因此，若可以縮短整個開機時間，積體電路裝置10將會更受到使用者所喜愛。
本發明提供了一種單晶片系統與具有其之積體電路裝置，其在主系統處理器進行重置的過程中，單晶片系統同時會進行重置，以縮短積體電路裝置的整個開機時間，進而降低使用者等待積體電路裝置的開機時間。
本發明實施例提供一種單晶片系統。單晶片系統耦接一積體電路裝置之一主系統處理器，用以根據主系統處理器產生一低準位的一旁帶訊號與一參考時脈訊號進行重置。單晶片系統包括一晶片控制器、一第一晶片元件、一第二晶片元件與一時脈偵測器。晶片控制器於接收到低準位的旁帶訊號時進行重置。第一晶片元件耦接晶片控制器，且受控於晶片控制器。第一晶片元件不會根據參考時脈訊號進行運作。第二晶片元件耦接晶片控制器，且受控於晶片控制器。第二晶片元件根據參考時脈訊號進行運作。時脈偵測器接收參考時脈訊號與一固定時脈訊號。當參考時脈訊號與固定時脈訊號具有一特殊比例關係時，時脈偵測器產生 一通知訊號至晶片控制器。於晶片控制器重置完成後，晶片控制器傳送一啟動訊號至第一晶片元件，以據此重置第一晶片元件。而於晶片控制器重置完成且接收到通知訊號後，晶片控制器傳送啟動訊號與參考時脈訊號至第二晶片元件，以據此重置第二晶片元件。
本發明實施例提供一種積體電路裝置，其包括一主系統處理器與一單晶片系統。主系統處理器產生一旁帶訊號與一參考時脈訊號，且於一開機狀態下產生一低準位的旁帶訊號。單晶片系統耦接主系統處理器，且包括一晶片控制器、一第一晶片元件、一第二晶片元件與一時脈偵測器。晶片控制器於接收到低準位的旁帶訊號時進行重置。第一晶片元件耦接晶片控制器，且受控於晶片控制器。第一晶片元件不會根據參考時脈訊號進行運作。第二晶片元件耦接晶片控制器，且受控於晶片控制器。第二晶片元件根據參考時脈訊號進行運作。時脈偵測器接收參考時脈訊號與一固定時脈訊號。當參考時脈訊號與固定時脈訊號具有一特殊比例關係時，時脈偵測器產生一通知訊號至晶片控制器。於晶片控制器重置完成後，晶片控制器傳送一啟動訊號至第一晶片元件，以據此重置第一晶片元件。於晶片控制器重置完成且接收到通知訊號後，晶片控制器傳送啟動訊號與參考時脈訊號至第二晶片元件，以據此重置第二晶片元件。
由上述可知，本發明實施例提供的單晶片系統與具有其之積體電路裝置。單晶片系統具有不需要根據參考時脈訊號運作的晶片控制器(作為單晶片系統的主要運算中心，例如微處理器)與第一晶片元件(例如快閃記憶體控制器或雙倍資料速率(DDR)控制器)，以及具有需要根據參考時脈訊號運作的第二晶片元件(例如匯流排控制器)。在主系統處理器進行重置的過程中，單晶片系統中的晶片控制器同時進行重置。晶片控制器在重置完成後第一晶片元件接著再進行重置。而在主系統處理器重置完成後，單晶 片系統中的第二晶片元件才會開始進行重置。藉此，在主系統處理器進行重置的過程中，單晶片系統同時會進行重置，以縮短積體電路裝置的整個開機時間，進而可降低使用者等待積體電路裝置的開機時間。
為使能更進一步瞭解本發明之技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。
10‧‧‧積體電路裝置
12‧‧‧主系統處理器
14‧‧‧晶片系統
50‧‧‧積體電路裝置
100‧‧‧晶片系統
110‧‧‧時脈偵測器
112‧‧‧第一頻率計
114‧‧‧第二頻率計
116‧‧‧比較器
120‧‧‧晶片控制器
130‧‧‧第一晶片元件
140‧‧‧第二晶片元件
Pon‧‧‧開機訊號
CLKr‧‧‧參考時脈訊號
Cs‧‧‧固定時脈訊號
Nt‧‧‧通知訊號
Rst1‧‧‧啟動訊號
Rst2‧‧‧啟動訊號
f1‧‧‧第一頻率
f2‧‧‧第二頻率
PERST‧‧‧旁帶訊號
T1‧‧‧時間
T2‧‧‧時間
200‧‧‧晶片系統
210‧‧‧時脈偵測器
220‧‧‧晶片控制器
230‧‧‧快閃記憶體控制器
240‧‧‧DDR控制器
250‧‧‧匯流排控制器
Rst3‧‧‧啟動訊號
Rst4‧‧‧啟動訊號
Rst5‧‧‧啟動訊號
圖1A是習知積體電路裝置進行開機的示意圖。
圖1B是習知積體電路裝置進行開機的波形圖。
圖2是本發明一實施例之積體電路裝置的示意圖。
圖3是本發明一實施例之積體電路裝置進行開機的波形圖。
圖4是本發明另一實施例之單晶片系統為非揮發性儲存裝置的示意圖。
在下文中，將藉由圖式說明本發明之各種例示實施例來詳細描述本發明。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。此外，圖式中相同參考數字可用以表示類似的元件。
首先，請參考圖2，其顯示本發明一實施例之積體電路裝置的示意圖。積體電路裝置50設置於電子裝置的一主機板上(未繪於圖式)。積體電路裝置50包括一主系統處理器12與一晶片系統100。主系統處理器12為積體電路裝置50的主要運算中心，用以執行各項分析、運算及控制，且具體可為中央處理器、微控制器或嵌入式控制器等處理晶片。
主系統處理器12根據一開機訊號Pon而進行重置(即重新開 機)，並傳送一旁帶訊號PERST與一參考時脈訊號CLKr至晶片系統100。請同時參考圖3，在本實施例中，當使用者按下開機按鈕來啟動電子裝置時，主系統處理器12將接收到一高準位的一開機訊號Pon而進行重置(即重新開機)，並進入一開機狀態。在開機狀態中，主系統處理器12將持續產生低準位的旁帶訊號PERST一段時間T2。在低準位的旁帶訊號PERST中，參考時脈訊號CLKr具有不穩定的頻率。而在高準位的旁帶訊號PERST中，參考時脈訊號CLKr則具有穩定的頻率。
請回到圖2，晶片系統100為因應電子裝置來處理其他次要功能，且晶片系統100耦接主系統處理器12。在本實施例中，晶片系統100可以是協助主系統處理器12處理音訊功能的晶片、協助處理儲存功能的晶片，或協助處理其他功能的晶片，本發明對此不作限制。
單晶片系統100包括一晶片控制器120、一第一晶片元件130、一第二晶片元件140與一時脈偵測器110。晶片控制器120將在接收到低準位的旁帶訊號PERST時進行重置。第一晶片元件130耦接晶片控制器120，且受控於晶片控制器120。第二晶片元件140耦接晶片控制器120，且受控於晶片控制器120。在本實施例中，晶片控制器120是單晶片系統100的主要運算中心，例如微處理器。第一晶片元件130不會根據參考時脈訊號CLKr進行運作，例如快閃記憶體控制器或DDR控制器。而第二晶片元件140則會根據參考時脈訊號CLKr進行運作。更進一步來說，例如匯流排控制器。
時脈偵測器110接收參考時脈訊號CLKr與一固定時脈訊號Cs。而時脈偵測器110將偵測參考時脈訊號CLKr與固定時脈訊號Cs之間是否具有一特殊比例關係。在本實施例中，特殊比例關係為參考時脈訊號CLKr的頻率與固定時脈訊號Cs的頻率之間的關係。舉例來說，在高準位的旁帶訊號PERST中，參考時 脈訊號CLKr具有穩定的頻率。因此，特殊比例關係將根據上述實際狀況來設計參考時脈訊號CLKr的頻率(例如100MHz)為固定時脈訊號Cs的頻率(25MHz)的4倍。
當參考時脈訊號CLKr與固定時脈訊號Cs具有上述特殊比例關係時，時脈偵測器110將會產生一通知訊號Nt(在本實施例表示通知訊號Nt為高準位)至晶片控制器120。反之，當參考時脈訊號CLKr與固定時脈訊號Cs不具有上述特殊比例關係時，時脈偵測器110則不會產生通知訊號Nt(在本實施例表示通知訊號Nt為低準位)至晶片控制器120。
更進一步來說，時脈偵測器110包括一第一頻率計112、一第二頻率計114與一比較器116。第一頻率計112接收參考時脈訊號CLKr，且計算參考時脈訊號CLKr的頻率以產生一第一頻率f1。第二頻率計114接收固定時脈訊號Cs，且計算固定時脈訊號Cs的頻率以產生一第二頻率f2。比較器116耦接第一頻率計112與第二頻率計114，且比較第一頻率f1與第二頻率f2。當比較器116判斷出第一頻率f1與第二頻率f2具有特殊比例關係時，表示參考時脈訊號CLKr具有穩定的頻率。此時，比較器116將產生通知訊號Nt(在本實施例表示通知訊號Nt為高準位)至晶片控制器120。而當比較器116判斷出第一頻率f1與第二頻率f2不具有特殊比例關係時，表示參考時脈訊號CLKr具有不穩定的頻率。此時，比較器116將不產生通知訊號Nt(在本實施例表示通知訊號Nt為低準位)至晶片控制器120。而有關第一頻率計112與第二頻率計114計算頻率的方式為所屬領域具有通常知識者所悉知，故在此不再贅述。
藉此，主系統處理器12在重置的過程中(即旁帶訊號PERST為低準位)，參考時脈訊號CLKr具有不穩定的頻率。參考時脈訊號CLKr與固定時脈訊號Cs之間不具有特殊比例關係，故時脈偵測器110不會產生通知訊號Nt(在本實施例表示產生低準位 的通知訊號Nt)至晶片控制器120。主系統處理器12重置完成時(即旁帶訊號PERST為高準位)，參考時脈訊號CLKr具有穩定的頻率。參考時脈訊號CLKr與固定時脈訊號Cs之間將具有特殊比例關係，故時脈偵測器110將會產生通知訊號Nt(在本實施例表示產生高準位的通知訊號Nt)至晶片控制器120。
在本實施例中，固定時脈訊號Cs可由一石英振盪器(未繪於圖式中)產生，且亦可為其他振盪器或電子元件產生，本發明對此不作限制。
請同時參考圖2-3，晶片控制器120將在接收到低準位的旁帶訊號PERST時進行重置。而晶片控制器120在重置完成後，晶片控制器120將傳送一啟動訊號Rst1至第一晶片元件130，以據此重置第一晶片元件130。而晶片控制器120在重置完成且接收到通知訊號Nt(在本實施例表示通知訊號Nt為高準位)後，晶片控制器120將傳送啟動訊號Rst2與參考時脈訊號CLKr至第二晶片元件140，以據此重置第二晶片元件140。
由上述可知，單晶片系統100具有不需要根據參考時脈訊號CLKr運作的晶片控制器120(作為單晶片系統100的主要運算中心，例如微處理器)與第一晶片元件130(例如快閃記憶體控制器或雙倍資料速率(DDR)控制器)，以及具有需要根據參考時脈訊號CLKr運作的第二晶片元件140。在主系統處理器12進行重置的過程中，單晶片系統100中的晶片控制器120會同時進行重置。晶片控制器120在重置完成後第一晶片元件130接著再進行重置。而在主系統處理器12重置完成後，單晶片系統100中的第二晶片元件140才會開始進行重置。由於晶片控制器120的重置時間相較於第一晶片元件130與第二晶片元件140的重置時間長。故主系統處理器12與晶片控制器120同時進行重置將可以縮短積體電路裝置50的整個開機時間，進而可降低使用者等待積體電路裝置50的開機時間。
以下將以單晶片系統200為非揮發性儲存裝置為例來作說明。如圖4所示，單晶片系統200具有一時脈偵測器210、一晶片控制器220、一快閃記憶體控制器230、一DDR控制器240與一匯流排控制器250。晶片控制器220耦接時脈偵測器210、快閃記憶體控制器230、一DDR控制器240與一匯流排控制器250。有關本實施例之時脈偵測器210與晶片控制器220的作動方式大致上可由前一實施例之時脈偵測器110與晶片控制器120推得，故在此不再贅述。不同的地方在於：快閃記憶體控制器230與DDR控制器240不會根據參考時脈訊號CLKr進行運作(類似前一實施例的第一晶片元件130)，匯流排控制器250會根據參考時脈訊號CLKr進行運作(類似前一實施例的第二晶片元件140)。
因此，當使用者按下開機按鈕來啟動電子裝置時，主系統處理器12將接收到一高準位的一開機訊號Pon而進行重置(即重新開機)，並進入一開機狀態。在開機狀態中，主系統處理器12將持續產生低準位的旁帶訊號PERST一段時間。而晶片控制器220將根據低準位的旁帶訊號PERST進行重置。當晶片控制器220重置完成後，晶片控制器220分別傳送啟動訊號Rst3與Rst4至快閃記憶體控制器230與DDR控制器240，以據此依序重置快閃記憶體控制器230與DDR控制器240。
而當晶片控制器220重置完成且接收到通知訊號Nt(在本實施例表示通知訊號Nt為高準位)後，表示參考時脈訊號CLKr具有穩定的頻率。此時，晶片控制器220將傳送啟動訊號RST5與參考時脈訊號CLKr至匯流排控制器250，以據此重置匯流排控制器250。
綜上所述，本發明實施例所提供的一種單晶片系統與具有其之積體電路裝置，其在主系統處理器進行重置的過程中，不需要根據參考時脈訊號運作的電子元件(如晶片控制器與第一晶片元 件)會同時進行重置，而需要根據參考時脈訊號運作的電子元件(如第二晶片元件)則是在主系統處理器重置完成後才會開始進行重置。藉此，本發明實施例所提供的一種單晶片系統與具有其之積體電路裝置可以縮短積體電路裝置的整個開機時間，進而可降低使用者等待積體電路裝置的開機時間。
以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

Claims (10)

  1. 一種單晶片系統，耦接一積體電路裝置之一主系統處理器，用以根據該主系統處理器產生一低準位的一旁帶訊號與一參考時脈訊號進行重置，且該單晶片系統包括：一晶片控制器，於接收到該低準位的該旁帶訊號時進行重置；一第一晶片元件，耦接該晶片控制器，且受控於該晶片控制器，其中該第一晶片元件不會根據該參考時脈訊號進行運作；一第二晶片元件，耦接該晶片控制器，且受控於該晶片控制器，其中該第二晶片元件根據該參考時脈訊號進行運作；以及一時脈偵測器，接收該參考時脈訊號與一固定時脈訊號，且當該參考時脈訊號與該固定時脈訊號具有一特殊比例關係時，該時脈偵測器產生一通知訊號至該晶片控制器；其中，於該晶片控制器重置完成後，該晶片控制器傳送一啟動訊號至該第一晶片元件，以據此重置該第一晶片元件；其中，於該晶片控制器重置完成且接收到該通知訊號後，該晶片控制器傳送該啟動訊號與該參考時脈訊號至該第二晶片元件，以據此重置該第二晶片元件。
  2. 如請求項1之單晶片系統，其中，該時脈偵測器包括：一第一頻率計，接收該參考時脈訊號，且計算該參考時脈訊號的頻率以產生一第一頻率；一第二頻率計，接收該固定時脈訊號，且計算該固定時脈訊號的頻率以產生一第二頻率；以及一比較器，耦接該第一頻率計與該第二頻率計，且比較該第一頻率與該第二頻率；當該第一頻率與該第二頻率具有該特殊比例關係時，該比較器產生該通知訊號至該晶片控制器。
  3. 如請求項1之單晶片系統，其中，該特殊比例關係為該參考時脈訊號的頻率與該固定時脈訊號的頻率之間的關係。
  4. 如請求項1之單晶片系統，其中，該固定時脈訊號的頻率低於該參考時脈訊號的頻率。
  5. 如請求項1之單晶片系統，其中，當該旁帶訊號為該低準位時，該主系統處理器產生的該參考時脈訊號具有不穩定的頻率。
  6. 如請求項1之單晶片系統，其中，該主系統處理器產生該低準位的該旁帶訊號一段時間後產生該高準位的該旁帶訊號。
  7. 一種積體電路裝置，包括：一主系統處理器，產生一旁帶訊號與一參考時脈訊號，且於一開機狀態下產生一低準位的該旁帶訊號；一單晶片系統，耦接該主系統處理器，且包括：一晶片控制器，於接收到該低準位的該旁帶訊號時進行重置；一第一晶片元件，耦接該晶片控制器，且受控於該晶片控制器，其中該第一晶片元件不會根據該參考時脈訊號進行運作；一第二晶片元件，耦接該晶片控制器，且受控於該晶片控制器，其中該第二晶片元件根據該參考時脈訊號進行運作；以及一時脈偵測器，接收該參考時脈訊號與一固定時脈訊號，且當該參考時脈訊號與該固定時脈訊號具有一特殊比例關係時，該時脈偵測器產生一通知訊號至該晶片控制器；其中，於該晶片控制器重置完成後，該晶片控制器傳送一啟動訊號至該第一晶片元件，以據此重置該第一晶片元件；其中，於該晶片控制器重置完成且接收到該通知訊號後，該晶片控制器傳送該啟動訊號與該參考時脈訊號至該第二晶片元件，以據此重置該第二晶片元件。
  8. 如請求項7之積體電路裝置，其中，該時脈偵測器包括：一第一頻率計，接收該參考時脈訊號，且計算該參考時脈訊號的頻率以產生一第一頻率；一第二頻率計，接收該固定時脈訊號，且計算該固定時脈訊號的頻率以產生一第二頻率；以及一比較器，耦接該第一頻率計與該第二頻率計，且比較該第一頻率與該第二頻率；當該第一頻率與該第二頻率具有該特殊比例關係時，該比較器產生該通知訊號至該晶片控制器。
  9. 如請求項7之積體電路裝置，其中，該特殊比例關係為該參考時脈訊號的頻率與該固定時脈訊號的頻率之間的關係。
  10. 如請求項7之積體電路裝置，其中，該固定時脈訊號的頻率低於該參考時脈訊號的頻率。
TW106117207A 2017-05-24 2017-05-24 單晶片系統與具有其之積體電路裝置 TWI645282B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106117207A TWI645282B (zh) 2017-05-24 2017-05-24 單晶片系統與具有其之積體電路裝置
US15/896,158 US10579116B2 (en) 2017-05-24 2018-02-14 Integrated circuit device and system on a chip (SOC) for reducing boot time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106117207A TWI645282B (zh) 2017-05-24 2017-05-24 單晶片系統與具有其之積體電路裝置

Publications (2)

Publication Number Publication Date
TWI645282B true TWI645282B (zh) 2018-12-21
TW201901349A TW201901349A (zh) 2019-01-01

Family

ID=64400378

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106117207A TWI645282B (zh) 2017-05-24 2017-05-24 單晶片系統與具有其之積體電路裝置

Country Status (2)

Country Link
US (1) US10579116B2 (zh)
TW (1) TWI645282B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114793452B (zh) * 2020-11-24 2024-05-24 松下知识产权经营株式会社 主机装置、从机装置以及数据转发系统
CN113467837A (zh) * 2021-06-25 2021-10-01 厦门码灵半导体技术有限公司 工业级arm芯片的控制方法、控制装置、存储介质和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW382089B (en) * 1998-06-16 2000-02-11 Asustek Comp Inc System clock frequency switching device and method for computer motherboard
TW201426279A (zh) * 2010-06-30 2014-07-01 Via Tech Inc 微處理器、操作微處理器的方法以及電腦程式產品

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7958285B1 (en) * 2007-07-12 2011-06-07 Oracle America, Inc. System and method to facilitate deterministic testing of data transfers between independent clock domains on a chip
US8330477B1 (en) * 2008-01-17 2012-12-11 Marvell International Ltd. Test engine for integrated circuit chip testing
US8228084B1 (en) * 2009-09-29 2012-07-24 Marvell International Ltd. Systems and methods for self-testing of integrated devices during production
TWI482034B (zh) * 2013-05-17 2015-04-21 Wistron Corp 介面卡
KR102298160B1 (ko) * 2015-08-13 2021-09-03 삼성전자주식회사 반도체 장치 및 이를 포함하는 통신 시스템
TWI591486B (zh) * 2016-06-01 2017-07-11 瑞昱半導體股份有限公司 固態硬碟控制裝置與方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW382089B (en) * 1998-06-16 2000-02-11 Asustek Comp Inc System clock frequency switching device and method for computer motherboard
TW201426279A (zh) * 2010-06-30 2014-07-01 Via Tech Inc 微處理器、操作微處理器的方法以及電腦程式產品

Also Published As

Publication number Publication date
US10579116B2 (en) 2020-03-03
US20180341303A1 (en) 2018-11-29
TW201901349A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
US20130067250A1 (en) Computer device and frequency adjusting method for central processing unit
CN101727156A (zh) 计算机的开机时序控制装置及其控制方法
US6963992B1 (en) Method and apparatus to generate clock and control signals for over-clocking recovery in a PLL
TWI635383B (zh) 記憶體時脈頻率調整方法、主機板及計算機操作系統
CN1746813B (zh) 微型计算机
US9697065B1 (en) Systems and methods for managing reset
TW201432443A (zh) 電子裝置及其開機時間偵測方法
TWI645282B (zh) 單晶片系統與具有其之積體電路裝置
US20100146252A1 (en) Computer motherboard with automatically adjusted hardware parameter value
JPS6019220A (ja) マイクロコンピユ−タ
TWI461885B (zh) 超頻控制裝置及超頻控制方法
CN108446139B (zh) 一种fpga芯片的唤醒方法及装置
CN112835839A (zh) PCIe接口的设备枚举方法、装置、设备及存储介质
CN104008074B (zh) 大规模集成电路和信息处理系统
US20140317391A1 (en) Method for changing a system program and processing device utilizing the same
US20070005949A1 (en) Method for Booting a Computer System
WO2022135060A1 (zh) 终端设备及nfc时钟控制方法、nfc模块、介质
CN108984468B (zh) 单芯片系统与具有其的集成电路装置
CN101630277A (zh) 超频模块及电脑系统及其超频方法
CN113849060A (zh) 存储设备、cpld器件、存储设备的复位方法和存储介质
US8954717B2 (en) System capable of booting through a universal serial bus device and method thereof
TWI570540B (zh) 伺服系統及隨機啓動裝置
CN103713960A (zh) 用于嵌入式系统的看门狗电路
US10666789B2 (en) Control method and device for sensors of mobile terminal, storage medium and mobile terminal
CN107783915B (zh) 用于mcu的端口复用方法和装置