[go: up one dir, main page]

TWI644099B - 圖案測定裝置，及半導體計測系統 - Google Patents

圖案測定裝置，及半導體計測系統 Download PDF

Info

Publication number
TWI644099B
TWI644099B TW103104399A TW103104399A TWI644099B TW I644099 B TWI644099 B TW I644099B TW 103104399 A TW103104399 A TW 103104399A TW 103104399 A TW103104399 A TW 103104399A TW I644099 B TWI644099 B TW I644099B
Authority
TW
Taiwan
Prior art keywords
pattern
measurement
circuit pattern
circuit
measurement result
Prior art date
Application number
TW103104399A
Other languages
English (en)
Other versions
TW201504622A (zh
Inventor
Yasutaka Toyoda
豊田康
Norio Hasegawa
長谷川昇雄
Takeshi Kato
加藤毅
Hitoshi Sugahara
菅原仁志
Yutaka Hojo
北條穣
Daisuke Hibino
日比野大輔
Hiroyuki Shindo
新藤博之
Original Assignee
Hitachi High-Technologies Corporation
日立全球先端科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High-Technologies Corporation, 日立全球先端科技股份有限公司 filed Critical Hitachi High-Technologies Corporation
Publication of TW201504622A publication Critical patent/TW201504622A/zh
Application granted granted Critical
Publication of TWI644099B publication Critical patent/TWI644099B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/22—Optical, image processing or photographic arrangements associated with the tube
    • H01J37/222—Image processing arrangements associated with the tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • H10P74/203—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/60—Specific applications or type of materials
    • G01N2223/611—Specific applications or type of materials patterned objects; electronic devices
    • G01N2223/6113—Specific applications or type of materials patterned objects; electronic devices printed circuit board [PCB]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/22—Treatment of data
    • H01J2237/221—Image processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Quality & Reliability (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

[課題]
本發明是以提供一種可求取用以適當選擇對半導體裝置的處理的評價結果之圖案測定裝置及半導體計測系統為目的。
為了達成上述目的，本發明是提案一種圖案測定裝置，係具備進行電子裝置的電路圖案與基準圖案的比較之運算裝置，該運算裝置係根據前述電路圖案與基準圖案之間的計測結果與至少2個臨界值的比較，以電路圖案的處理單位來分類該電路圖案。

Description

圖案測定裝置，及半導體計測系統
本發明是實行電子裝置的計測之圖案測定裝置，特別是有關藉由電子裝置的電路圖案與基準圖案的比較來判定該電路圖案的處理製程之圖案測定裝置，及半導體計測系統。
最近的半導體隨微細化，多層化進展，邏輯也繁雜化，因此其製造處於極困難的狀況。其結果，有起因於製造製程經常發生缺陷之傾向，正確地檢查其缺陷變得重要。Review SEM或CD-SEM是被使用在該等缺陷的詳細的檢查或計測(測定)。該等的SEM是根據光學模擬來檢查或計測對象座標，或根據光學檢查裝置的檢查結果來檢查或計測對應於對象座標的電路圖案。檢查，計測手法有各式各樣被提案，特別是在65nm以後的半導體製造製程中，基於正確地掌握光近接效果所產生的缺陷的狀態之目的，可使用藉由與基準圖案的形狀比較來檢測出缺陷的手法(專利文獻1，專利文獻2)。
與基準圖案的形狀比較是以以下的程序來進 行。首先，操作者將理想的形狀的電路圖案定義為基準圖案。基準圖案是利用藉由模擬來產生設計資料或實際製造的電路圖案之電路圖案，或檢查操作者從製造後的電路圖案之中選擇的黃金圖案等。其次，利用邊緣檢測處理等來從攝影畫像抽出電路圖案。其次，將基準圖案與電路圖案重合。重合是以手動調整或圖案匹配之自動調整來進行。
電路圖案的形狀是依據半導體的製造條件或電路佈局而變形成各種的形狀。在專利文獻2中，為此，基於正確地掌握該等的變形的程度之目的，而在包含檢查座標的2次元的領域中設定計測領域，以預定的間隔來網羅性地計測含在計測領域的基準圖案與電路圖案的邊緣間的距離。其次，進行從計測領域取得的複數的計測值的平均化，以其結果作為計測領域的測定值，藉由與預定的臨界值的比較來判定電路圖案的正常或缺陷，將含缺陷的電路圖案交給電路設計或遮罩修正的製程。
[先行技術文獻]
[專利文獻]
[專利文獻1]日本特開2004-163420號公報(對應美國專利USP7，796，801)
[專利文獻2]日本特開2007-248087號公報(對應美國專利USP8，019，161)
若藉由專利文獻1，專利文獻2所揭示那樣的測定法，則可特定設計資料(佈局資料)及實圖案資料的二次元的形狀差，但在以藉由存存於預定的計測領域內的基準圖案與電路圖案的邊緣的比較所求取的複數的計測值的平均值作為測定值時，測定值會隨存在於計測領域內的電路圖案的正常部位的比率及異常部位的比率而變化。
例如，在密度高的電路圖案與密度低的電路圖案的雙方含有同大小的缺陷時，密度低的電路圖案所佔計測領域內的異常部位的比率較高，因此可取得顯示異常度比密度高的電路圖案的測定值更高的測定值。由在如此的程序求得的測定值來正確地判定複數的異形狀的電路圖案中所含的缺陷的有無時，需要按每個電路圖案的形狀來使陷判定的臨界值最適化，或按每個電路圖案的形狀來使計測領域的大小最適化，需要非常複雜的程序。
以下，說明有關以求取用以適當選擇對半導體裝置的處理的評價結果為目的之圖案測定裝置及半導體計測系統。
作為用以達成上述目的之一形態，提案一種圖案測定裝置，係具備進行電子裝置的電路圖案與基準圖案的比較之運算裝置，該運算裝置係根據前述電路圖案與 基準圖案之間的計測結果與至少2個臨界值的比較，以電路圖案的處理單位來分類該電路圖案。
又，作為用以達成上述目的之其他形態，提案一種圖案測定裝置，係具備進行電子裝置的電路圖案與基準圖案的比較之運算裝置，該運算裝置係根據前述電路圖案與基準圖案之間的計測結果，及與前述電路圖案的計測部分的其他層的關係資訊，來分類前述計測部位。
又，作為用以達成上述目的之另外其他形態，提案一種圖案測定裝置，係具備進行電子裝置的電路圖案與基準圖案的比較之運算裝置，該運算裝置係針對複數的圖案，根據依照複數的曝光條件所取得的圖案的測定結果來求取曝光裝置的製程視窗，選擇製程視窗的圖案作為測定對象圖案，該製程視窗的圖案係針對複數的圖案定義所取得的複數的製程視窗的共通領域的輪廓(製程視窗內外的境界)。
又，提案一種半導體計測系統，係藉由電子裝置的電路圖案與基準圖案的比較來判定該電路圖案的處理製程，其特徵係具有：由該電路圖案的攝影畫像來檢測出圖案邊緣之手段；計測存在於預定的計測領域內的該圖案邊緣與該基準圖案的間隔之手段；由該計測領域內的複數處的計測值，以能夠包含最大的計測值之方式選拔預定的圖案長，或面積部分的計測值群之手段； 由前述計測值群來算出該電路圖案的形狀評分之手段；及比較該形狀評分與預定的臨界值，判定該電路圖案的處理製程之手段。
若根據上述構成，則可適當選擇對半導體裝置的處理，或取得為了選擇的必要資訊。
201‧‧‧SEM
202‧‧‧電子線
203‧‧‧試料
204‧‧‧二次電子檢測器
205‧‧‧反射電子檢測器1
206‧‧‧反射電子檢測器2
207‧‧‧A/D變換器
208‧‧‧記憶體
209‧‧‧CPU
210‧‧‧硬體
211‧‧‧顯示手段
212‧‧‧處方產生系統
213‧‧‧設計資料
214‧‧‧EDA系統
215‧‧‧外觀檢查裝置
301‧‧‧基準圖案
302‧‧‧電路圖案的圖案邊緣
303‧‧‧計測代表點
304‧‧‧圖案區間
305‧‧‧以計測代表點作為中心的計測區域
306‧‧‧基準圖案與圖案邊緣的間隔
801‧‧‧設計圖案
802‧‧‧導通孔
803‧‧‧電路圖案的圖案邊緣
804‧‧‧基準圖案
805‧‧‧導通孔
806‧‧‧電路圖案的圖案邊緣
901‧‧‧形狀評分算出點
902‧‧‧形狀評分算出點
903‧‧‧設計佈局的切出區域
904‧‧‧設計佈局的切出區域
1000~1004‧‧‧電路圖案的製程視窗
1005~1008‧‧‧製程視窗的共通領域限制點
1009‧‧‧製程視窗的共通領域
1400‧‧‧檢查參數指定用GUI
1401‧‧‧基準圖案顯示視窗
1402‧‧‧基準圖案
1403‧‧‧電路圖案的圖案邊緣
1404‧‧‧計測領域
1405‧‧‧檢查結果視窗
1406‧‧‧檢查參數設定視窗
圖1是表示藉由基準圖案與圖案邊緣的比較來檢查的程序的流程圖。
圖2是表示半導體計測系統的構成圖。
圖3是表示基準圖案與圖案邊緣的比較圖。
圖4是表示形狀評分的臨界值判定程序的流程圖。
圖5是表示特定形狀評分算出點的設計座標的程序的流程圖。
圖6是表示藉由上下層圖案的分析來鎖定修正對象的電路圖案的程序的流程圖。
圖7是表示將檢查結果登錄於熱點資料庫的程序的流程圖。
圖8是表示檢查結果與上下層圖案的比較圖。
圖9是表示檢查結果與熱點資料庫的比較圖。
圖10是表示製程視窗的圖。
圖11是表示藉由PWA來鎖定監測對象的電路圖案的程序的流程圖。
圖12是表示藉由修正履歴來鎖定監測對象的電路圖案的程序的流程圖。
圖13是表示修正履歴的資料的圖。
圖14是表示顯示檢查資訊的GUI的畫面的圖。
圖15是表示檢查程序的流程圖。
圖16是表示按照測定對象層的測定對象圖案與其他層的圖案的位置關係來設定測定條件的工程的流程圖。
圖17是表示在測定對象圖案設定計測框的例圖。
圖18是表示根據FEM晶圓的測定來選擇測定對象圖案的工程的流程圖。
圖19是表示包含圖案測定裝置的圖案測定系統之一例圖。
以下說明的實施例是關聯圖案測定裝置，例如有關針對複數的異形狀的電路圖案，以被統一的臨界值來判定缺陷的有無，決定電路圖案的處理製程之圖案測定裝置。
在本實施例中是說明有關一種半導體計測系統，係藉由電子裝置的電路圖案與基準圖案的比較來判定該電路圖案的處理製程之半導體計測系統，其特徵係具 有：由該電路圖案的攝影畫像來檢測出圖案邊緣之手段；計測存在於預定的計測領域內的該圖案邊緣與該基準圖案的間隔之手段；由該計測領域內的複數處的計測值，以能夠包含間隔最大的計測值之方式選擇預定的圖案長部分的計測值群之手段；由前述計測值群來算出該電路圖案的形狀評分之手段；及比較該形狀評分與預定的臨界值，判定該電路圖案的處理製程之手段。
若根據上述構成，則可藉由電子裝置的電路圖案與基準圖案的比較，網羅性地計測兩者的形狀誤差，根據圖案長或面積等不依存於電路圖案的形狀的制約，從選擇的複數的計測值算出電路圖案的形狀評分，藉此能以被統一的臨界值來對複數的異形狀的電路圖案進行缺陷判定，可正確地判定之後的電路圖案的處理製程。
以下，說明有關藉由基準圖案與從攝像畫像抽出的圖案邊緣的比較來將電路圖案的形狀評分化，利用臨界值等來判定電路圖案的處理製程之半導體計測裝置。在本實施例中，如以下般實行基準圖案與從攝像畫像抽出的圖案邊緣的比較，形狀的評分化，電路圖案的處理製程的判定。
首先，將以SEM來攝取懷疑存在有系統的缺 陷之晶圓上的電路圖案之畫像輸入至半導體計測系統。晶圓上的有系統的缺陷的座標是可藉由光學模擬之設計佈局的檢查或在明視野檢查裝置等所被檢測出的缺陷的分析來特定。其次，利用邊緣檢測處理等來從攝影畫像抽出電路圖案的圖案邊緣。
其次，將基準圖案與電路圖案重合，而計測基準圖案與電路圖案的形狀誤差。重合是以手動調整或圖案匹配之自動調整來進行。基準圖案是理想的形狀的電路圖案，由檢查操作者定義。基準圖案是藉由光學模擬來產生顯示根據設計資料所形成的圖案的輪廓線之圖形或實際製造的電路圖案之電路圖案，或檢查操作者從已經製造的電路圖案之中選擇的黃金圖案等。亦可利用藉由製程視窗的解析所求取的最佳曝光條件的電路圖案，作為黃金圖案。
電路圖案的形狀是依據半導體的製造條件或電路佈局來變形成各種的形狀。基於正確地掌握該等的變形的程度之目的，而在包含檢查座標的2次元的領域中設定計測領域，以預定的間隔來網羅性地計測含在計測領域的基準圖案與電路圖案的邊緣間的距離。其次，進行從計測領域取得的複數的計測值的平均化等的統計處理，以其結果作為計測領域的測定值。
在本實施例中，提案一種半導體計測系統，係以被統一的臨界值來對複數的異形狀的電路圖案進行缺陷判定，藉由電子裝置的電路圖案與基準圖案的比較來判 定該電路圖案的處理製程，作為決定電路圖案的處理製程之一形態，其特徵係具有：由該電路圖案的攝影畫像來檢測出圖案邊緣之手段；計測存在於預定的計測領域內的該圖案邊緣與該基準圖案的間隔之手段；由該計測領域內的複數處的計測值，以能夠包含最大的計測值之方式選拔預定的圖案長部分的計測值群之手段；由前述計測值群來算出該電路圖案的形狀評分之手段；及比較該形狀評分與預定的臨界值，判定該電路圖案的處理製程之手段。
並且，在以下說明的實施例中說明有關半導體計測系統之例，係藉由電子裝置的電路圖案與基準圖案的比較來判定該電路圖案的處理製程之半導體計測系統，其特徵係具有：由該電路圖案的攝影畫像來檢測出圖案邊緣之手段；計測存在於預定的計測領域內的該圖案邊緣與該基準圖案的間隔之手段；由該計測領域內的複數處的計測值，以能夠包含最大的計測值之方式選拔預定的面積部分的計測值群之手段；由前述計測值群來算出該電路圖案的形狀評分之手段；及比較該形狀評分與預定的臨界值，判定該電路圖案的 處理製程之手段。
並且，在以下說明的實施例中也說明有關以臨界值為用以判別該電路圖案的異常及正常的臨界值作為特徵的半導體計測系統之例。
並且，在以下說明的實施例中說明有關以臨界值為用以判別該電路圖案的正常及光柵(reticle)/遮罩(mask)修正對象及量產時的監測對象的2個臨界值作為特徵的半導體計測系統之例。
並且，在以下說明的實施例中是說明有關以具有求取對應於算出該形狀評分的該電路圖案的部位的設計座標之手段作為特徵的半導體計測系統之例。
並且，在以下說明的實施例中是說明以具有：比較算出該形狀評分的該電路圖案的部位及設計資訊，算出該電路圖案的關鍵性，選拔光柵/遮罩修正對象之手段作為特徵的半導體計測系統之例。
並且，在以下說明的實施例中是說明以具有：比較對應於被判定異常的該電路圖案之設計資訊與危險點的資料庫，當該設計資訊未被登錄於該資料庫時，將該設計資訊登錄於該資料庫之手段作為特徵的半導體計測系統之例。
並且，在以下說明的實施例中是說明以具有：針對被判定成異常的複數的電路圖案，求取製程視窗，決定限制最大聚焦，最小聚焦，最大劑量，最小劑量之2個以上的電路圖案作為量產時的監測對象之手段作為 特徵的半導體計測系統之例。
並且，在以下說明的實施例中是說明以具有：保持作為光柵/遮罩修正對象之電路圖案的履歴資訊，根據前述履歴，決定量產時的監測對象的電路圖案之手段作為特徵的半導體計測系統之例。
並且，在以下說明的實施例中說明包含根據藉由將電子束掃描於電子裝置上而取得的電子來形成畫像資料之掃描電子顯微鏡的半導體計測系統之例。
並且，在以下說明的實施例中說明有關半導體計測系統之例，其特徵係具有：顯示算出前述形狀評分的該電路圖案的部位，或算出該形狀評分的該電路圖案的部位的設計座標，或該形狀評分，該修正履歴，或該處理製程判定缺陷，或該製程視窗解析結果，作為光柵/遮罩修正對象的電路圖案的設計座標，作為該光柵/遮罩修正對象的電路圖案的圖，作為量產時的監測對象的電路圖案的設計座標，及作為該量產時的監測對象的電路圖案的圖之中至少一個以上的資料之畫面。
藉由電子裝置的電路圖案與基準圖案的比較，網羅性地計測兩者的形狀誤差，根據圖案長或面積等不依存於電路圖案的形狀的制約，從特定的複數的計測值算出電路圖案的形狀評分，藉此能以被統一的臨界值來對複數的異形狀的電路圖案進行缺陷判定，可正確地判定之後的電路圖案的處理製程。
以下，說明有關藉由基準圖案與與從攝像畫 像抽出的電路圖案的比較來使電路圖案的形狀評分化，利用臨界值等來判定電路圖案的處理製程之半導體計測裝置。
圖2是半導體計測系統的概略構成圖。半導體計測系統是以取得電路圖案的畫像資料的掃描型電子顯微鏡201(Scanning Electron Microscope：以下，SEM)及藉由畫像資料的分析來檢查電路圖案的控制裝置202所構成。
SEM201是對製造有電子裝置的晶圓等的試料203照射電子線202，以二次電子檢測器204或反射電子檢測器205，206來捕捉從試料203放出的電子，在A/D變換器207變換成數位訊號。數位訊號是被輸入至控制裝置202而儲存於記憶體208，以CPU209或ASIC，FPGA等的畫像處理硬體210來進行對應於目的的畫像處理，檢查電路圖案。
而且，控制裝置(運算裝置)202是與具備輸入手段的顯示器211連接，具有對使用者顯示畫像或檢查結果等之GUI(Graphical User Interface)等的機能。另外，亦可將控制裝置202的控制的一部分或全部分配給搭載CPU或可儲存畫像的記憶體之電子計算機等來進行處理．控制。並且，控制裝置202是經由網路或匯流排等來與攝像處方作成裝置212連接，該攝像處方作成裝置212是手動或活用電子裝置的設計資料213來作成包含檢查所必要的電子裝置的座標，利用於檢查定位的圖案匹配用的樣 板，攝影條件等之攝像處方。
圖19是表示包含圖案測定裝置的圖案測定系統之一例圖。在此系統內主要是含有：掃描電子顯微鏡本體1901，控制該掃描電子顯微鏡本體1901的控制裝置1902，對控制裝置1902傳達必要的資訊且根據藉由掃描電子顯微鏡本體1901所取得的訊號來測定形成於試料上的圖案或根據該測定結果來形成曝光裝置的製程視窗之圖案測定裝置1903，記憶有半導體裝置的設計資料之設計資料記憶媒體1904，及用以輸入必要的資訊之輸入裝置1905。在圖19的例子是說明與掃描電子顯微鏡另外設置圖案測定裝置的例子，但亦可藉由設在掃描電子顯微鏡的運算裝置來實行圖案測定。另外，在本實施例中是說明適用SEM作為攝像裝置的例子，但並非限於此，亦可以集束離子束(Focused Ion Beam)裝置作為攝像裝置，該集束離子束裝置是根據例如將集束離子束掃描於試料而取得的訊號來形成其掃描像。
在圖案測定裝置1903內的運算裝置1906是含有：設定測定所必要的條件之測定條件設定部1908，根據在掃描電子顯微鏡本體1901所取得的訊號來測定邊緣間的尺寸之測定值運算部1909，根據預定的臨界值來將測定FEM晶圓時的圖案測定結果予以分類的同時根據預定的臨界值中所含的圖案的聚焦條件，劑量條件來產生製程視窗之製程視窗作成部1910，及選擇成為測定對象的圖案之圖案選擇部1911。並且，在圖案測定裝置1903 中是內藏有用以記憶在測定條件設定部1908所設定的測定條件作為處方之記憶體1907。在記憶體1907中是除了測定處方以外，還記憶有在測定值運算部1906所取得的測定結果，或在製程視窗作成部1910所作成的製程視窗等。
並且，被記憶於設計資料記憶媒體1904的設計資料是例如以GDS格式或OASIS格式等來表現，以預定的形式來記憶。另外，設計資料是只要表示設計資料的軟體可表示其格式形式，作為圖形資料處理即可，其種類不問。
圖15是表示半導體圖案的計測工程的流程圖。首先，操作者會利用處方作成裝置212或圖案測定裝置1903來設定檢查(測定)條件(步驟1501)。所謂檢查條件是SEM201的攝影倍率或電路圖案的座標(以下設為檢查座標)，計測領域，檢查方法(後述的檢查法或尺寸的計測等)，檢查所必要的參數等，在SEM201取得檢查對象的電路圖案的攝影畫像，用以檢查的資訊。所謂檢查座標是藉由光學模擬來預測求取的缺陷的發生之光柵或晶圓的座標，或以外觀檢查裝置等來確認缺陷的發生之光柵或晶圓的座標。
如此的檢查座標是從利用光學模擬來進行缺陷的預測之裝置214或根據晶圓的外觀檢查裝置來產生檢查座標之裝置215等供給至攝影處方作成裝置212。計測領域是設定成包圍檢查座標之二次元領域的座標資訊，檢 查操作者決定。
其次，產生攝影處方(步驟1502)。攝影處方是用以控制SEM201的資料，定義有檢查操作者等所設定的檢查條件，或用以自攝影畫像特定檢查點的樣板。
其次，根據處方，以SEM201來攝影電路圖案(步驟1503)。其次，進行圖案匹配，特定攝影畫像內的檢查點(步驟1504)。其次，利用後述的手法來進行電路圖案的計測(步驟1505)。最後，利用測定值來判定電路圖案的處理製程(步驟1506)。處理製程的判定是藉由本發明的檢查之測定值與檢查操作者所決定之預定的臨界值的比較及後述的電路圖案的分析來進行。
在圖14顯示檢查結果的GUI畫面1400。此GUI畫面1100是在顯示器211，或攝影處方產生裝置212，或搭載分配控制裝置202的控制的一部分或全部的CPU或可儲存畫像的記憶體之電子計算機的畫面利用GUI程式來顯示。GUI程式是被儲存於半導體計測裝置的記憶體，以半導體計測裝置的CPU之處理來實行。
半導體計測裝置是根據檢查結果，在GUI畫面1400的電路圖案顯示視窗1401顯示基準圖案1402，電路圖案1403，計測領域1404。並且，在檢查結果視窗1404顯示測定值或判定結果。並且，在檢查參數視窗1406顯示各種檢查參數。
利用圖1及圖3來說明更詳細的電路圖案的處理製程(正常(不作任何動作)，修正設計佈局或遮罩，在 量產時監測)的判定程序。圖1是表示處理製程判定的程序的流程圖。首先，藉由光學模擬的分析或外觀檢查裝置來輸入特定之懷疑存在有系統的缺陷之電路圖案的攝影畫像(步驟101)。基準圖案是成為製造目標的形狀的電路圖案，例如設計資料，或藉由模擬來產生實際被製造的電路圖案之電路圖案，或檢查操作者從製造後的電路圖案之中選擇的黃金圖案。基準圖案是被儲存於攝影處方或設在半導體計測裝置內的記憶體者。
其次，抽出攝影畫像中所含的圖案邊緣(步驟102)。為了比較基準圖案與被攝取的畫像中所含的圖案邊緣的形狀，而進行兩者的重合，計測基準圖案與圖案邊緣的形狀誤差。
在圖3顯示將基準圖案301與圖案邊緣302重合的結果。重合位置是可利用在檢查前段實施的圖案匹配的結果來決定，或使用比檢查前段更正確的圖案匹配算法再度實施。
其次，計測位於計測領域300內的基準圖案301與圖案邊緣302的距離306(步驟103)。為了正確地掌握各種的形狀變形，而以像素單位或副像素單位的間隔來將計測點設定於基準圖案上(或圖案邊緣上)，網羅性地計測兩者的間隔。以上那樣的圖案匹配或測定處理等是可藉由專用的硬體來實行，或使上述或後述那樣的處理實行於泛用的電腦。
另外，計測點是預定或以任意的間隔來設 定，從該計測點，朝預定的方向(例如一定方向，被分配於圖案的每個部位的方向，對於基準圖案301的邊緣垂直的方向等)，或朝最接近計測點的圖案邊緣302上的點，或朝離計測點最近的圖案邊緣302上的點亦即設定成不與連結其他的計測點及其對應點間的直線交叉之對應點設定測定方向。並且，測定方向並非限於上述，亦可按照不同的預定的條件來設定測定方向。測定方向的設定是可按照上述條件等來自動地設定。
另外，測定基準圖案與圖案邊緣間的距離的目的之一，為了求取兩者的形狀差，最好求取變形前後的對應點間的距離，為此，最好以最接近設在基準圖案301的計測點之圖案邊緣302上的點作為對應點來設定測定方向。但，亦可以不會因為無法預期的電路圖案的變形或雜訊的影響而檢測出錯誤的對應點之方式設置預定的制約(例如測定方向設定成含在預定的角度範圍內)而來設定測定方向。
其次，從藉由計測領域300內的複數處的距離計測所取得的複數的計測值，根據不依存於形狀的參數來選擇複數的計測值(步驟104)。所謂不依存於形狀的參數是表示圖案長或圖案面積的參數。具體而言，從計測領域300內的複數的計測值，只抽出在所被指定的圖案長304的區間所被計測的計測值。例如，在計測領域300內特定與圖案邊緣的距離最長的基準圖案上的邊緣點303，以能夠包含該邊緣點303的方式設定圖案長304的區間， 選擇複數的計測值。藉此，可選擇聚焦於與基準圖案的形狀差大的電路圖案的部位之複數的計測值。另外，選擇計測值的區間不須一定要連續。亦可從在計測領域300內所求得的複數的計測值，依大的順序選擇所被指定的圖案長的區間分的計測值。
或，根據以在計測領域300內與圖案邊緣的距離最長的基準圖案上的邊緣點303作為中心設定的面積參數來選擇存在於區域305的計測值。其次，從被選擇的計測值算出形狀評分(步驟105)。形狀評分是藉由所被抽出的計測值的平均，標準偏差等的統計運算來求取。依據最後被算出的形狀評分的臨界值判定來決定電路圖案的處理製程(步驟106)。
圖4是表示形狀評分的臨界值判定程序的流程圖。在本實施例中是說明有關主要根據前述電路圖案與基準圖案之間的計測結果，及至少與2個臨界值的比較，以電路圖案的處理單位來將該電路圖案分類(例如作為設計資料的修正處理對象，或不修正但作為之後的監測對象(測定對象)的分類)之例。以下，形狀評分是當作異常的電路圖案>正常的電路圖案進行說明。首先，比較形狀評分與臨界值TH1(步驟401)。將比臨界值TH1小的形狀評分的電路圖案判定成正常(步驟402)。比較形狀評分與TH2(步驟403)，判定TH2以上的電路圖案作為設計佈局或遮罩的修正對象(步驟404)。判定比臨界值TH1更大，臨界值TH2以下的形狀評分的電路圖案作為量產時的監 測對象(步驟405)。將該等的判定結果保存於記憶體208。另外，臨界值TH1，TH2是設計公差或憑經驗決定者。
有關設計佈局或形成遮罩修正及量產時的監測對象的電路圖案，為了進行各自的處理，需要修正部位及監測部位的正確的設計座標。為此，藉由在圖1所示的流程圖中加上圖5所示的程序，可求取對應於算出形狀評分的電路圖案的部位之設計座標。
首先，進行電路圖案的攝影畫像與使用在該電路圖案的製造之設計圖案的圖案匹配，求取設計圖案與畫像的對應關係(步驟501)。另外，在畫像攝影時以設計圖案作為樣板進行圖案匹配時，利用在那裡求得的設計圖案的畫像的對應關係。其次，特定求得利用在形狀評分的算出的計測值之基準圖案的部位(步驟502)。這在根據形狀非依存參數來抽出計測值時，可先將求得該計測值的邊緣的畫像座標登錄於記憶體208之下容易求取。其次，依照藉由圖案匹配所求得的設計圖案與電路圖案的對應關係來求取對應於基準圖案的部位之設計座標(步驟503)。
並且，亦可藉由形狀評分的臨界值比較來從設計佈局或作為遮罩修正的對象判定的電路圖案之中特定關鍵性高的電路圖案。在圖6顯示程序。首先，進行電路圖案的攝影畫像與使用在該電路圖案的製造之設計圖案的圖案匹配，求取設計圖案與畫像的對應關係(步驟601)。另外，在畫像攝影時以設計圖案作為樣板進行圖案匹配 時，利用在那裡求得的設計圖案的畫像的對應關係。其次，特定求得利用在形狀評分的算出的計測值之電路圖案的部位(步驟602)。這在根據形狀非依存參數來抽出計測值時，可先將求得該計測值的邊緣的畫像座標登錄於記憶體208之下容易求取。其次，根據在圖案匹配求得的畫像與設計圖案的對應關係來求取設計圖案與電路圖案的部位的位置關係。
像圖8(a)(b)那樣舉例說明成為檢查對象的配線層的設計圖案801是同型，與其配線層的下部攜手合作的導通孔層的導通孔位置802，805分別為相異的情況。在本實施例中是說明有關根據電路圖案與基準圖案之間的計測結果，及與電路圖案的計測部分的其他層的關係資訊，來將計測部位分類的例子。在圖8(a)的例子中，對於基準圖案804，不存在導通孔的方面的電路圖案803配線部位會後退。在圖8(b)的例子中，對於基準圖案804，存在導通孔的方面的電路圖案803的配線部位會後退。就如此的事例而言，圖8(b)方面的關鍵性高。即使電路圖案對於基準圖案的配線的後退量相同，關鍵性還是會依設計佈局而不同。因此，例如，有關對應於電路圖案的部位之設計座標，藉由檢測出其上下的導通孔的有無，雖與基準圖案的形狀差大，但可將修正不要的電路圖案自修正對象除外。
如上述般，例如即使是同形狀的圖案，也會依照與其他層的圖案的位置關係，分成某程度容許圖案的 變形的圖案，及需要嚴厲管理圖案的變形的圖案。例如圖17(a)是表示連接圖案1701的端部及導通孔1702的圖案的佈局資料的圖，圖17(b)是表示未連接導通孔的圖案1701的端部的佈局資料的圖。如上述般，圖17(b)的情況是即使線端稍微後退，也不會成為電路的一部分中斷等的缺陷。另一方面，圖17(a)的情況是一旦線端後退，則有可能與導通孔1702的連接中斷。因此，相較於圖17(b)的圖案，藉由將圖17(a)的圖案判定成佈局/遮罩修正對象處，或監測對象處，可迅速地進行半導體裝置的良品率提升。
圖16是表示設定用以根據臨界值判斷來求取設計資料與實際的圖案邊緣(例如SEM畫像內的邊緣或使該邊緣輪廓線化的輪廓線資料)的乖離程度之測定條件的工程的流程圖。首先，測定條件設定部1908是從設計資料記憶媒體1904等讀出成為測定對象的層的佈局資料，在讀出的佈局資料上設定計測框1703(步驟1601，1602)。計測框1703是在於定義基準圖案與SEM畫像的邊緣或從SEM畫像取得的輪廓線資料之間的尺寸的測定領域者。而且，在本實施例中設定有重疊圖案判定領域1704作為計測框1703的附帶資訊。
其次，讀出包含連接至計測對象層的圖案之圖案的層的佈局資料(步驟1603)。圖案選擇部1911是判定在重疊圖案判定領域1704內是否含有測定對象層以外的圖案(例如導通孔1702)(步驟1604)，如圖17(b)所例示般未含時，例如，選擇不測定，或作為通常的監測對象。 又，如圖17(a)所例示般，其他層的圖案含在重疊圖案判定領域時，與通常的監測對象作比較，低的臨界值，或作為重點管理部位，選擇測定條件(步驟1605，1606)。
以上述那樣選擇的測定條件作為SEM的動作程式之處方來登錄於記憶體1907等，藉此可設定對應於其他層的圖案的連接狀態之適當的測定條件。
在圖17是說明有關利用佈局資料來設定測定條件的工程，但亦可在根據從實際的SEM畫像取得的邊緣資訊來進行量產工程的半導體評價處的決定時使用上述那樣的手法。具體而言，即使是被判定成正常之處，有關具有與其他層的圖案的關係之圖案是可思考作為監測評價對象。並且，有關原來作為監測對象處選擇的圖案，可思考能以根據更嚴格的評價基準來進行圖案評價之方式設定測定條件。與通常的監測對象圖案作比較，以較低的臨界值作為測定條件設定，藉此可針對恐有斷線之虞的部分進行嚴格的尺寸管理。
另外，圖案的變形是可思考圖案的面積增加的擴張及圖案的面積減少的後退的2個，但擔心與其他層的導通孔的斷線是主要為後退時，因此不只是臨界值判定，還進行擴張或後退的判定，在後退時亦可選擇性地以該圖案作為監測對象，或選擇根據更嚴格的評價基準作為圖案。
並且，作為修正對象被判定的電路圖案的資訊是可以成為電路設計的有益的資訊。在電路設計中，利 用在過去的設計所被積蓄之被稱為Hot Spot Library〔以下HSL〕的電路圖案的危險點的資訊，進行被自動產生的電路佈局的修正。因此，作為修正對象的電路圖案的佈局未被登錄於HSL時，進行HSL的DB登錄。將程序顯示於圖7。
首先，進行電路圖案的攝影畫像與使用在該電路圖案的製造之設計圖案的圖案匹配，求取設計圖案與畫像的對應關係(步驟701)。另外，在畫像攝影時以設計圖案作為樣板進行圖案匹配時，利用在那裡求得的設計圖案的畫像的對應關係。其次，特定求得利用在形狀評分的算出的計測值之基準圖案的部位(步驟702)。以基準圖案的部位的座標為中心，根據藉由圖案匹配所求得的畫像與設計圖案的對應關係來特定切出與HSL的圖案大小同大小的設計佈局，與HSL的資料庫作比較(步驟703)。
在圖9中顯示HSL(a)(b)(c)(d)及對應於檢查對象的電路圖案的設計佈局(e)(f)的例子。以求得形狀評分的計測點901，902為中心切出與HSL的大小同等的設計佈局的領域903，904，分別與HSL(a)(b)(c)(d)作比較。比較是以圖案匹配來比較切出的設計佈局與被登錄於HSL的HS的設計佈局。切出的設計佈局903是與HSL(a)的類似度高。另一方面，切出的設計佈局904是與任一HSL皆不類似。當與切出的設計佈局的類似性為預定的數值以下時，作為新的HS登錄於HSL的資料庫(步驟704)。圖9的例子是將切出的設計佈局(e)登錄於HSL的資料庫。
並且，從藉由形狀評分的臨界值判定來判定成監測對象的複數的電路圖案之中更監測限定適當的電路圖案，藉此可抑制涉及到監測的檢查時間。利用圖10及圖11的流程圖來說明程序。在本實施例中主要說明有關針對複數的圖案，根據依照複數的曝光條件所取得的圖案的測定結果來求取曝光裝置的製程視窗，選擇製程視窗的圖案作為測定對象圖案的例子，該製程視窗的圖案是針對複數的圖案定義所取得的複數的製程視窗的共通領域的輪廓(製程視窗內外的境界)。
圖10是表示藉由形狀評分的分析來判定成監測對象的5個電路圖案的製程視窗的圖。所謂製程視窗是表示可製造良品的曝光裝置的聚焦量(focus)，劑量(dose)的2個參數的範圍者。製程視窗是在晶圓上製造使上述2個參數的值階段性地變化而製造的晶片，藉由各晶片的電路圖案的測定及規格判定來特定者。製程視窗越廣，越可製造耐於曝光條件的變動的半導體，因此在半導體的開發的階段，儘可能取用以擴大製程視窗的措施。為此，在量產時，進行該等可能成為縮小製程視窗的主要因素之電路圖案的監測。將使用在上述製程視窗的特定之晶圓設為FEM(Focus-Exposure-Matrix)晶圓，且將特定製程視窗的程序設為PWA(Process Window Analusis)進行說明。另外，電路圖案的測定與規格判定是利用圖案的尺寸值，或在圖3所示那樣的基準圖案與電路圖案的形狀誤差值來進行。
首先，輸入作為監測對象判定的電路圖案的FEM畫像(步驟1101)。畫像張數是作為監測對象判定的電路圖案數×進行PWA的曝光條件數(聚焦步驟數×劑量步驟數)。利用該等畫像來進行PWA，求取各電路圖案的製程視窗1000，1001，1002，1003，1004(1102)。著眼於各電路圖案的製程視窗1000，1001，1002，1003，1004的共通領域1009，特定4個限制聚焦量的最小/最大點及劑量的最大/最小點的電路圖案(步驟1103)。著眼於劑量時，共通領域1009的限制點是1007，1008，各1004及1002的製程視窗會成為縮小共通領域1009的主要因素。又，著眼於聚焦量時，共通領域的限制點是1005，1006，各1001及1003的製程視窗會成為縮小共通領域1009的主要因素。決定對應於該等成為縮小製程視窗的共通領域1009的主要因素的製程視窗1001，1002，1003，1004的4個電路圖案，或包含該4個那樣的電路圖案作為監測圖案(步驟1104)。
圖18是更詳細表示測定對象圖案根據FEM晶圓的測定來選擇測定對象圖案的工程之流程圖。將FEM晶圓導入SEM的試料室(步驟1801)之後，按複數的曝光條件實行複數的相異圖案的測定(步驟1802)。FEM晶圓是為了進行曝光裝置的條件釋出，而藉由依序變更曝光裝置的聚焦及劑量的條件來使圖案化而取得者，因此實行藉由臨界值判定等至少知道可判斷成良品的晶片及不是的晶片的境界的程度的晶片的測定。基本上在配置於不同晶片的 設計資料上，以同一圖案作為測定對象。並且，在本實施例中為了形成複數的製程視窗，而實行不同種類的圖案的測定。
其次，根據複數的測定對象圖案的各晶片的測定結果來作成各測定對象圖案的製程視窗(步驟1804)。將如此作成的複數的製程視窗像圖10那樣重疊，抽出各製程視窗的共通領域(步驟1804)。圖案選擇部1911是選擇形成此共通領域的輪廓的製程視窗的圖案，或形成共通領域的聚焦，劑量的上下限的圖案(步驟1805)，在測定條件設定部1908是設定所被選擇的圖案或包含該等的圖案的複數的圖案作為測定對象，作為處方登錄(步驟1806)。此時，亦可以所被選擇的圖案作為測定對象候補，在輸入裝置1905的顯示裝置顯示對象圖案，使操作者選擇測定對象圖案。
若根據圖18所例示的手法，則例如存在20的測定對象候補，想要予以縮小至10時，或想要從隨機決定的測定對象候補之中選擇用以進行適當的評價的圖案時特別有效。
並且，亦可藉由形狀評分的判定，針對作為量產時的監測對象的複數的電路圖案，加入設計佈局或遮罩的修正次數來判定成量產時的監測對象。利用圖12來表示程序。設計佈局或遮罩的修正次數多的電路圖案是難以製造的電路圖案的可能性高，因此在優先地選擇監測如此的電路圖案之下，可防止良品率的降低。
首先，藉由形狀評分的判定，針對作為量產時的監測對象判定的所有電路圖案，參照設計佈局或遮罩的修正次數，依修正次數多的順序排列(步驟1201)。修正次數的履歴是作為可特定圖13所示那樣檢查後的電路圖案之類的資料，在圖1所說明過的處理製程判定106的實行時保存於記憶體208。其次，從修正次數上位者，判定預定的電路圖案數量作為監測對象(步驟1202)。

Claims (3)

  1. 一種圖案測定裝置，係具備計測電子裝置的電路圖案與基準圖案之間的尺寸的運算裝置之圖案測定裝置，其特徵為：該運算裝置，係計測前述電路圖案的複數的對應點與以預定或任意的間隔所配列的基準圖案的複數的對應點之間的尺寸，根據：該複數的計測結果內，持預定的條件的第1計測結果，與包含表示該第1測定結果的對應點的預定範圍、或包含表示該第1測定結果的對應點的預定區間內所含的計測結果的統計運算，或前述第1計測結果，與該第1計測結果以外的計測結果內，相對性計測值大的預定數的其他的計測結果的統計運算，算出第2計測結果，根據該第2計測結果與至少2個臨界值的比較，進行以該電路圖案作為修正該電路圖案的佈局資料或用以生成該圖案的遮罩的對象，或作為測定裝置之半導體裝置的量產時的監測的對象之分類。
  2. 如申請專範圍第1項之圖案測定裝置，其中，前述運算裝置係針對成為測定對象的層的測定對象圖案，按照被連接至該測定對象圖案的其他層的圖案是否存在的判定來實行前述分類。
  3. 如申請專範圍第1項之圖案測定裝置，其中，前述運算裝置係根據前述電路圖案與基準圖案之間的計測結果，及與前述電路圖案的計測部分的其他層的關係資訊，來分類前述計測部位。
TW103104399A 2013-02-20 2014-02-11 圖案測定裝置，及半導體計測系統 TWI644099B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-030547 2013-02-20
JP2013030547 2013-02-20

Publications (2)

Publication Number Publication Date
TW201504622A TW201504622A (zh) 2015-02-01
TWI644099B true TWI644099B (zh) 2018-12-11

Family

ID=51391104

Family Applications (3)

Application Number Title Priority Date Filing Date
TW103104399A TWI644099B (zh) 2013-02-20 2014-02-11 圖案測定裝置，及半導體計測系統
TW107127662A TWI654438B (zh) 2013-02-20 2014-02-11 圖案測定裝置，及半導體計測系統
TW107127665A TWI713874B (zh) 2013-02-20 2014-02-11 半導體計測系統

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW107127662A TWI654438B (zh) 2013-02-20 2014-02-11 圖案測定裝置，及半導體計測系統
TW107127665A TWI713874B (zh) 2013-02-20 2014-02-11 半導體計測系統

Country Status (6)

Country Link
US (2) US9990708B2 (zh)
JP (1) JP6106743B2 (zh)
KR (1) KR101749440B1 (zh)
CN (1) CN105074896B (zh)
TW (3) TWI644099B (zh)
WO (1) WO2014129307A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984450B2 (en) * 2013-03-14 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for extracting systematic defects
JP2016058465A (ja) * 2014-09-08 2016-04-21 株式会社日立ハイテクノロジーズ 欠陥定量化方法、欠陥定量化装置、および欠陥評価値表示装置
US9846934B2 (en) 2015-04-13 2017-12-19 Anchor Semiconductor Inc. Pattern weakness and strength detection and tracking during a semiconductor device fabrication process
JP6581835B2 (ja) * 2015-07-31 2019-09-25 株式会社日立ハイテクノロジーズ 半導体デバイスの評価条件設定方法、及び評価条件設定装置
JP6750937B2 (ja) * 2015-11-02 2020-09-02 株式会社ニューフレアテクノロジー パターン検査装置
US10679909B2 (en) * 2016-11-21 2020-06-09 Kla-Tencor Corporation System, method and non-transitory computer readable medium for tuning sensitivies of, and determining a process window for, a modulated wafer
JP2018151202A (ja) * 2017-03-10 2018-09-27 株式会社ニューフレアテクノロジー 電子ビーム検査装置および電子ビーム検査方法
EP3454128B1 (en) * 2017-09-12 2020-01-29 IMEC vzw A method and system for detecting defects of a lithographic pattern
US11276160B2 (en) 2017-10-02 2022-03-15 Applied Materials Israel Ltd. Determining a critical dimension variation of a pattern
KR102538024B1 (ko) * 2018-01-19 2023-05-30 삼성전자주식회사 웨이퍼 측정 설비, 웨이퍼 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법
JP7072844B2 (ja) * 2018-03-30 2022-05-23 東レエンジニアリング先端半導体Ｍｉテクノロジー株式会社 ウェハパターンのエッジと基準パターンのエッジとの乖離量と基準パターンのスペース幅との関係を示す補正線を生成する方法および装置、並びにコンピュータ読み取り可能な記録媒体
US10733723B2 (en) 2018-05-22 2020-08-04 Midea Group Co., Ltd. Methods and system for improved quality inspection
JP7119688B2 (ja) * 2018-07-18 2022-08-17 株式会社ニューフレアテクノロジー 描画データ生成方法、プログラム、及びマルチ荷電粒子ビーム描画装置
US10762618B1 (en) * 2019-02-14 2020-09-01 United Microelectronics Corp. Mask weak pattern recognition apparatus and mask weak pattern recognition method
KR102509764B1 (ko) * 2019-03-21 2023-03-14 케이엘에이 코포레이션 반도체 디바이스에서의 파라미터-안정적 오정렬 측정 개선
US20230124768A1 (en) * 2019-05-24 2023-04-20 D2S, Inc. Method and system for determining a charged particle beam exposure for a local pattern density
JP7254940B2 (ja) * 2019-08-23 2023-04-10 株式会社日立ハイテク オーバーレイ計測システム及びオーバーレイ計測装置
CN114270182B (zh) * 2019-09-04 2024-10-18 株式会社日立高新技术 带电粒子束装置
DE102019214444A1 (de) * 2019-09-23 2021-03-25 Robert Bosch Gmbh Verfahren zur Beurteilung der Kontaktierfähigkeit einer mit einer Metallisierung versehenen Oberfläche
US11087449B2 (en) 2019-10-24 2021-08-10 KLA Corp. Deep learning networks for nuisance filtering
JP7211627B2 (ja) * 2020-04-10 2023-01-24 Ａｌｉｔｅｃｓ株式会社 パターン測定装置、方法及びプログラム、並びに、パターン検査装置、方法及びプログラム
CN116157744A (zh) * 2020-07-22 2023-05-23 Asml荷兰有限公司 用于控制制造工艺的方法和相关联的装置
CN115004019B (zh) * 2021-07-30 2025-09-30 北京大学深圳研究生院 一种基于晶体结构数据库的材料解析方法、系统及应用
CN117348334B (zh) * 2023-12-04 2024-04-16 华芯程(杭州)科技有限公司 一种光学临近效应修正方法、装置、设备及介质
CN119090889B (zh) * 2024-11-07 2025-02-28 北京芯愿景软件技术股份有限公司 一种集成电路布图相似度分析方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5995219A (en) * 1997-03-05 1999-11-30 Kabushiki Kaisha Toshiba Pattern defect inspection apparatus
US20090180680A1 (en) * 2008-01-15 2009-07-16 Hitachi High-Technologies Corporation Pattern defect analysis equipment, pattern defect analysis method and pattern defect analysis program

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0560533A (ja) 1991-09-04 1993-03-09 Nikon Corp パターン検査装置
US7093229B2 (en) * 1997-09-17 2006-08-15 Synopsys, Inc. System and method for providing defect printability analysis of photolithographic masks with job-based automation
US7796801B2 (en) 1999-08-26 2010-09-14 Nanogeometry Research Inc. Pattern inspection apparatus and method
US6873720B2 (en) * 2001-03-20 2005-03-29 Synopsys, Inc. System and method of providing mask defect printability analysis
JP2003031477A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd 半導体装置の製造方法およびシステム
JP4472305B2 (ja) 2002-10-22 2010-06-02 株式会社ナノジオメトリ研究所 パターン検査装置および方法
JP4078280B2 (ja) * 2003-10-08 2008-04-23 株式会社日立ハイテクノロジーズ 回路パターンの検査方法および検査装置
JP2006318978A (ja) * 2005-05-10 2006-11-24 Toshiba Corp パターン設計方法
KR101440630B1 (ko) 2006-01-26 2014-09-15 가부시키가이샤 니콘 중첩 관리 방법 및 장치, 처리 장치, 측정 장치 및 노광 장치, 디바이스 제조 시스템 및 디바이스 제조 방법, 및 정보 기록 매체
JP4887062B2 (ja) * 2006-03-14 2012-02-29 株式会社日立ハイテクノロジーズ 試料寸法測定方法、及び試料寸法測定装置
TW200807161A (en) 2006-07-27 2008-02-01 Powerchip Semiconductor Corp Correction method and system for pattern on mask and storage medium using the method
US7673278B2 (en) * 2007-11-29 2010-03-02 Tokyo Electron Limited Enhanced process yield using a hot-spot library
JP5075646B2 (ja) * 2008-01-09 2012-11-21 株式会社日立ハイテクノロジーズ 半導体欠陥検査装置ならびにその方法
JP5103219B2 (ja) * 2008-02-22 2012-12-19 株式会社日立ハイテクノロジーズ パターン寸法計測方法
JP5065943B2 (ja) * 2008-02-29 2012-11-07 株式会社日立ハイテクノロジーズ 製造プロセスモニタリングシステム
JP4672073B2 (ja) * 2008-08-22 2011-04-20 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び基板処理装置の運用方法
JP5388703B2 (ja) 2009-06-03 2014-01-15 株式会社日立ハイテクノロジーズ 表面観察装置および表面観察方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5995219A (en) * 1997-03-05 1999-11-30 Kabushiki Kaisha Toshiba Pattern defect inspection apparatus
US20090180680A1 (en) * 2008-01-15 2009-07-16 Hitachi High-Technologies Corporation Pattern defect analysis equipment, pattern defect analysis method and pattern defect analysis program

Also Published As

Publication number Publication date
WO2014129307A1 (ja) 2014-08-28
KR101749440B1 (ko) 2017-06-20
TWI713874B (zh) 2020-12-21
CN105074896A (zh) 2015-11-18
KR20150109426A (ko) 2015-10-01
US20180247400A1 (en) 2018-08-30
US20160005157A1 (en) 2016-01-07
TW201842329A (zh) 2018-12-01
JP6106743B2 (ja) 2017-04-05
JPWO2014129307A1 (ja) 2017-02-02
TWI654438B (zh) 2019-03-21
US9990708B2 (en) 2018-06-05
CN105074896B (zh) 2018-04-27
TW201504622A (zh) 2015-02-01
US10445875B2 (en) 2019-10-15
TW201842347A (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
TWI644099B (zh) 圖案測定裝置，及半導體計測系統
JP5639797B2 (ja) パターンマッチング方法，画像処理装置、及びコンピュータプログラム
JP6759034B2 (ja) パターン評価装置及びコンピュータープログラム
TWI512787B (zh) A defect analysis support means, a program executed by the defect analysis support means, and a defect analysis system
US8311314B2 (en) Pattern measuring method and pattern measuring device
JP6063630B2 (ja) パターン計測装置、及び半導体計測システム
CN110892516B (zh) 识别晶片上的干扰缺陷的来源
TW201237363A (en) Image processing apparatus and computer program
KR101615843B1 (ko) 반도체 계측 장치 및 기록 매체
JP5647999B2 (ja) パターンマッチング装置、検査システム、及びコンピュータプログラム
KR101889833B1 (ko) 패턴 측정 장치 및 컴퓨터 프로그램