TWI538135B - 具有導電薄膜的半導體結構及其製造方法 - Google Patents

Description

具有導電薄膜的半導體結構及其製造方法

本發明係關於一種半導體結構及其製造方法，特別是關於一種具有導電薄膜的半導體結構。

此部分所記述的內容僅僅是用於提供本發明實施例的背景技術，並不構成現有技術。

半導體製程中，在製作晶圓(wafer)後，可以通過光學處理來對晶圓形成圖案而提供半導體基板。由於這樣加工而成的晶圓即半導體基板的電極圖案非常小，因此很難直接接觸到PCB印刷電路基板上。從而，為了將半導體基板電氣連接於PCB基板，而通常使用封裝基板(Packing Substrate)。

封裝基板為如具有內部引線(Inner Lead)的PCB基板，為了將半導體基板的電極圖案電氣連接于封裝基板的內部引線，可以使用打線接合(Wire Bonding)方式或者覆晶接合(Flip Chip Bonding)方式。打線接合方式為用微細金屬線來連接半導體基板與封裝基板之間的方式，覆晶方式為在半導體基板的電極圖案上提供突出部後，再利用該突出部進行連接的方式。將這樣的突出部稱之為焊球(Solder Ball)或凸塊(Bump)，而將這樣的結構稱之為凸塊(Bumping)結構。這樣，通過打線接合或者覆晶焊接的方式，將半導體基板的電極圖案連接于封裝基板的內部引線後，為了固定此結構而進行封裝(Packaging)製程。

另一方面，半導體製程及由此所形成的半導體結構會根據凸塊的大小而有所不同。凸塊的尺寸較小的情況下，如凸塊的直徑約為60微米至100微米左右的情況下，需要封裝基板結構，但在凸塊的尺寸較大的情況下，例如，凸塊的直徑約為300微米左右的情況下，無需封裝基板結 構，因凸塊本身的大小，可以直接將半導體基板連接於PCB基板。其中，將後者稱為晶圓級晶片尺寸封裝WLCSP(Wafer Level Chip Size Packaging)結構。

第1圖為，示意出半導體製程中用於準備獨立的晶粒(Die)的前階段，是沒有重新排列的凸塊(Bumping)結構。即，第1圖示意出為了在凸塊(Bumping)結構水平下製作出半導體，而黏貼有直徑在100微米以下的較小尺寸的凸塊14的結構。第2圖示意出，在半導體製程中進行重新排列的凸塊結構。通常，在半導體基板10上的焊墊11的間距非常窄。因此，為使用WLCSP結構而想要黏貼直徑在300微米左右的凸塊15時，需要適當利用保護層12來重新排列焊墊11的間距。第2圖示意出，為了使用WLCSP結構而被重新排列的焊墊11上黏貼大型凸塊15的結構。

凸块(Bumping)及WLCSP的製作方法使用光掩模(Photo mask)而在半导体基板10上形成一使焊墊11向外部外露的保護層12，並利用電鍍或反应溅射法方式等在其上面形成UBM13(凸塊下金屬層Under Bump Metallurgy)結構後，再使用電鍍或貼球(Ball attach)方法來將凸块14，15黏貼至其上面。

但是，這樣的凸塊(Bumping)及WLCPS製作方法需要高價的光掩模及用於球連接(Ball Attach)的鏤空掩模(Stencil Mask)，且由於經過複雜的製程而製作出來，因此損耗很多時間和費用。因此，開發時間變長，製程事故增多，且品質下降的問題也頻頻出現。

特別是市場所要求的產品單價持續下降，因此更為迫切地需要能降低產品的製作單價的技術。

為了解決上述的現有的問題，本發明的主要目的即在於提供一種，採用與現有的晶圓凸塊及WLCSP製作方法不同的新的方法，大大減少製程步驟，從而可以大幅降低初期掩模製作等的開發費用以及製造單價的晶圓凸塊與WLCSP製作方法及與其相應的半導體封裝結構。

本發明要達到的技術課題，不會因以上所述的技術課題而被限制，且沒有被提到的其他技術課題，可以通過以下的記載而使本發明所 屬領域的技術人員得到明確的理解。

本發明的一實施例提供一種半導體結構，包括：多個焊墊向外部外露的一半導體基板；覆蓋該半導體基板，且為使該焊墊向外部外露而形成多個開口部的一保護層；形成有一外引線(Outer Lead)的一PCB基板；介於該半導體基板與PCB基板之間，用於電氣連接該焊墊與外引線的導電薄膜。

而且，本發明的另一實施例提供一種半導體製造方法，該方法包括：提供多個焊墊向外部外露的一半導體基板的步驟；將具有使得該焊墊向外部外露的多個開口部的一保護層形成於該半導體基板上的步驟；提供一形成有多個外引線的一PCB基板的步驟；提供一導電薄膜的步驟，其中該導電薄膜包括，用於電氣連接該焊墊與外引線的多個導體及用於絕緣該保護層與PCB基板的一絕緣部；將該導電薄膜黏貼至該保護層的步驟；及將該PCB基板黏貼至該導電薄膜的步驟。

根據本發明的一實施例的半導體結構及製造方法，無需晶圓凸塊或WLCSP，從而可以降低裝備投資等高額的早期開發費用。

而且，複雜的製程均可以省略，從而可以縮短產品的製作時間，從而可以提高生產性，由於可以簡化製程，從而可以降低製程的不良率，可以大大降低產品的製作單價。

而且，由於絕緣部而可以省略覆晶方式中所需的填充底膠(Underfill)製程。

此外，本發明的效果會隨著實施例而具有優秀的耐久性等多種效果，對於那樣的效果，在後述的實施例的說明部分會加以說明。

10‧‧‧半導體基板

11‧‧‧焊墊

12‧‧‧保護層

13‧‧‧UBM層

14,15‧‧‧凸塊

16‧‧‧焊錫層

20‧‧‧導電薄膜

21‧‧‧導體

22‧‧‧絕緣部

X‧‧‧長度方向

C‧‧‧中心軸

第1圖為示意出半導體製程中用於準備獨立的晶粒(Die)的前階段，是沒有重新排列的凸塊(Bumping)結構；第2圖為示意出半導體製程中用於準備獨立的晶粒(Die)的前階段，是有進行重新排列的凸塊結構；第3a、3b及3c圖為示意出具有各種結構的導電薄膜(Conductive film) 的半導體結構；第4圖為示意出根據本發明的其他實施例的半導體製造方法；第5a、5b及5c圖為，示意出將根據第二實施例的導電薄膜黏貼於半導體基板，被黏貼有導電薄膜的半導體基板被分離(Singulation)的步驟。

以下，通過附圖對根據本發明的一實施例進行詳細說明。但是，這並不用於限定本發明的範圍。

對各附圖的構成要素附加參考符號時，即使示意於不同的附圖上，對相同的構成要素儘量附加相同的符號。而且，對本發明進行說明時，如果判斷出對於相關的習知構成或功能的具體說明有可能會影響到本發明的要點的情況下，將省略其詳細說明。

而且，附圖中所示的構成要素的大小或形狀等會根據說明的明確性和便利而被誇張地表現出來。而且，考慮到本發明的構成及作用而特別定義的術語只是用於說明本發明的實施例的，並不用於限定本發明的範圍。

圖3a至3c為，示意出具有各種結構的導電薄膜(Conductive film)的半導體結構。請參照圖3a至3c並進行說明。

根據本發明的一實施例的半導體結構，可以包括，多個焊墊11向外部外露的一半導體基板10。

而且，覆蓋該半導體基板10，且可以包括形成有能使得該焊墊11向外部外露的多個開口部的一保護層12。

而且，可以包括形成有多個外引線(Outer Lead)的一PCB基板(印刷電路基板，未圖示)。

而且，可以包括，介於該半導體基板10與PCB基板之間，用於電氣連接該焊墊11與外引線而的一導電薄膜20。

首先，該焊墊11用於將半導體元件內部所包含的電路功能向外擴張。該焊墊11根據實施例而可以是鋁材質。其中，該半導體基板10可以是多個半導體晶片以矩陣形態形成且根據劃線而被相互分離的晶圓基 板。而且，該半導體基板10可以通過晶圓製程而在矽基板內形成電路部，該焊墊11通過該保護層12，如鈍化(Passivation)層而可以是向外部外露的形態。

另一方面，該半導體基板10只要是能形成多個凸塊14,15(Bump)的結構，無論具有任何功能，均可以黏貼根據本實施例的導電薄膜20。例如，該半導體基板10可以是動態隨機存儲器(DRAM)元件、閃存(Flash memory)元件、微控制器的LSI元件、邏輯元件、模擬元件、數字信號處理器元件、系統晶片(System On Chip)元件或單獨元件等各種元件。

而且，該半導體基板10上可以疊層兩個以上的晶圓，該焊墊11可以是通過穿矽通孔(TSV：Through Silicon Via)而沿上下方向相連接的結構。

該導電薄膜20根據實施例，可以包括：多個導體21，以及用於固定導體21且絕緣保護層12與PCB基板之間的一絕緣部22。其中，該導體21包括一第一面與一第二面，且第一面可接觸於該焊墊11，第二面則可接觸於外引線。第二面可以是位於第一面的對面的面。在該導電薄膜20中，除了該導體21的第一面與第二面的面可以是被該絕緣部22包圍著的結構。

該絕緣部22可以為柔軟的材質。根據實施例，可以包括樹脂或聚合物材質。為使得該導體21與焊墊11能夠電氣連接，該絕緣部22可以起到固定導體21於適當的位置的作用。

根據本發明的一實施例，該導體21的第一面與第二面上可以形成一焊錫層16。該焊錫層16的材質可以是錫。該焊錫層16可以是利用化學鍍或電鍍而形成於該導體21的第一面與第二面。

根據實施例，可以通過對該半導體基板10一側黏上黏合劑(Adhesive)後通過固化(Cure)製程而將該導電薄膜20黏貼於該半導體基板10上。

凸塊結構中，該多個凸塊14,15通常由錫等來製造，為了將該凸塊14,15形成於該半導體基板10的焊墊11上，在該焊墊11上各形成具有黏貼力的一UBM層13，再在該UBM層13上形成該凸塊14,15。而且， 為了保護該焊墊11上所形成的該凸塊14,15，利用環氧樹脂等來執行對該凸塊14,15周邊形成一保護層12的填充底膠(Underfill)製程。

根據本實施例的導電薄膜20結構為該絕緣部22固定導體21的結構，由於該焊錫層16以小於現有凸塊結構的尺寸形成，因此與現有的凸塊不同，無需UBM層。從而，無需執行用於形成UBM層的製程，而且，也無需執行用於保護並固定該凸塊14,15的填充底膠製程，因此可以減少半導體製作製程的數量。其結果，可以縮短半導體製造時間，可以降低製造單價，從而具有提高生產性的優點。

第3a圖示意出該導電薄膜20的第一實施例。圖3c示意出該導電薄膜20的第三實施例。

在第一實施例及第三實施例中，該些導體21在該導電薄膜20上可以位於與該些焊墊11在該半導體基板10上的位置所對應的位置。即，將該導體21配置於與該導體21相對應的焊墊11上能電氣連接於導體21第一面的位置。當該焊墊11具有一定位置圖案時，該導體21也具有與其對應的位置圖案。例如，該焊墊11沿著任意第一方向而排成一列的情況下，導體21也會沿著第一方向而排成一列。

該導體21可以包括面向焊墊11的第一面。而且，還可以包括形成於第一面的對面，且面向該PCB基板的第二面。第一面可以是與該焊墊11電氣連接的部分。第二面在第一實施例中可以是與封裝基板電氣連接的結構，而在第三實施例中可以是與PCB基板電氣連接的結構。第一面的輪廓與第二面的輪廓可以是各種形狀。從第一面的輪廓延伸到第二面的輪廓的外圍面也可以是各種形狀。第一面的面積可以小於或等於該焊墊11的面積。

第一實施例中，該第一面的面積與第二面的面積可以相同。但在第三實施例中，該第二面的面積大於第一面的面積。即，填充從第一面的輪廓延伸到第二面的輪廓的外圍面的內部，而垂直於中心軸C的面積以該導體21的中心軸C為中心，呈從第一面到第二面逐漸增加的形態。

第三實施例為作為WLCSP作用而被提供，是利用使第二面的面積擴大至大於該焊墊11上所黏貼的第一面的面積的該導體21的結 構。從而，在實施第三實施例的情況下，為了WLCSP而需要在晶圓製備(Fabrication)製程中將該焊墊11以面陣(Area Array)來重新排列後再採用該導電薄膜20。即，在第三實施例中為了適用該導電薄膜20，而需要在製備製程中使該焊墊11間距較寬地形成。

第3b圖為示意出該導電薄膜20的第二實施例。以下，參照第3b圖進行說明。在該導電薄膜20的第二實施例中，該導體21可沿著長度方向(X方向)以一定間距被配置於該導電薄膜20內。

在第二實施例中，與第一實施例及第三實施例不同，可以是由多個導體21密布配置於該絕緣部22的形態。多個導體21中的部分多個導體21可以被配置於該半導體基板10上的一焊墊11未被外露的部分。

第4圖為，示意出根據本發明的另一實施例的半導體製造方法。

第5圖為，示意出本發明的導電薄膜20的第二實施例黏貼於該半導體基板10上，並黏貼有該導電薄膜20的半導體基板10被分離(Singulation)的步驟。一併參照第4圖及第5圖來進行說明。

根據本發明的其他實施例的半導體製造方法可以包括：提供多個焊墊11向外部外露的一半導體基板10的步驟(S100)；為了使得該焊墊11能向外部外露而在該半導體基板10上形成一具有多個開口部的保護層12的步驟(S200)；提供一形成有多個外引線的PCB基板的步驟(S300)；提供一導電薄膜20包括有，用於電氣連接該焊墊11與外引線的多個導體21，及用於絕緣保護層12與PCB基板的絕緣部22，的步驟(S400)；在該保護層12上黏貼該導電薄膜20的步驟(S500)；在該導電薄膜20上黏貼該PCB基板的步驟(S600)。

該導電薄膜20的第一實施例及第三實施例中，黏貼導電薄膜20的步驟(S500)可以還包括，為使該焊墊11面向於該導體21而對該導電薄膜20或半導體基板10進行排列的步驟。這是為了使得該焊墊11與對應於該焊墊11的導體21相互電氣連接。

相反，在第二實施例中，該導體21可以配置於該導電薄膜20上的任意位置。即，該導電薄膜20中，多個導體21可以是與該焊墊11 的位置無關地以一定間距及以一定圖案插入於該絕緣部22上。

從而，在第二實施例中黏貼該導電薄膜20的過程(S500)中可以省略為了使得該焊墊11面向導體21而對該導電薄膜20或半導體基板10進行排列的步驟。

在第二實施例中，在該半導體基板10上黏貼該導電薄膜20時，無需考慮該焊墊11的位置便可以黏貼該導電薄膜20，從而省略排列製程而使得半導體製作方法被簡化，因此生產性提高，具有製造單價減少的優點。

在該導電薄膜20的第一實施例及第二實施例中，黏貼PCB基板的過程(S600)包括，在該導電薄膜20上黏貼用於電氣連接該導體21與PCB基板的封裝基板的過程，及在封裝基板上黏貼PCB基板的過程。

即，在這種情況下的半導體結構可以是，在該PCB基板的上面疊層有封裝基板，在封裝基板的上面疊層有該導電薄膜20，在該導電薄膜20的上面疊層有該半導體基板10的結構。

第5a至5c圖為，示意出根據第二實施例的導電薄膜20被黏貼於該半導體基板10，黏貼有該導電薄膜20的半導體基板10被分離(Singulation)的過程。第5a圖為，該導電薄膜20黏貼於該半導體基板10的示意圖。第5b圖為，通過回流焊(Reflow)製程而將該焊錫層16進行熔化後，將該導電薄膜20的導體21黏貼於該焊墊11，並將該絕緣部22的黏合劑(Adhesive)進行固化(Cure)的製程的示意圖。

第5c圖為，通過分離(Singulation)製程而切割成各個單元的示意圖。請參照第5a至5c圖，在該導電薄膜20的第二實施例中無需用於對準該焊墊11的形成位置與導體21的位置的排列製程，將其該絕緣部22上密布插入有該導體21的導電薄膜20黏貼於該半導體基板10上，通過回流焊(reflow)製程來進行黏貼後通過分離製程來進行切割。

以上的說明只是以實施例對將本發明的技術思想進行的說明而已，只要是本發明所屬的技術領域的技術人員都可以在不脫離本發明的本質特性的範圍內進行各種修改與變型。

從而，本發明所示的實施例並不是用於限制本發明的技術思 想而是為了進行說明，且這些實施例並不限制本發明的技術細想的範圍。本發明的保護範圍應通過以下的權利要求書來進行解釋，並且將與其同等的範圍內的所有技術思想均被解釋為屬於本發明的權利範圍。

10‧‧‧半導體基板

11‧‧‧焊墊

12‧‧‧保護層

16‧‧‧焊錫層

20‧‧‧導電薄膜

21‧‧‧導體

22‧‧‧絕緣部

X‧‧‧長度方向

Claims (9)

1. 一種半導體結構，其包含：一半導體基板，具有向外部外露的多個焊墊；一保護層，覆蓋該半導體基板且為使該焊墊向外部外露而形成多個開口部；一印刷電路基板，形成有多個外引線；及一導電薄膜，介於該半導體基板與印刷電路基板之間用於電氣連接該焊墊與該外引線，該導電薄膜還包括多個導體；及一絕緣部，用以固定該導體且絕緣於該保護層與該印刷電路基板之間，該導體包括一第一面與一第二面，且該第一面接觸於該焊墊，該第二面接觸於該外引線，該第一面與該第二面上形成有一焊錫層；其中，該絕緣部具有柔軟撓性的材質，將其該絕緣部上密布插入有該導體的導電薄膜，該半導體基板一側黏上一黏合劑後通過固化製程，而將該導電薄膜黏貼於該半導體基板上，該導體的兩端外側具有該焊錫層，經由該焊錫層將該導體焊接該焊墊，通過回流焊製程來進行黏貼，藉以固定該導體於適當位置，無需用於對準該焊墊的形成位置與該導體的位置的排列製程。
2. 如申請專利範圍第1項所述之半導體結構，其中該絕緣部包括樹脂或聚合物材質。
3. 如申請專利範圍第1項所述之半導體結構，其中該些導體在該導電薄膜內以一定間距配排列。
4. 如申請專利範圍第3項所述之半導體結構，其中該焊墊上同時電氣連接多個該導體。
5. 如申請專利範圍第1項所述之半導體結構，其中該些導體位於與該導電薄膜上的該焊墊的位置所對應的位置。
6. 如申請專利範圍第5項所述之半導體結構，其中該導體包括：面向該焊墊的一第一面，及形成於該第一面的對面且面向該印刷電路基板的一第二面，且該第二面的面積大於該第一面的面積。
7. 一種半導體結構之製造方法，其包含步驟：提供多個焊墊向外部外露的一半導體基板；將具有使得該焊墊向外部外露的多個開口部的一保護層形成於該半導體基板上；提供形成有多個外引線的一印刷電路基板；提供一導電薄膜，其中該導電薄膜包括：用於將該焊墊與該外引線電氣連接的多個導體，及用於絕緣該保護層與該印刷電路基板的一絕緣部；使用具有柔軟撓性的材質的該絕緣部，將其該絕緣部上密布插入有該導體的導電薄膜，該導體包括一第一面與一第二面，且使該第一面接觸於該焊墊，使該第二面接觸於該外引線，使該第一面與該第二面上形成 有一焊錫層；將該導電薄膜黏貼至該保護層製程中，包括該半導體基板一側黏上一黏合劑後通過固化製程，而將該導電薄膜黏貼於該半導體基板上，該導體的該第一面與該第二面具有該焊錫層，經由該焊錫層將該導體焊接該焊墊，通過回流焊製程來進行黏貼，藉以固定該導體於適當位置，無需用於對準該焊墊的形成位置與該導體的位置的排列製程；及將該印刷電路基板黏貼至該導電薄膜。
8. 如申請專利範圍第7項所述之半導體結構之製造方法，其中該黏貼導電薄膜的步驟還包括一步驟：為使該焊墊面向於該導體而對該導電薄膜或該半導體晶片進行排列。
9. 如申請專利範圍第7項所述之半導體結構之製造方法，其中該黏貼印刷電路基板的步驟包括一步驟：在該導電薄膜上黏貼用於電氣連接該導體與該印刷電路基板的一封裝基板；及在該封裝基板上黏貼該印刷電路基板。