TWI535027B

TWI535027B - 半導體裝置及其製造方法

Info

Publication number: TWI535027B
Application number: TW099133860A
Authority: TW
Inventors: 山崎舜平; 小山潤; 魚地秀貴; 中村康男; 菅尾惇平
Original assignee: 半導體能源研究所股份有限公司
Priority date: 2009-10-09
Filing date: 2010-10-05
Publication date: 2016-05-21
Also published as: EP2486596A4; CN102576736B; EP2486596A1; JP2015065471A; US8253144B2; KR101771268B1; CN102576736A; JP5665467B2; KR20120093851A; US20110084337A1; WO2011043196A1; TW201131778A; JP2011100988A; JP5871410B2

Description

半導體裝置及其製造方法

本發明關於包括薄膜電晶體(以下亦稱為TFT)之半導體裝置，及半導體裝置之製造方法。

請注意，在本說明書中半導體裝置係指可藉由使用半導體特性而操作之所有裝置，且電光裝置、半導體電路及電子裝置均為半導體裝置。

近年來，使用形成於具有絕緣表面之基板上之半導體薄膜(具約數奈米至數百奈米之厚度)而形成薄膜電晶體(TFT)之技術已吸引注意。薄膜電晶體廣泛應用於諸如IC之電子裝置或電光裝置，且其發展特別加速做為用於影像顯示裝置之切換元件。

再者，存在以朝向更大螢幕之液晶顯示裝置為代表之主動式矩陣半導體裝置的趨勢，例如60吋對角線螢幕，此外，主動式矩陣半導體裝置之發展係針對120吋對角線螢幕或更大螢幕。此外，螢幕之解析度趨勢朝向更高解析度，例如高解析度(HD)影像品質(1366×768)，或完全高解析度(FHD)影像品質(1920×1080)，且亦加速所謂4K數位劇院顯示裝置之發展，其具有3840×2048或4096×2180之解析度。

螢幕尺寸或解析度增加趨向於增加顯示部之佈線電阻。佈線電阻的增加造成傳輸至信號線端部之信號的延遲，電源線之電壓降等。結果，顯示品質惡化，諸如顯示不平衡或灰階缺陷，或造成電力消耗增加。

為抑制佈線電阻增加，考量使用銅(Cu)而形成低電阻佈線層之技術(例如詳專利文獻1及2)。

[專利文獻1]日本公開專利申請案No. 2004-133422

[專利文獻2]日本公開專利申請案No. 2004-163901

為抑制佈線電阻增加，考量使用銅(Cu)而形成低電阻佈線層之技術。然而，由於Cu亦於擴散進入半導體或氧化矽，半導體裝置之操作可能不穩定，且產量可能顯著下降。

本發明之一實施例的目標為提供一種以具有較高顯示品質之顯示裝置為代表之半導體裝置，其中由於佈線電阻之效果，可避免諸如電壓降、寫入像素之信號缺陷或灰階缺陷。

本發明之一實施例的另一目標為體現半導體裝置之操作速度增加。

本發明之一實施例的另一目標為體現半導體裝置之電力消耗降低。

本發明之一實施例的另一目標為體現半導體裝置之解析度改進。

本發明之一實施例的另一目標為提供穩定操作之薄膜電晶體，及包括該薄膜電晶體之半導體裝置。

本說明書中所揭露之本發明之實施例為一種半導體裝置，其具有包括基板上之氮化矽的第一絕緣層；包括第一絕緣層上之Cu的第一導電層；在第一導電層上覆蓋第一導電層之第二導電層；包括第二導電層上之氮化矽的第二絕緣層；第二絕緣層上之島形半導體層；做為島形半導體層上之源極電極及汲極電極的第三導電層；包括第三導電層上之氮化矽的第三絕緣層；經由提供於第三絕緣層中之開口而與做為源極電極與汲極電極之一的第三導電層電性接觸之第四導電層；包括與第四導電層重疊之Cu的第五導電層；包括覆蓋第五導電層之氮化矽的第四絕緣層；及經由提供於第三絕緣層與第四絕緣層中之開口而與做為源極電極與汲極電極之另一的第三導電層電性接觸之第六導電層。在半導體裝置中，第一導電層與第五導電層未與其中形成薄膜電晶體之通道的島形半導體層重疊。

本說明書中所揭露之本發明之另一實施例為一種半導體裝置，其具有包括基板上之氮化矽的基底絕緣層；閘極佈線，其形成於基底絕緣層之上，其係使用包括Cu之導電層與包括具高熔點之金屬之導電層的堆疊而予形成，其中該金屬覆蓋該包括Cu之導電層；包括閘極佈線上之氮化矽的閘極絕緣層；閘極絕緣層上之島形半導體層；島形半導體層上之源極電極與汲極電極；包括源極電極與汲極電極上之氮化矽的夾層絕緣層；源極佈線，其形成於夾層絕緣層之上，其係使用具有傳導性之障壁層與包括障壁層上之Cu之導電層的堆疊而予形成，且其經由提供於夾層絕緣層中之開口而電性連接至源極電極；包括源極佈線上之氮化矽的鈍化層；及導電層，其形成於鈍化層之上，並經由提供於鈍化層與夾層絕緣層中之開口而電性連接至汲極電極。在半導體裝置中，包括閘極佈線中之Cu的導電層與包括源極佈線之Cu的導電層並未與其中形成薄膜電晶體之通道的島形半導體層重疊。

本說明書中所揭露之本發明之另一實施例為一種半導體裝置，其包括主動式矩陣電路、驅動電路及基板上之保護電路。在半導體裝置中，主動式矩陣電路中之源極佈線、閘極佈線、共同電位佈線及電源線具有包括Cu之佈線層，其未與主動式矩陣電路中薄膜電晶體之半導體層重疊；驅動電路及保護電路中之薄膜電晶體相連接且未使用包括Cu之佈線層；及包括Cu之佈線層係夾於包括氮化矽之絕緣層之間。

可使用非結晶半導體、微晶半導體、多晶半導體等形成半導體層。例如，可使用非結晶矽或微晶鍺。

藉由使用包括Cu之導電層進行長引線佈線，可抑制佈線電阻增加，諸如主動式矩陣電路中所提供之傳輸視訊信號至每一像素TFT之源極佈線、控制每一像素TFT之開啟/關閉的閘極佈線、儲存電容器線、及電源線；或驅動電路中所提供之電源線、共同電位線、從端子部輸入/輸出信號自/至外部之導線。

藉由以未與TFT之通道區形成的半導體層重疊之方式提供包括Cu之導電層，可避免Cu擴散之影響。

藉由於包括Cu之導電層之上或之下提供包括氮化矽之絕緣層，使得包括Cu之導電層夾於其間或為絕緣層所圍繞，可避免Cu之擴散。

請注意，在本說明書中閘極係指整個閘極電極及閘極佈線，或其一部分。閘極佈線為一種佈線，用於電性連接至少一電晶體之閘極電極至另一電極或另一佈線，於其分類上並包括例如顯示裝置中掃描線。

源極係指整個源極區、源極電極及源極佈線，或其一部分。源極區係指半導體層中電阻係數小於或等於特定值之區域。源極電極係指連接至源極區之一部分導電層。源極佈線為用於將至少一電晶體之源極電極電性連接至另一電極或另一佈線之佈線。例如，若顯示裝置中信號線電性連接至源極電極，源極佈線於其分類上包括信號線。

汲極係指整個汲極區、汲極電極及汲極佈線，或其一部分。汲極區係指半導體層中電阻係數小於或等於特定值之區域。汲極電極係指連接至汲極區之一部分導電層。汲極佈線為用於將至少一電晶體之汲極電極電性連接至另一電極或另一佈線之佈線。例如，若顯示裝置中信號線電性連接至汲極電極，汲極佈線於其分類上包括信號線。

在本文件(說明書、申請專利範圍、圖式等)中，由於電晶體之源極及汲極可依據電晶體之結構、操作狀況等而交換，難以定義哪一為源極或汲極。因此，在本文件(說明書、申請專利範圍、圖式等)中，選自源極及汲極之一端子稱為源極及汲極之一，同時另一端子則稱為源極及汲極之另一。

請注意，本說明書中發光裝置係指影像顯示裝置、發光裝置或光源(包括照明裝置)。此外，發光裝置亦指一種模組，其中發光裝置連接至連接器，諸如軟性印刷電路(FPC)、捲帶自動黏接(TAB)捲帶或捲帶載體封裝(TCP)；一種模組，其中印刷佈線板提供於TAB捲帶或TCP之末端；及一種模組，其中積體電路(IC)藉由將晶片安裝於玻璃(COG)法而直接安裝於具發光元件之基板上。

依據本發明之一實施例，在以顯示裝置為代表之半導體裝置中，當像素部面積增加及顯示螢幕面積增加時，可執行有利的顯示。依據本發明之一實施例，像素部中佈線電阻可顯著地降低；因而，本發明之實施例可應用於大型螢幕，諸如60吋對角線螢幕或120吋對角線螢幕。再者，本發明之實施例亦可應用於完全高解析度或4K數位劇院之高解析度螢幕。

將參照圖式詳細說明實施例。請注意，本發明不侷限於下列說明，且熟悉本技藝之人士將輕易地理解在不偏離本發明之精神及範圍下，模式及細節可以各式方式加以修改。因此，本發明不應解釋為下列提供之實施例的說明。請注意，在下列說明之本發明的結構中，不同圖式中相同部分或具有相同功能之部分係標示相同代號，並省略其說明。

(實施例1)

在本實施例中，將參照圖1A及1B說明顯示裝置之一實施例，其包括像素部及像素部周圍之半導體元件。

圖1A描繪顯示裝置30之結構。顯示裝置30包括基板100上之閘極終端部7及源極終端部8。顯示裝置30經提供而具包括閘極佈線20_1及閘極佈線20_2之閘極佈線(20_1至20_n，請注意n為自然數)，及包括源極佈線60_1及源極佈線60_2之源極佈線(60_1至60_m，請注意m為自然數)。此外，在顯示裝置30之像素區94中，像素93係以矩陣配置。請注意，每一像素93連接至至少一閘極佈線及一源極佈線。

此外，顯示裝置30包括共同佈線44、共同佈線45、共同佈線46及共同佈線65。例如，共同佈線45經由連接部95而連接至共同佈線65。彼此具有相同電位之共同佈線電性連接。

此外，共同佈線44、共同佈線45、共同佈線46及共同佈線65連接至端子71、端子75、端子81及端子85。共同佈線各包括可電性連接至相對基板之共同連接部96。

此外，閘極終端部7之每一閘極信號線端子(70_1至70_i，請注意i為自然數)連接至閘極驅動電路91(以下亦稱為掃描線驅動電路)，及經由保護電路97而連接至共同佈線46。此外，端子74連接至閘極驅動電路91，使得閘極驅動電路91連接至外部電源(未顯示)。請注意，每一閘極佈線(20_1至20_n，請注意n為自然數)經由保護電路97而連接至共同佈線65。

此外，源極終端部8之每一源極信號線端子(80_1至80_k，請注意k為自然數)連接至源極驅動電路92(以下亦稱為信號線驅動電路)，及經由保護電路97而連接至共同佈線44。此外，端子84連接至源極驅動電路92，使得源極驅動電路92連接至外部電源(未顯示)。每一源極佈線(60_1至60_m，請注意m為自然數)經由保護電路97而連接至共同佈線45。

閘極驅動電路及源極驅動電路可同時形成做為本說明書中所揭露之使用薄膜電晶體之像素區。再者，閘極驅動電路與源極驅動電路之一或二者可於個別準備之基板上，使用單晶半導體膜或多晶半導體膜予以形成，接著藉由COG法、引線鏈合法、TAB法等予以安裝。

圖1B中描繪可應用於像素93之等效電路範例。圖1B中所描繪之等效電路為液晶元件被用做像素93中顯示元件之範例。

其次，參照圖2A至2C說明圖1A及1B中所描繪之顯示裝置的像素結構範例。圖2A為平面圖，描繪像素之平面結構，圖2B及2C為截面圖，各描繪像素之堆疊層結構。請注意，圖2A中點劃線A1-A2、B1-B2及C1-C2分別相應於圖2B中截面A1-A2、B1-B2及C1-C2。圖2A中點劃線D1-D2相應於圖2C中截面D1-D2。

在截面A1-A2及截面D1-D2中，描繪用於像素中之薄膜電晶體250的堆疊層結構，及閘極佈線202及閘極佈線203之堆疊層結構。薄膜電晶體250具有一種稱為通道蝕刻型之底閘結構。

在截面A1-A2及截面D1-D2中，絕緣層201提供於基板200之上；閘極佈線202提供於絕緣層201之上；閘極佈線203提供於閘極佈線202之上；絕緣層204提供於閘極佈線203之上；半導體層205提供於絕緣層204之上；一對雜質半導體層206a及206b提供於半導體層205之上；一對電極207a及207b提供於雜質半導體層206a及206b之上；絕緣層208提供於電極207a、電極207b及半導體層205之上；源極佈線209經由提供於絕緣層208中之開口216而接觸電極207a；源極佈線210提供於源極佈線209之上；絕緣層211提供於源極佈線210之上；及電極212經由提供於絕緣層211及絕緣層208中之開口217而接觸電極207b。

此外，在截面B1-B2中，描繪儲存電容器(亦稱為Cs電容器)之堆疊層結構。在截面B1-B2中，描繪基板200上之絕緣層201、絕緣層201上之儲存電容器佈線213、儲存電容器佈線213上之儲存電容器佈線214、儲存電容器佈線214上之絕緣層204、絕緣層204上之電極207b、電極207b上之絕緣層208、絕緣層208上之絕緣層211、及絕緣層211上之電極212。

此外，在截面C1-C2中，描繪閘極佈線與源極佈線之佈線相交部中堆疊層結構。在截面C1-C2中，描繪基板200上之絕緣層201、絕緣層201上之閘極佈線202、閘極佈線202上之閘極佈線203、閘極佈線203上之絕緣層204、絕緣層204上之絕緣層208、絕緣層208上之源極佈線209、源極佈線209上之源極佈線210、及源極佈線210上之絕緣層211。

請注意，在佈線相交部中，半導體層可形成於絕緣層204與絕緣層208之間。基此結構，可增加閘極佈線與源極佈線之間膜厚度方向之距離，因而可減少佈線相交部中寄生電容。

此外，本發明之實施例不侷限於圖2B中所描繪之像素結構。圖3A及3B各描繪不同於圖2B之像素結構範例。圖3A及3B中所分別描繪之薄膜電晶體251及薄膜電晶體252為一種底閘薄膜電晶體，可稱為通道保護薄膜電晶體。

薄膜電晶體251及薄膜電晶體252各包括提供於基板200上之絕緣層201、提供於絕緣層201上之閘極佈線203、提供於閘極佈線203上之絕緣層204、提供於絕緣層204上之半導體層205、提供於半導體層205上之絕緣層220、提供於絕緣層220上並接觸半導體層205之該對雜質半導體層206a及206b、提供於雜質半導體層206a及206b上之該對電極207a及207b、提供於電極207a及207b上之絕緣層208、經由提供於絕緣層208中之開口216而接觸電極207a之源極佈線209、提供於源極佈線209上之源極佈線210、提供於源極佈線210上之絕緣層211、及經由提供於絕緣層211與絕緣層208中之開口217而接觸電極207b之電極212。

在通道保護薄膜電晶體中，在雜質半導體層206a及206b形成之前，絕緣層220經形成而接觸通道形成之半導體層205的區域。絕緣層220做為通道保護層，並可避免當雜質半導體層206蝕刻時，將成為通道形成區之半導體層205的一部分被移除。儘管相較於通道蝕刻薄膜電晶體，通道保護薄膜電晶體需要形成絕緣層220之額外步驟，但可避免雜質半導體層206蝕刻期間，半導體層205的一部分被移除；因此，可形成具卓越電氣特性且變化不大之薄膜電晶體。

圖3A描繪薄膜電晶體251之截面結構，其中於電極207a及207b形成之前，形成島形半導體層。圖3B描繪薄膜電晶體252之截面結構，其中於電極207a及207b形成之前，未形成島形半導體層，且使用電極207a及207b做為遮罩而選擇性移除雜質半導體層206及半導體層205。

在圖3B中所描繪之結構中，可省略形成島形半導體層之光刻步驟，但在截面B1-B2中，雜質半導體層206及半導體層205保持在儲存電容器部中。

儘管未顯示，絕緣層220可形成於圖3A及3B之截面C1-C2之佈線相交部中。藉由於佈線相交部中形成絕緣層220，可增加閘極佈線與源極佈線之間膜厚度方向之距離，因而可減少佈線相交部中的寄生電容。請注意，除了絕緣層220外，半導體層可形成於佈線相交部中。絕緣層220可藉由類似於形成另一絕緣層之方法而予形成。

藉由使用包括Cu之導電材料形成閘極佈線202及源極佈線210，可避免佈線電阻增加。此外，藉由使用包括具較Cu更高熔點之元素的導電材料形成閘極佈線203，諸如鎢(W)、鉭(Ta)、鉬(Mo)、鈦(Ti)或鉻(Cr)，以便接觸並覆蓋閘極佈線202，可抑制閘極佈線202之遷移，並可改進半導體裝置之可靠性。此外藉由提供包括氮化矽之絕緣層做為包括Cu之閘極佈線202之下及之上的絕緣層，以便閘極佈線202可夾於其間或被絕緣層圍繞，可避免Cu從閘極佈線202擴散。

此外，以未與其中形成薄膜電晶體通道之半導體層205重疊的方式提供閘極佈線202，且接觸閘極佈線202之一部分閘極佈線203延伸而與半導體層205重疊並做為閘極電極。基此結構，可進一步降低薄膜電晶體上閘極佈線202中所包括之Cu的影響。

(實施例2)

在本實施例中，將參照圖4A至4D及圖5A至5C說明實施例1中所說明之顯示裝置中像素部之製造程序。請注意，圖4A至4D及圖5A至5C中截面A1-A2、B1-B2、C1-C2及D1-D2分別為沿圖2A中點劃線A1-A2、B1-B2、C1-C2及D1-D2之截面圖。

首先，有關基底絕緣層，於基板200上形成包括氮化矽之絕緣層201，其具50nm至300nm(含)之厚度，較佳地為100nm至200nm(含)。有關基板200，除了玻璃基板及陶瓷基板外，可使用具足夠耐熱性以支撐此製造程序中之處理溫度的塑料基板等。若基板不需透光屬性，可使用經提供而於其表面具絕緣膜之金屬基板，諸如不銹鋼合金基板。有關玻璃基板，可使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等無鹼玻璃基板。另一方面，可使用石英基板、藍寶石基板等。此外，關於基板200，可使用任一下列尺寸之玻璃基板：第三代(550mm×650mm)、第3.5代(600mm×720mm或620mm×750mm)、第四代(680×880mm或730mm×920mm)、第五代(1100mm×1300mm)、第六代(1500mm×1850mm)、第七代(1870mm×2200mm)、第八代(2200mm×2400mm)、第九代(2400mm×2800mm或2450mm×3050mm)、或第十代(2950mm×3400mm)。在本實施例中，鋁硼矽酸鹽玻璃用於基板200。

絕緣層201可以單層或堆疊層氮化矽膜及/或氮氧化矽膜予以形成。請注意，在本說明書中氮氧化矽係指包括較氧更多氮之矽，若使用RBS及HFS執行測量，包括氧、氮、矽及氫之濃度分別介於5原子%至30原子%、20原子%至55原子%、25原子%至35原子%及10原子%至30原子%。絕緣層201可酌情藉由濺鍍法、CVD法、塗佈法、印刷法等予以形成。在本實施例中，形成100-nm厚之氮化矽膜做為絕緣層201。

接著藉由濺鍍法、真空蒸發法或電鍍法在絕緣層201上形成包括Cu之導電膜，具100nm至500nm(含)之厚度，較佳地為200nm至300nm(含)。藉由光刻法、噴墨法等於導電膜上形成遮罩，且使用遮罩蝕刻導電膜；因而，可形成閘極佈線202及儲存電容器佈線213。另一方面，閘極佈線202及儲存電容器佈線213可藉由噴墨法於基板上釋放銅等之導電奈米膠(nanopaste)並烘烤導電奈米膠而予形成。

為改進閘極佈線202之黏著，可於絕緣層201與閘極佈線202之間形成諸如W、Ta、Mo、Ti或Cr之金屬層、包括任一該些元素之組合的合金層、或任一該些元素之氮化物或氧化物層。

此外，在藉由濺鍍法而形成包括Cu之導電膜中，靶材材料不侷限於純Cu材料，可使用Cu合金材料，其中諸如W、Ta、Mo、Ti、Cr、Al、鋯(Zr)或鈣(Ca)之元素以10重量%或更低，較佳地為2重量%或更低，單獨或組合添加於Cu。藉由使用Cu合金材料，可改進Cu佈線之黏著，或幾乎不會發生諸如凸起之遷移。

以Ar為代表之稀有氣體可用做濺鍍氣體；若以添加氧之稀有氣體做為濺鍍氣體，Cu氧化物便形成於與其下層之介面，藉此可改進黏著。此時，藉由使用添加較Cu更易氧化之元素的靶材材料，可進一步改進黏著。請注意，由於Cu氧化物較Cu具有更高電阻，較佳的是添加氧之稀有氣體僅於濺鍍之初用做濺鍍氣體，接著僅稀有氣體用於濺鍍。

在本實施例中，藉由濺鍍法於絕緣層201上形成250-nm厚之Cu膜，並使用藉由第一光刻步驟形成之抗蝕罩而選擇性蝕刻Cu膜，藉此形成閘極佈線202及儲存電容器佈線213(詳圖4A)。

接著，藉由濺鍍法、真空蒸發法等於閘極佈線202及儲存電容器佈線213上，形成較Cu更高熔點之元素(諸如W、Ta、Mo、Ti或Cr)或包括任一該些元素之組合的合金等之導電膜，具5nm至200nm(含)之厚度，較佳地為10nm至100nm(含)。該導電膜不侷限於包括任一上述元素之單層膜，並可為二或更多層之堆疊層膜。在本實施例中，形成200-nm厚之鉬單層做為導電膜。

接著，藉由光刻法、噴墨法等於導電膜上形成遮罩，接著使用遮罩蝕刻導電膜；因而，可形成閘極佈線203及儲存電容器佈線214。在本實施例中，使用藉由第二光刻步驟形成之抗蝕罩而選擇性蝕刻導電膜，藉此形成閘極佈線203及儲存電容器佈線214(詳圖4B)。

藉由形成閘極佈線及儲存電容器佈線，其具有一種結構，其中包括較Cu更高熔點之元素的導電材料覆蓋包括Cu之導電材料，可抑制包括Cu之層的遷移；因而，可改進半導體裝置之可靠性。尤其，當易於受下列步驟之熱負載或堆疊膜之壓力影響之底閘薄膜電晶體的閘極佈線具有上述結構，而較不受其影響時，可改進半導體裝置之可靠性。

接著，於閘極佈線203及儲存電容器佈線214之上形成50nm至800nm(含)厚度之絕緣層204，做為閘極絕緣層，較佳地為100nm至600nm(含)。可藉由類似於形成絕緣層201之方法而形成絕緣層204。在本實施例中，形成500-nm厚之氮化矽膜做為絕緣層204。絕緣層204亦做為保護層。藉由提供包括氮化矽之絕緣層做為包括Cu之閘極佈線202之下及之上的絕緣層，以便閘極佈線202可夾於其間或被絕緣層圍繞，可避免Cu從閘極佈線202擴散。

接著，於絕緣層204上形成具30nm至300nm(含)厚度之半導體層205，較佳地為50nm至200nm(含)。可藉由諸如CVD法、濺鍍法或雷射退火法之已知方法，而形成具非結晶、微晶或多晶結晶結構之半導體層的半導體層205。例如，可藉由電漿CVD法，使用以氫稀釋之沈積氣體而形成非結晶半導體或微晶半導體之層。有關沈積氣體，可使用包括矽或鍺之氣體。有關包括矽之沈積氣體，可使用矽烷(SiH₄)、乙矽烷(Si₂H₆)、二氯甲矽烷(SiH₂Cl₂)、SiHCl₃、氯化矽(SiCl₄)、氟化矽(SiF₄)等。有關包括鍺之沈積氣體，可使用鍺烷(GeH₄)、乙鍺烷(Ge₂H₆)、四氟化鍺(GeF₄)等。

多晶半導體層可藉由形成非結晶半導體層或微晶半導體層，接著將所形成之半導體層歷經600℃或以上之熱處理、RTA處理或雷射光輻照，而予形成。在藉由RTA處理或雷射光輻照之晶化中，半導體膜可瞬間加熱；因此，若在具有低應變點之基板上形成多晶半導體，其特別有效。在本實施例中，藉由電漿CVD法形成150-nm厚之非結晶矽層，做為半導體層205。

半導體層205可使用例如固有半導體(i型半導體)予以形成。固有半導體理想地為一種半導體，其不包括雜質且費米能級本質上位於禁制帶中央，但在本說明書中，半導體添加做為供體之雜質(例如磷(P))或做為受體之雜質(例如硼(B))，使得費米能級可位於禁制帶中央，亦為固有半導體。

此外，當藉由添加做為供體或受體之雜質至半導體層205，使得薄膜電晶體形同增強型或空乏型薄膜電晶體而半導體層205之費米能級從禁制帶中央偏移時，半導體層205在本說明書中亦為固有半導體。

接著，於半導體層205上形成雜質半導體層206，具10nm至200nm(含)之厚度，較佳地為30nm至100nm(含)。可藉由例如電漿CVD法，使用以氫稀釋之沈積氣體，及亦使用包括賦予半導體層傳導性之元素的氣體，而形成雜質半導體層206。

為添加p型傳導性予半導體層，可使用包括硼(B)之氣體，諸如硼烷(BH₃)或乙硼烷(B₂H₆)。為添加n型傳導性予半導體層，可使用包括磷(P)之氣體，諸如磷化氫(PH₃)。

另一方面，藉由離子注入法或電漿摻雜法，可藉由添加賦予半導體層205表面傳導性之元素，而形成雜質半導體層206。

藉由接連形成絕緣層204、半導體層205及雜質半導體層206而未暴露於空氣，尤其可避免做為閘極絕緣膜之絕緣層204與半導體層205之間介面的污染附著；因而，可改進薄膜電晶體之特性。在本實施例中，藉由電漿CVD法形成50-nm厚之n型非結晶矽層，做為雜質半導體206。

接著，藉由光刻法、噴墨法等而於雜質半導體層206之上形成遮罩，並使用遮罩選擇性蝕刻半導體層205及雜質半導體層206，而提供具有島形之半導體層205及具有島形之雜質半導體層206。在本實施例中，使用藉由第三光刻步驟形成之抗蝕罩，選擇性蝕刻半導體層，成為具有島形之半導體層205及具有島形之雜質半導體層206(詳圖4C)。

接著，儘管圖2A至2C、圖3A及3B、圖4A至4D及圖5A至5C中未顯示，之後將說明之用於將閘極佈線203連接至電極207a或電極207b之開口(亦稱為接觸孔)形成於絕緣層204中。藉由光刻法、噴墨法等於絕緣層204上形成之遮罩，而形成接觸孔，接著使用遮罩選擇性蝕刻絕緣層204。此處，使用藉由第四光刻步驟形成之抗蝕罩，選擇性蝕刻絕緣層204，藉此形成接觸孔。

請注意，在絕緣層204形成之後及半導體層205形成之前，可藉由第四光刻步驟而形成接觸孔。

接著，藉由濺鍍法、真空蒸發法等在雜質半導體層206之上，形成W、Ta、Mo、Ti、Cr、Al等之導電膜，或包括任一該些元素之組合的合金等之導電膜，具100nm至500nm(含)之厚度，較佳地為200nm至300nm(含)。導電膜不侷限於包括任一上述元素之單層膜，可為二或更多層之堆疊層膜。請注意，導電膜中盡量避免包含Cu。若導電膜包括Cu，Cu可於之後執行之電極207a及207b的形成中，擴散進入半導體層。

接著，藉由光刻法、噴墨法等於導電膜之上形成遮罩，並使用該遮罩蝕刻導電膜；因而，可形成做為源極電極之電極207a及做為汲極電極之電極207b。在本實施例中，藉由濺鍍法形成200-nm厚之Ti膜做為導電膜，接著藉由乾式蝕刻法使用藉由第五光刻步驟而形成之抗蝕罩，選擇性蝕刻導電膜，藉此形成電極207a及207b。

接著，未移除抗蝕罩，蝕刻半導體層205之一部分及雜質半導體層206之一部分，以形成雜質半導體層206a及雜質半導體層206b。在本實施例中，未移除抗蝕罩，藉由乾式蝕刻法蝕刻半導體層205之一部分及雜質半導體層206之一部分，藉此形成雜質半導體層206a及206b(詳圖4D)。另一方面，在抗蝕罩移除之後，可使用電極207a及207b做為遮罩蝕刻半導體層205之一部分及雜質半導體層206之一部分。

請注意，另一方面，可接連執行用於蝕刻導電膜之濕式蝕刻，及用於蝕刻半導體層205之一部分及雜質半導體層206之一部分之乾式蝕刻。雜質半導體層206a做為源極區，及雜質半導體層206b做為汲極區。此外，雜質半導體層206a與雜質半導體層206b之間之半導體層205之一部分做為通道區。

接著，形成絕緣層208，具50nm至800nm(含)之厚度，較佳地為100nm至600nm(含)。可藉由類似於形成絕緣層201之方法而形成絕緣層208。在本實施例中，形成400-nm厚之氮化矽膜，做為絕緣層208。

接著，於絕緣層208中形成用於將電極207a連接至源極佈線209之開口216(亦稱為接觸孔)。藉由光刻法、噴墨法等於絕緣層208上形成之遮罩，而形成接觸孔，接著使用該遮罩選擇性蝕刻絕緣層208。在本實施例中，使用藉由第六光刻步驟形成之抗蝕罩，選擇性蝕刻絕緣層208，藉此形成接觸孔。

接著，藉由濺鍍法、真空蒸發法等，使用具較Cu更高熔點之元素，諸如W、Ta、Mo、Ti或Cr，或包括任一該些元素組合之合金等，形成用於形成源極佈線209之導電膜，具5nm至200nm(含)之厚度，較佳地為10nm至100nm(含)。另一方面，可藉由反應濺鍍法而形成氮化鉭、氮化鈦、氮化鉬等膜。

接著，藉由濺鍍法、真空蒸發法或電鍍法而形成包括Cu之導電膜，具100nm至500nm(含)之厚度，較佳地為200nm至300nm(含)。藉由光刻法、噴墨法等於導電膜之上形成遮罩，並使用該遮罩蝕刻包括Cu之導電膜及用於形成源極佈線209之導電膜；因而可形成源極佈線209及源極佈線210。

在本實施例中，50-nm厚之氮化鈦膜被用做用於形成源極佈線209之導電膜，及250-nm厚之Cu膜被用做用於形成源極佈線210之導電膜，並使用藉由第七光刻步驟而形成之抗蝕罩，選擇性蝕刻導電膜，藉此形成源極佈線209及源極佈線210(詳圖5A)。

源極佈線209亦做為用於避免Cu擴散之障壁層。藉由形成具有包括Cu之層及包括具較Cu更高熔點之元素之層的堆疊層結構之源極佈線，可抑制包括Cu之層的遷移；因而，可改進半導體裝置之可靠性。此外，存在亦可接受之結構，其中包括具較Cu更高熔點之元素之另一層亦形成於源極佈線210之上，使得包括Cu之層夾於包括具較Cu更高熔點之元素之層之間。請注意，源極佈線可為包括Cu之單層，取決於半導體裝置之使用環境或使用狀況。可藉由類似於形成閘極佈線202之方法而形成包括Cu之層，以具有類似於閘極佈線202之結構。

接著，形成絕緣層211，具50nm至300nm(含)之厚度，較佳地為100nm至200nm(含)。可藉由類似於形成絕緣層201之方法而形成絕緣層211。絕緣層211亦做為鈍化層，避免來自薄膜電晶體外部之污染物質的影響。在本實施例中，形成10-nm厚之氮化矽膜，做為絕緣層211。絕緣層211亦做為保護層。藉由提供包括氮化矽之絕緣層，做為包括Cu之源極佈線210之下及之上之絕緣層，以便源極佈線210可夾於其間或由絕緣層圍繞，可避免從源極佈線210擴散Cu(詳圖5B)。

接著，用於將電極207b連接至做為像素電極之電極212的接觸孔，於絕緣層211及絕緣層208中形成。使用藉由光刻法、噴墨法等形成於絕緣層211上之遮罩而形成接觸孔，接著使用該遮罩而選擇性蝕刻絕緣層211及208。在本實施例中，使用藉由第八光刻步驟而形成之抗蝕罩，選擇性蝕刻絕緣層211及208，藉此形成接觸孔(開口217)。

接著，藉由濺鍍法、真空蒸發法等形成透光導電膜，具30nm至200nm(含)之厚度，較佳地為50nm至100nm(含)。藉由光刻法、噴墨法等於導電膜之上形成遮罩，接著使用該遮罩蝕刻導電膜；因而，可形成做為像素電極之電極212。

對透光導電膜而言，可使用透光導電材料，諸如包括氧化鎢之氧化銦、包括氧化鎢之氧化銦鋅、包括鈦氧化物之氧化銦、包括鈦氧化物之氧化銦錫、氧化銦錫(以下亦稱為ITO)、氧化銦鋅(以下亦稱為IZO)、或添加氧化矽之氧化銦錫。

另一方面，可使用包括導電高分子(亦稱為導電聚合物)之導電成分形成透光導電膜。使用導電成分形成之像素電極較佳地具有每平方10000歐姆或更低之片阻抗，及於550nm波長下70%或更高之透光率。此外，導電成分中所包括之導電高分子的電阻係數較佳地為0.1Ω‧cm或更低。

在本實施例中，形成80-nm厚之ITO膜，做為透光導電膜，接著使用藉由第九光刻步驟而形成之抗蝕罩，選擇性蝕刻透光導電膜，藉此形成做為像素電極之電極212(詳圖5C)。

藉由上述步驟，可抑制佈線電阻增加，並可提供以具卓越顯示品質之顯示裝置為代表之半導體裝置。此外，藉由提供包括氮化矽之絕緣層，做為包括Cu之導電層之下及之上之絕緣層，以便包括Cu之導電層可夾於其間或由絕緣層圍繞，可避免Cu擴散，及可提供高度可靠半導體裝置。

依據本實施例可提供具充分可靠性之薄膜電晶體的製造方法，其臨界值電壓受控制，操作速度高，且製造程序極簡單。

此處，將參照圖6A至6D及圖7A至7E說明使用多色調遮罩之光刻步驟。多色調遮罩為一種光罩，可執行三種曝光位準以獲得曝光部、半曝光部及未曝光部。光通過多色調遮罩之後，具有複數種強度。以多色調遮罩實施一次曝光及顯影程序，可形成具複數種厚度(典型為兩種厚度)之區域的抗蝕罩。因此，藉由使用多色調遮罩，可減少光罩之數量。

有關多色調遮罩之典型範例，提供圖6A中所描繪之灰色調遮罩801a，及圖6C中所描繪之半色調遮罩801b。

灰色調遮罩801a包括透光基板802，及形成於透光基板802上之阻光部803與衍射光柵804。阻光部803之透光率為0%。另一方面，衍射光柵804具有透光部，其為縫形式、點形式、網形式等，其間隔為等於或小於用於曝光之光的分辨限度；因而，可控制透光率。衍射光柵804可具有規則配置之縫、點或網，或不規則配置之縫、點或網。

有關透光基板802，可使用諸如石英基板之透光基板。阻光部803及衍射光柵804可使用吸收光之阻光材料予以形成，諸如鉻或氧化鉻。

當輻照灰色調遮罩801a進行曝光時，如圖6B中所示，阻光部803之透光率805為0%，未提供阻光部803及衍射光柵804之區域的透光率805為100%。提供衍射光柵804之區域的透光率805可控制介於10%至70%之範圍。衍射光柵804之透光率可藉由調整衍射光柵之縫、點或網的間隔及間距而予以控制。

如圖6C中所示，半色調遮罩801b包括透光基板802，及形成於透光基板802上之半透光部807與阻光部806。可使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等而形成半透光部807。可使用吸收光之阻光材料而形成阻光部806，諸如鉻或氧化鉻。

當輻照半色調遮罩801b進行曝光時，如圖6D中所示，阻光部806之透光率808為0%，未提供阻光部806及半透光部807之區域的透光率808為100%。提供半透光部807之區域的透光率808可控制介於10%至70%之範圍。半透光部807之透光率可藉由半透光部807之材料而予以控制。

其次，參照圖7A至7E，將說明其中以使用多色調遮罩之一光刻步驟取代第三光刻步驟及第五光刻步驟之範例。

在第三光刻步驟中，在半導體層205及雜質半導體層206形成於絕緣層204上之後，被處理成為島形半導體層。然而，在本範例中，半導體層205及雜質半導體層206未被處理成為島形半導體層，且在雜質半導體層206形成之後，於雜質半導體層206之上形成電極層207。接著，使用多色調遮罩於電極層207之上形成具有凹部及凸部之抗蝕罩231(詳圖7A)。

抗蝕罩231亦可稱為包括複數具有不同厚度之區域(此處為兩區域)的抗蝕罩。在抗蝕罩231中，厚區稱為抗蝕罩231之凸部，且薄區稱為抗蝕罩231之凹部。

在抗蝕罩231中，凸部係形成於一區域其中形成做為源極電極之電極207a及做為汲極電極之電極207b，及凹部係形成於一區域其位於形成電極207a及電極207b之該些區域之間。

接著，使用抗蝕罩231於同時選擇性蝕刻電極層207、雜質半導體層206及半導體層205，以形成具有島形之半導體層205及具有島形之雜質半導體層206(詳圖7B)。

接著，減少抗蝕罩231(減少尺寸)以形成抗蝕罩231a及231b。為減少抗蝕罩(減少尺寸)，可執行氧電漿拋光。當減少抗蝕罩(減少尺寸)時，便暴露抗蝕罩231a與231b之間之一部分電極層207(詳圖7C)。

接著使用抗蝕罩231a及231b而選擇性蝕刻抗蝕罩231a與231b之間的一部分電極層207及一部分雜質半導體層206，以提供雜質半導體層206a、雜質半導體層206b、電極207a及電極207b。請注意，此時局部蝕刻半導體層205成為具有槽(凹部)之半導體層。此外，半導體層205之邊緣延伸超越電極207a及電極207b之邊緣。此外，半導體層205延伸部分之厚度小於半導體層205與電極207a或207b重疊部分之厚度(詳圖7D)。

接著，移除抗蝕罩231a及231b(詳圖7E)。藉由使用多色調遮罩，可以一光刻步驟取代複數光刻步驟。因此，可改進半導體裝置之生產率。

請注意，本實施例可酌情與本說明書中所揭露之任一其他實施例相組合。

(實施例3)

在本實施例中，將參照圖1A及1B說明用於實施例1中所說明之顯示裝置30之閘極驅動電路91或源極驅動電路92的薄膜電晶體之結構範例。

使用反相器電路、電容器電阻器等，形成用於驅動像素部之驅動電路。在本實施例中，說明反相器電路之結構，其包括兩薄膜電晶體，做為用於驅動電路之薄膜電晶體。當使用兩n通道TFT組合形成反相器電路時，存在具有兩增強型TFT之反相器電路(以下稱為EEMOS電路)，及具有一增強型電晶體與一空乏型電晶體之組合之反相器電路(以下稱為EDMOS電路)。請注意，在本說明書全篇中，臨界值電壓為正之n通道TFT稱為增強型電晶體，及臨界值電壓為負之n通道TFT稱為空乏型電晶體。

圖8A描繪驅動電路中反相器電路之截面結構。此外，圖8C為驅動電路之反相器電路的平面圖。圖8A描繪沿圖8C中點劃線Z1-Z2之截面。請注意，圖8A至8C中所描繪之第一薄膜電晶體430a及第二薄膜電晶體430b為具有底閘結構之反向交錯薄膜電晶體。

在圖8A中所描繪之第一薄膜電晶體430a中，第一閘極佈線401a係提供於經提供而具絕緣層410之基板400上，絕緣層411係提供於第一閘極佈線401a上，第一半導體層403a係提供於絕緣層411上，一對雜質半導體層407a與407b係提供於第一半導體層403a上，及電極405a與電極405b係提供於該對雜質半導體層407_a與407b上。以類似方式，在第二薄膜電晶體430b中，第二閘極佈線401b係提供於經提供而具絕緣層410之基板400上，絕緣層411係提供於第二閘極佈線401b上，第二半導體層403b係提供於絕緣層411上，一對雜質半導體層409a與409b係提供於第二半導體層403b上，及電極405b與電極405c係提供於該對雜質半導體層409a與409b上。此處，電極405c經由形成於絕緣層411中之接觸孔404而連接至第二閘極佈線401b。此外，絕緣層414與絕緣層415係形成於電極405a、電極405b及電極405c之上。請注意，如圖8C中所描繪，電極405a、電極405b及電極405c延伸，亦做為電性連接驅動電路中薄膜電晶體之佈線。

此處，可使用類似於實施例1或2中所說明之閘極佈線203的材料及方法，形成第一閘極佈線401a及第二閘極佈線401b。可使用類似於實施例1或2中所說明之半導體層205的材料及方法，形成第一半導體層403a及第二半導體層403b。可使用類似於實施例1或2中所說明之雜質半導體層206a及206b的材料及方法，形成雜質半導體層407a與407b及雜質半導體層409a與409b。可使用類似於實施例1或2中所說明之該對電極207a及207b的材料及方法，形成電極405a、電極405b及電極405c。可使用類似於實施例1或2中所說明之絕緣層201、絕緣層204、絕緣層208及絕緣層211的材料及方法，形成絕緣層410、絕緣層411、絕緣層414及絕緣層415。

此外，藉由於絕緣層411上形成遮罩，而形成接觸孔404，並如實施例2中所說明之第四光刻步驟的範例，使用該遮罩選擇性蝕刻絕緣層411。電極405c與第二閘極佈線401b之間經由接觸孔404而直接連接，可獲得有利的接觸，其導致接觸電阻減少。再者，相較於電極405c經由諸如透光導電膜之另一導電膜而連接至第二閘極佈線401b之範例，可減少接觸孔之數量；因此，可減少薄膜電晶體佔據之面積，並可縮短驅動電路中薄膜電晶體之間的距離。

如上述，可縮短驅動電路中薄膜電晶體之間的距離，因而可充分減少佈線電阻；因此，包括Cu之導電層不一定用做電性連接至薄膜電晶體之佈線。因此，驅動電路中薄膜電晶體與包括Cu之導電層之間的距離可夠長，藉此可避免Cu擴散進入半導體層。然而，諸如供應電源電位予每一薄膜電晶體之電源線的長引線佈線或共同佈線，容易受佈線電阻影響。因而，使用包括Cu之導電層形成的佈線，較佳地用於該等佈線。

如實施例1中所說明，閘極驅動電路91連接至閘極佈線(20_1至20_n，請注意n為自然數)；源極驅動電路92連接至源極佈線(60_1至60_m，請注意m為自然數)；且閘極佈線(20_1至20_n，請注意n為自然數)與源極佈線(60_1至60_m，請注意m為自然數)係使用包括Cu之導電層而予形成。因此，在顯示部中由該些佈線引導之距離長，可充分減少佈線電阻。

電極405a為接地電位之電源線(接地電源線)。接地電位之電源線可為應用負電壓VDL之電源線(負電源線)。電極405c電性連接至應用正電壓VDD之電源線(正電源線)。

圖8B中描繪EEMOS電路之等效電路。圖8A及8C中所描繪之電路連接相應於圖8B中所描繪之等效電路，且第一薄膜電晶體430a及第二薄膜電晶體430b為做為範例之n通道增強電晶體。

此外，並不侷限於EEMOS電路，可藉由形成成為n通道增強電晶體之第一薄膜電晶體430a及形成成為n通道空乏電晶體之第二薄膜電晶體430b，而製造EDMOS電路。在此狀況下，並非電極405c，而是電極405b連接至第二閘極佈線401b。

為於一基板上製造n通道增強電晶體及n通道空乏電晶體，例如，使用不同材料或在不同狀況下形成第一半導體層403a及第二半導體層403b。EDMOS電路可以下列方式予以形成，其中於半導體層上提供用於控制臨界值之閘極電極以控制臨界值，且電壓應用於用於控制臨界值之閘極電極，使得TFT之一為正常開，同時其他TFT為正常關。

請注意，本實施例中所說明之結構可酌情與其他實施例中所說明之任一結構相組合。

(實施例4)

在本實施例中，將參照圖9A、9B及圖10說明使用半導體元件之保護電路。此外，將參照圖11A及11B說明其間提供絕緣膜之共同佈線相連之連接部的結構。

圖9A描繪可應用於保護電路97之電路的範例。本保護電路包括非線性元件170a及170b。每一非線性元件170a及170b包括諸如二極體之雙端子元件，或諸如電晶體之三端子元件。例如，可經由與像素部中電晶體之相同程序而形成非線性元件。例如，藉由將非線性元件之閘極電性連接至其汲極，可獲得類似於二極體之特性。

非線性元件170a之第一端子(閘極)及第三端子(汲極)連接至共同佈線45，而其第二端子(源極)連接至源極佈線60_1。非線性元件170b之第一端子(閘極)及第三端子(汲極)連接至源極佈線60_1，而其第二端子(源極)連接至共同佈線45。即，圖9A中所描繪之保護電路具有一種結構，其中二電晶體各連接至共同佈線45及源極佈線60_1，以便具有相對整流方向。換言之，整流方向為從共同佈線45至源極佈線60_1之電晶體，及整流方向為從源極佈線60_1至共同佈線45之電晶體，於共同佈線45與源極佈線60_1之間連接。

在上述保護電路中，當源極佈線60_1因靜電等而正向或帶負電時，電流以抵銷電荷之方向流動。例如，當源極佈線60_1帶正電時，電流以正電荷釋放至共同佈線45之方向流動。由於本操作，可避免連接至充電源極佈線60_1之像素電晶體的靜電擊穿或臨界值電壓偏移。再者，可避免充電源極佈線60_1與彼此交叉之另一佈線之間絕緣層的電介質擊穿。

請注意，保護電路不侷限於上述結構。例如，可使用一種結構，其中整流方向為從共同佈線45至源極佈線60_1之複數電晶體，及整流方向為從源極佈線60_1至共同佈線45之複數電晶體相連。藉由以複數非線性元件連接共同佈線45及源極佈線60_1，不僅在突波電壓應用於源極佈線60_1之狀況，而且在共同佈線45因靜電等而充電之狀況，均可避免電荷直接應用於源極佈線60_1。此外，保護電路可用於使用奇數非線性元件。

儘管圖9A描繪提供用於源極佈線60_1及共同佈線45之保護電路的範例，類似組態可應用於另一部分之保護電路。請注意，可藉由將本發明之一實施例的半導體元件應用於非線性元件170a及非線性元件170b，而製造圖9A之保護電路。

其次，參照圖9B及圖10說明使用本發明之一實施例之半導體元件而於基板上形成保護電路之範例。請注意，圖9B為佈線及該佈線之間連接部之平面圖範例，及圖10為沿圖9B中線Q1-Q2、線Q3-Q4及線Q5-Q6之截面圖。

圖9B為以非線性元件170a及非線性元件170b連接共同佈線45及源極佈線60_1之部分的平面圖，並描繪保護電路97之結構範例。

非線性元件170a包括閘極佈線111a，且閘極佈線111a連接至共同佈線45。非線性元件170a之源極電極與汲極電極之一連接至源極佈線60_1，且其另一係由第一電極115a形成。此外，第一電極115a連接至共同佈線45。

非線性元件170b包括閘極佈線111b，且閘極佈線111b經由接觸孔126、第二電極115b及接觸孔125，連接至源極佈線60_1。非線性元件170b之源極電極與汲極電極係由第一電極115a與第二電極115b形成。此外，非線性元件170b包括半導體層113。

其次，參照圖10說明共同佈線45、源極佈線60_1及非線性元件170b之結構。

共同佈線45係使用與閘極佈線相同佈線層予以形成。形成共同佈線45使得閘極佈線45a及閘極佈線45b堆疊於提供於基板100上之絕緣層101上。請注意，絕緣層102係形成於閘極佈線45b之上，絕緣層117係提供於絕緣層102之上，及絕緣層119係形成於絕緣層117之上。

源極佈線60_1係形成於絕緣層117之上。形成源極佈線60_1，使得源極佈線60_1a及源極佈線60_1b依此順序堆疊。請注意，絕緣層119係形成於源極佈線60_1之上。

非線性元件170b包括提供於基板100上之絕緣層101之上的閘極佈線111b，閘極佈線111b上之絕緣層102，閘極佈線111b之上且絕緣層102插於其間之半導體層113，及與半導體層113接觸且其端部與閘極佈線111b重疊之電極115a與電極115b。此外，形成絕緣層117以與閘極佈線111b重疊，並與電極115a與電極115b之端部之間的半導體層113接觸，且絕緣層119係形成於絕緣層117之上。

電極115b經由提供於絕緣層102中之接觸孔125，而連接至閘極佈線111b。此外，電極115b經由接觸孔126而連接至源極佈線60_1。絕緣層119係形成於絕緣層117及源極佈線60_1之上。

對做為電極115a與電極115b之導電膜而言，使用選自Ti、Mo、w、Al、Cr、Cu及Ta之元素、包括任一該些元素做為成分之合金、包括任一該些元素組合之合金等。導電膜不侷限於包括任一上述元素之單層膜，並可為二或更多層之堆疊層膜。

請注意，非線性元件170a與非線性元件170b在主要部分具有相同結構。非線性元件170b可具有與實施例1或2中所說明之像素部中薄膜電晶體相同結構。因此，本實施例中省略非線性元件170a及非線性元件170b之詳細說明。此外，可經由相同程序而於一基板上製造非線性元件170a與170b及上述薄膜電晶體。

參照圖11A及11B說明共同佈線之間的連接範例。請注意，圖11A為佈線及該佈線之間連接部的平面圖範例，及圖11B為沿圖11A中線R1-R2及線R3-R4之截面圖。

如上述，共同佈線45具有一種結構，其中閘極佈線45a及閘極佈線45b依此順序堆疊。共同佈線65具有與源極佈線60_1相同結構。換言之，共同佈線65具有一種結構，其中源極佈線65a及源極佈線65b依此順序堆疊；源極佈線65a係使用與源極佈線60_1a相同導電膜而予形成，且源極佈線65b係使用與源極佈線60_1b相同導電膜而予形成。

在連接部95中，共同佈線45與共同佈線65彼此電性連接。參照圖11B說明連接部95。共同佈線45與共同佈線65經由形成於絕緣層102a與102b、絕緣層117及絕緣層118中之接觸孔127，而彼此連接。

在連接部95中，具有包括具較Cu更高熔點之元素的導電材料之閘極佈線45b與源極佈線65a彼此連接，因而體現高度可靠連接。此外，使用包括Cu之導電材料形成閘極佈線45a與源極佈線65b，抑制共同佈線45與共同佈線65之佈線電阻增加。

共同連接部96係提供於像素部外部區域中，並電性連接至經提供而具面對共同連接部96且導電粒子(諸如鍍金之塑料粒子)插於其間之連接部的基板。參照圖11B說明於導電層之上形成共同連接部96之範例，在該導電層中閘極佈線45a與閘極佈線45b係依此順序堆疊。

共同連接部96電性連接至共同佈線45。在閘極佈線45a及閘極佈線45b依此順序堆疊之導電層上，形成電極115c，且絕緣層102a及102b插於其間，其並經由形成於絕緣層102a及102b中之接觸孔128而電性連接至導電層。此外，具有與共同佈線65相同結構之導電層66形成於電極115c之上，且絕緣層117及絕緣層118插於其間，其並經由形成於絕緣層117及絕緣層118中之接觸孔而電性連接至電極115c。

使用包括Cu之導電材料形成本實施例中範例所說明之連接至保護電路之閘極佈線45a及源極佈線60_1b，因而具有低佈線電阻。

藉由使用包括具較Cu更高熔點之元素的導電材料，諸如W、Ta、Mo、Ti或Cr，形成閘極佈線45b，以便接觸並覆蓋閘極佈線45a，可抑制閘極佈線45a之遷移，並可改進半導體裝置之可靠性。此外，藉由提供包括氮化矽之絕緣層做為包括Cu之閘極佈線45a之下或之上之絕緣層，以便包括Cu之閘極佈線45a可夾於其間或由絕緣層圍繞，可避免Cu從閘極佈線45a擴散。

本實施例中範例所說明之保護電路具有一種結構，其中非線性元件之第一端子(閘極)經由一接觸孔而直接連接至其第二端子(源極)或第三端子(汲極)。結果，僅一介面及一接觸孔形成用於一連接，較經由另一佈線層形成連接之狀況需較少數量之介面及接觸孔。

請注意，當連接所需之介面數量少時，可抑制電阻。此外，當連接所需之接觸孔數量少時，可抑制連接部所佔據之面積。

因此，可抑制本實施例中範例所說明之保護電路中連接電阻，造成保護電路的穩定操作。再者，由於僅使用一接觸孔而形成連接，可減少保護電路所佔據之面積，因而可減少顯示裝置之尺寸。

(實施例5)

在本實施例中，有關參照圖1A及1B之實施例1中所說明之顯示裝置，將說明閘極終端部7中閘極信號線端子及源極端子部8中源極信號線端子之結構範例。

圖12A1及12A2分別為閘極信號線端子之截面圖及平面圖。圖12A1為沿圖12A2中線C1-C2之截面圖。如圖12A1中所描繪，在閘極信號線端子中，絕緣層360形成於基板300之上；閘極佈線351a形成於絕緣層360之上；閘極佈線351b形成而覆蓋閘極佈線351a之端部；絕緣層361、絕緣層364及絕緣層365形成於閘極佈線351b之上；及透光導電層355形成於絕緣層365及閘極佈線351b之上。此處，閘極佈線351a及閘極佈線351b統稱為閘極佈線351，及閘極佈線351b做為閘極信號線端子之第一端子。此外，絕緣層361、364及365之端部定型，使得閘極佈線351b之端部暴露，並直接接觸透光導電層355。直接接觸做為第一端子之閘極佈線351b端部的透光導電層355，為做為輸入端子之連接終端電極。此處，可使用類似於實施例1及2中所說明之閘極佈線202、閘極佈線203及電極212的材料及方法，而分別形成閘極佈線351a、閘極佈線351b及透光導電層355。此外，可使用類似於實施例1及2中所說明之絕緣層201、絕緣層204、絕緣層208及絕緣層211的材料及方法，而分別形成絕緣層360、絕緣層361、絕緣層364及絕緣層365。

藉由使用包括Cu之導電材料形成閘極佈線351a，可減少閘極信號線端子中佈線電阻及來自閘極信號線端子之佈線。此外，藉由使用包括具較Cu更高熔點之元素的導電材料，諸如W、Ta、Mo、Ti或Cr，而形成閘極佈線351b，以便接觸並覆蓋閘極佈線351a，可抑制閘極佈線351a之遷移，及可改進半導體裝置之可靠性。此外，藉由提供包括氮化矽之絕緣層做為包括Cu之閘極佈線351a之下及之上之絕緣層，以便閘極佈線351a可夾於其間或由絕緣層圍繞，可避免Cu從閘極佈線351a擴散。

此外，圖12B1及12B2分別為源極信號線端子之截面圖及平面圖。圖12B1為沿圖12B2中線D1-D2之截面圖。如圖12B1中所描繪，在源極信號線端子中，絕緣層360及絕緣層361形成於基板300之上，電極352形成於絕緣層361之上，絕緣層364形成於電極352之上，源極佈線354a形成於絕緣層364之上，源極佈線354b形成於源極佈線354a之上，絕緣層365形成於源極佈線354b之上，及透光導電層355形成於絕緣層365及電極352之上。此處，源極佈線354a及源極佈線354b統稱為源極佈線354。此外，絕緣層364及365之端部定型，使得電極352之端部暴露，並直接接觸透光導電層355。絕緣層364中形成接觸孔，經此做為源極信號線端子之第二端子的電極352與源極佈線354彼此相連。直接接觸做為第二端子之電極352端部的透光導電層355，為做為輸入端子之連接終端電極。此處，可使用類似於實施例1及2中所說明之該對電極207a及207b、源極佈線209、源極佈線210及電極212之材料及方法，而分別形成電極352、源極佈線354a、源極佈線354b及透光導電層355。此外，可使用類似於實施例1及2中所說明之絕緣層201、絕緣層204、絕緣層208及絕緣層211之材料及方法，而分別形成絕緣層360、絕緣層361、絕緣層364及絕緣層365。

藉由使用包括Cu之導電材料形成源極佈線354b，可減少源極信號線端子中佈線電阻，及來自源極信號線端子之佈線。此外，藉由使用包括具較Cu更高熔點之元素的導電材料，諸如w、Ta、Mo、Ti或Cr，包括任一該些元素組合之合金，氮化鉭、氮化鈦、氮化鉬等，而形成源極佈線354a，以便接觸源極佈線354b，可抑制源極佈線354b之遷移，及可改進半導體裝置之可靠性。此外，藉由提供包括氮化矽之絕緣層，做為包括Cu之源極佈線354b之下及之上之絕緣層，以便源極佈線354b可夾於其間或由絕緣層圍繞，可避免Cu從源極佈線354b擴散。儘管圖12A1及12A2描繪一範例，其中為第一端子並包括於具有堆疊層結構之閘極佈線351中的閘極佈線351b，被連接至透光導電層355，做為輸入端子，本實施例不侷限於此。如圖13A1及13A2中所描繪，可使用一種結構，其中第一端子僅包括閘極佈線351a，且閘極佈線351a直接接觸透光導電層355。此處，圖13A1為沿圖13A2中線C1-C2之截面圖。

此外，儘管圖12B1及12B2描繪一範例，其中源極佈線354經由第二端子之電極352而連接至做為輸入端子之透光導電層355，本實施例不侷限於此。如圖13B1及13B2中所描繪，做為第二端子之源極佈線354中，源極佈線354b可直接接觸透光導電層355。此處，圖13B1為沿圖13B2中線D1-D2之截面圖。依據像素密度提供複數閘極佈線、源極佈線及電容器佈線。在端子部中，配置與閘極佈線相同電位之複數第一端子，與源極佈線相同電位之複數第二端子，與電容器佈線相同電位之複數第三端子等。每一端子之數量可為任一數量，且端子之數量可由從業者酌情決定。請注意，本實施例中所說明之結構可酌情與其他實施例中所說明之任一結構相組合。

(實施例6)

在本實施例中，下列將說明一範例，其中於基板上至少形成一些驅動電路及置於像素部中之薄膜電晶體。如實施例1及2中所說明，形成置於像素部中之薄膜電晶體。由於實施例1及2中所說明之薄膜電晶體為n通道TFT，於其上形成像素部中薄膜電晶體之基板上，形成驅動電路中包括n通道TFT之驅動電路。

圖18A描繪主動式矩陣顯示裝置之區塊圖範例。於顯示裝置中基板5300上提供像素部5301、第一掃描線驅動電路5302、第二掃描線驅動電路5303及信號線驅動電路5304。在像素部5301中，配置從信號線驅動電路5304延伸之複數信號線，及配置從第一掃描線驅動電路5302及第二掃描線驅動電路5303延伸之複數掃描線。請注意，各具有顯示元件之像素配置於掃描線與信號線交叉之區域，以形成矩陣。顯示裝置之基板5300經由諸如軟性印刷電路(FPC)之連接部，而連接至時序控制電路5305(亦稱為或控制IC)。

在圖18A中，於其上形成像素部5301之基板5300上，形成第一掃描線驅動電路5302、第二掃描線驅動電路5303及信號線驅動電路5304。因此，外部提供之驅動電路等之元件數量減少，使得以降低成本。此外，若驅動電路係由基板5300外部提供，佈線需延伸且佈線之連接數量將增加，但藉由於基板5300之上提供驅動電路，可減少佈線之連接數量。因此，可達成可靠性及產量改進。

請注意，例如時序控制電路5305供應第一掃描線驅動電路起始信號(GSP1)及掃描線驅動電路時脈信號(GCK1)予第一掃描線驅動電路5302。此外，例如時序控制電路5305供應第二掃描線驅動電路起始信號(GSP2)(亦稱為起始脈衝)及掃描線驅動電路時脈信號(GCK2)予第二掃描線驅動電路5303。再者，時序控制電路5305供應信號線驅動電路起始信號(SSP)、信號線驅動電路時脈信號(SCK)、視訊信號資料(資料，亦簡稱為視訊信號)、及閂鎖信號(LAT)予信號線驅動電路5304。每一時脈信號可為具不同相位之複數時脈信號，或可連同反相時脈信號(CKB)一起供應。請注意，可省略第一掃描線驅動電路5302及第二掃描線驅動電路5303其中之一。

圖18B描繪一種結構，其中具較低驅動頻率之電路(例如第一掃描線驅動電路5302及第二掃描線驅動電路5303)係形成於像素部5301形成處之基板5300上，及信號線驅動電路5304係形成於與像素部5301形成處之基板5300不同之基板上。基此結構，形成於基板5300上之驅動電路，可使用薄膜電晶體形成，其場效遷移率低於包括單晶半導體之電晶體。因而，可達成顯示裝置尺寸增加、步驟數量降低、成本降低及改進產量等。

實施例1及2中薄膜電晶體為n通道電晶體。圖19A及19B描繪使用n通道TFT形成之信號線驅動電路的結構及操作範例。

信號線驅動電路包括移位暫存器5601及切換電路5602。切換電路5602包括複數切換電路5602_1至5602_N(N為自然數)。切換電路5602_1至5602_N各包括複數薄膜電晶體5603_1至5603_k(k為自然數)。下列將說明薄膜電晶體5603_1至5603_k為n通道TFT之範例。

信號線驅動電路中連接關係係經由使用切換電路5602_1做為範例而予說明。電晶體5603_1至5603_k之第一端子分別連接至佈線5604_1至5604_k。電晶體5603_1至5603_k之第二端子分別連接至信號線S1至Sk。電晶體5603_1至5603_k之閘極連接至佈線5605_1。

移位暫存器5601具有經由連續輸出H位準信號(亦稱為H信號或高電源電位位準信號)予佈線5605_1至5605_N，而連續選擇切換電路5602_1至5602_N之功能。

切換電路5602_1具有控制佈線5604_1至5604_k與信號線S1至Sk之間導通狀態(第一端子與第二端子之間電氣連續性)之功能，即，控制佈線5604_1至5604_k之電位是否供應予信號線S1至Sk之功能。以此方式，切換電路5602_1做為選擇器。再者，電晶體5603_1至5603_k具有分別控制佈線5604_1至5604_k與信號線S1至Sk之間導通狀態之功能，即，分別供應佈線5604_1至5604_k之電位予信號線S1至Sk之功能。以此方式，每一薄膜電晶體5603_1至5603_k做為開關。

視訊信號資料(資料)被輸入至每一佈線5604_1至5604_k。視訊信號資料(資料)在許多情況下為相應於影像信號或影像資料之類比信號。

其次，參照圖19B中時序圖說明圖19A中信號線驅動電路之操作。圖19B描繪信號Sout_1至Sout_N及信號V資料_1至V資料_k之範例。信號Sout_1至Sout_N為從移位暫存器5601輸出之信號範例。信號V資料_1至V資料_k為輸入至佈線5604_1至5604_k之信號範例。請注意，顯示裝置中信號線驅動電路之一操作期間相應於一閘極選擇期間。例如，一閘極選擇期間被劃分為期間T1至TN。每一期間T1至TN為將視訊信號資料(資料)寫入所選擇列之像素的期間。

請注意，本實施例中圖式等中所描繪之每一結構中信號波形失真等有時是為求簡化而予誇張。因此，本實施例不需侷限於圖式等中所描繪之比例尺。

在期間T1至TN中，移位暫存器5601連續輸出H位準信號至佈線5605_1至5605_N。例如，在期間T1，移位暫存器5601輸出H位準信號至佈線5605_1。接著，薄膜電晶體5603_1至5603_k被開啟，使得佈線5604_1至5604_k及信號線S1至Sk被導通。此時，資料(S1)至資料(Sk)分別被輸入佈線5604_1至5604_k。資料(S1)至資料(Sk)經由薄膜電晶體5603_1至5603_k分別被寫入所選擇列中第一至第k行之像素。以此方式，在期間T1至TN中，視訊信號資料(資料)連續以k行被寫入所選擇列中之像素。

如上述，視訊信號資料(資料)以複數行被寫入像素，藉此可減少視訊信號資料(資料)之數量或佈線之數量。因此，可減少具外部電路之連接的數量。再者，藉由以複數行將視訊信號資料(資料)寫入像素，寫入時間可以延長，並可避免視訊信號資料(資料)的不充分寫入。

請注意，任何使用實施例3中薄膜電晶體形成之電路可用於移位暫存器5601及切換電路5602。在此狀況下，移位暫存器5601中所包括之所有電晶體可為n通道電晶體，或移位暫存器5601中所包括之所有電晶體可為p通道電晶體。

將參照圖20A至20D和圖21A及21B說明用於部分掃描線驅動電路及/或信號線驅動電路之移位暫存器之一實施例。

掃描線驅動電路包括移位暫存器。此外，掃描線驅動電路有時可包括位準移位器、緩衝器等。在掃描線驅動電路中，時脈信號(CK)及起始脈衝信號(SP)被輸入至移位暫存器，使得產生選擇信號。所產生之選擇信號經由緩衝器而被緩衝及放大，且結果信號被供應予相應掃描線。一線之像素中電晶體的閘極電極被連接至掃描線。由於一線之像素中電晶體必須同時被開啟，故使用可供應大量電流之緩衝器。

移位暫存器包括第一至第N脈衝輸出電路10_1至10_N(N為等於或大於3之自然數)(參照圖20A)。在圖20A中所描繪之移位暫存器中，第一時脈信號CK1、第二時脈信號CK2、第三時脈信號CK3及第四時脈信號CK4分別從第一佈線11、第二佈線12、第三佈線13及第四佈線14供應予第一至第N脈衝輸出電路10_1至10_N。起始脈衝SP1(第一起始脈衝)從第五佈線15輸入至第一脈衝輸出電路10_1。來自先前級之脈衝輸出電路的信號(該信號稱為先前級信號OUT(n-1)，其中n為大於或等於2並小於或等於N之自然數)，輸入至第二或後續級之第n脈衝輸出電路10_n(n為大於或等於2並小於或等於N之自然數)。來自下一級之後級之第三脈衝輸出電路10_3的信號，輸入至第一脈衝輸出電路10_1。類似地，來自下一級之後級之第(n+2)脈衝輸出電路10_(n+2)的信號(該信號稱為後續級信號OUT(n+2))，輸入至第二或後續級之第n脈衝輸出電路10_n。因此，各級之脈衝輸出電路輸出將輸入至後續級之脈衝輸出電路及/或先前級之前級之脈衝輸出電路的第一輸出信號(OUT(1)(SR)至OUT(N)(SR))，及將輸入至另一佈線等的第二輸出信號(OUT(1)至OUT(N))。請注意，如圖20A中所描繪，由於後續級信號OUT(n+2)未輸入至移位暫存器之最後兩級，第二起始脈衝SP2及第三起始脈衝SP3例如可分別從第六佈線16及第七佈線17輸入至最後兩級之脈衝輸出電路。另一方面，可使用於移位暫存器中額外產生之信號。例如，可使用一種結構，其中可提供未致力於輸出脈衝予像素部之第(N+1)脈衝輸出電路10_(N+1)及第(N+2)脈衝輸出電路10_(N+2)(該等電路亦稱為虛擬級)，使得於虛擬級中產生相應於第二起始脈衝(SP2)及第三起始脈衝(SP3)之信號。

請注意，時脈信號(CK)為一種信號，在H位準與L位準(亦稱為L信號或低電源電位位準信號)之間以規律間隔交替。此處，第一時脈信號(CK1)至第四時脈信號(CK4)連續延遲1/4週期。在本實施例中，脈衝輸出電路等之驅動係以第一至第四時脈信號(CK1)至(CK4)控制。請注意，時脈信號有時可稱為GCK或SCK，取決於時脈信號輸入哪一驅動電路，但在下列說明中，時脈信號稱為CK。

第一輸入端子21、第二輸入端子22及第三輸入端子23電性連接至第一至第四佈線11至14之任一。例如，在圖20A之第一脈衝輸出電路10_1中，第一輸入端子21電性連接至第一佈線11，第二輸入端子22電性連接至第二佈線12，及第三輸入端子23電性連接至第三佈線13。在第二脈衝輸出電路10_2中，第一輸入端子21電性連接至第二佈線12，第二輸入端子22電性連接至第三佈線13，及第三輸入端子23電性連接至第四佈線14。

第一至第N脈衝輸出電路10_1至10_N各包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26及第二輸出端子27(參照圖20B)。在第一脈衝輸出電路10_1中，第一時脈信號CK1被輸入至第一輸入端子21；第二時脈信號CK2被輸入至第二輸入端子22；第三時脈信號CK3被輸入至第三輸入端子23；起始脈衝被輸入至第四輸入端子24；後續級信號OUT(3)被輸入至第五輸入端子25；第一輸出端子26輸出第一輸出信號OUT(1)(SR)；及第二輸出端子27輸出第二輸出信號OUT(1)。

其次，將參照圖20C說明脈衝輸出電路之特定電路組態範例。

第一脈衝輸出電路10_1包括第一至第十一電晶體31至41(詳圖20C)。除了上述第一至第五輸入端子21至25、第一輸出端子26及第二輸出端子27外，信號或電源電位從供應第一高電源電位VDD之電源線51、供應第二高電源電位VCC之電源線52、及供應低電源電位VSS之電源線53，供應予第一至第十一電晶體31至41。圖20C中電源線之電源電位的關係如下：第一高電源電位VDD高於或等於第二高電源電位VCC，及第二高電源電位VCC高於第三低電源電位VSS。請注意，第一至第四時脈信號(CK1)至(CK4)各於H位準與L位準之間以規律間隔交替；H位準時脈信號為VDD及L位準時脈信號為VSS。藉由使電源線51之電位VDD高於電源線52之電位VCC，可降低應用於電晶體閘極電極之電位，而未影響操作；因而，可減少電晶體臨界值偏移，及可抑制惡化。

在圖20C中，第一電晶體31之第一端子電性連接至電源線51，第一電晶體31之第二端子電性連接至第九電晶體39之第一端子，及第一電晶體31之閘極電極電性連接至第四輸入端子24。第二電晶體32之第一端子電性連接至電源線53，第二電晶體32之第二端子電性連接至第九電晶體39之第一端子，及第二電晶體32之閘極電極電性連接至第四電晶體34之閘極電極。第三電晶體33之第一端子電性連接至第一輸入端子21，及第三電晶體33之第二端子電性連接至第一輸出端子26。第四電晶體34之第一端子電性連接至電源線53，及第四電晶體34之第二端子電性連接至第一輸出端子26。第五電晶體35之第一端子電性連接至電源線53，第五電晶體35之第二端子電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極，及第五電晶體35之閘極電極電性連接至第四輸入端子24。第六電晶體36之第一端子電性連接至電源線52，第六電晶體36之第二端子電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極，及第六電晶體36之閘極電極電性連接至第五輸入端子25。第七電晶體37之第一端子電性連接至電源線52，第七電晶體37之第二端子電性連接至第八電晶體38之第二端子，及第七電晶體37之閘極電極電性連接至第三輸入端子23。第八電晶體38之第一端子電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極，及第八電晶體38之閘極電極電性連接至第二輸入端子22。第九電晶體39之第一端子電性連接至第一電晶體31之第二端子及第二電晶體32之第二端子，第九電晶體39之第二端子電性連接至第三電晶體33之閘極電極及第十電晶體40之閘極電極，及第九電晶體39之閘極電極電性連接至電源線52。第十電晶體40之第一端子電性連接至第一輸入端子21，第十電晶體40之第二端子電性連接至第二輸出端子27，及第十電晶體40之閘極電極電性連接至第九電晶體39之第二端子。第十一電晶體41之第一端子電性連接至電源線53，第十一電晶體41之第二端子電性連接至第二輸出端子27，及第十一電晶體41之閘極電極電性連接至第二電晶體32之閘極電極及第四電晶體34之閘極電極。

在圖20C中，第三電晶體33之閘極電極、第十電晶體40之閘極電極及第九電晶體39之第二端子相連接部分稱為節點A。第二電晶體32之閘極電極、第四電晶體34之閘極電極、第五電晶體35之第二端子、第六電晶體36之第二端子、第八電晶體38之第一端子及第十一電晶體41之閘極電極相連接部分稱為節點B(詳圖21A)。

在圖21A中，顯示若圖20C中所描繪之脈衝輸出電路應用於第一脈衝輸出電路10_1，輸入至第一至第五輸入端子21至25和第一及第二輸出端子26及27或自其輸出之信號。

具體地，第一時脈信號CK1輸入至第一輸入端子21；第二時脈信號CK2輸入至第二輸入端子22；第三時脈信號CK3輸入至第三輸入端子23；起始脈衝輸入至第四輸入端子24；後續級信號OUT(3)輸入至第五輸入端子25；第一輸出端子26輸出第一輸出信號OUT(1)(SR)；及第二輸出端子27輸出第二輸出信號OUT(1)。

請注意，薄膜電晶體為具有閘極、汲極及源極之至少三端子的元件。薄膜電晶體具有包括形成於與閘極重疊之區域之通道區的半導體。可藉由控制閘極之電位，而控制於汲極與源極之間流動及通過通道區之電流。此處，由於薄膜電晶體之源極及汲極可依據薄膜電晶體之結構、操作狀況等而交換，難以定義何者為源極或汲極。因此，做為源極或汲極之區有時不稱為源極或汲極。在此狀況下，例如，該等區可稱為第一端子及第二端子。

圖21B為包括圖21A中所描繪之複數脈衝輸出電路的移位暫存器之時序圖。請注意，當移位暫存器包括於掃描線驅動電路中時，圖21B中期間61相應於垂直折回期間，及期間62相應於閘極選擇期間。

請注意，藉由提供第九電晶體39，其中如圖21A中所描繪，第二電源電位VCC應用於閘極，於自我啟動操作之前及之後提供下列優點。

無其中第二電源電位VCC應用於閘極電極之第九電晶體39，若節點A之電位經由自我啟動操作而上升，第一電晶體31之第二端子的源極之電位便上升至高於第一電源電位VDD之值。接著，第一電晶體31之第一端子，即電源線51側之端子變成做為第一電晶體31之源極。因此，在第一電晶體31中，應用高偏壓電壓，因而顯著壓力便施予閘極與源極之間及閘極與汲極之間，此可能造成電晶體惡化。藉由提供其中第二電源電位VCC應用於閘極電極之第九電晶體39，可避免第一電晶體31之第二端子的電位上升，同時節點A之電位經由自我啟動操作而上升。換言之，藉由提供第九電晶體39，可降低施予第一電晶體31之閘極與源極之間的負偏壓電壓位準。因而，本實施例中電路組態可減少施予第一電晶體31之閘極與源極之間的負偏壓電壓，使得可抑制因壓力造成之第一電晶體31惡化。

請注意，提供第九電晶體39，使得經由其第一端子及第二端子而連接於第一電晶體31之第二端子與第三電晶體33之閘極之間。請注意，當包括本實施例中複數脈衝輸出電路之移位暫存器包括於具有較掃描線驅動電路更多級之信號線驅動電路中時，便可省略第九電晶體39，此乃電晶體數量減少之優點。

請注意，當連接關係改變，使得從第三輸入端子23供應予第七電晶體37之閘極電極的時脈信號，及從第二輸入端子22供應予第八電晶體38之閘極電極的時脈信號，分別從第二輸入端子22及第三輸入端子23供應，移位暫存器將達成類似效果。在此狀況下，在圖21A所描繪之移位暫存器中，第七電晶體37及第八電晶體38的狀態改變，使得第七電晶體37及第八電晶體38為開啟，接著第七電晶體37為關閉及第八電晶體38為開啟，及接著第七電晶體37及第八電晶體38為關閉；因而，藉由第二輸入端子22及第三輸入端子23之電位下降，造成節點B電位下降，及第七電晶體37之閘極電極電位下降與第八電晶體38之閘極電極電位下降，兩度造成節點B電位下降。另一方面，在圖21A所描繪之移位暫存器中，若第七電晶體37及第八電晶體38的狀態改變，使得第七電晶體37及第八電晶體38為開啟，接著第七電晶體37為開啟及第八電晶體38為關閉，及接著第七電晶體37及第八電晶體38為關閉；由於第二輸入端子22及第三輸入端子23之電位下降而造成節點B電位下降，僅發生一次，其係由第八電晶體38之閘極電極電位下降造成。因此，下列連接關係較佳，其中時脈信號CK3係由第三輸入端子23供應予第七電晶體37之閘極電極，及時脈信號CK2係由第二輸入端子22供應予第八電晶體38之閘極電極。這是因為節點B之電位的改變次數減少，藉此可減少雜訊。

以此方式，於第一輸出端子26及第二輸出端子27之電位保持在L位準期間，H位準信號規律地供應予節點B；因而，可抑制脈衝輸出電路故障。

本實施例可酌情與其他實施例中所說明之任一結構相組合而予實施。

(實施例7)

藉由製造薄膜電晶體，及將薄膜電晶體用於像素部及驅動電路，可製造具顯示功能之半導體裝置(亦稱為顯示裝置)。再者，部分或全部包括薄膜電晶體之驅動電路，可形成於像素部形成處之基板上，藉此可獲得面板上系統。

顯示裝置包括顯示元件。顯示元件之範例包括液晶元件(亦稱為液晶顯示元件)及發光元件(亦稱為發光顯示元件)。於其分類上發光元件包括藉由電流或電壓控制亮度之元件，具體地於其分類上包括無機電致發光(EL)元件、有機EL元件等。此外，顯示裝置可包括顯示媒體，其對比係藉由電效應而改變，諸如電子墨水。

此外，顯示裝置包括面板，其中顯示元件是密封的及模組，其中包括控制器之IC等係安裝於面板上。此外，顯示裝置之製造程序中顯示元件完成前之一實施例的元件基板，經提供而具用以供應電流予每一複數像素中顯示元件之裝置。具體地，元件基板可處於僅顯示元件之像素電極(亦稱為像素電極層)形成之狀態，像素電極之導電膜形成但尚未蝕刻而形成像素電極之狀態，或任何其他狀態。

請注意，本說明書中顯示裝置係指影像顯示裝置或光源(包括照明裝置)。此外，於其分類上顯示裝置亦包括任一下列模組：附加諸如軟性印刷電路(FPC)之連接器、捲帶自動黏接(TAB)捲帶、或捲帶載體封裝(TCP)之模組；具有TAB捲帶或TCP之模組，其末端提供印刷佈線板；及具有積體電路(IC)之模組，其藉由將晶片安裝於玻璃(COG)法而直接安裝於顯示元件上。

將參照圖14A1、14A2及14B說明半導體裝置之一實施例之液晶顯示面板的外觀及截面。圖14A1及14A2為面板平面圖，其中薄膜電晶體4010、4011及液晶元件4013以密封劑4005密封於第一基板4001與第二基板4006之間。圖14B為沿圖14A1及14A2中線M-N之截面圖。

提供密封劑4005以便環繞提供於第一基板4001上之像素部4002及掃描線驅動電路4004。第二基板4006係提供於像素部4002及掃描線驅動電路4004之上。因此，像素部4002及掃描線驅動電路4004經由第一基板4001、密封劑4005及第二基板4006而與液晶層4008密封在一起。使用單晶半導體膜或多晶半導體膜而形成於個別準備之基板上之信號線驅動電路4003，係安裝於第一基板4001上與密封劑4005所環繞之區域不同之區域。

請注意，對於分別形成之驅動電路的連接方法並無特別限制，可使用COG法、引線鏈合法、TAB法等。圖14A1描繪一範例，其中信號線驅動電路4003係經由COG法安裝。圖14A2描繪一範例，其中信號線驅動電路4003係經由TAB法安裝。

提供於第一基板4001上之像素部4002及掃描線驅動電路4004包括複數薄膜電晶體。圖14B描繪包括於像素部4002中之薄膜電晶體4010，及包括於掃描線驅動電路4004中之薄膜電晶體4011，做為範例。絕緣層4020、4042及4021係提供於薄膜電晶體4010及4011之上。此外，絕緣層4043提供於第一基板4001之上，及絕緣層4044提供於薄膜電晶體之閘極電極之上。源極佈線4046提供於絕緣層4020之上，並經由形成於絕緣層4020中之接觸孔，而連接至薄膜電晶體4010之源極電極或汲極電極。

實施例1至3中所說明之任一薄膜電晶體可用做薄膜電晶體4010及4011。在本實施例中，薄膜電晶體4010及4011為n通道薄膜電晶體。

導電層4040係提供於與用於驅動電路之電晶體4011中半導體層的通道形成區重疊之部分絕緣層4021之上。導電層4040係提供於與半導體層的通道形成區重疊之位置，藉此可控制薄膜電晶體4011之臨界值電壓。此外，可降低BT試驗前後薄膜電晶體4011之臨界值電壓的改變量。導電層4040可具有與薄膜電晶體4011之閘極電極相同或不同之電位。導電層4040可做為第二閘極電極。另一方面，導電層4040之電位可為接地(GND)、0 V，或導電層4040可處於浮動狀態。

液晶元件4013中所包括之像素電極層4030電性連接至薄膜電晶體4010。液晶元件4013之相對電極層4031係提供於第二基板4006上。像素電極層4030、相對電極層4031及液晶層4008彼此重疊之部分，相應於液晶元件4013。請注意，像素電極層4030及相對電極層4031經提供而分別具有做為校準膜之絕緣層4032及絕緣層4033，液晶層4008夾於像素電極層4030與相對電極層4031之間，且絕緣層4032及4033插於其間。

請注意，透光基板可用做第一基板4001及第二基板4006；可使用玻璃、陶瓷或塑料。塑料可為強化玻璃纖維塑料(FRP)板、聚氯乙烯(PVF)膜、聚脂膜或丙烯酸樹脂膜。

隔件4035為藉由選擇蝕刻絕緣膜而獲得之柱狀隔件，經提供以控制像素電極層4030與相對電極層4031之間之距離(格間距)。另一方面，可將球形隔件用做隔件4035。相對電極層4031電性連接至形成於薄膜電晶體4010形成處之基板上的共同電位線。經由配置於使用共同連接部的一對基板之間的導電粒子，相對電極層4031及共同電位線可彼此電性連接。請注意，導電粒子係包括於密封劑4005中。

另一方面，可使用展現不需校準膜之藍相的液晶。藍相為一種液晶相位，其產生於膽固醇相改變為各向同性相，同時膽固醇液晶之溫度增加之前不久。由於藍相僅產生於窄的溫度範圍內，為改善溫度範圍，將包含5重量%或更高之手性劑的液晶成分用於液晶層4008。包括展現藍相之液晶及手性劑的液晶成分具有1 msec或更短之短暫回應時間，並為光學各向同性；因此，不需校準處理且視角相依性小。

請注意，除了透射液晶顯示裝置以外，本實施例亦可應用於半透射液晶顯示裝置。

儘管在液晶顯示裝置之範例中，偏光板係提供於基板的外部表面(在觀看者側)，而著色層及用於顯示元件之電極層係連續提供於基板的內部表面，但偏光板可提供於基板的內部表面。偏光板及著色層的堆疊層結構並不侷限於本實施例中之結構，可依據偏光板及著色層之材料或製造程序狀況而適當設定。

為減少由於薄膜電晶體之表面粗糙，絕緣層4021可用做平面化絕緣膜。對絕緣層4021而言，可使用耐熱有機材料，諸如聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺或環氧樹脂。有關該等有機材料之替代品，可使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等。請注意，絕緣層4021可藉由堆疊以該些材料形成之複數絕緣膜予以形成。

請注意，矽氧烷基樹脂相應於包括使用矽氧烷基材料做為啟動材料所形成Si-O-Si鍵之樹脂。矽氧烷基樹脂可包括有機基(例如烷基或芳基)或氟基，做為取代基。有機基可包括氟基。

形成絕緣層4021之方法並無特別限制。依據材料，絕緣層4021可藉由下列方法或裝置予以形成：方法諸如濺鍍法、SOG法、旋塗法、浸漬法、噴塗法或液低釋放法(例如噴墨法、網印或膠印)，或工具(設備)諸如刮膠刀、擠膠滾筒、簾式塗料器、刮刀塗布機等。當絕緣層4021之烘烤步驟與半導體層之退火結合時，可有效地製造半導體裝置。

像素電極層4030及相對電極層4031可由透光導電材料予以形成，諸如包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含鈦氧化物之氧化銦、包含鈦氧化物之氧化銦錫、氧化銦錫、氧化銦鋅或添加氧化矽之氧化銦錫。

包括導電高分子(亦稱為導電聚合物)之導電成分可用於像素電極層4030及相對電極層4031。使用導電成分形成之像素電極較佳地具有每平方10000歐姆或更低之片阻抗，及於550nm波長下70%或更高之透光率。此外，導電成分中所包括之導電高分子的電阻係數較佳地為0.1Ω‧cm或更低。

有關導電高分子，可使用所謂π-電子共軛導電聚合物。範例包括聚苯胺及其衍生物，聚吡咯及其衍生物，聚噻吩及其衍生物，及二或更多該些材料之共聚物等。

此外，各類信號及電位供應予個別形成之信號線驅動電路4003、掃描線驅動電路4004或來自FPC 4018之像素部4002。

使用與液晶元件4013中所包括之像素電極層4030相同導電膜形成連接終端電極4015。使用與薄膜電晶體4010及4011之源極及汲極電極層相同導電膜形成終端電極4016。

連接終端電極4015經由各向異性導電膜4019電性連接至FPC 4018中所包括之端子。

請注意，圖14A1、14A2及14B描繪範例，其中信號線驅動電路4003係個別形成並安裝於第一基板4001上；然而，本實施例並不侷限於此結構。掃描線驅動電路可個別形成並接著安裝，或僅部分信號線驅動電路或部分掃描線驅動電路可個別形成並接著安裝。

圖23描繪液晶顯示模組之範例，其係使用依據本說明書中所揭露之製造方法而製造之TFT基板2600，形成做為半導體裝置。

圖23描繪液晶顯示模組之範例，其中TFT基板2600及相對基板2601係以密封劑2602而彼此固定，且包括TFT等之像素部2603、包括液晶層之顯示元件2604及著色層2605係提供於基板之間，以形成顯示區。著色層2605需要執行顏色顯示。在紅綠藍(RGB)系統中，相應於紅色、綠色及藍色之著色層提供用於像素。偏光板2606、2607及擴散板2613提供於TFT基板2600及相對基板2601外部。光源包括冷陰極管2610及反射板2611。電路板2612經由軟性佈線板2609連接至TFT基板2600之佈線電路部2608，及包括外部電路，諸如控制電路或電源電路。偏光板及液晶層可堆疊且延遲板插於其間。

對液晶顯示模組而言，可使用扭轉向列(TN)模式、平面方向切換(IPS)模式、邊緣場切換(FFS)模式、多區域垂直排列(MVA)模式、圖像垂直調整(PVA)模式、軸對稱排列微型格(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反電液晶(AFLC)模式等。

經由上述步驟，可製造高度可靠液晶顯示面板做為半導體裝置。

藉由使用本說明書中所揭露之顯示裝置製造上述液晶顯示裝置，可使用包括Cu之導電材料而形成閘極佈線或源極佈線；因而可避免佈線電阻增加。因此，可達成液晶顯示裝置之操作速度增加及電力消耗降低，藉此可提供具有大螢幕或高解析度螢幕之液晶顯示裝置。

(實施例8)

在本實施例中，將說明電子紙做為半導體裝置之範例。

任一實施例1至4中所說明之薄膜電晶體可用於電子紙，其中電子墨水係由電性連接至切換元件之元件驅動。電子紙亦稱為電泳顯示裝置(電泳顯示)，其具有與普通紙相同的可讀性程度，具有較其他顯示裝置為低的電力消耗，並可製成形薄質輕。

電泳顯示可具有各式模式。電泳顯示包括分散於溶劑或溶解物中的複數微膠囊；每一微膠囊包含帶正電的第一粒子及帶負電的第二粒子。當電場應用於微膠囊時，微膠囊中粒子使以相對方向彼此移動，且僅顯示聚集在一側之粒子顏色。請注意，第一粒子或第二粒子包含色素，且無電場時不會移動。第一粒子及第二粒子具有不同顏色(可為無色)。

因而，電泳顯示利用所謂介電泳效應，藉此具高介電常數之物質移至高電場區。

其中上述微膠囊分散於溶劑中之溶液稱為電子墨水。電子墨水可印刷於玻璃、塑料、布料、紙等表面。此外，藉由使用濾色器或具有色素之粒子可達成顏色顯示。

此外，若複數個上述微膠囊適當配置於主動式矩陣基板上，使得夾於兩電極之間，主動式矩陣顯示裝置便完成，並藉由應用電場至微膠囊而實施顯示。例如，可使用以實施例1及2中所揭露之薄膜電晶體形成之主動式矩陣基板。

請注意，微膠囊中第一粒子及第二粒子可由任一下列材料形成：導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料、磁泳材料，或任一該些材料之複合材料。

圖22描繪主動式矩陣電子紙，做為半導體裝置之範例。用做半導體裝置之薄膜電晶體581可以類似於實施例1至3中所說明之薄膜電晶體的方式製造。

圖22中電子紙為使用扭球顯示系統之顯示裝置範例。扭球顯示系統係指一種方法，其中染成黑色及白色的每一球形粒子配置於用做顯示元件之電極層的第一電極層及第二電極層之間，並於第一電極層及第二電極層之間產生電位差，以控制球形粒子之方向，而執行顯示。

薄膜電晶體581形成於基板580之上，為底閘薄膜電晶體，並以與半導體層接觸之絕緣膜583覆蓋。絕緣層591形成於基板580之上。絕緣層592形成於薄膜電晶體之閘極電極之上。半導體層597形成於絕緣層592之上。薄膜電晶體581之源極電極582a與汲極電極582b形成於半導體層597之上。半導體層597、源極電極582a及汲極電極582b係以絕緣層583覆蓋。源極佈線599a及源極佈線599b形成於絕緣層583之上，並經由形成於絕緣層583中之接觸孔而連接至薄膜電晶體581之源極電極582a。形成絕緣層598以覆蓋源極佈線599a、源極佈線599b及薄膜電晶體581。

薄膜電晶體581之汲極電極582b經由形成於絕緣層585中之開口而接觸第一電極層587，藉此薄膜電晶體581電性連接至第一電極層587。在形成於基板596上之第一電極層587與第二電極層588之間，提供球形粒子589，各包括黑區590a、白區590b及填充液體環繞各區之腔室594。圍繞球形粒子589之空間填注諸如樹脂之填充劑595。第一電極層587相應於像素電極，且第二電極層588相應於共同電極。第二電極層588電性連接至與薄膜電晶體581相同基板上提供之共同電位線。基於使用共同連接部，第二電極層588可經由該對基板之間所提供之導電粒子而電性連接至共同電位線。

此外，可使用電泳元件取代扭球。使用具有約10 μm至200 μm直徑之微膠囊，其中透明液體、帶正電之白色微粒子及帶負電之黑色微粒子均裝入膠囊。在第一電極層與第二電極層之間所提供之微膠囊中，當第一電極層及第二電極層應用電場時，白色微粒子及黑色微粒子以相對方向移動，使得可顯示白色或黑色。使用此原理之顯示元件為電泳顯示元件，而包括電泳顯示元件之裝置一般稱為電子紙。電泳顯示元件具有高於液晶顯示元件之反射係數；因而不需要輔助光，電力消耗低，且可於黑暗處識別顯示部。此外，當電力未供應予顯示部時，可維持已顯示之影像。因此，當具有顯示功能之半導體裝置(此可簡單地稱為顯示裝置或具顯示裝置之半導體裝置)未連接至電波源時，可儲存已顯示之影像。

經由上述步驟，可製造高度可靠電子紙，做為半導體裝置。

藉由使用實施例1至3中所說明之顯示裝置製造上述電子紙，可使用包括Cu之導電材料而形成閘極佈線或源極佈線；因而可避免佈線電阻增加。因此，可達成電子紙之操作速度增加及電力消耗降低，藉此可提供具有大螢幕或高解析度螢幕之電子紙。

(實施例9)

將說明做為半導體裝置之發光顯示裝置之範例。做為顯示裝置中所包括之顯示元件，有關顯示裝置之顯示元件，此處說明使用電致發光之發光元件。使用電致發光之發光元件係依據發光材料為有機化合物或無機化合物予以分類。通常，前者稱為有機EL元件，後者稱為無機EL元件。

在有機EL元件中，藉由將電壓應用於發光元件，電子及電洞分別自一對電極注入包含發光有機化合物之層中，且電流流動。接著，該些載子(電子及電洞)重新組合，因而發光有機化合物被激勵。當發光有機化合物從被激勵狀態緩和至接地狀態，藉此發光。由於該等機構，此發光元件稱為電流激勵發光元件。

無機EL元件依據其元件結構而區分為分散型無機EL元件及薄膜無機EL元件。分散型無機EL元件具有發光層，其中發光材料之粒子分散於黏合劑中，且其發光機構為使用供體位準及受體位準之供體-受體重組型發光。薄膜無機EL元件具有一結構，其中發光層夾於電介質層之間，電介質層進一步夾於電極之間，且其發光機構為使用金屬離子之內殼層電子躍遷的侷限型發光。請注意，此處說明係使用有機EL元件做為發光元件。

圖16描繪像素結構範例，做為可藉由數字鐘灰階法驅動之半導體裝置範例。

將說明可應用之像素的結構及操作，該像素可藉由數字鐘灰階驅動而予驅動。在本範例中，一像素包括兩個n通道電晶體。

像素6400包括開關電晶體6401、用於驅動發光元件之電晶體6402、發光元件6404及電容器6403。開關電晶體6401之閘極連接至掃描線6406，開關電晶體6401之第一電極(源極電極及汲極電極之一)連接至信號線6405，及開關電晶體6401之第二電極(源極電極及汲極電極之另一)連接至用於驅動發光元件之電晶體6402之閘極。用於驅動發光元件之電晶體6402之閘極經由電容器6403連接至電源線6407，用於驅動發光元件之電晶體6402的第一電極連接至電源線6407，及用於驅動發光元件之電晶體6402的第二電極連接至發光元件6404之第一電極(像素電極)。發光元件6404之第二電極相應於共同電極6408。共同電極6408電性連接至相同基板上提供之共同電位線。

請注意，發光元件6404之第二電極(共同電極6408)設定為低電源電位。請注意，低電源電位為低於供應予電源線6407之高電源電位之電位。例如，接地(GND)或0 V可設定做為低電源電位。高電源電位與低電源電位之間電位差應用於發光元件6404，使得電流流經發光元件6404，藉此發光元件6404發光。因而，設定每一電位，使得高電源電位與低電源電位之間電位差大於或等於發光元件6404之前向臨界值電壓。

當用於驅動發光元件之電晶體6402之閘極電容用做電容器6403之代用品時，電容器6403可予省略。用於驅動發光元件之電晶體6402之閘極電容可形成於通道區與閘極電極之間。

此處，若使用電壓-輸入、電壓-驅動方法，視訊信號被輸入至用於驅動發光元件之電晶體6402的閘極，使得用於驅動發光元件之電晶體6402處於完全開啟或關閉。即，用於驅動發光元件之電晶體6402是在線性區作業，因而高於電源線6407電壓之電壓便應用於用於驅動發光元件之電晶體6402的閘極。請注意，高於或等於電源線電壓與用於驅動發光元件之第V電晶體6402電壓之總和的電壓應用於信號線6405。

若使用類比灰階驅動法取代數字鐘灰階驅動法，便可藉由以不同方式輸入信號而使用圖16中相同像素結構。

若使用類比灰階法，高於或等於發光元件6404之前向電壓與用於驅動發光元件之電晶體6402的電壓V_th之總和的電壓應用於用於驅動發光元件之電晶體6402的閘極。發光元件6404之前向電壓係指獲得所需亮度之電壓，其大於至少前向臨界值電壓。藉由輸入視訊信號使得用於驅動發光元件之電晶體6402在飽和區操作，電流可供應予發光元件6404。為使用於驅動發光元件之電晶體6402在飽和區操作，將電源線6407之電位設定高於用於驅動發光元件之電晶體6402的閘極電位。當使用類比視訊信號時，依據視訊信號可饋送電流予發光元件6404，並執行類比灰階驅動。

請注意，像素結構不限於圖16中所描繪者。例如，圖16中像素可進一步包括開關、電阻器、電容器、電晶體及邏輯電路等。

其次，將參照圖17A至17C說明發光元件之結構。此處，將使用驅動TFT為n通道TFT之範例說明像素之截面結構。可以類似於實施例1至3之任一中所說明之薄膜電晶體的方式，製造用於驅動發光元件之TFT 7001、7011及7021，其係用於圖17A至17C中所描繪之半導體裝置。

為提取發光元件發射之光，至少陽極及陰極之一需透光。形成於與薄膜電晶體相同基板上之發光元件存在下列結構：頂部發射結構，其中光係經由相對於基板之表面予以提取；底部發射結構，其中光係經由基板之表面予以提取；及雙重發射結構，其中光係經由相對於基板之表面及基板之表面予以提取。像素結構可應用於具有任一該些發射結構之發光元件。

其次，將參照圖17A說明具有底部發射結構之發光元件。

像素之截面圖，其中用於驅動發光元件之TFT 7011為n型，且光係從發光元件7012發射至陰極7013側。在圖17A中，電性連接至用於驅動發光元件之TFT 7011的透光導電膜7017，其上形成發光元件7012之陰極7013，且EL層7014及陽極7015依此順序堆疊於陰極7013之上。絕緣層7031形成於基板之上。絕緣層7032形成於用於驅動發光元件之TFT 7011的閘極電極之上。絕緣層7037及絕緣層7039形成於用於驅動發光元件之TFT 7011的源極電極及汲極電極之上。源極佈線7018a及源極佈線7018b形成於絕緣層7037之上，並經由形成於絕緣層7037中之接觸孔，而連接至用於驅動發光元件之TFT 7011的源極電極。請注意，透光導電膜7017經由形成於保護絕緣層7035、塗覆層7034、濾色層7033、絕緣層7039及絕緣層7037中之接觸孔，而電性連接至用於驅動發光元件之TFT 7011的汲極電極。

有關透光導電膜7017，可使用下列各透光導電膜：例如包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含鈦氧化物之氧化銦、包含鈦氧化物之氧化銦錫、氧化銦錫、氧化銦鋅、或添加氧化矽之氧化銦錫。

任何各類材料可用於陰極7013。具體地，陰極7013較佳地使用具有低功函數之材料形成，諸如鹼金屬(諸如Li或Cs)；鹼土金屬(諸如Mg、Ca或Sr)；包含任一該些金屬之合金(例如Mg：Ag或Al:Li)；稀土金屬(諸如Yb或Er)等。在圖17A中，設定陰極7013之厚度使得以透光(較佳地，約5nm至30nm)。例如，具20nm厚度之鋁膜做為陰極7013。

請注意，透光導電膜及鋁膜可堆疊並選擇性蝕刻而形成透光導電膜7017及陰極7013；在此狀況下，透光導電膜7017及陰極7013較佳地使用相同遮罩蝕刻。

陰極7013之周邊部覆以分割區7019。分割區7019之形成可使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷。特別較佳的是使用光敏樹脂材料而形成分割區7019，以於陰極7013具有開口，使得開口之側壁形成為具持續曲率之傾斜表面。若將光敏樹脂材料用於分割區7019，形成抗蝕罩之步驟便可省略。

形成於陰極7013及分割區7019上之EL層7014可使用單層或複數層堆疊而予形成。當EL層7014係使用複數層堆疊形成時，EL層7014係藉由電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依序堆疊於陰極7013之上而予形成。請注意，並不需要提供所有該些層。

堆疊順序不侷限於上述，且電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層可依序堆疊於陰極7013之上。然而，從電力消耗觀點，較佳的是電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依序堆疊於陰極7013之上，因為可減少電力消耗。

有關形成於EL層7014上之陽極7015，可使用各式材料，並較佳地使用例如具有高功函數之材料，諸如氮化鈦、氮化鋯、Ti、W、Ni、Pt或Cr；或諸如ITO、IZO或ZnO之透光導電材料。此外，阻光膜7016為提供於陽極7015之上的例如阻擋光之金屬或反射光之金屬。在本實施例中，ITO膜用做陽極7015及Ti膜用做阻光膜7016。

發光元件7012相應於EL層7014夾於陰極7013與陽極7015之間之區域。在圖17A中所描繪之元件結構中，如箭頭所示，光從發光元件7012發射至陰極7013側。

請注意，透光導電膜用做圖17A中所描繪之閘極電極之範例；因而，光從發光元件7012發射，通過濾色層7033而向外部發射。

濾色層7033可藉由諸如噴墨法之液滴釋放法、印刷法、使用光刻技術之蝕刻法等予以形成。

濾色層7033覆以塗覆層7034，並進一步覆以保護絕緣層7035。請注意，儘管在圖17A中塗覆層7034具有薄厚度，但塗覆層7034具有平面化濾色層7033所造成不平坦之功能。

形成於保護絕緣層7035、塗覆層7034、濾色層7033、絕緣層7037及絕緣層7039中並抵達汲極電極之接觸孔，經定位而與分割區7019重疊。在圖17A中，接觸孔抵達彼此重疊之汲極電極及分割區7019，藉此可改進孔徑比。

其次，將參照圖17B說明具有雙重發射結構之發光元件。

在圖17B中，發光元件7022之陰極7023形成於電性連接至用於驅動發光元件之TFT 7021的透光導電膜7027之上，且EL層7024及陽極7025依此順序堆疊於陰極7023之上。絕緣層7041形成於基板之上。絕緣層7024形成於用於驅動發光元件之TFT 7021的閘極電極之上。絕緣層7047及絕緣層7049形成於用於驅動發光元件之TFT 7021的源極電極及汲極電極之上。源極佈線7028a及源極佈線7028b形成於絕緣層7047之上，並經由形成於絕緣層7047中之接觸孔，而連接至用於驅動發光元件之TFT 7021的源極電極。請注意，透光導電膜7027經由形成於保護絕緣層7045、塗覆層7044、濾色層7043、絕緣層7049及絕緣層7047中之接觸孔，而電性連接至用於驅動發光元件之TFT 7021的汲極電極。

有關透光導電層7027，可使用下列透光導電膜：例如氧化鎢之氧化銦、包括氧化鎢之氧化銦鋅、包括鈦氧化物之氧化銦、包括鈦氧化物之氧化銦錫、氧化銦錫、氧化銦鋅、或添加氧化矽之氧化銦錫。

任何各類材料可用於陰極7023。具體地，陰極7023較佳地使用具有低功函數之材料形成，諸如鹼金屬(諸如Li或Cs)；鹼土金屬(諸如Mg、Ca或Sr)；包含任一該些金屬之合金(例如Mg：Ag或Al:Li)；稀土金屬(諸如Yb或Er)等。在本實施例中，設定陰極7023之厚度使得以透光(較佳地，約5nm至30nm)。例如，具20nm厚度之鋁膜做為陰極7023。

請注意，可堆疊透光導電膜及鋁膜並選擇地蝕刻，而形成透光導電層7027及陰極7023；在此狀況下，透光導電膜7027及陰極7023可較佳地使用相同抗蝕罩蝕刻。

陰極7023之周邊部覆以分割區7029。分割區7029之形成可使用聚醯亞胺、丙烯酸、聚醯胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷。特別較佳的是使用光敏材料而形成分割區7029，以於陰極7023具有開口，使得開口之側壁形成為具持續曲率之傾斜表面。若將光敏樹脂材料用於分割區7029，形成抗蝕罩之步驟便可省略。

形成於陰極7023及分割區7029上之EL層7024可使用單層或複數層堆疊而予形成。當EL層7024係使用複數層堆疊形成時，EL層7024藉由電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依序堆疊於陰極7023之上而予形成。請注意，並不需要提供所有該些層。

堆疊順序不侷限於上述，且電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層可依序堆疊於陰極7023之上。然而，從電力消耗觀點，電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依序堆疊於陰極7023之上，因可減少電力消耗，因而較佳。

有關形成於EL層7024上之陽極7025，可使用各式材料，且較佳地使用具有高功函數之材料，例如ITO、IZO或ZnO之透光導電材料。在本實施例中，包含氧化矽之ITO膜用做陽極7025。

發光元件7022相應於EL層7024夾於陰極7023與陽極7025之間的區域。在圖17B中所描繪之元件結構中，如箭頭所示，光從發光元件7022發射至陽極7025側及陰極7013側。

請注意，透光導電膜用做圖17B中所描繪之閘極電極層之範例；因而，光從發光元件7022發射至陰極7023，通過濾色層7043而向外部發射。

濾色層7043可藉由諸如噴墨法之液滴釋放法、印刷法、使用光刻技術之蝕刻法等予以形成。

濾色層7043覆以塗覆層7044，並進一步覆以保護絕緣層7045。

形成於保護絕緣層7045、塗覆層7044、濾色層7043、絕緣層7047及7049中並抵達汲極電極之接觸孔，經定位而與分割區7029重疊。接觸孔抵達彼此重疊之汲極電極及分割區7029，藉此陽極7025側之孔徑比可概與陰極7023側之孔徑比相同。

請注意，當使用具有雙重發射結構之發光元件，並於二顯示表面上執行全彩顯示時，來自陽極7025側之光便不通過濾色層7043；因此，較佳地於陽極7025上提供具另一濾色層之密封基板。

將參照圖17C說明具有頂部發射結構之發光元件。

圖17C為像素之截面圖，其中用於驅動發光元件之TFT 7001為n通道TFT，且光係從發光元件7002發射至陽極7005側。在圖17C中，形成發光元件7002之陰極7003，其電性連接至用於驅動發光元件之TFT 7001，且EL層7004及陽極7005依此順序堆疊於陰極7003之上。絕緣層7051形成於基板之上。絕緣層7052形成於用於驅動發光元件之TFT 7001的閘極電極之上。絕緣層7057及絕緣層7059形成於用於驅動發光元件之TFT 7001的源極電極及汲極電極之上。源極佈線7008a及源極佈線7008b形成於絕緣層7057之上，並經由形成於絕緣層7057中之接觸孔，而連接至用於驅動發光元件之TFT 7001的源極電極。請注意，陰極7003經由形成於絕緣層7057及7059中之接觸孔，而電性連接至用於驅動發光元件之TFT 7001的汲極電極。

任何各類材料可用於形成陰極7003。具體地，陰極7003較佳地使用具有低功函數之材料，諸如鹼金屬(諸如Li或Cs)；鹼土金屬(諸如Mg、Ca或Sr)；包含任一該些金屬之合金(例如Mg:Ag或Al:Li)；稀土金屬(諸如Yb或Er)等。

陰極7003之周邊部覆以分割區7009。分割區7009之形成可使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷。特別較佳的是使用光敏樹脂材料而形成分割區7009，以於陰極7003之上具有開口，使得開口之側壁形成為具持續曲率之傾斜表面。若將光敏樹脂材料用於分割區7009，形成抗蝕罩之步驟便可省略。

形成於陰極7003及分割區7009上之EL層7004可使用單層或複數層堆疊而予形成。當EL層7004係使用複數層堆疊形成時，EL層7004係藉由依序堆疊電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層於陰極7003之上，而予形成。請注意，並不需要提供所有該些層。

堆疊順序不侷限於上述，且電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層可依序堆疊於陰極7003之上。若該些層依此順序堆疊，陰極7003可做為陽極。

在圖17C中，電洞注入層、電洞傳遞層、發光層、電子傳遞層及電子注入層依序堆疊於堆疊膜之上，其中依序堆疊鈦膜、鋁膜及鈦膜，且其上形成Mg:Ag合金薄膜及ITO之堆疊層。

然而，從電力消耗觀點，電子注入層、電子傳遞層、發光層、電洞傳遞層及電洞注入層依序堆疊於陰極7003之上，因其可減少電力消耗，因而較佳。

陽極7005係使用透光之透光導電材料形成，可使用下列透光導電膜，例如包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含鈦氧化物之氧化銦、包含鈦氧化物之氧化銦錫、氧化銦錫、氧化銦鋅、添加氧化矽之氧化銦錫等。

發光元件7002相應於EL層7004夾於陰極7003與陽極7005之間之區域。在圖17C中所描繪之像素中，如箭頭所示，光從發光元件7002發射至陽極7005側。

在圖17C中，用於驅動發光元件之TFT 7001之汲極電極層經由形成於絕緣層7057及7059中之接觸孔，電性連接至陰極7003。對平面化絕緣層7053而言，可使用有機材料形成，諸如聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺或環氧樹脂。有關該等有機材料之替代品，較佳地使用低介電常數材料(低k材料)、矽氧烷基樹脂、磷矽酸玻璃(PSG)、摻雜硼磷的矽玻璃(BPSG)等。請注意，平面化絕緣層7053可藉由堆疊該些材料組成之複數絕緣膜予以形成。依據材料，可藉由下列方法或裝置而形成平面化絕緣層7053：方法諸如濺鍍法、SOG法、旋塗法、浸漬法、噴塗法或液低釋放法(例如噴墨法、網印或膠印)，或工具(裝備)諸如刮膠刀、擠膠滾筒、簾式塗料器、刮刀塗布機等。保護絕緣層7055係形成於平面化絕緣層7053之上。

提供分割區7009以便絕緣陰極7003及鄰近像素之陰極。分割區7009之形成可使用聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷。特別較佳的是使用光敏樹脂材料而形成分割區7009，以於陰極7003之上具有開口，使得開口之側壁形成為具持續曲率之傾斜表面。若將光敏樹脂材料用於分割區7009，形成抗蝕罩之步驟便可省略。

在圖17C所描繪之結構中，當執行全彩顯示時，例如，發光元件7002用做綠色發光元件，鄰近發光元件7002之發光元件之一用做紅色發光元件，及其他發光元件用做藍色發光元件。另一方面，可全彩顯示之發光顯示裝置可使用四類發光元件予以製造，其包括白色發光元件以及該三類發光元件。

在圖17C之結構中，可全彩顯示之發光顯示裝置可以一種方式製造，即所配置的所有複數發光元件為白色發光元件，以及具有濾色器等之密封基板，提供於發光元件7002之上。當展現諸如白色之單色的材料形成，並接著組合濾色器或顏色轉換層時，可執行全彩顯示。

不用說，亦可以單色光發射執行顯示。例如，可使用白光發射形成發光系統，或可使用單色發光形成區域多彩發光裝置。

若有需要，可提供光學膜，諸如包括圓偏光板之偏光膜。

儘管此處說明有機EL元件做為發光元件，可替代地提供無機EL元件做為發光元件。

儘管已說明之範例其中控制發光元件之驅動的薄膜電晶體(用於驅動發光元件之TFT)電性連接至發光元件，但可使用一種結構，其中用於電流控制之TFT連接至用於驅動發光元件之TFT與發光元件之間。

當結構不具發光元件或分割區時，本實施例可應用於液晶顯示裝置。液晶顯示裝置之範例於圖37中描繪。

在圖37中，提供電性連接至驅動TFT 7061之透光導電膜7067。絕緣層7071形成於基板之上。絕緣層7072形成於驅動TFT 7061之閘極電極之上。絕緣層7077及絕緣層7079形成於驅動TFT 7061之源極電極及汲極電極之上。源極佈線7068a及源極佈線7068b形成於絕緣層7077之上，並經由形成於絕緣層7077中之接觸孔而連接至驅動TFT 7061之源極電極。透光導電膜7067經由形成於絕緣層7077及絕緣層7079中之接觸孔而電性連接至驅動TFT 7061之汲極電極。

有關透光導電膜7067，可使用下列之透光導電膜，例如包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含鈦氧化物之氧化銦、包含鈦氧化物之氧化銦錫、氧化銦錫、氧化銦鋅、或添加氧化矽之氧化銦錫。

請注意，在圖37中，光從背光等發射，通過濾色層7063，並向外部發射。濾色層7063可藉由諸如噴墨法之液滴釋放法、印刷法、使用光刻技術之蝕刻法等予以形成。

濾色層7063覆以塗覆層7064，並進一步覆以保護絕緣層7065。請注意，儘管在圖37中塗覆層7064具有薄厚度，但塗覆層7064具有平面化濾色層7063所造成不平坦之功能。

藉由於透光導電膜7067上提供液晶層，該結構可應用於液晶顯示裝置。

將參照參照圖15A及15B說明半導體裝置之一實施例之發光顯示面板(亦稱為發光面板)的外觀及截面。圖15A為面板平面圖，其中形成於第一基板上之薄膜電晶體及發光元件以密封劑密封於第一基板與第二基板之間。圖15B為沿圖15A中線H-I之截面圖。

提供密封劑4505以便環繞提供於第一基板4501上之像素部4502、信號線驅動電路4503a與4503b、及掃描線驅動電路4504a與4504b。此外，第二基板4506係提供於像素部4502、信號線驅動電路4503a與4503b、及掃描線驅動電路4504a與4504b之上。因此，像素部4502、信號線驅動電路4503a與4503b、及掃描線驅動電路4504a與4504b藉由第一基板4501、密封劑4505及第二基板4506而連同填充劑4507密封在一起。較佳的是面板因而以保護膜(諸如複合膜或紫外線固化樹脂膜)或具高氣密性及低脫氣之覆蓋材料封裝(密封)，使得像素部4502、信號線驅動電路4503a與4503b、及掃描線驅動電路4504a與4504b不暴露於外部空氣。

形成於第一基板4501上之像素部4502、信號線驅動電路4503a與4503b、及掃描線驅動電路4504a與4504b各包括複數薄膜電晶體。圖15B中描繪像素部4502中所包括之薄膜電晶體4510及信號線驅動電路4503a中所包括之薄膜電晶體4509，做為範例。絕緣層4541及4543提供於薄膜電晶體4509及4510之上，及絕緣層4544提供於薄膜電晶體4510之上。此外，絕緣層4545提供於第一基板4501之上，及絕緣層4546提供於薄膜電晶體之閘極電極之上。源極佈線4548提供於絕緣層4541之上，並經由形成於絕緣層4541中之接觸孔而連接至薄膜電晶體4510之源極電極。

實施例1至3中所說明之任一薄膜電晶體可用做薄膜電晶體4509及4510。在本實施例中，薄膜電晶體4509及4510為n通道薄膜電晶體。

導電層4540係提供於絕緣層4543之一部分之上，其與用於驅動電路之薄膜電晶體4509中半導體層之通道形成區重疊。導電層4540係提供於與半導體層之通道形成區重疊的位置，藉此可控制薄膜電晶體4509之臨界值電壓。此外，可減少BT測試前後薄膜電晶體4509之臨界值電壓的改變量。導電層4540之電位可與薄膜電晶體4509之閘極電極之電位相同或不同。導電層4540亦可做為第二閘極電極。另一方面，導電層4540之電位可為GND或0 V，或導電層4540可處於浮動狀態。

絕緣層4544經形成而做為平面化絕緣膜。可使用類似於實施例7中所說明之絕緣層4021的材料及方法而形成絕緣層4544。此處，丙烯酸樹脂被用於絕緣層。

再者，代號4511表示發光元件。第一電極層4517為發光元件4511中所包括之像素電極，電性連接至薄膜電晶體4510之源極電極或汲極電極。請注意，儘管在本實施例中發光元件4511具有堆疊層結構，包括第一電極層4517、電致發光層4512及第二電極層4513，但發光元件4511之結構不侷限於此。依據例如從發光元件4511提取之光的方向，發光元件4511之結構可酌情改變。

分割區4520係使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷而予形成。特別較佳的是使用光敏材料而形成分割區4520，並於第一電極層4517之上形成開口，使得開口之側壁形成為具持續曲率之傾斜表面。

電致發光層4512可以單層或複數層堆疊而形成。

保護膜可形成於第二電極層4513及分割區4520之上，以避免氧、氫、濕氣、二氧化碳等進入發光元件4511。有關保護膜，可形成氮化矽膜、氮氧化矽膜、DLC膜等。

此外，各類信號及電位從FPC 4518a及4518b供應予信號線驅動電路4503a及4503b、掃描線驅動電路4504a及4504b、或像素部4502。

使用用於發光元件4511中所包括之第一電極層4517的相同導電膜而形成連接終端電極4515。使用用於薄膜電晶體4509及4510中所包括之源極及汲極電極的相同導電膜而形成終端電極4516。

連接終端電極4515經由各向異性導電膜4519電性連接至FPC 4518a中所包括之端子。

置於從發光元件4511提取光之方向的第二基板需具有透光屬性。在此狀況下，使用諸如玻璃板、塑料板、聚脂膜或丙烯酸樹脂膜之透光材料。

有關填充劑4507，可使用紫外線固化樹脂或熱固性樹脂以及諸如氮或氬之惰性氣體。例如，可使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂樹脂、矽樹脂、聚乙烯醇縮丁醛(PVB)或乙烯醋酸乙烯酯(EVA)。例如，氮可用做填充劑。

當需要時，諸如偏光板、圓偏光板(包括橢圓偏光板)、延遲板(四分之一波板或半波板)或濾色器等光學膜，可酌情提供於發光元件之發光表面。此外，偏光板或圓偏光板可提供具防反射膜。例如，可執行防眩光處理，藉此反射光可藉由投影而擴散並於表面上降低，以致降低眩光。

有關信號線驅動電路4503a與4503b及掃描線驅動電路4504a與4504b，可安裝藉由使用單晶半導體膜或多晶半導體膜於個別準備之基板上形成之驅動電路。另一方面，僅信號線驅動電路或其一部分，或僅掃描線驅動電路或其一部分，可個別形成及接著安裝。此結構不侷限於圖15A及15B中描繪之結構。

經由上述步驟，可製造高度可靠發光顯示裝置(顯示面板)做為半導體裝置。

藉由使用本說明書中所揭露之顯示裝置製造上述發光顯示裝置，可使用包括Cu之導電材料而形成閘極佈線或源極佈線；因而可避免佈線電阻增加。因此，可達成發光顯示裝置之操作速度增加及電力消耗降低，藉此可提供具有大螢幕或高解析度螢幕之發光顯示裝置。

(實施例10)

本說明書中所揭露之半導體裝置可應用於電子紙。電子紙可用於所有領域顯示資訊之電子裝置。例如，電子紙可應用於電子書閱讀器(電子書)、海報、諸如火車之車廂廣告，或諸如信用卡之各類卡的顯示。圖24A、24B及圖25描繪電子裝置之範例。

圖24A描繪使用電子紙之海報2631。若廣告媒體為印刷紙，廣告係經由手來更換；然而，當使用電子紙時，廣告顯示可於短時間內改變。此外，可獲得無顯示缺點之穩定影像。請注意，海報可用於無線傳輸及接收資料。

藉由使用本說明書中所揭露之顯示裝置製造海報2631，可使用包括Cu之導電材料而形成閘極佈線或源極佈線；因而可避免佈線電阻增加。因此，可達成顯示裝置之操作速度增加及電力消耗降低，藉此可提供具有大螢幕或高解析度螢幕之海報2631。

圖24B描繪諸如火車之車廂中廣告2632。若廣告媒體為印刷紙，廣告係經由手來更換；然而，當使用電子紙時，便可於短時間內改變廣告顯示，無需大量人力。此外，可獲得無顯示缺點的穩定影像。請注意，車廂廣告可用於無線傳輸及接收資料。

藉由使用本說明書中所揭露之顯示裝置製造車廂廣告2632，可使用包括Cu之導電材料而形成閘極佈線或源極佈線；因而可避免佈線電阻增加。因此，可達成顯示裝置之操作速度增加及電力消耗降低，藉此可提供具有大螢幕或高解析度螢幕之車廂廣告2632。

圖25描繪電子書閱讀器之範例。例如，電子書閱讀器2700包括外殼2701及外殼2703之兩外殼。外殼2701及外殼2703係以絞鏈2711結合，使得電子書閱讀器2700可沿絞鏈2711而開啟或關閉。基於該等結構，電子書閱讀器2700可如同紙本書籍般掌握。

顯示部2705及顯示部2707分別倂入外殼2701及外殼2703。顯示部2705及顯示部2707可顯示一影像或不同影像。若顯示部2705及顯示部2707顯示不同影像，例如，在右側之顯示部(圖25中顯示部2705)可顯示正文，及左側之顯示部(圖25中顯示部2707)可顯示影像。

在圖25所描繪之範例中，外殼2701經提供而具操作部等。例如，外殼2701經提供而具電力開關2721、操作鍵2723、揚聲器2725等。基於操作鍵2723，頁面可以翻轉。請注意，鍵盤、指向裝置等可提供於相同表面上，做為外殼之顯示部。再者，外部連接端子(耳機端子、USB端子、可連接諸如AC轉接器及USB纜線之各類纜線的端子)、儲存媒體嵌入部等可提供於外殼之背面或側面。再者，電子書閱讀器2700可具有電子字典之功能。

電子書閱讀器2700可用於無線傳輸及接收資料。經由無線通訊，可從電子書伺服器採購及下載所需書籍資料等。

(實施例11)

本說明書中所揭露之半導體裝置可應用於各類電子裝置(包括遊戲機)。電子裝置之範例為電視裝置(亦稱為電視或電視接收器)、電腦螢幕等、諸如數位相機或數位視訊攝影機之攝影機、數位相框、行動電話手機(亦稱為行動電話或行動電話裝置)、可攜式遊戲機、可攜式資訊終端機、音頻播放裝置、諸如彈珠台之大型遊戲機等。

圖26A描繪電視裝置之範例。在電視裝置9600中，顯示部9603倂入外殼9601。顯示部9603可顯示影像。此處，外殼9601係由支架9605支撐。

電視裝置9600可以外殼9601之操作開關或個別遙控器9610操作。可由遙控器9610之操作鍵9609切換頻道及控制音量，藉此可控制顯示於顯示部9603之影像。再者，控制器9610可提供而具顯示部9607，以顯示自遙控器9610輸出之資料。

請注意，電視裝置9600經提供而具接收器、數據機等。基於接收器，可接收一般電視廣播。再者，當顯示裝置經由數據機有線或無線連接至通訊網路時，可執行單向(從發送器至接收器)或雙向(例如發送器與接收器之間，或接收器之間)資訊通訊。

藉由使用本說明書中所揭露之顯示裝置製造電視裝置9600，可使用包括Cu之導電材料而形成閘極佈線或源極佈線；因而可避免佈線電阻增加。因此，可達成顯示裝置之操作速度增加及電力消耗降低，藉此可提供具有大螢幕或高解析度螢幕之電視裝置9600。

圖26B描繪數位相框之範例。例如，在數位相框9700中，顯示部9703倂入外殼9701。顯示部9703可顯示各類影像。例如，顯示部9703可顯示以數位相機等拍攝之影像資料，並做為一般相框。

請注意，數位相框9700經提供而具操作部、外部連接端子(USB端子、可連接諸如USB纜線之各類纜線的端子)、儲存媒體嵌入部等。儘管該些組件可提供於與顯示部相同之表面上，較佳的是為數位相框9700之設計而將其提供於側面或背面。例如，儲存以數位相機拍攝之影像資料的儲存媒體被插入數位相框之儲存媒體嵌入部，並載入資料，藉此影像可顯示於顯示部9703。

數位相框9700可用於無線傳輸及接收資料。經由無線通訊，可載入以顯示所需影像資料。

圖27A描繪可攜式遊戲機，其包括兩外殼，其係由與接合部9893連接的外殼9881及外殼9891，使得該可攜式遊戲機可開啟及折疊。顯示部9882及顯示部9883分別倂入外殼9881及外殼9891。此外，圖27A中描繪之可攜式遊戲機經提供而具揚聲器部9884、儲存媒體嵌入部9886、發光二極體(LED)燈9890、輸入裝置(操作鍵9885、連接端子9887、感應器9888(具有下列項目測量功能：力量、位移、位置、速度、加速度、角速度、旋轉數、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流率、濕度、傾斜度、震動、氣味或紅外線)及麥克風9889)等。不用說，可攜式遊戲機之結構，不侷限於上述，可使用經提供而具至少本說明書中所揭露之半導體裝置的另一結構。可攜式遊戲機可酌情包括其他配件。圖27A中描繪之可攜式遊戲機具有讀取儲存於儲存媒體之程式或資料以顯示於顯示部之功能，與藉由無線通訊而與另一可攜式遊戲機分享資訊之功能。請注意，圖27A中描繪之可攜式遊戲機之功能不限於上述，且可攜式遊戲機可具有各類功能。

圖27B描繪大型遊戲機之投幣機之範例。在投幣機9900中，顯示部9903倂入外殼9901。此外，投幣機9900包括諸如啟動桿或停止開關、投幣孔、揚聲器等操作裝置。不用說，投幣機9900之結構，不侷限於上述，可使用經提供而具至少本說明書中所揭露之半導體裝置的另一結構。投幣機9900可酌情包括其他配件。

圖28A為透視圖，描繪手提電腦之範例。

在圖28A中所描繪之手提電腦中，藉由關閉連接頂部外殼9301與底部外殼9302之絞鏈單元，具有顯示部9303之頂部外殼9301及具有鍵盤9304之底部外殼9302可彼此重疊。手提電腦便於攜帶。若使用鍵盤輸入資料，絞鏈單元便開啟，使得使用者可注視顯示部9303而輸入資料。

除了鍵盤9304以外，底部外殼9302包括指向裝置9306，可以此執行輸入。當顯示部9303為觸控螢幕時，使用者可藉由碰觸一部分顯示部而輸入資料。底部外殼9302包括算數功能部，諸如中央處理單元(CPU)及硬碟。此外，底部外殼9302包括外部連接埠9305，其內嵌入另一裝置，例如符合USB通訊標準之通訊電纜。

頂部外殼9301進一步包括顯示部9307，其可藉由滑入而儲存於頂部外殼9301中。基於顯示部9307，可體現大顯示螢幕。此外，使用者可調整可收儲顯示部9307之螢幕角度。若可收儲顯示部9307為觸控螢幕，使用者可藉由碰觸一部分可收儲顯示部9307而輸入資料。

顯示部9303或可收儲顯示部9307係使用影像顯示裝置予以形成，諸如使用有機發光元件、無機發光元件等之液晶顯示面板或發光顯示面板。

此外，圖28A中所描繪之手提電腦，可經提供而具接收器等而可接收TV廣播而將影像顯示於顯示部9303或顯示部9307。將連接頂部外殼9301與底部外殼9302之絞鏈單元關閉，藉由滑動及顯露顯示部9307並調整其角度，使用者可以整個螢幕觀看TV廣播。在此狀況下，絞鏈單元未開啟，且未於顯示部9303上執行顯示。此外，僅執行用於顯示TV廣播之電路的啟動。因而，可使電力消耗最少，此對於電池容量有限之手提電腦而言是有利的。

圖28B為使用者可如手錶般配戴於手腕上之行動電話的範例透視圖。

該行動電話包括主體，其包括具至少電話功能之通訊裝置及電池；帶部9204，其使主體可佩戴於手腕上；調整部9205，用於調整帶部9204以適於手腕；顯示部9201；揚聲器9207；及麥克風9208。

此外，主體包括操作開關9203。操作開關9203可用做例如電力開關、用於改變顯示之開關、或用於指示開始拍照之開關。操作開關9203可為當開關按下時開始網際網路程式之開關。操作開關9203可用於具有各項功能。

使用者可藉由以手指或輸入筆碰觸顯示部9201，控制操作開關9203，或將聲音輸入麥克風9208，而將資料輸入行動電話。在圖28B中，顯示按鈕9202顯示於顯示部9201上。使用者可藉由以手指等碰觸顯示按鈕9202而輸入資料。

此外，主體包括攝影機部9206，其包括具有將經由相機鏡頭形成之目標影像轉換為電子影像信號之功能的影像擷取裝置。請注意，攝影機部並非必要提供。

圖28B中所描繪之行動電話經提供而具TV廣播等之接收器，可藉由接收TV廣播而於顯示部9201上顯示影像。此外，行動電話經提供而具諸如記憶體之儲存裝置，並可於記憶體中記錄TV廣播。圖28B中所描繪之行動電話具有匯集諸如GPS之位置資訊的功能。

諸如使用有機或無機發光元件之液晶顯示面板或發光顯示面板的影像顯示裝置被用做顯示部9201。圖28B中所描繪之行動電話為精巧且質輕，因而具有有限之電池容量。因此，可以低電力消耗驅動之面板，較佳地用做顯示部9201之顯示裝置。

請注意，儘管圖28B描繪配戴於手腕上之電子裝置，但本實施例不侷限於此，只要是可攜式電子裝置即可。

(實施例12)

在本實施例中，將參照圖29至圖32說明包括液晶元件做為顯示元件之液晶顯示裝置的範例。任一實施例1至3中所說明之薄膜電晶體可用做圖29至圖32中液晶顯示裝置中所包括之TFT 628及629。

有關液晶顯示裝置之範例，將說明垂直排列(VA)液晶顯示裝置。液晶顯示裝置之VA模式為一種液晶顯示面板之液晶分子的排列受控制之模式。在VA液晶顯示裝置中，液晶分子在無電壓應用下相對於面板表面係以垂直方向排列。尤其在本實施例中，像素被劃分為若干區(子像素)，且分子於各區中係以不同方向排列。此稱為多域或多域設計。以下將說明多域設計之液晶顯示裝置。

圖30及圖31分別描繪像素電極及相對電極。圖30為平面圖，顯示像素電極形成處之基板側。圖29描繪沿圖30中剖面線E-F之截面結構。圖31為平面圖，顯示相對電極形成處之基板側。下列說明將參照該些圖式。

在圖29中，基板600上形成TFT 628、連接至TFT 628之像素電極624、及儲存電容器部630，而於相對基板601上提供彼此重疊之相對電極640等，液晶則注入於其間。

著色膜636(未顯示第一著色膜、第二著色膜及第三著色膜)及相對電極640係提供於相對基板601上未形成隔件(未顯示)之位置。此結構使得用於控制液晶排列之突起644的高度與隔件不同。校準膜648形成於像素電極624上。類似地，校準膜646形成於相對電極640上。液晶層650形成於基板600與相對基板601之間。

儘管此處將柱狀隔件用做隔件，但珠狀隔件可分散使用。此外，隔件可形成於提供於基板600上之像素電極624上。

像素電極624電性連接至TFT 628，TFT 628及儲存電容器部630係形成於經提供而具絕緣層661之基板600上。像素電極624經由接觸孔623而連接至佈線618，接觸孔623穿透覆蓋TFT 628、源極佈線616及儲存電容器部630之絕緣層664，絕緣層664上之絕緣層666，及絕緣層666上之絕緣層622。此外，包括源極佈線616a及源極佈線616b之堆疊的源極佈線616，形成於絕緣層664之上，並經由形成於絕緣層664中之接觸孔而連接至TFT 628之源極電極或汲極電極。此處，實施例1及2中所說明之薄膜電晶體可酌情用做TFT 628。

儲存電容器部630包括電容器佈線604，其為第一電容器佈線，並與TFT 628之閘極佈線602同時形成；閘極佈線602上之絕緣層662；及電容器佈線617，其為第二電容器佈線，並與佈線618同時形成。此處，閘極佈線602為閘極佈線602a與602b之堆疊，且閘極佈線602b做為TFT 628之閘極電極。電容器佈線604亦為電容器佈線604a與604b之堆疊。

像素電極624、液晶層650及相對電極640彼此重疊，藉此形成液晶元件。

圖30描繪基板600上之結構。像素電極624係使用實施例1及2中提供之材料予以形成。像素電極624經提供而具切口625。提供切口625以控制液晶之排列。

圖30中所描繪之TFT 629、連接至TFT 629之像素電極626、及儲存電容器部631，可分別以類似於TFT 628、像素電極624、及儲存電容器部630之方式予以形成。請注意，儲存電容器部631中所包括之電容器佈線605亦為電容器佈線605a與605b之堆疊，其與電容器佈線604之狀況類似。此處，TFT 628與TFT 629均連接至源極佈線616與閘極佈線602。液晶顯示面板之像素包括像素電極624與626。像素電極624與626各包括於子像素中。

圖31描繪相對基板側之結構。相對電極640較佳地使用類似於像素電極624之材料形成。相對電極640經提供而具突起644，用於控制液晶之排列。

圖32描繪像素結構之等效電路。TFT 628及TFT 629均連接至閘極佈線602及源極佈線616。在此狀況下，當電容器佈線604與電容器佈線605之電位彼此不同時，液晶元件651與液晶元件652可彼此不同。即，藉由電容器佈線604與605之電位的個別控制，液晶之排列被準確地控制，且視角增加。

當電壓應用於經提供而具切口625之像素電極624時，便在切口625附近產生扭曲電場(傾斜電場)。相對基板601側切口625及突起644彼此交替配置，因而傾斜電場有效地產生以控制液晶排列，藉此，液晶排列方向依據位置而改變。即，液晶顯示面板之視角藉由多域而增加。

其次，參照圖33至36說明與上述不同之另一VA液晶顯示裝置。在下列將提供之本發明之結構中，不同圖式中相同或具有類似於上述VA液晶顯示裝置之功能的部分標示相同代號，並將省略其重複說明。

圖33及圖34描繪VA液晶顯示面板之像素結構。圖34為基板600之平面圖。圖33描繪沿圖34中線Y-Z之截面結構。下列說明將參照該些圖式。

在此像素結構中，複數像素電極係包括於一像素中，且像素電極連接至各TFT。每一TFT係由不同閘極信號驅動。即，應用於多域像素中個別像素電極之信號係獨立地受控制。

像素電極624經由穿越接觸孔623之佈線618而連接至TFT 628。像素電極626經由穿越接觸孔627之佈線619而連接至TFT 629。TFT 628之閘極佈線602與TFT 629之閘極佈線603分離，使得可供應不同閘極信號。同時，做為資料線之源極佈線616經由形成於絕緣層664中之接觸孔，而連接至TFT 628及TFT 629之源極電極，並於TFT 628與TFT 629之間共用。有關每一TFT 628與629，可酌情使用實施例1及2中所說明之薄膜電晶體。亦提供電容器佈線690。請注意，類似於上述VA液晶顯示面板之像素結構，閘極佈線602為閘極佈線602a與602b之堆疊，閘極佈線603為閘極佈線603a與603b之堆疊，源極佈線616為源極佈線616a與616b之堆疊，及電容器佈線690為電容器佈線690a與690b之堆疊。此外，形成絕緣層661至666，做為上述VA液晶顯示面板之像素結構。

像素電極624與626具有不同形狀，並藉由切口625而分開。像素電極626經形成而圍繞成V形散布的像素電極624。應用於像素電極624之電壓，藉由TFT 628及629，而與應用於像素電極626之電壓不同，藉此，控制液晶排列。圖36描繪此像素結構之等效電路。TFT 628連接至閘極佈線602。TFT 629連接至閘極佈線603。TFT 628與TFT 629均連接至源極佈線616。藉由獨立控制供應予閘極佈線602及603之信號，應用於液晶元件651及652之電壓可彼此不同。換言之，藉由獨立控制TFT 628與TFT 629之操作，液晶元件651及652之液晶排列可改變，並可增加視角。

相對基板601經提供而具著色膜636及相對電極640。再者，平面化膜637係形成於著色膜636及相對電極640之間，以避免液晶之排列混亂。圖35描繪相對基板側之結構。相對電極640為不同像素共用之電極，並具有切口641。像素電極624及626側之切口641及切口625係彼此交替配置，使得傾斜電場有效地產生，並可控制液晶之排列。因此，液晶之排列方向可依據位置而改變，並可增加視角。請注意，在圖35中，形成於基板600上之像素電極624及626以虛線表示，且相對電極640及像素電極624及626彼此重疊。

校準膜648形成於像素電極624及626之上，且校準膜646類似地提供於相對電極640上。液晶層650係形成於基板600與相對基板601之間。

藉由像素電極624、液晶層650及相對電極640之重疊而形成液晶元件651。藉由像素電極626、液晶層650及相對電極640之重疊而形成液晶元件652。因而，提供液晶元件651及液晶元件652包括於一像素中之多域結構。

使用另一實施例中所說明之顯示裝置，可製造如上述之液晶顯示裝置。儘管已說明垂直排列(VA)液晶顯示裝置，本實施例不侷限於此。例如，水平電場模式之液晶顯示裝置(例如IPS液晶顯示裝置)，其中水平電場應用於以格為單位之液晶分子，使得液晶被驅動而顯示灰階，或可使用TN液晶顯示裝置。

藉由製造使用本說明書中所揭露之顯示裝置的上述液晶顯示裝置，可使用包括Cu之導電材料而形成閘極佈線或源極佈線；因而，可避免佈線電阻增加。因此，可達成顯示裝置之操作速度增加及電力消耗減少，藉此可提供具有大螢幕或高解析度螢幕之液晶顯示裝置。

本申請案係依據2009年10月9日向日本專利處提出申請之序號2009-235750日本專利申請案，其整個內容係以提及方式倂入本文。

7．．．閘極終端部

8．．．源極終端部

10．．．脈衝輸出電路

11、12、13、14、15、16、17、618、619、5604、5605．．．佈線

20、45a、45b、111a、111b、202、203、351、351a、351b、401a、401b、602、602a、602b、603、603a、603b．．．閘極佈線

21、22、23、24、25．．．輸入端子

26、27．．．輸出端子

30．．．顯示裝置

31、32、33、34、35、36、37、38、39、40、41．．．電晶體

44、45、46、65．．．共同佈線

51、52、53、6407．．．電源線

60、209、210、354、354a、354b、599b、616、4046、4548、7008b、7018a、7018b、7028a、7028b、7068a、7068b．．．源極佈線

61、62．．．期間

65a、65b、582a、599a、616a、616b、7008a．．．源極電極

66、4040、4540、7017、7027．．．導電層

71、74、75、81、84．．．端子

91．．．閘極驅動電路

92．．．源極驅動電路

93、6400．．．像素

94、2603、4002、4502、5301．．．像素部

95．．．連接部

96．．．共同連接部

97．．．保護電路

100、200、300、400、580、596、600、4001、4006、4501、4506、5300．．．基板

101、102、117、118、119、201、204、208、211、220、360、361、364、365、410、411、414、415、583、585、591、592、598、622、661、662、664、666、4020、4021、4032、4033、4042、4043、4044、4541、4543、4544、4545、4546、7031、7032、7037、7039、7041、7042、7047、7049、7051、7052、7057、7059、7071、7072、7077、7079．．．絕緣層

113、205、403a、403b、597．．．半導體層

125、126、127、128、404、623、627．．．接觸孔

170a、170b．．．非線性元件

206、206a、206b、407a、407b、409a、409b．．．雜質半導體層

207、587、588、4513、4517．．．電極層

115a、115b、115c、207a、207b、212、352、405a、405b、405c．．．電極

213、214．．．儲存電容器佈線

216、217．．．開口

231、231a、231b．．．抗蝕罩

250、251、252、430a、430b、581、4010、4011、4509、4510、5603．．．薄膜電晶體

355．．．透光導電層

582b．．．汲極電極

589．．．球形粒子

590a．．．黑區

590b．．．白區

594．．．腔室

595、4507．．．填充劑

601、640、2601．．．相對基板

604、604a、604b、605、605a、605b、617、690、690a．．．電容器佈線

624、626．．．像素電極

625、641．．．切口

628、629．．．薄膜電晶體(TFT)

630、631．．．儲存電容器部

636．．．著色膜

637．．．平面化膜

644．．．突起

646、648．．．校準膜

650、4008．．．液晶層

651、652、4013．．．液晶元件

801a．．．灰色調遮罩

801b．．．半色調遮罩

802．．．透光基板

803、806．．．阻光部

804．．．衍射光柵

805、808．．．透光率

807．．．半透光部

2600．．．TFT基板

2602、4005、4505．．．密封劑

2604．．．顯示元件

2605．．．著色層

2606、2607．．．偏光板

2608．．．佈線電路部

2609．．．軟性佈線板

2610．．．冷陰極管

2611．．．反射板

2612．．．電路

2613．．．擴散板

2631．．．海報

2632．．．車廂廣告

2700．．．電子書閱讀器

2701、2703、9601、9701、9881、9891、9901．．．外殼

2705、2707、9201、9303、9307、9603、9607、9703、9882、9883、9903．．．顯示部

2711．．．絞鏈

2721．．．電力開關

2723、9609、9885．．．操作鍵

2725、9207．．．揚聲器

4003、4503a、4503b、5304．．．信號線驅動電路

4004、4504a、4504b、5302、5303．．．掃描線驅動電路

4015、4515．．．連接終端電極

4016、4516．．．終端電極

4018、4518a、4518b．．．軟性印刷電路(FPC)

4019、4519．．．各向異性導電膜

4030．．．像素電極層

4031．．．相對電極層

4035．．．隔件

4511、6404、7002、7012、7022．．．發光元件

4512．．．電致發光層

4520、7009、7019、7029．．．分割區

5305．．．時序控制電路

5601．．．移位暫存器

5602．．．切換電路

6401．．．開關電晶體

6402．．．驅動發光元件之電晶體

6403．．．電容器

6405．．．信號線

6406．．．掃描線

6408．．．共同電極

7001、7011、7021．．．驅動發光元件之TFT

7003、7013、7023．．．陰極

7004、7014、7024．．．電致發光(EL)層

7005、7015、7025、7026．．．陽極

7016．．．阻光膜

7033、7043、7063．．．濾色層

7034、7044、7064．．．塗覆層

7035、7045、7055、7065．．．保護絕緣層

7053．．．平面化絕緣層

7061．．．驅動TFT

7067．．．導電膜

9202．．．顯示按鈕

9203．．．操作開關

9204．．．帶部

9205．．．調整部

9206．．．攝影機部

9208、9889．．．麥克風

9301．．．頂部外殼

9302．．．底部外殼

9304．．．鍵盤

9305．．．外部連接埠

9306．．．指向裝置

9600．．．電視裝置

9605．．．支架

9610．．．遙控器

9700．．．數位相框

9884．．．揚聲器部

9886．．．儲存媒體嵌入部

9887．．．連接端子

9888．．．感應器

9890．．．發光二極體(LED)燈

9893．．．接合部

9900．．．投幣機

圖1A及1B分別為平面圖及電路圖，描繪本發明之實施例。

圖2A為平面圖，及圖2B及2C為截面圖，描繪本發明之實施例。

圖3A及3B為截面圖，描繪本發明之實施例。

圖4A至4D為截面程序圖，描繪本發明之實施例。

圖5A至5C為截面程序圖，描繪本發明之實施例。

圖6A至6D描繪多色調遮罩。

圖7A至7E為截面程序圖，描繪本發明之實施例。

圖8A至8C分別為截面圖、電路圖及平面圖，描繪本發明之實施例。

圖9A及9B分別為電路圖及平面圖，描繪本發明之實施例。

圖10為截面圖，描繪本發明之實施例。

圖11A為平面圖，及圖11B為截面圖，描繪本發明之實施例。

圖12A1及12B1為截面圖，及圖12A2及12B2為平面圖，描繪本發明之實施例。

圖13A1及13B1為截面圖，及圖13A2及13B2為平面圖，描繪本發明之實施例。

圖14A1、14A2及14B描繪半導體裝置。

圖15A及15B描繪半導體裝置。

圖16描繪半導體裝置之像素等效電路。

圖17A至17C描繪半導體裝置。

圖18A及18B為區塊圖，各描繪顯示裝置。

圖19A描繪信號線驅動電路之組態，及圖19B為其操作時序圖。

圖20A至20C為電路圖，描繪移位暫存器之組態。

圖21A為電路圖，描繪移位暫存器，及圖21B為其操作時序圖。

圖22描繪半導體裝置。

圖23描繪半導體裝置。

圖24A及24B描繪電子紙之應用。

圖25為外部圖，描繪電子書閱讀器之範例。

圖26A及26B為外部圖，分別描繪電視裝置之範例，及數位相框之範例。

圖27A及27B為外部圖，各描繪遊戲機之範例。

圖28A及28B為外部圖，分別描繪手提電腦之範例，及行動電話之範例。

圖29描繪半導體裝置。

圖30描繪半導體裝置。

圖31描繪半導體裝置。

圖32描繪半導體裝置。

圖33描繪半導體裝置。

圖34描繪半導體裝置。

圖35描繪半導體裝置。

圖36描繪半導體裝置。

圖37描繪半導體裝置。

202、203．．．閘極佈線

205．．．半導體層

207a、207b．．．電極

210．．．源極佈線

213、214．．．儲存電容器佈線

216、217．．．開口

250．．．薄膜電晶體

A1-A2、B1-B2及C1-C2．．．點劃線

Claims

一種半導體裝置，包含：第一絕緣層，於基板之上，包括氮化矽；第一導電層，於該第一絕緣層之上，包括Cu；第二導電層，於該第一導電層之上，覆蓋該第一導電層；第二絕緣層，於該第二導電層之上，包括氮化矽；島形半導體層，於該第二絕緣層之上；一對第三導電層，於該島形半導體層上之，做為源極電極及汲極電極；第三絕緣層，於該對第三導電層之上，包括氮化矽；第四導電層，經由設於該第三絕緣層中之開口而電性連接至該對第三導電層其中之一；第五導電層，包括Cu，並與該第四導電層重疊；第四絕緣層，包括氮化矽，並覆蓋該第五導電層；及第六導電層，經由設於該第三絕緣層及該第四絕緣層中之開口而電性連接至該對第三導電層其中之另一；其中該第一導電層及該第五導電層並未與其中形成薄膜電晶體之通道的該島形半導體層重疊。
如申請專利範圍第1項之半導體裝置，其中該第一導電層包括選自W、Ta、Mo、Ti、Cr、Al、Zr及Ca之至少一元素。
如申請專利範圍第1項之半導體裝置，其中該第二導電層包括具較Cu更高熔點之元素。
如申請專利範圍第1項之半導體裝置，其中該島形半導體層係使用非結晶半導體、微晶半導體或多晶半導體而予形成。
如申請專利範圍第1項之半導體裝置，其中該第五導電層包括選自W、Ta、Mo、Ti、Cr、Al、Zr及Ca之至少一元素。
如申請專利範圍第1項之半導體裝置，其中該第一導電層之上表面與下表面及該第五導電層之上表面與下表面係以包括氮化矽之層覆蓋。
一種半導體裝置之製造方法，包含：於基板之上形成包括氮化矽之第一絕緣層；於該第一絕緣層之上形成包括Cu之第一導電層；於該第一導電層之上形成覆蓋該第一導電層之第二導電層；於該第二導電層之上形成包括氮化矽之第二絕緣層；於該第二絕緣層之上形成島形半導體層；於該島形半導體層之上形成一對第三導電層，做為源極電極及汲極電極；於該對第三導電層之上形成包括氮化矽之第三絕緣層；形成第四導電層，使得該第四導電層經由設於該第三絕緣層中之開口而電性連接至該對第三導電層其中之一；形成包括Cu並與該第四導電層重疊之第五導電層；形成包括氮化矽並覆蓋該第五導電層之第四絕緣層；及形成第六導電層，使得該第六導電層經由設於該第三絕緣層及該第四絕緣層中之開口而電性連接至該對第三導電層其中之另一；其中該第一導電層及該第五導電層並未與其中形成薄膜電晶體之通道的該島形半導體層重疊。
如申請專利範圍第7項之半導體裝置之製造方法，其中該第一導電層包括選自W、Ta、Mo、Ti、Cr、Al、Zr及Ca之至少一元素。
如申請專利範圍第7項之半導體裝置之製造方法，其中該第二導電層包括具較Cu更高熔點之元素。
如申請專利範圍第7項之半導體裝置之製造方法，其中該島形半導體層係使用非結晶半導體、微晶半導體或多晶半導體而予形成。
如申請專利範圍第7項之半導體裝置之製造方法，其中該第五導電層包括選自W、Ta、Mo、Ti、Cr、Al、Zr及Ca之至少一元素。
如申請專利範圍第7項之半導體裝置之製造方法，其中該第一導電層之上表面與下表面及該第五導電層之上表面與下表面係以包括氮化矽之層覆蓋。