TWI533379B - 半導體裝置及其製造方法 - Google Patents

Description

半導體裝置及其製造方法

本發明係有關於一種半導體裝置及其製造方法，且特別是有關於一種可具有對稱之磊晶結構的半導體裝置及其製造方法。

隨著通訊等電子設備發展技術的發展，電晶體的運作速度愈趨快速，但仍受限於電子與電洞在矽通道中的移動速度。為此，目前已發展出利用通道中機械應力(Mechanical-stress)的控制來改變電子與電洞在通道中的移動速度，以增加電晶體運作速度。

習知是提出利用矽化鍺(SiGe)磊晶等材料做為電晶體源極/汲極的主要組成，其做法是將基底中預定形成源極/汲極的部分移除，之後再利用選擇區域磊晶技術，回填矽化鍺。與矽的材料特性相比較，由於鍺具有較大的原子體積，可施予通道壓縮應力，因此以矽化鍺形成源極/汲極可增加電洞的遷移率(Mobility)，進而提升元件的效能。

然而，若是位於電晶體之閘極兩側的摻雜磊晶層不對稱，將無法提供電晶體適當的應力效應(stress effect)。

有鑑於此，本發明提出一種半導體裝置的製造方法，以形成彼此對稱性的磊晶結構。

本發明還提出一種半導體裝置，其具有彼此對稱的磊晶結構。

本發明提供一種半導體裝置的製造方法，其係先提供基底，此基底中已形成有多個隔離結構，而這些隔離結構是在基底上定義出至少一個主動區域。也就是說，主動區域位於這些隔離結構之間，並具有第一寬度W1。接著，在基底上形成至少一個閘極結構以及多個虛擬閘極結構。閘極結構位於主動區域內並具有第二寬度W2，而這些虛擬閘極結構之至少一部份分別位於對應之隔離結構上，並分別與閘極結構之間相隔間距D。其中，第一寬度W1、第二寬度W2及間距D滿足不等式W1≧W2+2D。之後，在閘極結構兩側之主動區域內的基底中形成多個磊晶結構。

在本發明之一實施例中，上述之各虛擬閘極結構具有第三寬度W3，且第三寬度W3大於上述之第二寬度W2。

在本發明之一實施例中，形成上述之閘極結構的方法包括先在基底上形成閘極堆疊圖案，然後再於閘極堆疊圖案的側壁形成側壁絕緣層。

在本發明之一實施例中，上述這些隔離結構係凸出於基底而與基底之表面具有段差。而且，當W1>W2+2D時，各虛擬閘極結構與上述主動區域之重疊處的寬度大於或等於此段差的三倍。

在本發明之一實施例中，其中當W1>W2+2D時，上述之各虛擬閘極結構未重疊於主動區域之處的寬度大於或等於上述段差的三倍。

在本發明之一實施例中，在形成上述這些磊晶結構之前，更包括在上述基底上形成犧牲材料層覆蓋上述之閘極結構。接著，移除部分的犧牲材料層，以在閘極結構的側壁上形成犧牲間隙壁。之後，移除位在犧牲間隙壁兩側的部分基底，以形成多個溝渠。其中，上述這些磊晶結構是形成於這些溝渠內。

在本發明之一實施例中，部分之上述犧牲材料層與部分之上述基底係於同一製程中被移除，以同時形成上述之犧牲間隙壁與上述這些溝渠。

在本發明之一實施例中，形成這些磊晶結構的方法包括先在各溝渠內形成磊晶緩衝層，然後再於各磊晶緩衝層上形成磊晶主體層。

在本發明之一實施例中，形成這些磊晶結構的方法更包括對上述這些磊晶主體層進行摻雜製程。

在本發明之一實施例中，形成這些磊晶結構的方法更包括對上述這些磊晶緩衝層進行摻雜製程，且這些磊晶緩衝層的摻雜濃度小於這些磊晶主體層的摻雜濃度。

在本發明之一實施例中，形成這些磊晶結構的方法更包括分別在各磊晶主體層上形成磊晶頂蓋層。

在本發明之一實施例中，上述半導體裝置的製造方法更包括先形成間隙壁覆蓋閘極結構的側壁，然後再以間隙壁及閘極結構為遮罩而在磊晶結構內形成源極區與汲極區。

本發明還提供一種半導體裝置，包括基底、多個隔離結構、至少一閘極結構、多個虛擬閘極結構以及多個磊晶結構。基底具有主動區域，主動區域具有第一寬度W1。這些隔離結構是配置於基底中而圍繞主動區域。閘極結構配置於基底上並位於主動區域內，且閘極結構具有第二寬度W2。這些虛擬閘極結構是配置於基底上並部分地覆蓋隔離結構，且各虛擬閘極結構與閘極結構之間分別具有間距D。第一寬度W1、第二寬度W2及間距D滿足不等式W1≧W2+2D。這些磊晶結構則是配置於閘極結構與這些虛擬閘極結構之間的基底內。

在本發明之一實施例中，上述之各虛擬閘極結構具有第三寬度W3，且第三寬度W3大於上述之第二寬度W2。

在本發明之一實施例中，上述閘極結構包括閘極堆疊圖案以及側壁絕緣層。其中，閘極堆疊圖案是配置於上述基底上，側壁絕緣層則是配置於閘極堆疊圖案的側壁上。

在本發明之一實施例中，上述這些隔離結構係凸出於基底而與基底之表面具有段差。而且，當W1>W2+2D時，各虛擬閘極結構與上述主動區域之重疊處的寬度大於或等於此段差的三倍。

在本發明之一實施例中，其中當W1>W2+2D時，上述之各虛擬閘極結構未重疊於主動區域之處的寬度大於或等於上述段差的三倍。

在本發明之一實施例中，上述基底更具有多個溝渠，且上述這些磊晶結構係分別配置於這些溝渠內，而各磊晶結構包括依序堆疊在溝渠內的磊晶緩衝層與磊晶主體層。

在本發明之一實施例中，上述磊晶緩衝層的摻雜濃度小於磊晶主體層的摻雜濃度。

在本發明之一實施例中，上述之各磊晶結構更包括磊晶頂蓋層，配置於上述磊晶主體層上。

在本發明之一實施例中，上述之半導體裝置更包括間隙壁及源極區與汲極區。間隙壁係形成在上述閘極結構的側壁，源極區與汲極區則是分別位於間隙壁兩側的磊晶結構內。

本發明又提出一種半導體裝置的製造方法，其係先提供基底，此基底中已形成有多個隔離結構，而這些隔離結構是在基底上定義出至少一個主動區域。也就是說，主動區域位於這些隔離結構之間。接著，在基底上形成至少一個閘極結構以及多個虛擬閘極結構。閘極結構位於主動區域內，而這些虛擬閘極結構位於主動區域外，且這些虛擬閘極結構的邊緣與主動區域之邊界相隔一間距，此間距小於135埃。之後，在閘極結構兩側之主動區域內的基底中形成多個磊晶結構。

在本發明之一實施例中，上述之各虛擬閘極結構的寬度大於上述之閘極結構的寬度。

本發明更提供一種半導體裝置，包括基底、多個隔離結構、至少一閘極結構、多個虛擬閘極結構以及多個源極/汲極。基底具有主動區域，而這些隔離結構是配置於基底中而圍繞主動區域。閘極結構配置於基底上並位於主動區域內，這些虛擬閘極結構是配置於基底上並位於主動區域外，且各虛擬閘極結構的邊緣與主動區域之邊界相隔一間距，而此間距小於135埃。這些磊晶結構則是配置於閘極結構兩側之基底中而位於主動區域內。

在本發明之一實施例中，上述之各虛擬閘極結構的寬度大於上述之閘極結構的寬度。

本發明之半導體裝置是將虛擬閘極結構與主動區域之間的距離縮小至135埃以下，或進一步令虛擬閘極結構橫跨於主動區域與隔離結構之間的交界處上。如此一來，後續在閘極結構兩側形成磊晶結構的製程中，即可藉由虛擬閘極結構做為隔離結構的保護層，以避免在主動區域與隔離結構之間的交界處對隔離結構造成過度蝕刻。據此，本發明可在閘極結構兩側形成彼此對稱的磊晶結構，進而提高半導體裝置的運作效能。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

以下將以電晶體為例說明本發明，但其並不用以限定本發明。

圖1A至圖1E為本發明之一實施例中半導體裝置在製程中的剖面示意圖。請先參照圖1A，首先提供基底102，其中基底102中已形成有多個隔離結構101，而在基底102上定義出主動區域103。也就是說，主動區域103是位於這些隔離結構101之間。在本實施例中，隔離結構101例如是淺溝槽隔離(shallow trench isolation,STI)結構，而基底102可以是矽基底、含矽基底或是絕緣層上覆矽(silicon on insulator,SOI)基底。

請接著參照圖1B，在基底102上形成多個虛擬閘極結構120以及至少一個閘極結構110，其中閘極結構110是位於主動區域103內，虛擬閘極結構120則是位於主動區域103外。詳細來說，虛擬閘極結構120例如是形成於隔離結構101上，且虛擬閘極結構120的邊緣是與主動區域103的邊界相距間距D1，且間距D1小於135埃。

需要注意的是，雖然本實施例中位於閘極結構110兩旁的虛擬閘極結構120與閘極結構110之間具有相同的間距D1，但在實際製程中可能會有些微誤差產生。在本實施例中，這些間距D1的誤差值大約介於10埃至15埃之間。

在本實施例中，閘極結構110的寬度W2例如是小於虛擬閘極結構120的寬度W3，且閘極結構110與虛擬閘極結構120例如是在同一製程中藉由同一道光罩製作而成。形成閘極結構110與虛擬閘極結構120的方法例如是先在基底102上形成至少一個閘極堆疊圖案112與多個堆疊結構122，其中閘極堆疊圖案112是位於主動區域103內，堆疊結構122則是位於主動區域103外。具體來說，閘極堆疊圖案112是由依序堆疊在基底102上的閘絕緣層113a與閘極113b所構成，堆疊結構122則是由依序堆疊在基底102上的絕緣層123a與虛擬閘極123b所構成。其中，閘絕緣層113a與絕緣層123a是以同一製程形成，閘極113b與虛擬閘極123b是以同一製程形成。

接著，分別於閘極堆疊圖案112與堆疊結構122兩側形成側壁絕緣層114與側壁絕緣層124，其中側壁絕緣層114即與閘極堆疊圖案112構成閘極結構110，而側壁絕緣層124是與堆疊結構122構成虛擬閘極結構120。值得一提的是，本實施例還在形成側壁絕緣層114與側壁絕緣層124之後，先進行離子植入製程，以於閘極堆疊圖案112兩側的基底102中分別形成輕摻雜區130以及輕摻雜區140。

需要注意的是，在其他實施例中，閘極結構110與虛擬閘極結構120也可以分別以不同製程製作完成，本發明並未將其限定於此。

請參照圖1C至圖1E，分別在閘極結構110兩側之基底102的主動區域103內形成磊晶結構150，此即大致完成半導體裝置100的製程。具體來說，如圖1C所示，本實施例例如是先在基底102上形成一層犧牲材料層160覆蓋閘極結構110及虛擬閘極結構120，接著再如圖1D所示，移除部分之犧牲材料層160，以於閘極結構110及虛擬閘極結構120的側壁上形成犧牲間隙壁162並暴露出部分的基底102，再繼續移除主動區域103內所暴露出的部分基底102，而在閘極結構110兩側的基底102內形成溝渠105。之後，在這些溝渠105內形成磊晶結構150。

在本實施例中，磊晶結構150例如是利用選擇性磊晶成長(selective epitaxial growth,SEG)的方法來形成，且藉由多階段成長可形成成份不同且摻雜濃度不同的複數層，如自基底102依序往上堆疊的磊晶緩衝層152以及磊晶主體層154。其中，在形成磊晶緩衝層152後還可選擇性地進行摻雜製程，以將摻質摻入磊晶緩衝層152中。而在形成磊晶主體層154之後，則會對磊晶主體層154進行摻雜製程，且通常磊晶主體層154的摻雜濃度會大於磊晶緩衝層152的摻雜濃度。此外，更可選擇性地再於磊晶主體層154上形成磊晶頂蓋層156，並選擇性地對其進行摻雜製程。

承上述，磊晶結構150中的摻質可以在進行選擇性磊晶成長製程時以臨場摻雜(in-situ)的方式摻入，或是在進行選擇性磊晶成長製程之後，再透過離子植入製程摻入磊晶結構150中。具體來說，當所欲形成之半導體裝置100為N型電晶體時，可利用摻有碳化矽(SiC)之磊晶層做為磊晶結構150；當所欲形成之半導體裝置100為P型電晶體時，則可利用摻有鍺化矽(SiGe)之磊晶層做為磊晶結構150。也就是說，本實施例可利用磊晶結構150與基底102之矽材料之間的應力作用來加速載子遷移率，以提高半導體裝置100的運作速率。

請參照圖1E，在形成磊晶結構150之後，接著即進行蝕刻製程，例如利用磷酸來移除犧牲間隙壁162。然後，再於閘極結構110的側壁上形成間隙壁170。詳細來說，間隙壁170可以是單層結構，也可以是雙層結構，且其材質例如是氧化矽、氮化矽、氮氧化矽或其他介電材料。之後，可接著進行離子植入製程，以在間隙壁170兩側的磊晶結構150內形成源極區180與汲極區190。值得一提的是，如欲避免後續所形成之金屬矽化物往基底102或半導體裝置100之通道區擴散，則可在形成源極區180與汲極區190之前，先將銦、砷或鍺等離子摻入磊晶結構150內，以將其非晶化。

另外，為增加對半導體裝置100的通道區(圖未示)之壓力並避免後續形成的金屬矽化物太過接近源極區180與汲極區190之間的接面，較佳之磊晶結構150將略突出於基底102之上表面。然而，磊晶結構150亦可與基底102之上表面齊平，又或者是低於基底102之上表面，在此不多做限制。

以下將進一步說明以上述製程製作而成之半導體裝置100所具有的特點。

請再次參照圖1E，半導體裝置100包括基底102、多個隔離結構101、至少一個閘極結構110、多個虛擬閘極結構120以及磊晶結構150。基底102例如是矽基底、含矽基底或絕緣層上覆矽基底，這些隔離結構101是配置於基底102中而定義出主動區域103。換言之，主動區域103是位於這些隔離結構101之間。閘極結構110與這些虛擬閘極結構120是配置於基底102上，且閘極結構110是位於主動區域103內，虛擬閘極結構120則是位於主動區域103外，且各虛擬閘極結構120的邊緣與主動區域103之邊界相隔間距D1，而間距D1小於135埃。

而且，本實施例之閘極結構110例如是由閘極堆疊圖案112與側壁絕緣層114所構成，且閘極結構110的側壁上例如是形成有間隙壁170。虛擬閘極結構120則例如是由堆疊結構122及側壁絕緣層124所構成。

磊晶結構150則是配置於閘極結構110兩側之基底102中而位於主動區域103內。在本實施例中，磊晶結構150例如是由依序形成在基底102上的磊晶緩衝層152以及磊晶主體層154所構成。其中，磊晶緩衝層152可選擇性地摻有低濃度的摻質(如硼或鍺)，磊晶主體層154是摻有高濃度的摻質。磊晶頂蓋層156則是選擇性地形成於磊晶主體層154上。

在形成磊晶結構150之前，需先移除閘極結構110兩側的部分基底102以形成溝渠105，然後再於這些溝渠105內分別形成磊晶結構150。由於本實施例之各虛擬閘極結構120的邊緣與主動區域103之邊界的間距D1小於135埃，因此可避免在蝕刻部分基底102以形成溝渠105的製程中對隔離結構101造成過度蝕刻，並進而能夠使後續形成於溝渠105中的磊晶結構150具有良好的對稱性。

進一步來說，在本發明之其他實施例中，如圖2所示，虛擬閘極結構120的邊緣也可以是與主動區域103之邊界對齊。換言之，虛擬閘極結構120的邊緣也同時對齊於隔離結構101的邊緣。或者，如圖3所示，虛擬閘極結構120也可以橫跨主動區域103與隔離結構101的交界處，而有部分位於主動區域103上。

由圖2及圖3可知，主動區域103具有第一寬度W1，閘極結構110具有第二寬度W2，且虛擬閘極結構120與閘極結構110相距間距D。在圖2所示之半導體裝置200中，虛擬閘極結構120的邊緣是與主動區域103之邊界對齊，因而滿足等式W1=W2+2D。在圖3所示之半導體裝置300中，虛擬閘極結構120是橫跨在主動區域103與隔離結構101的交界處上，並且部分地位於主動區域103上，因而滿足不等式W1>W2+2D。

此處是將各虛擬閘極結構120與閘極結構110之間的間距均視為間距D，但實際上因製程參數的影響，各虛擬閘極結構120與閘極結構110之間的間距會有些微的誤差值E。所以，實際上圖2之半導體裝置200的構件尺寸是滿足等式W1=W2+2D±E，圖3之半導體裝置300的構件尺寸則是滿足不等式W1>W2+2D±E。在本實施例中，誤差值E大約介於10埃至15埃之間。

在圖2及圖3這兩個實施例中，虛擬閘極結構120的邊緣係覆蓋住隔離結構101的邊界，因此可直接以虛擬閘極結構120與閘極結構110做為罩幕層來對閘極結構110與虛擬閘極結構120之間的部分基底102進行蝕刻，以形成溝渠105。如此一來，即可避免在隔離結構101與主動區域103之交界處造成隔離結構101的過度蝕刻，進而可準確地控制閘極結構110兩側之溝渠105的輪廓，以利於後續在這些溝渠105內分別形成彼此對稱的磊晶結構150，使得半導體裝置200與半導體裝置300可具有對稱的磊晶層150，並藉其提供適當的應力效應。

圖4為本發明之另一實施例中的半導體裝置之剖面示意圖。請參照圖4，本實施例與前述實施例相異處在於半導體裝置400的這些隔離結構401是凸出於基底102之表面，因而與基底102的表面具有段差H。當虛擬閘極結構120橫跨隔離結構401與主動區域103之交界處而有一部分位於主動區域103上時，虛擬閘極結構120與主動區域103之重疊處的寬度W31大於或等於段差H的三倍。而且，虛擬閘極結構120未重疊於主動區域103的寬度W32也可以大於或等於段差H的三倍，以避免虛擬閘極結構120因橫跨在具有段差H的交界處而容易斷裂。

綜上所述，本發明之半導體裝置是將虛擬閘極結構與主動區域之間的距離縮小至135埃以下，或進一步令虛擬閘極結構橫跨於主動區域與隔離結構之間的交界處上。如此一來，後續在閘極結構兩側形成磊晶結構的製程中，可藉由虛擬閘極結構做為隔離結構的保護層，以避免在主動區域與隔離結構之間的交界處對隔離結構造成過度蝕刻。據此，本發明不但可在閘極結構兩側形成彼此對稱的溝渠，更可以在這些溝渠內形成具有對稱性的磊晶結構，進而提高半導體裝置的運作效能。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300、400．．．半導體裝置

101、401．．．隔離結構

102．．．基底

103．．．主動區域

105．．．溝渠

110．．．閘極結構

112．．．閘極堆疊結構

113a．．．閘絕緣層

113b．．．閘極

114、124．．．側壁絕緣層

120．．．虛擬閘極結構

122．．．堆疊結構

123a．．．絕緣層

123b．．．虛擬閘極

130、140．．．輕摻雜區

150．．．磊晶結構

152．．．磊晶緩衝層

154．．．磊晶主體層

156．．．磊晶頂蓋層

160．．．犧牲材料層

162．．．犧牲間隙壁

170．．．間隙壁

180．．．源極區

190．．．汲極區

D、D1．．．間距

W1、W2、W3、W31、W32．．．寬度

H．．．段差

圖1A至圖1E為本發明之一實施例中半導體裝置在製程中的剖面示意圖。

圖2為本發明之另一實施例中半導體裝置的剖面示意圖。

圖3為本發明之另一實施例中半導體裝置的剖面示意圖。

圖4為本發明之另一實施例中半導體裝置的剖面示意圖。

300．．．半導體裝置

101．．．隔離結構

102．．．基底

103．．．主動區域

105．．．溝渠

110．．．閘極結構

112．．．閘極堆疊圖案

113a．．．閘絕緣層

113b．．．閘極

114、124．．．側壁絕緣層

120．．．虛擬閘極結構

122．．．堆疊結構

123a．．．絕緣層

123b．．．虛擬閘極

130、140．．．輕摻雜區

150．．．磊晶結構

D．．．間距

W1、W2、W3．．．寬度

Claims (25)

1. 一種半導體裝置的製造方法，包括：提供一基底，其中該基底中已形成有多個隔離結構，且該些隔離結構在該基底上定義出至少一主動區域，其中該主動區域位於該些隔離結構之間並具有一第一寬度W1；於該基底上形成至少一閘極結構以及多個虛擬閘極結構，其中該閘極結構位於該主動區域內並具有一第二寬度W2，各該虛擬閘極結構之至少一部份分別位於對應之該隔離結構上，並分別與該閘極結構之間相隔一間距D，該第一寬度W1、該第二寬度W2及該間距D滿足不等式W1≧W2+2D；以及於該閘極結構兩側之該基底的該主動區域內形成多個磊晶結構。
2. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中各該虛擬閘極結構具有一第三寬度W3，且該第三寬度W3大於該第二寬度W2。
3. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中形成該閘極結構的方法包括：在該基底上形成一閘極堆疊圖案；以及於該閘極堆疊圖案之側壁形成一側壁絕緣層。
4. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中該些隔離結構係凸出於該基底而與該基底之表面具有一段差，且當W1>W2+2D時，各該虛擬閘極結構與該主動區域之重疊處的寬度大於或等於該段差的三倍。
5. 如申請專利範圍第4項所述之半導體裝置的製造方法，其中當W1>W2+2D時，各該虛擬閘極結構未重疊於該主動區域之處的寬度大於或等於該段差的三倍。
6. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中在形成該些磊晶結構之前更包括：於該基底上形成一犧牲材料層而覆蓋該閘極結構；移除部分之該犧牲材料層，以於該閘極結構之側壁上形成一犧牲間隙壁；以及移除位於該犧牲間隙壁兩側的部分該基底，以形成多個溝渠，其中該些磊晶結構係形成於該些溝渠內。
7. 如申請專利範圍第6項所述之半導體裝置的製造方法，其中部分之該犧牲材料層與部分之該基底係於同一製程中被移除，以同時形成該犧牲間隙壁與該些溝渠。
8. 如申請專利範圍第6項所述之半導體裝置的製造方法，其中形成該些磊晶結構的方法包括：於各該溝渠內形成一磊晶緩衝層；以及於各該磊晶緩衝層上形成一磊晶主體層。
9. 如申請專利範圍第8項所述之半導體裝置的製造方法，其中形成該些磊晶結構的方法更包括對該些磊晶主體層進行摻雜製程。
10. 如申請專利範圍第9項所述之半導體裝置的製造方法，其中形成該些磊晶結構的方法更包括對該些磊晶緩衝層進行摻雜製程，且該些磊晶緩衝層的摻雜濃度小於該些磊晶主體層的摻雜濃度。
11. 如申請專利範圍第8項所述之半導體裝置的製造方法，其中形成該些磊晶結構的方法更包括分別在各該磊晶主體層上形成一磊晶頂蓋層。
12. 如申請專利範圍第1項所述之半導體裝置的製造方法，更包括：形成一間隙壁覆蓋該閘極結構之側壁；以及以該間隙壁及該閘極結構為遮罩而在該些磊晶結構內分別形成一源極區以及一汲極區。
13. 一種半導體裝置，包括：一基底，具有一主動區域，其中該主動區域具有一第一寬度W1；多個隔離結構，配置於該基底內而圍繞該主動區域；至少一閘極結構，配置於該基底上並位於該主動區域內，其中該閘極結構具有一第二寬度W2；多個虛擬閘極結構，配置於該基底上並部分地覆蓋該些隔離結構，其中各該虛擬閘極結構與該閘極結構之間分別具有一間距D，且該第一寬度W1、該第二寬度W2及該間距D滿足不等式W1≧W2+2D；以及多個磊晶結構，配置於該閘極結構兩側之該基底的該主動區域內。
14. 如申請專利範圍第13項所述之半導體裝置，其中各該虛擬閘極結構具有一第三寬度W3，且該第三寬度W3大於該第二寬度W2。
15. 如申請專利範圍第13項所述之半導體裝置，其中該閘極結構包括：一閘極堆疊圖案，配置於該基底上；以及一側壁絕緣層，配置於該閘極堆疊圖案之側壁。
16. 如申請專利範圍第13項所述之半導體裝置，其中該些隔離結構係凸出於該基底而與該基底之表面具有一段差，且當W1>W2+2D時，各該虛擬閘極結構與該主動區域重疊處的寬度大於或等於該段差的三倍。
17. 如申請專利範圍第16項所述之半導體裝置，其中當W1>W2+2D時，各該虛擬閘極結構未重疊於該主動區域之處的寬度大於或等於該段差的三倍。
18. 如申請專利範圍第13項所述之半導體裝置，其中該基底更具有多個溝渠，且該些磊晶結構係分別配置於該些溝渠內，而各該磊晶結構包括：一磊晶緩衝層，配置於對應之該溝渠內；以及一磊晶主體層，配置於該磊晶緩衝層上。
19. 如申請專利範圍第18項所述之半導體裝置，其中該些磊晶緩衝層的摻雜濃度小於該些磊晶主體層的摻雜濃度。
20. 如申請專利範圍第18項所述之半導體裝置，其中各該磊晶結構更包括一磊晶頂蓋層，配置於該磊晶主體層上。
21. 如申請專利範圍第13項所述之半導體裝置，更包括：一間隙壁，形成於該閘極結構之側壁；以及一源極區與一汲極區，分別位於該間隙壁兩側之該些磊晶結構內。
22. 一種半導體裝置的製造方法，包括：提供一基底，其中該基底中已形成有多個隔離結構，且該些隔離結構在該基底上定義出至少一主動區域，其中該主動區域位於該些隔離結構之間；於該基底上形成至少一閘極結構以及多個虛擬閘極結構，其中該閘極結構位於該主動區域內，該些虛擬閘極結構位於該主動區域外，且該些虛擬閘極結構的邊緣與該主動區域之邊界相隔一間距，其中該間距小於135埃；以及於該閘極結構兩側之該基底的該主動區域內形成多個磊晶結構。
23. 如申請專利範圍第22項所述之半導體裝置的製造方法，其中各該虛擬閘極結構的寬度大於該閘極結構的寬度。
24. 一種半導體裝置，包括：一基底，具有一主動區域；多個隔離結構，配置於該基底內而圍繞該主動區域；至少一閘極結構，配置於該基底上並位於該主動區域內；多個虛擬閘極結構，配置於該基底上並位於該主動區域外，其中該些虛擬閘極結構的邊緣與該主動區域之邊界相隔一間距，其中該間距小於135埃；以及多個磊晶結構，配置於該閘極結構兩側之該基底中並位於該主動區域內。
25. 如申請專利範圍第24項所述之半導體裝置，其中各該虛擬閘極結構的寬度大於該閘極結構的寬度。