[go: up one dir, main page]

TWI525618B - 用於動態隨機存取記憶體之智慧型更新的方法與系統 - Google Patents

用於動態隨機存取記憶體之智慧型更新的方法與系統 Download PDF

Info

Publication number
TWI525618B
TWI525618B TW103116992A TW103116992A TWI525618B TW I525618 B TWI525618 B TW I525618B TW 103116992 A TW103116992 A TW 103116992A TW 103116992 A TW103116992 A TW 103116992A TW I525618 B TWI525618 B TW I525618B
Authority
TW
Taiwan
Prior art keywords
page
lookup table
memory unit
value
memory
Prior art date
Application number
TW103116992A
Other languages
English (en)
Other versions
TW201510999A (zh
Inventor
羅皓仁
千德斯特
Original Assignee
高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 高通公司 filed Critical 高通公司
Publication of TW201510999A publication Critical patent/TW201510999A/zh
Application granted granted Critical
Publication of TWI525618B publication Critical patent/TWI525618B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

用於動態隨機存取記憶體之智慧型更新的方法與系統
本發明係關於用於動態隨機存取記憶體之智慧型更新的方法與系統。
動態隨機存取記憶體(DRAM)為由單元之集合建構之記憶體裝置，每一單元由一電晶體及一電容器構成。DRAM單元經配置成具有多列及多行單元之矩陣。每一單元列被稱作「頁」，且DRAM單元之矩陣被稱作「組」。多個組經組合以形成DRAM裝置。DRAM操作以藉由將電荷儲存於電容器中且將電晶體用作存取開關來將資訊保留於每一單元中。電容器可對應於(例如)1或0之儲存值而經充電或放電。可將「0」或「1」至一位置之寫入視為「更新」，此係因為將在寫入該值之更新循環之持續時間期間維持該值。舉例而言，若一頁經寫入，則可在更新循環之持續時間內將該頁視為經更新。
隨著時間過去，電容器最終「洩漏」或失去其電荷，從而需要週期性地更新DRAM。取決於諸如溫度及其他因素之系統因素，電容器耗電時間(亦即，電容器完全失去電荷之時間)之值大約為64ms。有時在放電時間消逝前，應發生更新以維持帶電單元之電荷狀態。
更新可藉由執行由DRAM製造者提供之更新命令(REF)來實現，且可週期性地由(例如)嵌入DRAM或DRAM耦接至之系統單晶片(SoC) 上的記憶體控制器發出。REF命令不需要頁之位址。取而代之，當發出REF命令時，基於內部邏輯之操作在DRAM內於內部計算用於更新之位址。在與REF命令相關聯之典型更新期間，更新整個DRAM中之單一頁(每個組更新)，或更新DRAM中的每一組中之一個頁(所有組更新)。在REF更新操作或任一更新操作期間，含有經歷更新之頁的組不可用於存取。對於所有組更新，整個DRAM變得不可用。
在更新期間的DRAM之不可用性負面影響DRAM存取效能。並不同時反覆地更新所有頁(其將導致整個DRAM之更新及完全不可用於存取)，在64ms週期內將更新命令施加至DRAM之不同段。因此，對於基於逐頁的整個DRAM之更新，在64ms內更新每一頁，且一次僅一頁或所有組中之一頁不可用。藉由按以上描述之方式傳播開更新命令，發出更多更新命令。取決於記憶體之密度及架構，頁更新間隔變為3.9μs或7.8μs。舉例而言，對於具有8K(8192或213)個頁之DRAM，可將頁更新間隔計算為：tREFI=64ms/8192=7.8μs。習知DRAM具有追蹤將接下來更新之頁的內部邏輯。裝置中之內部邏輯可經組態以按依序方式反覆遍歷所有頁。記憶體控制器可在由DRAM製造者定義之每一tREFI發出REF命令。為了減少REF對DRAM效能之影響，DRAM供應商可一次內部更新兩個或兩個以上頁。由DRAM供應商提供之習知REF命令未經組態以接受與一頁位置相關聯之位址或用於多個位置之多個位址。因此，系統設計者具有極少靈活性來控制DRAM更新操作之態樣。結果，不能夠實現在DRAM更新可控制之情況下將可達成之潛在效率增益。
各種態樣提供用於讀取、寫入及更新追蹤在一小表中之頁之記憶體狀態的動態記憶體裝置(例如，DRAM)的方法及裝置，當該頁不包括資料或包括全零時，該小表可用以消除一些讀取、清除(亦即， 寫入零)及更新操作。
一態樣方法可包括設定一第一查找表中之與該動態記憶體裝置中之一記憶體單元頁相關聯的一第一值以指示該頁包括全零之有效資料的時間，及控制根據一頁更新間隔執行之頁更新以便抑制該第一查找表中的其相關聯之第一值指示該頁包括全零之有效資料的記憶體單元頁之更新。在再一態樣中，可當該查找表中之一第一值指示與一讀取請求相關聯之該記憶體單元頁包括全零之有效資料時抑制存取該記憶體單元頁，及可回應於該讀取請求返回一或多個零，而不存取該頁。在再一態樣中，可當該查找表中之一第一值指示與一寫入請求相關聯之一記憶體單元頁包括全零之有效資料且寫入值包括待寫入至該頁之一或多個零時抑制存取該記憶體單元頁，在該情況下，可回應於該寫入請求返回一成功寫入操作之一指示，而不進行該寫入操作。在再一態樣中，可當該查找表中之一第一值指示與一清除請求相關聯之該頁包括全零之有效資料時抑制存取該記憶體單元頁，在該情況下，可回應於該清除請求返回一成功清除操作之一指示，而不進行該清除操作。
在再一態樣中，可設定一第二查找表中之用於該記憶體單元頁之一第二值以指示該頁上已發生一存取，且可控制根據該頁更新間隔的頁更新之該執行以便抑制更新其相關聯之第二值指示已發生一讀取或寫入存取且在該第一查找表中的其相關聯之第一值指示該頁包括其中之至少一些並非零之有效資料的記憶體單元頁。在再一態樣中，可在含有該記憶體裝置的系統之起動時清除該第一查找表，且可在該更新間隔之一末尾清除該第二查找表。在再一態樣中，控制根據該頁更新間隔執行之頁更新可包括發出一啟動(ACT)預充電(PRE)命令對，其包括用於其相關聯之第一值指示並非全零之有效資料存在於該記憶體單元頁中且其相關聯之第二值指示尚未發生一讀取或寫入存取的記 憶體單元頁之一頁位址。替代地，或另外，可控制該頁更新使得當待更新的在該記憶體裝置中之頁之一數目超過一臨限值時對該記憶體裝置發出一更新(REF)命令。
在另一態樣中，可使用該第一查找表中之值判定含有並非全零之有效資料的該動態記憶體裝置之頁之一數目，且可基於該動態記憶體裝置之一溫度及含有並非全零之有效資料的該動態記憶體裝置之頁之該數目而調整該頁更新間隔。在再一態樣中，可使用該第二查找表中之值判定待更新的該動態記憶體裝置之頁之一數目，且可基於該動態記憶體裝置之一溫度、含有並非全零之有效資料的該動態記憶體裝置之頁之該數目、及待更新的該動態記憶體裝置之頁之該數目而調整該頁更新間隔。在再一態樣中，可監視與該動態記憶體裝置相關聯之一命令佇列以判定與該頁相關聯之一啟動(ACT)命令存在於該命令佇列中之時間，及可控制根據該頁更新間隔執行之頁更新以便抑制記憶體單元頁之該更新，(i)其中一有效命令存在於該命令佇列中，(ii)其相關聯之第二值指示一讀取或寫入存取尚未發生於該頁上，及(iii)其相關聯之第一值指示該頁包括其中之至少一些並非零之有效資料。
另外態樣包括一種計算裝置，其包括一記憶體及耦接至該記憶體之一處理器，該處理器藉由處理器可執行指令組態以執行以上描述的方法之操作。另外態樣包括一種計算裝置，其包括一記憶體及用於執行以上描述的方法之功能之構件。
另外態樣包括非暫時性處理器可讀或電腦可讀儲存媒體，其具有儲存於其上之處理器可執行指令，該等指令經組態以使一處理器執行以上描述的方法之操作。
100‧‧‧計算系統
101‧‧‧匯流排
110‧‧‧系統單晶片(SoC)
111‧‧‧匯流排連接
120‧‧‧記憶體
121‧‧‧匯流排連接
122‧‧‧溫度感測器
130‧‧‧DRAM記憶體
131‧‧‧匯流排連接
132‧‧‧匯流排連接
133‧‧‧匯流排連接
134‧‧‧感測放大器
135‧‧‧行位址解碼器
136‧‧‧列位址解碼器
140‧‧‧記憶體控制器
141‧‧‧匯流排線
142‧‧‧匯流排線
150‧‧‧記憶體單元陣列
151‧‧‧記憶體單元
152‧‧‧電晶體
153‧‧‧電容器
154‧‧‧字線(WL)
155‧‧‧位元線(BL)
156‧‧‧頁
200‧‧‧例示性情境
210‧‧‧命令解碼器
211‧‧‧區塊
212‧‧‧REF命令
213‧‧‧匯流排連接
214‧‧‧信號
220‧‧‧命令
221‧‧‧頁位址
222‧‧‧啟動(ACT)命令信號
223‧‧‧充電(PRE)命令信號
230‧‧‧時鐘信號
231‧‧‧週期
232‧‧‧頁更新間隔TREF
233‧‧‧信號REFPAGE0
234‧‧‧持續時間TDURATION
235‧‧‧信號REFPAGE1
236‧‧‧信號REFPAGEn
237‧‧‧間隔
241‧‧‧連接
300‧‧‧例示性情境
312‧‧‧區塊
313‧‧‧傳入信號或命令
314‧‧‧信號
320‧‧‧命令
321‧‧‧頁位址
333‧‧‧修改之更新命令REFPAGEm
334‧‧‧持續時間TDURATION
335‧‧‧啟動信號ACTPAGEm
336‧‧‧預充電信號PREPAGEm
337‧‧‧間隔
340‧‧‧能量位準
341‧‧‧更新要求
350‧‧‧時間
351‧‧‧更新要求
402b‧‧‧區塊
404b‧‧‧查找表
405b‧‧‧查找表
408b‧‧‧查找表
600‧‧‧行動計算裝置
601‧‧‧處理器
602‧‧‧內部記憶體
606‧‧‧觸控螢幕顯示器
608‧‧‧天線
612a‧‧‧實體按鈕
612b‧‧‧實體按鈕
618‧‧‧短程無線電信號收發器
620‧‧‧蜂巢式網路無線數據機晶片
700‧‧‧膝上型電腦裝置
701‧‧‧處理器
702‧‧‧揮發性內部記憶體
706‧‧‧磁碟機
708‧‧‧緊密光碟(CD)及/或DVD碟機
710‧‧‧連接器埠
712‧‧‧鍵盤
714‧‧‧觸控墊
716‧‧‧顯示器
718‧‧‧短程無線電信號收發器
720‧‧‧天線
併入本文中且構成本說明書之部分的隨附圖式說明本發明之例示性態樣，且與上文給出之一般描述及下文給出之詳細描述一起用以 解釋本發明之特徵。
圖1A為說明在各種態樣中的具有一動態隨機存取記憶體(DRAM)模組之一例示性系統之方塊圖。
圖1B為說明在各種態樣中的DRAM模組之例示性部分之圖。
圖1C為說明在各種態樣中的DRAM模組之例示性單元之圖。
圖2A為說明在各種態樣中的DRAM模組之一例示性命令解碼器及其他部分之圖。
圖2B為說明在一或多個態樣中的例示性時序信號波形之時序圖。
圖3A為說明在一或多個額外態樣中的DRAM模組之一例示性命令解碼器及其他部分之圖。
圖3B為說明在一或多個額外態樣中的例示性時序信號波形之時序圖。
圖3C為說明在各種態樣中的與更新相關聯之例示性能量節省之曲線圖。
圖3D為說明在各種態樣中的與更新相關聯之例示性時間節省之曲線圖。
圖4為說明用於DRAM頁更新之一態樣方法之程序流程圖。
圖5A為說明用於DRAM頁更新之另一態樣方法之程序流程圖。
圖5B為說明用於DRAM頁更新之另一態樣方法之程序流程圖。
圖6為適合於各種態樣之實施的一例示性行動裝置之組件方塊圖。
圖7為適合於各種態樣之實施的一例示性行動計算裝置之組件方塊圖。
將參看隨附圖式詳細描述各種態樣。在任何可能之處，將在整個圖式中使用相同參考數字來指代相同或相似部分。對特定實例及實施的參考係為了說明性目的，且不意欲限制本發明或申請專利範圍之範疇。
詞「例示性」在本文中用以意謂「充當實例、個例或例子」。本文中描述為「例示性」之任一實施未必應看作比其他實施較佳或有利。
術語「計算裝置」在本文中用以指以下各者中之任一者或全部：蜂巢式電話、智慧型手機、個人或行動多媒體播放器、個人資料助理(PDA)、膝上型電腦、桌上型電腦、平板電腦、智慧書、掌上型電腦、無線電子郵件接收器、具備多媒體網際網路功能之蜂巢式電話、電視、智慧TV、智慧TV機上夥伴盒、整合式智慧TV、串流傳輸媒體播放器、智慧電纜盒、機上盒、數位視訊記錄器(DVR)、數位媒體播放器及包括可程式化處理器及記憶體之類似個人電子裝置。
本文中描述之各種態樣解決且克服本DRAM更新方法之缺點，其中記憶體控制器、控制器、處理器或其他控制裝置或邏輯(諸如，可為可實施根據態樣之DRAM的例示性SoC之部分)可控制DRAM更新及與DRAM相關聯之其他操作。各種態樣可實現旁通或抑制冗餘及不必要的DRAM更新，以及可改良效能且減少諸如DRAM裝置之記憶體裝置之功率消耗的其他特徵。SoC、記憶體、系統控制器或控制裝置可具備與存取DRAM之方式、經更新之頁及含有有效資料之頁有關的資訊、與需要更新特定頁之時間相關聯的資訊。藉由將與各種態樣相關聯之邏輯整合至DRAM記憶體控制器內，可進一步增強效能，例如，藉由使更新命令交錯或平行化。經組態以處置DRAM更新之邏輯可為複雜的，且可基於各種資訊、控制程序或邏輯而智慧地處置更新及其 他任務(諸如，記憶體存取)，從而提供較之依賴於更新整個DRAM裝置之習知DRAM更新方法的增加優勢。在各種態樣中，可按需要逐頁地依序更新DRAM，或可藉由根據可提供資訊使得可(或可不)基於最近存取及資訊內容而更新頁之例示性查找表繼續進行來選擇性地更新DRAM，且可實施額外記憶體控制。另外，可藉由一連串DRAM命令(即，啟動(ACT)後跟著預充電(PRE))而執行更新。ACT及PRE命令皆需要更新頁之位址。可將ACT及PRE命令與頁位址組合以選擇性地更新在更新間隔期間尚未存取之彼等頁。
圖1A至圖1C中展示說明各種態樣之一系列圖。在圖1A中，典型計算系統100或系統之一部分的簡化方塊圖包括可分別經由匯流排連接111及112耦接至匯流排101之SoC 110及動態隨機存取記憶體裝置(諸如，記憶體120)。如圖1B中所示，記憶體120可具備典型DRAM記憶體130、記憶體控制器140及記憶體單元陣列150。DRAM記憶體130可進一步具備(例如)感測放大器134、行位址解碼器135及列位址解碼器136。在操作期間，可藉由將適當位址提供至列位址解碼器136來選擇「列」或頁用於存取，列位址解碼器可接著能夠經由匯流排連接131存取記憶體單元陣列150。為了存取一列內之具體單元，可藉由將適當行位址提供至可經由匯流排連接133耦接至感測放大器134的行位址解碼器135來選擇一行用於存取。感測放大器134可繼而經由匯流排連接132耦接至記憶體單元陣列150。當讀取記憶體內容時，感測放大器134可提供指示選定單元之電荷值(且因此，儲存於單元中之資料值)的信號。雖然以上組態及伴隨描述說明典型DRAM裝置之基本態樣，但其他組態係可能的。另外，各種態樣可以多種記憶體組態來實施。
記憶體控制器140可藉由內嵌之處理能力(諸如，控制邏輯或其他控制電路或模組)獨立地操作，或可為耦接至可經組態以控制記憶體 單元陣列150之記憶體更新之態樣且可具備或能夠存取用於各種資訊之儲存的記憶體之處理器或其他邏輯(未圖示)之標準控制器。記憶體控制器140可經由匯流排連接121耦接至匯流排101，且可額外經由匯流排線141及142提供至及自記憶體130及其組件之雙向資料及控制信號。系統或裝置之溫度可由溫度感測器122提供，或可將溫度作為資料在匯流排連接121上提供。記憶體120可替代地或除了由記憶體控制器140提供之控制之外，亦由系統處理器(未圖示)經由匯流排連接121而控制一由嵌入於SoC 110或另外耦接至匯流排連接121或匯流排101之處理器。為了易於描述，如本文中提及之術語「匯流排」可意謂資料匯流排、控制匯流排、資料線、控制線、信號線或其他線，其可為單向或雙向，且可處於如將期望之匯流排介面裝置之額外控制之下。可包含例示性匯流排之線亦可為特殊用途，諸如，感測或電力線、類比信號線、時鐘線或其他高速或低速資料線或其他線。雖然本文中描述一記憶體控制器，但在替代態樣中，記憶體裝置自身可經修改以將控制邏輯併入於元件內，添加額外邏輯或其他電路或模組，使得本文中描述之態樣可實施為經組態以接受與更新命令有關之頁位址且抑制更新或頁進行存取的記憶體裝置(如本文中進一步描述)。
如圖1C中展示之記憶體單元陣列150可由記憶體單元151之一陣列構成，每一記憶體單元包括一電晶體152及保持對應於該單元之資料儲存之狀態的電壓位準之一電容器153。舉例而言，電容器153上之低電壓電荷可對應於「0」，而相對高電壓電荷可對應於「1」。為了存取電容器153之電荷之狀態，可針對一特定單元啟動字線(WL)154及位元線(BL)155。舉例而言，藉由定址適當列以啟動WL 154，可啟動電晶體152之閘極，且藉由定址適當行且因此BL 155之對應者，可偵測表示儲存於單元位置處之資料值的在電容器153上之電荷用於讀取操作。對於寫入操作，定址WL 154及BL 155可允許將電荷施加至單 元。然而，如上指出，電容器153上之電荷可在相對短的時間週期內減少，且因此可需要在適合於特定記憶體裝置及條件之頁更新間隔內的週期性更新。典型頁更新間隔可自大約45ms至65ms，但可取決於裝置及諸如溫度及製程變化之其他因素而更多或更少。由於在不同條件下之不同裝置可具有不同頁更新間隔，因此關於目前溫度、裝置類型及裝置類型特性之資訊可經判定及儲存，使得可在操作期間進行對頁更新間隔之調整。
另外，可將待更新的頁之數目作為更新間隔調整之因素考慮。 因為更新間隔縮短以補償溫度增加，所以隨著每分鐘進行更多更新，記憶體消耗更多功率。因此，記憶體之功率效率可藉由在更新含有資料之所有記憶體頁時將更新間隔維持得盡可行地長而增加。基於溫度之更新計算必須考量必須更新記憶體單元之時間間隔及更新記憶體中之所有頁需要的時間兩者。藉由將含有一些非零資料的頁之數目作為更新間隔的基於溫度之調整之因素考慮，可避免更新間隔之不必要延長，此係由於僅非零頁需要更新。舉例而言，若非零頁之數目相對小，則更新所有非零頁需要之時間量可足夠短，使得可在單一單元更新時間內實現完全記憶體更新，而無需改變記憶體更新速率。可在裝置之操作期間監視溫度及需要更新的頁之數目，且可隨著因素改變而動態地進行調整。
為了進行對記憶體模組(諸如，記憶體單元陣列150)之操作，可使用一系列命令，如在圖2A中說明之例示性情境200中。命令解碼器210可耦接至列位址解碼器136及且經由匯流排連接213耦接至匯流排。命令解碼器210可為記憶體控制器140之部分，或可另外體現於裝置、DRAM裝置或其他記憶體裝置(諸如，記憶體120)內。可經由匯流排連接213接收諸如REF命令212之更新命令以更新DRAM。在區塊211中，REF命令可使頁位址增大。一群命令220可由於信號或一系列 信號214而產生於與頁位址相關聯之命令解碼器210內，且可包括頁位址221、啟動(ACT)命令信號222及預充電(PRE)命令信號223，該等命令可經由連接241結合列位址解碼器136及行位址解碼器135使用以選擇對應於頁位址221的用於更新之頁。與匯流排連接131相關聯之適當字線可經啟動以選擇頁156，且可使用位元線匯流排(諸如，匯流排連接132)感測頁156之內容且將其鎖存於感測放大器134內，因此，可將內容寫回至頁156以完成更新操作。在各種態樣中，頁位址並不簡單地增大，而是可基於更新之狀態或下文將更詳細地描述之其他因素來選擇。
圖2B中展示與進行上述更新操作相關聯之各種時序信號。可按(例如)1GHz之說明性時鐘速率來提供時鐘信號230。在本實例中的時鐘信號230之週期231可為1ns。一例示性更新操作(諸如，針對例示性DRAM之PAGE0的更新)將具有大約100ns之持續時間TDURATION 234，在此期間，DRAM將不可用於存取。在一例示性最差情況情境中，可藉由施加信號REFPAGE0 233、REFPAGE1 235及REFPAGEn 236而需要DRAM之更新依次遍歷所有頁，諸如，自PAGE0至PAGEn。若給定頁更新間隔TREF 232，則間隔237可表示相對時間之近似值，在該相對時間期間，DRAM將可用於存取，例如，在已更新該頁後包括在各別頁更新間隔期間之其他頁更新。頁更新間隔TREF 232可根據裝置之特定特性及諸如溫度及製程變化之其他因素來設定，且可基於每個頁而開始及停止。亦可藉由將需要更新的頁之數目用作查找表參數而自查找表判定頁更新間隔TREF 232。詳言之，若溫度考慮將指示用於一頁之頁更新間隔TREF 232應較短，但不需要更新該頁，則可維持用於該頁之頁更新間隔TREF 232。當頁最終需要更新且可能需要對不同值之調整時，溫度因素可改變。然而，關於更新間隔之一般考慮可為，若系統立即需要對儲存之資訊的存取，則DRAM在相對長的時間週期內之 不可用性可為不符合要求的。
在圖3A中說明之一態樣中，可用具有在例示性情境300中之頁位址的選擇性產生之ACT-PRE命令對取代更新命令REF。可由系統處理器或其他控制裝置產生於例示性記憶體控制器內之一傳入信號或命令313可接收於區塊312中。在一些態樣中，區塊312可表示(例如)用於例示性記憶體控制器之命令佇列。傳入信號或命令313可含有用於待更新之頁之頁位址。區塊312可產生導致一群命令320之一信號或一系列信號314。該群命令320可包括頁位址321、啟動(ACT)信號或命令及預充電(PRE)信號或命令。該群命令320可輸入至列位址解碼器136，使得可個別地存取匯流排連接131之選定字線及對應的頁156，用於更新。因此，當已將一特定頁識別為需要更新時，上述組態可有利地允許僅更新選定頁。舉例而言，若記憶體內之大多數頁不需要更新，則可實現功率節省，且記憶體可繼續可用於對其中含有之資訊進行存取。在一替代態樣中，DRAM裝置可經修改以包括處理更新命令之能力，該更新命令包括用於根據本文中描述之態樣的選擇性或智慧更新之頁位址或位址範圍。
圖3B中說明與圖3A之修改之更新操作相關聯的各種時序信號。 在一態樣中，可發出修改之更新命令REFPAGEm 333，包括指示正請求更新之具體頁的PAGEm之頁位址。基於(例如)就作為總頁數之百分比的需要更新之頁之數目而言的更新要求，更新命令之持續時間TDURATION 334當經選擇性發出時，可導致在給定頁更新間隔期間發出較少更新命令。在一態樣中之更新命令可包括可連同頁之位址PAGEmADDR(未圖示)一起發出之啟動信號ACTPAGEm 335及預充電信號PREPAGEm 336。以此方式，對更新程序之控制可由記憶體控制器、處理器或其他控制裝置或邏輯接管以改良頁更新之速度及選擇性且改良能量效率。在說明之態樣中，間隔337可表示記憶體裝置可為可用之 時間，且在某些情況下可表示自習知方法之使用而產生的可用性之增加。
如在圖3C之曲線圖中所示，可藉由實施各種態樣來實現能量節省，特別針對需要相對極少更新(作為DRAM大小之百分比)之DRAM而言。習知DRAM更新方法可需要稍小於200微焦耳之能量位準340用於DRAM更新，而與更新要求百分比無關。直至稍低於40%更新要求341之情況，例如，在各種態樣中，可實現就能量節省而言之顯著益處。舉例而言，對於20%更新要求百分比，在各種態樣中需要之能量將粗略地為對於習知更新方法需要的能量之一半。能量節省之重要性可為延長電池壽命，且防止在其他關鍵操作期間(諸如，在行動電信裝置上的無線電收發器之操作)之不必要電池耗電。如在圖3D之曲線圖中進一步展示，在各種態樣中，亦可實現時間節省。習知DRAM更新方法需要大約1ms之時間350用於DRAM更新，而與更新要求百分比無關。直至(例如)稍低於40%更新要求351之情況，在各種態樣中，可實現就時間節省而言之顯著益處。舉例而言，再次，對於20%更新要求百分比，在各種態樣中需要之時間將粗略地為對於習知更新方法需要的時間之一半。時間節省之重要性可為，減少DRAM不可用於存取所在期間之時間量，且亦可基於DRAM正被存取所在期間之減少之時間量而對能量節省具有附屬效應。對於DRAM之顯著百分比(諸如，在大約20%至大約40%之間內)需要更新之條件，態樣中之智慧記憶體控制器可決定使用習知更新機制，諸如，使用用於DRAM之習知REF命令，而非ACT+PRE命令對加頁位址。因此，記憶體控制器可判定臨限值，諸如，需要更新的DRAM之頁之數目或百分比，且使智慧更新之應用基於數目或百分比是否超過該臨限值。可作出決策以自智慧更新切換至習知更新方法之精準點可經預先組態，或可基於收集之資訊或基於在操作期間執行之計算。在一替代態樣中，可檢驗與一例 示性記憶體控制器相關聯之命令佇列以判定是否有任何ACT命令正未決地處於用於一特定頁之命令佇列中且有可能在更新間隔期間加以執行。若發現此等命令，則可作出決策是否在目前更新間隔期間抑制針對彼頁之更新。
在一態樣中，圖4中之方法400，其說明更新一記憶體裝置(諸如，含有一或多個頁之動態記憶體裝置中的記憶體單元頁之頁更新)之方法，可基於追蹤頁存取來控制頁更新。雖然方法400可說明針對一特定頁之更新程序，但該方法可以類似方式針對所有頁適用。在區塊401中，可針對索引「j」之頁開始頁更新間隔TREFj之時間，或若循環，可重設頁更新間隔。在區塊401中，若必要，亦可考量諸如溫度及需要更新的頁之數目之因素來調整頁更新間隔TREFj。在區塊401中，在起動時及在針對每一頁的每一更新間隔之末尾，可執行頁更新間隔TREFj之重設或調整。在區塊402a中，可清除第一查找表中之第一值(諸如，查找表中之值(LUT-R))，諸如進一步結合區塊402b中之查找表所展示。清除查找表涉及將值設定或重設為(例如)零或適合於在頁更新間隔之開頭的初始邏輯條件之其他邏輯值。在判定區塊403中，控制器可判定DRAM是否正根據正常操作而操作。在本發明中，「正常」操作可指在頁更新間隔TREFj期間的DRAM之操作。在頁更新間隔期間，可存取頁用於正常地讀取及寫入，且例如，當到達頁更新間隔之末尾時，可執行更新操作。個別頁更新間隔計時器或主要計時器參考可同時在執行，使得可個別地追蹤及處置與針對每一頁之更新相關聯的態樣。
當DRAM正根據正常操作而操作時(例如，判定區塊403=「是」)，對於對頁PAGEj=1(例如，目前索引為1)之頁存取，在區塊404a中，查找表404b中之對應的位置可設定為1，指示對頁PAGEj=1之存取已發生且不需要更新。在針對頁PAGEj=1之頁更新間隔期間， 該程序可在區塊404a與判定區塊403之間循環。當DRAM未正根據正常操作而操作時(例如，判定區塊403=「否」)，在區塊407中，其可指示對於頁PAGEj=1的頁更新間隔TREFj之末尾。對於其他頁，可按增大之索引及針對個別頁進行之處理(如在區塊405a及406中所說明)而重複區塊401、區塊402a、判定區塊403及其他區塊。舉例而言，當DRAM正針對新頁根據正常操作而操作時(例如，判定區塊403=「是」)，對於對頁PAGEj=2(例如，目前索引現在為2)之頁存取，在區塊405a中，查找表405b中之對應位置可設定為一，指示對頁PAGEj=2之存取已發生且不需要更新。判定針對一給定頁是否已發生頁存取可涉及(例如)處理器、控制器或根據指令或邏輯之操作的其他邏輯將查找表中之適當位元設定為值「1」，例如，在存取後或結合控制對給定頁或頁內之一位置之存取的一個或一系列其他指令。 當在區塊407中，對於一頁，頁更新間隔已結束時，在區塊408a中，可檢查查找表以判定對於PAGEj是否可需要更新。若尚未發生對PAGEj之存取，則查找表將保持零，其指示可需要更新。舉例而言，假定目前頁索引為3，則查找表408b展示尚未發生對PAGEj=3之存取，且因此頁可需要更新。因此，在區塊409中，包含ACT-PRE命令對(包括用於PAGEj=3之頁位址)之更新命令序列可經發出或另外產生且發送至記憶體。發出ACT-PRE命令對可涉及將信號發送至記憶體控制器，或負責命令處理之其他處理器或控制器，或可涉及將與ACT及PRE命令相關聯之信號直接施加至記憶體命令解碼器。包括區塊407、區塊408a及區塊409之程序區塊群組可包含針對每一頁在每一頁更新間隔或循環發生之更新處理410。在更新處理410期間，在區塊401中，若必要可重設且重新開始或調整頁更新間隔。自區塊401開始之整個程序可針對多達索引「n」之所有索引重複，直至所有頁已經存取或更新為止。其後，在裝置或系統之操作期間，該程序可連續地 循環。
圖5A中展示用於提供額外功能性之一態樣方法500。可藉由每頁查找表兩個位元來提供額外功能性，該頁查找表含有用於記憶體裝置中之每一頁的第一值及第二值。除了追蹤如上在本文中描述之頁存取之外，本態樣允許一例示性記憶體控制器或其他控制裝置或邏輯追蹤有效資料是否可存在於相關記憶體頁中。在區塊501中，在系統之起動(例如，初始化或啟動)後，在區塊502a中，可清除第二查找表中之第二值(LUT-D)。在區塊502b中，第一查找表中之值(LUT-R)亦可經清除，且索引經初始化或增大，且頁更新間隔計時器經開始或重設。在區塊502b中，若必要，亦可考量諸如溫度及需要更新的頁之數目之因素來調整頁更新間隔TREFj。在區塊502c中的查找表之狀態之一實例展示在處理中之此階段，所有值為零。在判定區塊503中，控制器可判定DRAM是否正根據正常操作而操作。當DRAM正根據正常操作而操作時(例如，判定區塊503=「是」)，對於用於寫入操作之對PAGEj=1(例如，目前索引為1)之頁存取，或當先前執行寫入操作且尚未清除該頁時，在區塊504a中，可將第二查找表中之對應位置設定為值1，其指示有效資料可存在於PAGEj=1中。在區塊504b中，對PAGEj=1之頁存取亦可使第一查找表中之對應位置設定為值1，以指示基於該存取，該頁不需要更新。在區塊504c中的查找表之狀態之一實例展示將用於PAGEj=1之兩個對應值設定為值1，其指示該頁已經存取且含有有效資料。
當DRAM未正根據正常操作而操作時(例如，判定區塊503=「否」)，在區塊505中，其可指示對於頁PAGEj=1的頁更新間隔TREFj之末尾。在判定區塊506a中，控制器可判定對於目前頁，查找表值對於第一查找表是否為「0」且對於第二查找表是否為「1」，其指示該頁需要更新且含有有效資料。當第一及第二查找表之值分別為「0」 及「1」時(例如，判定區塊506a=「是」)，在區塊507a中，可發出由上述ACT-PRE命令對(包括用於目前頁之頁位址)組成之更新命令。在區塊507b中的查找表之狀態之一實例展示將用於PAGEj=1之對應值分別設定為值「0」及「1」，其指示目前頁需要更新且含有有效資料。當第一及第二查找表之值並不分別為「0」及「1」時(例如，判定區塊506a=「否」)，處理可返回至區塊502b，其中可清除第一查找表，且增大頁索引，適當地設定或重設，且可適當地開始或重設頁更新間隔計時器。區塊506b中的查找表之狀態之一實例展示兩個值保持設定為值「1」，且因此可需要更新。
對於查找表位元之其他值，取決於指示有效資料的位元之狀態，可進行不同參考。舉例而言，在初始化後(諸如，在系統啟動或起動時)，應將所有查找表值設定為值「0」。然而，在操作開始後，第二查找表中之「0」值將指示用於對應頁之資料無效。第二查找表中之值「0」致使第一查找表中之任一值邏輯上無意義，此係因為一頁具有無效內容且亦已經存取或亦尚未經存取且需要更新係邏輯上不一致的(例如，相互排斥)。表1中展示一展示每頁查找表(或多個頁查找表)兩個位元中的可能條件之真值表。
因此，在一態樣中，由第二查找表中之「0」表示之未定義或「無效」條件致使第一查找表中之值為「不在乎(don't care)」值，且可使用該條件表示替代或額外意義，且提供額外功能性。新條件可展示於表2中。
在圖5A中，在正常DRAM操作期間(例如，判定區塊503=「是」)，可進行額外、可選或替代處理，作為替代方案B，如在圖5B中所展示。假定頁索引3，在區塊508a中，將全零之有效資料值寫入至PAGEj=3可導致將值「0」寫入至第二查找表。區塊508b中的查找表之狀態之一實例展示第二查找表中之「0」值針對第一查找表中的更新位元之狀態創造「不在乎」條件。因此，不管該頁是否尚未經存取且將通常需要更新，當由全零組成之有效資料經寫入至該頁時(例如，第二查找表值=0)，其可抑制或另外旁通針對該頁之更新，此係因為用於相關聯之頁單元的零電荷值可不需要更新。全零條件可進一步有利地用以抑制或另外旁通對記憶體內容之直接存取。
在判定區塊509中，對於可將第二查找表值設定為「0」(例如，判定區塊509=「是」)之頁PAGEj=3，可回應於與讀取該頁中之任何內容相關聯之讀取請求而抑制對記憶體裝置中之頁的讀取存取，例如，藉由參考查找表之內容(且詳言之，第二查找表值或對應的單一查找表值)。記憶體控制器或裝置可替代地藉由回應於區塊510中之讀取請求而將一或多個零返回(例如)至請求程序、模組或裝置而無需實際存取實體記憶體裝置來抑制讀取存取。
類似地，可回應於與寫入至該頁內之單元相關聯之寫入請求而抑制對記憶體裝置之寫入存取。在區塊511中，記憶體控制器或裝置可替代地藉由返回成功寫入操作之指示(例如，成功地執行了寫入操作)來抑制寫入存取。返回之指示可經發送或另外傳遞(例如)至起始寫 入請求之程序、模組或裝置。又，當清除記憶體之一頁時，諸如，在分配操作(例如，C語言函式malloc()、alloc()、realloc()、free()......)期間，可抑制或避免寫入。此可(例如)藉由參考查找表之內容(且詳言之，第二查找表值或對應的單一查找表值)來實現。不需要具體地寫入至記憶體單元或清除記憶體單元來用於分配，且在區塊512中，可藉由返回成功清除操作之指示(例如，成功地執行了清除操作)來抑制清除。返回之指示可發送或另外傳遞(例如)至起始寫入請求之程序、模組或裝置。在區塊513中，將第二查找表設定為「0」亦可用以抑制頁之更新，此係因為用於該頁之「全零」條件不需要更新。在一替代態樣中，可針對每一頁維持單一值，該單一值指示(例如，就「0」條件而言)該頁含有全零以便執行以上概述之各種程序，而無需參考該頁之更新條件。
因此，對記憶體裝置之部分的實際存取可由「全零」位元條件之狀態管理。回應於對含有由全零組成之有效資料的DRAM頁之存取請求的記憶體讀取及寫入操作之此抑制或旁通以及抑制對此等頁之更新可有利地改良存取時間、省電且延長電池壽命。
本文中描述之各種態樣可實施於多種行動計算裝置(例如，智慧型手機、特徵電話等)中之任一者中，圖6中說明行動計算裝置之一實例。舉例而言，行動計算裝置600可包括耦接至內部記憶體602之一處理器601。內部記憶體602可為揮發性或非揮發性記憶體，且亦可為安全及/或加密之記憶體，或不安全及/或未加密之記憶體，或其任何組合。處理器601亦可耦接至觸控螢幕顯示器606，諸如，電阻性感測觸控螢幕、電容性感測觸控螢幕、紅外線感測觸控螢幕等。然而，行動計算裝置600之顯示器不需要具有觸控螢幕能力。行動計算裝置600可具有一或多個短程無線電信號收發器618(例如，Peanut、Bluetooth®、Zigbee®、RF無線電)及用於發送及接收無線信號之天線 608，如本文中所描述。收發器618及天線608可供以上提到之電路使用以實施各種無線傳輸協定堆疊/介面。行動計算裝置600可包括實現經由蜂巢式網路通信之一蜂巢式網路無線數據機晶片620。行動計算裝置600亦可包括用於接收使用者輸入之實體按鈕612a及612b。
包括個人電腦及膝上型電腦的其他形式之計算裝置可用以實施各種態樣。此等計算裝置通常包括說明一實例膝上型電腦裝置700的圖7中說明之組件。許多膝上型電腦包括一觸控墊觸控表面714，其充當電腦之指標裝置，且因此可接收拖曳、捲動及輕擊示意動作，該等示意動作類似於在裝備有一觸控螢幕顯示器且以上描述之行動計算裝置上所描述之示意動作。此膝上型電腦700通常包括一處理器701，其耦接至揮發性內部記憶體702及大容量非揮發性記憶體(諸如，磁碟機706)。膝上型電腦700亦可包括耦接至處理器701之緊密光碟(CD)及/或DVD碟機708。膝上型電腦裝置700亦可包括耦接至處理器701用於建立資料連接或接收外部記憶體裝置之許多連接器埠710，諸如，用於將處理器701耦接至網路之網路連接電路。膝上型電腦裝置700可具有一或多個短程無線電信號收發器718(例如，Peanut®、Bluetooth®、Zigbee®、RF無線電)及用於發送及接收無線信號之天線720，如本文中所描述。收發器718及天線720可供以上提到之電路使用以實施各種無線傳輸協定堆疊/介面。在膝上型或筆記型組態中，電腦外殼包括觸控墊714、鍵盤712及顯示器716，其皆耦接至處理器701。計算裝置之其他組態可包括耦接至處理器(例如，經由USB輸入)之電腦滑鼠或軌跡球(如眾所周知)，其亦可結合各種態樣來使用。
處理器601及701可為可由軟體指令(應用程式)組態以執行多種功能(包括以上描述之各種態樣之功能)的任何可程式化微處理器、微電腦或一或多個多處理器晶片。在各種裝置中，可提供多個處理器，諸如，一個專用於無線通信功能之處理器及一個專用於運作其他應用程 式之處理器。通常，可在存取軟體應用程式且將其載入至處理器601及701中之前將其儲存於內部記憶體602及702中。處理器601及701可包括足夠儲存應用程式軟體指令之內部記憶體。在許多裝置中，內部記憶體可為揮發性或非揮發性記憶體(諸如，快閃記憶體)或兩者之混合。出於此描述之目的，對記憶體之一般參考指可由處理器601及701存取之記憶體，包括內部記憶體或插入至各種裝置中之抽取式記憶體及在處理器601及701內之記憶體。
雖然在描述中及在申請專利範圍中對兩個查找表(亦即，第一查找表及第二查找表)進行了參考，但此等參考涵蓋兩個分開之查找表及具有兩欄或欄位之單一組合式查找表。因此，可將第一及第二查找表實施為使記憶體頁數目或位址範圍與指示該頁是否包括有效資料之第一值及指示該頁是否已經存取(亦即，由讀取或寫入操作)或另外不需要更新之第二值相關聯的單一資料結構。因此，在申請專利範圍中對第一及第二查找表之參考並不意欲將申請專利範圍之範疇限於兩個分開之表。
前述方法描述及程序流程圖僅作為說明性實例而提供且並不意欲要求或暗示各種態樣之步驟必須以提出之次序執行。如熟習此項技術者應瞭解，可以任何次序執行前述態樣中之步驟之次序。諸如「其後」、「接著」、「接下來」等等之詞語不意欲限制步驟之次序；此等詞語僅用以經由對方法之描述來引導讀者。另外，對呈單數形式之申請專利範圍元件之任何提及(例如，使用詞「一」或「該」)不應解釋為將元件限於單數形式。
可將結合本文中所揭示之態樣而描述之各種說明性邏輯區塊、模組、電路及演算法步驟實施為電子硬體、電腦軟體或兩者之組合。為了清晰地說明硬體與軟體之此可互換性，各種說明性組件、區塊、模組、電路及步驟已在上文大體按其功能性加以了描述。將此功能性 實施為硬體或是軟體視特定應用及強加於整個系統上之設計約束而定。熟習此項技術者可以變化的方式針對每一特定應用實施所描述之功能性，但是此等實施決策不應被解釋為會導致脫離本發明之範疇。
用以實施結合本文中所揭示之態樣而描述的各種說明性邏輯、邏輯區塊、模組及電路之硬體可藉由通用處理器、數位信號處理器(DSP)、特殊應用積體電路(ASIC)、場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其經設計以執行本文中所描述之功能的任何組合來實施或執行。通用處理器可為微處理器，但在替代方案中，處理器可為任何習知處理器、控制器、微控制器或狀態機。處理器亦可實施為計算裝置之組合，例如，一DSP與一微處理器之組合、複數個微處理器、一或多個微處理器結合一DSP核心或者任何其他此組態。或者，一些步驟或方法可由針對給定功能之電路執行。
在一或多個例示性態樣中，所描述之功能可以硬體、軟體、韌體或其任何組合來實施。若以軟體實施，則可將該等功能作為一或多個指令或程式碼而儲存於一電腦可讀媒體上或經由一電腦可讀媒體來傳輸。本文中揭示的方法或演算法之操作可體現於可儲存於非暫時性電腦可讀儲存媒體上的處理器可執行軟體模組中。非暫時性電腦可讀儲存媒體可為可由電腦存取之任何可用媒體。藉由實例且非限制，此等非暫時性電腦可讀媒體可包含RAM、ROM、EEPROM、CD-ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存裝置、或可用於以指令或資料結構之形式儲存所要的程式碼且可由電腦存取的任何其他媒體。如本文中所使用，磁碟及光碟包括緊密光碟(CD)、雷射光碟、光碟、數位影音光碟(DVD)、軟性磁碟及藍光光碟，其中磁碟通常以磁性之方式再生資料，而光碟藉由雷射以光學之方式再生資料。以上之組合亦應包括於非暫時性電腦可讀媒體之範疇內。另外，方法或演算 法之操作可作為程式碼及/或指令之一個或者任何組合或集合而駐留於非暫時性機器可讀媒體及/或電腦可讀媒體上，可將非暫時性機器可讀媒體及/或非暫時性電腦可讀媒體併入至電腦程式產品中。
提供所揭示之態樣的先前描述，以使任何熟習此項技術者能夠進行或使用本發明。對於熟習此項技術者而言，對此等態樣之各種修改將易於顯而易見，且在不脫離本發明之精神或範疇的情況下，本文中定義之一般原理可適用於其他態樣。因此，本發明並不欲限於本文中所展示之態樣，而應符合與下列申請專利範圍及本文中所揭示之原理及新穎特徵相一致之最廣泛範疇。
402b‧‧‧區塊
404b‧‧‧查找表
405b‧‧‧查找表
408b‧‧‧查找表

Claims (48)

  1. 一種更新一動態記憶體裝置之方法，其包含：在包含該動態記憶體裝置之一系統之一起動後，設定在與該動態記憶體裝置中之一記憶體單元頁相關聯的一第一查找表中之一第一值以便指示該記憶體單元頁何時包括全零之有效資料；及控制根據一頁更新間隔執行之多個頁更新以便當在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資料時，抑制該記憶體單元頁之更新。
  2. 如請求項1之方法，其進一步包含：當該記憶體單元頁與一讀取請求相關聯且在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資料時，抑制存取該記憶體單元頁；及回應於該讀取請求，返回一或多個零。
  3. 如請求項1之方法，其進一步包含：當該記憶體單元頁與一寫入請求相關聯，在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資料且寫入值包括一或多個零時，抑制存取該記憶體單元頁；及回應於該寫入請求，返回一成功寫入操作之一指示。
  4. 如請求項1之方法，其進一步包含：當該記憶體單元頁與一清除請求相關聯且在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資料時，抑制存取該記憶體單元頁；及回應於該清除請求，返回一成功清除操作之一指示。
  5. 如請求項1之方法，其進一步包含： 設定在與該記憶體單元頁相關聯的一第二查找表中之一第二值以便指示讀取或寫入存取已發生於該記憶體單元頁上，其中控制該等頁更新進一步包含當在該第二查找表中的該第二值指示讀取或寫入存取已發生且在該第一查找表中的該第一值指示該記憶體單元頁包含非全零之有效資料時，控制該等頁更新以便抑制該記憶體單元頁之更新。
  6. 如請求項5之方法，其進一步包含：在包含該動態記憶體裝置的該系統之該起動時清除該第一查找表；及在該頁更新間隔之一末尾清除該第二查找表且重設該頁更新間隔。
  7. 如請求項5之方法，其中控制該等頁更新進一步包含當在該第一查找表中的該第一值指示該記憶體單元頁包括非全零之有效資料且在該第二查找表中的該第二值指示讀取或寫入存取尚未發生時，發出一啟動(ACT)預充電(PRE)命令對，其包括用於該記憶體單元頁之一頁位址。
  8. 如請求項5之方法，其中控制該等頁更新進一步包含當在該動態記憶體裝置中之頁之一數目超過一臨限值時，對該動態記憶體裝置發出一更新(REF)命令。
  9. 如請求項1之方法，其中該動態記憶體裝置包括一動態隨機存取記憶體(DRAM)裝置。
  10. 如請求項1之方法，其進一步包含：藉由在第一查找表中之第一值判定含有並非全零之有效資料的該動態記憶體裝置之頁之一數目；及基於該動態記憶體裝置之一溫度及含有並非全零之有效資料的該動態記憶體裝置之頁之該數目，調整該頁更新間隔。
  11. 如請求項5之方法，其進一步包含：藉由在第一查找表中之第一值判定含有並非全零之有效資料的該動態記憶體裝置之頁之一數目；藉由在第二查找表中之第二值判定待更新的該動態記憶體裝置之頁之一數目；及基於該動態記憶體裝置之一溫度、含有並非全零之有效資料的該動態記憶體裝置之頁之該數目、及待更新的該動態記憶體裝置之頁之該數目而調整該頁更新間隔。
  12. 如請求項5之方法，其進一步包含：監視與該動態記憶體裝置相關聯之一命令佇列以判定與該記憶體單元頁相關聯之一啟動(ACT)命令何時存在於該命令佇列中，其中控制該等頁更新進一步包含：當(i)該啟動(ACT)命令存在於該命令佇列中，(ii)在該第二查找表中的該第二值指示讀取或寫入存取尚未發生及(iii)在該第一查找表中的該第一值指示該記憶體單元頁包括非全零之有效資料時，控制該等頁更新以便抑制該記憶體單元頁之更新。
  13. 一種計算裝置，其包含：一動態記憶體；及一處理器，其耦接至該動態記憶體且藉由處理器可執行指令組態以執行包含以下之操作：在包含該動態記憶體之一系統之一起動後，設定在與該動態記憶體中之一記憶體單元頁相關聯的一第一查找表中的一第一值以便指示該記憶體單元頁何時包括全零之有效資料；及控制根據一頁更新間隔執行之多個頁更新以便當在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資 料時，抑制該記憶體單元頁之更新。
  14. 如請求項13之計算裝置，其中該處理器藉由處理器可執行指令組態以執行進一步包含以下之操作：當該記憶體單元頁與一讀取請求相關聯且在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資料時，抑制存取該記憶體單元頁；回應於該讀取請求，返回一或多個零。
  15. 如請求項13之計算裝置，其中該處理器藉由處理器可執行指令組態以執行進一步包含以下之操作：當該記憶體單元頁與一寫入請求相關聯，在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資料且寫入值包括一或多個零時，抑制存取該記憶體單元頁；及回應於該寫入請求，返回一成功寫入操作之一指示。
  16. 如請求項13之計算裝置，其中該處理器藉由處理器可執行指令組態以執行進一步包含以下之操作：當該記憶體單元頁與一清除請求相關聯且在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資料時，抑制存取該記憶體單元頁；及回應於該清除請求，返回一成功清除操作之一指示。
  17. 如請求項13之計算裝置，其中該處理器藉由處理器可執行指令組態以執行進一步包含以下之操作：設定在與該記憶體單元頁相關聯的一第二查找表中之一第二值以便指示讀取或寫入存取已發生於該記憶體單元頁上，其中控制該等頁更新進一步包含當在該第二查找表中的該第二值指示讀取或寫入存取已發生且在該第一查找表中的該第一值指示該記憶體單元頁包含非全零之有效資料時，控制該等頁更新以 便抑制該記憶體單元頁之更新。
  18. 如請求項17之計算裝置，其中該處理器藉由處理器可執行指令組態以執行進一步包含以下之操作：在包含該動態記憶體的該系統之該起動時清除該第一查找表；及在該頁更新間隔之一末尾清除該第二查找表。
  19. 如請求項17之計算裝置，其中該處理器藉由處理器可執行指令組態以執行操作使得控制該等頁更新進一步包含當在該第一查找表中的該第一值指示該記憶體單元頁包括非全零之有效資料且在該第二查找表中的該第二值指示讀取或寫入存取尚未發生時，發出一啟動(ACT)預充電(PRE)命令對，其包括用於該記憶體單元頁之一頁位址。
  20. 如請求項17之計算裝置，其中該處理器藉由處理器可執行指令組態以執行操作使得控制該等頁更新進一步包含當在該動態記憶體裝置中之頁之一數目超過一臨限值時，對該動態記憶體裝置發出一更新(REF)命令。
  21. 如請求項13之計算裝置，其中該動態記憶體包括一動態隨機存取動態記憶體(DRAM)。
  22. 如請求項13之計算裝置，其中該處理器藉由處理器可執行指令組態以執行進一步包含以下之操作：藉由在第一查找表中之第一值判定含有並非全零之有效資料的該動態記憶體之頁之一數目；及基於該動態記憶體之一溫度及含有並非全零之有效資料的該動態記憶體之頁之該數目，調整該頁更新間隔。
  23. 如請求項17之計算裝置，其中該處理器藉由處理器可執行指令組態以執行進一步包含以下之操作： 藉由在第一查找表中之第一值判定含有並非全零之有效資料的該動態記憶體之頁之一數目；藉由在第二查找表中之第二值判定待更新的該動態記憶體之頁之一數目；及基於該動態記憶體之一溫度、含有並非全零之有效資料的該動態記憶體之頁之該數目、及待更新的該動態記憶體之頁之該數目而調整該頁更新間隔。
  24. 如請求項17之計算裝置，其中：該處理器藉由處理器可執行指令組態以執行進一步包含以下之操作：監視與該動態記憶體裝置相關聯之一命令佇列以判定與該記憶體單元頁相關聯之一啟動(ACT)命令何時存在於該命令佇列中；及該處理器藉由處理器可執行指令組態以執行操作使得控制該等頁更新進一步包含：當(i)該啟動(ACT)命令存在於該命令佇列中，(ii)在該第二查找表中的該第二值指示讀取或寫入存取尚未發生及(iii)在該第一查找表中的該第一值指示該記憶體單元頁包括非全零之有效資料時，控制該等頁更新以便抑制該記憶體單元頁之更新。
  25. 一種計算裝置，其包含：用於在包含一動態記憶體之一系統之一起動後設定在與該動態記憶體中之一記憶體單元頁相關聯的一第一查找表中之一第一值以便指示該記憶體單元頁何時包括全零之有效資料之構件；及用於控制根據一頁更新間隔執行之多個頁更新以便當在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資 料時抑制該記憶體單元頁之更新之構件。
  26. 如請求項25之計算裝置，其進一步包含：用於當該記憶體單元頁與一讀取請求相關聯且在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資料時抑制存取該記憶體單元頁之構件，及用於回應於該讀取請求返回一或多個零之構件。
  27. 如請求項25之計算裝置，其進一步包含：用於當該記憶體單元頁與一寫入請求相關聯，在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資料且寫入值包括一或多個零時抑制存取該記憶體單元頁之構件，及用於回應於該寫入請求返回一成功寫入操作之一指示之構件。
  28. 如請求項25之計算裝置，其進一步包含：用於當該記憶體單元頁與一清除請求相關聯且在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資料時抑制存取該記憶體單元頁之構件；及用於回應於該清除請求返回一成功清除操作之一指示之構件。
  29. 如請求項25之計算裝置，其進一步包含：用於設定在與該記憶體單元頁相關聯的一第二查找表中之一第二值以便指示讀取或寫入存取已發生於該記憶體單元頁上之構件，其中用於控制該等頁更新之構件包含用於當在該第二查找表中的該第二值指示讀取或寫入存取已發生且在該第一查找表中的該第一值指示該記憶體單元頁包含非全零之有效資料時控制該等頁更新以便抑制該記憶體單元頁之更新之構件。
  30. 如請求項29之計算裝置，其進一步包含： 用於在包含該動態記憶體的該系統之該起動時清除該第一查找表之構件；及用於在該頁更新間隔之一末尾清除該第二查找表之構件。
  31. 如請求項29之計算裝置，其中用於控制該等頁更新之構件包含用於當在該第一查找表中的該第一值指示該記憶體單元頁包括非全零之有效資料且在該第二查找表中的該第二值指示讀取或寫入存取尚未發生時發出一啟動(ACT)預充電(PRE)命令對之構件，該ACT-PRE命令對包括用於該記憶體單元頁之一頁位址。
  32. 如請求項29之計算裝置，其中用於控制該等頁更新之構件包含用於當在該動態記憶體中之頁之一數目超過一臨限值時對該動態記憶體發出一更新(REF)命令之構件。
  33. 如請求項25之計算裝置，其中該動態記憶體包括一動態隨機存取動態記憶體(DRAM)。
  34. 如請求項25之計算裝置，其進一步包含：用於藉由在第一查找表中之第一值判定含有並非全零之有效資料的該動態記憶體之頁之一數目之構件；及用於基於該動態記憶體之一溫度及含有並非全零之有效資料的該動態記憶體之頁之該數目調整該頁更新間隔之構件。
  35. 如請求項29之計算裝置，其進一步包含：用於藉由在第一查找表中之第一值判定含有並非全零之有效資料的該動態記憶體之頁之一數目之構件；用於藉由在第二查找表中之第二值判定待更新的該動態記憶體之頁之一數目之構件；及用於基於該動態記憶體之一溫度、含有並非全零之有效資料的該動態記憶體之頁之該數目、及待更新的該動態記憶體之頁之該數目而調整該頁更新間隔之構件。
  36. 如請求項29之計算裝置，其進一步包含：用於監視與該動態記憶體相關聯之一命令佇列以判定與該記憶體單元頁相關聯之一啟動(ACT)命令何時存在於該命令佇列中之構件，且其中用於控制該等頁更新之構件包含：當(i)該啟動(ACT)命令存在於該命令佇列中，(ii)在該第二查找表中的該第二值指示讀取或寫入存取尚未發生及(iii)在該第一查找表中的該第一值指示該記憶體單元頁包括非全零之有效資料時，用於控制該等頁更新以便抑制該記憶體單元頁之更新之構件。
  37. 一種具有儲存於其上之處理器可執行軟體指令之非暫時性電腦可讀儲存媒體，該等處理器可執行軟體指令經組態以使一處理器執行包含以下之操作：在包含一動態記憶體裝置之一系統之一起動後，設定在與該動態記憶體裝置中之一記憶體單元頁相關聯的一第一查找表中之一第一值以便指示該記憶體單元頁何時包括全零之有效資料；及控制根據一頁更新間隔執行之多個頁更新以便當在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資料時，抑制該記憶體單元頁之更新。
  38. 如請求項37之非暫時性電腦可讀儲存媒體，其中該等儲存之處理器可執行指令經組態以使該處理器執行進一步包含以下之操作：當該記憶體單元頁與一讀取請求相關聯且在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資料時，抑制存取該記憶體單元頁，及回應於該讀取請求，返回一或多個零。
  39. 如請求項37之非暫時性電腦可讀儲存媒體，其中該等儲存之處 理器可執行指令經組態以使該處理器執行進一步包含以下之操作：當該記憶體單元頁與一清除請求相關聯且在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資料時，抑制存取該記憶體單元頁，及回應於該清除請求，返回一成功清除操作之一指示。
  40. 如請求項37之非暫時性電腦可讀儲存媒體，其中該等儲存之處理器可執行指令經組態以使該處理器執行進一步包含以下之操作：當該記憶體單元頁與一寫入請求相關聯，在該第一查找表中的該第一值指示該記憶體單元頁包括全零之有效資料且寫入值包括一或多個零時，抑制存取該記憶體單元頁；及回應於該寫入請求，返回一成功寫入操作之一指示。
  41. 如請求項37之非暫時性電腦可讀儲存媒體，其中該等儲存之處理器可執行指令經組態以使該處理器執行進一步包含以下之操作：設定在與該記憶體單元頁相關聯的一第二查找表中之一第二值以便指示讀取或寫入存取已發生於該記憶體單元頁上，其中控制該等頁更新進一步包含當在該第二查找表中的該第二值指示讀取或寫入存取已發生且在該第一查找表中的該第一值指示該記憶體單元頁包含非全零之有效資料時，控制該等頁更新以便抑制該記憶體單元頁之更新。
  42. 如請求項41之非暫時性電腦可讀儲存媒體，其中該等儲存之處理器可執行指令經組態以使該處理器執行進一步包含以下之操作：在包含該記憶體裝置的該系統之該起動時清除該第一查找 表；及在該頁更新間隔之一末尾清除該第二查找表。
  43. 如請求項41之非暫時性電腦可讀儲存媒體，其中該等儲存之處理器可執行指令經組態以使該處理器執行操作使得控制該等頁更新進一步包含當在該第一查找表中的該第一值指示該記憶體單元頁包括非全零之有效資料且在該第二查找表中的該第二值指示讀取或寫入存取尚未發生時，發出一啟動(ACT)預充電(PRE)命令對，其包括用於該記憶體單元頁之一頁位址。
  44. 如請求項41之非暫時性電腦可讀儲存媒體，其中該等儲存之處理器可執行指令經組態以使該處理器執行操作使得控制該等頁更新進一步包含當在該動態記憶體裝置中之頁之一數目超過一臨限值時，對該動態記憶體裝置發出一更新(REF)命令。
  45. 如請求項37之非暫時性電腦可讀儲存媒體，其中該動態記憶體裝置包括一動態隨機存取記憶體(DRAM)裝置。
  46. 如請求項37之非暫時性電腦可讀儲存媒體，其中該等儲存之處理器可執行指令經組態以使該處理器執行進一步包含以下之操作：藉由在第一查找表中之第一值判定含有並非全零之有效資料的該動態記憶體裝置之頁之一數目；及基於該動態記憶體裝置之一溫度及含有並非全零之有效資料的該動態記憶體裝置之頁之該數目而調整該頁更新間隔。
  47. 如請求項41之非暫時性電腦可讀儲存媒體，其中該等儲存之處理器可執行指令經組態以使該處理器執行進一步包含以下之操作：藉由在第一查找表中之第一值判定含有並非全零之有效資料的該動態記憶體裝置之頁之一數目； 藉由在第二查找表中之第二值判定待更新的該動態記憶體裝置之頁之一數目；及基於該動態記憶體裝置之一溫度、含有並非全零之有效資料的該動態記憶體裝置之頁之該數目、及待更新的該動態記憶體裝置之頁之該數目而調整該頁更新間隔。
  48. 如請求項41之非暫時性電腦可讀儲存媒體，其中：該等儲存之處理器可執行指令經組態以使該處理器執行進一步包含以下之操作：監視與該動態記憶體裝置相關聯之一命令佇列以判定與該記憶體單元頁相關聯之一啟動(ACT)命令何時存在於該命令佇列中；及該等儲存之處理器可執行指令經組態以使該處理器執行操作使得控制該等頁更新進一步包含：當(i)該啟動(ACT)命令存在於該命令佇列中，(ii)在該第二查找表中的該第二值指示讀取或寫入存取尚未發生及(iii)在該第一查找表中的該第一值指示該記憶體單元頁包括非全零之有效資料時，控制該等頁更新以便抑制該記憶體單元頁之更新。
TW103116992A 2013-05-14 2014-05-14 用於動態隨機存取記憶體之智慧型更新的方法與系統 TWI525618B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/893,670 US9336855B2 (en) 2013-05-14 2013-05-14 Methods and systems for smart refresh of dynamic random access memory

Publications (2)

Publication Number Publication Date
TW201510999A TW201510999A (zh) 2015-03-16
TWI525618B true TWI525618B (zh) 2016-03-11

Family

ID=50842406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103116992A TWI525618B (zh) 2013-05-14 2014-05-14 用於動態隨機存取記憶體之智慧型更新的方法與系統

Country Status (7)

Country Link
US (1) US9336855B2 (zh)
EP (1) EP2997576B1 (zh)
JP (1) JP6178499B2 (zh)
KR (1) KR101834625B1 (zh)
CN (1) CN105229743B (zh)
TW (1) TWI525618B (zh)
WO (1) WO2014186229A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104662609A (zh) * 2012-06-07 2015-05-27 富士通株式会社 选择性地进行存储器的更新的控制装置
US9355689B2 (en) * 2013-08-20 2016-05-31 Oracle International Corporation Detection of multiple accesses to a row address of a dynamic memory within a refresh period
US9626331B2 (en) * 2013-11-01 2017-04-18 International Business Machines Corporation Storage device control
US9728245B2 (en) 2015-02-28 2017-08-08 Intel Corporation Precharging and refreshing banks in memory device with bank group architecture
KR102384344B1 (ko) 2015-06-03 2022-04-07 삼성전자주식회사 모바일 장치 및 모바일 장치의 동작 방법
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
US9972375B2 (en) * 2016-04-15 2018-05-15 Via Alliance Semiconductor Co., Ltd. Sanitize-aware DRAM controller
US10199115B2 (en) * 2016-06-20 2019-02-05 Qualcomm Incorporated Managing refresh for flash memory
TWI639920B (zh) 2017-11-17 2018-11-01 財團法人工業技術研究院 記憶體控制器及其控制方法以及記憶體及其控制方法
US10644004B2 (en) * 2018-02-13 2020-05-05 Advanced Micro Devices, Inc. Utilizing capacitors integrated with memory devices for charge detection to determine DRAM refresh
US10878880B2 (en) 2018-09-20 2020-12-29 Qualcomm Incorporated Selective volatile memory refresh via memory-side data valid indication
TWI671632B (zh) 2018-10-24 2019-09-11 財團法人工業技術研究院 記憶體裝置及其復新資訊同步方法
CN111857560B (zh) * 2019-04-30 2024-06-28 伊姆西Ip控股有限责任公司 用于管理数据的方法、设备和计算机程序产品
KR102808579B1 (ko) 2019-10-16 2025-05-16 삼성전자주식회사 뉴럴 네트워크에서 연산을 수행하는 방법 및 장치
CN112965816B (zh) 2020-07-17 2023-06-02 华为技术有限公司 内存管理技术及计算机系统
KR20240049940A (ko) * 2022-10-11 2024-04-18 에스케이하이닉스 주식회사 리프레쉬 제어 회로를 포함하는 메모리 장치 및 그의 동작 방법
CN119068939A (zh) * 2023-05-25 2024-12-03 长鑫存储技术有限公司 存储器刷新方法及设备

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006468A (en) * 1973-08-06 1977-02-01 Honeywell Information Systems, Inc. Dynamic memory initializing apparatus
CN85101754B (zh) * 1985-04-01 1988-07-13 株式会社日立制作所 计算机存储器之刷新电路
JPH01146195A (ja) * 1987-12-02 1989-06-08 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JPH01224851A (ja) * 1988-03-03 1989-09-07 Nec Corp データ処理装置
US5469559A (en) * 1993-07-06 1995-11-21 Dell Usa, L.P. Method and apparatus for refreshing a selected portion of a dynamic random access memory
JPH09282873A (ja) 1996-04-08 1997-10-31 Ricoh Co Ltd メモリ装置
US6230235B1 (en) * 1996-08-08 2001-05-08 Apache Systems, Inc. Address lookup DRAM aging
US5890198A (en) * 1996-10-22 1999-03-30 Micron Technology, Inc. Intelligent refresh controller for dynamic memory devices
JP4246812B2 (ja) * 1997-06-12 2009-04-02 パナソニック株式会社 半導体回路及びその制御方法
US6094705A (en) * 1999-03-10 2000-07-25 Picoturbo, Inc. Method and system for selective DRAM refresh to reduce power consumption
US6385113B1 (en) * 1999-04-30 2002-05-07 Madrone Solutions, Inc Method for operating an integrated circuit having a sleep mode
JP2001134484A (ja) * 1999-11-01 2001-05-18 Canon Aptex Inc メモリ制御方法および装置
US6650586B1 (en) * 2000-06-28 2003-11-18 Intel Corporation Circuit and system for DRAM refresh with scoreboard methodology
JP4700223B2 (ja) * 2001-05-18 2011-06-15 株式会社バッファロー Ｄｒａｍ装置およびｄｒａｍ装置のリフレッシュ方法
JP2002352579A (ja) 2001-05-25 2002-12-06 Sony Corp 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム
US6785793B2 (en) * 2001-09-27 2004-08-31 Intel Corporation Method and apparatus for memory access scheduling to reduce memory access latency
US6741515B2 (en) * 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
US6842821B2 (en) * 2002-12-02 2005-01-11 Lsi Logic Corporation DDR SDRAM memory controller with multiple dependency request architecture and intelligent requestor interface
WO2004095465A1 (ja) * 2003-04-23 2004-11-04 Fujitsu Limited 半導体記憶装置
KR100541824B1 (ko) 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
WO2006038158A1 (en) * 2004-10-04 2006-04-13 Koninklijke Philips Electronics N.V. Overdrive technique for display drivers
US7206244B2 (en) * 2004-12-01 2007-04-17 Freescale Semiconductor, Inc. Temperature based DRAM refresh
US7342841B2 (en) * 2004-12-21 2008-03-11 Intel Corporation Method, apparatus, and system for active refresh management
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
US7711897B1 (en) * 2005-06-10 2010-05-04 American Megatrends, Inc. Method, system, apparatus, and computer-readable medium for improving disk array performance
US7565479B2 (en) * 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
CN100410949C (zh) * 2006-09-20 2008-08-13 华为技术有限公司 数据库系统及管理数据库数据的方法
TWI367486B (en) * 2007-12-25 2012-07-01 Ind Tech Res Inst Memory device and refresh method thereof
US8095725B2 (en) * 2007-12-31 2012-01-10 Intel Corporation Device, system, and method of memory allocation
JP2010176783A (ja) * 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
US9052902B2 (en) * 2010-09-24 2015-06-09 Intel Corporation Techniques to transmit commands to a target device to reduce power consumption
US9116634B2 (en) * 2011-06-10 2015-08-25 International Business Machines Corporation Configure storage class memory command
US8599595B1 (en) * 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
CN104662609A (zh) * 2012-06-07 2015-05-27 富士通株式会社 选择性地进行存储器的更新的控制装置

Also Published As

Publication number Publication date
WO2014186229A1 (en) 2014-11-20
KR20160010518A (ko) 2016-01-27
TW201510999A (zh) 2015-03-16
CN105229743A (zh) 2016-01-06
KR101834625B1 (ko) 2018-04-13
CN105229743B (zh) 2018-02-02
JP2016524775A (ja) 2016-08-18
EP2997576B1 (en) 2016-11-16
US20140344513A1 (en) 2014-11-20
JP6178499B2 (ja) 2017-08-09
US9336855B2 (en) 2016-05-10
EP2997576A1 (en) 2016-03-23

Similar Documents

Publication Publication Date Title
TWI525618B (zh) 用於動態隨機存取記憶體之智慧型更新的方法與系統
US10127974B2 (en) Memory device and memory system performing request-based refresh, and operating method of the memory device
US10509602B2 (en) Data storage device and operating method thereof
EP3872641B1 (en) Storage device and method of operating the storage device
KR102784730B1 (ko) 스토리지 장치 및 상기 스토리지 장치의 동작 방법
CN113196252B (zh) 基于温度以不同的传输速率重新定位存储器中的数据
KR102691906B1 (ko) 저장 장치 및 그 동작 방법
CN105339910B (zh) 在混合驱动器中的虚拟nand容量扩展
US20150058534A1 (en) Managing method for cache memory of solid state drive
US20130262738A1 (en) Page replacement method and memory system using the same
US11204698B2 (en) Memory controller to set operating environment of memory device, method of operating the same and storage device including the same
KR20130068915A (ko) 메모리 시스템 및 그 동작 제어 방법
KR20160116533A (ko) 리프레쉬 동작을 관리하는 메모리 콘트롤러, 메모리 시스템 및 그 동작방법
KR102583266B1 (ko) 스토리지 모듈, 스토리지 모듈의 동작 방법, 및 스토리지 모듈을 제어하는 호스트의 동작 방법
US10747462B2 (en) Data processing system and operating method thereof
CN116126214A (zh) 存储器控制器和包括其的存储器系统的操作方法
US9804790B2 (en) Method of operating memory controller and semiconductor storage device including memory controller
US9928177B2 (en) Managing method for cache memory of solid state drive
CN114730605A (zh) 用于存储设备的加权读取命令和开放块定时器
US20170060426A1 (en) Storage device managing nonvolatile memory differently depending on tendency of interruption of power supply
US20120331209A1 (en) Semiconductor storage system
US10019404B2 (en) Accessing method for accessing hybrid hard-disk drive