TWI524465B - 用於淺渠溝隔離（sti）區域之氮化矽硬停囊封層 - Google Patents

Description

用於淺渠溝隔離(STI)區域之氮化矽硬停囊封層

本發明大體上係關於半導體器件領域。在一態樣中，本發明係關於使半導體作用區域電隔離的淺渠溝隔離區域。

本申請案已於2009年5月29日在美國作為專利申請案第12/475056號提出申請。

隨著對器件效能要求越來越多，用淺渠溝隔離(「STI」)區域形成半導體器件，相較於習知區域性矽氧化(「LOCOS」)技術，該等淺渠溝隔離區域形成改良之場隔離結構。但是，在作用區域之後渠溝處理(舉例來說閘極氧化物及閘極聚合物形成)期間可實質上侵蝕用於形成隔離渠溝區域之介電材料，而此導致建立與一積體電路(IC)之作用區域相鄰之不利的寄生側壁器件(舉例來說一必要的側壁寄生MOSFET)的STI區域中之凹痕及凹槽。此外，形成於STI區域中之凹痕及凹槽可引起閘極迴繞及閘極氧化物洩漏。習知STI區域之另一缺點在於自STI區域之氧擴散可增加使用HfO₂閘極介電層之窄寬度高k閘極的臨限值電壓。

因而，存在應解決已由上述發明者發現的技術中之多重問題的一經改良之淺渠溝隔離區域及相關聯之半導體製造程序的一需要，其中熟悉此項技術者在參考隨附之圖式及詳細描述而回顧本發明之剩餘部分之後將瞭解習知解決方案及技術的多種限制及缺點，儘管應理解先前技術部分之此描述並非意欲承認所描述之標的係先前技術。

本發明描述一種用於藉由在淺渠溝隔離區域上形成一層氮化矽硬停囊封層以防止凹痕與凹槽及氧擴散之形成的高效能半導體器件的方法及裝置。作為一初步事項，形成一初始絕緣體上覆半導體(SOI)晶圓半導體堆疊，其包含形成於SOI半導體層與一層氮化物遮罩層之間的一或多層襯墊氧化物層。使用一經圖案化之氮化物遮罩層將渠溝開口形成於SOI晶圓半導體堆疊中，且沈積一介電層(諸如高密度電漿氧化物)以至少部分填充渠溝開口。接著在一化學機械拋光程序之前、期間或之後將一硬停囊封層(舉例來說氮化矽)沈積於渠溝開口中之介電層上，用一保護性介電層(舉例來說高密度電漿氧化物)覆蓋硬停囊封層及密化該硬停囊封層，以形成具有防止STI中之凹痕及凹槽的形成及防止自STI區域之氧擴散的一層氮化矽硬停囊封層之一淺渠溝隔離區域。藉由將氮化矽硬停層囊封於一或多種介電材料(諸如二氧化矽及/或氮化矽之額外層)中，保護氮化矽硬停層免受後拋光處理。因此，可與防止渠溝填充腐蝕及凹痕之一層氮化矽硬停囊封層一起形成形成淺渠溝隔離區域，由此可用CMP程序實質上平坦化所得結構以形成其上可製造半導體器件的一或多個基板。

當連同以下圖式考慮下文之詳細描述時，可理解本發明及其獲得的許多目的、特徵及優點。

應瞭解，為了圖解之簡單及清晰起見，無必要按比例繪製圖式中圖解說明之元件。例如，為了促進及改良清晰度與理解性，相對其他元件擴大一些元件之尺寸。進一步而言，在適當之考慮下，已在圖式之間重複參考數字以代表相對應或類似元件。

現在將參考附圖詳細地描述本發明之多種例示性實施例。雖然在以下描述中提出多種細節，但應瞭解可在不需要此等特定細節下實踐本發明，且可對本文描述之本發明作出許多特定實施方案的決策以達成器件設計者的特定目的，諸如遵循從一實施方案至另一實施方案不同的程序技術或設計相關約束。雖然此一開發工作複雜且耗時，然而對獲益於本發明之一般技術者而言，此為一項常規任務。例如，參考一半導體器件之簡化橫截面圖描繪所選態樣而無需包含每一器件特徵或幾何以避免限制本發明或使本發明模糊不清。亦應注意，遍及此詳細描述，將形成及移除某些材料以製造半導體結構。在下文並不詳細描述用於形成或移除此等材料之特定程序的情況下，熟悉此項技術者應瞭解用於形成生長、沈積、移除或以其他方式形成適當厚度之此等層的習知技術。應熟知此等細節且此等細節被認為針對教示熟悉此項技術者如何達成或使用本發明非為必要。

現在轉至圖1，一部分橫截面圖圖解說明具有位於一半導體基板層70上之一半導體層90及絕緣體層80以形成絕緣體上覆半導體(SOI)層90、80的一半導體晶圓結構11。在SOI半導體層90上，形成一或多層氧化物拋光停止層或襯墊層91及一層氮化物遮罩襯墊層92。明確言之，結構11包含由可具有第一晶向(crystallographic orientation)之一半導體材料形成的一第一半導體層70。取決於所製造之電晶體器件類型，第一半導體層70可實施為一塊狀矽基板、單個結晶矽(摻雜或未摻雜)、SOI基板或任何半導體材料(例如，包含Si、SiC、SiGe、SiGeC、Ge、GaAS、InAs、InP)以及其他III-V族化合物半導體或其等之任一組合，且可視情況形成為塊狀處置晶圓。如將會瞭解，可適當摻雜半導體層70以提供n型(電子)及p型(電洞)載子。

結構11亦包含一絕緣體層80(亦稱作埋藏氧化物(BOX)層)，該絕緣體層80(舉例來說藉由沈積一介電層，諸如氧化物)形成於第一半導體基板層70上且將最終用於形成絕緣體上覆半導體器件的隔離層。此外，一第二半導體層90形成於絕緣體層80上且將最終用於形成絕緣體上覆半導體器件的半導體層。取決於所製造之電晶體器件類型，可由任何半導體材料(例如，包含Si、SiC、SiGe、SiGeC、Ge、GaAS、InAs、InP)以及其他III-V或II-VI族化合物半導體或其等之任何組合形成第二半導體層90。亦應瞭解，可適當摻雜第二半導體層90以提供n型(電子)及p型(電洞)載子。雖然第一晶向及第二晶向亦可相同，但可用具有不同於第一晶向之一第二晶向的一半導體材料形成第二半導體層90。例如，當採用矽作為半導體材料時，假設通道方向定向於<110>方向中，則在(100)表面定向上電子遷移率較高，且在(110)表面定向上電洞遷移率較高。在此案例中，(100)Si表面在形成塊狀NMOS器件時用作基板層，而(110)Si表面在形成塊狀PMOS器件時用作基板層。

在第二或SOI半導體層90上形成的是一或多層較薄的襯墊氧化物層91。雖然可使用任何期望之厚度，但在多種實施例中，形成具有約20埃至120埃，且更特定而言約50埃之一厚度的襯墊氧化物層91。雖然可使用任何適當之技術，諸如化學氣相沈積(CVD)技術、物理氣相沈積(PVD)技術、原子層沈積(ALD)技術或用於沈積或生長一層氧化物層91的任何其他之技術，但可藉由在SOI半導體層90上熱生長氧化物材料(諸如二氧化矽、氮化氧化矽、金屬氧化物或多金屬氧化物)而形成第一襯墊氧化物層91。

在形成第一氧化物層91之後，用一適當遮蔽材料(諸如氮化物)在(若干)下伏氧化物層91上形成一預定厚度的一第一遮罩層92。雖然可使用任何期望之厚度，但在多種實施例中，氮化物遮罩層92形成為約600埃至2500埃之間，且更特定而言在約700埃至1000埃之間的一厚度。可使用任何期望之技術(諸如PECVD、CVD、PVD、ALD)或類似技術藉由沈積氮化矽、氧氮化矽、其等富含矽之變體、此等材料之任一者的複合物或一些其他適當之遮蔽材料的一層而形成氮化物遮罩層92。

形成(若干)襯墊氧化物層91及氮化物遮罩層92之後，可使用任何期望之技術(諸如PECVD、CVD、PVD、ALD)或類似技術直接在氮化物遮罩層上形成光阻或其他蝕刻遮罩材料之一蝕刻遮罩層93。在所選實施例中，蝕刻遮罩層93形成為一預定厚度，該預定厚度係經選擇以為用於形成半導體晶圓結構11中之任何(若干)渠溝開口的任何隨後光蝕刻程序提供一光蝕刻保護屬性。雖然並未繪示，但亦可藉由(諸如)依序沈積或形成一第一遮蔽層(諸如一有機抗反射塗層(ARC)層)、一第二遮蔽層(諸如一硬遮罩或TEOS層)及一光阻層(未繪示)來使用多層遮蔽技術。

圖2圖解說明在圖案化蝕刻遮罩層93以界定待形成一渠溝隔離結構之一區域之後接續於圖1後的半導體晶圓結構12之處理。例如，可由任何適當光阻材料(舉例來說193 nm之蝕刻劑)形成經圖案化之蝕刻遮罩層93，該光阻材料經圖案化(舉例來說使用一193 nm之顯影劑)及經蝕刻以在下伏層90-92上形成一蝕刻劑圖案93。使用任何期望之選擇性蝕刻程序將形成於經圖案化之蝕刻遮罩層93中的開口延伸通過(若干)襯墊氧化物層91、氮化物遮罩層92及第二半導體層90(否則同樣絕緣體層80)。在所選實施例中，經圖案化之蝕刻遮罩層93用於使用氮化物/氧化物反應性離子蝕刻(RIE)或類似複合物選擇性電漿操作藉由選擇性蝕刻深至至少第二半導體層90而形成一渠溝開口94。如由虛線所指示，經圖案化之遮罩層93並非存在於整個蝕刻序列中，在該案例中應瞭解，(若干)渠溝蝕刻程序可使氮化物遮罩層92變薄。在其他實施例中，一非選擇性蝕刻可用於挖渠溝通過層90-92之所有者或若干者。渠溝開口94形成之後，其界定及區分隨後形成於晶圓結構12上之第一類型及第二類型MOS器件的作用區域。例如，第二半導體層90之未蝕刻部分界定一第一類型MOS器件之一第一器件區域，而由開口94曝露及隨後磊晶再生長之第一半導體層70的部分界定一第二類型MOS器件之一第二器件區域。雖然渠溝開口94繪示成形成為深至絕緣體層80，但應瞭解，用於形成渠溝開口94之蝕刻程序可蝕刻深至下伏基板70。

圖3圖解說明在剝離經圖案化之蝕刻遮罩層93及用一絕緣體或介電層95填充渠溝開口94之至少部分之後接續於圖2後的半導體晶圓結構13之處理。特定而言，在形成渠溝開口94及(舉例來說用一灰化/piranha程序)剝離經圖案化之光阻/遮罩層93之後，用一經沈積之介電層95(諸如高密度電漿氧化物)至少部分填充渠溝開口94。雖然可由具有任何期望之絕緣體材料之一或多層經沈積之介電層形成介電層95，但一高密度電漿氧化物可沈積成一預定最小厚度，諸如約500埃至1000埃，且更特定而言約800埃(儘管可使用其他厚度)。介電層95應足夠厚以至少部分填充渠溝開口94而使得該介電層95處於與第二半導體層90至少大體上相同之高度，藉此完全覆蓋第二半導體層90之曝露的側壁(及第一半導體基板70之任何曝露的部分)以使形成於作用器件區域中之器件電隔離。如圖3中所示，介電層95可沈積為一非保形層，使得形成於垂直表面上之介電層95比形成於水平表面上之介電層95更薄。雖然未繪示，但可應用一CMP程序以自氮化物遮罩層92之頂部起拋光介電層95。

圖4圖解說明在移除形成於渠溝開口94之曝露的側壁上的介電層95之部分之後接續於圖3後的半導體晶圓結構14之處理。雖然可使用任何期望之移除程序，但可藉由使用氫氟(HF)酸或另一適當之氧化物蝕刻劑來採用一各向同性或濕式蝕刻程序以清除渠溝開口中之垂直側壁而在渠溝開口之底部處(及氮化物遮罩層92之頂部上)留下介電層95之一(儘管實質上)更薄部分。在所選實施例中，應用一135A之HF溶液以使介電層95凹進，藉此清除渠溝開口94之曝露的側壁。

圖5圖解說明在形成一硬停囊封層96之後接續於圖4後的半導體晶圓結構15之處理。可使用任何期望之技術(諸如PECVD、CVD、PVD、ALD)或類似技術沿著渠溝開口94之曝露的側壁形成硬停囊封層96。在所選實施例中，可使用一PECVD程序以將一未密化或具張力之氮化矽層96沈積成一預定最小厚度(諸如約100埃至400埃，且更特定而言約200埃(儘管可使用其他厚度))而形成硬停囊封層96。藉由控制形成STI區域之渠溝開口中之介電層95的殘餘部分上的氮化矽層96之厚度及放置，形成一硬停囊封層，該硬停囊封層同時保護STI區域95免受由隨後處理引起之腐蝕，且亦蓋住STI區域95而抵制氧擴散。

圖6圖解說明在將一保護性絕緣體層97沈積於硬停囊封層96之後接續於圖5後的半導體晶圓結構16之處理。可使用任何期望之技術(諸如PECVD、CVD、PVD、ALD)或類似技術沿著渠溝開口94之曝露的側壁形成保護性絕緣體層97，且在所選實施例中，藉由將一薄的高密度電漿氧化物層97沈積成一預定最小厚度(諸如約100埃至200埃，且更特定而言約150埃(儘管可使用其他厚度))而形成保護性絕緣體層97。在所選實施例中，保護性絕緣體層97可沈積為一非保形層，使得保護性絕緣體層97在渠溝開口之底部處的硬停囊封層96上時較厚，以便保護硬停囊封層96免受隨後處理。

圖7圖解說明在自渠溝開口之曝露的側壁移除保護性絕緣體層97及硬停囊封層96之後接續於圖6後的半導體晶圓結構17之處理。雖然可使用任何期望之移除程序，但可藉由使用氫氟(HF)酸或另一適當蝕刻劑來採用一各向同性或濕式蝕刻程序以自渠溝開口中之垂直側壁清除SiN硬停囊封層96及保護性(氧化物)絕緣體層97而在介電層95之水平表面上(包含渠溝開口之底部處)留下囊封層96及保護性絕緣體層97。在所選實施例中，應用一135A之HF溶液以蝕刻未密化之SiN囊封層96及保護性氧化物層97，藉此清除渠溝開口94之曝露的側壁而在渠溝之底部處留下保護性氧化物層97之一部分來保護SiN囊封層免受蝕刻。

圖8圖解說明在用一額外絕緣體或介電層98填充渠溝開口94之殘餘物的至少部分之後接續於圖7後的半導體晶圓結構18之處理。如將會瞭解，可由具有任何期望之絕緣體材料的一或多層經沈積之介電層形成額外介電層98，但在所選實施例中，一高密度電漿氧化物沈積成一預定最小厚度，諸如約1000埃至3000埃，且更特定而言約2000埃(儘管可使用其他厚度)。額外介電層98應足夠厚以實質上填充渠溝開口94之殘餘物。如圖8中所示，額外介電層98可沈積為在垂直表面上比在水平表面上更薄的一非保形層。

圖9圖解說明在拋光及/或蝕刻額外介電層98及密化SiN囊封層99之後接續於圖8後的半導體晶圓結構19之處理。如將會瞭解，密化程序可在拋光程序之前進行，使得可在CMP之前密化SiN囊封層99。在任何情況下，可取決於SiN囊封層99之起始應變，熱密化SiN囊封層99以減少H-N基團且大體上使其變得更具張力。例如，在各種環境條件(包含(但不限於)N₂、O₂或N₂H₂)中，可在大體上攝氏900度之溫度以上且直至至少攝氏1200度之溫度下發生一密化程序。作為密化之結果，相較於具有較高氫級之SiN，大量減少或消除經密化之SiN層的HF蝕刻。包含乾式蝕刻、濕式蝕刻或任何其他拋光程序的化學機械拋光或任何期望之蝕刻程序可用於拋光額外介電層98。在CMP拋光程序期間，可自氮化物遮罩襯墊層92之頂部移除額外介電層98、保護性氧化物層97、未密化之SiN囊封層96及介電層95的所有或部分。如所示，額外介電層98及介電層95之上表面被拋光成不超過100埃的氮化物遮罩襯墊層92(儘管可使用其他厚度)，或氮化物遮罩襯墊層92可用作CMP步驟之一拋光停止層。如所圖解說明，CMP程序用於密化形成於STI區域95上之SiN硬封囊封層99，且亦留下額外介電層98的一部分囊封層99以嵌入或囊封經密化之SiN硬封。

在製造程序之此時，形成包含一經密化之氮化矽硬停囊封層99的一淺渠溝隔離區域95，該氮化矽硬停囊封層99將保護STI區域95不會形成由隨後器件處理以其他方式造成之凹痕及凹槽，且防止自STI區域95之氧擴散，該氧擴散可(諸如)藉由增加使用HfO₂閘極介電層之窄寬度高k閘極的臨限值電壓而不利地影響隨後製造程序。

圖10圖解說明在自氮化物遮罩襯墊層92之頂部移除介電層95之殘餘物之後接續於圖9後的半導體晶圓結構20之處理。在所選實施例中，一消光程序可用於連同渠溝開口區域中之額外介電層98之部分一起移除介電層95，但是可使用任何期望之介電蝕刻或拋光程序。

圖11圖解說明在選擇性移除襯墊氮化物遮罩層92之後接續於圖10後的半導體晶圓結構21之處理。雖然可使用任何期望之移除程序，但可藉由使用任何氮化矽蝕刻化學法(諸如一熱磷酸(H₃PO₄)溶液或另外適當選擇的蝕刻劑)來採用一各向同性或濕式蝕刻程序以移除氮化物遮罩層92，而適當留下氧化物拋光停止層或襯墊層91以及額外介電層98、保護性絕緣體層97與經密化之SiN硬封囊封層99之殘餘部分。藉由控制殘留物或經蝕刻之SiN囊封層99之輪廓使得其頂表面在襯墊氮化物遮罩層92的層位之下，藉由襯墊氧化物層91保護SiN囊封層99側免受磷酸剝離程序。

圖12圖解說明在(諸如)藉由採用一各向同性或濕式蝕刻程序(舉例來說HF酸溶液)剝離襯墊氧化物層91以移除襯墊氧化物層91之後接續於圖11後的半導體晶圓結構22之處理。如圖12中所示，假設可控制蝕刻選擇性，若用氧化物蝕刻化學法移除襯墊氧化物層91之後，亦將使額外介電層98之殘餘部分往回凹進或往回蝕刻，但不會顯著影響經密化之SiN硬封囊封層99。如下文所描述，可控制額外介電層98之凹進程度以容許隨後氮化矽間隔件之形成。在剝離襯墊氧化物層91之後，用一熱磷酸(H₃PO₄)溶液清除晶圓結構22。雖然並未繪示，但可藉由磊晶地生長及拋光一第二渠溝開口中之具有與第一半導體層70相同之晶向的一大體上共面之第二作用基板層而形成該第二作用基板層，該第二渠溝開口形成於渠溝開口94內以使第一半導體層70曝露，而留下STI區域95、經密化之SiN硬封囊封層99、保護性絕緣體層97及額外介電層98之周圍或環形部分。

圖13圖解說明在至少作用SOI層90上形成一屏幕氧化物層100之後接續於圖12後的半導體晶圓結構23之處理。在所選實施例中，氧化物層100形成為經選擇以為隨後形成之氮化物間隔件提供氮化物蝕刻停止屬性的一預定厚度。雖然如圖13中所示，可將屏幕氧化物層100自SOI半導體層90熱生長成提供所需蝕刻停止功能或屬性的預定厚度，但可使用任何期望之技術(諸如PECVD、CVD、PVD、ALD)或類似技術形成屏幕氧化物層100。

圖14圖解說明在形成一第二氮化矽層101之後接續於圖13後的半導體晶圓結構24之處理。可使用任何期望之技術(諸如PECVD、CVD、PVD、ALD)或類似技術將第二氮化矽層101形成於屏幕氧化物層100及經密化之SiN硬封囊封層99及額外介電層98之曝露的部分上。在所選實施例中，可使用PECVD程序將一未密化或具張力之氮化矽層101沈積成一預定最小厚度，諸如約100埃至200埃，且更特定而言約150埃(儘管可使用其他厚度)而形成第二氮化矽層101。雖然未繪示，但應瞭解，由於存在並未完全自圖4中所示之渠溝開口94之側壁(且特定而言，底部隅角區域)移除的最初沈積之介電層95之某些部分，一間隙可形成於囊封層99與SOI半導體層90之間。在介電間隙形成於囊封層99與SOI半導體層90之間的案例中，第二矽層101填充或覆蓋間隙使得隨後形成之氮化物間隔件將與SiN層99及SOI半導體層90之間的間隙重疊，藉此完成下伏STI區域之囊封。藉由控制第二氮化矽層101之厚度及放置，具有一最小預定寬度之氮化物間隔件可形成於經密化之SiN硬封囊封層99及額外介電層98之側壁上。

圖15圖解說明在蝕刻第二氮化矽層101以形成與STI區域95相鄰之氮化物側壁間隔件102來保護SiN硬封囊封層99之後接續於圖14後的半導體晶圓結構25之處理。如所圖解說明，可藉由將第二氮化矽層101各向異性地蝕刻深至屏幕氧化物層100使得間隔件102殘留於經密化之SiN硬封囊封層99及額外介電層98側上而形成側壁間隔件102。形成氮化物側壁間隔件102之一優點係容許SiN硬封囊封層99位於作用SOI半導體層90附近而不會冒著由隨後HF蝕刻處理步驟底切的風險。

圖16圖解說明在為作用器件區域之隨後處理清除SOI半導體層90之後接續於圖15後的半導體晶圓結構26之處理。在此製造階段，可使用一適當植入遮罩藉由將雜質選擇性植入通過屏幕氧化物層100且進入第一半導體基板層70之曝露的部分中之SOI半導體層90中而形成井區域(未圖示)。例如，可藉由用約10-1000 keV之一植入能量及約1×10¹¹至1×10¹⁴ cm^-2之一劑量植入雜質(舉例來說砷或磷或硼)而形成井區域，儘管可使用其他植入種類、能量及劑量。在植入井區域之前或之後，自半導體晶圓結構26剝離屏幕氧化物層100及額外介電層98以留下殘餘經密化之氮化矽層99及氮化物側壁間隔件102之部分。當一各向同性或濕式蝕刻程序(諸如HF酸或另一適當氧化物蝕刻劑)用於移除屏幕氧化物層100及額外氧化物層98時，使氮化物側壁間隔件102及經密化之氮化矽層99以一較小程度凹進或被蝕刻。

圖17圖解說明一磊晶半導體層103在曝露之作用SOI層90上形成為一預定厚度之後接續於圖16後的半導體晶圓結構27之處理。在所選實施例中，控制磊晶生長程序使得可用一壓縮鍺化矽層103覆蓋將形成PMOS器件處的至少曝露之作用SOI層90。如將會瞭解，SiGe層103可用於控制最終形成之電晶體器件的臨限值電壓。雖然選擇性或非選擇性磊晶生長可用於形成SiGe層103，但在所選實施例中，在二氯矽烷、鍺烷(GeH₄)、HCl及氫氣之存在下，於400℃至900℃的室溫下藉由一化學氣相沈積(CVD)之程序達成SiGe層103的選擇性磊晶生長。如本文所描述及由熟悉此項技術者所理解，形成一磊晶層之程序可描述為沈積或生長一層，使得可相對於磊晶形成互換地使用「生長」及「沈積」術語。藉由自SOI半導體層90選擇性地形成磊晶半導體層103使得磊晶層103之晶向不同於第一半導體層70之晶向，可相對於隨後形成於磊晶地生長於使第一半導體層70曝露之一渠溝開口中之一第二基板上的NMOS器件之電子遷移率最佳化形成於磊晶層103上之隨後形成的PMOS器件的電洞遷移率。因此，取決於被製造之電晶體器件類型，可由任何(摻雜或未摻雜)半導體材料(諸如Si、SiGe、SiC、SiGeC或其等之組合)形成磊晶半導體層103，其中能夠利用一選擇性磊晶生長方法形成該磊晶半導體層103。

在圖17中所描繪之實例中，所描繪之晶圓結構27包含橫向位移且藉由淺渠溝隔離區域95、99而相對彼此隔開的兩個半導體基板。特定而言，用SOI半導體層90及左側上之磊晶半導體層103形成第一半導體結構，且用SOI半導體層90及右側上之磊晶半導體層103形成第二半導體結構。雖然未繪示，但每一半導體結構可包含一主體及/或井區域。此外，應瞭解，可藉由自使下伏半導體基板層70曝露的STI區域中之一開口磊晶地生長一半導體材料而完全或部分形成一額外半導體基板(未繪示)，且此額外半導體基板亦已形成於一主體及/或井區域中。主體及井區域含有雜質，使得一者係p摻雜且一者係n摻雜，由此其中形成NMOS電晶體之區域係p摻雜，且其中形成PMOS電晶體之區域係n摻雜。

在形成囊封之淺渠溝隔離區域95、99之後，可使用任何期望之閘極電極形成序列將一或多個閘極電極結構形成於半導體晶圓結構上，使得該等閘極結構與囊封之STI區域95、99重疊。例如，圖18圖解說明在垂直於囊封之STI區域95、99形成一經蝕刻之閘極電極堆疊104、105之後接續於圖17後的半導體晶圓結構28之處理。在一實例序列中，跨整個晶圓結構28毯覆式沈積及/或生長至少一第一高k閘極介電層104且第一高k閘極介電層104用於隨後形成閘極介電層。第一高k閘極介電層104可用於形成用於晶圓上之所有電晶體的閘極電介質的至少部分，或者，第一高k閘極介電層104可僅用於形成於晶圓上之一第一類型電晶體。在所選實施例中，使用CVD、、PEVCD、PVD、ALD或以上之任何(若干)組合將第一高k閘極介電層104沈積成在1埃至100埃(舉例來說，10埃至50埃或更特定而言，15埃至20埃(儘管可使用其他厚度))範圍內的一預定最終厚度。用於閘極介電層104的一適當高k閘極介電材料係具有大於7.0之一介電常數值k的一絕緣體材料。例如，可使用並不包含矽(舉例來說HfO₂)一金屬氧化物化合物，儘管亦可使用包含(但不限於)Ta₂O₅、ZrO₂、TiO₂、Al₂O₃、Y₂O₃、La₂O₃、HfSiN_yO_X、ZrSiN_yO_X、ZrHfO_x、LaSiO_X、YSiO_X、ScSiO_X、CeSiO_X、HfLaSiO_X、HfAlO_X、ZrAlO_X及LaAlO_X之鋯、鋁、鑭、鍶、鉭、鈦之其他氧化物、矽酸鹽或鋁酸鹽或其等之組合。此外，多金屬氧化物(例如鈦酸鋇鍶(BST))亦可提供高k介電屬性。如將會瞭解，在其他實施例中可以其他方式形成高k閘極介電層104。

在形成高k閘極介電層104之後，可使用任何期望之閘極電極形成序列將一或多個經蝕刻之閘極電極105形成於高k閘極介電層104上。例如，可藉由在高k閘極介電層104上沈積或形成具有一預定厚度(舉例來說在1奈米至20奈米之範圍內)之一第一導電層，且接著形成具有一預定厚度(舉例來說在20奈米至100奈米之範圍內)之一第二多晶矽層以形成一第一金屬閘極堆疊而由至少一第一導電層(舉例來說多晶矽、SiGe及/或金屬)形成閘極電極105。在形成第一閘極堆疊之後，任何期望之閘極電極蝕刻處理步驟可用於在高k閘極介電層104上形成所期望之閘極電極105。在所描繪之實例中，經蝕刻之閘極電極堆疊104、105係形成為垂直於囊封之STI區域95、99。假設淺渠溝隔離區域95接近經蝕刻之閘極電極結構104、105之重疊部分，則經密化之SiN囊封層99對將不利地影響高k閘極介電層104之形成的氧擴散提供一阻障。

在圖19中所描繪之另一實例中，在平行於囊封之STI區域95、99形成一經蝕刻之閘極電極堆疊106、107之後圖解說明接續於圖17之後的半導體晶圓結構29之處理。在此實例中，至少一第一高k閘極介電層106形成或沈積於半導體晶圓結構29上，其後係形成或沈積一或多層閘極電極層(舉例來說金屬及聚合物層)，該等閘極電極層經選擇性蝕刻以形成經蝕刻之閘極電極107。在所描繪之實例中，經蝕刻之閘極電極堆疊106、107形成為平行於囊封之STI區域95、99且與囊封之STI區域95、99重疊。同樣在此組態中，經密化之SiN囊封層99對將不利地影響高k閘極介電層106之形成的氧擴散提供一阻障。

應瞭解，額外處理步驟將用於完成至電晶體中之閘極電極結構的製造。作為實例，可連同通常包含用於以期望之方式連接電晶體來達成所期望之功能性的多重互連級之形成的習知後端處理(未描繪)執行一或多個犧牲氧化物形成、剝離、隔離區域形成、井區域形成、延伸植入、暈圈植入、間隔件形成、源極/汲極植入、熱驅動或退火步驟及拋光步驟。因此，用於完成半導體結構之製造的特定步驟序列可取決於程序及/或設計要求而變化。

迄今應瞭解，本文已揭示一種用於製造具有一淺渠溝隔離區域或結構及形成於淺渠溝隔離區域/結構上之一層氮化矽囊封層的一半導體結構的方法。如所揭示，一淺渠溝開口形成於可(但無必要需要)為形成於第一半導體層及埋藏隔離層上之一第二半導體層的一半導體層中。可藉由提供第一及第二半導體層(其中藉由一絕緣體層使第二半導體層與下伏第一半導體層隔開)形成淺渠溝開口；在第二半導體層上形成一第一氧化物層；在第一氧化物層上形成一遮罩層；且選擇性地移除遮罩層、第一氧化物層、第二半導體層之一部分以形成一第一區域中之淺渠溝開口及留下一第二區域中之遮罩層、第一氧化物層及第二半導體層的一殘餘部分而形成淺渠溝開口。在形成淺渠溝開口之後，可用一第一介電材料至少部分填充該淺渠溝開口以形成一淺渠溝隔離區域((諸如)藉由沈積一第一高密度電漿氧化物層)。此時，可應用一各向異性蝕刻程序以移除形成於淺渠溝開口之一上垂直側壁上的第一高密度電漿氧化物層之部分而留下淺渠溝開口之底部處之淺渠溝隔離區域的至少部分。接著(諸如)藉由使用一電漿增強化學氣相沈積(PECVD)程序將一具張力之氮化矽層沈積成淺渠溝隔離區域上之一預定最小厚度而形成一層氮化矽層以覆蓋淺渠溝隔離區域。在氮化矽層上，沈積一第二介電材料(舉例來說高密度電漿氧化物)以形成一保護性介電層。此時，可應用一各向異性蝕刻程序以移除形成於淺渠溝開口之一上垂直側壁上的保護性介電層之一部分而留下淺渠溝開口之底部處之氮化矽囊封層及淺渠溝隔離區域的至少部分。藉由(舉例來說用一化學機械拋光步驟)拋光保護性介電層及應用一熱密化程序，密化氮化矽層以藉此在淺渠溝隔離區域上形成一層氮化矽囊封層。在所選實施例中，拋光保護性介電層以形成一經拋光之保護性介電層，其後係蝕刻經拋光之保護性介電層的同時自半導體層移除一襯墊氧化物層以形成一凹進之保護性介電層，且接著形成與凹進之保護性介電層之側壁表面相鄰的氮化矽側壁間隔件來保護氮化矽囊封層及淺渠溝隔離區域。最後，可形成與氮化矽囊封層及淺渠溝隔離區域至少部分重疊的一或多個閘極電極結構，該一或多個閘極電極結構包括至少一第一高k介電閘極層及一導電層。

在另一形成中，提供一渠溝隔離區域及用於形成該渠溝隔離區域的相關聯程序。如所揭示，提供包含一半導體層之一半導體基板結構。一層氮化物層形成於經圖案化以選擇性形成使半導體層之部分曝露的氮化物層中之一第一開口的半導體基板結構上。氮化物層中之第一開口用於界定用於選擇性蝕刻半導體層中之一第二開口的一蝕刻遮罩，其中第一開口及第二開口一起形成一渠溝開口。用(諸如)藉由沈積渠溝開口中之一高密度電漿氧化物層形成之一層氧化物層填充渠溝開口之至少部分，該高密度電漿氧化物層在渠溝開口之底部上比在渠溝開口之垂直表面或側壁上更厚。隨後，選擇性移除渠溝開口之垂直表面區域之上部分上的高密度電漿氧化物層，而留下渠溝開口之底部表面區域上的高密度電漿氧化物層之至少一部分。接著(諸如)藉由使用一PECVD程序將一具張力之氮化矽層沈積成一預定最小厚度而在氧化物層上沈積一第一氮化物層以完全覆蓋氧化物層。在第一氮化物層上，沈積一第一保護性氧化物層，其在渠溝開口之底部表面區域上比在渠溝開口之垂直表面區域上更厚。自渠溝開口之垂直表面區域的一上部分選擇性移除第一保護性氧化物及第一氮化物層之部分，而實質上留下渠溝開口之底部表面區域上的第一保護性氧化物及第一氮化物層，且接著沈積一第二氧化物層以填充渠溝開口。接著用一化學機械拋光程序拋光經沈積之第二氧化物層以移除第二氧化物層之至少一部分且密化第一氮化物層，藉此形成具有一經密化之氮化物囊封層的一渠溝隔離區域。在所選實施例中，可形成與渠溝隔離區域及經密化之氮化物囊封層至少部分重疊的一或多個閘極電極結構，其中用至少一第一高k介電閘極層及一導電層形成該等閘極電極結構。在拋光經沈積之第二氧化物層之後，可選擇性移除氮化物層之任何殘餘部分以使半導體層之任何殘餘部分曝露及留下第一保護性氧化物層及形成於氧化物層上之經密化之第一氮化物層的一殘留部分。在殘留部分上，沈積一第二氮化物層以覆蓋殘留部分之頂部及側面，且接著各向異性地蝕刻該第二氮化物層以形成與殘留部分之側壁表面相鄰之氮化物側壁間隔件來保護渠溝隔離區域及經密化之氮化物囊封層。在沈積第二氮化物層之前，則一層氧化物拋光停止層可再生長於半導體層之任何殘餘部分上。為了使形成於渠溝隔離區域上之半導體層、氮化物側壁間隔件及經密化之氮化物囊封層的殘餘部分曝露，選擇性移除氧化物拋光停止層、第一保護性氧化物層及第二氧化物層之任何部分。

在另一形式中，提供一種用於製造半導體器件之方法。在所揭示之方法論中，提供包含形成於一較薄氧化物層、一SOI半導體層及一下伏第一半導體層上之一較薄遮罩層的一半導體晶圓結構，其中藉由一埋藏絕緣體層使SOI半導體層及第一半導體層隔開。藉由於SOI半導體層中形成一渠溝開口而使埋藏絕緣體層曝露於一第一區域中。沈積一第一高密度電漿氧化物層以填充渠溝開口來形成大體上與SOI半導體層一樣厚的一渠溝隔離結構。將一具張力之氮化矽層沈積於第一高密度電漿氧化物層上，其後將一第二高密度電漿氧化物層沈積於具張力之氮化矽層上，其中第二高密度電漿氧化物層在渠溝開口之一底部表面區域上比在渠溝開口之一垂直表面區域上更厚。自渠溝開口之垂直表面區域的一上部分選擇性移除第二高密度電漿氧化物層及具張力之氮化矽層的任何部分，而留下渠溝開口之底部表面區域處的第二高密度電漿氧化物層及具張力之氮化物層的至少一部分。接著沈積一第三高密度電漿氧化物層以填充渠溝開口，接著用一化學機械拋光程序拋光第三高密度電漿氧化物層以移除第三高密度電漿氧化物層之至少一部分，且密化具張力之氮化物層，藉此形成具有一經密化之氮化物囊封層的一渠溝隔離結構。最後，形成與渠溝隔離結構及經密化之氮化物囊封層至少部分重疊的一或多個閘極電極結構，其中閘極電極結構包含至少一第一高k介電閘極層及一導電層。

雖然本文揭示之所描述例示性實施例係關於多種半導體器件結構及用於製造該等半導體器件結構的方法，但無必要將本發明限於圖解說明適用於各種半導體程序及/或器件的本發明之發明態樣的實例實施例。因此，上文揭示之特定實施例僅為例示性且不應視為限制本發明，因本發明可以熟悉具有本文教示之優點的此項技術者所瞭解的不同但等效之方式進行修改及實踐。而且，所描述層之厚度可與所揭示之厚度值有所偏差。因此，上文之描述並非意欲將本發明限於所提出之特定形式，而是相反，意欲涵蓋可包含於由附隨請求項定義之本發明的精神及範疇內的此等替代例、修改例及等效例，由此熟悉此項技術者應理解其等可在不脫離呈現其最廣泛形式的本發明之精神及範疇下作出多種改變、替代及變更。

上文已關於特定實施例描述優點、其他優勢及問題之解決方法。但是，可引起任何優點、優勢或解決方法發生或變得更明顯的優點、優勢、問題之解決方法及(若干)任何元件不應視為任一或所有請求項之一關鍵、所需或本質特徵或元件。如本文所使用，術語「包括」(「comprises」)、「包括」(「comprising」)或其等之任何其他變動的術語意欲涵蓋一非專屬包含物，使得包括一列元件的一程序、方法或裝置並不僅包含此等元件，而且可包含並未明確列出或此程序、方法、物件或裝置所固有的其他元件。

11．．．半導體晶圓結構

12．．．半導體晶圓結構

13．．．半導體晶圓結構

14．．．半導體晶圓結構

15．．．半導體晶圓結構

16．．．半導體晶圓結構

17．．．半導體晶圓結構

18．．．半導體晶圓結構

19．．．半導體晶圓結構

20．．．半導體晶圓結構

21．．．半導體晶圓結構

22．．．半導體晶圓結構

23．．．半導體晶圓結構

24．．．半導體晶圓結構

25．．．半導體晶圓結構

26．．．半導體晶圓結構

27．．．半導體晶圓結構

28．．．半導體晶圓結構

29．．．半導體晶圓結構

70．．．半導體基板層

80．．．絕緣體層

90．．．半導體層

91．．．第一襯墊氧化物層

92．．．氮化物遮罩襯墊層

93．．．蝕刻遮罩層

94．．．渠溝開口

95．．．介電層

96．．．硬停囊封層/氮化矽層

97．．．保護性絕緣體材料

98．．．額外介電層

99．．．SiN囊封層/氮化矽硬停囊封層

100．．．屏幕氧化物層

101．．．第二氮化矽層

102．．．氮化物側壁間隔件

103．．．磊晶半導體層/SiGe層

104．．．第一高k閘極介電層/閘極電極堆疊

105．．．閘極電極堆疊

106．．．第一高k閘極介電層/閘極電極堆疊

107．．．閘極電極堆疊/閘極電極

圖1係具有形成於一半導體基板上之絕緣體上覆半導體(「SOI」)層的一半導體晶圓結構的一部分橫截面圖，其中襯墊氧化物層、襯墊氮化物遮罩層及蝕刻遮罩層係形成於SOI半導體層上；

圖2圖解說明在圖案化蝕刻遮罩層及蝕刻一渠溝開口之後接續於圖1後的處理；

圖3圖解說明在剝離經圖案化之蝕刻遮罩層及用一絕緣體材料填充渠溝開口之至少部分之後接續於圖2後的處理；

圖4圖解說明在自渠溝開口之曝露的側壁移除絕緣體材料之後接續於圖3後的處理；

圖5圖解說明在將一第一氮化矽層沈積於半導體晶圓結構上之後接續於圖4後的處理；

圖6圖解說明在將一保護性絕緣體材料沈積於第一氮化矽層之後接續於圖5後的處理；

圖7圖解說明在自渠溝開口之該等曝露的側壁移除保護性絕緣體材料及第一氮化矽層之後接續於圖6後的處理；

圖8圖解說明在用絕緣體材料之一額外層填充渠溝開口之殘餘物的至少部分之後接續於圖7後的處理；

圖9圖解說明在半導體晶圓結構的CMP拋光及第一氮化矽層之密化之後接續於圖8後的處理；

圖10圖解說明在自襯墊氮化物遮罩層移除絕緣體材料之後接續於圖9後的處理；

圖11圖解說明在選擇性移除襯墊氮化物遮罩層之後接續於圖10後的處理；

圖12圖解說明在剝離襯墊氧化物層之後接續於圖11後的處理；

圖13圖解說明在作用SOI層上再生長氧化物層之後接續於圖12後的處理；

圖14圖解說明在沈積一第二氮化矽層之後接續於圖13後的處理；

圖15圖解說明在蝕刻第二氮化矽層以形成使作用SOI層之部分曝露的間隔件之後接續於圖14的處理；

圖16圖解說明在自半導體晶圓結構剝離任何絕緣體材料以留下剩餘經密化之第一氮化矽層及間隔件之部分之後接續於圖15後的處理；

圖17圖解說明在將一磊晶半導體層選擇性形成於曝露之作用SOI層之後接續於圖16後的處理；

圖18圖解說明在垂直於STI區域形成一經蝕刻之閘極電極堆疊之後接續於圖17後的處理；及

圖19圖解說明在平行於STI區域形成一經蝕刻之閘極電極堆疊之後接續於圖17後的處理。

21．．．半導體晶圓結構

70．．．半導體基板層

80．．．絕緣體層

90．．．半導體層

91．．．第一襯墊氧化物層

95．．．介電層

97．．．保護性絕緣體材料

98．．．額外介電層

99．．．SiN囊封層/氮化矽硬停囊封層

Claims (20)

1. 一種用於製造一半導體結構之方法，該方法包括：在一半導體層中形成一淺渠溝開口；用一第一介電材料填充該淺渠溝開口之至少部分以形成一淺渠溝隔離結構；形成一層氮化矽層以覆蓋該淺渠溝隔離結構；將一第二介電材料沈積於該氮化矽層上以形成一保護性介電層；及拋光該保護性介電層及密化該氮化矽層，藉此在該淺渠溝隔離結構上形成一層氮化矽囊封層。
2. 如請求項1之方法，其中形成該半導體層中之該淺渠溝開口包括藉由以下步驟形成一第二半導體層中之一淺渠溝開口：提供一第一半導體層及該第一半導體層之至少部分上的一第二半導體層，其中藉由一絕緣體層使該第二半導體層與該第一半導體層隔開；在該第二半導體層上形成一第一氧化物層；在該第一氧化物層上形成一遮罩層；選擇性移除該遮罩層、該第一氧化物層、該第二半導體層之一部分以形成一第一區域中之該第二半導體層中的該淺渠溝開口及留下一第二區域中的該遮罩層、該第一氧化物層及該第二半導體層之一殘餘部分。
3. 如請求項1之方法，其中填充該淺渠溝開口之至少部分包括沈積一第一高密度電漿氧化物層。
4. 如請求項3之方法，其進一步包括各向同性地蝕刻形成於該淺渠溝開口之一上垂直側壁上的該第一高密度電漿氧化物層之一部分而留下該淺渠溝開口之一底部表面上的該高密度電漿氧化物之至少一部分。
5. 如請求項1之方法，其中形成該氮化矽層包括使用一電漿增強化學氣相沈積(PECVD)程序以在該淺渠溝隔離結構上將一具張力之氮化矽層沈積成一預定最小厚度。
6. 如請求項1之方法，其中沈積該第二介電材料包括：沈積一第二高密度電漿氧化物層以形成該保護性介電層。
7. 如請求項6之方法，其進一步包括各向同性地蝕刻形成於該淺渠溝開口之一上垂直側壁上的該保護性介電層之一部分而留下該淺渠溝開口之一底部表面處的該氮化矽囊封層及該淺渠溝隔離結構的至少一部分。
8. 如請求項1之方法，其中拋光該保護性介電層包括應用一化學機械拋光步驟。
9. 如請求項1之方法，其中拋光該保護性介電層及密化該氮化矽層包括拋光該保護性介電層以形成一經拋光之保護性介電層，該方法進一步包括：蝕刻該經拋光之保護性介電層的同時自該半導體層移除一襯墊氧化物層以形成一凹進之保護性介電層；及形成與該凹進之保護性介電層的側壁表面相鄰之氮化矽側壁間隔件以保護該氮化矽囊封層及該淺渠溝隔離結構。
10. 如請求項1之方法，其進一步包括：形成與該氮化矽囊封層及該淺渠溝隔離結構至少部分重疊之一或多個閘極電極結構，該一或多個閘極電極結構包括至少一第一高k介電閘極層及一導電層。
11. 一種形成一渠溝隔離區域之程序，該程序包括：提供包括一半導體層之一半導體基板結構；在該半導體基板結構上形成一層氮化物層；選擇性形成該氮化物層中之一第一開口以使該半導體層之部分曝露；使用該氮化物層中之該第一開口蝕刻該半導體層中之一第二開口以界定一蝕刻遮罩，其中該第一開口及該第二開口一起形成一渠溝開口；用一層氧化物層填充該渠溝開口之至少部分；將一第一氮化物層沈積於該氧化物層上以完全覆蓋該氧化物層；將一第一保護性氧化物層沈積於該第一氮化物層上，其中該第一保護性氧化物層在該渠溝開口之一底部表面區域上比在該渠溝開口之一垂直表面區域上更厚；自該渠溝開口之該垂直表面區域的一上部分選擇性移除該第一保護性氧化物及該第一氮化物層的任何部分而留下該渠溝開口之一底部表面區域處之該第一保護性氧化物及該第一氮化物層的至少一部分；沈積一第二氧化物層以填充該渠溝開口；用一化學機械拋光程序拋光該第二氧化物層以移除該第二氧化物層之至少一部分；及密化該第一氮化物層，藉此形成具有一經密化之氮化物囊封層之一渠溝隔離區域。
12. 如請求項11之程序，其中填充該渠溝開口之至少部分包括：將一第一高密度電漿氧化物層沈積於該渠溝開口中，其中該第一高密度電漿氧化物層在該渠溝開口之一底部表面區域上比在該渠溝開口之一垂直表面區域更厚；及自該渠溝開口之該垂直表面區域的一上部分移除該第一高密度電漿氧化物層的任何部分而留下該渠溝開口之該底部表面區域上之該第一高密度電漿氧化物層的至少一部分。
13. 如請求項11之程序，其中沈積該第一氮化物層包括使用一電漿增強化學氣相沈積(PECVD)程序以將一具張力之氮化矽層沈積成一預定最小厚度。
14. 如請求項11之程序，其進一步包括在拋光該第二氧化物層之後選擇性移除該氮化物層之任何殘餘部分，藉此使該半導體層之任何殘餘部分曝露及留下形成於該氧化物層上之該第一保護性氧化物層及經密化的該氮化物囊封層的一殘留部分。
15. 如請求項14之程序，其進一步包括：沈積一第二氮化物層以覆蓋該殘留部分之頂部及側面；各向異性地蝕刻該第二氮化物層以形成與該殘留部分之側壁表面相鄰之氮化物側壁間隔件來保護該渠溝隔離區域及該經密化之氮化物囊封層。
16. 如請求項15之程序，其進一步包括在沈積該第二氮化物層之前於該半導體層之一殘餘部分上再生長一層氧化物拋光停止層。
17. 如請求項16之程序，其進一步包括選擇性移除該氧化物拋光停止層、該第一保護性氧化物層及該第二氧化物層之任何部分以使形成於該渠溝隔離區域上之該半導體層、該氮化物側壁間隔件及該經密化之氮化物囊封層的該殘餘部分曝露。
18. 如請求項11之程序，其進一步包括形成與該渠溝隔離區域及該經密化之氮化物囊封層至少部分重疊的一或多個閘極電極結構，該一或多個閘極電極結構包括至少一第一高k介電閘極層及一導電層。
19. 一種用於製造半導體器件之方法，該方法包括：提供一半導體晶圓結構，在該半導體晶圓結構中一較厚遮罩層係形成於一較薄氧化物層、一絕緣體上覆半導體(SOI)半導體層及一下伏第一半導體層上，其中藉由一埋藏絕緣體層使該SOI半導體層及該第一半導體層隔開；藉由於該SOI半導體層中形成一渠溝開口而使一第一區域中之該埋藏絕緣體層曝露；沈積一第一高密度電漿氧化物層以填充該渠溝開口而形成實質上與該SOI半導體層一樣厚的一渠溝隔離結構；將一具張力之氮化矽層沈積於該第一高密度電漿氧化物層上；將一第二高密度電漿氧化物層沈積於該具張力之氮化矽層上，其中該第二高密度電漿氧化物層在該渠溝開口之一底部表面區域上比該渠溝開口之一垂直表面區域上厚；自該渠溝開口之該垂直表面區域的一上部分移除該第二高密度電漿氧化物層及該具張力之氮化矽層之任何部分而在該渠溝開口之一底部表面區域處留下該第二高密度電漿氧化物層及該具張力之氮化物層的至少一部分；沈積一第三高密度電漿氧化物層；及用一化學機械拋光程序拋光該第三高密度電漿氧化物層以移除該第三高密度電漿氧化物層之至少一部分及密化該具張力之氮化物層，藉此在該渠溝隔離結構上形成一經密化的氮化物囊封層。
20. 如請求項19之方法，其進一步包括形成與該渠溝隔離結構及該經密化之氮化物囊封層至少部分重疊之一或多個閘極電極結構，該一或多個閘極電極結構包括至少一第一高k介電閘極層及一導電層。