TWI523035B - 電流輸送電路 - Google Patents

Description

電流輸送電路

本發明是關於一電流輸送電路，尤指一種可以分離電流之電流輸送電路。

在一習知電流輸送電路中，電流會流動在正向路徑(true route)與反向路徑(bar route)中，然而，在這樣的機制中，該兩路徑不容易配合良好，因此造成兩路徑間的不同電流，因此，電流消耗是高的，且也無法容易地針對兩路徑執行電流偵測。

因此，本發明的目的之一在於提出可以分離電流之一電流輸送電路。

本發明之一實施例提供了一電流輸送電路，該電流輸送電路包含：第一電流傳送路徑；第二電流傳送路徑，該第二電流傳送路徑具有與第一電流傳送路徑相同之裝置；以及至少一控制電路，用以控制第一電流傳送路徑與第二電流傳送路徑，以進入普通模式或電流分離模式，其中在普通模式，第一電流傳送路徑與第二電流傳送路徑都會被致能並能夠傳送電流，而在電流分離模式中，第一電流傳送路徑會被致能以傳送電流但第二電流傳送路徑會被停用因此不 會傳送電流。

本發明可以透過簡單電路來簡單地執行電流分離，由於電流只流過一個路徑，因此電流消耗可以降低，如此一來，可輕易地進行電流偵測。另外，可以透過提供隔絕電路或偏壓電路給這些路徑來更進一步地改善電路效能。

在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或通過其他裝置或連接手段間接地電氣連接至該第二裝置。

第1圖(包含附圖(a)與(b))中之方塊圖與第2A圖、第2B圖、第3圖、第4圖中所示之電路圖會用來說明本發明之概念。請注意，下面的敘述說明了複數個實施例應用於記憶體之情形，然而，本發明之個別實施例可被用於任何其它裝置。第1圖之附圖(a)與附圖(b) 是依據本發明之實施例之電流輸送電路100之運作的方塊圖。如第1圖之附圖(a)與附圖(b)所示，電流輸送電路100包含：複數個控制電路101、102、一第一電流傳送路徑103以及一第二電流傳送路徑105。在一實施例中，第一電流傳送路徑103與第二電流傳送路徑105具有相同的裝置。電流輸送電路100可運作於兩個模式中：第1圖之附圖(a)中所示之普通模式(normal mode)，以及第1圖之附圖(b)中所示之電流分離模式(current splitting mode)。控制電路101、102會分別傳送第一控制訊號CS與第二控制訊號Rself至第一電流傳送路徑103或第二電流傳送路徑105，以進入普通模式或是電流分離模式。在普通模式中，如第1圖之附圖(a)所示，第一電流傳送路徑103與第二電流傳送路徑105都會被致能，並能分別傳送電流I1、I2。在電流分離模式中，如第1圖之附圖(b)所示，會將第一電流傳送路徑103致能以傳送電流I1，但會將第二電流傳送路徑105停用，因而不能傳送電流。控制電路101、102可以是獨立電路或組合為一單一電路。控制電路101、102可以由硬體或軟體實作，舉例來說，控制電路101、102可以是與其它電路獨立之電路，於另一設計中，可藉由安裝程式至微處理器來實作控制電路101、102。

第2A圖是依據本應用之實施例之電流輸送電路100的詳細電路結構的電路圖。簡單來說，下列實施例中會省略第1圖中之控制電路101。請注意，以下的電路結構只用於舉例說明，而非對本發明之範疇設限。

如第2A圖中所示，第一電流傳送路徑103與第二電流傳送路徑105都是耦接至切換電路201並共用切換電路202，然而，切換電路201可以獨立於第一傳送路徑103以及第二電流傳送路徑105之外。第一電流傳送路徑103包含第一開關裝置M1與第三開關裝置M3。第一開關裝置M1具有耦接至切換電路201之第一端Te11。第三開關裝置M3具有耦接至第一開關裝置之第二端Te12之第一端Te31，以及具有耦接至電容C1之第二端Te32。第二電流傳送路徑105包含第二開關裝置M2與第四開關裝置M4。第二開關裝置M2具有耦接至切換電路201之第一端Te21，以及具有耦接至第一開關裝置M1之第二端Te12之控制端Te2c，並具有耦接至第一開關裝置M1之控制端Te1c之第二端Te22。第四開關裝置M4具有耦接至第二開關裝置M2之第二端Te22之第一端Te41，具有耦接至電容C2之第二端Te42，並具有耦接至第三開關裝置M3之控制端Te3c之控制端Te4c。電容C1具有耦接至第三開關裝置M3之第二端Te32之第一端Tec11，並具有耦接至第二預定電壓Vssa之第二端Tec12。電容C2具有耦接至第四開關裝置M4之第二端Te42之第一端Tec21，並具有耦接至第二預定電壓Vssa之第二端Tec22。另外，第一電流傳送路徑103包含耦接至第一開關裝置M1之第一端Te11之電容C3，而第二電流傳送裝置105包含耦接至第二開關裝置M2之第一端Te21之電容C4。

在此實施例中，第一控制訊號CS會被傳送至切換電路201，因此會依據第一控制訊號CS而在普通模式下將第二電流傳送路徑 105連接至第一預定電壓Vcc，以及在電流分離模式下將第二電流傳送路徑105連接至第三預定電壓GND。第一電流傳送路徑103包含線路的兩個部分：LioF線路與GioF線路；而第二電流傳送路徑105包含線路的兩個部分：Lio線路與Gio線路。

在一實施例中，Gio線路的電容值會高於Lio線路的電容值，但本發明並不以此為限。假如電流輸送電路100進入電流分離模式，則切換電路201會將第二電流傳送路徑105連接至接地端，如此一來，LiOF仍會維持高準位但Lio會被拉降。在達到特定之電壓分離且第二控制訊號Rself變成低準位後，端點V1與端點V2處之電壓會上升至第三開關裝置M3與第四開關裝置M4之臨界電壓Vtp。只要Lio降低至2*Vtp之下，第二開關裝置M2會被關閉，因此不會有電流流過Gio。另外當電流流過第一開關裝置M1與第三開關裝置M3時，端點V1處之電壓會提升並在Lio達到2*Vtp前關閉第二開關裝置M2。由於LioF與GioF有著最大的供應電壓Vcc的跨壓，同時電流由LioF流至GioF，如此一來，第二電流傳送路徑105會停止傳送電流I2。

線路Lio/LioF上的訊號是電容性(capacitive)訊號，而Gio/GioF線路上的也是電阻性(resistive)與電容性訊號。假如第2A圖所示之電路被用於記憶體，則Lio/LioF線路之數量會視記憶體大小、速度以及架構而定。

第2B圖是第2A圖中之切換電路201之示範性電路結構的電路圖。如第2B圖所示，切換電路201包含複數個電晶體N1、N2、P1、P2、P3。電晶體N1、N2在此實施例中是N型金氧場效電晶體(NMOSFET)，而電晶體P1、P2、P3在此實施例中是P型金氧場效電晶體(PMOSFET)。電晶體P1、P2、P3之控制端Tp1c、Tp2c以及Tp3c會彼此耦接，以接收讀取致能訊號(read enable signal)Rea。電晶體P1、P2之第一端Tp11與Tp21是耦接至第一預定電壓Vcc。電晶體P1、P2之第二端Tp21與Tp22是分別耦接至電晶體P3之第一端Tp31與第二端Tp32。此外，電晶體P3之第一端Tp31與第二端Tp32是分別耦接至第一、第二開關裝置M1、M2之第一端Te11與Te21。電晶體N1、N2之控制端Tn1c、Tn2c是彼此耦接，以接收第一控制訊號CS。電晶體N1之第一端Tn12在此實施例中會接收具有邏輯值”1”之資料DLF，而電晶體N2之第一端Tn22在此實施例中會接收具有邏輯值”0”之資料DL。

在一實施例中，第1圖、第2A圖以及第2B圖中所述之電路是被用於記憶體中，而第一控制訊號CS可以是用於選擇資料位置之訊號，因此，接收第一控制訊號CS之電晶體的數量取決於不同參數(像是速度、漏電、架構)來決定，而非是第2B圖中所示之固定值2。在讀取運作之前，第2A圖中之線路Lio/LioF會透過電晶體P1、P2、P3被預先充電至Vcc，而線路Gio/GioF會透過具有電晶體P1、P2、P3之相似結構之N型金氧場效電晶體(在此無圖示)被預先充電至接地電壓，但本發明並不以此為限。接下來，讀取致能訊號Rea 會關閉電晶體P1、P2、P3，因此線路Lio/LioF會被浮接(floating)充電至Vcc。同樣地，線路Gio/GioF會被浮接(floating)充電至接地電壓。在此情形中，線路Lio/LioF會對應至記憶體之個別區塊(section)，而記憶體一般會具有複數個區塊。

接下來，如上所述，第一控制訊號CS會變高準位並將線路Lio拉往接地，以及維持線路LioF在Vcc。在線路Lio/LioF之間產生足夠的電壓分離(視電晶體之不匹配Vt與Vt而定)後，線路Lio會被拉往接地，且第二控制訊號Rself會變成低準位。在這之後，會執行上述之電流分離運作。電流I1、I2之電流量係為線路Lio/LioF之電容值(由電晶體N1、N2以及連接的電容(像是電容C3、C4)所決定)的函數。

第3圖是依據本應用之另一實施例之電流輸送電路300之詳細電路結構的電路圖。在此實施例中，電流輸送電路300也包含第一電流傳送電路103、第二電流傳送電路105以及切換電路201(在第3圖中省略以求簡潔)，其與第2A圖中所示之電流輸送電路100相同。電流輸送電路300另包含電容C5、電容C6以及阻隔電路(isolating circuit)301。電容C5與電容C6可由金氧場效電晶體(MOS)或金屬來實作。阻隔電路301是用以依據隔離訊號ISS來將第一電流傳送路徑103與電容C6隔離，以及將第二電流傳送路徑105與電容C7隔離。在一實施例中，阻隔電路301只會在記憶體之寫入運作期間被致能，也就是說，第一電流傳送電路103與第二電流傳 送電路105會在記憶體之讀取運作期間被耦接至電容C5與電容C6，但會在記憶體之寫入運作期間與電容C5與電容C6隔離，如此一來，流經線路Lio/LioF之電流可以透過加上額外電容來增大，並且不會對寫入運作造成任何損害。此外，在一實施例中，隔離訊號ISS回等於訊號Rself。

在此實施例中，阻隔電路301包含第五開關裝置M5與第六開關裝置M6。第五開關裝置M5具有耦接至電容C5之第一端Te51，具有耦接至第一開關裝置M1之第一端Te11之第二端Te52，以及具有用以接收隔離訊號ISS之控制端Te5c，第五開關裝置M5是用以依據隔離訊號ISS來隔離電容C5與第一開關裝置M1。第六開關裝置M6具有耦接至電容C6之第一端Te61，具有耦接至第二開關裝置M2之第一端Te21之第二端Te62，以及具有用以接收隔離訊號ISS之控制端Te6c，第六開關裝置M6是用以依據隔離訊號ISS來隔離電容C6與第二開關裝置M2。

第4圖是依據本應用之又一實施例之電流輸送電路400之詳細電路結構的電路圖。在此實施例中，電流輸送電路400另包含用以將第一電流傳送路徑103與第二電流傳送路徑105偏壓之偏壓電路(biasing circuit)401。偏壓電路401可包含由耦接至電壓Vcc之電晶體T所實作之電流源、第一電晶體T1與第二電晶體T2，其中電晶體T、第一電晶體T1與第二電晶體T2均為P型金氧場效電晶體，但本發明並不以此為限。電晶體T是被用來開啟或關閉偏壓電路 401。第一電晶體T1是用以提供第一偏壓電壓給第一開關裝置M1，且具有耦接至電流源以接收一部份之定電流之第一端Tet11，並具有耦接至第一開關裝置M1之第一端Te1之第二端Tet12。第二電晶體T2是用以提供第二偏壓電壓給第二開關裝置M2，用以接收一部份之定電流，且具有耦接至電流源以接收一部份之定電流之第一端Tet21，並具有耦接至第二開關裝置M2之第一端Te21之第二端Tet22。第一電晶體T1與第二電晶體T2之控制端都會接收用以控制本身運作之偏壓訊號Bias。在此實施例中，第一電晶體T1與第二電晶體T2是運作於飽和區域內。在一實施例中，偏壓電路401只會在記憶體之讀取運作期間被致能，因此電晶體T可接收第二控制訊號Rself來控制運作。

基於上述的實施例，可透過簡單電路來輕易地執行電流分離，由於電流只流過一個路徑，因此電流消耗得以減少，如此一來，可輕易地進行電流偵測。另外，可透過提供阻隔電路或偏壓電路給這些路徑來更進一步地改善電路效能。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、300、400‧‧‧電流輸送電路

101、102‧‧‧控制電路

103‧‧‧第一電流傳送路徑

105‧‧‧第二電流傳送路徑

201‧‧‧切換電路

301‧‧‧阻隔電路

401‧‧‧偏壓電路

第1圖係繪示依據本發明之實施例之電流輸送電路之運作的方塊 圖。

第2A圖係繪示依據本發明之實施例之電流輸送電路之詳細電路結構之電路圖。

第2B圖係繪示第2A圖中所示之切換電路之示範性電路結構之電路圖。

第3圖係繪示依據本發明之另一實施例之電流輸送電路之詳細電路結構之電路圖。

第4圖係繪示依據本發明之又一實施例之電流輸送電路之詳細電路結構之電路圖。

100‧‧‧電流輸送電路

101、102‧‧‧控制電路

103‧‧‧第一電流傳送路徑

105‧‧‧第二電流傳送路徑

Claims (19)

1. 一種電流輸送電路，包含：一第一電流傳送路徑；一第二電流傳送路徑，其所具有之裝置與該第一電流傳送路徑所具有之裝置相同；至少一控制電路，用以控制該第一電流傳送路徑與該第二電流傳送路徑進入一普通模式或一電流分離模式，其中在該普通模式中，該第一電流傳送路徑與該第二電流傳送路徑都會被致能並能傳送電流，而在該電流分離模式中，該第一電流傳送路徑會被致能以傳送電流，但該第二電流傳送路徑會被停用而無法傳送電流；一切換電路；其中該至少一控制電路包含一第一控制電路與一第二控制電路；該第一電流傳送路徑包含：一第一開關裝置，具有耦接至該切換電路之一第一端；一第三開關裝置，具有耦接至該第一開關裝置之一第二端之一第一端，並具有一第二端；一第一電容，具有耦接至該第三開關裝置之該第二端之一第一端，並具有耦接至一第二預定電壓準位之一第二端；以及一第三電容，其耦接至該第一開關裝置之該第一端；以及該第二電流傳送路徑包含：一第二開關裝置，具有耦接至該切換電路之一第一端，具有耦 接至該第一開關裝置之該第二端之一控制端，並具有耦接至該第一開關裝置之一控制端之一第二端；一第四開關裝置，具有耦接至該第二開關裝置之該第二端之一第一端，具有耦接至該第二預定電壓準位之一第二端，並具有耦接至該第三開關裝置之一控制端之一控制端；一第二電容，具有耦接至該第四開關裝置之該第二端之一第一端，並具有耦接至該第二預定電壓準位之一第二端；以及一第四電容，其耦接至該第二開關裝置之該第一端；其中該切換電路在該普通模式中會從該第一控制電路接收一第一控制訊號以將該第二電流傳送路徑連接至一第一預定電壓，並在該電流分離模式中會將該第二電流傳送路徑連接至一第三預定電壓；以及在該第二電流傳送路徑連接至該第三預定電壓之後，該第三開關裝置與該第四開關裝置會從該第二控制電路接收一第二控制訊號而開啟。
2. 如申請專利範圍第1項所述之電流輸送電路，其應用於一記憶體，其中該第一控制訊號係為用以選擇該記憶體之一資料位置的訊號。
3. 如申請專利範圍第1項所述之電流輸送電路，其中該切換電路包含：一第一第一種類型電晶體，具有耦接至該第一預定電壓之一第一端； 一第二第一種類型電晶體，具有耦接至該第一預定電壓之一第一端；一第三第一種類型電晶體，具有耦接至該第二第一種類型電晶體之一第二端之一第一端，具有耦接至該第一第一種類型電晶體之一第二端之一第三端，以及具有耦接至該第二第一種類型電晶體之一控制端與該第一第一種類型電晶體之一控制端之一控制端；一第一第二種類型電晶體，具有耦接至該第三第一種類型電晶體之該第二端之一第一端，以及具有接收該第一控制訊號之一控制端；以及一第二第二種類型電晶體，具有耦接至該第三第一種類型電晶體之該第一端之一第一端，以及具有接收該第一控制訊號之一控制端。
4. 如申請專利範圍第1項所述之電流輸送電路，另包含：一第一電容；一第二電容；一第五開關裝置，用以依據一隔絕訊號來將該第一電容與該第一開關裝置隔絕，該第五開關裝置具有耦接至該第一電容之一第一端，具有耦接至該第一開關裝置之該第一端之一第二端，以及具有接收該隔絕訊號之一控制端；以及一第六開關裝置，用以依據該隔絕訊號來將該第二電容與該第二開關裝置隔絕，該第六開關裝置具有耦接至該第二電容之 一第一端，具有耦接至該第二開關裝置之該第一端之一第二端，以及具有接收該隔絕訊號之一控制端。
5. 如申請專利範圍第4項所述之電流輸送電路，其中該隔絕訊號與該第二控制訊號具有相同相位。
6. 如申請專利範圍第4項所述之電流輸送電路，其應用於一記憶體，其中該第五開關裝置與該第六開關裝置只會在該記憶體之一讀取運作之期間中開啟。
7. 如申請專利範圍第1項所述之電流輸送電路，另包含：一電流源，用以提供一定電流；一第一電晶體，用以提供一第一偏壓電壓給該第一開關裝置，該第一電晶體具有耦接至該電流源之一第一端以接收該定電流之一部分，以及具有耦接至該第一開關裝置之該第一端之一第二端；以及一第二電晶體，用以提供一第二偏壓電壓給該第二開關裝置，並用以接收該定電流之一部分，該第二電晶體具有耦接至該電流源之一第一端以接收該定電流之一部分，以及具有耦接至該第二開關裝置之該第一端之一第二端；其中該第一電晶體與該第二電晶體均是運作於一飽和區內。
8. 如申請專利範圍第7項所述之電流輸送電路，其中該第一電晶體 與該第二電晶體均為P型金氧場效電晶體。
9. 如申請專利範圍第7項所述之電流輸送電路，其中該電流源會接收該第二控制訊號以控制本身之運作。
10. 如申請專利範圍第7項所述之電流輸送電路，其應用於一記憶體，其中該電流源只會在該記憶體之一讀取運作之期間中運作。
11. 如申請專利範圍第1項所述之電流輸送電路，另包含：一第五電容，耦接至該第一電流傳送路徑；一第六電容，耦接至該第二電流傳送路徑；以及一隔絕電路，用以依據一隔絕訊號，將該第一電流傳送路徑與該第五電容隔絕以及將該第二電流傳送路徑與該第六電容隔絕。
12. 如申請專利範圍第11項所述之電流輸送電路，其中該隔絕訊號與該第二控制訊號具有相同相位。
13. 如申請專利範圍第11項所述之電流輸送電路，其中該隔絕電路包含：一第五開關裝置，具有耦接至該第五電容之一第一端，具有耦接至該第一電流傳送路徑之一第二端，以及具有接收該隔絕訊號之一控制端；以及 一第六開關裝置，具有耦接至該第六電容之一第一端，具有耦接至該第二電流傳送路徑之一第二端，以及具有接收該隔絕訊號之一控制端。
14. 如申請專利範圍第13項所述之電流輸送電路，其應用於一記憶體，其中該第五開關裝置與該第六開關裝置只會在該記憶體之一讀取運作之期間中開啟。
15. 如申請專利範圍第1項所述之電流輸送電路，另包含：一偏壓電路，用以偏壓該第一電路傳送路徑與該第二電流傳送路徑。
16. 如申請專利範圍第15項所述之電流輸送電路，其中該偏壓電路包含：一電流源，用以提供一定電流；一第一電晶體，用以接收該定電流之一部分，該第一電晶體具有耦接至該電流源之一第一端，以及具有耦接至該第一電流傳送路徑之一第二端；以及一第二電晶體，用以接收該定電流之一部分，該第二電晶體具有耦接至該電流源之一第一端，以及具有耦接至該第二電流傳送路徑之一第二端。
17. 如申請專利範圍第16項所述之電流輸送電路，其中該第一電晶 體與該第二電晶體均為運作於一飽和區內之P型金氧場效電晶體。
18. 如申請專利範圍第16項所述之電流輸送電路，其中該電流源會接收該第二控制訊號以控制本身之運作。
19. 如申請專利範圍第16項所述之電流輸送電路，其應用於一記憶體，其中該電流源只會在該記憶體之一讀取運作之期間中運作。