[go: up one dir, main page]

TWI520327B - 用於製備陽極短路的場欄絕緣閘雙極電晶體之方法 - Google Patents

用於製備陽極短路的場欄絕緣閘雙極電晶體之方法 Download PDF

Info

Publication number
TWI520327B
TWI520327B TW101127314A TW101127314A TWI520327B TW I520327 B TWI520327 B TW I520327B TW 101127314 A TW101127314 A TW 101127314A TW 101127314 A TW101127314 A TW 101127314A TW I520327 B TWI520327 B TW I520327B
Authority
TW
Taiwan
Prior art keywords
layer
field
semiconductor
conductivity type
preparing
Prior art date
Application number
TW101127314A
Other languages
English (en)
Other versions
TW201306254A (zh
Inventor
叭剌 安荷
博德 馬督兒
丁永平
張曉天
約瑟 何
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Publication of TW201306254A publication Critical patent/TW201306254A/zh
Application granted granted Critical
Publication of TWI520327B publication Critical patent/TWI520327B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H10P30/204—
    • H10P30/21—
    • H10P30/22—
    • H10P95/90—
    • H10W10/031—
    • H10W10/30—

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

用於製備陽極短路的場欄絕緣閘雙極電晶體之方法
本發明關於一種用於製備陽極短路的場欄絕緣閘雙極電晶體(IGBT)之方法。
絕緣閘雙極電晶體(IGBT)為三端子功率半導體元件。IGBT把金屬氧化物半導體場效應電晶體(MOSFET)的簡單閘極驅動性能，與雙極電晶體的高電流、低飽和電壓等性能相結合。在一個單獨元件中，藉由將絕緣閘場效應電晶體(FET)與雙極電晶體相結合，絕緣閘FET作為IGBT的控制輸入，雙極電晶體作為IGBT的開關。
如第1A圖所示，為一種習知技術的傳統IGBT之剖面示意圖。傳統的IGBT包含一個位於p+基板101上的n-型場欄層103。N-外延層/電壓閉鎖層105生長在場欄層103上方。可以在外延層/電壓閉鎖層105中形成一個或多個元件。每個元件可以含有形成在外延層/電壓閉鎖層105中的p-型本體區107，以及形成在p-型本體區107中的一個或多個n+發射區109。每個元件還可以包含形成在p-型本體區107和n+發射區109的裸露部分上的閘極絕緣物111(例如氧化物)。閘極電極113形成在閘極絕緣物111上。發射極電極 115形成在本體區107和發射區109的不同部分上。集電極電極117形成在p+基板101的背面。IGBT 100的結構除了用n+汲極代替p+集電極層101之外，其他都與n-通道垂直MOSFET的結構類似，從而構成一個垂直PNP雙極結型電晶體。額外的p+集電極層101構成PNP雙極結型電晶體與背面n-通道MOSFET的串聯連接。
在一些應用中，IGBT具有比傳統的MOSFET元件更加優越的性能。這主要是由於IGBT與MOSFET相比，具有極其低的正向電壓降。然而，IGBT元件正向電壓降上的改進，被其緩慢的開關速度抵消。注入到n-外延層/電壓閉鎖層105中的少數載流子，需要時間進入並退出，或者在開啟和斷開時再結合，造成比MOSFET更長的開關時間以及更高的開關損耗。
為了回應傳統IGBT元件緩慢的開關速度，推出了陽極-短路的IGBT元件。陽極-短路的IGBT元件優於傳統IGBT的地方在於，它不僅保持了提升後的正向電壓降，同時還具有更令人滿意的開關性能。如第1B圖所示，為現有技術的傳統陽極短路的IGBT之剖面示意圖。如第1B圖所示，陽極短路的IGBT 100’除了用第1B圖中的p-型區101和n-型區119交替構成的層，代替第1A圖中的p+基板101之外，其他都與第1A圖中的IGBT大致相同。藉由交替p-型區101和n-型區119，IGBT成為高效的附加體二極體，並且改善了開關速度。
本發明之目的係提供一種用於製備陽極短路的場欄絕緣柵雙極電晶體之方法，用於製備陽極短路的絕緣柵雙極電晶體。
為實現上述目的，本發明提供一種用於製備陽極短路的場欄絕緣柵雙極電晶體之方法，其特點是，該方法包含：a、在半導體基板的頂面中，選擇性地構成第一導電類型的第一半導體區，其中第一導電類型與基板的導電類型相反；b、在基板的頂面上生長一個第一導電類型的場欄層，其中場欄層的電荷載流子濃度低於第一半導體區；c、在場欄層上方，生長一個第一導電類型的外延層，其中外延層的電荷載流子濃度低於場欄層；d、在外延層中，製備一個或多個絕緣柵雙極電晶體元件；e、將基板背面減薄至所需厚度，並且裸露出第一半導體區；f、進行無掩膜植入，製備第二導電類型的植入區，第二導電類型與基板背面中的外延層和場欄層的導電類型相反；以及g、蒸發金屬到基板背面上。
其中，上述的基板為p-型基板。
其中，上述的第一半導體區摻雜n+，場欄層摻雜n，外延層摻雜n-。
其中，上述的植入區摻雜p+。
其中，製備第一半導體區包含在帶掩膜的植入後進行擴散。
其中，第一半導體區擴散進入基板頂面至少10μm。
其中，上述步驟e中所需的厚度為場欄層以下5μm。
其中，上述步驟f中的無掩膜植入為40KeV下，1e16濃度的硼植入。
其中，上述步驟g是在450℃下進行。
為實現上述目的，本發明再提供一種用於製備陽極短路的場欄絕緣柵雙極電晶體的方法，其特點是，該方法包含：a、在第一導電類型的外延層的頂面中，製備一個或多個絕緣柵雙極電晶體元件；b、將外延層的背面減薄至所需厚度；c、對外延層的背面進行第一導電類型的無掩膜植入，構成場欄層，其中場欄層中電荷載流子的濃度高於外延層；d、利用第一陰影掩膜，在場欄層的背面中，選擇性地植入第二導電類型的第一半導體區，第二導電類型與第一導電類型相反，其中第一半導體區的電荷載流子濃度高於場欄層；e、利用第二陰影掩膜，在場欄層的背面中，選擇性地植入第一導電類型的第二半導體區，其中第二半導體區的電荷載流子濃度高於場欄層；以及f、鐳射啟動第一和第二半導體區；g、在第一和第二半導體區的背面沉積一個金屬層。
其中，上述外延層摻雜n-，場欄層摻雜n，第一半導體區摻雜p+，第二半導體區摻雜n+。
其中，上述第一陰影掩膜和第二陰影掩膜是互補的。
其中，上述第二導電類型的第一植入區的寬度遠大於第一導電類型的第二半導體區的寬度。
其中，上述步驟c中的無掩膜植入為100-300KeV下，在1×1013/cm3和2×1013/cm3之間的濃度下的磷植入。
為實現上述目的，本發明又提供一種用於製備陽極短路的場欄絕緣柵雙極電晶體之方法，其特點是，該方法包含：a、在第一導電類型的外延層的頂面中，製備一個或多個絕緣柵雙極電晶體元件；b、將外延層的背面減薄至所需厚度；c、對外延層的背面進行第一導電類型的無掩膜植入，構成場欄層，其中場欄層中電荷載流子的濃度高於外延層；d、對場欄層的背面進行第二導電類型的無掩膜植入，以形成第一半導體植入區，第二導電類型與第一導電類型相反；e、鐳射啟動場欄層和第一半導體區；f、在第一半導體層的表面沉積第一金屬層；g、藉由鐳射切割第一金屬層和第一半導體植入區的一個或多個部分，選擇性地形成分立的半導體植入區，以便使場欄層的一個或多個部分裸露出來；h、對場欄層的裸露部分進行第一導電類型的無掩膜植入，以便在場欄層的裸露部分中形成第二半導體植入區，其中第二半導體植入區的電荷載流子濃度高於場欄層；i、在第一金屬層和第二半導體植入區的裸露部分上，沉積一個第二金屬層。
其中，上述外延層摻雜n-，場欄層摻雜n，第二半導體區摻雜n+。
其中，上述第一半導體層摻雜p+。
其中，上述第一金屬層與第一半導體植入區形成良好的接觸，第二金屬層與第二半導體植入區形成良好的接觸。
為實現上述目的，本發明又提供一種用於製備陽極短路的場欄絕緣柵雙極電晶體之方法，其特點是，該方法包含：a、在半導體基板的頂面上，製備一個半導電的第一外延層，其中第一外延層和基板的導電類型相同，第一外延層的電荷載流子濃度低於基板；b、在第一外延層上方，製備一個半導電的場欄層，其中場欄層的導電類型與基板和第一外延層相同，其中場欄層的電荷載流子濃度高於第一外延層，低於基板的電荷載流子濃度；c、在場欄層上方，製備一個半導電的第二外延層，其中第二外延層的導電類型與基板、第一外延層和場欄層相同，其中第二外延層的電荷載流子濃度低於基板和場欄層；d、在第二外延層中，製備一個或多個絕緣柵雙極電晶體元件；e、藉由除去基板背面的材料，將基板減薄至所需厚度；f、在基板的背面，形成一個金屬圖案；g、利用金屬圖案作為掩膜，在基板的背面進行各向異性的刻蝕，其中各向異性的刻蝕使第一外延層的一個或多個部分裸露出來；h、在第一外延層的裸露部分中進行摻雜物的背面無掩膜植入，以構成植入區，其中植入區的導電類型與基板、第一外延層、場欄層和第二外延層的導電類型相反；i、在植入區和金屬圖案的背面，形成一個金屬層。
其中，上述基板摻雜n+型，第一外延層摻雜n-型，場欄層摻雜n型。
其中，上述第二外延層摻雜n-型。
其中，上述植入區摻雜p+型。
本發明之用於製備陽極短路的場欄絕緣柵雙極電晶體之方法和習知技術相比，其優點在於，本發明之製備方法所製備的陽極短路的場欄絕緣柵雙極電晶體，相比現有技術的絕緣柵雙極電晶體元件，保持了提升後的正向電壓降，同時還具有更令人滿意的開關性能，藉由交替p-型區和n-型區，使絕緣柵雙極電晶體元件成為高效的附加體二極體，並且改善了開關速度。
101、201、301、401、501‧‧‧基板
103、205；305、405、505‧‧‧場欄層
105、207、303、403‧‧‧閉鎖層
107‧‧‧本體區
109‧‧‧發射區
111‧‧‧閘極絕緣物
113‧‧‧閘極電極
115‧‧‧發射極電極
117‧‧‧集電極電極
119‧‧‧n-型區
201‧‧‧p區
203、307‧‧‧第一半導體區
309‧‧‧第二半導體區
209、404、509‧‧‧IGBT元件
211、405、407'、513‧‧‧植入區
213、311‧‧‧金屬
304‧‧‧零件部分
407‧‧‧第一植入層
409‧‧‧第一金屬層
411‧‧‧第二半導體區
413‧‧‧第二金屬層
503‧‧‧第一外延層
507‧‧‧第二外延層
511‧‧‧金屬圖案
511'‧‧‧金屬層
第1A圖表示一種習知技術的傳統絕緣閘雙極電晶體(IGBT)之剖面示意圖。
第1B圖表示一種習知技術的傳統陽極短路的絕緣閘雙極電晶體(IGBT)之剖面示意圖。
第2A圖至第2H圖表示依據本發明的一個實施例，一種用於製備陽極短路的場欄絕緣閘雙極電晶體(IGBT)之剖面示意圖。
第3A圖至第3F圖表示依據本發明的一個可選實施例，一種用於製備陽極短路的場欄絕緣閘雙極電晶體(IGBT)之剖面示意圖。
第4A圖至第4H圖表示依據本發明的另一個可選實施例，一種用於製備陽極短路的場欄絕緣閘雙極電晶體(IGBT)之剖面示意圖。
第5A圖至第5J圖表示依據本發明的另一個可選實施例，一種用於製備陽極短路的場欄絕緣閘雙極電晶體(IGBT)之剖面示意圖。
雖然為了解釋說明，以下詳細說明包含了許多具體細節，但是本領域的技術人員都將明確，以下細節的各種變化和修正都在本發明的範圍內。因此，下文所述的本發明的實施例，並沒有對所聲 明的發明造成任何一般性的損失，並且沒有提出侷限。
在以下詳細說明中，請參考附圖，附圖構成本發明的典型實施例的一部分，並且作為典型實施例的注解說明。在這種情況下，所使用的方向術語，例如「頂部」、「底部」、「正面」、「背面」、「在前」、「在後」等，參考上述附圖的方向。由於本發明的實施例可以置於多種不同的方向中，因此，所用的方向術語僅用於解釋說明，並不作為侷限。應瞭解，在不違背本發明範圍的前提下，可以使用其他的實施例，並且改變結構或邏輯。因此，下文的詳細說明並不構成限制，本發明的範圍應由所附的申請專利範圍限定。
為了簡便，在導電性符號或電荷載流子類型(p或n)之後使用+或-，通常表示半導體材料中指定類型的電荷載流子濃度的相對級別。一般來說，n+材料的負電荷載流子(例如電子)濃度高於n材料，n材料的載流子濃度高於n-材料。與之類似，p+材料的正電荷載流子(例如空穴)濃度高於p材料，p材料的濃度高於p-材料。值得注意的是，我們關心的是電荷載流子濃度，並不一定是摻雜物。例如，可以用n-型摻雜物重摻雜一種材料，但是如果這種材料也充分地反向摻雜p-型摻雜物，那麼它仍然具有比較低的電荷載流子濃度。因此，文中所用的摻雜物濃度小於1016/cm3可以稱為「輕摻雜」，摻雜物濃度高於1017/cm3可以稱為「重摻雜」。
本發明的實施例關於用於製備這種陽極短路的絕緣閘雙極電晶體(IGBT)之方法。
請參閱第2A圖至第2H圖所示，為表示依據本發明的一個實施例，一種陽極短路的場欄絕緣閘雙極電晶體(IGBT)之製備方法之剖面示意圖。如第2A圖所示，該製備方法從輕摻雜的p-基板201開始。在基板201的頂面上，進行帶遮罩的植入(遮罩沒有表示出)，以便如第2B圖所示，在基板201的頂面內，選擇性地形成第一導電類型的多個第一半導體區203。作為示例，但不作為侷限，第一導電類型可以為n+。然後，將第一半導體區203擴散到所需深度。在某些應用中，至少將第一半導體區的深度擴散至10μm比較合適。在其他應用中，第一半導體區的寬度可以比相鄰的第一半導體區之間的距離小得多，將完成元件的快速返回問題降至最低。
形成一個或多個第一半導體區203之後，如第2C圖所示，可以在基板201的頂面上方，生長一個第一導電類型的場欄層205。場欄層205的電荷載流子濃度低於第一半導體區203。作為示例，但不作為侷限，場欄層205可以是n型摻雜的。如第2D圖所示，然後在場欄層205上方，生長一個第一導電類型的外延/電壓閉鎖層207。電壓閉鎖層207的電荷載流子濃度低於場欄層205。
如第2E圖所示，在外延/電壓閉鎖層207中的頂部，形成一個或多個IGBT元件209。此處所述的名詞「IGBT元件」是指含有一個本體區、一個或多個發射區、一個閘極電極、一個或多個相應的發射極電極以及絕緣層的單元。雖然IGBT元件必須包含這些特定的零件，但是本領域的通常知識者應瞭解配置這些IGBT零件很可能有許多不同的結構。例如，第1A圖中的IGBT表示一種可能的結構，實現IGBT元件含有形成在本體區中的發射區以及絕緣閘極。只 要形成在外延/電壓閉鎖層207中的IGBT元件209含有上述零件，並且保持它們的功能性，那麼它們就可以具有任何結構。
然後，將基板201的背面減薄(例如藉由Taiko研磨)到所需厚度，如第2F圖所示，使第一半導體區203裸露出來。此處所述的名詞「Taiko研磨」是指研磨晶圓內表面的過程，同時保留最外面的圓周上的外邊緣不受影響。該方法降低了薄晶片處理的風險，減少了元件處理時歪曲晶圓的現象。對於特殊的應用，必須將基板201的背面研磨至場欄層205以下5μm的厚度。
然後，在基板201的背面進行第二導電類型的無遮罩植入，如第2G圖所示，致使植入區211形成在基板201背面中。作為示例，但不作為侷限，植入區可以摻雜p+型。再次作為示例，不作為侷限，無遮罩植入可以是在40KeV的能級下，用1×1016cm-3的摻雜濃度進行硼植入。由於完全啟動植入區211所需的高溫(通常要求900-1000℃保持30分鐘)會損壞IGBT元件209，因此無遮罩植入僅僅侷限於最低程度的啟動。正是這種無遮罩植入的受限啟動，使第一半導體區203不受p+植入的影響。
最後，在基板201的背面蒸發金屬213，如第2H圖所示，構成IGBT的集電極。該過程可以在450℃下進行，從而部分啟動植入區211。所形成的結構為陽極短路的場欄IGBT，交替的p區201、211和n區203構成陽極短路電路。
在本實施例中，在該製程的最後，從背部植入p+區211，從而精準地控制IGBT的注入效率，不受正溫度係數的IGBT場欄性能的影響，快速開關，無壽命控制，斷開能量(Eoff)不會隨溫度增加 。而且，無需遮罩就能進行p+植入。這使得晶圓接地到較薄的程度，與習知技術相比，降低了導通電阻，已有技術僅由於遮罩在薄晶圓上很難實現，所以使用遮罩製程。
請參閱第3A至3F圖，係表示本發明的一個可選實施例，製備陽極短路的場欄絕緣閘雙極電晶體(IGBT)方法之剖面示意圖。製備方法從外延/電壓閉鎖層303開始，外延/電壓閉鎖層303形成在極其輕摻雜的基板301上。基板和外延層可以用相反的導電類型摻雜。作為示例，但不作為侷限，閉鎖層303可以摻雜n-型，基板301可以摻雜p-型。然後，如第3B圖所示，在外延/電壓閉鎖層303中形成一個或多個IGBT零件部分304。如上所述，名稱「IGBT元件」是指一個單元中含有一個本體區、一個或多個發射區、一個閘極電極、一個或多個相應的發射極電極以及具有任意適宜的或功能性結構的絕緣層，如第1A圖所示。
例如藉由研磨，將基板301減薄至所需厚度。然後，在外延/電壓閉鎖層301的背面進行第一導電類型的無遮罩植入，如第3C圖所示，形成場欄層305。場欄層305的電荷載流子濃度高於閉鎖層301。作為示例，但不作為侷限，場欄層305可以摻雜n型。再次作為示例，但不作為侷限，無遮罩植入可以在能級範圍100-300KeV之間進行，摻雜濃度為1-2×1013cm-3的磷植入。
在場欄層305的背面進行第一帶遮罩的陰影(遮罩沒有表示出)植入，以便在場欄層305的背面，選擇性地形成第二導電類型的一個或多個第一半導體區307，如第3D圖所示。名詞「陰影遮罩」是指帶有孔圖案的金屬遮罩，可以直接接觸晶圓，或者位於晶圓附近，以便在晶圓內或晶圓上方形成所需的圖案。作為示例， 但不作為侷限，第一半導體區307可以為p+型摻雜。再次作為示例，但不作為侷限，第一帶遮罩的陰影植入可以在40KeV的能級下，用摻雜濃度為1×1016cm-3的硼植入。
在場欄層305的背面進行第二帶遮罩的陰影(遮罩沒有表示出)植入，以便在場欄層305的背面，選擇性地形成第一導電類型的一個或多個第一半導體區309，如第3E圖所示。第二半導體區309的摻雜濃度高於閉鎖層301和場欄層305。作為示例，但不作為侷限，第二半導體區309可以為n+型摻雜。再次作為示例，但不作為侷限，第二帶遮罩的陰影植入可以在40KeV的能級下，用摻雜濃度為1×1016cm-3的磷植入。然後，用鐳射啟動第一半導體區和第二半導體區。鐳射啟動的過程包含將高能鐳射脈沉對準所需位置。由於時滯很短，因此鐳射脈沉能夠在不觸及元件結構的正面，並且不損壞IGBT元件303的前提下，啟動摻雜物。
最後，在第一半導體區和第二半導體區307、309的背面，沉積金屬311，以構成IGBT的集電極，如第3F圖所示。作為示例，但不作為侷限，金屬311可以是鋁-錫-鎳-銀(Al-Ti-Ni-Ag)合金。最終的結構為陽極短路的場欄IGBT，交替的p區307和n區309構成陽極短路電路。如第2G圖中的過程所示，使用兩個遮罩，避免了重摻雜區的反向摻雜。在一個實施例中，第一陰影遮罩和第二陰影遮罩是互補的。在另一個實施例中，第二導電類型的半導體區307的寬度遠大於第一導電類型的半導體區309的寬度。
請參閱第4A圖至第4H圖，係表示依據本發明的另一個可選實施例，用於一種陽極短路的場欄絕緣閘雙極電晶體(IGBT)之製備方法之剖面示意圖。如第4A圖所示，該製備方法從外延/電壓閉鎖 層403開始，外延/電壓閉鎖層403形成在基板401上。基板和外延層的導電類型相同，但電荷載流子的濃度不同。作為示例，但不作為侷限，基板401可以為n+型，外延層403可以為n-型。如第4B圖所示，一個或多個IGBT元件404構成外延/電壓閉鎖層403。如上所述，名詞「IGBT元件」是指一個單元中含有一個本體區、一個或多個發射區、一個閘極電極、一個或多個相應的發射極電極以及具有任意適宜的或功能性結構的絕緣層。
例如藉由Taiko研磨，將外延/電壓閉鎖層401的背面減薄至所需厚度。如上所論，名詞「Taiko研磨」是指研磨晶圓內表面的過程，同時保留最外面的圓周上的外邊緣不受影響(圖中沒有表示出)。然後，在基板401的背面進行第一導電類型的無遮罩植入，如第4C圖所示，形成場欄層405。場欄層405的電荷載流子濃度高於閉鎖層403，電荷載流子濃度低於基板401。作為示例，但不作為侷限，如果基板401為n+摻雜，閉鎖層403為n-摻雜，那麼場欄層405可以摻雜n型。再次作為示例，但不作為侷限，無遮罩植入可以在上至1MeV的交錯能級處，進行摻雜濃度為1-2×1013cm-3的磷植入，以獲得幾微米的場欄層405。
在場欄層405的背面進行第二導電類型的無遮罩植入，以便在場欄層405的背面，形成第二導電類型的第一植入層407，如第4D圖所示。作為示例，但不作為侷限，第一植入層407可以為p+型摻雜。再次作為示例，但不作為侷限，無遮罩植入可以在40KeV的能級下，用摻雜濃度為1×1016cm-3的硼植入。
然後，用鐳射啟動第一植入層407和場欄層405。如上所述，鐳射啟動的過程包含將高能鐳射脈沉對準所需位置。由於時滯很短， 因此鐳射脈沉並不能穿透元件結構的正面。
鐳射啟動第一植入層407和場欄層405之後，如第4E圖所示，在第一半導體層407的背面，沉積一個第一金屬層409(例如5000Å的鋁層)。藉由鐳射切割第一金屬層409和第一半導體層407的一個或多個部分，選擇性地形成分立的植入區407’，如第4F圖所示，以便使場欄層405的一個或多個部分裸露出來。
利用帶圖案的第一金屬層409作為遮罩，將第一導電類型的摻雜物無遮罩植入到場欄層405的裸露部分，以便在分立的植入區407’之間的場欄層405的裸露部分中，形成第二植入區411，如第4G圖所示。利用第一金屬層409，避免了分立的植入區407’曝露給無遮罩植入。摻雜第二半導體區411，使其電荷載流子的濃度高於閉鎖層403和場欄層405。作為示例，但不作為侷限，如果閉鎖層為n-摻雜，場欄層為n型摻雜，那麼第二植入區411就可以摻雜n+型。再次作為示例，但不作為侷限，無遮罩植入可以在40KeV的能級下，用摻雜濃度為1×1016cm-3的磷植入。如第4H圖所示，在第一和第二半導體區407’和411上方，沉積一個第二金屬層413。作為示例，但不作為侷限，第二金屬層413可以是鈦-鎳-銀(Ti-Ni-Ag)合金。在沉積第二金屬層413之前，可以在第二金屬層409上進行濺射刻蝕，除去由於曝露在外部環境中而形成在第一金屬層409上方的氧化物。第二金屬層413和第一金屬層409一起構成IGBT元件的集電極。最終的結構為陽極短路的場欄IGBT，交替的植入區407’和n植入區405構成陽極短路電路。
第一金屬層409和第二金屬層413可以是特地挑選的不同類型的金屬，以便能夠與不同摻雜的植入區407’、411形成良好接觸。例 如，第一植入區407’可以摻雜p+型，第二植入區411可以摻雜n型或n+型。鋁可以與p型區形成良好的接觸，鈦可以與n型或n+型區形成良好的接觸。在這種情況下，第一金屬層409可以是鋁，第二金屬層413可以是鈦。最終的結構可以與植入區407’、411都形成良好的接觸。此外，在製圖過程中，切分鋁層，可以降低由於鋁和下方的基板金屬(例如矽)之間的熱膨脹(CTE)係數之間的差異，而引起的應力。
請參閱第5A圖至第5J圖，係表示依據本發明的另一個可選實施例，用於一種陽極短路的場欄絕緣閘雙極電晶體(IGBT)的製備方法之剖面示意圖。如第5A圖所示，製備方法從基板501開始。作為示例，但不作為侷限，基板501的厚度約為700μm。如第5B圖所示，第一外延層503形成在基板501的頂面上，第一外延層503的導電類型與基板相同。第一外延層503的半導體材料的導電類型與基板501相同，但電荷載流子的濃度低於基板。作為示例，但不作為侷限，如果基板501摻雜n+型，那麼第一外延層503就可以是n-型摻雜。再次作為示例，但不作為侷限，第一外延層的厚度約為10μm。
形成第一外延層503之後，如第5C圖所示，場欄層505可以形成在第一外延層503上方。場欄層505的導電類型與基板和第一外延層相同。場欄層的電荷載流子濃度比第一外延層503的電荷載流子濃度高，但比基板501的電荷載流子濃度低。作為示例，但不作為侷限，如果基板501為n+型摻雜，第一外延層505為n-型摻雜，那麼場欄層505就可以是n型摻雜。再次作為示例，但不作為侷限，場欄層505的厚度約為5μm。如第5D圖所示，第二外延層507生 長在場欄層505上方，第二外延層507的導電類型與基板501、第一外延層503以及場欄層505相同。第二外延層507有時也稱為電壓閉鎖層507。第二外延層507的電荷載流子濃度低於基板501和場欄層505。再次作為示例，但不作為侷限，如果基板501為n+型摻雜，第一外延層503為n-型摻雜，場欄層505為n型摻雜，那麼電壓閉鎖層507就可以是n-型摻雜。再次作為示例，但不作為侷限，對於1200V的IGBT元件來說，電壓閉鎖層約為100μm，對於600V的元件來說，電壓閉鎖層約為50μm。
如第5E圖所示，在電壓閉鎖層507的頂面中形成一個或多個IGBT元件509。如上所述，名詞“IGBT元件”是指一個單元中含有一個本體區、一個或多個發射區、一個閘極電極、一個或多個相應的發射極電極以及具有任意適宜的或功能性結構的絕緣層。根據IGBT元件509的製備過程，藉由從基板的背面除去材料，將基板501減薄至所需厚度，如第5F圖所示。例如，藉由從背面研磨，將基板501減薄。對於特殊的應用，基板501減薄後的厚度約為5μm。
如第5G圖所示，在基板501的背面進行帶遮罩的金屬沉積，從而在基板501的背面形成金屬圖案511。與上述類似，可以利用陰影遮罩，進行帶遮罩的沉積。然後，利用金屬圖案511作為遮罩，在基板501上進行各向異性的刻蝕(例如一次濕刻蝕)，使第一外延層503的一個或多個部分裸露出來，同時保留基板501在金屬圖案下面的部分，如第5H圖所示。對於特定的應用，所需的刻蝕深度約為10μm，取決於減薄後剩餘的基板厚度。
然後，在基板501上進行背部無遮罩植入，將導電類型與基板501 、場欄層505以及外延層503、507相反的摻雜物，植入到第一外延層503和基板501的裸露部分中。如第5I圖所示，摻雜植入物構成植入區513。藉由退火製程，啟動植入區513。作為示例，但不作為侷限，如果基板501、場欄層505以及外延層503、507分別摻雜n+、n和n-型，那麼植入區就可以摻雜p+型。
最後，在植入區513的背面和金屬圖案511的背面上沉積金屬層511’，從而構成IGBT元件的集電極。最終的結構為陽極短路的場欄IGBT，藉由植入區513和基板501的剩餘部分形成的導電類型相反的交替半導體區，構成陽極短路電路。
儘管以上是本發明的較佳實施例的完整說明，但是也有可能使用各種可選、修正和等效方案。因此，本發明的權利範圍不應侷限於以上說明，而應由所附的申請專利範圍及其全部等效內容決定。任何可選件(無論首選與否)，都可與其他任何可選件(無論首選與否)組合。在以下申請專利範圍中，不定冠詞“「一個」或「一個」都指下文內容中的一個或多個專案的數量。除非在特定的申請專利範圍前使用「意思是」明確限定，否則所附的申請專利範圍不應認為是意思加功能的侷限。
儘管本發明的內容已經藉由上述較佳實施例作了詳細介紹，但應當認識到上述的描述不應被認為是對本發明的限制。在本領域通常知識者閱讀了上述內容後，對於本發明的多種修改和替代都將是顯而易見的。因此，本發明的保護範圍應由所附的申請專利範圍來限定。
201‧‧‧p區
203‧‧‧第一半導體區
205‧‧‧場欄層
207‧‧‧閉鎖層
209‧‧‧IGBT元件
211‧‧‧植入區
213‧‧‧金屬

Claims (21)

  1. 一種用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其包含下列步驟：a、在一半導體基板之一頂面中，選擇性地構成一第一導電類型之一第一半導體區，其中該第一導電類型與該半導體基板之導電類型相反；b、在該半導體基板之該頂面上生長該第一導電類型之一場欄層，其中該場欄層之電荷載流子濃度低於該第一半導體區；c、在該場欄層上方，生長該第一導電類型之一外延層，其中該外延層之電荷載流子濃度低於該場欄層；d、在該外延層中，製備至少一絕緣閘雙極電晶體元件；e、將該半導體基板之背面減薄至所需厚度，並且裸露出該第一半導體區；f、進行無遮罩植入，製備一第二導電類型之一植入區，該第二導電類型與該半導體基板之該背面中之該外延層和該場欄層之導電類型相反，其中在步驟f中之無遮罩植入為40KeV下，1e16濃度的硼植入；以及g、蒸發一金屬到半導體該基板之背面上。
  2. 如申請專利範圍第1項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中，該半導體基板為p-型基板。
  3. 如申請專利範圍第2項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中，該第一半導體區摻雜n+，該場欄層摻雜 n，該外延層摻雜n-。
  4. 如申請專利範圍第3項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中，該植入區摻雜p+。
  5. 如申請專利範圍第1項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中製備該第一半導體區包含下列步驟：在帶遮罩的植入後進行擴散。
  6. 如申請專利範圍第5項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中該第一半導體區擴散進入該半導體基板之該頂面至少10μm。
  7. 如申請專利範圍第1項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中在步驟e中所需的厚度為該場欄層以下5μm。
  8. 如申請專利範圍第1項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中步驟g是在450℃下進行。
  9. 一種用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其包含下列步驟：a、在一第一導電類型的一外延層之一頂面中，製備至少一絕緣閘雙極電晶體元件；b、將該外延層之背面減薄至所需厚度；c、對該外延層之背面進行一第一導電類型的無遮罩植入，構成一場欄層，其中該場欄層中電荷載流子的濃度高於該外延層；d、利用一第一陰影遮罩，在該場欄層之背面中，選擇性地植入一第二導電類型的一第一半導體區，該第二導電類型與該第一導電類型相反，該第一半導體區的電荷載流子濃度高於該場欄層；e、利用一第二陰影遮罩，在該場欄層的背面中，選擇性地植入 該第一導電類型的一第二半導體區，其中該第二半導體區的電荷載流子濃度高於該場欄層；f、鐳射啟動該第一半導體區和該第二半導體區；以及g、在該第一半導體區和該第二半導體區的背面沉積一金屬層。
  10. 如申請專利範圍第9項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中該外延層摻雜n-，該場欄層摻雜n，該第一半導體區摻雜p+，該第二半導體區摻雜n+。
  11. 如申請專利範圍第10項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中該第一陰影遮罩和該第二陰影遮罩是互補的。
  12. 如申請專利範圍第10項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中該第二導電類型之該第一植入區的寬度遠大於該第一導電類型之該第二半導體區的寬度。
  13. 如申請專利範圍第9項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體的方法，其中在步驟c中之無遮罩植入為100-300KeV下，在1×1013/cm3和2×1013/cm3之間的濃度下的磷植入。
  14. 一種用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其包含下列步驟：a、在一第一導電類型的一外延層的一頂面中，製備至少一絕緣閘雙極電晶體元件；b、將該外延層的背面減薄至所需厚度；c、對該外延層的背面進行一第一導電類型的無遮罩植入，構成一場欄層，該場欄層中電荷載流子的濃度高於該外延層；d、對該場欄層的背面進行一第二導電類型的無遮罩植入，以形成一第一半導體植入區，該第二導電類型與該第一導電類型相反 ；e、鐳射啟動該場欄層和該第一半導體植入區；f、在該第一半導體層的表面沉積一第一金屬層；g、藉由鐳射切割該第一金屬層和該第一半導體植入區的至少一部分，選擇性地形成分立的一半導體植入區，以使該場欄層之至少一部分裸露出來；h、對該場欄層之裸露部分進行一第一導電類型之無遮罩植入，以在該場欄層之裸露部分中形成一第二半導體植入區，該第二半導體植入區的電荷載流子濃度高於該場欄層；i、在該第一金屬層和該第二半導體植入區的裸露部分上，沉積一第二金屬層。
  15. 如申請專利範圍第14項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中該外延層摻雜n-，該場欄層摻雜n，該第二半導體植入區摻雜n+。
  16. 如申請專利範圍第15項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中該第一半導體植入區摻雜p+。
  17. 如申請專利範圍第15項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中該第一金屬層與該第一半導體植入區形成良好的接觸，該第二金屬層與該第二半導體植入區形成良好的接觸。
  18. 一種用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其包含下列步驟：a、在一半導體基板之一頂面上，製備半導電之一第一外延層，其中該第一外延層和該半導體基板的導電類型相同，該第一外延層的電荷載流子濃度低於該半導體基板； b、在該第一外延層上方，製備半導電之一場欄層，其中該場欄層之導電類型與該半導體基板和該第一外延層相同，其中該場欄層的電荷載流子濃度高於該第一外延層，低於該半導體基板的電荷載流子濃度；c、在該場欄層上方，製備半導電之一第二外延層，其中該第二外延層的導電類型與該半導體基板、該第一外延層和該場欄層相同，其中該第二外延層的電荷載流子濃度低於該半導體基板和該場欄層；d、在該第二外延層中，製備至少一絕緣閘雙極電晶體元件；e、藉由除去該半導體基板背面的材料，將該半導體基板減薄至所需厚度；f、在該半導體基板的背面，形成一金屬圖案；g、利用該金屬圖案作為一遮罩，在該半導體基板的背面進行一各向異性的刻蝕，其中該各向異性的刻蝕使該第一外延層的至少一部分裸露出來；h、在該第一外延層的裸露部分中進行摻雜物的背面無遮罩植入，以構成一植入區，其中該植入區的導電類型與該半導體基板、該第一外延層、該場欄層和該第二外延層的導電類型相反；i、在該植入區和該金屬圖案的背面，形成一金屬層。
  19. 如申請專利範圍第18項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中該半導體基板摻雜n+型，該第一外延層摻雜n-型，該場欄層摻雜n型。
  20. 如申請專利範圍第19項所述之用於製備陽極短路的場欄絕緣閘雙極電晶體之方法，其中該第二外延層摻雜n-型。
  21. 如申請專利範圍第19項所述之用於製備陽極短路的場欄絕緣閘雙 極電晶體之方法，其中該植入區摻雜p+型。
TW101127314A 2011-07-27 2012-07-27 用於製備陽極短路的場欄絕緣閘雙極電晶體之方法 TWI520327B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/192,385 US9478646B2 (en) 2011-07-27 2011-07-27 Methods for fabricating anode shorted field stop insulated gate bipolar transistor

Publications (2)

Publication Number Publication Date
TW201306254A TW201306254A (zh) 2013-02-01
TWI520327B true TWI520327B (zh) 2016-02-01

Family

ID=47575816

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101127314A TWI520327B (zh) 2011-07-27 2012-07-27 用於製備陽極短路的場欄絕緣閘雙極電晶體之方法

Country Status (3)

Country Link
US (3) US9478646B2 (zh)
CN (2) CN102903633B (zh)
TW (1) TWI520327B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9478646B2 (en) 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor
JP6265594B2 (ja) 2012-12-21 2018-01-24 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
CN103268861A (zh) * 2013-04-03 2013-08-28 吴宗宪 一种通过多次外延制造fs型igbt的方法
CN104241124A (zh) * 2013-06-24 2014-12-24 无锡华润上华半导体有限公司 非穿通型反向导通绝缘栅双极型晶体管的制造方法
CN104425258B (zh) * 2013-08-30 2017-10-27 无锡华润上华科技有限公司 反向导通场截止绝缘栅双极型晶体管的制造方法
CN104979194B (zh) * 2014-04-03 2019-03-22 节能元件控股有限公司 反向导通场截止绝缘栅双极晶体管及其制作方法
CN105225946A (zh) * 2014-06-30 2016-01-06 比亚迪股份有限公司 逆导型igbt结构及其形成方法
CN106206694A (zh) * 2015-05-06 2016-12-07 北大方正集团有限公司 一种功率器件及其制作方法
CN106816377B (zh) * 2015-11-30 2019-11-22 株洲中车时代电气股份有限公司 Igbt背面制作方法及igbt
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US9905522B1 (en) * 2016-09-01 2018-02-27 Semiconductor Components Industries, Llc Semiconductor copper metallization structure and related methods
CN109429531A (zh) * 2017-07-05 2019-03-05 力特有限公司 具有改进的反向阻断能力的igbt
CN107359198A (zh) * 2017-08-14 2017-11-17 深圳市芯电元科技有限公司 新型阳极短路型igbt及其制作方法
DE102017121878B4 (de) * 2017-09-21 2025-07-31 Infineon Technologies Austria Ag Leistungsdiode
US11233141B2 (en) 2018-01-16 2022-01-25 Ipower Semiconductor Self-aligned and robust IGBT devices
US20190245070A1 (en) * 2018-02-07 2019-08-08 Ipower Semiconductor Igbt devices with 3d backside structures for field stop and reverse conduction
US11342410B2 (en) * 2019-09-27 2022-05-24 Alpha And Omega Semiconductor (Cayman) Ltd. Improving IGBT light load efficiency
US11101137B1 (en) * 2020-03-19 2021-08-24 Alpha And Omega Semiconductor International Lp Method of making reverse conducting insulated gate bipolar transistor
CN112951906B (zh) * 2021-01-25 2024-02-06 南瑞联研半导体有限责任公司 一种SiC绝缘栅双极型晶体管器件及其制造方法
CN114141883B (zh) * 2021-12-10 2022-09-20 富芯微电子有限公司 一种快恢复二极管芯片的制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043032B2 (ja) 1978-09-14 1985-09-26 株式会社日立製作所 ゲートターンオフサイリスタ
JPH0642542B2 (ja) * 1988-04-08 1994-06-01 株式会社東芝 高耐圧半導体装置の製造方法
US4958211A (en) * 1988-09-01 1990-09-18 General Electric Company MCT providing turn-off control of arbitrarily large currents
JPH05152574A (ja) 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JPH05347413A (ja) 1992-06-12 1993-12-27 Toshiba Corp 半導体装置の製造方法
US5981981A (en) * 1993-10-13 1999-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a bipolar structure
DE4433796A1 (de) * 1994-09-22 1996-03-28 Daimler Benz Ag Steuerbares Halbleiterbauelement
JP3727827B2 (ja) * 2000-05-15 2005-12-21 株式会社東芝 半導体装置
JP2002190596A (ja) * 2000-12-21 2002-07-05 Toshiba Corp 半導体装置の製造方法
JP4566470B2 (ja) * 2001-07-17 2010-10-20 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタ
US7132321B2 (en) * 2002-10-24 2006-11-07 The United States Of America As Represented By The Secretary Of The Navy Vertical conducting power semiconductor devices implemented by deep etch
DE10250575B4 (de) 2002-10-30 2010-04-15 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode
JP2005057235A (ja) * 2003-07-24 2005-03-03 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路
JP5034461B2 (ja) 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
JP2007184486A (ja) 2006-01-10 2007-07-19 Denso Corp 半導体装置
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
JP2008098530A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置の製造方法
EP2073271A1 (en) * 2007-12-19 2009-06-24 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
JP4840482B2 (ja) 2008-10-14 2011-12-21 株式会社デンソー 半導体装置
JP5963385B2 (ja) * 2008-11-26 2016-08-03 富士電機株式会社 半導体装置
JP4905559B2 (ja) 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
CN101494239B (zh) 2009-02-27 2010-12-01 电子科技大学 一种高速igbt
US8299494B2 (en) * 2009-06-12 2012-10-30 Alpha & Omega Semiconductor, Inc. Nanotube semiconductor devices
US8466060B2 (en) * 2010-04-30 2013-06-18 Alpha & Omega Semiconductor, Inc. Stackable power MOSFET, power MOSFET stack, and process of manufacture
JP5621334B2 (ja) * 2010-06-10 2014-11-12 富士電機株式会社 半導体装置および半導体装置の製造方法
US8283213B2 (en) * 2010-07-30 2012-10-09 Alpha And Omega Semiconductor Incorporated Method of minimizing field stop insulated gate bipolar transistor (IGBT) buffer and emitter charge variation
US9478646B2 (en) 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor

Also Published As

Publication number Publication date
TW201306254A (zh) 2013-02-01
US10050134B2 (en) 2018-08-14
US10522666B2 (en) 2019-12-31
US20160284797A1 (en) 2016-09-29
US20180204937A1 (en) 2018-07-19
CN102903633B (zh) 2017-08-15
CN102903633A (zh) 2013-01-30
US9478646B2 (en) 2016-10-25
CN107068563A (zh) 2017-08-18
US20130029461A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
TWI520327B (zh) 用於製備陽極短路的場欄絕緣閘雙極電晶體之方法
US11824090B2 (en) Back side dopant activation in field stop IGBT
KR100886883B1 (ko) 순방향 및 역방향 차단 장치 및 그 제조 방법
US6762097B2 (en) Semiconductor device and method for manufacturing the same
JP3684962B2 (ja) 半導体装置の製造方法
JP2002305305A (ja) 半導体装置
JP2008227495A (ja) 高効率整流器
US20160240608A1 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
KR20180104236A (ko) 전력 반도체 소자의 제조 방법
US9236433B2 (en) Semiconductor devices in SiC using vias through N-type substrate for backside contact to P-type layer
JP4862207B2 (ja) 半導体装置の製造方法
US10249499B2 (en) Method for manufacturing a semiconductor device comprising a thin semiconductor wafer
CN107452621B (zh) 快恢复二极管及其制造方法
JP2020057746A (ja) 半導体装置
JP5011656B2 (ja) 半導体装置の製造方法
JPH10335630A (ja) 半導体装置及びその製造方法
CN109216436B (zh) 半导体器件及其制备方法
CN102856193B (zh) Igbt器件及其制作方法
KR101928253B1 (ko) 전력 반도체 소자의 제조 방법
CN117995841A (zh) 一种lvff碳化硅场效应管及制备工艺
JP2002353470A (ja) 可変容量ダイオード及びその製造方法
JPH04176129A (ja) 半導体集積回路装置の製造方法