[go: up one dir, main page]

TWI519881B - 陣列基板及其製造方法 - Google Patents

陣列基板及其製造方法 Download PDF

Info

Publication number
TWI519881B
TWI519881B TW102126560A TW102126560A TWI519881B TW I519881 B TWI519881 B TW I519881B TW 102126560 A TW102126560 A TW 102126560A TW 102126560 A TW102126560 A TW 102126560A TW I519881 B TWI519881 B TW I519881B
Authority
TW
Taiwan
Prior art keywords
gate
region
drain
contact hole
source
Prior art date
Application number
TW102126560A
Other languages
English (en)
Other versions
TW201423243A (zh
Inventor
鄭浩永
李瑛長
李福永
Original Assignee
樂金顯示科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 樂金顯示科技股份有限公司 filed Critical 樂金顯示科技股份有限公司
Publication of TW201423243A publication Critical patent/TW201423243A/zh
Application granted granted Critical
Publication of TWI519881B publication Critical patent/TWI519881B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

陣列基板及其製造方法
本揭露係關於一種陣列基板，並且特別地，關於一種陣列基板及其製造方法，該陣列基板包含具有一氧化物半導體層的一薄膜電晶體。
隨著資訊技術的快速發展，用於顯示大量資訊的顯示裝置被迅速開發出來。更特別地，具有一薄外形、輕重量以及低能耗的平板顯示(FPD)裝置，例如有機電致發光顯示(OLED)裝置與液晶顯示(LCD)裝置已經積極推進且正在取代陰極射線管(CRT)。
在液晶顯示裝置中，包含以控制各畫素開/關的薄膜電晶體的主動矩陣型液晶顯示裝置由於它們的高分辨率、色彩表現能力以及在顯示移動影像中的的優越性，因此已經受到廣泛地使用。
此外，有機電致發光顯示裝置由於具有以下優點而最近受到關注：有機電致發光顯示裝置具有高亮度及低驅動電壓；因為它們自發光，因此有機電致發光顯示裝置具有優良的對比度已經超薄厚度；有機電致發光顯示裝置具有以 幾微秒的一響應時間，並且具有顯示移動影像中的優點；有機電致發光顯示裝置具有寬視角且在低溫下穩定；由於有機電致發光顯示裝置透過直流(DC)5V至15V的一低電壓驅動，因此容易設計及製造驅動電路；以及由於僅需要沉積及封裝步驟，因此有機電致發光顯示裝置的製造過程簡單。在有機電致發光顯示裝置中，主動矩陣型顯示裝置還因為低能耗、高分辨率以及大尺寸的可能性被廣泛地使用。
主動矩陣型液晶顯示裝置與主動矩陣型有機電致發光顯示裝置分別包含一陣列基板，此陣列基板具有作為開關元件而控制它們的各畫素開/關的薄膜電晶體。
『第1圖』係為根據習知技術之一液晶顯示裝置或一有機電致發光顯示裝置的一陣列基板之橫截面圖。『第1圖』表示在陣列基板中具有一薄膜電晶體的一畫素區域之橫截面圖。
在『第1圖』中，一閘極線(圖未示)與一資料線(圖未示)形成於一基板11上且彼此相交叉以定義一畫素區域P。一閘極15形成於畫素區域P的一切換區域TrA。一閘極絕緣層18形成於閘極15上，以及包含本質非晶矽的一主動層22以及摻雜非晶矽的歐姆接觸層26的一半導體層28形成於閘極絕緣層18上。源及汲極36及38形成於歐姆接觸層26上。源及汲極36及38對應於閘極15且彼此相間隔。順 次形成於切換區域TrA的閘極15、閘極絕緣層18、半導體層28、以及源及汲極36及38組成一薄膜電晶體Tr。
一鈍化層42遍佈基板11形成於源及汲極36及38與暴露的主動層22上。鈍化層42具有暴露汲極38的一部分的一汲極接觸孔45。一畫素電極50獨立地形成於鈍化層42上的每一畫素區域P中。畫素電極50通過汲極接觸孔45與汲極38接觸。
這裡，雖然圖未示，一半導體圖案形成於資料線之下。此半導體圖案具有一雙層結構，此雙層結構具有與歐姆接觸層26相同材料的一第一圖案以及與主動層22相同材料的一第二圖案。
在形成於習知技術陣列基板的切換區域TrA的半導體層28中，本質非晶矽的主動層22根據沉積具有不同的厚度。也就是說，透過選擇性地去除歐姆接觸層26暴露的主動層22的一部分具有一第一厚度t1且在歐姆接觸層26之下的主動層22的一部分具有一第二厚度t2，第二厚度t2相比較於第一厚度t1更厚。主動層22的不同部分的不同厚度由一製造方法產生，並且這減少薄膜電晶體Tr的輸出特性且消極地影響薄膜電晶體Tr的特性，因為源及汲極36及38之間變為薄膜電晶體Tr的一通道的主動層22具有一減少的厚度。
為了解決該問題，已經開發出具有一單層氧化物 半導體層的一薄膜電晶體，其不需要習知技術的歐姆接觸層且使用一氧化物半導體層作為一主動層。
『第2圖』係為根據習知技術之包含具有如此一氧化物半導體層的一薄膜電晶體的一陣列基板的一畫素區域一部分之平面圖，以及『第3圖』係為沿『第2圖』之III-III線之橫截面圖。
在『第2圖』及『第3圖』中，一氧化物半導體層63形成於一透明絕緣層例如基板61上的每一畫素區域。氧化物半導體層63具有一桿形(bar)。一閘極69對應於氧化物半導體層63的一中央部分形成，並且一閘極絕緣層66設置於氧化物半導體層63與閘極69之間。
同時，氧化物半導體層63包含一主動區63a與源及汲極區63b及63c。主動區63a對應於閘極69且具有一半導電性能。源及汲極區63b及63c在閘極絕緣層66的兩側暴露且具有與主動區63a不相同的接觸性能。
一閘極線68還形成於閘極絕緣層66上。閘極線68連接至閘極69且在一第一方向上延伸。這裡，閘極69沿著一第二方向從閘極線68延伸出。
一無機絕緣材料的一層間絕緣層72形成於閘極69及閘極絕緣層66上。層間絕緣層72包含在閘極69之兩側的第一及第二半導體接觸孔74a及74b，第一及第二半導體接 觸孔74a及74b分別暴露氧化物半導體層63的源及汲極區63b及63c。第一及第二半導體接觸孔74a及74b形成於相同的畫素區域中且沿著第一方向在一線中排列，其中第一方向為相比較於畫素區域P的一長度更短的畫素區域P的一寬度的一方向。
源及汲極76及77形成於層間絕緣層72上。源及汲極76及77分別通過第一及第二半導體接觸孔74a及74b與源及汲極區63b及63c相接觸。
一資料線75還形成於連接至源極76的層間絕緣層72上。資料線75在一第二方向上延伸且與閘極線68相交叉以由此定義畫素區域P。源極76沿著第一方向從資料線75延伸出。
一鈍化層78形成於源及汲極76及77上，以及一畫素電極85在畫素區域P中形成於鈍化層上。畫素電極85通過鈍化層78的一汲極接觸孔80與汲極77相接觸。
在具有氧化物半導體層63的『第2圖』及『第3圖』中包含薄膜電晶體Tr的陣列基板中，氧化物半導體層63具有沒有歐姆接觸層的一單層結構。因此，氧化物半導體層63不暴露於在形成『第1圖』的歐姆接觸層26的一乾蝕刻過程中使用的蝕刻氣體。因此，薄膜電晶體Tr的輸出特性防止降低及最小化。
同時，近來，具有充分高清晰度的產品，例如具有1080乘1920高清晰度的一電視已經作為首選。相比較於一電視相對較小的個人可攜式裝置例如一膝上型電腦或一蜂窩式電話，也需要一高清晰度顯示。
雖然一電視具有1080乘1920的高清晰度，但是電視具有一相對較大的畫素尺寸。然而，個人可攜式裝置例如一膝上型電腦或一蜂窩式電話，因為它的顯示尺寸為幾英寸，因此對於高清晰度具有一相對小的畫素尺寸。
『第2圖』中所示的陣列基板可應用於一電視。這裡，畫素區域P具有相對較大的尺寸，以使得具有第一及第二半導體接觸孔74a及74b的氧化物薄膜電晶體Tr能夠形成於一個畫素區域P中，其中第一及第二半導體接觸孔74a及74b設置為在與畫素區域P的一寬度相平行的方向上。
然而，當『第2圖』中所示的陣列基板應用於具有相對小顯示尺寸例如膝上型電腦或蜂窩式電話的一裝置時，因為畫素區域的寬度相對很狹窄，因此沿著畫素區域的一寬度方向具有兩個接觸孔的氧化物薄膜電晶體不可能形成於一個畫素區域中。
也就是說，具有共面結構的氧化物薄膜電晶體包含暴露氧化物半導體層的源及汲極區的第一及第二半導體接觸孔，並且半導體接觸孔需要大於與氧化物半導體層相接觸 的一預定區域的一最小尺寸。因此，當考慮此最小尺寸時，氧化物薄膜電晶體的一寬度可大於畫素區域的寬度，並且在一高清晰度裝置的一陣列基板的每一畫素區域中難以形成具有此共面結構的氧化物薄膜電晶體。
而且，雖然具有此共面結構的氧化物薄膜電晶體形成於每一畫素區域中，但是由於氧化物薄膜電晶體的相對較大的尺寸，因此具有孔徑比減少的問題。
因此，本發明關於一種包含薄膜電晶體的陣列基板及其製造方法，藉以克服由於習知技術之限制及缺陷所產生的一個或多個問題。
本發明的目的之一在於關於一種包含薄膜電晶體的陣列基板及其製造方法，能夠應用於一高清晰度的裝置。
本發明的目的之一在於關於一種包含薄膜電晶體的陣列基板及其製造方法，能夠提高孔徑比。
本發明其他的優點、目的和特徵將在如下的說明書中部分地加以闡述，並且本發明其他的優點、目的和特徵對於本領域的普通技術人員來說，可以透過本發明如下的說明得以部分地理解或者可以從本發明的實踐中得出。本發明的目的和其他優點可以透過本發明所記載的說明書和申請專利範圍中特別指明的結構並結合圖式部份，得以實現和獲得。
為了獲得本發明的這些目的和其他特徵，現對本發明作具體化和概括性的描述，本發明的一種陣列基板包含：一基板；一氧化物半導體層，位於基板上，氧化物半導體層包含一主動區以及位於主動區兩側的源及汲極區；一閘極絕緣層以及一閘極，順次位於氧化物半導體層的主動區上；一層間絕緣層，位於閘極上且具有分別暴露源及汲極區的第一及第二半導體接觸孔；以及源及汲極，位於層間絕緣層上且分別通過第一及第二半導體接觸孔與源及汲極區相接觸，其中第一及第二半導體接觸孔設置於兩個區域中。
較佳地，氧化物半導體層可具有一彎曲部分，並且彎曲部分的兩端分別對應於第一及第二半導體接觸孔。
較佳地，彎曲部分可具有一類似L形狀。
較佳地，此種陣列基板更包含：一閘極線，沿著一第一方向位於閘極絕緣層上且連接至閘極；以及一資料線，沿著一第二方向位於層間絕緣層上，資料線與閘極線相交叉以定義複數個畫素區域，其中這兩個區域在平行於一個畫素區域的一長度的方向上橫跨沿著第二方向彼此相鄰近的兩個畫素區域設置，其中此一個畫素區域的長度相比較於此一個畫素區域的一寬度更長。
較佳地，此種陣列基板更包含：一閘極線，沿著一第一方向位於閘極絕緣層上且連接至閘極；以及一資料 線，沿著一第二方向位於層間絕緣層上，資料線與閘極線相交叉以定義複數個畫素區域，其中此兩個區域沿著第二方向彼此相鄰近且這兩個區域的一個係為連接至最後的閘極線的最後的畫素區域，其中在最後的閘極線的最後的畫素區域形成最後的畫素區域的第二半導體接觸孔，並且這兩個區域的另一個係為連接至最後的閘極線的最後的畫素區域的第一半導體接觸孔形成為對應於在一非顯示區域中延伸的資料線的一區域。
較佳地，此種陣列基板更包含：一閘極線，係沿著一第一方向位於閘極絕緣層上；以及一資料線，係沿著一第二方向位於層間絕緣層上，資料線與閘極線相交叉以定義沿著第二方向彼此相鄰近的第一畫素區域及第二畫素區域，其中閘極線的一部分係為閘極，並且資料線的一部分係為源極。
較佳地，汲極可位於第一畫素區域中且源極可位於第二畫素區域旁邊的資料線中。
較佳地，氧化物半導體層係由一氧化物半導體材料形成，氧化物半導體材料當使用從氦(He)、氬(Ar)以及氫(H)中選擇的一個或多個暴露於電漿時具有一增加的導電性能。
較佳地，氧化物半導體材料可包含的氧化銦鎵鋅 (IGZO)、氧化鋅錫(ZTO)或氧化鋅銦(ZIO)的一個。
較佳地，主動區為與閘極相重疊且不透過電漿處理的氧化物半導體層的一部分，以及源及汲極區係為不與閘極相重疊且透過電漿處理以具有提高的導電性能的氧化物半導體層的部分。
較佳地，此種陣列基板更包含：一鈍化層，位於源及汲極上且具有暴露汲極的一汲極接觸孔，以及一畫素電極，位於鈍化層上且通過汲極接觸孔與汲極相接觸，其中汲極接觸孔與第二半導體接觸孔相重疊。
在另一方面中，一種陣列基板的製造方法包含：形成一氧化物半導體層於一基板上，氧化物半導體層包含一主動區以及位於主動區之兩側的源及汲極區；順次形成一閘極絕緣層及一閘極於氧化物半導體層的主動區上；使用從氦(He)、氬(Ar)以及氫(H)中選擇的一個或多個電漿處理氧化物半導體層的源及汲極區，由此增加源及汲極區的一導電性能；形成一層間絕緣層於閘極上且具有分別暴露源及汲極區的第一及第二半導體接觸孔；以及形成源及汲極於層間絕緣層上且分別通過第一及第二半導體接觸孔與源及汲極相接觸，其中第一及第二半導體接觸孔設置於兩個區域中。
較佳地，氧化物半導體層可具有一彎曲部分，並且彎曲部分的兩端分別對應於第一及第二半導體接觸孔。
較佳地，彎曲部分可具有一類似的L形狀。
較佳地，形成閘極可包含沿著一第一方向形成一閘極線且連接至閘極，其中形成源及汲極包含沿著一第二方向在層間絕緣層上形成一資料線，資料線與閘極線相交叉以定義複數個畫素區域，以及其中這兩個區域在平行於一個畫素區域的一長度的方向上橫跨沿著第二方向彼此相鄰近的兩個畫素區域設置，其中一個畫素區域的長度相比較於此一個畫素區域的一寬度更長。
較佳地，形成閘極可包含沿著一第一方向形成一閘極線且連接至閘極，其中形成源及汲極包含沿著一第二方向在層間絕緣層上形成一資料線，資料線與閘極線相交叉以定義複數個畫素區域，以及這兩個區域沿著第二方向彼此相鄰近且該這個區域的一個係為連接至最後的閘極線的最後的畫素區域，其中在最後的閘極線的最後的畫素區域形成最後的畫素區域的第二半導體接觸孔，並且這兩個區域的另一個係為連接至最後的閘極線的最後的畫素區域的第一半導體接觸孔形成為對應於在一非顯示區域中延伸的資料線的一區域。
較佳地，形成閘極可包含沿著一第一方向形成一閘極線，其中形成源及汲極包含沿著一第二方向在層間絕緣層上形成一資料線，資料線與閘極線相交叉以定義沿著第二 方向彼此相鄰近的第一及第二畫素區域，以及其中閘極線的一部分係為閘極，並且資料線的一部分係為源極。
較佳地，汲極可位於第一畫素區域中且源極可位於第二畫素區域旁邊的資料線中。
較佳地，氧化物半導體材料可包含氧化銦鎵鋅(IGZO)、氧化鋅錫(ZTO)以及氧化鋅銦(ZIO)的一個。
較佳地，主動區可為與閘極相重疊且不透過電漿處理的氧化物半導體層的一部分，以及源及汲極區可為不與閘極相重疊且透過電漿處理以具有提高的導電性能的氧化物半導體層的部分。
較佳地，此種陣列基板的製造方法更包含：形成一鈍化層於源及汲極上且具有暴露汲極的一汲極接觸孔，以及形成一畫素電極於鈍化層上且通過汲極接觸孔與汲極相接觸，其中汲極接觸孔與第二半導體接觸孔相重疊。
可以理解的是，如上所述的本發明之概括說明和隨後所述的本發明之詳細說明均是具有代表性和解釋性的說明，並且是為了進一步揭示本發明之申請專利範圍。
11‧‧‧基板
15‧‧‧閘極
18‧‧‧閘極絕緣層
22‧‧‧主動層
26‧‧‧歐姆接觸層
28‧‧‧半導體層
36‧‧‧源極
38‧‧‧汲極
42‧‧‧鈍化層
45‧‧‧汲極接觸孔
50‧‧‧畫素電極
61‧‧‧基板
63‧‧‧氧化物半導體層
63a‧‧‧主動區
63b‧‧‧源極區
63c‧‧‧汲極區
66‧‧‧閘極絕緣層
68‧‧‧閘極線
69‧‧‧閘極
72‧‧‧層間絕緣層
74a‧‧‧第一半導體接觸孔
74b‧‧‧第二半導體接觸孔
75‧‧‧資料線
76‧‧‧源極
77‧‧‧汲極
78‧‧‧鈍化層
80‧‧‧汲極接觸孔
85‧‧‧畫素電極
101‧‧‧基板
105‧‧‧氧化物半導體層
105a‧‧‧主動區
105b‧‧‧源極區
105c‧‧‧汲極區
108‧‧‧第一絕緣層
109‧‧‧閘極絕緣層
113‧‧‧閘極線
115‧‧‧第一金屬層
116‧‧‧閘極
120‧‧‧層間絕緣層
122a‧‧‧第一半導體接觸孔
122b‧‧‧第二半導體接觸孔
130‧‧‧資料線
133‧‧‧源極
136‧‧‧汲極
140‧‧‧鈍化層
143‧‧‧汲極接觸孔
150‧‧‧畫素電極
191‧‧‧第一光阻圖案
195‧‧‧真空腔
P‧‧‧畫素區域
t1‧‧‧第一厚度
t2‧‧‧第二厚度
P1‧‧‧第一畫素區域
P2‧‧‧第二畫素區域
TrA‧‧‧切換區域
Tr‧‧‧薄膜電晶體
第1圖，係為根據習知技術之一液晶顯示裝置或一有機電致發光顯示裝置的一陣列基板之橫截面圖。
第2圖，係為根據習知技術之包含具有如此一氧化物半導體層的一薄 膜電晶體的一陣列基板的一畫素區域一部分之平面圖。
第3圖，係為沿第2圖之Ⅲ-Ⅲ線之橫截面圖。
第4圖，係為根據本發明一實施例之一陣列基板一部分之平面圖，其中陣列基板包含具有一氧化物半導體層的一氧化物薄膜電晶體。
第5圖，係為沿著第4圖中V-V線的一橫截面圖。
第6A圖至第6I圖，係為根據本發明一實施例的一陣列基板的製造方法之步驟中陣列基板的橫截面圖，並且表示沿著第4圖的V-V線的橫截面。
現在將詳細參考本發明之實施例，這些實施例的一些實例在附圖中示出。在整個圖式中相同參考標號將被使用代表相同或類似部件。
『第4圖』係為根據本發明一實施例之一陣列基板一部分之平面圖，其中陣列基板包含具有一氧化物半導體層的一氧化物薄膜電晶體。為了便於解釋，氧化物薄膜電晶體定位的一區域定義為一切換區域TrA。
在『第4圖』中，一第一方向的一閘極線113與一第二方向的一資料線130彼此相交叉以由此定義沿著第二方向彼此相鄰近的第一及第二畫素區域P1及P2。
作為一開關元件的一氧化物薄膜電晶體Tr連接至閘極線113與資料線130的一交叉部分。氧化物薄膜電晶體 Tr設置為與第一及第二畫素區域P1及P2相交叉。氧化物薄膜電晶體Tr包含一氧化物半導體層105，氧化物半導體層105可具有一彎曲部分且一端設置於第一畫素區域P1中且另一端設置於第二畫素區域P2中或第二畫素區域P2旁邊的一資料線中。
氧化物薄膜電晶體Tr包含氧化物半導體層105、一閘極116、以及源及汲極133及136。氧化物半導體層105形成於一基板(圖未示)上，並且閘極116形成於氧化物半導體層105上方。閘極116兩側的氧化物半導體層105透過第一及第二半導體接觸孔122a及122b暴露。源及汲極133及136分別通過第一及第二半導體接觸孔122a及122b與氧化物半導體層105相接觸。氧化物薄膜電晶體Tr具有一共面結構。
在氧化物薄膜電晶體Tr中，氧化物半導體層105可具有形成於其兩端之間的任何形狀。此種情況下，一個氧化物薄膜電晶體Tr的一源極與另一氧化物薄膜電晶體Tr的一汲極能夠沿著長於畫素區域的一寬度的一長度設置於一個畫素區域(包含畫素區域旁邊的一資料線)中。因此，雖然第一及第二畫素區域P1及P2的尺寸為了高清晰度而減少，但是，具有一共面結構的氧化物薄膜電晶體Tr能夠形成為以切換第一及第二畫素區域P1及P2的每一個的開/關。較佳地，氧化物半導體層105包含至少一個彎曲部分，例如一類似L 形狀，以使得資料線130的一部分係為源極133，並且閘極線113的一部分係為閘極116。
此外，切換第一畫素區域P1的氧化物薄膜電晶體Tr的源極133，沿著第二方向設置於第二畫素區域P2中或相鄰近於第一畫素區域P1的第二畫素區域P2旁邊的一資料線中。切換第一畫素區域P1的氧化物薄膜電晶體Tr的汲極136，設置於第一畫素區域P1中。
同時，第一半導體接觸孔122a對應於源極133，並且第二半導體接觸孔122b對應於汲極136。源極133通過第一半導體接觸孔122a接觸氧化物半導體層105的一源極區，並且汲極136通過第二半導體接觸孔122b接觸氧化物半導體層105的一汲極區。
在本發明中，需要一定尺寸的第一及第二半導體接觸孔122a及122b，在沿著平行於第一或第二畫素區域P1或P2的一短的長度的第一方向上的一線中，不設置於一個畫素區域，例如，第一畫素區域P1中。也就是說，第一及第二半導體接觸孔122a及122b分別設置於第二及第一畫素區域P2(包含第二畫素區域P2的一資料線)及P1中，第一及第二半導體接觸孔122a及122b沿著平行於第一或第二畫素區域P1或P2的一長的長度的第二方向彼此相鄰。因此，雖然第一及第二畫素區域P1及P2的尺寸為了一充分高清晰度顯示裝 置而減少，但是氧化物薄膜電晶體Tr能夠形成為具有一共面結構。
同時，在第一及第二畫素區域P1及P2中擴展的氧化物薄膜電晶體Tr中，氧化物半導體層105包含一主動層與源及汲極區。主動區與閘極116相重疊且不透過電漿處理。源及汲極區設置於主動區的兩側且不與閘極116相重疊。源及汲極透過電漿處理且具有提高的接觸性能。
一畫素電極150形成於第一及第二畫素區域P1及P2的每一個。第一畫素區域P1中的畫素電極150連接至氧化物薄膜電晶體Tr的汲極136，並且第二畫素區域P2中的畫素電極150連接至另一氧化物薄膜電晶體(圖未示)的一汲極。
當陣列基板用於一液晶顯示裝置時，一共同電極可進一步形成於陣列基板上。為了將一共同電壓提供給共同電極，一共同線還可形成於陣列基板上，並且共同線可由與閘極線113或資料線130的相同材料形成於相同層上。
舉例而言，當陣列基板用於一平面切換型液晶顯示裝置時，一共同電極可形成於與畫素電極相同的層或一不同層上，並且共同電極與畫素電極150的每一個可具有彼此相交替的一桿形圖案。
或者，當陣列基板用於一邊緣場切換型液晶顯示 裝置時，一共同電極可形成於與畫素電極不同的層上且與畫素電極相重疊。共同電極與畫素電極的一個可在第一及第二畫素區域P1及P2的每一個具有桿形開口。
同時，當陣列基板用於一有機電致發光顯示裝置時，畫素電極150具有對應於第一及第二畫素區域P1及P2中每一個的一尺寸且係為一有機發光二極體的一第一電極，第一電極可作為一陰極或一陽極。
在該陣列基板中，由於連接至一顯示區域中的最後一個閘極線的一畫素區域沿著第二方向不具有一相鄰近的畫素區域，因此似乎對於連接至最後閘極線的畫素區域不具有切換區域。
然而，資料線130延伸至顯示區域外的一非顯示區域中且連接至非顯示區域中的一資料連接線或一資料墊電極，或者在非顯示區域中具有一虛擬畫素區域。
因此，對於連接至最後的閘極線113的畫素區域的第一半導體接觸孔122a形成為與在非顯示區域中延伸的資料線130相對應。並且對於連接至最後的閘極線113的畫素區域的源極133形成為與第一半導體接觸孔122a相對應。
在上述的陣列基板中，切換區域TrA沿著與資料線130相平行的方向設置為跨越彼此相鄰的兩個畫素區域第一及第二畫素區域P1及P2，並且分別暴露氧化物半導體層 105的源及汲極區105b及105c的第一及第二半導體接觸孔122a及122b在大於第一及第二畫素區域P1及P2之寬度的第一及第二畫素區域P1及P2的長度平行的一方向上排列。因此，雖然第一及第二畫素區域P1及P2的尺寸由於高清晰度，例如1080乘1920而減少，但是具有一共面結構的氧化物薄膜電晶體Tr能夠形成為切換第一及第二畫素區域P1及P2的每一個的開/關。
而且，由於閘極線113的部分用作閘極116且資料線130的部分用作源極，因此氧化物薄膜電晶體Tr的尺寸減少，並且第一及第二畫素區域P1及P2的每一個中的孔徑比增加。
下文中將描述根據本發明一實施例的一陣列基板的一橫截面結構。
『第5圖』係為沿著『第4圖』中V-V線的一橫截面圖。為了便於解釋，定位一氧化物薄膜電晶體的一區域定義為一切換區域TrA。
在本發明的陣列基板中，一氧化物半導體層105形成於一透明絕緣基板101上的切換區域TrA中。基板101可由玻璃或塑料形成。氧化物半導體層105包含一主動區105a與源及汲極區105b及105c。主動區105a與閘極相重疊且不透過電漿處理。源及汲極區105b及105c分別設置於主動區 105a的兩側，並且透過電漿處理以具有導電特性。氧化物半導體層105在一平面圖中具有一彎曲部分且具有一類似L形狀。
氧化物半導體層105由一氧化物半導體材料，例如氧化銦鎵鋅(Indium gallium zinc oxide,IGZO)、氧化鋅錫(Zinc Tin Oxide,ZTO)或氧化鋅銦(Zinc Indium Oxide,ZIO)形成。當使用從氦(He)、氬(Ar)以及氫(H)中選擇的一個或多個進行電漿處理時，氧化物半導體材料的導電性能得到提高。
也就是說，沒有電漿處理的氧化物半導體材料的一部分功能上作為一半導體，其根據閘極116的開/關操作透過形成一通道發送一電流或當沒有形成一通道時具有一絕緣性能。電漿處理的氧化物半導體材料的一部分具有提高的導電性能且功能上作為一導體。
同時，一緩衝層(圖未示)可更形成於基板101與氧化物半導體層105之間。舉例而言，該緩衝層可由一無機絕緣材料例如氧化矽或氮化矽形成。
一閘極絕緣層109形成於具有主動區105a與源及汲極區105b及105c的氧化物半導體層105上。閘極絕緣層109對應於主動區105a。舉例而言，閘極絕緣層109可由一無機絕緣材料例如氧化矽或氮化矽形成。
一閘極116對應於氧化物半導體層105的主動區105a形成於閘極絕緣層109上。
雖然圖未示，『第4圖』的一閘極線113與閘極116一起形成，並且閘極絕緣層109形成於『第4圖』的閘極線113之下。『第4圖』的閘極線113的一部分為閘極116。
閘極絕緣層109、『第4圖』的閘極線113以及閘極116形成圖案且通過相同的光罩過程形成，並且閘極絕緣層109具有如『第4圖』的閘極線113及閘極116相同的平面結構。
這是為了形成氧化物半導體層105的源及汲極105b及105c。即，閘極絕緣層109、『第4圖』的閘極線113以及閘極116通過相同的光罩過程形成圖案，並且氧化物半導體層105的一表面在閘極絕緣層109的兩側暴露。然後，在氧化物半導體層105的暴露表面上執行一電漿處理過程以由此形成氧化物半導體層105的源及汲極區105b及105c。
然後，一層間絕緣層120遍佈基板101形成於『第4圖』的閘極線113與閘極116上。舉例而言，層間絕緣層120可由例如氧化矽或氮化矽的一無機絕緣材料形成。
層間絕緣層120具有分別暴露的源及汲極區105b及105c的第一及第二半導體接觸孔122a及122b。這裡，第一及第二半導體接觸孔122a及122b設置於不同的畫素區域 (包含這些畫素區域的一資料線)中。也就是說，第一半導體接觸孔122a設置於一第二畫素區域P2中或相鄰於一第一畫素區域P1的第二畫素區域P2旁邊的一資料線，並且第二半導體接觸孔122b設置於第一畫素區域P1中。
一源極133與一汲極136形成於層間絕緣層120上的切換區域TrA中。源及汲極133及136彼此相間隔。源極133通過第一半導體接觸孔122a與氧化物半導體層105的源極區105b相接觸，並且汲極136通過第二半導體接觸孔122b與氧化物半導體層105的汲極區105c相接觸。
同時，『第4圖』的一資料線130形成於層間絕緣層120上。『第4圖』的資料線130與『第4圖』的閘極線113相交叉用以由此定義第一及第二畫素區域P1及P2。『第4圖』的資料線130的一部分為源極133。
順次在切換區域Tr中形成的氧化物半導體層105、閘極絕緣層109、閘極116、具有第一及第二半導體接觸孔122a及122b的層間絕緣層120、以及源及汲極133及136組成氧化物薄膜電晶體Tr，即一開關元件。
一鈍化層140在基板101的一全部表面上方形成於氧化物薄膜電晶體Tr上。鈍化層140由一無機絕緣材料形成，例如氧化矽或氮化矽，或者一有機絕緣材料例如苯環丁烯(BCB)及光丙烯形成。
鈍化層140具有暴露汲極136的一汲極接觸孔143。汲極接觸孔143與第二半導體接觸孔122b相重疊。這樣導致第一及第二畫素區域P1及P2的孔徑比的增加。
一畫素電極150形成於在每一畫素區域P1及P2具有汲極接觸孔143的鈍化層140上。畫素電極150通過汲極接觸孔143與汲極136相接觸。
雖然圖未示，根據一液晶顯示裝置的一模式，一共同線可進一步形成於與『第4圖』的閘極線113或『第4圖』的資料線130相同的層上且與『第4圖』的閘極線113或『第4圖』的資料線130相平行。一共同電極可更形成且連接至共同線。
將描述根據本發明之一陣列基板之製造方法。
『第6A圖』至『第6I圖』係為根據本發明一實施例的一陣列基板的製造方法之步驟中陣列基板的橫截面圖，並且表示沿著『第4圖』的V-V線的橫截面。為了便於解釋，形成一氧化物薄膜電晶體的一區域定義為一切換區域TrA。這裡，切換區域TrA沿著平行於一資料線的方向橫跨彼此相鄰近的兩個畫素區域第一及第二畫素區域P1及P2。
在『第6A圖』中，一氧化物半導體材料層(圖未示)透過沉積或應用一氧化物半導體材料形成於一透明絕緣基板101上。氧化物半導體材料當透過使用一定氣體一定 時間的電漿處理時可具有一增加的導電特性，並且舉例而言，可從氧化銦鎵鋅(IGZO)、氧化鋅錫(ZTO)以及氧化鋅銦(ZIO)中選擇。
在形成氧化物半導體材料層之前，一緩衝層(圖未示)可透過沉積氧化矽或氮化矽進一步形成於基板101上。
然後，氧化物半導體材料層透過執行一光罩過程形成圖案，此光罩過程包含以下步驟：應用光阻劑、曝光、顯影及蝕刻，由此在每一切換區域TrA形成一氧化物半導體層105。氧化物半導體層105具有一彎曲圖案且具有一類似L形狀。
然後，在『第6B圖』中，一第一絕緣層108透過沉積一無機絕緣材料例如氧化矽或氮化矽形成於具有類似L形狀的氧化物半導體層105上，並且隨後一第一金屬層115透過沉積一第一金屬材料形成於第一絕緣層108上。第一金屬材料可為從銅(Cu)、銅合金、鋁(Al)、鋁合金例如鋁釹合金(AlNd)、鉬(Mo)以及鉬合金例如鉬鈦合金(MoTi)中選擇的一個或多個，並且第一金屬層115可具有一單層結構或一多層結構。
在『第6C圖』中，一光阻層(圖未示)透過應用光阻劑且形成圖案形成於第一金屬層115上，由此形成一第一光阻圖案191。第一光阻圖案191對應於形成『第4圖』 的一閘極線113與『第6D圖』的一閘極116的一部分。
在『第6D圖』中，『第4圖』的閘極線113與閘極116透過使用第一光阻圖案191作為一蝕刻光罩去除『第6C圖』中的第一金屬層115的一部分，形成於『第6C圖』的第一絕緣層108上。『第4圖』的閘極線113沿著一第一方向延伸，並且閘極116位於切換區域TrA中且連接至『第4圖』的閘極線113。
這裡，『第4圖』的閘極線113的與氧化物半導體層105相重疊的一部分變為閘極116。
隨後，透過去除『第6C圖』的第一金屬層被暴露的『第6C圖』的第一絕緣層108受到蝕刻且被去除，由此形成一閘極絕緣層109。閘極絕緣層109在一平面結構中具有與『第4圖』的閘極線113以及閘極116相同的形狀。
在形成閘極絕緣層109之後，『第4圖』的閘極線113上『第6C圖』的第一光阻圖案191與閘極116透過執行一剝離與灰化過程被去除。
因此，具有一島形且設置於切換區域TrA的氧化物半導體層105，除了與閘極116相重疊的一部分之外被暴露。選擇性地去除『第6C圖』的第一絕緣層108且部分地暴露氧化物半導體層105用以通過稍後執行的一電漿過程增加氧化物半導體105的一部分的導電性能。
接下來，在『第6E圖』中，包含『第4圖』的閘極線113、閘極116、以及部分暴露的氧化物半導體層105的基板101位於一真空腔195中且暴露於電漿一預定時間，例如30秒至150秒，其中該電漿使用從氦(He)、氬(Ar)以及氫(H)中選擇的一個或多個在真空腔195中提供。暴露於電漿預定時間的氧化物半導體層105具有一增加的導電性能以由此功能上作為一導體且具有一歐姆特性。
這裡，氧化物半導體層105具有一主動區105a以及源及汲極區105b及105c。主動區105a位於閘極116之下且不暴露於電漿。源及汲極區105b及105c設置於主動區105a的兩側且暴露於電漿。
舉例而言，用於氧化物半導體層105的氧化銦鎵鋅(IGZO)通常具有幾千至幾萬ohm/sq的一薄膜電阻，並且暴露於電漿的氧化銦鎵鋅(IGZO)可具有一30至1000的ohm/sq的一薄膜電阻。
接下來，在『第6F圖』中，一層間絕緣層120透過沉積一無機絕緣材料例如氧化矽或氮化矽大致於基板101的一全部表面上，形成於『第4圖』的閘極線113及閘極116上。
然後，層間絕緣層120通過一光罩過程形成圖案，由此形成第一及第二半導體接觸孔122a及122b。第一及 第二半導體接觸孔122a及122b分別暴露在切換區域TrA的氧化物半導體層105的源及汲極區105b及105c。
同時，第一半導體接觸孔122a設置於定位具有彎曲部分的氧化物半導體層105的源極區105b的第二畫素區域P2(包含第二畫素區域P2旁邊的一資料線)中，並且第二半導體接觸孔122b設置於定位氧化物半導體層105的汲極區105c的第一畫素區域P1中。
在『第6G圖』中，一第二金屬層(圖未示)透過沉積一第二金屬材料形成於具有第一及第二半導體接觸孔122a及122b的層間絕緣層120上。第二金屬材料可為從銅(Cu)、銅合金、鋁(Al)、鋁合金例如鋁釹合金(AlNd)、鉬(Mo)以及鉬合金例如鉬鈦合金(MoTi)中選擇的一個或多個，並且第二金屬層可具有一單層結構或一多層結構。
接下來，第二金屬層通過一光罩過程形成圖案，由此在層間絕緣層120上形成『第4圖』的資料線130及源及汲極133及136。『第4圖』的資料線130沿著一第二方向延伸且與『第4圖』中的閘極線113相交叉以定義第一及第二畫素區域P1及P2。源極133與汲極136設置於切換區域TrA中。源極133與『第4圖』的資料線130相連接且通過第一半導體接觸孔122a與源極區105b相接觸。汲極136通過第二半導體接觸孔122b與汲極區105c相接觸。
這裡，『第4圖』的資料線130的一部分變為源極133。
順次形成在切換區域TrA，包含主動區105a與源及汲極區105b及105c的氧化物半導體層105、閘極絕緣層109、閘極116、具有第一及第二半導體接觸孔122a及122b的層間絕緣層120、以及源及汲極133及136組成係為一開關元件的一氧化物薄膜電晶體Tr。
如上所述，氧化物薄膜電晶體Tr的源極133設置於第二畫素區域P2旁邊的資料線中，並且氧化物薄膜電晶體Tr的汲極136設置於第一畫素區域P1中。氧化物薄膜電晶體Tr形成為橫跨兩個畫素區域第一及第二畫素區域P1及P2。
在『第6H圖』中，透過在基板101的大致全部表面上沉積一無機絕緣材料或應用一有機絕緣材料，一鈍化層140形成於『第4圖』的資料線130與源及汲極133及136上。舉例而言，此無機絕緣材料可為氧化矽或氮化矽，並且有機絕緣材料可為苯環丁烯(BCB)及光丙烯。
鈍化層140通過一光罩過程形成圖案，由此形成一汲極接觸孔143。汲極接觸孔143暴露汲極136且與第二半導體接觸孔122b相重疊。
然後，在『第6I圖』中，透過沉積一第三金屬材料或一透明導電材料且通過一光罩過程形成圖案，一畫素 電極150在具有汲極接觸孔143的鈍化層140上形成於的第一及第二畫素區域P1及P2的每一個。畫素電極150通過汲極接觸孔143與汲極136相接觸。舉例而言，第三金屬材料可為鉬(Mo)或鉬鈦合金(MoTi)，以及透明導電材料可為氧化銦錫(ITO)或氧化銦鋅(IZO)。
因此，完成根據本發明之實施例的陣列基板。 同時，雖然圖未示，形成『第4圖』的閘極線113或形成『第4圖』的資料線130可包含形成一共同線，該共同線平行於『第4圖』的閘極線113或『第4圖』的資料線130，形成汲極接觸孔143可包含形成暴露共同線的一共同接觸孔，以及形成畫素電極150可包含形成一共同電極，該共同電極通過共同接觸孔與共同線相接觸且與畫素電極150相交替，其中畫素電極150與共同電極的每一個具有複數個桿形狀的圖案。
在本發明的陣列基板中，氧化物薄膜電晶體Tr形成為與沿著第二方向彼此相鄰的第一及第二畫素區域P1及P2相交叉，並且暴露氧化物半導體層105的源及汲極區105b及105c的第一及第二半導體接觸孔122a及122b沿著平行於第一及第二畫素區域P1及P2的一長度的第一方向排列，其中第一及第二畫素區域P1及P2的該長度為長於第一及第二畫素區域P1及P2的一寬度。因此，雖然第一及第二畫素區 域P1及P2的一尺寸由於高清晰度而減少，但是可能形成具有一共面結構的一氧化物薄膜電晶體Tr。
此外，氧化物薄膜電晶體Tr包含『第4圖』的閘極線113作為閘極116的部分及『第4圖』的資料線130作為源極133的部分。因此，用於氧化物薄膜電晶體Tr的區域可減少，並且第一及第二畫素區域P1及P2的每一個中的孔徑比能夠提高。
上述的氧化物薄膜電晶體Tr不僅能夠應用於能夠顯示一充分高清晰度影像的一個人可攜式裝置例如一膝上型電腦或一蜂窩式電話的一陣列基板，而且能夠應用於包含一共面結構的薄膜電晶體的任何陣列基板。
雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍之內。關於本發明所界定之保護範圍請參照所附之申請專利範圍。
101‧‧‧基板
105‧‧‧氧化物半導體層
105a‧‧‧主動區
105b‧‧‧源極區
105c‧‧‧汲極區
109‧‧‧閘極絕緣層
116‧‧‧閘極
120‧‧‧層間絕緣層
122a‧‧‧第一半導體接觸孔
122b‧‧‧第二半導體接觸孔
133‧‧‧源極
136‧‧‧汲極
140‧‧‧鈍化層
143‧‧‧汲極接觸孔
150‧‧‧畫素電極
P‧‧‧畫素區域
P1‧‧‧第一畫素區域
P2‧‧‧第二畫素區域
TrA‧‧‧切換區域
Tr‧‧‧薄膜電晶體

Claims (21)

  1. 一種陣列基板，包含：一基板；一氧化物半導體層，係位於該基板上，該氧化物半導體層包含一主動區以及位於該主動區兩側的源極區及汲極區；一閘極絕緣層以及一閘極，係順次位於該氧化物半導體層的該主動區上；一層間絕緣層，係位於該閘極上且具有分別暴露該源極區及該汲極區的第一半導體接觸孔及第二半導體接觸孔；以及源極及汲極，係位於該層間絕緣層上且分別通過該第一半導體接觸孔及該第二半導體接觸孔與該源極區及該汲極區相接觸，其中該第一半導體接觸孔及該第二半導體接觸孔設置於兩個區域中，其中使用從氦(He)、氬(Ar)以及氫(H)中選擇的一個或多個電漿處理該氧化物半導體層的該源極區及該汲極區，由此增加該源極區及該汲極區的一導電性能。
  2. 如請求項1所述的陣列基板，其中該氧化物半導體層具有一彎曲部分，並且該彎曲部分的兩端分別對應於該第一半導體接觸孔及該第二半導體接觸孔。
  3. 如請求項2所述的陣列基板，其中該彎曲部分具有一類似L形狀。
  4. 如請求項1所述的陣列基板，更包含： 一閘極線，係沿著一第一方向位於該閘極絕緣層上且連接至該閘極；以及一資料線，係沿著一第二方向位於該層間絕緣層上，該資料線與該閘極線相交叉以定義複數個畫素區域，其中該兩個區域在平行於一個畫素區域的一長度的方向上橫跨沿著該第二方向彼此相鄰近的兩個畫素區域設置，其中該一個畫素區域的該長度相比較於該一個畫素區域的一寬度更長。
  5. 如請求項1所述的陣列基板，更包含：一閘極線，係沿著一第一方向位於該閘極絕緣層上且連接至該閘極；以及一資料線，係沿著一第二方向位於該層間絕緣層上，該資料線與該閘極線相交叉以定義複數個畫素區域，其中該兩個區域沿著該第二方向彼此相鄰近且該兩個區域的一個係為連接至最後的閘極線的最後的畫素區域，其中在該最後的閘極線的該最後的畫素區域形成該最後的畫素區域的該第二半導體接觸孔，並且該兩個區域的另一個係為連接至該最後的閘極線的該最後的畫素區域的該第一半導體接觸孔形成為對應於在一非顯示區域中延伸的該資料線的一區域。
  6. 如請求項1所述的陣列基板，更包含：一閘極線，係沿著一第一方向位於該閘極絕緣層上；以及 一資料線，係沿著一第二方向位於該層間絕緣層上，該資料線與該閘極線相交叉以定義沿著該第二方向彼此相鄰近的第一畫素區域及第二畫素區域，其中該閘極線的一部分係為該閘極，並且該資料線的一部分係為該源極。
  7. 如請求項6所述的陣列基板，其中該汲極位於該第一畫素區域中且該源極位於該第二畫素區域旁邊的該資料線中。
  8. 如請求項1所述的陣列基板，其中該氧化物半導體層係由一氧化物半導體材料形成。
  9. 如請求項8所述的陣列基板，其中該氧化物半導體材料包含氧化銦鎵鋅(IGZO)、氧化鋅錫(ZTO)以及氧化鋅銦(ZIO)的一個。
  10. 如請求項8所述的陣列基板，其中該主動區係為與該閘極相重疊且不透過電漿處理的該氧化物半導體層的一部分，以及該源極區及該汲極區係為不與該閘極相重疊且透過電漿處理以具有提高的導電性能的該氧化物半導體層的部分。
  11. 如請求項1所述的陣列基板，更包含：一鈍化層，係位於該源極及該汲極上且具有暴露該汲極的一汲極接觸孔，以及一畫素電極，係位於該鈍化層上且通過該汲極接觸孔與該汲極相接觸，其中該汲極接觸孔與該第二半導體接觸孔相重疊。
  12. 一種陣列基板的製造方法，包含： 形成一氧化物半導體層於一基板上，該氧化物半導體層包含一主動區以及位於該主動區之兩側的源極區及汲極區；順次形成一閘極絕緣層及一閘極於該氧化物半導體層的該主動區上；使用從氦(He)、氬(Ar)以及氫(H)中選擇的一個或多個電漿處理該氧化物半導體層的該源極區及該汲極區，由此增加該源極區及該汲極區的一導電性能；形成一層間絕緣層於該閘極上且具有分別暴露該源極區及該汲極區的一第一半導體接觸孔及一第二半導體接觸孔；以及形成源極及汲極於該層間絕緣層上且分別通過該第一半導體接觸孔及該第二半導體接觸孔與該源極區及該汲極區相接觸，其中該第一半導體接觸孔與該第二半導體接觸孔設置於兩個區域中。
  13. 如請求項12所述的陣列基板的製造方法，其中該氧化物半導體層具有一彎曲部分，並且該彎曲部分的兩端分別對應於該第一半導體接觸孔及該第二半導體接觸孔。
  14. 如請求項13所述之陣列基板的製造方法，其中該彎曲部分具有一類似的L形狀。
  15. 如請求項12所述之陣列基板的製造方法，其中形成該閘極包含沿著一第一方向形成一閘極線且連接至該閘極， 其中形成該源極及該汲極包含沿著一第二方向在該層間絕緣層上形成一資料線，該資料線與該閘極線相交叉以定義複數個畫素區域，以及其中該兩個區域在平行於一個畫素區域的一長度的方向上橫跨沿著該第二方向彼此相鄰近的兩個畫素區域設置，其中該一個畫素區域的該長度相比較於該一個畫素區域的一寬度更長。
  16. 如請求項12所述之陣列基板的製造方法，其中形成該閘極包含沿著一第一方向形成一閘極線且連接至該閘極，其中形成該源極及該汲極包含沿著一第二方向在該層間絕緣層上形成一資料線，該資料線與該閘極線相交叉以定義複數個畫素區域，以及其中該兩個區域沿著該第二方向彼此相鄰近且該兩個區域的一個係為連接至最後的閘極線的最後的畫素區域，其中在該最後的閘極線的該最後的畫素區域形成該最後的畫素區域的該第二半導體接觸孔，並且該兩個區域的另一個係為連接至該最後的閘極線的該最後的畫素區域的該第一半導體接觸孔形成為對應於在一非顯示區域中延伸的該資料線的一區域。
  17. 如請求項12所述的陣列基板的製造方法，其中形成該閘極包含沿著一第一方向形成一閘極線，其中形成該源極及該汲極包含沿著一第二方向在該層間絕緣層上形成一資料線，該資料線與該閘極線相交叉以定 義沿著該第二方向彼此相鄰近的一第一畫素區域及一第二畫素區域，以及其中該閘極線的一部分係為該閘極，並且該資料線的一部分係為該源極。
  18. 如請求項17所述的陣列基板的製造方法，其中該汲極位於該第一畫素區域中且該源極位於該第二畫素區域旁邊的該資料線中。
  19. 如請求項12所述的陣列基板的製造方法，其中該氧化物半導體層由一氧化物半導體材料形成，該氧化物半導體材料包含氧化銦鎵鋅(IGZO)、氧化鋅錫(ZTO)以及氧化鋅銦(ZIO)的一個。
  20. 如請求項12所述的陣列基板的製造方法，其中該主動區係為與該閘極相重疊且不透過電漿處理的該氧化物半導體層的一部分，以及該源極區及該汲極區係為不與該閘極相重疊且透過電漿處理以具有提高的導電性能的該氧化物半導體層的部分。
  21. 如請求項17所述的陣列基板的製造方法，更包含：形成一鈍化層於該源極及該汲極上且具有暴露該汲極的一汲極接觸孔，以及形成一畫素電極於該鈍化層上且通過該汲極接觸孔與該汲極相接觸，其中該汲極接觸孔與該第二半導體接觸孔相重疊。
TW102126560A 2012-12-07 2013-07-24 陣列基板及其製造方法 TWI519881B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120141792A KR101454190B1 (ko) 2012-12-07 2012-12-07 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
TW201423243A TW201423243A (zh) 2014-06-16
TWI519881B true TWI519881B (zh) 2016-02-01

Family

ID=50879974

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102126560A TWI519881B (zh) 2012-12-07 2013-07-24 陣列基板及其製造方法

Country Status (4)

Country Link
US (1) US9064905B2 (zh)
KR (1) KR101454190B1 (zh)
CN (1) CN103872060B (zh)
TW (1) TWI519881B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102175819B1 (ko) * 2014-03-19 2020-11-09 삼성디스플레이 주식회사 액정 표시 장치
CN104103584A (zh) * 2014-06-25 2014-10-15 京东方科技集团股份有限公司 阵列基板制作方法
KR102213114B1 (ko) * 2014-09-29 2021-02-04 엘지디스플레이 주식회사 투명 디스플레이 패널 및 이의 제조 방법
KR102322014B1 (ko) * 2014-10-24 2021-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
KR102322015B1 (ko) * 2015-04-07 2021-11-05 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조 방법 및 그에 따라 제조된 박막 트랜지스터 어레이 기판
TWI576646B (zh) * 2015-04-30 2017-04-01 群創光電股份有限公司 顯示裝置
KR102375192B1 (ko) * 2015-07-03 2022-03-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108321207B (zh) * 2017-01-18 2021-03-12 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示面板和显示装置
CN107393828A (zh) * 2017-07-12 2017-11-24 武汉华星光电技术有限公司 薄膜晶体管的制作方法及薄膜晶体管
CN107464836B (zh) * 2017-07-19 2020-04-10 深圳市华星光电半导体显示技术有限公司 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
US10854518B2 (en) * 2018-10-30 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Configuring different via sizes for bridging risk reduction and performance improvement

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
KR100307385B1 (ko) * 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100646792B1 (ko) * 2000-07-27 2006-11-17 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JP4202012B2 (ja) * 2001-11-09 2008-12-24 株式会社半導体エネルギー研究所 発光装置及び電流記憶回路
KR20050000681A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 제조방법
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
US20070296003A1 (en) * 2006-06-08 2007-12-27 Samsung Electronics Co., Ltd. Thin Film Transistor Substrate and Method for Manufacturing the Same
CN100573288C (zh) * 2007-05-30 2009-12-23 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器结构
US7972898B2 (en) * 2007-09-26 2011-07-05 Eastman Kodak Company Process for making doped zinc oxide
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR100986173B1 (ko) * 2008-05-09 2010-10-07 한국과학기술연구원 박막 트랜지스터
KR101064402B1 (ko) * 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR101137391B1 (ko) * 2010-03-24 2012-04-20 삼성모바일디스플레이주식회사 박막 트랜지스터를 갖는 기판, 이를 제조하는 방법, 및 상기 박막 트랜지스터를 갖는 기판을 구비하는 유기 발광 표시 장치
WO2012090973A1 (en) * 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20140159033A1 (en) 2014-06-12
KR20140073848A (ko) 2014-06-17
CN103872060B (zh) 2016-08-10
TW201423243A (zh) 2014-06-16
US9064905B2 (en) 2015-06-23
CN103872060A (zh) 2014-06-18
KR101454190B1 (ko) 2014-11-03

Similar Documents

Publication Publication Date Title
TWI519881B (zh) 陣列基板及其製造方法
TWI385760B (zh) 製造陣列基板的方法
JP5697737B2 (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR101968115B1 (ko) 어레이 기판 및 이의 제조방법
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104851918B (zh) 用于显示设备的阵列基板
TWI438851B (zh) 陣列基板及製造該陣列基板的方法
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
KR101128333B1 (ko) 어레이 기판 및 이의 제조방법
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
US11233106B2 (en) Array substrate, display apparatus, and method of fabricating array substrate
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
CN105374827B (zh) 显示设备和用于制造该显示设备的方法
TWI384626B (zh) 用於顯示裝置之陣列基板及其製造方法
KR102090458B1 (ko) 어레이 기판 및 이의 제조방법
KR102092544B1 (ko) 어레이 기판 및 이의 제조 방법
KR101750562B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR20110058355A (ko) 어레이 기판 및 이의 제조방법
KR20100055127A (ko) 어레이 기판의 제조방법
KR102142477B1 (ko) 어레이 기판 및 이의 제조방법
KR20100122390A (ko) 어레이 기판 및 이의 제조방법
KR20110137967A (ko) 어레이 기판 및 이의 제조방법
KR20110113041A (ko) 어레이 기판 및 이의 제조 방법