[go: up one dir, main page]

TWI517391B - An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor - Google Patents

An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor Download PDF

Info

Publication number
TWI517391B
TWI517391B TW100127020A TW100127020A TWI517391B TW I517391 B TWI517391 B TW I517391B TW 100127020 A TW100127020 A TW 100127020A TW 100127020 A TW100127020 A TW 100127020A TW I517391 B TWI517391 B TW I517391B
Authority
TW
Taiwan
Prior art keywords
film
oxide
semiconductor layer
thin film
ratio
Prior art date
Application number
TW100127020A
Other languages
English (en)
Other versions
TW201220498A (en
Inventor
森田晉也
三木綾
岩成裕美
釘宮敏洋
安野聰
朴在佑
李制勳
安秉斗
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201220498A publication Critical patent/TW201220498A/zh
Application granted granted Critical
Publication of TWI517391B publication Critical patent/TWI517391B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10P14/22—
    • H10P14/3426—
    • H10P14/3434—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

薄膜電晶體的半導體層用氧化物及濺射靶，以及薄膜電晶體
本發明是有關使用於液晶顯示器或有機EL顯示器等的顯示裝置之薄膜電晶體(TFT)的半導體層用氧化物及用以將上述氧化物成膜的濺射靶、以及薄膜電晶體。
非晶形(Amorphous)氧化物半導體相較於泛用的非晶形矽(a-Si)具有高的載體移動度(亦稱為場效移動度。以下有時簡稱「移動度」)，因為光學帶隙(Band gap)大，可低溫成膜，所以期待適用至被要求大型.高解像度‧高速驅動的次世代顯示器、或耐熱性低的樹脂基板等。
氧化物半導體的例子，例如可舉含有In的非晶質氧化物半導體(In-Ga-Zn-O、In-Zn-O等)，但使用稀有金屬的In，在大量生產製程中擔心材料成本的上昇。於是，提案一在Zn添加Sn而非晶形化的Zn-Sn-O(以下有時以ZTO為代表)系的氧化物半導體(例如專利文獻1)，作為不含In，可降低先材料成本，適於大量生產的氧化物半導體。
使用氧化物半導體作為薄膜電晶體的半導體層時，不僅載體濃度(移動度)高，而且還被要求TFT的開關特性(電晶體特性、TFT特性)佳。具體而言，被要求(1)開啟電流(對閘極電極及汲極電極施加正電壓時的最大汲極電流)高，(2)關閉電流(分別對閘極電極施加負電壓，對汲極電壓施加正電壓時的汲極電流)低，(3)S值(Subthreshold Swing，次臨界擺幅，為了使汲極電流增加1位數，所必要的閘極電壓)低，(4)臨界值(對汲極電極施加正電壓，對閘極電壓施加正負任一的電壓時，汲極電流開始流動的電壓，亦被稱為臨界值電壓)為時間上不變化，安定(意指在基板面內為均一)，且(5)移動度高等。
上述之中顯示TFT的性能者特別重要的是(5)的移動度，移動度越高，TFT的開關速度越速，可取得更高性能的電晶體。近年來，液晶顯示器等的顯示裝置有大畫面化、高精細化、高速驅動化等急速近展的趨勢，隨之渴望具有高移動度的半導體材料。在此移動度μ(cm2/Vs)是利用電子或電洞等的載體的速度V(cm/s)及電場E(V)，定義為V=μE。因此，為了提高移動度，需要降低半導體膜中的缺陷，抑制載體的散亂，拉長平均自由行程。
在此，載體密度是可藉由控制含於氧化物半導體膜的氧欠缺量來調整。控制氧欠缺量的方法，例如可舉調整以濺射來形成氧化物半導體膜時所被使用的製程氣體的氧分壓，或形成氧化物半導體膜後，在氧或大氣環境中進行熱處理的方法等。
另一方面，在將氧化物半導體適用於顯示裝置等時，為了確保安定的TFT特性，需要在氧化物半導體表面形成保護膜。保護膜，一般是使用SiOx、SiNx、SiON、AlOx等的絕緣體氧化物。上述保護膜的成膜是泛用電漿CVD法或濺射法等。例如以電漿CVD法來形成SiOx保護膜時，是例如進行使SiH4與N2O的混合氣體反應於工業用頻率13.56MHz的高頻電漿中而形成SiOx，且使堆積於氧化物半導體膜上的方法。
但，若以電漿CVD法或濺射法等來形成保護膜，則因為藉由電漿等而被高速化的自由基或分子會衝突於氧化物半導體表面，所以在氧化物半導體表面形成有缺陷。具體而言，利用電漿CVD法或濺射法的成膜時所使用的氣體成分或被濺射而高速地加速的分子等會衝突於氧化物半導體表面，產生氧化物半導體中所含的氧會脫離的現象(氧欠缺)。此氧欠缺是成為使氧化物半導體膜中的載體過度增加的原因，氧化物半導體膜會導體化而無法取得安定的開關特性，或臨界值電壓往負側大幅度移動等，使TFT特性蒙受深刻的影響。
在上述中是敘述有關因為氧欠缺而造成載體的過度增加，但有關氫也是可見同樣的問題。例如若SiOx或SiNx等的保護膜中所含的氫擴散於氧化物半導體膜中，則會成為載體過度生成的要因，所以使TFT特性遭到不良影響。
為了降低如此因氧或氫造成TFT特性的劣化，而例如在非專利文獻1中有即將在形成保護膜之前，將N2O電漿照射至氧化物半導體表面，使氧化物半導體表面預先過度氧化的方法等被提案。但，此方法是N2O電漿的照射條件等(投入電力、時間、基板溫度等)的調整難，且需要按各保護膜的成膜條件或膜質甚至氧化物半導體的膜質來調整上述的照射條件，因此調諧(tuning)非常難。並且，上述方法因為製程容限也不廣，所以恐有在大型的基板製作TFT時產生基板面內偏差，或分批TFT特性變化等良品率降低之虞。而且，上述方法在保護膜形成前需要追加N2O電漿處理用腔室等，亦有生產性降低或生產成本增加等的問題。
[先行技術文獻] [專利文獻]
[專利文獻1]　日本國特開2007-142196號公報
[非專利文獻]
[非專利文獻1] J. Park、Appl.Phys.Lett.,1993，053505(2008)
如上述般ZTO等的氧化物半導體是在TFT元件的保護膜(絕緣膜)形成製程時，會有半導體層導體化而無法取得安定的開關舉動之問題。
本發明是有鑑於上述情事而研發者，其目的是在於提供一種具備ZTO系氧化物半導體的薄膜電晶體的開關特性佳，特別是可抑制因保護膜形成或源極-汲極電極形成等所造成TFT特性的劣化，可安定取得良好的TFT特性，且低成本良品率提升也可實現之薄膜電晶體半導體層用氧化物、及使用於上述氧化物的成膜之濺射靶、以及使用該氧化物的薄膜電晶體。
本發明是提供以下的薄膜電晶體的半導體層用氧化物，薄膜電晶體及濺射靶。
(1)一種薄膜電晶體的半導體層用氧化物，係使用於薄膜電晶體的半導體層的氧化物，其特徵為：上述氧化物係含Zn、Sn、及Si。
(2)如(1)記載的氧化物，其中，將含於半導體層用氧化物的Zn及Sn的含有量(原子%)分別設為[Zn]及[Sn]時，[Zn]/([Zn]+[Sn])的比為0.8以下。
(3)如(1)記載的氧化物，其中，若將含於半導體層用氧化物的Si的含有量(原子%)設為[Si]，則[Si]/([Zn]+[Sn]+[Si])的比為0.01以上0.30以下。
(4)如(2)記載的氧化物，其中，若將含於半導體層用氧化物的Si的含有量(原子%)設為[Si]，則[Si]/([Zn]+[Sn]+[Si])的比為0.01以上0.30以下。
(5)一種薄膜電晶體，係具備如(1)～(4)中的任一所記載之氧化物，作為薄膜電晶體的半導體層。
(6)如(5)記載的薄膜電晶體，其中，上述半導體層的密度為5.8g/cm3以上。
(7)一種濺射靶，係用以形成如(1)～(4)中的任一所記載之氧化物的濺射靶，其特徵係含Zn、Sn、及Si。
(8)如(7)記載的濺射靶，其中，將含於濺射靶的Zn及Sn的含有量(原子%)分別設為[Zn]及[Sn]時，[Zn]/([Zn]+[Sn])的比為0.8以下。
(9)如(7)記載的濺射靶，其中，若將含於濺射靶的Si的含有量(原子%)設為[Si]，則[Si]/([Zn]+[Sn]+[Si])的比為0.01以上0.30以下。
(10)如(8)記載的濺射靶，其中，若將含於濺射靶的Si的含有量(原子%)設為[Si]，則[Si]/([Zn]+[Sn]+[Si])的比為0.01以上0.30以下。
若根據本發明，則可取得薄膜電晶體的開關特性佳的半導體層用ZTO系氧化物。
若根據本發明的半導體層用氧化物，則可提供一種在氧化物半導體膜上形成保護膜時，可抑制電漿損傷所造成的氧欠缺或因來自保護膜的氫擴散等所造成TFT特性的劣化，安定取得良好的特性之薄膜電晶體。其結果，若利用上述薄膜電晶體，則可取得可靠度高的顯示裝置。
本發明者們為了使將含Zn及Sn的氧化物(Zn-Sn-O)利用於TFT的活性層(半導體層)時的TFT特性(特別是保護膜形成後的TFT特性)提升，而經過各種的檢討。其結果，發現若將在ZTO中含Si的氧化物(Zn-Sn-Si-O)利用於TFT的半導體層，則可達成所期的目的，完成本發明。如後述的實施例所示，將Zn-Sn-Si-O使用於氧化物半導體的TFT與使用未添加Si之以往的Zn-Sn-O時作比較，可知特別是保護膜形成後的TFT特性極佳。
亦即，本發明的薄膜電晶體(TFT)的半導體層用氧化物是在含Zn、Sn、及Si之處具有特徵。在本說明書中有時以ZTO-Si或ZTO+Si來表示本發明的氧化物。
首先，說明有關構成本發明的氧化物的母材成分的金屬(Zn及Sn)。
有關上述金屬(Zn、Sn)，各金屬間的比率是只要含該等金屬的氧化物(Zn-Sn-O)具有非晶形相，且顯示半導體特性的範圍即可，並無特別加以限定。一旦結晶相被形成，則會產生電晶體特性的偏差變大等的問題。
在此，分別將含於半導體層用氧化物的Zn及Sn的含有量(原子%)設為[Zn]及[Sn]時，[Zn]/([Zn]+[Sn])的理想的比(以下有時以Zn比為代表)是0.8以下，藉此，保護膜成膜後亦可取得所望的TFT特性。另一方面，一旦上述比變小，則恐有蝕刻性降低之虞等的問題，因此上述比為0.2以上較理想。上述比是0.3以上0.75以下更理想。
本發明的氧化物是在Zn-Sn-O中含有Si之處具有特徵。藉由Si的添加，可抑制因電漿損傷而形成之氧化物表面的氧缺陷、或因來自保護膜的氫擴散等而造成之TFT特性的劣化，保護膜形成後亦可維持良好的特性。具體而言，藉由添加共有結合性強的元素，且比Zn或Sn還強力與氧結合的Si，可推測氧化物半導體層的構造安定化。
並且，藉由Si的添加，因雜質導入而造成移動度的降低也可被抑制。一旦在Zn-Sn-O系氧化物半導體中混入雜質，則會因為雜質散亂，電子的平均自由工程變短，因此隨著雜質量的增加，移動度會降低。但，若使用在Zn-Sn-O系氧化物半導體中添加Si之本發明的Zn-Sn-Si-O氧化物半導體，則如後述的實施例所示，移動度的降低不易產生，維持高移動度，可發揮上述效果(上述氧缺陷或氫擴散的防止效果)。
構成本發明的氧化物(ZTO-Si)的全金屬元素(Zn、Sn、Si)中所含的Si的理想比率[Si]/([Zn]+[Sn]+[Si])(以下有時以Si比為代表)是考慮保護膜形成的成膜條件或載體密度等而決定，大概是0.01以上0.30以下為理想。另外，一旦上述Si比過多，則恐有半導體中的載體密度降低或移動度降低之虞，開啟電流容易減少，因此上述Si比的理想上限是0.2以下，更理想是0.1以下。
另外，在本發明中，移動度的理想範圍是在線形領域中為10cm2/Vs以上，較理想是13cm2/Vs以上，更理想是15cm2/Vs以上。
以上，說明有關本發明的氧化物。
上述氧化物是以濺射法利用濺射靶(以下有時稱「靶」)來成膜為理想。雖可藉由塗佈法等的化學的成膜法來形成氧化物，但若藉由濺射法，可容易形成成分或膜厚的膜面內均一性佳的薄膜。
使用於濺射法的靶，是使用含前述的元素，與所望的氧化物同一組成的靶為理想，藉此，可形成與所望的氧化物同一組成的薄膜。具體而言，可使用含Zn、Sn、Si的氧化物靶，較理想是上述Zn比或上述Si比率被適當地控制的靶，作為靶。
或者，亦可利用將組成不同的兩個靶同時放電的共濺射法(Co-Sputter法)來成膜，可藉由調整放電時加諸於各個靶的投入電力密度來形成所望的組成的氧化物半導體膜。或者，例如準備ZnO的靶、SnO2的靶、及含有Si的SiO2等的靶三個，藉由共濺射法來形成所望的Zn-Sn-Si-O的氧化物膜。
上述靶是例如可藉由粉末燒結法來製造。
利用上述靶來濺射時，是將基板溫度設為室溫，適當地控制氧添加量進行為理想。氧添加量是只要按照濺射裝置的構成或靶組成等來適當地控制即可，大概以氧化物半導體的載體濃度能夠成為1015～1016cm-3的方式來添加氧量為理想。本實施例的氧添加量是添加流量比設為O2/(Ar+O2)=2%。
並且，在以上述氧化物作為TFT的半導體層時之氧化物半導體層的理想的密度是5.8g/cm3以上(後述)，但為了將如此的氧化物成膜，最好是適當地控制濺射成膜時的氣壓、往濺射靶的投入功率、基板溫度等。例如可想像一旦降低成膜時的氣壓，則濺射原子彼此間的散亂會消失而可形成緻密(高密度)的膜，因此成膜時的全氣壓是以濺射的放電安定的程度低佳，大概控制在0.5～5mTorr的範圍內為理想，1～3mTorr的範圍內更理想。而且，投入功率是高功率為佳，大概推薦以DC或RF來設定成2.0W/cm2以上。成膜時的基板溫度也是高溫為佳，大概推薦控制於室溫～200℃的範圍內。
如上述般被成膜的氧化物的理想膜厚是30nm以上200nm以下，更理想是30nm以上150nm以下。
本發明亦包含具備上述氧化物作為TFT的半導體層的TFT。TFT是在基板上至少具有閘極電極、閘極絕緣膜、上述氧化物的半導體層、源極電極、汲極電極、保護膜(絕緣膜)即可，其構成是通常被用者即可，並無特別加以限定。
在此，上述氧化物半導體層的密度是5.8g/cm3以上為理想。一旦氧化物半導體層的密度變高，則膜中的缺陷會減少，膜質提升，且原子間距離變小，因此TFT元件的場效移動度會大幅度增加，電氣傳導性也變高，對光照射之應力(stress)的安定性會提升。上述氧化物半導體層的密度是高密度為佳，較理想是5.9g/cm3以上，更理想是6.0g/cm3以上。另外，氧化物半導體層的密度是藉由後述實施例記載的方法來測定者。
以下，一邊參照圖1，一邊說明上述TFT的製造方法的實施形態。圖1及以下的製造方法是表示本發明的理想實施形態的一例，並非限於此。例如在圖1中是顯示下部閘極(bottom-Gate)型構造的TFT，但並非限於此，亦可為在氧化物半導體層上依序具備閘極絕緣膜及閘極電極的上部閘極上部(top-gate)型的TFT。
如圖1所示，在基板1上形成閘極電極2及閘極絕緣膜3，且在其上形成氧化物半導體層4。在氧化物半導體層4上形成源極‧汲極電極5，且在其上形成保護膜(絕緣膜)6，經由接觸孔7來將透明導電膜8電性連接至汲極電極5。
在基板1上形成閘極電極2及閘極絕緣膜3的方法並無特別加以限定，可採用通常被使用的方法。又，閘極電極2及閘極絕緣膜3的種類也沒有特別加以限定，可使用泛用者。例如閘極電極2可適用電阻率低的Al或Cu的金屬或該等的合金。又，閘極絕緣膜3代表性的例如有矽氧化膜、矽氮化膜、矽氧氮化膜等。除此以外，亦可使用Al2O3或Y2O3等的氧化物、或層疊該等者。
其次，形成氧化物半導體層4。氧化物半導體層4是如上述般藉由使用與薄膜同組成的濺射靶的DC濺射法或RF濺射法來成膜為理想。或者，亦可藉由共濺射法來成膜。
在濕蝕刻氧化物半導體層4之後圖案化。剛圖案化之後，為了氧化物半導體層4的膜質改善，較理想是進行熱處理(預退火)，藉此，電晶體特性的開啟電流及場效移動度上昇，電晶體性能會提升。
預退火後，形成源極‧汲極電極5。源極‧汲極電極5的種類並無特別加以限定，可使用泛用者。例如亦可與閘極電極2同樣使用Al或Cu等的金屬或合金，或亦可如後述的實施例那樣使用純Ti。
源極‧汲極電極5的形成方法是例如可藉由磁控管濺射法來形成金屬薄膜之後，利用舉離法(lift-off method)來形成。或者，不是像上述那樣利用舉離法來形成電極，而是利用濺射法來形成預定的金屬薄膜之後，藉由圖案化來形成電極之方法，此方法在電極的蝕刻時因為傷及氧化物半導體層，所以電晶體特性會降低。於是，為了迴避如此的問題，而採用在氧化物半導體層上預先形成保護膜之後形成電極，圖案化的方法，在後述的實施例是採用此方法。
其次，在氧化物半導體層4上藉由CVD(Chemical Vapor Deposition)法來形成保護膜(絕緣膜)6。氧化物半導體層4的表面會因為CVD所造成的電漿損傷而容易導通化(可推測是因為在氧化物半導體表面所產生的氧欠缺成為電子供者所致)，所以為了迴避此上述問題，後述的實施例是在保護膜的成膜前進行N2O電漿照射。N2O電漿的照射條件是採用前述非專利文獻1所記載的條件。
其次，根據常用方法，經由接觸孔7來將透明導電膜8電性連接至汲極電極5。透明導電膜及汲極電極的種類並無特別加以限定，可使用通常被使用者。汲極電極是例如可使用前述的源極‧汲極電極所例示者。
[實施例]
以下，舉實施例來更具體說明本發明，但本發明並非受限於下述實施例，亦可在適合於前面及後面敘述的主旨範圍內加以變更而實施，該等皆為本發明的技術範圍所包含。
實施例1
根據前述的方法，製作圖1所示的薄膜電晶體(TFT)，評價保護膜形成前後的TFT特性。
首先，在玻璃基板(Corning公司製「Eagle2000」，直徑100mm×厚度0.7mm)上依序形成100nm的Ti薄膜作為閘極電極、及閘極絕緣膜SiO2(200nm)。
閘極電極是使用純Ti的濺射靶，藉由DC濺射法，以成膜溫度：室溫、成膜功率：300W、載體氣體：Ar、氣壓：2mTorr來成膜。又，閘極絕緣膜是利用電漿CVD法，以載體氣體：SiH4與N2O的混合氣體、成膜功率：100W、成膜溫度：300℃來成膜。
其次，利用濺射靶(後述)，藉由濺射法來形成表1及表2所記載的各種組成的氧化物薄膜。氧化物薄膜是除了在Zn-Sn-O中含Si的ZTO-Si(本發明例)以外，為了比較，也形成不含Si的ZTO(以往例)、及取代Si而含Ni的ZTO-Ni(比較例)。使用於濺射的裝置是ULVAC，Inc.製「CS-200」，濺射條件是如以下般。
基板溫度：室溫
氣壓：5mTorr
氧分壓：O2/(Ar+O2)=2%
膜厚：50nm
使用靶大小：Φ4英吋×5mm
Zn-Sn-O(以往例)的成膜是利用將Zn：Sn的比(原子%比)為6：4的氧化物靶(Zn-Sn-O)及ZnO的氧化物靶同時放電的Co-Sputter法來成膜。又，Zn-Sn-Si-O或Zn-Sn-Ni-O的成膜是使用上述ZTO的成膜所使用的靶(亦即，Zn：Sn的比(原子%比)為6：4的氧化物靶(ZTO)及ZnO的靶)、及SiO2或NiO的氧化物靶，利用同時放電的Co-Sputter法來成膜。另外，Zn-Sn-Si-O中的Si比，或Zn-Sn-Ni-O中的Ni比是調整投入電力密度，而使Si比或Ni比能夠成為表1或表2所記載的範圍。
如此取得之氧化物薄膜中的金屬元素的各含有量是藉由XPS(X-rayPhotoelectron Spectroscopy)法來分析。詳細是將從最表面到1nm程度深度的範圍以Ar離子來濺射後，在下述條件下進行分析。
X線源：Al Kα
X線輸出：350W
光電子取出角：20°
如上述般形成氧化物薄膜後，藉由光刻法(Photolithography)及濕蝕刻來進行圖案化。濕蝕刻液是使用關東化學製「ITO-07N」。在本實施例是針對進行實驗的氧化物薄膜，藉由光學顯微鏡觀察來評價濕蝕刻性。由評價結果可確認進行實驗的所有組成無濕蝕刻所產生的殘渣，可適當地蝕刻。
將氧化物半導體膜圖案化後，為了使膜質提升，而進行預退火處理。預退火是在大氣壓下，以350℃來進行1小時。
其次，使用純Ti，藉由舉離法來形成源極‧汲極電極。具體而言是使用光阻劑來進行圖案化之後，藉由DC濺射法來形成Ti薄膜(膜厚是100nm)。源極‧汲極電極用Ti薄膜的成膜方法是與前述閘極電極的情況相同。其次，在丙酮中實施於超音波洗淨器來除去不要的光阻劑，且將TFT的通道長設為10μm，將通道寬設為200μm。
在如此形成源極‧汲極電極之後，形成用以保護氧化物半導體層的保護膜。保護膜是使用SiO2(膜厚200nm)與SiN(膜厚200nm)的積層膜(合計膜厚400nm)。上述SiO2及SiN的形成是使用SAMCO Inc.製「PD-220NL」，利用電漿CVD法來進行。在本實施例是藉由N2O氣體來進行電漿處理後，依序形成SiO2膜、及SiN膜。在SiO2膜的形成是使用N2O及SiH4的混合氣體，在SiN膜的形成是使用SiH4、N2、NH3的混合氣體。任一情況皆是將成膜功率設為100W，將成膜溫度設為150℃。
其次，藉由光刻法及乾蝕刻，在保護膜形成為了電晶體特性評價用探測的接觸孔。其次，利用DC濺射法，以載體氣體：氬及氧氣體的混合氣體、成膜功率：200W、氣壓：5mTorr來形成ITO膜(膜厚80nm)，製作圖1的TFT。
針對如此取得的各TFT，如以下般，測定保護膜形成前後的(1)電晶體特性(汲極電流-閘極電壓特性、Id-Vg特性)、(2)臨界值電壓、(3)S值、及(4)場效移動度。本實施例是如圖2所示般針對6英吋基板面內(Φ=150mm)的9處求取進行下述(1)～(4)的測定時的最小值及最大值，評價基板面內的偏差。
(1)電晶體特性的測定
電晶體特性的測定是使用National Instruments社製「4156C」的半導體參數分析器。詳細的測定條件是以下所示般。
源極電壓：0V
汲極電壓：10V
閘極電壓：-30～30V(測定間隔：1V)
(2)臨界值電壓(Vth)
所謂臨界值電壓大致而言是電晶體從關閉狀態(汲極電流低的狀態)移至開啟狀態(汲極電流高的狀態)時的閘極電壓的值。在本實施例是將汲極電流為開啟電流與關閉電流之間的1nA附近時的電壓定義為臨界值電壓，測定各TFT的臨界值電壓。
(3)S值
S值是為了使汲極電流增加一位數所必要的閘極電壓的最小值。
(4)場效移動度
場效移動度是由TFT特性來導出於Vg>Vd-Vth的線形領域。在線形領域中，將Vg、Vd分別設為閘極電壓、汲極電壓，將Id設為汲極電流，將L、W分別設為TFT元件的通道長、通道寬，且將Ci設為閘極絕緣膜的靜電電容，而由以下的式子導出場效移動度μFE。本實施例是由符合線形領域的閘極電壓附近的汲極電流-閘極電壓特性(Id-Vg特性)的斜度來導出場效移動度μFE。
[數學式1]
將該等的結果顯示於表1及2、以及圖3(a)及(b)及圖4(a)及(b)。在該等的表中是設「移動度判定」的欄，將移動度的最小值為10cm2/Vs以上，且最大值與最小值的差被壓在6以下的範圍，基板面內偏差小者予以評價為「○」，除此以外者為「×」。而且，有關Vth，在該等的表中設「Vth偏差」的欄，針對各例記入最大值與最小值的差，且設「Vth偏差判定」的欄，將上述Vth偏差為10以下，基板面內偏差小者予以評價為「○」，除此以外者為「×」。並且，在該等的表的最右欄設「綜合判定」的欄，對任一特性皆良好者附上「○」，對任一皆特性劣者附上「×」。
首先，針對表1來考察。表1是[Zn]相對於[Zn]+[Sn]的原子比(Zn比)皆為0.60(一定)的例子。其中No.1及3是使用以往的ZTO(無添加Si)的例子，No.1是表示保護膜的成膜前，No.3是表示保護膜的成膜後的結果。又，No.10是取代Si而添加Ni的例子。
首先，使用以往的ZTO時，如No.1及3所示，在保護膜的成膜前後未見移動度大的變化，但保護膜成膜後的S值及臨界值電壓Vth是大幅度偏差，在某處若Vth未滿-30V，則可見不具作為開關元件的機能之處(Vth偏差判定×)。
更利用上述的試料(Zn比=0.60)，將調查保護膜成膜前後的TFT特性的基板面內分布變化的結果顯示於圖3(a)及(b)。圖3(a)是表示保護膜成膜前的結果的圖表，對應於前述的表1的No.1。圖3(b)是表示保護膜成膜後的結果的圖表，對應於前述的表1的No.3。在圖3(b)中，圖中的號碼是表示圖2的測定處(點1～9)。
如圖3(a)所示，可知保護膜的成膜前，隨著閘極電壓Vg從-30V變化至30V，汲極電流Id會增加8位數程度，顯示良好的開關特性。又，有關基板面內的特性分布，臨界值電壓是收在-5～-2V的範圍。
另一方面，保護膜的成膜後，如圖3(b)所示，可知TFT特性是在基板面內大幅度偏差，雖有像點7～9那樣顯示良好的開關特性者，但點1～3是完全未顯示開關特性，氧化物半導體層導體化。這推測是因為藉由保護膜成膜時的電漿照射而氧化物半導體表面損傷所致。
相對的，含有Si，[Si]相對於[Zn]+[Sn]+[Si]的原子比(Si比)為符合本發明的理想範圍(0.01以上0.30以下)者是如表1及圖4(後述)所示，在保護膜的成膜前後皆顯示良好的特性。
詳細，No.2(保護膜的成膜前)及No.4(保護膜的成膜後)是上述Si比為0.05的例子，如表1所示可知在保護膜成膜前後未見移動度及S值之大的變化，顯示良好的值，且保護膜成膜後的臨界值電壓Vth亦為-2～-10V的範圍內，可作為開關元件用。同樣，可知有關使Si比變化於本發明的理想範圍的No.5～8(保護膜成膜後)也是任一特性皆良好。另外，有關上述No.5～8雖未顯示保護膜成膜前的資料，但確認皆具有良好的特性。
另一方面，上述的Si比超過本發明的理想上限(0.30)的No.9雖Vth偏差被抑制，但移動度降低。
又，取代Si而添加Ni的No.10是移動度低，Vth偏差也大。
圖4(a)及(b)是表示利用Si比=0.05的試料，與前述的圖3同樣調查保護膜成膜前後的TFT特性的基板面內分布變化的結果。圖4(a)是表示保護膜成膜前的結果的圖表，對應於前述的表1的No.2。圖4(b)是表示保護膜成膜後的結果的圖表，對應於前述表1的No.4。在圖4(b)中，圖中的號碼是表示圖2的測定處(點1～9)。
若對比圖4(b)與未添加Si的前述圖3(b)，則明顯可知藉由Si的添加，保護膜成膜後的基板面內偏差會被解消，任一處皆具有良好的開關特性。又，可知保護膜成膜後的TFT特性是與保護膜形成前(圖4(a))幾乎毫不遜色。
由上述的結果可知，藉由在ZTO中以理想的範圍來添加Si，可在原封不動具備高移動度等下，尤其有效地抑制保護膜成膜後的Vth偏差。亦即，Si的添加有助於ZTO系氧化物半導體的構造安定，可確認即使在容易產生氧欠缺的保護膜成膜製程中也不會有TFT特性的劣化發生。
其次針對表2進行考察。在表2中是針對將上述Si比全部設為0.05(一定)，且使Zn比變化成表2所示般的例子，顯示保護膜成膜後的結果。表2中，「-」是意指不能測定。
如表2所示，Zn比被控制於本發明的理想範圍(0.8以下)的No.1～5皆顯示良好的特性。相對於此，Zn比超過本發明的理想上限的No.6是移動度低，未顯示開關特性。這可推測是因為一旦Zn比變大，則形成Zn的結晶相，無法安定控制載體濃度所致。
其次針對圖5進行考察。圖5是表示調查Si的添加量影響移動度的結果的圖表。在此，為了比較，取代Si添加Ni時的結果也顯示。詳細是與上述同樣測定：將添加於ZTO的元素設為X元素(X元素=Si或Ni)時，使在[Zn]+[Sn]+[X]所佔的[X]的原子比(X比)變化成圖5所示那樣時之保護膜成膜後的移動度μ。另外，Zn比皆為0.6。在此是以移動度μ≧10cm2/Vs作為合格基準。
如圖5所示，添加Ni時，隨著Ni比增加，移動度會急劇地降低。這可推測是因為在氧化物半導體中所含的Ni會作用成為使載體散亂的雜質所致。
相對的，添加Si時，隨著Si比增加，移動度未見降低的傾向，移動度的降低程度相較於Ni明顯小，可知即使將Si比提高至本發明的理想上限的0.3，移動度也不會低於合格基準的10cm2/Vs。這可想像是因為Si被配置於不妨礙電子的活動之安定的格子位置，載體的散亂小，不易使移動度降低所致。
若綜合性地考量以上的實驗結果，則證實藉由添加Si作為X元素，將Si比及Zn比控制於理想的範圍，在保護膜成膜後也可取得高的移動度，可取得基板面內偏差少的良好TFT。
另外，添加Si的氧化物是濕蝕刻加工也被良好地進行，所以可推測是非晶形構造。
實施例2
在本實施例是使用對應於表1的No.4的組成的氧化物(Zn-Sn-5at%Si-O、[Zn]：[Sn]=6：4、Zn比=[Zn]/([Zn]+[Sn])=0.6、Si比=[Si]/([Zn]+[Sn]+[Si])=0.05)，測定將濺射成膜時的氣壓控制成1mTorr或5mTorr而取得的氧化物膜(膜厚100nm)的密度。而且，有關與前述的實施例1同樣作成的TFT，載體移動度(場效移動度)是利用以下的式子來算出移動度。在本實施例是將如此取得的飽和移動度為5cm2/Vs以上者設為合格。並且，調查應力試驗(施加光照射+負偏壓)後的臨界值電壓的變化量(ΔVth)。該等的測定方法是如以下所述般。
[數學式2]
Cox：絕緣膜的電容
W：通道寬
L：通道長
Vth：臨界值電壓
(氧化物膜的密度的測定)
氧化物膜的密度是利用XRR(X線反射率法)來測定。詳細的測定條件是如以下般。
‧分析裝置：Rigaku公司製水平型X線繞射裝置SmartLab
‧靶：Cu(線源：Kα線)
‧靶輸出：45kV-200mA
‧測定試料的製作
使用一在玻璃基板上將各組成的氧化物以下述濺射條件來成膜(膜厚100nm)後，模擬前述實施例1的TFT製造過程的預退火處理，實施與該預退火處理相同的熱處理者。
濺射氣壓：1mTorr或5mTorr
氧分壓：O2/(Ar+O2)=2%
成膜功率密度：DC2.55W/cm2
熱處理：在大氣環境中，350℃，1小時
(應力耐性的評價：施加光照射+負偏壓，作為應力)
本實施例是模擬實際的面板驅動時的環境(應力)來進行一邊對閘極電極施加負偏壓，一邊照射光之應力施加試驗。應力施加條件是如以下所示般。光的波長是接近氧化物半導體的帶隙，選擇電晶體特性容易變動的400nm程度。
閘極電壓：-20V
基板溫度：60℃
光應力
波長：400nm
照度(被照射至TFT的光的強度)：0.1μW/cm2
光源：OPTOSUPPLY社製LED(藉由ND濾光器來調整光量)
應力施加時間：3小時
詳細是根據上述的方法來測定應力施加前後的臨界值電壓(Vth)，測定其差(ΔVth)。
將該等的結果顯示於表3。
由表3可知，在本發明所規定之含X群元素的Si的表3的氧化物是皆可取得5.8g/cm3以上的高的密度。詳細是氣壓=5mTorr時(No.2)的膜密度為5.8g/cm3，相對的，氣壓=1mTorr時(No.1)的膜密度為6.2g/cm3，隨著氣壓力變低，可取得更高的密度。並且，隨著膜密度的上昇，根據應力試驗之臨界值電壓移動量ΔVth的絕對值也減少。
由以上的實驗結果可知，氧化物膜的密度是依濺射成膜時的氣壓而變化，一旦降低該氣壓，則膜密度會上昇，隨之場效移動度也會大幅度增加，在應力試驗(光照射+負偏壓應力)的臨界值電壓移動量ΔVth的絕對值也會減少。這可推測是因為藉由使濺射成膜時的氣壓降低，所被濺射的原子(分子)的動亂會被抑制，膜中的缺陷變少，而移動度或電氣傳導性會提升，TFT的安定性提升所致。
以上詳細且參照特定的實施形態來說明本申請案，但對於該當業者而言可在不脫離本發明的精神及範圍內實施各種的變更或修正。
本申請案是根據2010年7月30日申請的日本特許出願(特願2010-172868)、2011年1月18日申請的日本特許出願(特願2011-008323)，其內容是在此作為參照而取入。
[產業上的利用可能性]
若根據本發明，則可取得薄膜電晶體的開關特性佳的半導體層用ZTO系氧化物。若根據本發明的半導體層用氧化物，則可提供一種在氧化物半導體膜上形成保護膜時，可抑制電漿損傷所造成的氧欠缺或因來自保護膜的氫擴散等所造成TFT特性的劣化，安定取得良好的特性之薄膜電晶體。其結果，若利用上述薄膜電晶體，則可取得可靠度高的顯示裝置。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧源極．汲極電極
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜
圖1是用以說明具備氧化物半導體的薄膜電晶體的概略剖面圖。
圖2是說明實施例1的電晶體特性、臨界值電壓、S值、及移動度的測定處的圖。
圖3(a)及(b)是表示利用以往例(Zn-Sn-O、ZTO)時的保護膜成膜前後的TFT特性的圖。
圖4(a)及(b)是表示利用本發明例(Zn-Sn-Si-O)時的保護膜成膜前後的TFT特性的圖。
圖5是表示在Zn-Sn-X-O(X=Si或Ni)的X添加量與移動度的關係的圖表。

Claims (6)

  1. 一種薄膜電晶體的半導體層用氧化物，係使用於薄膜電晶體的半導體層的氧化物，其特徵為：上述氧化物係含Zn、Sn、及Si，若將含於前述氧化物的Si、Zn、及Sn的含有量(原子%)分別設為[Si]、[Zn]、及[Sn]，則[Si]/([Zn]+[Sn]+[Si])的比為0.01以上0.30以下。
  2. 如申請專利範圍第1項之氧化物，其中，將含於半導體層用氧化物的Zn及Sn的含有量(原子%)分別設為[Zn]及[Sn]時，[Zn]/([Zn]+[Sn])的比為0.8以下。
  3. 一種薄膜電晶體，係具備如申請專利範圍第1或2項之氧化物，作為薄膜電晶體的半導體層。
  4. 如申請專利範圍第3項之薄膜電晶體，其中，上述半導體層的密度為5.8g/cm3以上。
  5. 一種濺射靶，係用以形成如申請專利範圍第1或2項之氧化物的濺射靶，其特徵係含Zn、Sn、及Si，若將含於前述濺射靶的Si的含有量(原子%)設為[Si]，則[Si]/([Zn]+[Sn]+[Si])的比為0.01以上0.30以下。
  6. 如申請專利範圍第5項之濺射靶，其中，將含於濺射靶的Zn及Sn的含有量(原子%)分別設為[Zn]及[Sn]時，[Zn]/([Zn]+[Sn])的比為0.8以下。
TW100127020A 2010-07-30 2011-07-29 An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor TWI517391B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010172868 2010-07-30
JP2011008323A JP5718072B2 (ja) 2010-07-30 2011-01-18 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ

Publications (2)

Publication Number Publication Date
TW201220498A TW201220498A (en) 2012-05-16
TWI517391B true TWI517391B (zh) 2016-01-11

Family

ID=45530199

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100127020A TWI517391B (zh) 2010-07-30 2011-07-29 An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor

Country Status (6)

Country Link
US (1) US9299474B2 (zh)
JP (1) JP5718072B2 (zh)
KR (1) KR101446230B1 (zh)
CN (1) CN103038888B (zh)
TW (1) TWI517391B (zh)
WO (1) WO2012014999A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP5977569B2 (ja) 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR20140056392A (ko) * 2011-09-29 2014-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013206936A (ja) * 2012-03-27 2013-10-07 Toppan Printing Co Ltd 反射型マスクおよび反射型マスクの製造方法
JP2013254948A (ja) 2012-05-09 2013-12-19 Kobe Steel Ltd 薄膜トランジスタおよび表示装置
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
KR101568631B1 (ko) 2012-06-06 2015-11-11 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014135474A (ja) * 2012-12-14 2014-07-24 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタの製造方法
EP3089229B1 (en) * 2013-12-26 2018-10-17 Tokyo Institute of Technology Organic electroluminescence element and organic solar cell provided with metal oxide thin film
US9640556B2 (en) * 2014-01-15 2017-05-02 Kobe Steel, Ltd. Thin film transistor
JP6251122B2 (ja) * 2014-05-29 2017-12-20 積水化学工業株式会社 バリアフィルム、積層バリアフィルム及びそれらの製造方法
JP5993496B2 (ja) * 2014-07-16 2016-09-14 株式会社神戸製鋼所 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
CN106687616A (zh) 2014-09-18 2017-05-17 国立研究开发法人科学技术振兴机构 金属氧化物的薄膜、具备该薄膜的有机电致发光元件、太阳能电池及薄膜的制造方法
JP6542243B2 (ja) 2014-09-18 2019-07-10 国立研究開発法人科学技術振興機構 発光素子、表示装置および照明装置
CN104570515A (zh) * 2015-01-26 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN105845695B (zh) * 2016-03-30 2018-12-28 深圳市华星光电技术有限公司 薄膜晶体管阵列面板

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA986235A (en) * 1972-07-26 1976-03-23 Takeshi Masuyama Voltage-nonlinear resistors
US5026672A (en) * 1990-06-25 1991-06-25 Tektronix, Inc. Method of fabricating a sintered body containing tin oxide
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
EP0677593B1 (en) 1992-12-15 2000-03-22 Idemitsu Kosan Company Limited Transparent conductive film, transparent conductive base material, and conductive material
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3423896B2 (ja) 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
JP3903209B2 (ja) 2000-03-27 2007-04-11 株式会社 東北テクノアーチ 酸化亜鉛半導体材料
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
CN1869277B (zh) 2002-08-02 2010-09-29 出光兴产株式会社 溅射靶、烧结体及利用它们制造的导电膜、有机el元件及其所用的衬底
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
WO2005081329A1 (en) * 2004-02-24 2005-09-01 Showa Denko K.K. Gallium nitride-based compound semiconductor multilayer structure and production method thereof
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
WO2007034733A1 (ja) 2005-09-20 2007-03-29 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、透明導電膜及び透明電極
US8637124B2 (en) 2005-09-22 2014-01-28 Idemitsu Kosan Co., Ltd. Oxide material and sputtering target
JP5188182B2 (ja) 2005-09-27 2013-04-24 出光興産株式会社 スパッタリングターゲット、透明導電膜及びタッチパネル用透明電極
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
EP1950177A4 (en) 2005-11-18 2009-02-25 Idemitsu Kosan Co SEMICONDUCTOR THIN FILM, MANUFACTURING METHOD AND THIN FILM TRANSISTOR
JP5016831B2 (ja) 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
US8784700B2 (en) 2006-12-13 2014-07-22 Idemitsu Kosan Co., Ltd. Sputtering target and oxide semiconductor film
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008277326A (ja) 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
JP2009123957A (ja) 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP5525778B2 (ja) 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
JP2010045263A (ja) 2008-08-15 2010-02-25 Idemitsu Kosan Co Ltd 酸化物半導体、スパッタリングターゲット、及び薄膜トランジスタ
KR101538283B1 (ko) 2008-08-27 2015-07-22 이데미쓰 고산 가부시키가이샤 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
JP2010070410A (ja) * 2008-09-17 2010-04-02 Idemitsu Kosan Co Ltd 酸化物焼結体の製造方法
KR101254906B1 (ko) 2008-12-12 2013-04-18 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟
KR20100075026A (ko) 2008-12-24 2010-07-02 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP2010150446A (ja) 2008-12-26 2010-07-08 Sekisui Chem Co Ltd 物品の仮止め固定用粘着テープ、物品の仮止め固定方法及び仮止め固定物品
US9024311B2 (en) 2009-06-24 2015-05-05 Sharp Kabushiki Kaisha Thin film transistor, method for manufacturing same, active matrix substrate, display panel and display device
US8399344B2 (en) 2009-10-07 2013-03-19 Asm International N.V. Method for adjusting the threshold voltage of a gate stack of a PMOS device
WO2011058865A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR20110124530A (ko) 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
KR101700882B1 (ko) 2010-05-20 2017-02-01 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터
JP2013070010A (ja) * 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP2012151469A (ja) 2010-12-28 2012-08-09 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5977569B2 (ja) 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR101891650B1 (ko) * 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판

Also Published As

Publication number Publication date
CN103038888B (zh) 2017-04-12
KR101446230B1 (ko) 2014-10-01
CN103038888A (zh) 2013-04-10
KR20130036296A (ko) 2013-04-11
US9299474B2 (en) 2016-03-29
JP5718072B2 (ja) 2015-05-13
US20130119324A1 (en) 2013-05-16
JP2012049489A (ja) 2012-03-08
WO2012014999A1 (ja) 2012-02-02
TW201220498A (en) 2012-05-16

Similar Documents

Publication Publication Date Title
TWI517391B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
TWI508303B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
TWI507554B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
JP6043244B2 (ja) 薄膜トランジスタ
JP5977569B2 (ja) 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR102124867B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃 및 박막 트랜지스터
CN104335354B (zh) 薄膜晶体管的半导体层用氧化物、薄膜晶体管、显示装置及溅射靶
JP2012124446A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5645737B2 (ja) 薄膜トランジスタ構造および表示装置
TWI486466B (zh) An oxide thin film, a thin film transistor, and a display device for a semiconductor layer of a thin film transistor
JP2016026389A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ