[go: up one dir, main page]

TWI514585B - A manufacturing method of a functional element, a thin film transistor, and a piezoelectric ink jet head - Google Patents

A manufacturing method of a functional element, a thin film transistor, and a piezoelectric ink jet head Download PDF

Info

Publication number
TWI514585B
TWI514585B TW100116093A TW100116093A TWI514585B TW I514585 B TWI514585 B TW I514585B TW 100116093 A TW100116093 A TW 100116093A TW 100116093 A TW100116093 A TW 100116093A TW I514585 B TWI514585 B TW I514585B
Authority
TW
Taiwan
Prior art keywords
layer
functional
manufacturing
region
thin film
Prior art date
Application number
TW100116093A
Other languages
English (en)
Other versions
TW201208080A (en
Inventor
下田達也
德光永輔
宮迫毅明
金田敏彥
Original Assignee
獨立行政法人科學技術振興機構
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010107768A external-priority patent/JP5154603B2/ja
Priority claimed from JP2010107764A external-priority patent/JP5198506B2/ja
Priority claimed from JP2010118857A external-priority patent/JP5154605B2/ja
Application filed by 獨立行政法人科學技術振興機構 filed Critical 獨立行政法人科學技術振興機構
Publication of TW201208080A publication Critical patent/TW201208080A/zh
Application granted granted Critical
Publication of TWI514585B publication Critical patent/TWI514585B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1607—Production of print heads with piezoelectric elements
    • B41J2/161—Production of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/06—Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain multicolour or other optical effects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1623—Manufacturing processes bonding and adhesion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B41J2/1629—Manufacturing processes etching wet etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1637—Manufacturing processes molding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1637—Manufacturing processes molding
    • B41J2/1639—Manufacturing processes molding sacrificial molding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1643—Manufacturing processes thin film formation thin film formation by plating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/164—Manufacturing processes thin film formation
    • B41J2/1645—Manufacturing processes thin film formation thin film formation by spincoating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/06—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208—Oxides, e.g. ceramics
    • C23C18/1216—Metal oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1254—Sol or sol-gel processing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1279—Process of deposition of the inorganic material performed under reactive atmosphere, e.g. oxidising or reducing atmospheres
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1283—Control of temperature, e.g. gradual temperature increase, modulation of temperature
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125—Process of deposition of the inorganic material
    • C23C18/1295—Process of deposition of the inorganic material with after-treatment of the deposited inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D64/011—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H10P14/265—
    • H10P14/2901—
    • H10P14/3402—
    • H10P14/3461—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

機能性元件之製造方法、薄膜電晶體以及壓電式噴墨頭
本發明係關於一種機能性元件之製造方法、強介電材料層之製造方法、場效電晶體之製造方法、薄膜電晶體、場效電晶體以及壓電式噴墨頭。
圖65係用以說明習知之薄膜電晶體900之圖。
習知之薄膜電晶體900係如圖65所示般，具備有：源極950以及汲極960；通道層940，係位於源極950與汲極960之間；閘極920，用以控制通道層940之導通狀態；以及閘極絕緣層930，係形成於閘極920與通道層940之間，由強介電材料所構成者。此外，於圖65中，符號910係表示絕緣性基板。
於習知之薄膜電晶體900，構成閘極絕緣層930之材料係使用強介電材料(例如BLT(Bi4-x Lax Ti3 O12 )、PZT(Pb(Zrx Ti1-x )O3 ))。此外構成通道層940之材料係使用氧化物導電性材料(例如，銦錫氧化物(ITO))。
依據習知之薄膜電晶體900，由於構成通道層之材料係使用氧化物導電性材料所以可提高載體濃度。此外，由於構成閘極絕緣層之材料係使用強介電材料所以能以低驅動電壓來高速地進行切換。其結果，能以低驅動電壓來高速控制大的電流。
習知之薄膜電晶體能以圖66所示習知之薄膜電晶體之製造方法來製造。圖66係用以說明習知之薄膜電晶體之製造方法之圖。圖66(a)～圖66(e)為各製程圖。此外，圖66(f)係薄膜電晶體900之俯視圖。
首先，如圖66(a)所示般，在表面形成有SiO2 層之Si基板所構成之絕緣性基板910上，以電子束蒸鍍法來形成由Ti(10nm)以及Pt(40nm)之堆疊膜所構成之閘極920。
其次，如圖66(b)所示般，在閘極920上方以溶膠凝膠法來形成由BLT(Bi3.25 La0.75 Ti3 O12 )或是PZT(Pb(Zr0.4 Ti0.6 )O3 )所構成之閘極絕緣層930(200nm)。
其次，如圖66(c)所示般，於閘極絕緣層930上，藉由RF濺鍍法來形成由ITO所構成之通道層940(5nm～15nm)。
其次，如圖66(d)所示般，於通道層940上，以電子束蒸鍍法來成膜出Ti(30nm)以及Pt(30nm)，藉以形成源極950以及汲極960。
其次，以RIE法以及濕式蝕刻法(HF：HCl混合液)將元件區域從其他元件區域分離。
藉此，可製造圖66(e)以及圖66(f)所示之薄膜電晶體900。
圖67係用以說明習知薄膜電晶體900之電氣特性之圖。
此外，圖67中，符號940a係表示通道，符號940b係表示空乏層。
於習知之薄膜電晶體900，如圖67所示般，當閘極電壓為3V(VG=3V)時之通態電流為約10-4 A，開/關電流比為1×104 ，場效遷移率μFE 為10cm2 /Vs，記憶體視窗(memory window)可得到約2V之值。
習知技術文獻
專利文獻1　日本特開2006-121029號公報
但是，由於習知之薄膜電晶體900係以上述方法所製造者，故於形成閘極920、通道層940、源極950、以及汲極960之過程中，必需使用真空程序、光微影程序，原材料、製造能量之使用效率低。此外，尚有製造需要長時間之問題。
此外，此種問題不只是在製造上述薄膜電晶體之方法會遭遇到，在製造致動器、光學元件等機能性元件之所有的方法中都會遭遇到。再者，上述要求亦為存在於屬機能性元件一類型之壓電式噴墨頭、電晶體、其他利用強介電材料層電氣特性之所有用途的要求。
本發明係用以解決上述問題至少1者所得。具體而言，本發明可做出之重大貢獻乃是提供一種機能性元件之製造方法，針對上述優異之以薄膜電晶體為首之各種機能性元件，可使用相較於以往大幅減少之原材料以及製造能量，且相較於以往以簡短製程來製造。
本發明之一機能性元件之製造方法係包含以下(1)～(4)之製程。
(1)機能性固體材料先驅物層形成製程，係於基材上塗佈機能性液體材料，以形成機能性固體材料之先驅物層。
(2)乾燥製程，係於前述機能性固體材料先驅物層形成製程之後，將前述先驅物層加熱至位於80℃～250℃範圍內之第1溫度。
(3)壓紋製程，係於前述乾燥製程之後，在將前述先驅物層加熱至位於80℃～300℃範圍內之第2溫度之狀態下，對該先驅物層施行壓紋加工，以於該先驅物層形成壓紋構造。
(4)機能性固體材料層形成製程，係於前述壓紋處理製程之後，將前述先驅物層以高於前述第2溫度之第3溫度進行熱處理，以從該先驅物層形成機能性固體材料層。
此外，於本申請案中為方便說明起見，係將在前述製造方法之前，準備會因熱處理而將來成為金屬氧化物陶瓷或是金屬所構成之機能性固體材料的前述機能性液體材料之製程稱為機能性液體材料準備製程。此外，上述「先驅物層」有時也稱為「先驅物組成物層」，而於本申請案中係表記為「先驅物層」。此外，並無礙於各製程間所進行之基板移動、檢查等無關於本發明要旨之製程。
依據此機能性元件之製造方法，可於基材上塗佈機能性液體材料形成先驅物層，對該先驅物層施行壓紋加工形成壓紋構造，進而將先驅物層以既定溫度進行熱處理，來形成機能性固體材料層。其結果，上述優異之以薄膜電晶體為首之各種機能性元件，能使用相較於以往大幅減少之原材料以及製造能量，且相較於以往以簡短製程來製造。
此外，依據上述機能性元件之製造方法，可達成以下作用效果。首先，可加熱至位於80℃～250℃範圍內的第1溫度，使得先驅物層之固化反應進行某種程度來事先降低先驅物層之流動性。進而，可加熱至位於80℃～300℃範圍內之第2溫度來事先降低該先驅物層之硬度而成為獲得高塑性變形能力之先驅物層，再對該先驅物層施行壓紋加工。其結果，能以高精度形成所希望之壓紋構造，可製造具有所希望之性能的機能性元件。
另一方面，有別於使用高分子材料進行壓紋加工之通常的壓紋加工技術之情況，在進行熱處理以使用為金屬氧化物陶瓷或是金屬之機能性液體材料來進行壓紋加工之壓紋加工技術的情況下，曾有以室溫進行壓紋加工之報告例。但是，依據此報告，為了賦予既定塑性變形能力乃產生必須含有有機成分、溶媒等之必要，是以起因於含有此有機成分、溶媒等而造成燒製時之形狀惡化變得明顯。
但是，依據本發明之發明者的研究，發現只要將先驅物層加熱至位於80℃～300℃範圍內之第2溫度，則先驅物層之塑性變形能力會變高。進而，發現可去除主溶媒。是以，於本發明之一機能性元件之製造方法中，係對於藉由加熱至位於80℃～300℃範圍內之第2溫度而得到高塑性變形能力且燒製時之形狀惡化少之先驅物層施行壓紋加工。
此處，將前述第2溫度設定為「80℃～300℃」範圍內係基於以下理由。首先，當該第2溫度未達80℃之情況，由於先驅物層未能充分軟化而無法充分提高先驅物層之塑性變形能力。再者，當前述第2溫度超過300℃之情況，先驅物層之固化反應會過度進行導致先驅物層之塑性變形能力再度降低。
從上述觀點而言，在將前述先驅物層加熱至位於100℃～200℃範圍內之溫度的狀態下對先驅物層施行壓紋加工為更佳。
於本發明之一機能性元件之製造方法中，前述第2溫度亦可為一定的溫度、亦可為在既定溫度範圍內變動之溫度。此外，於本發明之一機能性元件之製造方法中，「壓紋加工」有時也被稱為「奈米壓印」(nanoimprint)。
於本發明之一機能性元件之製造方法中，前述壓紋製程，以位於1MPa～20MPa範圍內之壓力施行壓紋加工為佳。
依據上述機能性元件之製造方法，如上述般，係對於獲得了高塑性變形能力之先驅物層施行壓紋加工。其結果，即使施行壓紋加工之際所施加之壓力低達1MPa～20MPa，先驅物層可跟隨模具表面形狀來變形，能以高精度形成所希望之壓紋構造。此外，若施行壓紋加工之際所施加之壓力低至1MPa～20MPa，則於施行壓紋加工之際不易損傷模具。
此處，上述壓力設定為「1MPa～20MPa」範圍內係基於以下理由。首先，若壓力未達1MPa之情況，有時壓力會變得過低而不復對先驅物組成物進行壓紋。進而，由於只要上述壓力在20MPa即可充分對先驅物組成物進行壓紋，故無須施加更高的壓力。
以上述觀點而言，於前述壓紋製程中，以位於2MPa～10MPa範圍內之壓力施行壓紋加工為更佳。
於本發明之一機能性元件之製造方法中，在前述壓紋製程，使用加熱至位於80℃～300℃範圍內之第4溫度之模具來施行壓紋加工為佳。
依據此種方法，即便於施行壓紋加工之關鍵時刻中，由於先驅物層之塑性變形能力並不會降低，故能以更高精度來形成所希望之壓紋構造。
此處，前述第4溫度設定為「80℃～300℃」範圍內係基於以下理由。首先，當該第4溫度未達80℃之情況，起因於先驅物層溫度降低，先驅物層之塑性變形能力會降低。再者，當上述第4溫度超過300℃之情況，起因於先驅物層之固化反應過度進行，先驅物層之塑性變形能力會降低。
以上述觀點而言，前述第4溫度中，使用加熱至位於100℃～200℃範圍內之溫度的模具來施行壓紋加工為更佳。
於本發明之一機能性元件之製造方法中，前述壓紋製程，以至少對前述先驅物層表面施行離型處理或是對其模具之壓紋面施行離型處理之後，再對該先驅物層施行壓紋加工為佳。
藉由此種方法，由於可降低先驅物層與模具之間的摩擦力，而可對先驅物層以更高精度施行壓紋加工。
本發明之一機能性元件之製造方法中，前述機能性液體材料以含有選自由含有金屬烷氧化合物之溶液、含有金屬有機酸鹽之溶液、含有金屬無機酸鹽之溶液、含有金屬鹵化物之溶液、含有無機化合物(含有金屬與氮與氫)之溶液、含有金屬氫化物之溶液、含有金屬奈米粒子之溶液、以及陶瓷微粒子所構成群中至少1種類之溶液為佳。
藉由採用此種方法，可對具有既定塑性變形能力之先驅物層施行壓紋加工，能以更高精度來形成壓紋構造。
本發明之一機能性元件之製造方法中，前述機能性液體材料以選自由含有金屬烷氧化合物之溶液、含有金屬有機酸鹽之溶液、以及含有金屬無機酸鹽之溶液所構成群中至少1種類為佳。此外，前述機能性固體材料層形成製程中，從壓紋製程後之先驅物層形成前述機能性固體材料層之際的體積收縮率以30%～90%範圍內為佳。
如前述般，於機能性固體材料層形成製程中，藉由以成為既定體積收縮率的方式從壓紋製程後之先驅物層形成機能性固體材料層，能以更高精度形成所希望之壓紋構造。
此處，前述體積收縮率設定為「30%～90%」範圍內係基於以下理由。首先，若體積收縮率未達30%，則先驅物層之固化反應會過度進行，有時要充份提高先驅物層之塑性變形能力會變得困難。再者，若前述體積收縮率超過90%之情況，則體積收縮率過高，有時於先驅物層收縮之過程中壓紋構造變得容易崩潰。
以上述觀點而言，機能性固體材料層形成製程中，於壓紋製程後從先驅物層形成機能性固體材料層之際的體積收縮率以位於40%～70%範圍內為更佳，以位於50%～60%範圍內為特佳。
此外，所謂的體積收縮率係「壓紋製程後之收縮前體積減去機能性固體材料層形成製程中之收縮後體積之值」除以「壓紋製程後之收縮前體積」所得之值。亦即，體積收縮率愈大則愈為收縮。
於本發明之一機能性元件之製造方法中，較佳為前述機能性液體材料係含有選自由前述含有金屬鹵化物之溶液、前述含有無機化合物(含有金屬與氮與氫)之溶液、前述含有金屬氫化物之溶液、前述含有金屬奈米粒子之溶液、以及前述陶瓷微粒子所構成群中至少1種類之溶液，且前述機能性固體材料層形成製程中，於前述壓紋製程後從先驅物層形成前述機能性固體材料層之際的體積收縮率位於1%～30%範圍內。
此處，前述體積收縮率設定於「1%～30%」範圍內係基於以下理由。首先，若該體積收縮率未達1%，則先驅物層之固化反應會過度進行而有要充分提高先驅物層之塑性變形能力會變得困難之情況。再者，因此等機能性液體材料之情況，體積收縮率會自然地落於不超過30%之範圍內。
本發明之一機能性元件之製造方法中，較佳為於前述機能性固體材料層形成製程中，以含氧環境氣氛進行熱處理，來形成由金屬氧化物陶瓷所構成之機能性固體材料層。
藉由採用此種方法，如後述般，機能性固體材料層可成為「薄膜電晶體中之閘極層、閘極絕緣層、源極層、汲極層、通道層或是配線層」、「致動器中之壓電體層或是電極層」、「光學元件中之晶格層」等，而可製造各種機能性元件。
此種情況，可作為機能性固體材料使用之金屬氧化物陶瓷可舉例出各種順介電體(Paraelectrics)材料(例如BZN(Bi1.5 Zn1.0 Nb1.5 O7 或是BST(Bax Sr1-x )Ti3 O12 )、SiO2 、SrTiO3 、LaAlO3 、HfO2 )、各種強介電材料(例如PZT(Pb(Zrx Ti1-x )O3 )、BLT(Bi4-x Lax Ti3 O12 )、摻雜Nb之PZT，摻雜La之PZT，鈦酸鋇(BaTiO3 )、鈦酸鉛(PbTiO3 )、BTO(Bi4 Ti3 O12 )、SBT(SrBi2 Ta2 O9 )、BZN(Bi1.5 Zn1.0 Nb1.5 O7 )、鉍鐵氧體(BiFeO3 ))、各種半導體材料、或是各種導電體材料(例如銦錫氧化物(ITO)、氧化銦(In2 O3 )、摻雜銻之氧化錫(Sb-SnO2 )、氧化鋅(ZnO)、摻雜鋁之氧化鋅(Al-ZnO)、摻雜鎵之氧化鋅(Ga-ZnO)、氧化釕(RuO2 )、氧化銥(IrO2 )、氧化錫(SnO2 )、一氧化錫(SnO)、摻雜鈮之二氧化鈦(Nb-TiO2 )等氧化物導電體材料、銦鎵鋅複合氧化物(IGZO)、摻雜鎵之氧化銦(In-Ga-O(IGO))、摻雜銦之氧化鋅(In-Zn-O(IZO))等不定形(amorphous)導電性氧化物材料、鈦酸鍶(SrTiO3 )、摻雜鈮之鈦酸鍶(Nb-SrTiO3 )、鍶鋇複合氧化物(SrBaO2 )、鍶鈣複合氧化物(SrCaO2 )、釕酸鍶(SrRuO3 )、氧化鎳鑭(LaNiO3 )、氧化鈦鑭(LaTiO3 )、氧化銅鑭(LaCuO3 )、氧化鎳釹(NdNiO3 )、氧化鎳釔(YNiO3 )、氧化鑭鈣錳複合氧化物(LCMO)、鉛酸鋇(BaPbO3 )、LSCO(Lax Sr1-x CuO3 )、LSMO(La1-x Srx MnO3 )、YBCO(YBa2 Cu3 O7-x )、LNTO(La(Ni1 -x Tix )O3 )、LSTO((La1 -x Srx )TiO3 )、STRO(Sr(Ti1-x Rux )O3 )及其他波洛斯凱特型(perovskite-type)導電性氧化物或是焦綠石型(pyrochlore-type)導電性氧化物)、其他材料(例如High-k材料(HfO2 、Ta2 O5 、ZrO2 、HfSix Oy 、ZrSix Oy 、LaAlO3 、La2 O3 、(Ba1-x Srx )TiO3 、Al2 O3 、(Bi2-x Znx )(Zny Nb2-y )O7 、Y2 O3 、GeO2 、Gd2 O3 等)、何士勒(Heusler)系合金(Co、Co-Pt、Co-Fe、Mn-Pt、Ni-Fe、CoFeB等合金、Co-Cr-Fe-Al、Co2 MnAl等)、MRAM用障壁材料((La1-x Srx )MnO3 等氧化物系半金屬等MRAM用電極材料、AlAs、MgO、Al2 O3 等)、多鐵性材料(波洛斯凱特型BiMnO3 、BiFeO3 、YbMnO3 等石榴石型R3 Fe2 O12 (R=Dy、Ho、Er、Tm、Tb、Lu)、Y3 Al5 O12 、Gd3 Ga5 O12 、SGGG(Gd2.7 Ca0.3 )(Ga4.0 Mg0.32 Zr0.65 Ca0.03 )O12 等)、PRAM材料(Gex Te1-x 、Ge2 Sb2 Te5 等硫族(chalcogenide)系、Sb-X合金(X=Ge、Ga、In、Se、Te)等)、光觸媒用金紅石型二氧化鈦(TiO2 ))。
於本發明之一機能性元件之製造方法中，較佳為於前述機能性固體材料層形成製程中，以還原環境氣氛進行熱處理來形成金屬所構成之機能性固體材料層。
藉由採用此種方法，如後述般，由於機能性固體材料層可作為「薄膜電晶體之閘極層或是配線層」、「致動器之電極層」、「光學元件之金屬晶格層」等，而可製造各種機能性元件。
此種情況下，可作為機能性固體材料使用之金屬可舉出例如Au、Pt、Ag、Cu、Ti、Ge、In、Sn等。
本發明之一機能性元件之製造方法中，較佳為於前述壓紋製程中，藉由前述機能性固體材料層形成製程之熱處理來形成於層厚最薄區域發生龜裂之壓紋構造。
藉由採用此種方法，於前述機能性固體材料層形成製程中，於先驅物層之層厚最薄區域發生龜裂，先驅物層可因為該龜裂的存在而自然地朝面內方向收縮。其結果，能以高精度形成所希望之壓紋構造。
本發明之一機能性元件之製造方法中，較佳為於前述壓紋製程與前述機能性固體材料層形成製程之間，進一步包含下述製程：於施行過壓紋加工之前述先驅物層當中層厚最薄之區域，以其先驅物層被完全去除之條件來全面蝕刻該先驅物層。
藉由採用此種方法，於機能性固體材料層形成製程中，先驅物層被分割為複數區域之結果，先驅物層可自然地朝面內方向收縮。其結果，能以高精度形成所希望之壓紋構造。
本發明之一機能性元件之製造方法中，較佳為前述機能性固體材料層係由具有結晶構造之機能性固體材料所構成，前述基材或是基材表面之結晶構造與前述機能性固體材料層之結晶構造為同一或是類似之結晶構造。
藉由採用此種方法，由於基材或是基材表面與機能性固體材料層之親和性增加，所以先驅物層不易朝面內方向收縮。
本發明之一機能性元件之製造方法中，較佳為前述機能性固體材料先驅物層形成製程中，作為前述基材係使用表面具有對前述先驅物層之親和性互異之兩個區域之基材。此外，較佳為於前述壓紋製程中，以在前述兩個區域當中對該先驅物層之親和性相對較高之第1區域的層厚比前述兩個區域當中對該先驅物層之親和性相對較低之第2區域之層厚來得厚的方式於該先驅物層形成壓紋構造。
依據此種方法，由於基材或是基材表面與機能性固體材料層之親和性增加，是以先驅物層不易向面內方向收縮。此外，藉由採用此種方法，可容易獲取基材表面之圖案與機能性固體材料層之圖案的整合性。
本發明之一機能性元件之製造方法中，前述基材可使用絕緣性基板(例如石英玻璃基板、SiO2 /Si基板、氧化鋁(Al2 O3 )基板、STO(SrTiO3 )基板、於Si基板表面經由SiO2 層以及Ti層而形成有STO(SrTiO3 )層之絕緣性基板等)、半導體基板(例如Si基板、SiC基板、Ge基板等)、導電性基板(例如Pt基板、Au基板、Al基板、Ti基板、不鏽鋼基板、SRO(SrRuO3 )基板等)，此外尚可使用各種基材。
本發明之一機能性元件之製造方法中，較佳為前述機能性元件係薄膜電晶體，前述機能性固體材料層係選自前述薄膜電晶體之閘極層、閘極絕緣層、源極層、汲極層、通道層、以及配線層所構成群中至少1者之層。
藉由採用此種方法，針對薄膜電晶體之至少1層，可使用大幅減少之原材料以及製造能量且相較於以往以簡短製程來製造。
此外，當前述機能性固體材料層為閘極層或是配線層之情況，在機能性固體材料方面可使用上述金屬氧化物陶瓷當中之各種導電體材料或是上述各種金屬。
此外，當前述機能性固體材料層為閘極絕緣層之情況，在機能性固體材料方面可使用上述金屬氧化物陶瓷當中之各種順介電材料或是各種強介電材料。
此外，當前述機能性固體材料層為源極層、汲極層或是通道層之情況，在機能性固體材料方面可使用上述金屬氧化物陶瓷當中之各種半導體材料或是各種導電體材料。
本發明之一機能性元件之製造方法中，較佳為前述機能性元件係具備壓電體層之致動器，前述機能性固體材料層係前述壓電體層。
藉由採用此種方法，至少關於壓電體層，可使用大幅減少之原材料以及製造能量且相較於以往以簡短製程來製造。
此種情況，在機能性固體材料方面可使用上述金屬氧化物陶瓷當中之各種強介電材料。
本發明之一機能性元件之製造方法中，較佳為前述機能性元件係基材上具備複數晶格層之光學元件，前述機能性固體材料層係前述晶格層。
藉由採用此種方法，則針對晶格層，可使用大幅減少之原材料以及製造能量且相較於以往以簡短製程來製造。
此外，當晶格層係由絕緣體所構成之情況，前述機能性固體材料可使用上述金屬氧化物陶瓷當中之各種絕緣體材料。此外，當前述晶格層係由金屬所構成之情況，在機能性固體材料方面可使用上述各種金屬。
本發明之一薄膜電晶體係具備有：氧化物導電體層，係包含源極區域、汲極區域以及通道區域；閘極，係控制該通道區域之導通狀態；以及閘極絕緣層，係形成於該閘極與該通道區域之間，由強介電材料或是順介電材料所構成。此外，該通道區域之層厚比該源極區域之層厚以及該汲極區域之層厚為薄。再者，此薄膜電晶體中，前述通道區域之層厚比前述源極區域之層厚以及前述汲極區域之層厚為薄之前述氧化物導電體層係使用本發明之一機能性元件之製造方法所形成者。
依據上述薄膜電晶體，由於構成通道區域之材料係使用氧化物導電性材料故可提高載體濃度。此外，由於構成閘極絕緣層之材料係使用強介電材料或是順介電材料，故能以低驅動電壓來高速進行切換。其結果，與習知之薄膜電晶體的情況同樣，能以低驅動電壓來高速控制大電流。
此外，依據上述薄膜電晶體，僅需使用本發明之一機能性元件之製造方法來形成通道區域之層厚比源極區域之層厚以及汲極區域之層厚為薄之氧化物導電體層即可製造薄膜電晶體。其結果，可不需如習知之薄膜電晶體之情況般以不同材料來形成通道區域、源極區域以及汲極區域。如此一來，能使用相較於以往大幅減少之原材料以及製造能量，且相較於以往以簡短製程來製造上述優異之薄膜電晶體。
此外，依據本發明之一薄膜電晶體，所具備之氧化物導電體層係對於以位於80℃～300℃範圍內之第2溫度進行熱處理而得到高塑性變形能力之先驅物層施行壓紋加工所形成之具有高精度形成之壓紋構造者。其結果，成為具有所希望之性能的薄膜電晶體。
本發明之一薄膜電晶體，較佳為前述氧化物導電體層、前述閘極、以及前述閘極絕緣層皆為使用前述機能性液體材料所形成者。
藉由此種構成，由後述實施形態可知，可使用壓紋加工技術來製造薄膜電晶體。其結果，能使用相較於以往大幅減少之原材料以及製造能量且相較於以往以簡短製程來製造上述優異之薄膜電晶體。
本發明之一薄膜電晶體，較佳為前述氧化物導電體層、前述閘極、以及前述閘極絕緣層皆未使用真空程序(包含減壓下之程序)而形成者。
藉由採用此種構成，可在不使用真空程序的前提下製造薄膜電晶體。其結果，可使用相較於以往大幅減少之製造能量且相較於以往以簡短製程來製造上述優異之薄膜電晶體。
本發明之一薄膜電晶體，較佳為前述氧化物導電體層、前述閘極、以及前述閘極絕緣層皆由氧化物材料所構成。
藉由採用此種構成，氧化物導電體層、閘極、以及閘極絕緣層皆可使用液體材料(換言之皆以液體材料為起始材料)而使用壓紋加工技術來形成。此外，可成為可靠性高之薄膜電晶體。
本發明之一薄膜電晶體，較佳為前述閘極以及前述閘極絕緣層皆具有波洛斯凱特構造。
藉由採用此種構成，使得閘極以及閘極絕緣層成為同一結晶構造，可製造晶格缺陷少、高品質之薄膜電晶體。
本發明之一薄膜電晶體，較佳為前述通道區域之載體濃度以及層厚係設定為當前述薄膜電晶體成為斷態時，前述通道區域全體呈現空乏化之值。
藉由採用此種構成，即便提高氧化物導電體層之載體濃度，薄膜電晶體於斷態時所流通之電流量仍可充分降低，所以可一邊維持必要之開/關電流比，一邊以低驅動電壓來控制大電流。
於此情況下，當薄膜電晶體為加強型電晶體之情況，對閘極施加0V之控制電壓之時薄膜電晶體會成為斷態。從而，只要設定為此時通道區域全體呈現空乏化之值即可。另一方面，當薄膜電晶體為低壓型電晶體之情況，對閘極施加負的控制電壓時薄膜電晶體會成為斷態。從而，只要設定為此時通道區域全體呈現空乏化之值即可。
本發明之一薄膜電晶體，較佳為前述通道區域之載體濃度位於1×1015 cm-3 ～1×1021 cm-3 範圍內，前述通道區域之層厚位於5nm～100nm範圍內。
藉由採用此種構成，可一邊維持必要之開/關電流比，一邊以低驅動電壓來控制大電流。
此外，本發明之一薄膜電晶體，較佳為前述源極區域以及前述汲極區域之層厚係位於50nm～1000nm範圍內。
本發明之一壓電式噴墨頭，具備有：空腔構件；振動板，係裝設於前述空腔構件之一側，形成有壓電體層；噴嘴平板，係裝設於該空腔構件之另一側，形成有噴嘴孔；以及墨水室，係由該空腔構件、該振動板以及該噴嘴平板所區劃而成者。再者，前述壓電體層以及/或是前述空腔構件係以使用本發明之一機能性元件之製造方法所形成者為特徴。
依據本發明之一壓電式噴墨頭，由於壓電體層以及/或是空腔構件係使用本發明之一機能性元件之製造方法所形成者，故壓電式噴墨頭能使用相較於以往大幅減少之原材料以及製造能量且相較於以往以簡短製程來製造。
此外，依據本發明之一壓電式噴墨頭，由於所具備之壓電體層以及/或是空腔構件具有以高精度形成之壓紋構造，且該壓紋構造為以位於80℃～300℃範圍內之第2溫度進行熱處理而獲得了高塑性變形能力之先驅物層施行壓紋加工所形成，故成為具有所希望性能之壓電式噴墨頭。
本發明之一壓電式噴墨頭，較佳為前述空腔構件、前述振動板以及前述壓電體層皆為使用前述機能性液體材料所形成者。
藉由採用此種構成，由於可使用壓紋加工技術來製造壓電式噴墨頭，是以上述優異之壓電式噴墨頭能使用相較於以往大幅減少之原材料以及製造能量來製造。
本發明之一壓電式噴墨頭，較佳為前述空腔構件、前述振動板以及前述壓電體層皆未使用真空程序(包含減壓下之程序)而形成者。
藉由採用此種構成，可在不使用真空程序之前提下製造壓電式噴墨頭，是以上述優異之壓電式噴墨頭能使用相較於以往大幅減少之製造能量且相較於以往以簡短製程來製造。
以下針對上述本發明之一機能性元件、或是其要素技術一類型之本發明之一樣態之強介電材料層之製造方法、薄膜電晶體、以及壓電式噴墨頭作說明。
本發明之一樣態對於提供一種可更為提升強介電材料層電氣特性(例如高殘存極化特性、低漏電流特性等)之強介電材料層之製造方法可做出重大貢獻。此外，本發明之一樣態，對於提供一種具備有使用該等強介電材料層之製造方法所形成之閘極絕緣層的高性能薄膜電晶體可做出重大貢獻。此外，本發明之一樣態，對於提供一種具備有使用該等強介電材料層之製造方法所形成之壓電體層的高性能壓電式噴墨頭可做出重大貢獻。
具體而言，本發明之一樣態之強介電材料層之製造方法係包含以下(1)～(4)之製程。
(1)強介電材料先驅物層形成製程，係於基材上塗佈溶膠凝膠溶液以形成強介電材料之先驅物層。
(2)乾燥製程，係於前述強介電材料先驅物層形成製程之後，將前述先驅物層以位於120℃～250℃範圍內之第1溫度(但為強介電材料層之製造用)進行加熱。
(3)壓紋製程，係於前述乾燥製程之後，在前述先驅物層被加熱至高於前述第1溫度(但為強介電材料層之製造用)且位於150℃～300℃範圍內之第2溫度(但為強介電材料層之製造用)之狀態下，對該先驅物層施行壓紋加工，以於該先驅物層形成壓紋構造。
(4)強介電材料層形成製程，係於前述壓紋處理製程之後，將前述先驅物層以高於前述第2溫度(但為強介電材料層之製造用)之第3溫度(但為強介電材料層之製造用)來進行熱處理，以從該先驅物層形成強介電材料層。
此外，為便於說明起見，於本申請案中，係將在前述之製造方法之前以熱處理來準備將來會成為強介電材料之前述溶膠凝膠溶液之製程稱為溶膠凝膠溶液準備製程。此外，如已述及般，並不會妨礙於各製程間之基板之移動、檢查等無關於本發明要旨之製程的進行。
依據本發明之一樣態之強介電材料層之製造方法，係將先驅物層以位於120℃～250℃範圍內之第1溫度(但為強介電材料層之製造用)來乾燥，並在先驅物層被加熱至高於該第1溫度(但為強介電材料層之製造用)且位於150℃～300℃範圍內之第2溫度(但為強介電材料層之製造用)的狀態下對前述先驅物層施行壓紋加工。其結果，從後述實施例3可知，可使得強介電材料層之殘存極化更為提高。
此處，將第1溫度(但為強介電材料層之製造用)設定為「120℃～250℃範圍內」係基於以下理由。首先，若該第1溫度(但為強介電材料層之製造用)未達120℃之情況，由於無法使得先驅物層充分乾燥，所以在壓紋製程對先驅物層均勻地施行壓紋加工會變得困難。另一方面，當該第1溫度(但為強介電材料層之製造用)超過250℃之情況，由於先驅物層之固化反應過度進行，所以於壓紋製程中將不復使得先驅物層充分軟化(先驅物層之塑性變形能力無法充分提高)。其結果，要得到充分之壓紋加工效果會變得困難。以上述觀點而言，第1溫度(但為強介電材料層之製造用)設定於120℃～250℃範圍內為更佳。
此外，第2溫度(但為強介電材料層之製造用)設定為「高於第1溫度(但為強介電材料層之製造用)且在150℃～300℃範圍內」係基於以下理由。首先，當第2溫度(但為強介電材料層之製造用)低於第1溫度(但為強介電材料層之製造用)之情況，將無法充分軟化先驅物層(無法充分提高先驅物層之塑性變形能力)。其結果，獲得充分之壓紋加工效果會變得困難。再者，當第2溫度(但為強介電材料層之製造用)未達150℃之情況，也由於無法充分軟化先驅物層(無法充份提高先驅物層之塑性變形能力)，故獲得充分之壓紋加工效果會變得困難。另一方面，當第2溫度(但為強介電材料層之製造用)超過300℃之情況，由於先驅物層之固化反應過度進行造成先驅物層變得過硬，是以先驅物層之塑性變形能力再次降低。以上述觀點而言，將第2溫度(但為強介電材料層之製造用)設定為200℃～300℃範圍內為更佳。
本發明之一樣態之強介電材料層之製造方法中，第1溫度(但為強介電材料層之製造用)以及第2溫度(但為強介電材料層之製造用)可為一定的溫度，亦可為在既定溫度範圍內變動之溫度。本發明之一樣態之強介電材料層之製造方法中，「壓紋加工」包含使用凹凸模具對強介電材料層之一部份施行壓紋加工之情況以及使用平坦模具對強介電材料層之全面施行壓紋加工之情況這兩者。此外，本發明之一樣態之強介電材料層之製造方法中，亦可使用壓紋加工裝置(相對於平板狀基材使得模具朝垂直方向進行壓紋)來對強介電材料層施行壓紋加工。再者，本發明之一樣態之強介電材料層之製造方法中，亦可使用壓紋加工裝置(於輥表面裝設模具，一邊使得該輥旋轉、一邊對平板狀基材進行壓紋)來對強介電材料層施行壓紋加工。再者，本發明之一樣態之強介電材料層之製造方法中，亦可使用壓紋加工裝置(於輥表面裝設基材，一邊相對於平面上之模具使得該輥旋轉、一邊對基材進行壓紋)來對強介電材料層施行壓紋加工。此外，當輥表面裝設模具之情況，亦可取代於輥表面裝設模具，而改為輥表面本身形成模具。
於本發明之一樣態之強介電材料層之製造方法中，較佳之強介電材料可舉出例如PZT(Pb(Zrx Ti1-x )O3 )、BLT(Bi4-x Lax Ti3 O12 )、摻雜Nb之PZT、摻雜La之PZT、鈦酸鋇(BaTiO3 )、鈦酸鉛(PbTiO3 )、BTO(Bi4 Ti3 O12 )、SBT(SrBi2 Ta2 O9 )、BZN(Bi1.5 Zn1.0 Nb1.5 O7 )、鉍鐵氧體(BiFeO3 )。
本發明之一樣態之強介電材料層之製造方法，更佳為於前述壓紋製程中，使用被加熱至高於第1溫度(但為強介電材料層之製造用)且位於150℃～300℃範圍內之第4溫度(但為強介電材料層之製造用)之模具來施行壓紋加工。
此處，將前述第4溫度(但為強介電材料層之製造用)設定為「高於第1溫度(但為強介電材料層之製造用)且位於150℃～300℃範圍內」係基於以下理由。首先，當該第4溫度(但為強介電材料層之製造用)低於該第1溫度(但為強介電材料層之製造用)之情況，雖隨模具之熱容量而不同，惟於先驅物層與模具之接觸面，先驅物層之溫度容易變低。再者，當該第4溫度(但為強介電材料層之製造用)未達150℃之情況，於先驅物層與模具之接觸面，先驅物層之溫度容易變低。另一方面，當該第4溫度(但為強介電材料層之製造用)超過300℃之情況，於先驅物層與模具之接觸面，先驅物層之固化反應會過度進行造成先驅物層變得過硬，於是先驅物層之塑性變形能力會再次降低。以上述觀點而言，將第4溫度(但為強介電材料層之製造用)設定為「高於第1溫度(但為強介電材料層之製造用)且位於200℃～300℃範圍內」為更佳。
本發明之一樣態之強介電材料層之製造方法中，較佳為前述第1溫度(但為強介電材料層之製造用)位於120℃～200℃範圍內，前述第2溫度(但為強介電材料層之製造用)高於該第1溫度(但為強介電材料層之製造用)且位於175℃～300℃範圍內。
依據本發明之一樣態之強介電材料層之製造方法，第1溫度(但為強介電材料層之製造用)位於120℃～200℃範圍內，第2溫度(但為強介電材料層之製造用)高於該第1溫度(但為強介電材料層之製造用)且位於175℃～300℃範圍內。其結果，從後述實施例4可知，可進一步降低強介電材料層之漏電流。此外，從該實施例4可知，更佳為將第1溫度(但為強介電材料層之製造用)設定於150℃～175℃範圍內，且將第2溫度(但為強介電材料層之製造用)設定於200℃～300℃範圍內。
本發明之一樣態之強介電材料層之製造方法，更佳為前述壓紋製程中，使用被加熱至高於第1溫度(但為強介電材料層之製造用)且位於175℃～300℃範圍內之第4溫度(但為強介電材料層之製造用)的模具來施行壓紋加工。
此處，將前述第4溫度(但為強介電材料層之製造用)設定為「高於第1溫度(但為強介電材料層之製造用)且位於175℃～300℃範圍內」係基於以下理由。首先，當該第4溫度(但為強介電材料層之製造用)低於該第1溫度(但為強介電材料層之製造用)之情況，雖隨模具之熱容量而不同，惟於先驅物層與模具之接觸面，先驅物層之溫度容易變低。再者，當該第4溫度(但為強介電材料層之製造用)未達175℃之情況，終究於先驅物層與模具之接觸面，先驅物層之溫度(但為強介電材料層之製造用)容易變低。另一方面，當該第4溫度(但為強介電材料層之製造用)超過300℃之情況，由於先驅物層與模具之接觸面，先驅物層之固化反應過度進行、先驅物層變得過硬，所以先驅物層之塑性變形能力再次降低。以上述觀點而言，將第4溫度(但為強介電材料層之製造用)設定為「高於第1溫度(但為強介電材料層之製造用)且位於200℃～300℃範圍內」為更佳。
本發明之前述一樣態之強介電材料層之製造方法，較佳為於前述壓紋製程中，以位於1MPa～20MPa範圍內之壓力施行壓紋加工。
依據本發明之前述一樣態之強介電材料層之製造方法，如上述般，係對於先驅物層處於充分軟化之狀態(先驅物層之塑性變形能力已充分提高之狀態)之先驅物層施行壓紋加工。其結果，即便施行壓紋加工際所施加之壓力低至1MPa～20MPa，仍可得到所希望之電氣特性改善效果(提高殘存極化之效果以及/或是降低漏電流之效果)。
此處，將上述壓力設定為「1MPa～20MPa」範圍內係基於以下理由。首先，當上述壓力未達1MPa之情況，有時會因為壓力過低而無法對先驅物組成物進行充分之壓紋而無法得到所希望之電氣特性改善效果。另一方面，只要上述壓力達20MPa即可充分地對先驅物組成物進行壓紋，是以無須施加更高的壓力。
以上述觀點而言，前述壓紋製程中，更佳為以位於2MPa～10MPa範圍內之壓力來施行壓紋加工。
本發明之其他的薄膜電晶體，具備有：源極以及汲極；通道層，係位於該源極與該汲極之間；閘極，用以控制該通道層之導通狀態；由強介電材料所構成之閘極絕緣層，係形成於該閘極與該通道區域之間。再者，此薄膜電晶體之前述閘極絕緣層之特徵為：使用本發明之前述一樣態之強介電材料層之製造方法所形成者。
依據本發明之其他薄膜電晶體，由於具備以本發明之前述一樣態之強介電材料層之製造方法所形成之具有優異電氣特性(例如高殘存極化特性、低漏電流特性等)之閘極絕緣層，故成為較習知之薄膜電晶體來得優異之薄膜電晶體。
本發明之其他薄膜電晶體，具備有：氧化物導電體層，係包含源極區域與汲極區域與通道區域；閘極，係控制該通道區域之導通狀態；以及閘極絕緣層，係由形成於該閘極與該通道區域之間之強介電材料所構成；該通道區域之層厚比該源極區域之層厚以及該汲極區域之層厚為薄。再者，該閘極絕緣層以使用本發明之前述一樣態之強介電材料層之製造方法所形成者為特徴。
依據本發明之其他薄膜電晶體，由於具備以本發明之前述一樣態之強介電材料層之製造方法所形成之具有優異電氣特性(例如高殘存極化特性、低漏電流特性等)之閘極絕緣層，故相較於習知之薄膜電晶體成為優異之薄膜電晶體。
此外，依據本發明之其他薄膜電晶體，由於構成通道區域之材料係使用氧化物導電性材料，故可提高載體濃度，此外，由於構成閘極絕緣層之材料係使用強介電材料，故能以低驅動電壓來高速進行切換。其結果，能與習知之薄膜電晶體之情況同樣地以低驅動電壓來高速控制大電流。
本發明之其他薄膜電晶體，較佳為前述通道區域之層厚比前述源極區域之層厚以及前述汲極區域之層厚為薄之前述氧化物導電體層係以壓紋加工技術所形成者。
藉由採用此種構成，僅形成通道區域之層厚比源極區域之層厚以及汲極區域之層厚為薄之氧化物導電體層即可製造薄膜電晶體。其結果，無須如習知之薄膜電晶體之情況般針對通道區域與源極區域與汲極區域以互異材料來形成，故上述優異之薄膜電晶體能使用相較於以往大幅減少之原材料以及製造能量且相較於以往以簡短製程來製造。
本發明之其他薄膜電晶體，較佳為前述氧化物導電體層、前述閘極以及前述閘極絕緣層皆以液體材料來形成。
藉由採用此種構成，從後述實施形態可知，可使用壓紋加工技術來製造薄膜電晶體。其結果，上述優異之薄膜電晶體能使用相較於以往大幅減少之原材料以及製造能量且相較於以往以簡短製程來製造。
本發明之其他薄膜電晶體，較佳為前述氧化物導電體層、前述閘極以及前述閘極絕緣層皆在不使用真空程序的前提下來形成。
藉由採用此種構成，可無須使用真空程序即可製造薄膜電晶體。其結果，上述優異之薄膜電晶體能使用相較於以往大幅減少之製造能量且相較於以往以簡短製程來製造。
本發明之其他薄膜電晶體，較佳為前述氧化物導電體層、前述閘極以及前述閘極絕緣層皆由氧化物材料所構成為佳。
藉由採用此種構成，氧化物導電體層、閘極以及閘極絕緣層皆可使用液體材料(換言之皆以液體材料為起始材料)而以壓紋加工技術來形成。此外，可成為可靠性高之薄膜電晶體。
本發明之其他薄膜電晶體，較佳為前述氧化物導電體層、前述閘極以及前述閘極絕緣層皆具有波洛斯凱特構造。
藉由採用此種構成，使得閘極以及閘極絕緣層成為同一結晶構造，可製造晶格缺陷少、高品質之薄膜電晶體。
本發明之其他薄膜電晶體，較佳為前述通道區域之載體濃度以及層厚係設定為當前述薄膜電晶體成為斷態時，前述通道區域全體呈現空乏化之值。
藉由採用此種構成，即便提高氧化物導電體層之載體濃度，當薄膜電晶體成為斷態時仍可充分降低流通之電流量，可一邊維持必要之開/關電流比、一邊以低驅動電壓來控制大電流。
於此情況下，例如，當薄膜電晶體為加強型電晶體之情況，由於在對閘極施加0V之控制電壓時薄膜電晶體呈現斷態，故只要設定為此時通道區域全體呈現空乏化之值即可。此外，例如當薄膜電晶體為低壓(depression)型電晶體之情況，由於對閘極施加負的控制電壓時薄膜電晶體呈現斷態，故只要設定為此時通道區域全體呈現空乏化之值即可。
本發明之其他薄膜電晶體，較佳為前述通道區域之載體濃度位於1×1015 cm-3 ～1×1021 cm-3 範圍內，前述通道區域之層厚位於5nm～100nm範圍內。
藉由採用此種構成，可一邊維持必要之開/關電流比、一邊以低驅動電壓來控制大電流。
此外，本發明之其他薄膜電晶體，較佳為前述源極區域以及前述汲極區域之層厚位於50nm～1000nm範圍內。
本發明之其他一壓電式噴墨頭，具備有：空腔構件；振動板，係裝設於該空腔構件之一側，形成有壓電體層；噴嘴平板，係裝設於該空腔構件之另一側，形成有噴嘴孔；以及，墨水室，係由該空腔構件、該振動板以及該噴嘴平板所區劃而成者。再者，該壓電體層係以使用本發明之前述一樣態之強介電材料層之製造方法所形成者為特徴。
依據本發明之其他一壓電式噴墨頭，由於具備有以本發明之前述一樣態之強介電材料層之製造方法所形成之具有優異電氣特性(例如高殘存極化特性、低漏電流特性等)之壓電體層，故相較於習知之壓電式噴墨頭成為優異之壓電式噴墨頭。
本發明之其他一壓電式噴墨頭，較佳為前述空腔構件以及前述壓電體層皆乃使用液體材料所形成者。
藉由採用此種構成，可使用壓紋加工技術來製造壓電式噴墨頭。其結果，上述優異之壓電式噴墨頭能使用相較於以往大幅減少之原材料以及製造能量來製造。
本發明之其他一壓電式噴墨頭，較佳為前述空腔構件以及前述壓電體層皆未使用真空程序而形成。
藉由採用此種構成，可在不使用真空程序的前提下製造壓電式噴墨頭。其結果，上述優異之壓電式噴墨頭能使用相較於以往大幅減少之製造能量且相較於以往以簡短製程來製造。
再者，以下針對上述本發明之一機能性元件或是其要素技術之一類型亦即本發明之一樣態之場效電晶體以及其製造方法來說明。
本發明之一樣態之場效電晶體具備有：氧化物導電體層，係包含源極區域與汲極區域與通道區域；閘極，係控制該通道區域之導通狀態；以及閘極絕緣層，係由形成於該閘極與該通道區域之間之強介電材料或是順介電材料所構成。再者，此場效電晶體，前述通道區域之層厚比前述源極區域之層厚以及前述汲極區域之層厚為薄，且該通道區域之層厚比該源極區域之層厚以及該汲極區域之層厚為薄之前述氧化物導電體層係使用壓紋加工技術所形成者。
依據上述場效電晶體，由於構成通道區域之材料係使用氧化物導電性材料故可提高載體濃度。此外，由於構成閘極絕緣層之材料係使用強介電材料或是順介電材料，能以低驅動電壓來高速進行切換。其結果，能與習知之場效電晶體之情況同樣地以低驅動電壓來高速控制大電流。
此外，依據上述場效電晶體，僅需形成通道區域之層厚比源極區域之層厚以及汲極區域之層厚為薄之氧化物導電體層即可製造場效電晶體。是以，無須如習知場效電晶體之情況般將通道區域與源極區域與汲極區域以互異之材料來形成。其結果，上述優異之場效電晶體能使用相較於以往大幅減少之原材料以及製造能量來製造。
再者，藉由採用上述構成，由後述實施形態可知，於實施壓紋加工之後，無須施行光微影程序等所謂「後加工程序」即可簡便地製造場效電晶體。是以，上述優異之場效電晶體能使用相較於以往大幅減少之原材料以及製造能量來製造。
本發明之一樣態之場效電晶體，較佳為前述氧化物導電體層、前述閘極、以及前述閘極絕緣層皆為使用液體材料所形成者。
藉由採用此種構成，由後述實施形態可知，可使用壓紋加工技術來製造場效電晶體。是以，上述優異之場效電晶體能使用相較於以往大幅減少之原材料以及製造能量來製造。
本發明之一樣態之場效電晶體，較佳為前述氧化物導電體層、前述閘極以及前述閘極絕緣層皆由氧化物材料所構成。
藉由採用此種構成，氧化物導電體層、閘極、以及閘極絕緣層皆可使用液體材料來形成。此外，可成為可靠性高之場效電晶體。
本發明之一樣態之場效電晶體，較佳為前述氧化物導電體層、前述閘極、以及前述閘極絕緣層皆具有波洛斯凱特構造。
藉由採用此種構成，由後述實施形態可知，因使得氧化物導電體層、閘極、以及閘極絕緣層成為同一結晶構造，可製造晶格缺陷少、高品質之場效電晶體。
本發明之一樣態之場效電晶體，較佳為前述氧化物導電體層、前述閘極、以及前述閘極絕緣層皆未使用真空程序而形成。
藉由採用此種構成，可在不使用真空程序之前提下製造場效電晶體。因此，上述優異之場效電晶體能使用相較於以往大幅減少之製造能量來製造。
本發明之一樣態之場效電晶體，較佳為前述通道區域之載體濃度以及層厚係設定為當前述場效電晶體成為斷態時，該通道區域全體呈現空乏化之值。
藉由採用此種構成，即便提高氧化物導電體層之載體濃度，場效電晶體於斷態時所流通之電流量仍可充分降低。是以，可一邊維持必要之開/關電流比，一邊以低驅動電壓來控制大電流。
於此情況下，當場效電晶體為加強型電晶體之情況，對閘極施加0V之控制電壓時場效電晶體會成為斷態。從而，只要設定為此時通道區域全體呈現空乏化之值即可。另一方面，當場效電晶體為低壓型電晶體之情況，當對閘極施加負的控制電壓時，場效電晶體會成為斷態。從而，只要設定為此時通道區域全體呈現空乏化之值即可。
本發明之一樣態之場效電晶體，前述通道區域之載體濃度以位於1×1018 cm-3 ～1×1021 cm-3 範圍內為佳，前述通道區域之層厚以位於5nm～100nm範圍內為佳。
藉由採用此種構成，可一邊維持必要的開/關電流比，一邊以低驅動電壓來控制大電流。
此外，本發明之一樣態之場效電晶體，較佳為前述源極區域以及前述汲極區域之層厚係位於50nm～1000nm範圍內。
此外，本發明之一樣態之場效電晶體，前述氧化物導電體層可使用銦錫氧化物(ITO)、氧化銦(In2 O3 )、摻雜銻之氧化錫(Sb-SnO2 )、氧化鋅(ZnO)、摻雜鋁之氧化鋅(Al-ZnO)、摻雜鎵之氧化鋅(Ga-ZnO)、氧化釕(RuO2 )、氧化銥(IrO2 )、氧化錫(SnO2 )、一氧化錫SnO、摻雜鈮之二氧化鈦(Nb-TiO2 )等氧化物導電體材料。此外，本發明之一樣態之場效電晶體，前述氧化物導電體層可使用銦鎵鋅複合氧化物(IGZO)、摻雜鎵之氧化銦(In-Ga-O(IGO))、摻雜銦之氧化鋅(In-Zn-O(IZO))等不定形導電性氧化物。此外，本發明之一樣態之場效電晶體，前述氧化物導電體層可使用鈦酸鍶(SrTiO3 )、摻雜鈮之鈦酸鍶(Nb-SrTiO3 )、鍶鋇複合氧化物(SrBaO2 )、鍶鈣複合氧化物(SrCaO2 )、釕酸鍶(SrRuO3 )、氧化鎳鑭(LaNiO3 )、氧化鈦鑭(LaTiO3 )、氧化銅鑭(LaCuO3 )、氧化鎳釹(NdNiO3 )、氧化鎳釔(YNiO3 )、氧化鑭鈣錳複合氧化物(LCMO)、鉛酸鋇(BaPbO3 )、LSCO(Lax Sr1-x CuO3 )、LSMO(La1-x Srx MnO3 )、YBCO(YBa2 Cu3 O7-x )、LNTO(La(Ni1-x Tix )O3 )、LSTO((La1-x Srx )TiO3 )、STRO(Sr(Ti1-x Rux )O3 )、其他波洛斯凱特型導電性氧化物、或是焦綠石型導電性氧化物。
此外，本發明之一樣態之場效電晶體，前述強介電材料可使用PZT(Pb(Zrx Ti1-x )O3 )、摻雜Nb之PZT、摻雜La之PZT、鈦酸鋇(BaTiO3 )、鈦酸鉛(PbTiO3 )、BTO(Bi4 Ti3 O12 )、BLT(Bi4-x Lax Ti3 O12 )、SBT(SrBi2 Ta2 O9 )、BZN(Bi1.5 Zn1.0 Nb1.5 O7 )或是鉍鐵氧體(BiFeO3 )。
此外，本發明之一樣態之場效電晶體，前述順介電材料可使用BZN(Bi1.5 Zn1.0 Nb1.5 O7 )或是BST((Bax Sr1-x )Ti3 O12 。
此外，本發明之一樣態之場效電晶體，於閘極所使用之材料可使用Pt、Au、Ag、Al、Ti、ITO、In2 O3 、Sb-In2 O3 、Nb-TiO2 、ZnO、Al-ZnO、Ga-ZnO、IGZO、RuO2 、以及IrO2 、以及Nb-STO、SrRuO3 、LaNiO3 、BaPbO3 、LSCO、LSMO、YBCO、其他波洛斯凱特型導電性氧化物。此外，本發明之一樣態之場效電晶體，於閘極所使用之材料，可使用焦綠石型導電性氧化物或是不定形導電性氧化物。
本發明之一樣態之場效電晶體可形成於絕緣性基板(例如石英玻璃(SiO2 )基板、於Si基板表面經由SiO2 層以及Ti層而形成有STO(SrTiO3 )層之絕緣性基板、SiO2 /Si基板、氧化鋁(Al2 O3 )基板、SRO(SrRuO3 )基板、STO(SrTiO3 )基板)或是半導體基板(例如矽(Si)基板、碳化矽(SiC)基板)等固體基板上。
本發明之一樣態之場效電晶體之製造方法，所製造之場效電晶體具備有：氧化物導電體層，係包含有源極區域與汲極區域與通道區域；閘極，係控制前述通道區域之導通狀態；以及閘極絕緣層，係形成於前述閘極與前述通道區域之間之由強介電材料或是順介電材料所構成者。再者，此場效電晶體之製造方法，係用以製造該通道區域之層厚比該源極區域之層厚以及該汲極區域之層厚為薄之場效電晶體；前述通道區域之層厚比前述源極區域之層厚以及前述汲極區域之層厚為薄之前述氧化物導電體層係使用壓紋加工技術所形成者。
因此，依據本發明之一樣態之場效電晶體之製造方法，從後述實施形態可知，於實施壓紋加工之後，可無須施行光微影程序等所謂「後加工程序」即可簡便地製造場效電晶體。是以，能使用相較於以往大幅減少之原材料以及製造能量來製造。
本發明之一樣態之場效電晶體之製造方法以包含以下(1)～(3)之製程為佳。
(1)第1製程，係於固體基板之一表面上形成前述閘極。
(2)第2製程，係於前述第1製程之後，將含有強介電材料或是順介電材料原料的溶液塗佈於前述固體基板之至少前述閘極上來形成含有強介電材料或是順介電材料原料的膜之後，施行熱處理來形成前述閘極絕緣層。
(3)第3製程，係於前述第2製程之後，含有氧化物導電性材料原料之溶液塗佈於前述閘極絕緣層上以形成含有氧化物導電性材料原料之膜之後，使用以對應於前述通道區域之區域比對應於前述源極區域之區域以及對應於前述汲極區域之區域為凸的方式所形成之凹凸模具，來對前述含有氧化物導電性材料原料之膜進行壓紋加工。進而於之後施行熱處理，以形成該源極區域、該汲極區域、以及該通道區域。
此外，並不妨礙於上述各製程間所進行之基板的移動、檢查等無關於本發明要旨之製程。
藉由採用此種方法，可製造本發明之一樣態之場效電晶體(底部閘極)。
本發明之一樣態之場效電晶體之製造方法，較佳為於前述第3製程中，以對應於前述通道區域之區域之前述含有氧化物導電性材料原料之膜之層厚成為位於5nm～100nm範圍內之既定層厚的方式進行壓紋加工。
藉由採用此種方法，將具有當對閘極施加斷開之控制電壓時通道區域成為空乏化之構造。其結果，可製造可一邊維持必要的開/關電流比，一邊以低驅動電壓來控制大電流之場效電晶體。
本發明之一樣態之場效電晶體之製造方法較佳為包含以下(1)～(3)之製程。
(1)第1製程，係於固體基板之一表面上形成前述閘極。
(2)第2製程，係於前述第1製程之後，將含有強介電材料或是順介電材料原料之溶液塗佈於前述固體基板之一表面上形成含有強介電材料或是順介電材料原料之膜之後，使用以對應於前述源極區域之區域以及對應於前述汲極區域之區域比對應於前述通道區域之區域為凸之方式所形成之凹凸模具，來對前述含有強介電材料或是順介電材料原料之膜進行壓紋加工。進而於其後，施行熱處理以形成具有對應於該通道區域之區域比對應於該源極區域之區域以及對應於該汲極區域之區域為凸之構造的前述閘極絕緣層。
(3)第3製程，係於前述第2製程之後，將含有氧化物導電性材料原料之溶液塗佈於前述固體基板之一表面上形成含有氧化物導電性材料原料之膜之後，使用平坦模具來對前述含有氧化物導電性材料原料之膜進行壓紋加工。進而於其後，施行熱處理以形成前述源極區域、前述汲極區域、以及通道區域。
此外，不妨礙於上述各製程間所進行之基板之移動、檢查等無關於本發明要旨之製程。
即便採用此種方法，亦可製造本發明之一樣態之場效電晶體(底部閘極)。
本發明之一樣態之場效電晶體之製造方法，較佳為於前述第3製程中，以對應於前述通道區域之區域之前述含有氧化物導電性材料原料之膜之層厚成為位於5nm～100nm範圍內之既定層厚的方式進行壓紋加工。
藉由採用此種方法，將具有對閘極施加斷開之控制電壓時通道區域成為空乏化之構造。其結果，可製造可一邊維持必要的開/關電流比，一邊以低驅動電壓來控制大電流之場效電晶體。
本發明之一樣態之場效電晶體之製造方法，較佳為於前述第2製程中，於前述固體基板之一表面上形成前述含有強介電材料或是順介電材料原料之膜之後，使用平坦模具來將前述含有強介電材料或是順介電材料原料之膜表面加以平坦化。
藉由採用此種方法，閘極絕緣層之層厚以及通道區域之層厚可均勻化。從而，可製造特性均勻化之場效電晶體。
本發明之一樣態之場效電晶體之製造方法，較佳為於前述第3製程中包含下述製程：使用壓紋加工技術來將前述含有氧化物導電性材料原料之膜之一部份予以去除以分離元件。
藉由採用此種方法，可在同一基板內製造彼此獨立之複數場效電晶體。
本發明之一樣態之場效電晶體之製造方法，較佳為於前述第1製程中，於形成前述閘極之部分以接觸印刷法來附著鍍敷觸媒物質；之後，對附著有該鍍敷觸媒物質之區域施行無電鍍以形成前述閘極。
藉由採用此種方法，構成閘極之材料可僅供給至應形成閘極之部位。
本發明之一樣態之場效電晶體之製造方法，較佳為於前述第1製程中，對形成前述閘極之部分以接觸印刷法施以親液化處理；之後，對該施行過親液化處理之區域供給含閘極原料之墨水。進而於其後，施行熱處理以形成前述閘極。
即便採用此種方法，構成閘極之材料亦可僅供給至應形成閘極之部位。
此外，本發明之一樣態之場效電晶體之製造方法，作為其他較佳之一樣態，於前述第1製程中，於前述固體基板之一表面以熱處理塗佈作為導電性氧化物材料之機能性液體材料形成導電性氧化物材料之先驅物層，使用壓紋加工技術於該先驅物層形成壓紋構造。之後，對先驅物層施以熱處理來形成前述閘極。
即便採用此種方法，構成閘極之材料亦可僅供給至應形成閘極之部位。
本發明之一樣態之場效電晶體之製造方法，較佳為包含以下(1)～(3)之製程。
(1)第1製程，係於固體基板之一表面上塗佈含有氧化物導電性材料原料之溶液來形成含有氧化物導電性材料原料之膜之後，使用以對應於前述通道區域之區域比對應於前述源極區域之區域以及對應於前述汲極區域之區域為凸之方式所形成之凹凸模具，對前述含有氧化物導電性材料原料之膜進行壓紋加工。進而於其後，施行熱處理以形成前述源極區域、前述汲極區域以及前述通道區域。
(2)第2製程，係於前述第1製程之後，將含有強介電材料或是順介電材料原料之溶液至少塗佈於前述通道區域上來形成含有強介電材料或是順介電材料原料之膜之後，使用平坦模具對前述含有強介電材料或是順介電材料原料之膜進行壓紋加工；進而於其後，施行熱處理以形成前述閘極絕緣層。
(3)第3製程，係於前述第2製程之後，於前述閘極絕緣層上形成前述閘極。
此外，不妨礙於上述各製程間所進行之基板之移動、檢查等無關於本發明要旨之製程。
藉由採用此種方法，可製造本發明之一樣態之場效電晶體(頂部閘極)。
本發明之一樣態之場效電晶體之製造方法，較佳為於前述第1製程中，以對應於前述通道區域之區域之前述含有氧化物導電性材料原料之膜之層厚成為位於5nm～100nm範圍內之既定層厚的方式進行壓紋加工。
藉由採用此種方法，將具有對閘極施加斷開之控制電壓時通道區域成為空乏化之構造。其結果，可製造可一邊維持必要的開/關電流比，一邊以低驅動電壓來控制大電流之場效電晶體。
本發明之一樣態之場效電晶體之製造方法，於前述第1製程中，較佳為包含下述製程：使用壓紋加工技術將前述含有氧化物導電性材料原料之膜之一部份予以去除來分離元件。
藉由採用此種方法，可於同一基板內製造彼此獨立之複數場效電晶體。
本發明之一樣態之場效電晶體之製造方法，較佳為於前述第3製程中，於形成前述閘極之部分以接觸印刷法來附著鍍敷觸媒物質，之後，對附著有該鍍敷觸媒物質之區域施行無電鍍以形成前述閘極。
藉由採用此種方法，即便於頂部閘極之情況，構成閘極之材料亦可僅供給至應形成閘極之部位。
本發明之一樣態之場效電晶體之製造方法，較佳為於前述第3製程中，於形成前述閘極之部分以接觸印刷法來施行親液化處理。之後，對該施行過親液化處理之區域供給含閘極原料之墨水；進而於其後，施行熱處理以形成前述閘極。
採用此種方法，即便是頂部閘極之情況，構成閘極之材料亦可僅供給至應形成閘極之部位。
此外，本發明之一樣態之場效電晶體之製造方法，作為其他較佳之一樣態，係於前述第3製程中，對前述固體基板之一表面以熱處理來塗佈作為導電性氧化物材料之機能性液體材料來形成導電性氧化物材料之先驅物層，使用壓紋加工技術於該先驅物層形成壓紋構造之後，對先驅物層施行熱處理以形成前述閘極。
即便採用此種方法，於頂部閘極之情況，構成閘極之材料亦可僅供給至應形成閘極之部位。
本發明之一樣態之場效電晶體之製造方法中，較佳為於含有氧化物導電性材料原料之溶液中添加有在完成時前述通道區域之載體濃度成為位於1×1018 cm-3 ～1×1021 cm-3 範圍內之濃度的雜質。
藉由採用此種方法，可製造可一邊維持必要的開/關電流比，一邊以低驅動電壓來控制大電流之場效電晶體。
針對本發明之實施形態之機能性元件之製造方法、薄膜電晶體、以及壓電式噴墨頭基於所附圖式作詳細描述。此外，於此說明之際，只要未特別提及，所有圖之共通部分係賦予共通之參照符號。此外，圖中，本實施形態之要素未必彼此保持縮尺來記載。再者，為便於觀看各圖式，有時省略一部分的符號。
[實施形態1]
圖1係用以說明實施形態1之機能性元件之製造方法所示之圖。圖1(a)～圖1(f)係各製程圖。
實施形態1之機能性元件之製造方法，如圖1所示般，包含以下(1)～(4)之製程。此外，於該等製程之前，可進行機能性液體材料準備製程，以熱處理來準備可成為金屬氧化物陶瓷或是金屬所構成之機能性固體材料的機能性液體材料。此外，此機能性元件之製造方法，係從小的編號開始進行，各製程未必要於各自之前的製程進行後立即進行。例如，不妨礙於各製程間所進行之基板的移動、檢查等與本實施形態要旨無關之製程。
(1)機能性固體材料先驅物層形成製程，係於基材10上塗佈機能性液體材料來形成機能性固體材料之先驅物層20(參照圖1(a)以及圖1(b))。
(2)乾燥製程，係將先驅物層加熱至位於80℃～250℃範圍內的第1溫度，以事先降低先驅物層20之流動性。
(3)壓紋製程，係在先驅物層20加熱至位於80℃～300℃範圍內之第2溫度的狀態下，對先驅物層20施行壓紋加工，以於先驅物層22形成壓紋構造(參照圖1(c)～圖1(e))。
(4)機能性固體材料層形成製程，係將先驅物層22以高於第2溫度之第3溫度進行熱處理，以從先驅物層22形成機能性固體材料層30(參照圖1(f))。
實施形態1之機能性元件之製造方法中，例如，可於含氧環境氣氛進行熱處理而形成金屬氧化物陶瓷(例如PZT(Pb(Zrx Ti1-x )O3 ))所構成之機能性固體材料層之含有金屬烷氧化合物之溶液係可作為機能性液體材料來使用。於此種情況下，機能性固體材料層成為由金屬氧化物陶瓷(例如PZT(Pb(Zrx Ti1-x )O3 ))所構成之機能性固體材料層。
於實施形態1之機能性元件之製造方法中，在基材方面係使用例如於Si基板表面經由SiO2 層以及Ti層而形成有STO(SrTiO3 )層之絕緣性基板。此外，係使用例如長20mm×寬20mm×高2mm之直方體之基材之尺寸、形狀。
於實施形態1之機能性元件之製造方法中，模具係使用凹凸模具M1。具體而言，例如凹凸模具M1係於10mm×10mm之正方形狀中央部具有2mm×2mm之圖案區域。再者，凹凸模具M1，於該圖案區域中之長2μm×寬2μm×高低差200nm之正方形圖案係以長寬10μm間距配置多數個。
實施形態1之機能性元件之製造方法中，機能性固體材料先驅物層形成製程中，係於基材10上塗佈機能性液體材料來形成機能性固體材料之先驅物層20(厚度230nm)。此外，實施形態1之機能性元件之製造方法，於壓紋製程中係對先驅物層施行壓紋加工以於先驅物層形成壓紋構造(凸部之厚度220nm、凹部之厚度20nm)。
實施形態1之機能性元件之製造方法，於壓紋製程中，係以例如4MPa之壓力來施行壓紋加工。
實施形態1之機能性元件之製造方法，第2溫度係例如採用150℃。此外，於壓紋製程中，係使用加熱至150℃之模具來施行壓紋加工。
實施形態1之機能性元件之製造方法，於壓紋製程中，係於施行過對前述先驅物層表面之離型處理以及對模具壓紋面之離型處理之後，對先驅物層施行壓紋加工。可用於離型處理之離型劑可例示界面活性劑(例如氟系界面活性劑、矽酮系界面活性劑、非離子系界面活性劑等)、含氟之類鑽石碳等。
實施形態1之機能性元件之製造方法，於機能性固體材料層形成製程中之自壓紋製程後之先驅物層形成機能性固體材料層之際之體積收縮率為例如50%。
依據實施形態1之機能性元件之製造方法，所能形成之機能性固體材料層所具有之壓紋構造為：於基材中央部具有2mm×2mm之圖案區域，於該圖案區域中之長2μm×寬2μm×高低差100nm(凸部之厚度110nm、凹部之厚度10nm)之正方形圖案係以長寬10μm間距配置多數個。
依據實施形態1之機能性元件之製造方法，可藉由於基材上塗佈機能性液體材料來形成先驅物層，再對該先驅物層施行壓紋加工來形成壓紋構造，進而將先驅物層以高溫進行熱處理，來形成機能性固體材料層。其結果，上述優異之以薄膜電晶體為首之各種機能性元件，能使用相較於以往大幅減少之原材料以及製造能量、且相較於以往以簡短製程來製造。
此外，依據本實施形態之機能性元件之製造方法，由於對於因加熱至位於80℃～300℃範圍內之第2溫度而獲得了高塑性變形能力之先驅物層施行壓紋加工，故能以高精度形成所希望之壓紋構造。其結果，可製造具有所希望之性能之機能性元件。
此外，依據本實施形態之機能性元件之製造方法，如上述般，對於獲得了高塑性變形能力之先驅物層施行壓紋加工。其結果，即便施行壓紋加工之際所施加之壓力降低至1MPa～20MPa，先驅物層仍可跟隨模具表面形狀來變形，能以高精度形成所希望之壓紋構造。此外，藉由將施行壓紋加工之際所施加之壓力降低至1MPa～20MPa，則施行壓紋加工之際，模具不易損傷。
此外，依據實施形態1之機能性元件之製造方法，於壓紋製程中，係使用被加熱至位於80℃～300℃範圍內之第4溫度的模具來施行壓紋加工。其結果，由於在施行壓紋加工過程之中，先驅物層之塑性變形能力並不會降低，故能以更高精度形成所希望之壓紋構造。
此外，依據實施形態1之機能性元件之製造方法，於壓紋製程中，對先驅物層表面以及模具壓紋面施行過離型處理之後，再對先驅物層施行壓紋加工。其結果，由於可降低先驅物層與模具之間之摩擦力，而可對先驅物層以更高精度施行壓紋加工。
依據實施形態1之機能性元件之製造方法，機能性液體材料係含有金屬烷氧化合物之溶液，從壓紋製程後之先驅物層形成機能性固體材料層之際之體積收縮率位於30%～90%範圍內。其結果，能以更高精度形成所希望之壓紋構造。
實施形態1之機能性元件之製造方法，可適用於形成選自薄膜電晶體之閘極層、閘極絕緣層、源極層、汲極層、通道層、以及配線層所構成群中至少1層之際。此時，於形成閘極層之情況，在機能性固體材料方面可使用上述金屬氧化物陶瓷當中之各種導電體材料或是上述各種金屬。此外，於形成閘極絕緣層之情況，在機能性固體材料方面可使用上述金屬氧化物陶瓷當中之各種順介電材料或是各種強介電材料。此外，於形成源極層、汲極層或是通道層之情況，在機能性固體材料方面可使用上述金屬氧化物陶瓷當中之各種半導體材料或是各種導電體材料。
此外，實施形態1之機能性元件之製造方法可適用於形成致動器之壓電體層之際。此種情況，在機能性固體材料方面可使用上述金屬氧化物陶瓷當中之各種強介電材料。
此外，實施形態1之機能性元件之製造方法，亦可適用於形成具備複數晶格層之光學元件的晶格層之際。此種情況，在機能性固體材料方面亦可使用上述金屬氧化物陶瓷當中之各種絕緣體材料，亦可使用上述各種金屬。
[實施形態2]
圖2係用以說明實施形態2之機能性元件之製造方法所示之圖。圖2(a)係顯示剛以壓紋製程對先驅物層20施行壓紋加工後之先驅物層22的模樣之圖。此外，圖2(b)係顯示對先驅物層22進行熱處理以從先驅物層22形成機能性固體材料層30之途中之先驅物層22模樣之圖。此外，圖2(c)係顯示在從先驅物層22形成機能性固體材料層30之製程結束後之機能性固體材料層30之模樣之圖。
實施形態2之機能性元件之製造方法，基本上係包含與實施形態1之機能性元件之製造方法為同樣之製程，但機能性固體材料先驅物層形成製程之內容係有別於實施形態1之機能性元件之製造方法之情況。亦即，實施形態2之機能性元件之製造方法中，如圖2所示般，於機能性固體材料先驅物層形成製程中，形成厚度220nm之先驅物層20。從而，實施形態2之機能性元件之製造方法，於壓紋製程中，係於先驅物層20形成壓紋構造(凸部之厚度210nm、凹部之厚度10nm)。藉此，藉由壓紋製程之熱處理而於先驅物層之凹部(先驅物層之層厚最薄之區域)發生龜裂。
因此，依據實施形態2之機能性元件之製造方法，於機能性固體材料層形成製程中，會於先驅物層之凹部(先驅物層之層厚最薄之區域)發生龜裂，先驅物層可因該龜裂之存在而自然地朝面內方向收縮。其結果，能以高精度形成所希望之壓紋構造。
此外，實施形態2之機能性元件之製造方法，由於機能性固體材料先驅物層形成製程以外之內容係和實施形態1之機能性元件之製造方法之情況同樣，而具有實施形態1之機能性元件之製造方法所具有效果當中之對應效果。
[實施形態3]
圖3係用以說明實施形態3之機能性元件之製造方法所示之圖。圖3(a)係顯示剛以壓紋製程對先驅物層20施行壓紋加工後之先驅物層22之模樣之圖。此外，圖3(b)係顯示壓紋製程結束後全面蝕刻先驅物層22之模樣之圖。此外，圖3(c)係顯示在從先驅物層22形成機能性固體材料層30之製程結束後之機能性固體材料層30之模樣之圖。
實施形態3之機能性元件之製造方法，基本上包含與實施形態1之機能性元件之製造方法為同樣之製程，但就於壓紋製程與機能性固體材料層形成製程之間進一步包含全面蝕刻先驅物層22之製程(全面蝕刻製程)這點係有別於實施形態1之機能性元件之製造方法之情況。亦即，實施形態3之機能性元件之製造方法，如圖3所示般，於壓紋製程與機能性固體材料層形成製程之間，進一步包含將先驅物層22全面蝕刻20nm之全面蝕刻製程。從而，實施形態3之機能性元件之製造方法，於全面蝕刻製程結束後，乃形成壓紋構造(凸部之厚度200nm、凹部之厚度0nm)。
因此，依據實施形態3之機能性元件之製造方法，於機能性固體材料層形成製程中，先驅物層分割為複數區域之結果，先驅物層可自然地朝面內方向收縮。其結果，能以高精度形成所希望之壓紋構造。
此外，實施形態3之機能性元件之製造方法，由於在壓紋製程與機能性固體材料層形成製程之間進一步包含全面蝕刻先驅物層22之全面蝕刻製程這點以外係和實施形態1之機能性元件之製造方法之情況同樣，故具有實施形態1之機能性元件之製造方法所具有之效果當中之對應效果。
[實施形態4]
圖4係用以說明實施形態4之機能性元件之製造方法所示之圖。圖4(a)係顯示於壓紋製程剛對先驅物層20施行壓紋加工後之先驅物層22之模樣之圖。此外，圖4(b)係顯示將先驅物層22加以熱處理以從先驅物層22形成機能性固體材料層30之途中之先驅物層22模樣之圖。此外，圖4(c)係顯示從先驅物層22形成機能性固體材料層30之製程結束後之機能性固體材料層30之模樣之圖。
實施形態4之機能性元件之製造方法，基本上包含與實施形態2之機能性元件之製造方法為同樣之製程，但基材之構成係有別於實施形態2之機能性元件之製造方法之情況。亦即，於實施形態4之機能性元件之製造方法中，如圖4所示般，係使用表面具有對先驅物層之親和性互異之兩個區域的基材。此外，據此，以兩個區域當中之對先驅物層之親和性相對高之第1區域R1之層厚比兩個區域當中之對先驅物層之親和性相對低之第2區域R2之層厚來得厚的方式於前述先驅物層形成壓紋構造。
因此，依據實施形態4之機能性元件之製造方法，由於基材或是基材表面與機能性固體材料層之親和性增大，故先驅物層不易向面內方向收縮。從而，可容易取得基材表面之圖案與機能性固體材料層之圖案的整合性。
此外，實施形態4之機能性元件之製造方法，由於基材之構成以外之內容係和實施形態2之機能性元件之製造方法之情況同樣，故具有實施形態2之機能性元件之製造方法所具有之效果當中之對應效果。
[實施形態5]
圖5係用以說明實施形態5之機能性元件之製造方法所示之圖。
圖5(a)係顯示於壓紋製程剛對先驅物層20施行壓紋加工後之先驅物層22模樣之圖。此外，圖5(b)係顯示壓紋製程結束後全面蝕刻先驅物層22之模樣之圖。此外，圖5(c)係顯示從先驅物層22形成機能性固體材料層30之製程結束後之機能性固體材料層30之模樣之圖。
實施形態5之機能性元件之製造方法，基本上包含與實施形態3之機能性元件之製造方法為同樣之製程，但基材之構成係有別於實施形態3之機能性元件之製造方法之情況。亦即，實施形態5之機能性元件之製造方法，如圖5所示般，使用表面具有對先驅物層之親和性互異之兩個區域的基材。此外，據此，以兩個區域當中之對先驅物層之親和性相對高之第1區域R1之層厚比兩個區域當中之對先驅物層之親和性相對低之第2區域R2之層厚來得厚之方式於前述先驅物層形成壓紋構造。
因此，依據實施形態5之機能性元件之製造方法，由於基材或是基材表面與機能性固體材料層之親和性增大，故先驅物層變得不易於面內方向收縮。從而，可容易取得基材表面之圖案與機能性固體材料層之圖案的整合性。
此外，實施形態5之機能性元件之製造方法，由於基材之構成以外的內容係和實施形態3之機能性元件之製造方法之情況同樣，故具有實施形態3之機能性元件之製造方法所具有效果當中之對應效果。
[實施形態6]
1.實施形態6之薄膜電晶體100
圖6係用以說明實施形態6之薄膜電晶體100所示之圖。圖6(a)係薄膜電晶體100之俯視圖。此外，圖6(b)係圖6(a)之A1-A1截面圖。此外，圖6(c)係圖6(a)之A2-A2截面圖。
實施形態6之薄膜電晶體100，如圖6(a)以及圖6(b)所示般，具備有：氧化物導電體層140，係包含有源極區域144、汲極區域146以及通道區域142；閘極120，係用以控制通道區域142之導通狀態；閘極絕緣層130，係形成於閘極120與通道區域142之間，由強介電材料所構成。通道區域142之層厚係比源極區域144之層厚以及汲極區域146之層厚為薄。通道區域142之層厚較佳為源極區域144之層厚以及汲極區域146之層厚的1/2以下。閘極120如圖6(a)以及圖6(c)所示般係和經由貫通孔150而露出於外部之閘極墊122連接著。
於實施形態6之薄膜電晶體100，通道區域142之層厚比源極區域144之層厚以及汲極區域146之層厚為薄之氧化物導電體層140係使用壓紋加工技術所形成者。
於實施形態6之薄膜電晶體100，通道區域142之載體濃度以及層厚係設定為當對閘極120施加斷開之控制電壓時，通道區域142成為空乏化之值。具體而言，通道區域142之載體濃度係位於1×1015 cm-3 ～1×1021 cm-3 範圍內。此外，通道區域142之層厚係位於5nm～100nm範圍內。
此外，於實施形態6之薄膜電晶體100，源極區域144以及汲極區域146之層厚係位於50nm～1000nm範圍內。
氧化物導電體層140係例如由銦錫氧化物(ITO)所構成，閘極絕緣層130係例如由PZT(Pb(Zrx Ti1-x )O3 )所構成。此外，閘極120係例如由氧化鎳鑭(LNO(LaNiO3 ))所構成。此外，作為固體基板之絕緣性基板110係由例如於Si基板表面經由SiO2 層以及Ti層而形成了STO(SrTiO3 )層之絕緣性基板所構成。
2.實施形態6之薄膜電晶體之製造方法
實施形態6之薄膜電晶體100可由以下所示薄膜電晶體之製造方法(實施形態6之薄膜電晶體之製造方法)所製造。以下，依照製程順序來說明實施形態6之薄膜電晶體100之製造方法。
圖7～圖9係用以說明實施形態6之薄膜電晶體之製造方法所示之圖。圖7(a)～圖7(e)、圖8(a)～圖8(e)、以及圖9(a)～圖9(e)係各製程圖。此外，於各製程圖中，左側所示之圖係對應於圖6(b)之圖。此外，右側所示之圖係對應於圖6(c)之圖。
(1)閘極120之形成
首先，藉由熱處理來準備由金屬氧化物陶瓷(氧化鎳鑭)所構成之成為機能性固體材料的機能性液體材料(機能性液體材料準備製程)。具體而言，準備含有硝酸鑭(六水和物)以及醋酸鎳(四水和物)之溶液(溶媒：2-甲氧基乙醇)作為金屬鹽。
其次，如圖7(a)以及圖7(b)所示般，於絕緣性基板110之一表面，使用旋塗法來塗佈機能性液體材料(例如500rpm、25秒)。之後，將絕緣性基板110置於熱板上以80℃乾燥1分鐘，以形成機能性固體材料(氧化鎳鑭)之先驅物層120’(層厚300nm)(機能性固體材料先驅物層形成製程～乾燥製程)。
其次，如圖7(c)以及圖7(d)所示般，使用對應於閘極120以及閘極墊122之區域以凹部形成之凹凸模具M2(高低差300nm)，於150℃對先驅物層120’施行壓紋加工。藉由此壓紋加工，於先驅物層120’形成壓紋構造(凸部之層厚300nm、凹部之層厚50nm)(壓紋製程)。此外，此時之施行壓紋加工時之壓力係5MPa。藉此，由於以加熱至位於80℃～300℃範圍內之第2溫度來對獲得有高塑性變形能力之先驅物層施行壓紋加工，故能以高精度形成所希望之壓紋構造。
其次，全面蝕刻先驅物層120’，以從對應於閘極120之區域以外之區域完全去除先驅物層(全面蝕刻製程)。全面蝕刻製程係使用未採真空程序之濕式蝕刻技術來進行。
之後，使用RTA裝置將先驅物層120’於第3溫度之650℃進行10分鐘熱處理。藉由此熱處理，如圖7(e)所示般，從先驅物層120’形成由機能性固體材料層(氧化鎳鑭)所構成之閘極120以及閘極墊122(機能性固體材料層形成製程)。
(2)閘極絕緣層130之形成
首先，以熱處理來準備由金屬氧化物陶瓷(PZT)所構成之成為機能性固體材料之機能性液體材料。具體而言，機能性液體材料係準備含有金屬烷氧化合物之溶液(三菱材料股份有限公司製，PZT溶膠凝膠溶液)(機能性液體材料準備製程)。
其次，於絕緣性基板110之一表面上，使用旋塗法塗佈上述機能性液體材料(例如2000rpm、25秒)。之後，使得將絕緣性基板110置於熱板上以250℃乾燥5分鐘之操作反覆進行3次，以形成機能性固體材料(PZT)之先驅物層130’(層厚300nm)(機能性固體材料先驅物層形成製程～乾燥製程)。
其次，如圖8(b)以及圖8(c)所示般，使用對應於貫通孔150之區域成為凸部的方式所形成之凹凸模具M3(高低差300nm)，以150℃對先驅物層130’施行壓紋加工。藉由此壓紋加工，於先驅物層130’形成對應於貫通孔150之壓紋構造(壓紋製程)。此外，此時之施行壓紋加工時之壓力係5MPa。藉此，由於以加熱至位於80℃～300℃範圍內之第2溫度來對獲得有高塑性變形能力之先驅物層施行壓紋加工，故能以高精度形成所希望之壓紋構造。
之後，使用RTA裝置將先驅物層130’於第3溫度之650℃熱處理10分鐘，藉此，如圖8(d)所示般，從先驅物層130’形成由機能性固體材料層(PZT)所構成之閘極絕緣層130(機能性固體材料層形成製程)。
(3)氧化物導電體層140之形成
首先，以熱處理來準備由金屬氧化物陶瓷(ITO)所構成之成為機能性固體材料之機能性液體材料(機能性液體材料準備製程)。具體而言，準備含有金屬有機酸鹽之一之金屬羧酸鹽的溶液(股份有限公司高純度化學研究所製之機能性液體材料(商品名：ITO-05C)，原液：稀釋液=1：1.5)來作為機能性液體材料。此外，於該機能性液體材料係添加有完成時通道區域142之載體濃度成為1×1015 cm-3 ～1×1021 cm-3 範圍內之濃度的雜質。
其次，如圖8(e)所示般，於絕緣性基板110之一表面上，使用旋塗法塗佈上述機能性液體材料(例如2000rpm、25秒)。之後，將絕緣性基板110置於熱板上，以150℃乾燥3分鐘，來形成機能性固體材料(ITO)之先驅物層140’(層厚300nm)(機能性固體材料先驅物層形成製程～乾燥製程)。
其次，如圖9(a)～圖9(c)所示般，使用對應於源極區域144之區域以及對應於汲極區域146之區域比對應於通道區域142之區域來得凸之方式所形成之凹凸模具M4(高低差350nm)，對先驅物層140’施行壓紋加工。藉由此壓紋加工，於先驅物層140’形成壓紋構造(凸部之層厚350nm、凹部之層厚100nm)(壓紋製程)。藉此，先驅物層140’當中之成為通道區域142的部分之層厚比其他部分來得薄。
此時，於本實施形態，上述製程中，係在先驅物層140’加熱至150℃之狀態，使用加熱至150℃之模具來施行壓紋加工。此種情況，施行壓紋加工時之壓力係4MPa程度。
此外，凹凸模具M4係具有分離元件區域160以及對應於貫通孔150之區域比對應於通道區域142之區域來得凸之構造。從而，藉由對絕緣性基板110之一表面全面施行濕式蝕刻，可在成為通道區域142之部分控制在既定厚度之情況下從分離元件區域160以及對應於貫通孔150之區域將先驅物層140’完全去除(參照圖9(d))。此外，凹凸模具M4亦可具有對應於分離元件區域之區域部分前端變細之形狀。
之後，對先驅物層140’施行熱處理(於熱板上以400℃、10分之條件進行先驅物層140’之燒製，之後，使用RTA裝置以650℃、30分(前半之15分在氧環境氣氛，後半之15分在氮環境氣氛)之條件加熱先驅物層140’)。藉由此熱處理，形成包含源極區域144、汲極區域146以及通道區域142之氧化物導電體層140(機能性固體材料層形成製程)，可製造具有圖9(e)所示般底部閘極構造之實施形態6之薄膜電晶體100。
3.實施形態6之薄膜電晶體100之效果
依據實施形態6之薄膜電晶體100，由於構成通道區域142之材料係使用氧化物導電性材料故可提高載體濃度。此外，由於構成閘極絕緣層130之材料係使用強介電材料，故能以低驅動電壓來高速進行切換。其結果，與習知之薄膜電晶體900之情況同樣，能以低驅動電壓來高速控制大電流。
此外，依據實施形態6之薄膜電晶體100，僅需形成通道區域142之層厚比源極區域144之層厚以及汲極區域146之層厚為薄之氧化物導電體層140即可製造薄膜電晶體。其結果，即使未如習知之薄膜電晶體900之情況般以互異材料來形成通道區域與源極區域以及汲極區域，上述優異之薄膜電晶體仍能使用相較於以往大幅減少之原材料以及製造能量且相較於以往以簡短製程來製造。
此外，依據實施形態6之薄膜電晶體100，由於氧化物導電體層、閘極、以及閘極絕緣層皆使用機能性液體材料來形成，所以可使用壓紋加工技術來製造薄膜電晶體。其結果，上述優異之薄膜電晶體能使用相較於以往大幅減少之原材料以及製造能量且相較於以往以簡短製程來製造。
此外，依據實施形態6之薄膜電晶體100，由於氧化物導電體層、閘極、以及閘極絕緣層皆無需使用真空程序即可形成，故可在不使用真空程序之前提下來製造薄膜電晶體。其結果，上述優異之薄膜電晶體能使用相較於以往大幅減少之製造能量且相較於以往以簡短製程來製造。
此外，依據實施形態6之薄膜電晶體100，由於閘極以及閘極絕緣層皆具有波洛斯凱特構造，故於閘極與閘極絕緣層界面之晶格缺陷變少。其結果，可製造高品質之薄膜電晶體。
此外，依據實施形態6之薄膜電晶體100，通道區域142之載體濃度以及層厚係設定為當對閘極120施加斷開之控制電壓時，通道區域142會成為空乏化之值。其結果，即便提高氧化物導電體層之載體濃度仍可充分降低斷開時所流通之電流量，可一邊維持必要的開/關電流比，一邊以低驅動電壓來控制大電流。於此情況下，當薄膜電晶體為加強型電晶體之情況，對閘極施加0V之控制電壓時薄膜電晶體成為斷態。從而，只要設定為此時通道區域全體呈現空乏化之值即可。另一方面，當薄膜電晶體為低壓型電晶體之情況，當對閘極施加負之控制電壓時薄膜電晶體成為斷態。從而，只要設定為此時通道區域全體呈現空乏化之值即可。
此外，依據實施形態6之薄膜電晶體100，通道區域142之載體濃度係位於1×1015 cm-3 ～1×1021 cm-3 範圍內，通道區域142之層厚係位於5nm～100nm範圍內。其結果，可一邊維持必要的開/關電流比，一邊以低驅動電壓來控制大電流。
[實施形態7]
1.實施形態7之薄膜電晶體200
圖10係用以說明實施形態7之薄膜電晶體200所示之圖。
圖10(a)係薄膜電晶體200之俯視圖。此外，圖10(b)係圖10(a)之A1-A1截面圖。此外，圖10(c)係圖10(a)之A2-A2截面圖。
實施形態7之薄膜電晶體200，基本上具有與實施形態6之薄膜電晶體100為同樣之構成，但在具有頂部閘極構造這點係有別於實施形態6之薄膜電晶體100之情況。亦即，實施形態7之薄膜電晶體200，如圖10所示般，係具有於絕緣性基板210之上方依序形成氧化物導電體層240、閘極絕緣層230、以及閘極220之構造。此外，源極區域244以及汲極區域246如圖10(a)以及圖10(b)所示般，分別經由貫通孔250而露出於外部。
如此般，實施形態7之薄膜電晶體200，在具有頂部閘極構造這點係有別於實施形態6之薄膜電晶體100之情況，構成通道區域242之材料係使用氧化物導電性材料。其結果，可提高載體濃度。此外，由於構成閘極絕緣層220之材料係使用強介電材料，故能以低驅動電壓來高速進行切換。其結果，與實施形態6之薄膜電晶體之情況同樣，能以低驅動電壓來高速控制大電流。
此外，僅需形成通道區域242之層厚比源極區域244之層厚以及汲極區域246之層厚為薄之氧化物導電體層240即可製造薄膜電晶體。其結果，與實施形態6之薄膜電晶體之情況同樣，上述優異之薄膜電晶體能使用相較於以往大幅減少之原材料以及製造能量且相較於以往以簡短製程來製造。
此外，實施形態7之薄膜電晶體200所具備之氧化物導電體層，係具備有對於以位於80℃～300℃範圍內之第2溫度作熱處理而獲得有高塑性變形能力之先驅物層施行壓紋加工所形成之以高精度形成之壓紋構造。其結果，成為具有所希望之性能的薄膜電晶體。
此外，實施形態7之薄膜電晶體200可藉由以下所示薄膜電晶體之製造方法來製造。以下，依照製程順序來說明實施形態7之薄膜電晶體200之製造方法。
圖11以及圖12係用以說明實施形態2之薄膜電晶體之製造方法所示之圖。此外，圖11(a)～圖11(f)以及圖12(a)～圖12(e)係各製程圖。
(1)氧化物導電體層240之形成
首先，以熱處理來準備由金屬氧化物陶瓷(ITO)所構成之成為機能性固體材料之機能性液體材料(機能性液體材料準備製程)。具體而言，機能性液體材料係準備含有金屬有機酸鹽之一之金屬羧酸鹽的溶液(股份有限公司高純度化學研究所製之機能性液體材料(商品名：ITO-05C))。此外，於該機能性液體材料係添加有完成時通道區域242之載體濃度落於1×1015 cm-3 ～1×1021 cm-3 範圍內之濃度的雜質。
其次，如圖11(a)所示般，於絕緣性基板210之一表面上使用旋塗法塗佈上述機能性液體材料。之後，將絕緣體基板210置於熱板上以150℃乾燥3分鐘，來形成機能性固體材料(ITO)之先驅物層240’(層厚300nm)(機能性固體材料先驅物層形成製程～乾燥製程)。
其次，如圖11(b)以及圖11(c)所示般，使用以對應於通道區域242之區域比對應於源極區域244之區域以及對應於汲極區域246之區域為凸之方式所形成之凹凸模具M5(高低差350nm)，對先驅物層240’施行壓紋加工。藉由此壓紋加工，於先驅物層240’形成壓紋構造(凸部之層厚350nm、凹部之層厚100nm)(壓紋製程)。藉此，先驅物層240’當中之成為通道區域242之部分之層厚比其他部分來得薄。
此時，於上述製程中，在先驅物層240’加熱至150℃之狀態下，且使用加熱至150℃之模具施行壓紋加工。此種情況，施行壓紋加工時之壓力係4MPa程度。
此外，凹凸模具M5係具有對應於分離元件區域之區域以及對應於閘極墊222之區域比對應於通道區域242之區域來得更凸之構造。從而，藉由對絕緣性基板210之一表面全面施行濕式蝕刻，可將成為通道區域242之部分控制在既定厚度下而自分離元件區域260以及對應於閘極墊222之區域上將先驅物層240’完全去除。此外，凹凸模具M5亦可具有對應於分離元件區域之區域部分成為前端變細之形狀。
最後，對先驅物層240’施行熱處理，而如圖11(d)所示般，形成包含源極區域244、汲極區域246、以及通道區域242之氧化物導電體層240(機能性固體材料層形成製程)。
(2)閘極絕緣層230之形成
首先，以熱處理來準備由金屬氧化物陶瓷(PZT)所構成之成為機能性固體材料的機能性液體材料(機能性液體材料準備製程)。具體而言，機能性液體材料係準備含有金屬烷氧化合物之溶液(三菱材料股份有限公司製，PZT溶膠凝膠溶液)。
其次，如圖11(e)所示般，於絕緣性基板210之一表面上，使用旋塗法塗佈上述機能性液體材料。之後，將絕緣體基板210置於熱板上以150℃乾燥5分鐘來形成機能性固體材料(PZT)之先驅物層230’(層厚300nm)(機能性固體材料先驅物層形成製程～乾燥製程)。
其次，如圖11(e)所示般，使用以對應於貫通孔250之區域成為凸部的方式所形成之凹凸模具M6(高低差300nm)，以150℃對先驅物層230’施行壓紋加工。其結果，於先驅物層230’形成對應於貫通孔250之壓紋構造(壓紋製程)。本實施形態於施行壓紋加工時之壓力為5MPa。藉此，由於對於因加熱至位於80℃～300℃範圍內之第2溫度而獲得有高塑性變形能力之先驅物層施行壓紋加工，能以高精度形成所希望之壓紋構造。
之後，使用RTA裝置，將先驅物層230’以第3溫度之650℃熱處理10分鐘。藉由此熱處理，如圖11(f)所示般，從先驅物層230’形成機能性固體材料層(PZT)所構成之閘極絕緣層230(機能性固體材料層形成製程)。
(3)閘極220之形成
首先，以熱處理來準備由金屬氧化物陶瓷(氧化鎳鑭)所構成之成為機能性固體材料的機能性液體材料(機能性液體材料準備製程)。具體而言，準備含有硝酸鑭(六水和物)以及醋酸鎳(四水和物)之溶液(溶媒：2-甲氧基乙醇)作為金屬鹽。
其次，如圖12(a)以及圖12(b)所示般，於絕緣性基板210之一表面，使用旋塗法塗佈機能性液體材料。之後，將絕緣體基板210置於熱板上以80℃乾燥1分鐘，來形成機能性固體材料(氧化鎳鑭)之先驅物層220’(層厚300nm)(機能性固體材料先驅物層形成製程～乾燥製程)。
其次，如圖12(c)以及圖12(d)所示般，使用以對應於閘極220之區域以及對應於閘極墊222之區域成為凹部之方式所形成之凹凸模具M7(高低差300nm)，以150℃對先驅物層220’施行壓紋加工。藉由此壓紋加工，於先驅物層220’形成壓紋構造(凸部之層厚300nm、凹部之層厚50nm)(壓紋製程)。本實施形態施行壓紋加工時之壓力係5MPa。藉此，由於對因加熱至位於80℃～300℃範圍內之第2溫度而獲得有高塑性變形能力之先驅物層施行壓紋加工，故能以更高精度形成所希望之壓紋構造。
其次，全面蝕刻先驅物層220’，以從對應於閘極220之區域以及對應於閘極墊222之區域以外之區域將先驅物層220’完全去除(全面蝕刻製程)。全面蝕刻製程係使用未採真空程序之濕式蝕刻技術來進行。
之後，使用RTA裝置，將先驅物層220’以第3溫度之650℃熱處理10分鐘。藉由此熱處理，而從先驅物層220’形成由機能性固體材料層(氧化鎳鑭)所構成之閘極220以及閘極墊222(機能性固體材料層形成製程)，可製造具有圖12(e)所示般頂部閘極構造之實施形態7之薄膜電晶體200。
[實施形態8]
圖13係用以說明實施形態8之壓電式噴墨頭300所示之圖。此外，圖13(a)係壓電式噴墨頭300之截面圖。此外，圖13(b)以及圖13(c)係顯示壓電式噴墨頭300噴出墨水時之模樣之圖。
1.實施形態8之壓電式噴墨頭300之構成
實施形態8之壓電式噴墨頭300如圖13(a)所示般，具備有：空腔構件340；振動板350，係裝設於空腔構件340之一側，形成有壓電體元件320；噴嘴平板330，係裝設於空腔構件340之另一側，形成有噴嘴孔332；以及墨水室360，係由空腔構件340、振動板350以及噴嘴平板330所區劃而成者。於振動板350設有墨水供給口352，其連通於墨水室360而用以對墨水室360供給墨水。
依據實施形態8之壓電式噴墨頭300，首先，如圖13(b)以及圖13(c)所示般，藉由對壓電體元件320施加適宜之電壓，而使得振動板350暫時性朝上方撓曲而從未圖示之儲槽(reservoir)將墨水供給至墨水室360。之後，將振動板350朝下方撓曲，以經由噴嘴孔332從墨水室360噴出墨水滴i。藉此，可對被印刷物進行鮮明之印刷。
2.實施形態8之壓電式噴墨頭之製造方法
具有此種構造之壓電式噴墨頭300，壓電體元件320(第1電極層322、壓電體層324以及第2電極層326)以及空腔構件340皆是使用本實施形態之機能性元件之製造方法所形成者。以下，依照製程順序說明實施形態8之壓電式噴墨頭300之製造方法。
圖14～圖16係用以說明實施形態8之壓電式噴墨頭之製造方法所示之圖。此外，圖14(a)～圖14(f)、圖15(a)～圖15(d)、以及圖16(a)～圖16(e)係各製程圖。
(1)壓電體元件320之形成
(1-1)第1電極層322之形成
首先，以熱處理來準備由金屬氧化物陶瓷(氧化鎳鑭)所構成之成為機能性固體材料之機能性液體材料(機能性液體材料準備製程)。具體而言，準備含有硝酸鑭(六水和物)以及醋酸鎳(四水和物)之溶液(溶媒：2-甲氧基乙醇)作為金屬鹽。
其次，如圖14(a)所示般，於仿真基板310之一表面，使用旋塗法來塗佈機能性液體材料(例如500rpm、25秒)。之後，將仿真基板310置於熱板上以80℃乾燥1分鐘，來形成機能性固體材料(氧化鎳鑭)之先驅物層322’(層厚300nm)(機能性固體材料先驅物層形成製程～乾燥製程)。
其次，如圖14(b)所示般，使用以對應於第1電極層322之區域成為凹部之方式所形成之凹凸模具M8(高低差300nm)，以150℃對先驅物層322’施行壓紋加工。藉由此壓紋加工，於先驅物層322’形成壓紋構造(凸部之層厚300nm、凹部之層厚50nm)(壓紋製程)。此外，此時施行壓紋加工時之壓力為5MPa。
其次，全面蝕刻先驅物層322’，以從對應於第1電極層322之區域以外之區域將先驅物層322’完全去除(全面蝕刻製程)。全面蝕刻製程係使用未採真空程序之濕式蝕刻技術來進行。
之後，使用RTA裝置將先驅物層322’以第3溫度之650℃熱處理10分鐘，而如圖14(c)所示般，從先驅物層326’形成由機能性固體材料層(氧化鎳鑭)所構成之第1電極層322(機能性固體材料層形成製程)。
(1-2)壓電體層324之形成
首先，以熱處理來準備由金屬氧化物陶瓷(PZT)所構成之成為機能性固體材料之機能性液體材料(機能性液體材料準備製程)。具體而言，機能性液體材料係準備含有金屬烷氧化合物之溶液(三菱材料股份有限公司製，PZT溶膠凝膠溶液)(機能性液體材料準備製程)。
其次，如圖14(d)所示般，於仿真基板310之一表面上，使用旋塗法來塗佈上述機能性液體材料。之後，將仿真基板310置於熱板上以250℃乾燥5分鐘，來形成機能性固體材料(PZT)之先驅物層324’(例如層厚1μm～10μm)(機能性固體材料先驅物層形成製程～乾燥製程)。
其次，如圖14(e)所示般，使用以對應於壓電體層324之區域成為凹部之方式所形成之凹凸模具M9(高低差500nm)，對先驅物層324’施行壓紋加工。藉由此壓紋加工，於先驅物層324’形成壓紋構造(例如凸部之層厚1μm～10μm、凹部之層厚50nm)(壓紋製程)。
此時，於上述製程中，在先驅物層324’加熱至150℃之狀態下，且使用加熱至150℃之模具來施行壓紋加工。此外，此時之施行壓紋加工時之壓力為4MPa程度。
其次，全面蝕刻先驅物層324’，以從對應於壓電體層324之區域以外之區域將先驅物層324’完全去除(全面蝕刻製程)。全面蝕刻製程係使用未採真空程序之濕式蝕刻技術來進行。
之後，使用RTA裝置將先驅物層324’於第3溫度之650℃熱處理10分鐘。藉由此熱處理，如圖14(f)所示般，從先驅物層324’形成由機能性固體材料層(PZT)所構成之壓電體層324(機能性固體材料層形成製程)。
(1－3)第2電極層326之形成
首先，以熱處理來準備由金屬氧化物陶瓷(氧化鎳鑭)所構成之成為機能性固體材料之機能性液體材料(機能性液體材料準備製程)。具體而言，準備含有硝酸鑭(六水和物)以及醋酸鎳(四水和物)之溶液(溶媒：2-甲氧基乙醇)作為金屬鹽。
其次，如圖15(a)所示般，於仿真基板310之一表面，使用旋塗法來塗佈機能性液體材料(例如500rpm、25秒)。之後，將仿真基板310置於熱板上以80℃乾燥1分鐘，來形成機能性固體材料(氧化鎳鑭)之先驅物層326’(層厚300nm)(機能性固體材料先驅物層形成製程～乾燥製程)。
其次，如圖15(b)所示般，使用對應於第2電極層326之區域成為凹部之方式所形成之凹凸模具M10(高低差300nm)，以150℃對先驅物層326’施行壓紋加工。藉由此壓紋加工，於先驅物層326’形成壓紋構造(凸部之層厚300nm、凹部之層厚50nm)(壓紋製程)。此外，此時之施行壓紋加工時之壓力為5MPa。
其次，全面蝕刻先驅物層326’，以從對應於第2電極層326之區域以外之區域將先驅物層326’完全去除(全面蝕刻製程)。全面蝕刻製程係使用未採真空程序之濕式蝕刻技術來進行。
之後，使用RTA裝置將先驅物層326’於第3溫度之650℃熱處理10分鐘。藉由此熱處理，如圖15(c)所示般，從先驅物層326’形成由機能性固體材料層(氧化鎳鑭)所構成之第2電極層326(機能性固體材料層形成製程)。藉此，由第1電極層322、壓電體層324、以及第2電極層326所構成之壓電體元件320得以完成。
(2)振動板350與壓電體元件320之貼合
如圖15(d)所示般，將具有墨水供給口352之振動板350與壓電體元件320以接著劑來貼合。
(3)空腔構件340之形成
首先，以熱處理來準備成為金屬氧化物陶瓷(石英玻璃)之機能性液體材料(機能性液體材料準備製程)。具體而言，機能性液體材料係準備含有金屬烷氧化合物(異丙基矽酸鹽(Si(OC3 H7 )4 )之溶液。
其次，如圖16(a)所示般，於振動板350之一表面上，使用旋塗法塗佈上述機能性液體材料。之後，將仿真基板310置於熱板上以150℃乾燥5分鐘，以形成機能性固體材料(石英玻璃)之先驅物層340’(例如層厚10μm～20μm)(機能性固體材料先驅物層形成製程～乾燥製程)。
其次，如圖16(b)所示般，使用具有對應於墨水室360等之形狀的凹凸模具M11，對先驅物層340’施行壓紋加工。藉由此壓紋加工，於先驅物層340’形成壓紋構造(例如凸部之層厚10μm～20μm、凹部之層厚50nm)(壓紋製程)。
此時，於上述製程中，在先驅物層340’加熱至150℃之狀態下，且使用加熱至150℃之模具來施行壓紋加工。此外，此時之施行壓紋加工時之壓力為4MPa程度。
之後，使用RTA裝置將先驅物層340’於第3溫度之650℃熱處理10分鐘。藉由此熱處理，如圖16(c)所示般，從先驅物層340’形成由機能性固體材料層(石英玻璃)所構成之空腔構件340。
(4)空腔構件340與噴嘴平板330之貼合
如圖16(d)所示般，將空腔構件340與具有噴嘴孔332之噴嘴平板330以接著劑來貼合。
(5)仿真基板310之移除
如圖16(e)所示般，自壓電體元件320移除仿真基板310。藉此，實施形態8之壓電式噴墨頭300得以完成。
3.實施形態8之壓電式噴墨頭300之效果
依據實施形態8之壓電式噴墨頭300，由於壓電體元件320(第1電極層322、壓電體層324以及第2電極層326)以及空腔構件340係使用壓紋加工技術所形成，故壓電式噴墨頭能使用相較於以往大幅減少之原材料以及製造能量且相較於以往以簡短製程來製造。
此外，依據實施形態8之壓電式噴墨頭300，由於具備有對於因以80℃～300℃範圍內之第2溫度進行熱處理而獲得有高塑性變形能力之先驅物層施行壓紋加工所形成具有以高精度形成之壓紋構造的第1電極層、壓電體層、第2電極層以及空腔構件，故成為具有所希望性能之壓電式噴墨頭。
此外，依據實施形態8之壓電式噴墨頭300，由於壓電體元件320(第1電極層322、壓電體層324以及第2電極層326)以及空腔構件340皆係使用機能性液體材料所形成者，故可使用壓紋加工技術來製造壓電式噴墨頭。再者，上述優異之壓電式噴墨頭能使用相較於以往大幅減少之原材料以及製造能量來製造。
此外，實施形態8之壓電式噴墨頭300，壓電體元件320(第1電極層322、壓電體層324以及第2電極層326)以及空腔構件340皆未採用真空程序而形成。從而，上述優異之壓電式噴墨頭能使用相較於以往大幅減少之製造能量且相較於以往以簡短製程來製造。
＜實施例＞
[實施例1]
實施例1係顯示可使用壓紋加工技術來製造本發明之一樣態之薄膜電晶體之實施例。
1.薄膜電晶體400之製作
圖17係用以說明實施例1之薄膜電晶體之製造方法所示之圖。圖17(a)～圖17(d)係各製程圖。此外，圖17(e)係圖17(d)之以符號R3所示部分朝橫向伸展之圖。
圖18係用以說明實施例1所使用之壓紋加工裝置700所示之圖。此外，圖18中，符號710係表示下模具，符號712係隔熱板，符號714係加熱器，符號716係載置部，符號718係吸引部，符號720係上模具，符號722係加熱器，符號724係固定部，符號726係石英玻璃基材。
圖19係用以說明實施例1所使用之凹凸模具M12所示之圖。圖19(a)係凹凸模具M12之俯視圖。此外，圖19(b)係圖19(a)之區域R5之放大俯視圖。此外，圖19(c)係圖19(b)之A3-A3截面圖。圖20係用以說明實施例1所使用之凹凸模具M13所示之圖。圖20(a)係凹凸模具M13之俯視圖。此外，圖20(b)係圖20(a)之區域R6之放大俯視圖。此外，圖20(c)係圖20(b)之A4-A4截面圖。
如圖17所示般，以下所示「閘極形成製程」、「閘極絕緣層形成製程」、以及「氧化物導電體層形成製程」依此順序實施，來製造實施例1之薄膜電晶體400(未圖示)。
(1)閘極形成製程
藉由與實施形態6之薄膜電晶體之製造方法之閘極形成製程為同樣之方法來形成由氧化鎳鑭(LNO)所構成之閘極420(參照圖17(a)以及圖17(b))。閘極420之層厚為100nm。
此外，壓紋加工係使用圖18所示壓紋加工機700(東芝機械製之壓紋加工裝置ST50)。此外，凹凸模具M12係使用圖19所示凹凸模具M12。此外，凹凸模具M12如圖19所示般，於20mm×20mm之正方形狀中央部具有2mm×2mm之圖案區域R4。於該圖案區域R4中形成有對應於閘極420之形狀的凹凸圖案(沿著圖19(b)之A3-A3線之間距300μm、寬度50μm、高度350nm)。凹凸模具M12係使用雙面膠帶來固定於石英玻璃基材726。此時之壓紋加工係於150℃以4Mpa之壓力來進行。
(2)閘極絕緣層形成製程
藉由與實施形態6之薄膜電晶體之製造方法之閘極絕緣膜形成製程為同樣之方法來形成由PZT所構成之閘極絕緣層430(參照圖17(c))。閘極絕緣層430之層厚為140nm。
(3)氧化物導電體層形成製程
藉由與實施形態6之薄膜電晶體之製造方法之氧化物導電體層形成製程為同樣之方法來形成由ITO所構成之氧化物導電體層440(參照圖17(d)以及圖17(e))。氧化物導電體層440之層厚在通道區域442為20nm，在源極/汲極區域444為100nm。
此外，壓紋加工係與閘極形成製程之情況同樣地使用圖19所示壓紋加工機700(東芝機械製之壓紋加工裝置ST50)。此外，凹凸模具M13係使用圖20所示凹凸模具M13。此外，凹凸模具M13如圖20所示般，係於20mm×20mm之正方形狀中央部具有2mm×2mm之圖案區域R4。於該圖案區域R4中係形成有對應於通道區域442之晶格狀凹凸圖案(沿著圖20(b)之A4-A4線之間距T10μm、寬度10μm、高度350nm)。凹凸模具M13係使用雙面膠帶來固定於石英玻璃基材726。
關於壓紋加工之壓力，在該壓力達到3Mpa之時點從70℃開始昇溫，於保持著壓力之狀態下加熱至180℃。保持時間係設定為15分鐘。之後，以水冷卻，在溫度成為70℃之時點進行離型。
經過以上之製程，實施例1之薄膜電晶體400得以完成。
2.薄膜電晶體400之評估
(1)薄膜電晶體400之構造
圖21係用以說明實施例1之薄膜電晶體400所示之圖。圖21(a)係顯示配置有複數薄膜電晶體400之模樣的俯視圖。此外，圖21(b)係圖21(a)之以符號R7所示區域之放大顯示圖。此外，圖21(c)係圖21(a)之以符號R8所示區域之放大顯示圖。
於實施例1之薄膜電晶體400，係使得凹凸模具M12之凹凸圖案沿著A3-A3線之間距與凹凸模具M13之凹凸圖案沿著A4-A4線之間距略為不同。因此，於實施例1之薄膜電晶體400，即便未進行閘極420之圖案與氧化物導電體層440之圖案的對位，於基材上之某區域，閘極420與氧化物導電體層440會成為理想的第1位置關係(通道區域442成為原本通道區域之位置關係。參照圖21(a)以符號R7所示區域)。此外，於實施例1之薄膜電晶體400，於某區域閘極420與氧化物導電體層440會成為有別於第1位置關係之第2位置關係(源極/汲極區域444成為通道區域，各探針成為源極/汲極之位置關係。參照圖21(a)以符號R8所示區域)。
於是，測定當閘極420與氧化物導電體層440成為第1位置關係時之電氣特性。此種情況，如圖21(b)所示般，使得各探針接觸於源極/汲極區域444之區域P1以及區域P2。此外，也測定當閘極420與氧化物導電體層440成為第2位置關係時之電氣特性。此種情況，如圖21(c)所示般，使得各探針接觸於源極/汲極區域444之區域P3與區域P4。
(2)薄膜電晶體400之電氣特性
首先，將氧化物導電體層440之端部以1%氫氟酸進行濕式蝕刻，使得下部之閘極420露出，抵貼閘極用探針。之後，如上述般，使得各探針接觸於區域P1與區域P2。再者，使得各探針接觸於區域P3與區域P4。藉此，以半導體參數分析儀(Agilent製)來測定薄膜電晶體400之電氣特性(汲極電流ID 與閘極電壓VG 之間之ID -VG 特性、汲極電流ID 與汲極電壓VD 之間之ID -VD 特性)。
圖22以及圖23係用以說明實施例1之薄膜電晶體400之電氣特性所示之圖。圖22係當閘極420與氧化物導電體層440成為第1位置關係時之圖。此外，圖23係當閘極420與氧化物導電體層440成為第2位置關係時之圖。此外，圖22(a)以及圖23(a)係顯示ID -VG 特性之圖。此外，圖22(b)以及圖23(b)係顯示ID -VD 特性之圖。此外，於測定ID -VG 特性之際，在閘極420與氧化物導電體層440成為第1位置關係之情況，在汲極電壓VD 固定於4.0V之狀態下以-5V～+5V之範圍掃描閘極電壓VG 。另一方面，當閘極420與氧化物導電體層440成為第2位置關係之情況，在汲極電壓VD 固定於2.5V之狀態下以-3V～+3V之範圍掃描閘極電壓VG 。
實施例1之薄膜電晶體400，於閘極420與氧化物導電體層440成為第1位置關係之情況，由圖21(a)以及圖21(b)可知，得到10的3次方程度之ON/OFF比，可確認電晶體之行為。此外，當閘極420與氧化物導電體層440成為第2位置關係之情況，由圖22(a)以及圖22(b)可知，得到10的5次方程度之ON/OFF比，可確認電晶體之行為。
[實施例2]
實施例2係顯示將先驅物層加熱至位於80℃～300℃範圍內之第2溫度來提高先驅物層之塑性變形能力之實施例。
先驅物層之塑性變形能力係利用以下順序來評估。
1.試料之準備
使用旋塗法，於基材上以100nm之層厚塗佈(例如200rpm、25秒)機能性液體材料。之後，將基材置於熱板上以150℃乾燥30秒，來形成100nm之層厚之先驅物層。在基材方面係使用「矽基板表面經氧化而形成SiO2 層之基板」以及「Pt基板」。在機能性液體材料方面係使用「含有金屬烷氧化合物之溶液(三菱材料股份有限公司製，PZT溶膠凝膠溶液)」以及「含有金屬羧酸鹽之溶液(豐島製作所製，PZT溶膠凝膠溶液)」。
2.利用懸臂(cantilever)進行壓入
於SII nanotechnology股份有限公司製之探針顯微鏡「S-IMAGE」裝設美國Anasys Instruments公司之懸臂元件「nano-TA2」而成為奈米熱顯微鏡。此外，該奈米熱顯微鏡之懸臂在各種負重條件、溫度條件(室溫、100℃、200℃、300℃、400℃)、離型處理條件(有離型處理、無離型處理)下，壓入上述先驅物層。然後，對先驅物層之懸臂之壓入狀態以探針顯微鏡之DFM模式來觀察。
3.結果
不論是使用「含有金屬烷氧化合物之溶液(三菱材料股份有限公司製，PZT溶膠凝膠溶液)」所形成之先驅物層以及使用「含有金屬羧酸鹽之溶液(豐島製作所製，PZT溶膠凝膠溶液)」所形成之先驅物層，在任何負重條件下，於室溫以及400℃對於先驅物層並未壓入懸臂。另一方面，於100℃、200℃以及300℃，對於先驅物層會壓入懸臂。
其結果，發現藉由將先驅物層加熱至位於100℃～300℃範圍內之第2溫度，可提高先驅物層之塑性變形能力。
圖24係用以說明先驅物層之塑性變形能力所示之圖。
從圖24可掌握的是，當於基材上塗佈機能性液體材料來形成機能性固體材料之先驅物層之情況，在形成該先驅物層之初期時點，先驅物層過度柔軟、塑性變形能力低，無法實施良好之壓紋加工(參照符號S1)。相對於此，當加熱該先驅物層使其乾燥之情況，由於先驅物層之固化反應進行至某種程度，此外，由於主溶媒被去除，故先驅物層之流動性會變低使得先驅物層成為略適硬度(參照符號S2)。但是，當此先驅物層於室溫進行壓紋加工，則先驅物層會變得過硬，塑性變形能力再次降低(參照符號S3)。是以，將固化反應進行至某種程度之先驅物層再次加熱至位於100℃～300℃範圍內之第2溫度。藉此，降低先驅物層之硬度以再次提高先驅物層之塑性變形能力，可實施良好之壓紋加工(參照符號S4)。
之後，參考上述結果，針對先驅物層以室溫～400℃範圍內之溫度條件在4MPa之壓力下實際施行壓紋加工。其結果，確認了當先驅物層加熱至位於80℃～300℃範圍內之溫度的情況下，能以1MPa～20MP此種相對低壓力而於先驅物層形成既定壓紋構造。
以上，說明了本發明之數個實施形態之機能性元件之製造方法以及薄膜電晶體以及壓電式噴墨頭，惟本發明不限定於此，可在不超脫其要旨之範圍內實施，例如，可採用下述變形。
(1)於上述實施形態6以及7中，在氧化物導電體材料方面係使用了銦錫氧化物(ITO)，惟本發明不限定於此。例如，亦可使用氧化銦(In2 O3 )、摻雜銻之氧化錫(Sb-SnO2 )、氧化鋅(ZnO)、摻雜鋁之氧化鋅(Al-ZnO)、摻雜鎵之氧化鋅(Ga-ZnO)、氧化釕(RuO2 )、氧化銥(IrO2 )、氧化錫(SnO2 )、一氧化錫SnO、摻雜鈮之二氧化鈦(Nb-TiO2 )等氧化物導電體材料。此外，在其他氧化物導電體材料方面，可使用銦鎵鋅複合氧化物(IGZO)、摻雜鎵之氧化銦(In-Ga-O(IGO))、摻雜銦之氧化鋅(In-Zn-O(IZO))等不定形導電性氧化物。此外，在其他氧化物導電體材料方面，可使用鈦酸鍶(SrTiO3 )、摻雜鈮之鈦酸鍶(Nb-SrTiO3 )、鍶鋇複合氧化物(SrBaO2 )、鍶鈣複合氧化物(SrCaO2 )、釕酸鍶(SrRuO3 )、氧化鎳鑭(LaNiO3 )、氧化鈦鑭(LaTiO3 )、氧化銅鑭(LaCuO3 )、氧化鎳釹(NdNiO3 )、氧化鎳釔(YNiO3 )、氧化鑭鈣錳複合氧化物(LCMO)、鉛酸鋇(BaPbO3 )、LSCO(Lax Sr1-x CuO3 )、LSMO(La1-x Srx MnO3 )、YBCO(YBa2 Cu3 O7-x )、LNTO(La(Ni1-x Tix )O3 )、LSTO((La1-x Srx )TiO3 )、STRO(Sr(Ti1-x Rux )O3 )及其他波洛斯凱特型導電性氧化物或是焦綠石型導電性氧化物。
(2)於上述實施形態6以及7中，強介電材料係使用了PZT(Pb(Zrx Ti1-x )O3 )，惟本發明不限定於此。例如，可使用摻雜Nb之PZT、摻雜La之PZT、鈦酸鋇(BaTiO3 )、鈦酸鉛(PbTiO3 )、BTO(Bi4 Ti3 O12 )、BLT(Bi4-x Lax Ti3 O12 )、SBT(SrBi2 Ta2 O9 )、BZN(Bi1.5 Zn1.0 Nb1.5 O7 )或是鉍鐵氧體(BiFeO3 )。
(3)於上述實施形態6以及7中，係使用了由強介電材料所構成之閘極絕緣層，惟本發明不限定於此。例如，亦可使用由順介電材料(例如BZN(Bi1.5 Zn1.0 Nb1.5 O7 )或是BST(BaxSr1-x )Ti3 O12 )所構成之閘極絕緣層。
(4)於上述實施形態6以及7中，閘極所使用之材料係氧化鎳鑭(LaNiO3 )，惟本發明不限定於此。例如，可使用Pt、Au、Ag、Al、Ti、ITO、In2 O3 、Sb-In2 O3 、Nb-TiO2 、ZnO、Al-ZnO、Ga-ZnO、IGZO、RuO2 以及IrO2 以及Nb-STO、SrRuO3 、LaNiO3 、BaPbO3 、LSCO、LSMO、YBCO及其他波洛斯凱特型導電性氧化物。此外，亦可使用焦綠石型導電性氧化物以及不定形導電性氧化物。
(5)於上述實施形態6以及7中，絕緣性基板係使用了於Si基板表面經由SiO2 層以及Ti層而形成有STO(SrTiO3 )層之絕緣性基板、石英玻璃(SiO2 )基板，惟本發明不限定於此。例如，亦可使用SiO2 /Si基板、氧化鋁(Al2 O3 )基板、STO(SrTiO3 )基板或是SRO(SrRuO3 )基板。
(6)上述實施形態6以及7係以薄膜電晶體為例說明了本發明，上述實施形態8係以壓電式噴墨頭為例說明了本發明，惟本發明不限定此。例如，本發明之其他實施形態之機能性元件之製造方法，可適用於製造反射型偏光板及其他各種光學元件(基材上具有金屬氧化物陶瓷層或是金屬層以晶格狀形成之構造者)之際。
(7)於本發明中，機能性固體材料除了上述者尚可舉出High-k材料(HfO2 、Ta2 O5 、ZrO2 、HfSix Oy 、ZrSix Oy 、LaAlO3 、La2 O3 、(Ba1 -x Srx )TiO3 、Al2 O3 、(Bi2 -x Znx )(Zny Nb2-y )O7 、Y2 O3 、GeO2 、Gd2 O3 等)、何士勒系合金(Co、Co-Pt、Co-Fe、Mn-Pt、Ni-Fe、CoFeB等合金、Co-Cr-Fe-Al、Co2 MnAl等)、MRAM用障壁材料((La1-x Srx )MnO3 等氧化物系半金屬等MRAM用電極材料、AlAs、MgO、Al2 O3 等)、多鐵性材料(波洛斯凱特型BiMnO3 、BiFeO3 、YbMnO3 等、石榴石型R3 Fe2 O12 (R=Dy、Ho、Er、Tm、Tb、Lu)、Y3 Al5 O12 、Gd3 Ga5 O12 、SGGG(Gd2.7 Ca0.3 )(Ga4.0 Mg0.32 Zr0.65 Ca0.03 )O12 等)、PRAM材料(Gex Te1-x 、Ge2 Sb2 Te5 等硫族系、Sb-X合金(X=Ge、Ga、In、Se、Te)等)以及光觸媒用金紅石型二氧化鈦(TiO2 )。
[實施形態9]
於實施形態9，係使用具備強介電材料層作為絕緣層之電晶體來說明本實施形態之強介電材料層之製造方法。
圖25係用以說明實施形態9之電晶體12A之製造方法所示之圖。圖25(a)～圖25(h)係各製程圖。
圖26係用以說明壓紋加工裝置700A所示之圖。此外，圖26中，符號710A係下模具，符號712A係隔熱板，符號714A係加熱器，符號716A係載置部，符號718A係吸引部，符號720A係上模具，符號722A係加熱器，符號724A係固定部，符號M1A係凹凸模具。
圖27係用以說明凹凸模具M1A所示之圖。圖27(a)係凹凸模具M1A之俯視圖，圖27(b)係凹凸模具M1A之截面圖。
如圖25所示般，依序實施以下所示「基材準備製程」、「強介電材料層形成製程」、「上電極形成製程」、以及「下電極露出製程」來製造實施例3之電晶體10A。
(1)基材準備製程
準備基材20A，其乃於表面形成有SiO2 層之Si基板所構成之絕緣性基板22A上形成了由「Ti(10nm)以及Pt(40nm)之堆疊膜」所構成之下電極24A者(參照圖25(a)。田中貴金屬製)。基材之平面尺寸為20mm×20mm。
(2)強介電材料層形成製程
以熱處理來準備成為強介電材料層(PZT層)之溶膠凝膠溶液(三菱材料股份有限公司製/8重量%之金屬烷氧化合物類)(溶膠凝膠溶液準備製程)。
其次，使得「於基材20A之下電極24A上，使用旋塗法來塗佈上述機能性液體材料(例如2500rpm、25秒)。之後，將基材20A置於熱板上以150℃乾燥5分鐘之操作」反覆進行3次，以形成強介電材料(PZT)之先驅物層30a(層厚300nm)(強介電材料先驅物層形成製程～乾燥製程，參照圖25(b))。
其次，使用以中央部成為凸部之方式所形成之凹凸模具M1A(高低差500μm)來對先驅物層30a施行壓紋加工(壓紋製程，參照圖25(c)～圖25(e))。壓紋加工係使用圖26所示壓紋加工裝置700A(東芝機械製，壓紋加工裝置ST50)。此外，凹凸模具M1A係使用圖27所示凹凸模具M1A。此外，凹凸模具M1A如圖27所示般，於20mm×20mm之正方形狀中央部具有10mm×10mm之凸部(高度500μm)。施行壓紋加工時之壓力定為最大5MPa。藉此，形成僅於中央部之10mm×10mm區域經壓紋之先驅物層30b。此時，於上述製程中，在先驅物層30a加熱至225℃之狀態下，且使用被加熱至225℃之凹凸模具M1A來施行壓紋加工。
之後，將先驅物層30b載置於表面溫度為400℃之熱板上10分鐘後，使用RTA裝置於第3溫度之650℃熱處理30分鐘，藉此，強介電材料層(PZT層)30得以完成(強介電材料層形成製程，參照圖25(f))。以下，將被施行過壓紋加工之部分的強介電材料層稱為實施形態9之強介電材料層32A，將未被施行壓紋加工之部分的強介電材料層稱為比較例之強介電材料層34A。
(3)上電極形成製程
分別於強介電材料層(PZT層)30之中央部(強介電材料層32A)以及周邊部(強介電材料層34A)形成由金所構成之上電極42A、44A(分別為直徑400μm)。
(4)下電極露出製程
使用1%氫氟酸將強介電材料層(PZT層)30之周邊部(強介電材料層34A)之一部份去除，使得下電極24A露出。
經過以上製程，實施形態9之電晶體12A以及比較例之電晶體14A得以完成(參照後述圖28(a))。此時，實施形態9之強介電材料層32A(強介電材料層30A之中央部)的厚度為170nm，比較例之強介電材料層34A(強介電材料層30A之周邊部)的厚度為180nm。
2.電氣特性之測定
圖28係顯示測定實施形態9之電晶體12A以及比較例之電晶體14A之電氣特性模樣之圖。圖28(a)係顯示測定實施形態9之電晶體12A之電氣特性模樣之圖。此外，圖28(b)係顯示測定比較例之電晶體14A之電氣特性模樣之圖。
圖29係顯示實施形態9之電晶體12A以及比較例之電晶體14A之電氣特性(殘存極化特性)之圖。圖30係顯示實施形態9之電晶體12A以及比較例之電晶體14A之電氣特性(殘存極化之疲勞特性)之圖。圖31係顯示實施形態9之電晶體12A以及比較例之電晶體14A之電氣特性(漏電流特性)之圖。
電氣特性之測定，如圖28所示般，係使用實施形態9之電晶體12A以及比較例之電晶體14A來進行。殘存極化特性以及殘存極化之疲勞特性係藉由強介電體特性評估系統(股份有限公司東陽技術製，FCE)來進行。此外，漏洩特性係藉由半導體參數分析儀(Agilent technology股份有限公司製，4155C)來進行。此外，殘存極化之疲勞特性之測定係以500MHz、±8V之條件來進行。
其結果，從圖29可知，相對於比較例之電晶體14A之殘存極化為36μC/cm2 ，實施形態9之電晶體12A之殘存極化為48μC/cm2 。從而，可知實施形態9之強介電材料層32A具有較優異之殘存極化特性。
此外，從圖30可知，比較例之電晶體14A之殘存極化成為初期之80%之值的循環數，當為正之時係4×107 循環，當為負之時係4×107 循環，相對於此，實施形態9之電晶體12A之殘存極化成為初期之80%之循環數，當為正之時係4×108 循環，當為負之時係2×109 循環以上。從而，可知實施形態9之強介電材料層32A具有較優異之殘存極化之疲勞特性。
此外，如圖31所示般，實施形態9之電晶體12A之漏電流相較於比較例之電晶體14A之漏電流低10的0.5次方～3次方，可知實施形態9之強介電材料層32A具有較優異之低漏電流特性。此外，實施形態9之電晶體12A，在0V～20V之範圍並未見到於比較例之電晶體14A所觀測到之絕緣破壞現象(約17V)。從而，可知實施形態9之強介電材料層32A具有較優異之絕緣特性。
此外，實施形態9之電晶體12A以及比較例之電晶體14A係以同樣之條件分別製作複數個試料，圖29之殘存極化特性之測定與圖30之殘存極化之疲勞特性之測定係使用其他試料來進行。因此，殘存極化特性之絕對值會有若干不同。
3.強介電材料層表面狀態之觀測
圖32係顯示實施形態9之強介電材料層32A以及比較例之強介電材料層34A表面狀態之圖。圖32(a)係顯示實施形態9之強介電材料層32A表面狀態之圖，圖32(b)係顯示比較例之強介電材料層34A表面狀態之圖。
表面狀態之觀測係以掃描型探針顯微鏡(SII nanotechnology股份有限公司製，S-image)來進行。具結果，從圖32可知，於實施形態9之強介電材料層32A，結晶粒之大小為50nm～400nm，於比較例之強介電材料層34A，結晶粒之大小為30nm～200nm。從而，可知實施形態9之強介電材料層32A之結晶粒變得更大。
4.利用X射線繞射之結晶性評估
圖33係顯示實施形態9之強介電材料層32A以及比較例之強介電材料層34A之X射線繞射結果之圖。於圖33，實線係顯示實施形態9之強介電材料層32A之X射線繞射結果，虛線係顯示比較例之強介電材料層34A之X射線繞射結果。
以X射線繞射所進行之結晶性評估係利用X射線繞射裝置(馬克科學公司製，M18XHF)來進行。其結果，若以PZT(111)(2θ=39°)之波峰來比較，則實施形態9之強介電材料層32A相較於比較例之強介電材料層34A在波峰強度成為1.5倍程度。從而，可知實施形態9之強介電材料層32A具有較高結晶性。
5.考察
圖34係用以說明實施形態9之強介電材料層32A以及比較例之強介電材料層34A之漏電流差異所示之圖。
從上述「3.強介電材料層表面狀態之觀測」以及「4.利用X射線繞射之結晶性評估」可知，由於實施形態9之強介電材料層32A相較於比較例之強介電材料層34A在結晶粒更大，故推測晶界少。再者，由於實施形態9之強介電材料層32A具有高結晶性，故推測相較於比較例之強介電材料層34A在穿洩(leak pass)變少。據此，推測漏電流程度變低(參照圖34)。
[實施例3～4]
實施例3係從增加殘存極化之觀點來闡明在第1溫度(但為強介電材料層之製造用)與第2溫度(但為強介電材料層之製造用)應該採用何種溫度範圍之實施例。實施例4係從降低漏電流之觀點來闡明第1溫度(但為強介電材料層之製造用)與第2溫度(但為強介電材料層之製造用)應該採用何種溫度範圍之實施例。實施例3以及4係在對第1溫度(但為強介電材料層之製造用)以及第2溫度(但為強介電材料層之製造用)做各種溫度變化之條件下，利用與實施形態9之電晶體之製造方法之情況為同樣之方法來製作電晶體，而測定所得電晶體(強介電材料層)之殘存極化以及漏電流。
圖35係顯示殘存極化與第1溫度(但為強介電材料層之製造用)、第2溫度(但為強介電材料層之製造用)之關係表。圖35中，當「從施行過壓紋加工之先驅物層所製造之強介電材料層之殘存極化」大於「從未施行壓紋加工之先驅物層所製造之強介電材料層之殘存極化」之時賦予「○(Good)」。此外，當「從施行過壓紋加工之先驅物層所製造之強介電材料層之殘存極化」與「從未施行壓紋加工之先驅物層所製造之強介電材料層之殘存極化」大致相同之時賦予「△(Not bad)」。再者，當「從施行過壓紋加工之先驅物層所製造之強介電材料層之殘存極化」小於「從未施行壓紋加工之先驅物層所製造之強介電材料層之殘存極化」之時賦予「×(Bad)」。此外，未進行實驗之情況則保持空白欄。
其結果，於實施例3，從圖35可知，若將第1溫度(但為強介電材料層之製造用)設定於120℃～250℃範圍內，且使得第2溫度(但為強介電材料層之製造用)高於第1溫度(但為強介電材料層之製造用)並落於150℃～300℃範圍內(更佳為200℃～300℃)，可增加強介電材料層之殘存極化。
圖36係顯示漏電流之第1溫度(但為強介電材料層之製造用)與第2溫度(但為強介電材料層之製造用)之關係表。圖36中，當「從施行過壓紋加工之先驅物層所製造之強介電材料層之漏電流」低於「從未施行壓紋加工之先驅物層所製造之強介電材料層之漏電流」之時賦予「○(Good)」，當「從施行過壓紋加工之先驅物層所製造之強介電材料層之漏電流」與「從未施行壓紋加工之先驅物層所製造之強介電材料層之漏電流」大致相同之時賦予「△(Not bad)」，當「從施行過壓紋加工之先驅物層所製造之強介電材料層之漏電流」小於「從未施行壓紋加工之先驅物層所製造之強介電材料層之漏電流」之時賦予「×(Bad)」。此外，未進行實驗之情況下係保留空白欄。
其結果，於實施例4，從圖36可知，若將第1溫度(但為強介電材料層之製造用)設定在120℃～200℃範圍內，且第2溫度(但為強介電材料層之製造用)高於第1溫度(但為強介電材料層之製造用)並落在175℃～300℃範圍內(更佳為200℃～300℃)，可降低強介電材料層之漏電流。
圖37係用以說明先驅物層之塑性變形能力所示之圖。
從圖37可掌握得知，當於基材上塗佈溶膠凝膠溶液來形成強介電材料層之先驅物層之情況，在形成該先驅物層之初期時點，先驅物層過度柔軟、塑性變形能力低，無法實施良好之壓紋加工(參照符號S1)。相對於此，當加熱該先驅物層使其乾燥之情況，由於先驅物層之固化反應進行至某種程度，此外，由於主溶媒被去除，故先驅物層之流動性變低，先驅物層成為略適硬度(參照符號S2)。但是，若將此先驅物層以室溫進行壓紋加工，則先驅物層回到室溫之時點，先驅物層會變得過硬，塑性變形能力再次降低(參照符號S3)。是以，將固化反應進行至某種程度狀態下之先驅物層以位於上述溫度範圍之第2溫度(但為強介電材料層之製造用)再次加熱。藉由此處理，由於可使得先驅物層充分軟化來再次提高先驅物層之塑性變形能力，故可實施良好之壓紋加工(參照符號S4)。此時，由圖37可知，第2溫度(但為強介電材料層之製造用)過低(參照符號A1)或是第2溫度(但為強介電材料層之製造用)過高(參照符號A3)均難以實施良好之壓紋加工。另一方面，當第2溫度(但為強介電材料層之製造用)位於上述溫度範圍之情況(參照符號A2)，可實施良好之壓紋加工，可得到所希望之電氣特性改善效果(例如高殘存極化特性、低漏電流特性)。
之後，參考上述結果，將先驅物層以位於室溫～400℃範圍內之各種溫度條件來對先驅物層以各種壓力實際地施行壓紋加工。其結果，確認了當先驅物層加熱至上述溫度範圍內之情況，能以1MPa～20MPa此種相對低壓力來於先驅物層形成既定壓紋構造，獲得電氣特性改善效果。
[實施形態10]
1.實施形態10之薄膜電晶體100A
圖38係用以說明實施形態10之薄膜電晶體100A所示之圖。圖38(a)係薄膜電晶體100A之俯視圖。此外，圖38(b)係圖38(a)之A1-A1截面圖。此外，圖38(c)係圖38(a)之A2-A2截面圖。
實施形態10之薄膜電晶體100A，如圖38(a)以及圖38(b)所示般，具備有：氧化物導電體層140A，包含有源極區域144A、汲極區域146A以及通道區域142A；閘極120A，係控制通道區域142A之導通狀態；以及閘極絕緣層130A，係形成於閘極120A與通道區域142A之間，由強介電材料所構成者。通道區域142A之層厚係較源極區域144A之層厚以及汲極區域146A之層厚為薄。通道區域142A之層厚較佳為源極區域144A之層厚以及汲極區域146A之層厚的1/2以下。閘極120A如圖38(a)以及圖38(c)所示般係和經由貫通孔150A而露出於外部之閘極墊122A連接著。
實施形態10之薄膜電晶體100A，其閘極絕緣層130A係使用本實施形態之強介電材料層之製造方法所形成者。
於實施形態10之薄膜電晶體100A，通道區域142A之層厚較源極區域144A之層厚以及汲極區域146A之層厚為薄之氧化物導電體層140A係使用本實施形態之壓紋加工技術所形成者。
於實施形態10之薄膜電晶體100A，氧化物導電體層140A、閘極120A、以及閘極絕緣層130A皆使用液體材料所形成者。
於實施形態10之薄膜電晶體100A，氧化物導電體層140A、閘極120A、以及閘極絕緣層130A皆係未採用真空程序而形成者。
於實施形態10之薄膜電晶體100A，氧化物導電體層140A、閘極120A、以及閘極絕緣層130A皆係由氧化物材料所構成者。
於實施形態10之薄膜電晶體100A，氧化物導電體層140A、閘極120A、以及閘極絕緣層130A皆具有波洛斯凱特構造。
於實施形態10之薄膜電晶體100A，通道區域142A之載體濃度以及層厚係設定為當對閘極120A施加斷開之控制電壓時，通道區域142A會空乏化之值。具體而言，通道區域142A之載體濃度係位於1×1015 cm-3 ～1×1021 cm-3 範圍內。此外，通道區域142A之層厚係位於5nm～100nm範圍內。
此外，於實施形態10之薄膜電晶體100A，源極區域144A以及汲極區域146A之層厚係位於50nm～1000nm範圍內。
氧化物導電體層140A係由例如銦錫氧化物(ITO)所構成。此外，閘極絕緣層130A係由例如PZT(Pb(Zrx Ti1-x )O3 )所構成。此外，閘極120A係由例如氧化鎳鑭(LNO(LaNiO3 ))所構成。此外，作為固體基板之絕緣性基板110A係例如於Si基板表面經由SiO2 層以及Ti層而形成有STO(SrTiO)層之絕緣性基板所構成。
2.實施形態10之薄膜電晶體之製造方法
實施形態10之薄膜電晶體100A可藉由以下所示薄膜電晶體之製造方法(實施形態9之薄膜電晶體之製造方法)來製造。以下，依照製程順序來說明本實施形態之薄膜電晶體100A之製造方法。
圖39～圖41係用以說明實施形態10之薄膜電晶體之製造方法所示之圖。圖39(a)～圖39(e)、圖40(a)～圖40(e)、以及圖41(a)～圖41(e)係各製程圖。此外，於各製程圖中，左側所示之圖為對應於圖38(b)之圖，右側所示之圖為對應於圖38(c)之圖。
(1)閘極120A之形成
首先，以熱處理來準備由金屬氧化物陶瓷(氧化鎳鑭)所構成之成為機能性固體材料之機能性液體材料。具體而言，準備含有硝酸鑭(六水和物)以及醋酸鎳(四水和物)之溶液(溶媒：2-甲氧基乙醇)作為金屬鹽。
其次，如圖39(a)以及圖39(b)所示般，於絕緣性基板110A之一表面使用旋塗法來塗佈機能性液體材料(例如500rpm、25秒)。之後，將絕緣性基板110A置於熱板上以80℃乾燥1分鐘，來形成機能性固體材料(氧化鎳鑭)之先驅物層120’(層厚300nm)。
其次，如圖39(c)以及圖39(d)所示般，使用以對應於閘極120A以及閘極墊122A之區域成為凹部之方式所形成之凹凸模具M2A(高低差300nm)，以150℃對先驅物層120’施行壓紋加工。藉由此壓紋加工，於先驅物層120’形成壓紋構造(凸部之層厚300nm、凹部之層厚50nm)。此外，此時施行壓紋加工時之壓力為5MPa。藉此，由於對因在120℃～200℃範圍內之第2溫度(但為強介電材料層之製造用)加熱而獲得有高塑性變形能力之先驅物層施行壓紋加工，故能以高精度來形成所希望之壓紋構造。
其次，全面蝕刻先驅物層120’，以從對應於閘極120A之區域以外之區域將先驅物層完全去除(全面蝕刻製程)。全面蝕刻製程係使用未採真空程序之濕式蝕刻技術來進行。
之後，使用RTA裝置將先驅物層120’於第3溫度之650℃熱處理10分鐘。藉由此熱處理，如圖39(e)所示般，從先驅物層120’形成由機能性固體材料層(氧化鎳鑭)所構成之閘極120A以及閘極墊122A。
(2)閘極絕緣層130A之形成
首先，以熱處理來準備由金屬氧化物陶瓷(PZT)所構成之成為機能性固體材料之機能性液體材料。具體而言，機能性液體材料係準備含有金屬烷氧化合物之溶液(三菱材料股份有限公司製，溶膠凝膠溶液)(溶膠凝膠溶液準備製程)。
其次，使得「於絕緣性基板110A之一表面上，使用旋塗法塗佈上述機能性液體材料(例如2500rpm、25秒)，之後，將絕緣性基板110A置於熱板上以150℃乾燥5分鐘之操作」反覆進行3次，而如圖40(a)所示般，形成機能性固體材料(PZT)之先驅物層130A’(層厚300nm)(強介電材料先驅物層形成製程～乾燥製程)。
其次，如圖40(b)以及圖40(c)所示般，使用以對應於貫通孔150A之區域成為凸部之方式所形成之凹凸模具M3A(高低差300nm)，於225℃對先驅物層130A’施行壓紋加工，以於先驅物層130A’形成對應於貫通孔150A之壓紋構造(壓紋製程)。施行壓紋加工時之壓力為5MPa。藉此，由於對因於150℃加熱而獲得有高塑性變形能力之先驅物層以225℃施行壓紋加工，而可得到所希望之電氣特性改善效果(例如高殘存極化特性、低漏電流特性)。
之後，使用RTA裝置將先驅物層130A’於第3溫度之650℃熱處理10分鐘。藉由此熱處理，如圖40(d)所示般，形成由機能性固體材料層(PZT)所構成之閘極絕緣層130A(強介電材料層形成製程)。
(3)氧化物導電體層140A之形成
首先，以熱處理來準備由金屬氧化物陶瓷(ITO)所構成之成為機能性固體材料之機能性液體材料。具體而言，機能性液體材料係準備含有金屬有機酸鹽之一之含有金屬羧酸鹽之溶液(股份有限公司高純度化學研究所製之機能性液體材料(商品名：ITO-05C)，原液：稀釋液=1：1.5)。此外，於該機能性液體材料中係添加有完成時通道區域142A之載體濃度落在1×1015 cm-3 ～1×1021 cm-3 範圍內之濃度的雜質。
其次，如圖40(e)所示般，於絕緣性基板110A之一表面上，使用旋塗法塗佈上述機能性液體材料(例如2000rpm、25秒)，之後，將絕緣性基板110A置於熱板上以150℃乾燥3分鐘，形成機能性固體材料(ITO)之先驅物層140A’(層厚300nm)。
其次，如圖41(a)～圖41(c)所示般，使用以對應於通道區域142A之區域相較於對應於源極區域144A之區域以及對應於汲極區域146A之區域成為凸部之方式所形成之凹凸模具M4A(高低差350nm)，對先驅物層140A’施行壓紋加工，於先驅物層140A’形成壓紋構造(凸部之層厚350nm、凹部之層厚100nm)。藉此，先驅物層140A’當中之成為通道區域142A之部分之層厚較其他部分來得薄。
此時，於上述製程中，在先驅物層140A’加熱至150℃之狀態下，且使用加熱至150℃之模具施行壓紋加工。此種情況，施行壓紋加工時之壓力為4MPa程度。
此外，凹凸模具M4A具有以分離元件區域160A以及對應於貫通孔150A之區域比對應於通道區域142A之區域更凸之構造，於絕緣性基板110A之一表面施行全面性濕式蝕刻，可將成為通道區域142A之部分設定在既定厚度下從分離元件區域160A以及對應於貫通孔150A之區域將先驅物層140A’完全去除(參照圖41(d))。凹凸模具M4A亦可具有對應於分離元件區域之區域部分前端變細之形狀。
最後，對先驅物層140A’施行熱處理(於熱板上以400℃、10分鐘之條件進行先驅物層140A’之燒製，之後，使用RTA裝置以650℃、30分(前半15分鐘為氧環境氣氛，後半15分鐘為氮環境氣氛)之條件來加熱先驅物層140A’)，以形成包含源極區域144A、汲極區域146A以及通道區域142A之氧化物導電體層140A。其結果，可製造具有圖41(e)所示底部閘極構造之實施形態10之薄膜電晶體100A。
3.實施形態10之薄膜電晶體100A之效果
依據實施形態10之薄膜電晶體100A，由於所具備之閘極絕緣層(將先驅物層於120℃～250℃範圍內之第1溫度(但為強介電材料層之製造用)乾燥，且在先驅物層處在受高於第1溫度(但為強介電材料層之製造用)並位於150℃～300℃範圍內之第2溫度(但為強介電材料層之製造用)加熱之狀態下來對先驅物層施行壓紋加工所形成者)係具有「優異電氣特性(例如高殘存極化特性、低漏電流特性等)，故相較於習知之薄膜電晶體成為優異之薄膜電晶體。
此外，依據實施形態10之薄膜電晶體100A，由於僅需形成通道區域之層厚比源極區域之層厚以及汲極區域之層厚為薄之氧化物導電體層即可製造薄膜電晶體，故無須如習知之薄膜電晶體900之情況般使得通道區域與源極區域以及汲極區域以互異材料來形成，上述優異之薄膜電晶體能使用相較於以往大幅減少之原材料以及製造能量且相較於以往以簡短製程來製造。
此外，依據實施形態10之薄膜電晶體100A，由於構成通道區域142A之材料係使用氧化物導電性材料故可提高載體濃度，此外，由於構成閘極絕緣層130A之材料係使用強介電材料，故能以低驅動電壓來高速進行切換，其結果，與習知之薄膜電晶體900之情況同樣，能以低驅動電壓來高速控制大電流。
此外，依據實施形態10之薄膜電晶體100A，由於僅需形成通道區域142A之層厚比源極區域144A之層厚以及汲極區域146A之層厚為薄之氧化物導電體層140A即可製造薄膜電晶體，故無須如習知之薄膜電晶體900之情況般使得通道區域與源極區域以及汲極區域以互異材料來形成，上述優異之薄膜電晶體能使用相較於以往大幅減少之原材料以及製造能量且相較於以往以簡短製程來製造。
此外，依據實施形態10之薄膜電晶體100A，由於氧化物導電體層、閘極以及閘極絕緣層皆使用機能性液體材料來形成，故可使用壓紋加工技術來製造薄膜電晶體，上述優異之薄膜電晶體能使用相較於以往大幅減少之原材料以及製造能量且相較於以往以簡短製程來製造。
此外，依據實施形態10之薄膜電晶體100A，氧化物導電體層、閘極以及閘極絕緣層皆係未使用真空程序而形成者。亦即，由於可在不使用真空程序之前提下製造薄膜電晶體，故上述優異之薄膜電晶體能使用相較於以往大幅減少之製造能量且相較於以往以簡短製程來製造。
此外，依據實施形態10之薄膜電晶體100A，由於閘極以及閘極絕緣層皆具有波洛斯凱特構造，故於閘極與閘極絕緣層之界面的晶格缺陷變少，可製造高品質之薄膜電晶體。
此外，依據實施形態10之薄膜電晶體100A，由於通道區域142A之載體濃度以及層厚係設定為當對閘極120A施加斷開之控制電壓之時，通道區域142A會空乏化之值，故即便提高了氧化物導電體層之載體濃度，仍可充分降低斷開時所流通之電流量，可一邊維持必要的開/關電流比，一邊以低驅動電壓來控制大電流。於此情況下，當薄膜電晶體為加強型電晶體之情況，由於對閘極施加0V之控制電壓時薄膜電晶體成為斷態，故只要設定為此時通道區域全體呈現空乏化之值即可，當薄膜電晶體為低壓型電晶體之情況，由於對閘極施加負的控制電壓時薄膜電晶體成為斷態，故只要設定為此時通道區域全體呈現空乏化之值即可。
此外，依據實施形態10之薄膜電晶體100A，由於通道區域142A之載體濃度係位於1×1015 cm-3 ～1×1021 cm-3 範圍內，通道區域142A之層厚係位於5nm～100nm範圍內，故可一邊維持必要的開/關電流比，一邊以低驅動電壓來控制大電流。
[實施形態11]
1.實施形態11之薄膜電晶體200A
圖10係用以說明實施形態11之薄膜電晶體200A所示之圖。圖10(a)係薄膜電晶體200A之俯視圖。此外，圖10(b)係圖10(a)之A1-A1截面圖。此外，圖10(c)係圖10(a)之A2-A2截面圖。
此處，實施形態11之薄膜電晶體200A，在具有頂部閘極構造這點係有別於實施形態10之薄膜電晶體100A之情況，但所具備之閘極絕緣層(乃將先驅物層以120℃～250℃範圍內之第1溫度(但為強介電材料層之製造用)乾燥，並在先驅物層被加熱至高於第1溫度(但為強介電材料層之製造用)且位於150℃～300℃範圍內之第2溫度(但為強介電材料層之製造用)之狀態下對先驅物層施行壓紋加工所形成者)亦具有「優異電氣特性(例如高殘存極化特性、低漏電流特性等)」。是以，與實施形態10之薄膜電晶體100A之情況同樣，相較於習知之薄膜電晶體成為優異之薄膜電晶體。
實施形態11之薄膜電晶體200A之製造方法，除了後述一部份製程，係進行和上述實施形態7同樣的處理。從而，省略與實施形態7重複之說明。
圖11以及圖12係用以說明實施形態11之薄膜電晶體200A之製造方法所示之圖。圖11(a)～圖11(f)以及圖12(a)～圖12(e)係各製程圖。
有別於實施形態7之點係閘極絕緣層230A之形成製程。具體而言，首先，以熱處理來準備由金屬氧化物陶瓷(PZT)所構成之成為機能性固體材料之機能性液體材料(在本實施形態為溶膠凝膠溶液準備製程)。於本實施形態，機能性液體材料係準備含有金屬烷氧化合物之溶液(三菱材料股份有限公司製，溶膠凝膠溶液)。
其次，使得「於絕緣性基板210之一表面上，使用旋塗法塗佈上述機能性液體材料(例如2500rpm、25秒)，之後，將絕緣性基板210置於熱板上以150℃乾燥5分鐘之操作」反覆進行3次，以形成機能性固體材料(PZT)之先驅物層230A’(層厚300nm)(強介電材料先驅物層形成製程～乾燥製程)。
其次，如圖11(e)所示般，使用以對應於貫通孔250之區域成為凸部之方式所形成之凹凸模具M6(高低差300nm)，於225℃對先驅物層230A’施行壓紋加工。藉由此壓紋加工，於先驅物層230A’形成對應於貫通孔250之壓紋構造(壓紋製程)。此外，此時之施行壓紋加工時之壓力為5MPa。藉此，由於對因於225℃加熱而獲得有高塑性變形能力之先驅物層施行壓紋加工，故可得到所希望之電氣特性改善效果。
之後，使用RTA裝置將先驅物層230A’於第3溫度之650℃熱處理10分鐘。藉由此熱處理，如圖11(f)所示般，形成由機能性固體材料層(PZT)所構成之閘極絕緣層230A(強介電材料層形成製程)。
經過之後之製程，最後可製造具有圖12(e)所示頂部閘極構造之實施形態11之薄膜電晶體200A。
[實施形態12]
圖13係用以說明實施形態12之壓電式噴墨頭300A所示之圖。圖13(a)係壓電式噴墨頭300A之截面圖。此外，圖13(b)以及圖13(c)係壓電式噴墨頭300A噴出墨水時之模樣之圖。
1.實施形態12之壓電式噴墨頭300A之構成
實施形態12之壓電式噴墨頭300A，如圖13(a)所示般，具備有：腔構件340；振動板350，係裝設於空腔構件340之一側，形成有壓電體元件320A；噴嘴平板330，係裝設於空腔構件340之另一側，形成有噴嘴孔332；以及墨水室360，係由空腔構件340、振動板350、以及噴嘴平板330所區劃而成者。於振動板350設有墨水供給口352，其連通於墨水室360用以對墨水室360供給墨水。
依據實施形態12之壓電式噴墨頭300A，首先，如圖13(b)以及圖13(c)所示般，藉由對壓電體元件320A施加適宜之電壓，使得振動板350暫時性朝上方撓曲而自未圖示之儲槽將墨水供給至墨水室360。之後，將振動板350朝下方撓曲，以經由噴嘴孔332從墨水室360噴出墨水滴i。藉此，可對被印刷物進行鮮明之印刷。
2.實施形態12之壓電式噴墨頭之製造方法
本實施形態之壓電式噴墨頭300A之製造方法除了後述一部份加熱處理條件，係進行與上述實施形態8相同處理。從而，省略與實施形態8重複之說明。此外，本實施形態之壓電式噴墨頭300A，壓電體元件320A(第1電極層322、壓電體層324A以及第2電極層326)以及空腔構件340皆係使用壓紋加工技術所形成。
圖14～圖16係用以說明實施形態12之壓電式噴墨頭300A之製造方法所示之圖。圖14(a)～圖14(f)、圖15(a)～圖15(d)、以及圖16(a)～圖16(e)係各製程圖。
與實施形態8不同之處之一，在於乾燥製程之第1溫度(但為強介電材料層之製造用)及其處理方法。具體而言，如圖14(d)所示般，使得「於仿真基板310之一表面上，使用旋塗法塗佈上述機能性液體材料，之後，將仿真基板310置於熱板上以150℃乾燥5分鐘之操作」反覆進行複數次。藉此，形成機能性固體材料(PZT)之先驅物層324A’(例如層厚1μm～10μm)(強介電材料先驅物層形成製程～乾燥製程)。此外，本實施形態之乾燥製程中係以120℃～250℃範圍內之第1溫度(但為強介電材料層之製造用)進行乾燥，此從所具備之壓電體層具有後述「優異電氣特性(例如高殘存極化特性、低漏電流特性等)」之觀點為所喜好者。
另一與實施形態8不同之處在於壓紋製程之第2溫度(但為強介電材料層之製造用)。具體而言，於本實施形態，在先驅物層324A’加熱至225℃之狀態下，且使用加熱至225℃之模具來施行壓紋加工。此外，此時施行壓紋加工時之壓力為4MPa程度。此外，本實施形態之壓紋製程中，將先驅物層324A’加熱至高於第1溫度(但為強介電材料層之製造用)且為150℃～300℃範圍內之第2溫度(但為強介電材料層之製造用)之狀態下對先驅物層324A’施行壓紋加工，從所具備之壓電體層具有後述「優異電氣特性(例如高殘存極化特性、低漏電流特性等)」之觀點而言為所喜好者。
3.實施形態12之壓電式噴墨頭300A之效果
實施形態12之壓電式噴墨頭300A所具備之壓電體層(在將先驅物層324A’加熱至高於第1溫度(但為強介電材料層之製造用)且位於150℃～300℃範圍內之第2溫度(但為強介電材料層之製造用)之狀態下對先驅物層324A’施行壓紋加工所形成者)具有「優異電氣特性(例如高殘存極化特性、低漏電流特性等)」。從而，實施形態12之壓電式噴墨頭300A相較於習知之壓電式噴墨頭成為優異之壓電式噴墨頭。
此外，依據實施形態12之壓電式噴墨頭300A，第1電極層322、壓電體層324A、第1電極層326以及空腔構件340皆使用液體材料所形成者。從而，由於可使用壓紋加工技術來製造壓電式噴墨頭，故上述優異之壓電式噴墨頭能使用相較於以往大幅減少之原材料以及製造能量來製造。
此外，依據實施形態12之壓電式噴墨頭300A，第1電極層322、壓電體層324A、第1電極層326以及空腔構件340皆係未採用真空程序而形成者。從而，上述優異之壓電式噴墨頭能使用相較於以往大幅減少之製造能量且相較於以往以簡短製程來製造。
以上，基於上述實施形態說明了本實施形態之強介電材料層之製造方法、薄膜電晶體以及壓電式噴墨頭，惟本發明不限定於此，可在不脫離其要旨之範圍內來實施，例如，可做如下變形。
(1)於上述實施形態9～12中，在強介電材料方面係使用了PZT(Pb(Zrx Ti1-x )O3 )，惟本發明不限定於此。例如，可使用摻雜Nb之PZT、摻雜La之PZT、鈦酸鋇(BaTiO3 )、鈦酸鉛(PbTiO3 )、BTO(Bi4 Ti3 O12 )、BLT(Bi4-x Lax Ti3 O12 )、SBT(SrBi2 Ta2 O9 )、BZN(Bi1.5 Zn1.0 Nb1.5 O7 )或是鉍鐵氧體(BiFeO3 )。
(2)上述實施形態9～12之強介電材料層之製造方法中，雖對平板狀基材使用模具朝垂直方向壓紋之壓紋加工裝置700A來對強介電材料層施行壓紋加工，惟本發明不限定於此。例如，亦可使用於輥表面裝設模具而一邊使得該輥旋轉、一邊對平板狀基材進行壓紋之壓紋加工裝置，或是使用於輥表面裝設基材而對於平面上之模具一邊使得該輥旋轉、一邊對基材進行壓紋之壓紋加工裝置，來對強介電材料層施行壓紋加工。當於輥表面裝設模具之情況，亦可取代將模具裝設於輥表面而改以於輥表面本身形成模具。
(3)於上述實施形態10以及11，氧化物導電體材料係使用了銦錫氧化物(ITO)，惟本發明不限定於此。例如，可使用氧化銦(In2 O3 )、摻雜銻之氧化錫(Sb-SnO2 )、氧化鋅(ZnO)、摻雜鋁之氧化鋅(Al-ZnO)、摻雜鎵之氧化鋅(Ga-ZnO)、氧化釕(RuO2 )、氧化銥(IrO2 )、氧化錫(SnO2 )、一氧化錫SnO、摻雜鈮之二氧化鈦(Nb-TiO2 )等氧化物導電體材料。此外，作為其他氧化物導電體材料，可使用銦鎵鋅複合氧化物(IGZO)、摻雜鎵之氧化銦(In-Ga-O(IGO))、摻雜銦之氧化鋅(In-Zn-O(IZO))等不定形導電性氧化物。此外，作為其他氧化物導電體材料，可使用鈦酸鍶(SrTiO3 )、摻雜鈮之鈦酸鍶(Nb-SrTiO3 )、鍶鋇複合氧化物(SrBaO2 )、鍶鈣複合氧化物(SrCaO2 )、釕酸鍶(SrRuO3 )、氧化鎳鑭(LaNiO3 )、氧化鈦鑭(LaTiO3 )、氧化銅鑭(LaCuO3 )、氧化鎳釹(NdNiO3 )、氧化鎳釔(YNiO3 )、氧化鑭鈣錳複合氧化物(LCMO)、鉛酸鋇(BaPbO3 )、LSCO(Lax Sr1-x CuO3 )、LSMO(La1-x Srx MnO3 )、YBCO(YBa2 Cu3 O7-x )、LNTO(La(Ni1-x Tix )O3 )、LSTO((La1-x Srx )TiO3 )、STRO(Sr(Ti1-x Rux )O3 )及其他波洛斯凱特型導電性氧化物、或是焦綠石型導電性氧化物。
(4)於上述實施形態10以及11，於閘極所使用之材料係使用了氧化鎳鑭(LaNiO3 )，惟本發明不限定於此。例如，可使用Pt、Au、Ag、Al、Ti、ITO、In2 O3 、Sb-In2 O3 、Nb-TiO2 、ZnO、Al-ZnO、Ga-ZnO、IGZO、RuO2 以及IrO2 、以及Nb-STO、SrRuO3 、LaNiO3 、BaPbO3 、LSCO、LSMO、YBCO、其他波洛斯凱特型導電性氧化物。此外、亦可使用焦綠石型導電性氧化物以及不定形導電性氧化物。
(5)於上述實施形態10以及11，絕緣性基板係使用於Si基板表面經由SiO2 層以及Ti層而形成了STO(SrTiO3 )層之絕緣性基板、石英玻璃(SiO2 )基板，惟本發明不限定於此。例如，亦可使用SiO2 /Si基板、氧化鋁(Al2 O3 )基板、STO(SrTiO3 )基板或是SRO(SrRuO3 )基板。
(6)上述實施形態9係以電晶體為例、實施形態10以及11係以薄膜電晶體為例、實施形態12係以壓電式噴墨頭為例說明了本發明，惟本發明不限定於此。例如，本發明之強介電材料層之製造方法亦可適用於製造此等以外之各種機能性元件之際。
[實施形態13]
1.實施形態13之場效電晶體100B
圖42係用以說明實施形態13之場效電晶體100B所示之圖。圖42(a)係場效電晶體100B之截面圖，圖42(b)係場效電晶體100B之俯視圖。
實施形態13之場效電晶體100B如圖42所示般，具備有：氧化物導電體層140B，係包含源極區域144B以及汲極區域146B以及通道區域142B；閘極120B，係控制通道區域142B之導通狀態；以及閘極絕緣層130B，係形成於閘極120B與通道區域142B之間，由強介電材料所構成。通道區域142B之層厚係較源極區域144B之層厚以及汲極區域146B之層厚為薄。通道區域142B之層厚較佳為源極區域144B之層厚以及汲極區域146B之層厚之1/2以下。
於實施形態13之場效電晶體100B，通道區域142B之層厚較源極區域144B之層厚以及汲極區域146B之層厚為薄之氧化物導電體層140B係使用本實施形態之壓紋加工技術所形成者。
於實施形態13之場效電晶體100B，通道區域142B之載體濃度以及層厚係設定於當對閘極120B施加斷開之控制電壓之時，通道區域142B會空乏化之值。具體而言，通道區域142B之載體濃度係位於1×1018 cm-3 ～1×1021 cm-3 範圍內。此外，通道區域142B之層厚係位於5nm～100nm範圍內。
此外，於實施形態13之場效電晶體100B，源極區域144B以及汲極區域146B之層厚係位於50nm～1000nm範圍內。
氧化物導電體層140B係由例如銦錫氧化物(ITO)所構成。此外，閘極絕緣層130B係由例如PZT(Pb(Zrx Ti1-x )O3 )所構成。此外，閘極120B係由例如鉑(Pt)所構成。此外，作為固體基板之絕緣性基板110B係由例如石英玻璃(SiO2 )基板所構成。
2.實施形態13之場效電晶體100B之製造方法
實施形態13之場效電晶體100B可利用依序進行第1製程～第3製程之場效電晶體之製造方法(實施形態13之場效電晶體之製造方法)來製造。以下，依照製程順序說明實施形態13之場效電晶體100B之製造方法。
圖43～圖45係用以說明實施形態13之場效電晶體之製造方法所示之圖。圖43(a)～圖43(c)、圖44(a)～圖44(d)以及圖45(a)～圖45(d)係各製程圖。
(1)第1製程
第1製程係於絕緣性基板110B之一表面上形成閘極120B之製程(參照圖43)。
首先，如圖43(a)所示般，於絕緣性基板110B之一表面壓貼至少於凸部分附著有作為鍍敷觸媒物質之鍍敷觸媒微粒子122B的凹凸模具(有時也稱為凹凸模)M1B。藉此，如圖43(b)所示般，於形成絕緣性基板110B之閘極120B的部分附著鍍敷觸媒微粒子122B。
其次，施行無電鍍而於附著有鍍敷觸媒微粒子122B之區域形成例如鉑(Pt)所構成之閘極120B。
(2)第2製程
第2製程係於絕緣性基板110B之一表面上形成閘極絕緣層130B之製程(參照圖44(a)～圖44(c))。
首先，如圖44(a)以及圖44(b)所示般，於絕緣性基板110B之一表面上塗佈含有強介電材料原料之溶液(例如PZT溶膠凝膠溶液)以形成含強介電材料原料之膜130B’。
其次，如圖44(c)所示般，於包含強介電材料原料之膜130B’壓貼平坦模具(有時也稱為平坦模)M2B。藉此，使得含有強介電材料原料之膜130B’平坦化。
其次，對平坦化後之含有強介電材料原料之膜130B’施行熱處理以於絕緣性基板110B之一表面上形成閘極絕緣層130B(未圖示)。
(3)第3製程
第3製程係於閘極絕緣層130B上形成包含源極區域144B、汲極區域146B以及通道區域142B之氧化物導電體層140B之製程(參照圖44(d)～圖45(d))。
首先，如圖44(d)所示般，將含有氧化物導電性材料原料之溶液(例如ITO溶膠凝膠溶液)塗佈於閘極絕緣層130B上來形成含有氧化物導電性材料原料之膜140B’。此外，於含有氧化物導電性材料原料之溶液中，係添加有完成時通道區域142B之載體濃度成為1×1018 cm-3 ～1×1021 cm-3 範圍內之濃度的雜質。
其次，如圖45(a)～圖45(c)所示般，使用對應於通道區域142B之區域相較於對應於源極區域144B之區域以及對應於汲極區域146B之區域成為凸部之方式所形成之凹凸模具M3B，對含有氧化物導電性材料原料之膜140B’進行壓紋加工。此時，以對應於通道區域142B之區域之含有氧化物導電性材料原料之膜140B’之層厚成為5nm～100nm範圍內既定層厚之方式進行壓紋加工。藉此，含有氧化物導電性材料原料之膜140B’當中之成為通道區域142B之部分之層厚比其他部分來得薄。此外，凹凸模具M3B具有對應於分離元件區域之區域比對應於通道區域142B之區域來得更凸之構造。藉此，成為自分離元件區域上去除含有氧化物導電性材料原料之膜140B’(參照圖45(c))。凹凸模具M3B亦可具有對應於分離元件區域之區域部分前端變細之形狀。
其次，對含有氧化物導電性材料原料之膜140B’施行熱處理以形成包含源極區域144B、汲極區域146B、以及通道區域142B之氧化物導電體層140B。其結果，可製造具有圖45(d)所示底部閘極構造之實施形態13之場效電晶體100B。
3.實施形態13之場效電晶體100B之效果
依據經以上方式所製造之實施形態13之場效電晶體100B，由於構成通道區域142B之材料係使用氧化物導電性材料，故可提高載體濃度。此外，由於構成閘極絕緣層130B之材料係使用強介電材料，故能以低驅動電壓來高速進行切換。其結果，與習知之薄膜電晶體(場效電晶體)900之情況同樣，能以低驅動電壓來高速控制大電流。
此外，依據實施形態13之場效電晶體100B，僅需形成通道區域142B之層厚比源極區域144B之層厚以及汲極區域146B之層厚為薄之氧化物導電體層140B即可製造場效電晶體。是以，無須如習知之場效電晶體之情況般使得通道區域與源極區域以及汲極區域以互異材料來形成。其結果，上述優異之場效電晶體能使用相較於以往大幅減少之原材料以及製造能量來製造。
此外，依據實施形態13之場效電晶體100B，通道區域之層厚比源極區域之層厚以及汲極區域之層厚為薄之氧化物導電體層140B係使用壓紋加工技術來形成。因此，於實施壓紋加工之後，無須實施光微影程序等所謂「後加工程序」，即可簡便地製造場效電晶體，能使用相較於以往大幅減少之原材料以及製造能量來製造場效電晶體。
此外，依據實施形態13之場效電晶體100B，通道區域142B之載體濃度以及層厚係設定為當對閘極120B施加斷開之控制電壓之時，通道區域142B成為空乏化之值。是以，即便提高了氧化物導電體層之載體濃度仍可充分降低斷開時所流通之電流量，可一邊維持必要的開/關電流比，一邊以低驅動電壓來控制大電流。
此外，依據實施形態13之場效電晶體100B，通道區域142B之載體濃度係位於1×1018 cm-3 ～1×1021 cm-3 範圍內，通道區域142B之層厚係位於5nm～100nm範圍內。是以，可一邊維持必要的開/關電流比，一邊以低驅動電壓來控制大電流。
4.實施形態13之場效電晶體之製造方法之效果
依據實施形態13之場效電晶體之製造方法，於壓紋加工實施後，無須施行光微影程序等後加工程序，可簡便地製造場效電晶體。是以，上述優異之場效電晶體能使用相較於以往大幅減少之原材料以及製造能量來製造。
此外，實施形態13之場效電晶體之製造方法，如上述般，依序包括有：形成閘極120B之第1製程、形成閘極絕緣層130B之第2製程、以及形成包含源極區域144B、汲極區域146B以及通道區域142B之氧化物導電體層140B之第3製程。是以，可製造由底部閘極所構成之實施形態13之場效電晶體100B。
此外，依據實施形態13之場效電晶體之製造方法，於第3製程中，係以對應於通道區域142B之區域之含有氧化物導電性材料原料之膜140B’之層厚成為5nm～100nm範圍內既定層厚的方式進行壓紋加工。是以，具有當對閘極120B施加斷開之控制電壓之時，通道區域142B成為空乏化之構造。其結果，所製造之場效電晶體，可一邊維持必要的開/關電流比，一邊以低驅動電壓來控制大電流。
此外，依據實施形態13之場效電晶體之製造方法，於第3製程中，包括有下述製程：使用壓紋加工技術將含有氧化物導電性材料原料之膜140B’之一部份予以去除來分離元件。是以，可將彼此獨立之複數場效電晶體製造在同一基板上。
此外，依據實施形態13之場效電晶體之製造方法，於第1製程中，對形成閘極120B之部分使用接觸印刷法來附著鍍敷觸媒微粒子122B。之後，對附著有該鍍敷觸媒微粒子122B之區域施行無電鍍以形成閘極120B。從而，構成閘極之材料可僅供給至待形成閘極120B之部位。
此外，依據實施形態13之場效電晶體之製造方法，於含有氧化物導電性材料原料之溶液係添加有完成時通道區域142B之載體濃度成為1×1018 cm-3 ～1×1021 cm-3 範圍內之濃度的雜質。是以，所製造之場效電晶體，可一邊維持必要的開/關電流比，一邊以低驅動電壓來控制大電流。
[實施形態13之變形例1]
圖46係用以說明實施形態13之變形例1之場效電晶體之製造方法所示之圖。圖46(a)～圖46(c)係各製程圖。
實施形態13之變形例1之場效電晶體之製造方法，基本上包含與實施形態13之場效電晶體之製造方法同樣之製程，但第1製程之內容則有別於實施形態13之場效電晶體之製造方法之情況。亦即，於實施形態13之變形例1之場效電晶體之製造方法之第1製程中，如圖46(a)以及圖46(b)所示般，首先，對預定形成絕緣性基板110B之閘極120B之部分以接觸印刷法來和無電鍍用觸媒溶液(例如鎳、鈀、銀或是鉑之鹽的溶液)接觸以附著具有鍍敷觸媒能力之離子123B。之後，施行無電鍍，如圖46(c)所示般，在附著有具鍍敷觸媒能力之離子123B的區域形成由鉑(Pt)所構成之閘極120B。即便依據此種方法，亦和實施形態13之場效電晶體之製造方法之情況同樣地可形成閘極120B。
[實施形態13之變形例2]
圖47係用以說明實施形態13之變形例2之場效電晶體之製造方法所示之圖。圖47(a)～圖47(c)係各製程圖。
實施形態13之變形例2之場效電晶體之製造方法，基本上包含與實施形態13之場效電晶體之製造方法同樣之製程，但第1製程之內容則有別於實施形態13之場效電晶體之製造方法之情況。亦即，在實施形態13之變形例2之場效電晶體之製造方法之第1製程中，首先，如圖47(a)以及圖47(b)所示般，對預定形成絕緣性基板110B之閘極120B之部分以接觸印刷法來和親液化劑(例如FAS17)接觸以施行親液化處理。之後，對該施行過親液化處理之區域124B供給含閘極原料之墨水並施行熱處理，而如圖47(c)所示般形成閘極120B。藉由此種方法，亦和實施形態13之場效電晶體之製造方法之情況同樣地可形成閘極120B。
[實施形態13之變形例3]
圖48係用以說明實施形態13之變形例3之場效電晶體之製造方法所示之圖。圖48(a)～圖48(e)係各製程圖。
實施形態13之變形例3之場效電晶體之製造方法，基本上包含與實施形態13之場效電晶體之製造方法同樣之製程，但第1製程之內容則有別於實施形態13之場效電晶體之製造方法之情況。亦即，於實施形態13之變形例3之場效電晶體之製造方法之第1製程中，首先，如圖48(a)以及圖48(b)所示般，對預定形成絕緣性基板110B之閘極120B之部分以接觸印刷法來施行親液化處理。之後，如圖48(c)以及圖48(d)所示般，將基板浸漬於含具鍍敷觸媒能力之離子的溶液中，使得具鍍敷觸媒能力之離子126B附著於該施行過親液化處理之區域125B，之後，施行無電鍍。藉由此等製程，如圖48(e)所示般，於附著有該具鍍敷觸媒能力之離子126B之區域形成由鉑(Pt)所構成之閘極120B。即便依據此種方法，亦和實施形態13之場效電晶體之製造方法之情況同樣，可形成閘極120B。
[實施形態13之變形例4]
圖49係用以說明實施形態13之變形例4之場效電晶體之製造方法所示之圖。圖49(a)～圖49(e)係各製程圖。
實施形態13之變形例4之場效電晶體之製造方法，基本上包含與實施形態13之場效電晶體之製造方法同樣之製程，但第1製程之內容則有別於實施形態13之場效電晶體之製造方法之情況。亦即，實施形態13之變形例4之場效電晶體之製造方法之第1製程中，如以下所示般，使用壓紋加工技術來形成閘極120B。
首先，以熱處理來準備成為氧化鎳鑭(LaNiO3 )之機能性液體材料。具體而言，準備含有金屬無機鹽(硝酸鑭(六水和物)以及醋酸鎳(四水和物))之溶液(溶媒：2-甲氧基乙醇)。
其次，如圖49(a)以及圖49(b)所示般，於絕緣性基板110B之一表面，使用旋塗法來塗佈機能性液體材料(例如500rpm、25秒)。之後，將絕緣性基板110B置於熱板上以80℃乾燥1分鐘，形成氧化鎳鑭之先驅物層120B’(層厚300nm)。
其次，如圖49(c)以及圖49(d)所示般，使用以對應於閘極120B之區域成為凹部之方式所形成之凹凸模具M1a(高低差300nm)，以150℃對先驅物層120B’施行壓紋加工，而於先驅物層120B’形成壓紋構造(凸部之層厚300nm、凹部之層厚50nm)。施行壓紋加工時之壓力為5MPa。
其次，全面蝕刻先驅物層120B’，以從對應於閘極120B之區域以外之區域將先驅物層完全去除(全面蝕刻製程)。全面蝕刻製程係使用濕式蝕刻技術(HF：HCl溶液)而未採用真空程序下進行。
之後，使用RTA裝置先驅物層120B’於第3溫度之650℃熱處理10分鐘。藉由此熱處理，如圖49(e)所示般，從先驅物層120B’形成氧化鎳鑭所構成之閘極120B。即便藉由此種方法，亦和實施形態13之場效電晶體之製造方法之情況同樣，可形成閘極120B。
因此，依據實施形態13之變形例1～4之場效電晶體之製造方法，與實施形態13之場效電晶體之製造方法之情況同樣，構成閘極之材料可僅供給至待形成閘極120B之部位。
此外，實施形態13之變形例1～4之場效電晶體之製造方法，除了第1製程以外之點係包含和實施形態13之場效電晶體之製造方法之情況同樣之製程。是以，仍舊可發揮實施形態13之場效電晶體之製造方法所具有效果當中之對應效果。
[實施形態14]
圖50係用以說明實施形態14之場效電晶體200B所示之圖。圖50(a)係場效電晶體200B之截面圖，圖50(b)係場效電晶體200B之俯視圖。
實施形態14之場效電晶體200B，基本上具有與實施形態13之場效電晶體100B同樣之構成，但閘極絕緣層之構成則有別於實施形態13之場效電晶體100B之情況。亦即，於實施形態14之場效電晶體200B，如圖50所示般，具有閘極絕緣層230B被覆閘極220B之區域成為凸部之構造。此外，伴隨於此，氧化物導電體層之構造也不同。
如上述般，實施形態14之場效電晶體200B，其閘極絕緣層以及氧化物導電體層之構成係有別於實施形態13之場效電晶體100B之情況，但構成通道區域242B之材料係使用氧化物導電性材料。是以，可提高載體濃度，此外，由於構成閘極絕緣層230B之材料係使用強介電材料故能以低驅動電壓來高速進行切換。其結果，與實施形態13之場效電晶體100B之情況同樣，能以低驅動電壓來高速控制大電流。此外，僅需形成通道區域242B之層厚較源極區域244B之層厚以及汲極區域246B之層厚為薄之氧化物導電體層即可製造場效電晶體。是以，與實施形態13之場效電晶體100B之情況同樣，上述優異之場效電晶體能使用相較於以往大幅減少之原材料以及製造能量來製造。
此外，實施形態14之場效電晶體200B可藉由依序包含第1製程～第3製程之場效電晶體之製造方法(實施形態14之場效電晶體之製造方法)來製造。以下，依照製程順序來說明實施形態14之場效電晶體200B之製造方法。
圖51以及圖52係用以說明實施形態14之場效電晶體之製造方法所示之圖。圖51(a)～圖51(d)以及圖52(a)～圖52(d)係各製程圖。
(1)第1製程
第1製程係於絕緣性基板210B之一表面上形成閘極220B之製程(參照圖51(a))。與實施形態13之場效電晶體之製造方法之情況同樣。亦可與實施形態13之變形例1～4之場效電晶體之製造方法之情況同樣。
(2)第2製程
第2製程係於絕緣性基板210B之一表面上形成具有對應於通道區域242B之區域相較於對應於源極區域244B之區域以及對應於汲極區域246B之區域成為凸部之構造的閘極絕緣層230B之製程(參照圖51(b)～圖51(d))。
首先，如圖51(b)所示般，將含有強介電材料原料之溶液塗佈於絕緣性基板210B之一表面上來形成含有強介電材料原料之膜230B’。
其次，如圖51(c)所示般，於含有強介電材料原料之膜230B’壓貼平坦模具M4B，使得含有強介電材料原料之膜230B’平坦化。
其次，如圖51(d)所示般，使用以對應於源極區域244B之區域以及對應於汲極區域146B之區域相較於對應於通道區域242B之區域成為凸部之方式所形成之凹凸模具M5B，對含有強介電材料原料之膜進行壓紋加工。
其次，對施行過壓紋加工之含有強介電材料原料之膜230B’施行熱處理以於絕緣性基板210B之一表面上形成閘極絕緣層230B(未圖示)。
(3)第3製程
第3製程係於閘極絕緣層230B上形成包含源極區域244B、汲極區域246B以及通道區域242B之氧化物導電體層240B之製程(參照圖52(a)～圖52(d))。
首先，如圖52(a)所示般，將含有氧化物導電性材料原料之溶液塗佈於絕緣性基板210B之一表面上來形成含有氧化物導電性材料原料之膜240B’。此外，於含有氧化物導電性材料原料之溶液係添加有完成時通道區域242B之載體濃度成為1×1018 cm-3 ～1×1021 cm-3 範圍內之濃度的雜質。
其次，如圖52(b)所示般，使用平坦模具M6B對含有氧化物導電性材料原料之膜240B’進行壓紋加工，以使得含有氧化物導電性材料原料之膜240B’平坦化。此時，係以對應於通道區域242B之區域之含有氧化物導電性材料原料之膜240B’之層厚成為5nm～100nm範圍內既定層厚的方式進行壓紋加工。
其次，如圖52(c)所示般，使用對應於分離元件區域之區域成為凸部之方式所形成之凹凸模具M7B，將含有氧化物導電性材料原料之膜240B’進一步壓紋。藉此，從分離元件區域上將含有氧化物導電性材料原料之膜240B’去除。
其次，對含有氧化物導電性材料原料之膜240B’施行熱處理以形成包含源極區域244B、汲極區域246B以及通道區域242B之氧化物導電體層240B。其結果，可製造具有圖52(d)所示底部閘極構造之實施形態14之場效電晶體100B。
[實施形態15]
圖53係用以說明實施形態15之場效電晶體300B所示之圖。圖53(a)係場效電晶體300B之截面圖，圖53(b)係場效電晶體300B之俯視圖。
實施形態15之場效電晶體300B，基本上具有與實施形態13之場效電晶體100B同樣之構成，但在具有頂部閘極構造這點係有別於實施形態13之場效電晶體100B之情況。亦即，於實施形態15之場效電晶體300B，如圖53所示般，於絕緣性基板310B之上方具有依序形成氧化物導電體層340B、閘極絕緣層330B、以及閘極320B之構造。
如此般，實施形態15之場效電晶體300B在具有頂部閘極構造這點係有別於實施形態13之場效電晶體100B之情況，但構成通道區域342B之材料係使用氧化物導電性材料。是以，可提高載體濃度，此外，由於構成閘極絕緣層330B之材料係使用強介電材料，故能以低驅動電壓來高速進行切換。其結果，與實施形態13之場效電晶體之情況同樣，能以低驅動電壓來高速控制大電流。此外，僅需形成通道區域342B之層厚比源極區域344B之層厚以及汲極區域346B之層厚為薄之氧化物導電體層340B即可製造場效電晶體。其結果，與實施形態13之場效電晶體之情況同樣，上述優異之場效電晶體能使用相較於以往大幅減少之原材料以及製造能量來製造。
此外，實施形態15之場效電晶體300B能以依序包含第1製程～第3製程之場效電晶體之製造方法(實施形態15之場效電晶體之製造方法)來製造。以下，依照製程順序說明實施形態15之場效電晶體300B之製造方法。
圖54以及圖55係用以說明實施形態15之場效電晶體之製造方法所示之圖。圖54(a)～圖54(e)以及圖55(a)～圖55(c)係各製程圖。
(1)第1製程
第1製程係於絕緣性基板310B之一表面上形成包含源極區域344B、汲極區域346B以及通道區域342B之氧化物導電體層340B之製程(參照圖54(a)～圖54(c))。
首先，如圖54(a)以及圖54(b)所示般，於絕緣性基板310B之一表面上塗佈含有氧化物導電性材料原料之溶液，以形成含有氧化物導電性材料原料之膜340B’。
其次，如圖54(c)所示般，使用以對應於通道區域342B之區域相較於對應於源極區域344B之區域以及對應於汲極區域346B之區域成為凸部之方式所形成之凹凸模具M8B，對含有氧化物導電性材料原料之膜340B’進行壓紋加工。此時，以對應於通道區域342B之區域之含有氧化物導電性材料原料之膜340B’之層厚成為5nm～100nm範圍內既定層厚的方式進行壓紋加工。藉此，含有氧化物導電性材料原料之膜340B’當中成為通道區域342B之部分之層厚成為比其他部分來得薄。此外，凹凸模具M8B具有對應於分離元件區域之區域比對應於通道區域342B之區域更凸之構造。從而，成為從分離元件區域上去除含有氧化物導電性材料原料之膜340B’(參照圖54(c))。
其次，對含有氧化物導電性材料原料之膜340B’施行熱處理以形成包含源極區域344B、汲極區域346B以及通道區域342B之氧化物導電體層340B(未圖示)。
(2)第2製程
第2製程係於包含源極區域344B、汲極區域346B以及通道區域342B之氧化物導電體層340B上形成閘極絕緣層330B之製程(參照圖54(d)以及圖54(e))。
首先，如圖54(d)所示般，將含有強介電材料原料之溶液塗佈於絕緣性基板310B之一表面上來形成含有強介電材料原料之膜330B’。
其次，使用平坦模具M9B對含有強介電材料原料之膜330B’進行壓紋加工，以使得含有強介電材料原料之膜330B’平坦化。
其次，對平坦化後之含有強介電材料原料之膜330B’施行熱處理以形成閘極絕緣層330B(未圖示)。
(3)第3製程
第3製程係於閘極絕緣層330B上形成閘極320B之製程(參照圖55(a)～圖55(c))。
首先，如圖55(a)所示般，將至少凸部分事先附著有鍍敷觸媒微粒子322B之凹凸模具M10B壓貼於閘極絕緣層330B上，而如圖55(b)所示般，在閘極絕緣層330B之預定形成閘極320B之部分附著上鍍敷觸媒微粒子322B。
其次，施行無電鍍而於附著有鍍敷觸媒微粒子322B之區域形成例如鉑(Pt)所構成之閘極320B。
此外，第3製程亦可適用實施形態13之變形例1～4之場效電晶體之製造方法的第1製程之方法。
藉由此種方法，可製造具有頂部閘極構造之實施形態15之場效電晶體300B。
以下藉由實施例顯示可使用壓紋加工技術來製造本發明之一場效電晶體。
[實施例5]
1.場效電晶體400B之製作
圖56係用以說明實施例5之場效電晶體之製造方法所示之圖。圖56(a)～圖56(e)係各製程圖。圖57係用以說明實施例5所使用之凹凸模具M11B所示之圖。圖58係用以說明實施例5所使用之壓紋加工裝置700B所示之圖。此外，圖58中，符號710B係下模具，符號712B係隔熱板，符號714B係加熱器，符號716B係載置部，符號718B係吸引部，符號720B係上模具，符號722B係加熱器，符號724B係固定部，符號726B係石英玻璃基材。
於本實施例，係依序實施以下之「底層Pt基板準備製程」、「PZT層形成製程」、「ITO層形成製程」、「壓紋加工製程」、以及「ITO層燒製製程」來製造實施例5之場效電晶體400B。以下，依照製程順序說明實施形態4之場效電晶體400B之製造方法。
(1)底層Pt基板準備製程
首先，如圖56(a)所示般，準備底層Pt基板(在Si基板412B上形成有SiO2 層414B之絕緣性基板410B全面形成作為閘極420B之Pt層所得者/田中貴金屬製)。此外，之所以於絕緣性基板410B全面形成閘極(Pt層)420，乃使用平坦模具進行壓紋之際可均勻地壓紋之故。
(2)閘極絕緣層形成製程
其次，如圖56(b)所示般，於底層Pt基板上形成作為閘極絕緣層430B之PZT層。在閘極絕緣層(PZT層)430之形成上，首先，於底層Pt基板上，以2500rpm、25秒之旋塗條件來塗佈含有強介電材料原料之溶液的PZT溶膠凝膠溶液(三菱材料製)，於熱板上以220℃乾燥5分鐘，將此操作反覆進行4次。之後，於熱板上以350℃暫時燒製10分鐘，進而使用RTA裝置以650℃、20分鐘之條件使得PZT層結晶化來形成閘極絕緣層430B。
(3)ITO層形成製程
其次，以5分鐘之UV洗淨(λ=254nm)而從PZT基板去除有機殘渣之後，如圖56(c)所示般，形成含有氧化物導電性材料原料之膜的ITO層440B’。ITO層440B’之形成，首先，於閘極絕緣層(PZT層)430上，以2500rpm、25秒之旋塗條件來塗佈作為含有氧化物導電性材料原料之溶液的ITO溶膠凝膠溶液(高純度化學製/原液：稀釋劑=1：1.5)。之後，於熱板上以150℃、5分鐘之條件進行乾燥來形成ITO層440B’。此外，於ITO溶膠凝膠溶液係添加有完成時通道區域之載體濃度成為1×1018 cm-3 ～1×1021 cm-3 範圍內之濃度的雜質。
(4)壓紋加工製程
之後，基於提高ITO層440B’之離型性的目的，於ITO層440B’上以旋塗來塗佈離型劑HD-1101(大金化成製)之後，於熱板上以60℃、5分鐘之條件進行乾燥。此外，模具側之離型處理係以浸塗型離型劑ZH-1101(大金化成製)來進行。
其次，如圖56(d)所示般，使用以對應於通道區域442B(參照圖56(e))之區域相較於對應於源極區域/汲極區域444B(參照圖56(e))之區域成為凸部之方式所形成之凹凸模具M11B(參照圖57)，對ITO層440B’進行壓紋加工。壓紋加工係使用壓紋加工裝置700B(東芝機械製之壓紋加工裝置ST50/參照圖58)來進行。
此外，凹凸模具M11B係如圖57所示般，於10mm×10mm之正方形狀中央部具有2mm×2mm之圖案區域，於該圖案區域之中形成有寬度1μm、高度150nm之晶格狀圖案。凹凸模具M11B係使用雙面膠帶而固定於石英玻璃基材726B。
壓紋加工之加壓力設定為0.3kN(3MPa、1cm□)，在施加加壓力之時點從70℃開始昇溫，於保持著加壓力之狀態下加熱至180℃。保持時間係定為15分鐘。之後，以水冷卻，在溫度成為70℃之時點進行離型。
(5)ITO層燒製製程
其次，於熱板上以400℃、10分鐘之條件進行ITO層440B’之燒製。之後，使用RTA裝置以650℃、30分鐘(前半15分鐘為氧環境氣氛，後半15分鐘為氮環境氣氛)之條件加熱ITO層440B’使得ITO層結晶化，以形成結晶化ITO層440B。
經由以上之製程，得到實施例5之場效電晶體400B。
2.場效電晶體400B之評估
(1)場效電晶體400B之構造
圖59係用以說明實施例5之場效電晶體400B所示之圖。圖59(a)係場效電晶體400B之截面圖。此外，圖59(b)係進行電氣測定時之場效電晶體400B之俯視圖。此外，圖59(c)係進行電氣測定時之場效電晶體400B之截面圖。
實施例5之場效電晶體400B，如圖59所示般，以凹凸模具M11B之凸部所壓紋之部分成為通道區域442B。此外，以凹凸模具M11B之凹部所壓紋之部分成為源極/汲極區域444B。
(2)場效電晶體400B表面狀態
所得之場效電晶體400B之ITO層燒製製程前之ITO層440B’以及ITO層燒製製程後之ITO層440B之狀態係使用雷射顯微鏡OLS-3000(奧林巴斯製)以及SPM(SII nanotechnology製)來觀察。
圖60係用以說明ITO層表面狀態所示之圖。圖60(a)之左側之照片係ITO層燒製製程前之ITO層440B’之雷射顯微鏡照片。此外，圖60(a)之右側之照片係左側之照片以虛線包圍之區域經過放大者。此外，圖60(b)係ITO層燒製製程後之ITO層440B之SPM照片。此外，於圖60(b)，中央部凹陷部分係對應於通道區域442B之區域。
於實施例5之場效電晶體400B，由圖60(a)可知，可得到在圖案區域全體之雷射顯微鏡的濃淡差少(亦即高低差小)之均勻的構造。此外，由圖60(b)可知，於長度約1μm之通道區域442B與源極/汲極區域444B之間形成有50nm～60nm之高低差。
(3)場效電晶體400B之電氣特性
首先，ITO層440B之端部以1%氫氟酸進行濕式蝕刻來使得下部之閘極420B露出之後，抵壓閘極用探針。之後，如圖59(b)以及圖59(c)所示般，對於位在挾持通道區域442B之位置的兩個源極/汲極區域444B分別抵壓源極用探針以及汲極用探針(圖59中，參照符號IV1)。
之後，場效電晶體400B之電氣特性(汲極電流ID 與閘極電壓VG 之間之ID -VG 特性、汲極電流ID 與汲極電壓VD 之間之ID -VD 特性)係使用半導體參數分析儀(Agilent製)來測定。
圖61係用以說明實施例5之場效電晶體400B之電氣特性所示之圖。圖61(a)係顯示ID -VG 特性之圖。此外，圖61(b)係顯示ID -VD 特性之圖。此外，於測定ID -VG 特性之際，在汲極電壓VD 固定於2.5V之狀態下以-3V～+3V之範圍掃描閘極電壓VG 。
實施例5之場效電晶體400B，由圖61(a)可確認具有磁滯特性，而顯示出電晶體記憶體之行為(圖中，參照符號IV1所示特性曲線)。進而，得到10的4次方程度之ON/OFF比，得到0.5V之記憶體視窗特性。此外，實施例5之場效電晶體400B，由圖61(b)可確認顯示出電晶體之行為。
[實施例6]
1.場效電晶體500B之製作
圖62係用以說明實施例6所使用之凹凸模具M12B所示之圖。
於實施壓紋加工製程之際除了使用圖62所示凹凸模具M12B以外，係和實施例5之情況同樣進行處理，製造實施例6之場效電晶體500B。
此外，凹凸模具M12B如圖62所示般，於10mm×10mm之正方形狀中央部具有4mm×4mm之圖案區域。於該圖案區域之中形成有寬度10μm、高度350nm之晶格狀圖案。
2.場效電晶體500B之評估
(1)場效電晶體500B表面狀態
所得之場效電晶體500B之ITO層燒製製程前之ITO層以及ITO層燒製製程後之ITO層的狀態係使用雷射顯微鏡OLS-3000(奧林巴斯製)以及SEM(日立HT/S-4100)來觀察。
圖63係用以說明ITO層表面狀態所示之圖。圖63(a)之左側之照片係ITO層燒製製程前之ITO層的雷射顯微鏡照片。此外，圖63(a)之右側之照片係左側照片以虛線包圍之區域經放大者。此外，圖63(b)係ITO層燒製製程後之ITO層之截面SEM照片。此外，於圖63(b)中若將符號R所示區域放大則可觀察到通道區域R1與源極/汲極區域R2，若將其進而放大則可觀察到Pt層、PZT層、以及ITO層。
實施例6之場效電晶體500B，由圖63(a)可知，與實施例5之情況同樣可得到在圖案區域全體之雷射顯微鏡的濃淡差少(亦即高低差小)之均勻構造。此外，由圖63(b)可知，於通道區域，在Pt層上形成有PZT層(130nm)以及ITO層(20nm)。此外，於源極/汲極區域，在Pt層上形成有PZT層(130nm)以及ITO層(75nm)。
(2)場效電晶體500B之電氣特性
與實施例5之情況同樣，評估實施例6之場效電晶體500B之電氣特性。但是於實施例6中，基於實驗情況，並無法如圖59(b)以及圖59(c)所示符號IV1般測定電氣特性。是以，係以圖59(b)以及圖59(c)所示符號IV2來測定電氣特性。亦即，於實施例6中測定電氣特性之對象的場效電晶體並非場效電晶體500B，而是圖59(b)以及圖59(c)所示對應於「源極/汲極區域」之區域(層厚75nm之ITO層)係對應於通道區域、2個測定端子係對應於源極以及汲極之測定用場效電晶體(未圖示)。
如此般，在實施例6中測定電氣特性之對象的測定用場效電晶體係有別於實施例6之場效電晶體500B，正確而言並不能說是本發明之場效電晶體，惟該測定用場效電晶體只要能顯現出電晶體之行為，則通道區域具有層厚20nm之ITO層之實施例6之場效電晶體500B很顯然地可說是顯現出電晶體之行為。
圖64係用以說明前述測定用場效電晶體之電氣特性所示之圖。圖64(a)係顯示汲極電流ID 與閘極電壓VG 之間之ID -VG 特性之圖，圖64(b)係顯示汲極電流ID 與汲極電壓VD 之間之ID -VD 特性之圖。此外，於測定ID -VG 特性之際，在汲極電壓VD 固定於2.5V之狀態下以-6V～+6V之範圍來掃描閘極電壓VG 。
本實施例之測定用場效電晶體從圖64(a)可確認具有磁滯特性，而顯示出電晶體記憶體之行為。再者，可得到10的5次方程度之ON/OFF比，得到2V之記憶體視窗特性。此外，該測定用場效電晶體，由圖64(b)可確認顯示出電晶體之行為。從而，通道區域具有層厚20nm之ITO層之實施例6之場效電晶體500B顯然可說顯示出電晶體之行為。
以上，雖說明了各實施形態之場效電晶體以及其製造方法，惟本發明不限定於此，可在不超脫其要旨之範圍內來實施，例如，可有如下之變形。
(1)於上述各實施形態中，作為氧化物導電體材料係使用了銦錫氧化物(ITO)，惟本發明不限定於此。例如，氧化物導電體材料亦可使用氧化銦(In2 O3 )、摻雜銻之氧化錫(Sb-SnO2 )、氧化鋅(ZnO)、摻雜鋁之氧化鋅(Al-ZnO)、摻雜鎵之氧化鋅(Ga-ZnO)、氧化釕(RuO2 )、氧化銥(IrO2 )、氧化錫(SnO2 )、一氧化錫SnO、或是摻雜鈮之二氧化鈦(Nb-TiO2 )等。此外，作為其他氧化物導電體材料，可使用銦鎵鋅複合氧化物(IGZO)、摻雜鎵之氧化銦(In-Ga-O(IGO))、摻雜銦之氧化鋅(In-Zn-O(IZO))等不定形導電性氧化物。此外，作為其他氧化物導電體材料可使用鈦酸鍶(SrTiO3 )、摻雜鈮之鈦酸鍶(Nb-SrTiO3 )、鍶鋇複合氧化物(SrBaO2 )、鍶鈣複合氧化物(SrCaO2 )、釕酸鍶(SrRuO3 )、氧化鎳鑭(LaNiO3 )、氧化鈦鑭(LaTiO3 )、氧化銅鑭(LaCuO3 )、氧化鎳釹(NdNiO3 )、氧化鎳釔(YNiO3 )、氧化鑭鈣錳複合氧化物(LCMO)、鉛酸鋇(BaPbO3 )、LSCO(Lax Sr1-x CuO3 )、LSMO(La1-x Srx MnO3 )、YBCO(YBa2 Cu3 O7-x )、LNTO(La(Ni1-x Tix )O3 )、LSTO((La1-x Srx )TiO3 )、STRO(Sr(Ti1-x Rux )O3 )、其他波洛斯凱特型導電性氧化物或是焦綠石型導電性氧化物。
(2)於上述各實施形態中，作為強介電材料係使用了PZT(Pb(Zrx Ti1-x )O3 )，惟本發明不限定於此。例如，作為強介電材料可使用摻雜Nb之PZT、摻雜La之PZT、鈦酸鋇(BaTiO3 )、鈦酸鉛(PbTiO3 )、BTO(Bi4 Ti3 O12 )、BLT(Bi4-x Lax Ti3 O12 )、SBT(SrBi2 Ta2 O9 )、BZN(Bi1.5 Zn1.0 Nb1.5 O7 )、或是鉍鐵氧體(BiFeO3 )。
(3)於上述各實施形態中，雖使用由強介電材料所構成之閘極絕緣層，惟本發明不限定於此。例如，亦可使用順介電材料(例如BZN(Bi1.5 Zn1.0 Nb1.5 O7 、或是BST(Bax Sr1-x )Ti3 O12 )所構成之閘極絕緣層。
(4)於上述各實施形態中，於閘極所使用之材料係使用了Pt以及氧化鎳鑭(LaNiO3 )，惟本發明不限定於此。例如，於閘極所使用之材料可使用Au、Ag、Al、Ti、ITO、In2 O3 、Sb-In2 O3 、Nb-TiO2 、ZnO、Al-ZnO、Ga-ZnO、IGZO、RuO2 、以及IrO2 、以及Nb-STO、SrRuO3 、LaNiO3 、BaPbO3 、LSCO、LSMO、YBCO、其他波洛斯凱特型導電性氧化物。此外，作為其他於閘極所使用之材料亦可使用焦綠石型導電性氧化物以及不定形導電性氧化物。
(5)於上述各實施形態中，作為絕緣性基板係使用了石英玻璃(SiO2 )基板，惟本發明不限定於此。例如，作為絕緣性基板可使用於Si基板表面經由SiO2 層以及Ti層而形成有STO(SrTiO3 )層之絕緣性基板、SiO2 /Si基板、氧化鋁(Al2 O3 )基板、SRO(SrRuO3 )基板或是STO(SrTiO3 )基板。
(6)於上述各實施形態中，作為固體基板係使用了至少一面具有絕緣性之絕緣性基板，惟本發明不限定於此。例如，亦可使用Si基板、SiC基板等半導體基板。
(7)於本發明之一場效電晶體，氧化物導電體層、閘極以及閘極絕緣層亦可皆使用液體材料來形成。
(8)於本發明之一場效電晶體，氧化物導電體層、閘極以及閘極絕緣層亦可皆具有波洛斯凱特構造。
(9)本發明之一場效電晶體，氧化物導電體層、閘極以及閘極絕緣層亦可皆未採用真空程序而形成者。
從而，上述各實施形態之揭示係為了說明該等實施形態而記載者，並非用以限定本發明而記載者。再者，包含各實施形態之其他組合之於本發明範圍內所存在之變形例也包含於申請專利範圍中。
10．．．基材
12A．．．電晶體(中央部，實施形態9)
14A．．．電晶體(周邊部，比較例)
20,22．．．先驅物層
22A．．．絕緣性基板
30．．．機能性固體材料層
30a,30b,30c．．．先驅物層
30A．．．強介電材料層
32A．．．強介電材料層(中央部，實施形態9)
34A．．．強介電材料層(周邊部，比較例)
40,42,44,46,48．．．機能性元件
42A,44A．．．上電極
100,100A,200,200A,400,900．．．薄膜電晶體
100B,200B,300B,400B,500B．．．場效電晶體
110,110A,110B,210,210B,310B,410,410B,910．．．絕緣性基板
120,120A,120B,220,220B,320B,420,420B,920．．．閘極
120’,120A’,220’,420’．．．先驅物層(閘極)
120B’．．．氧化鎳鑭之先驅物層
130,130A,130B,230,230A,230B,330B,430,430B,930．．．閘極絕緣層
130’,130A’230’,230A’,430’．．．先驅物層(閘極絕緣層)
130B’,230B’,330B’,430B’,530B’．．．含有強介電材料原料之膜
140,140A,140B,240,240B,340B,440,440B．．．氧化物導電體層
140’,140A,240’,440’,440B’．．．先驅物層(氧化物導電性層)
140B’,240B’,340B’,440B’．．．含氧化物導電性材料之膜
142,142A,142B,242,242B,342B,442,442B．．．通道區域
144,144A,144B,244,244B,344B．．．源極區域
146,146A,146B,246,246B,346B．．．汲極區域
300,300A．．．壓電式噴墨頭
310,310A．．．仿真基板
310,310A‧‧‧仿真基板
320,320A‧‧‧壓電體元件
322‧‧‧第1電極層
322B‧‧‧觸媒微粒子
324,324A‧‧‧壓電體層
326‧‧‧第2電極層
330‧‧‧噴嘴平板
332‧‧‧噴嘴孔
340‧‧‧空腔構件
350‧‧‧振動板
352‧‧‧墨水供給口
360‧‧‧墨水室
412B‧‧‧Si基板
414B‧‧‧SiO2 層
444‧‧‧源極/汲極區域
444B‧‧‧源極/汲極區域
940‧‧‧通道層
950‧‧‧源極
960‧‧‧汲極
M1,M2,M3,M4,M5,M6,M7,M8,M9,M10,M11,M12,M13,M1A,M2A,M3A,M4A,M1B,M1a,M3B,M5B,M7B,M8B,M10B,M11B,M12B‧‧‧凹凸模具
M2B,M4B,M6B,M9B‧‧‧平坦模具
圖1係用以說明實施形態1之機能性元件之製造方法所示之圖。
圖2係用以說明實施形態2之機能性元件之製造方法所示之圖。
圖3係用以說明實施形態3之機能性元件之製造方法所示之圖。
圖4係用以說明實施形態4之機能性元件之製造方法所示之圖。
圖5係用以說明實施形態5之機能性元件之製造方法所示之圖。
圖6係用以說明實施形態6之薄膜電晶體100所示之圖。
圖7係用以說明實施形態6之薄膜電晶體之製造方法所示之圖。
圖8係用以說明實施形態6之薄膜電晶體之製造方法所示之圖。
圖9係用以說明實施形態6之薄膜電晶體之製造方法所示之圖。
圖10係用以說明實施形態7之薄膜電晶體200以及實施形態11之薄膜電晶體200A所示之圖。
圖11係用以說明實施形態7以及實施形態11之薄膜電晶體之製造方法所示之圖。
圖12係用以說明實施形態7以及實施形態11之薄膜電晶體之製造方法所示之圖。
圖13係用以說明實施形態8之壓電式噴墨頭300以及實施形態12之壓電式噴墨頭300A所示之圖。
圖14係用以說明實施形態8以及實施形態12之壓電式噴墨頭之製造方法所示之圖。
圖15係用以說明實施形態8以及實施形態12之壓電式噴墨頭之製造方法所示之圖。
圖16係用以說明實施形態8以及實施形態12之壓電式噴墨頭之製造方法所示之圖。
圖17係顯示實施例1之薄膜電晶體之製造方法所示之圖。
圖18係顯示實施例1所使用之壓紋加工裝置700圖。
圖19係顯示實施例1所使用之凹凸模具M12之圖。
圖20係顯示實施例1所使用之凹凸模具M13之圖。
圖21係顯示測定實施例1之薄膜電晶體400之電氣特性狀況之圖。
圖22係顯示實施例1之薄膜電晶體400之電氣特性之圖。
圖23係顯示實施例1之薄膜電晶體400之電氣特性之圖。
圖24係顯示先驅物層之塑性變形能力之圖。
圖25係用以說明實施形態9之電晶體12A之製造方法所示之圖。
圖26係顯示壓紋加工裝置700A之圖。
圖27係顯示凹凸模具M1A之圖。
圖28係顯示測定實施形態9之電晶體12A以及比較例之電晶體14A之電氣特性狀況之圖。
圖29係顯示實施形態9之電晶體12A以及比較例之電晶體14A之電氣特性(殘存極化特性)之圖。
圖30係顯示實施形態9之電晶體12A以及比較例之電晶體14A之電氣特性(殘存極化之疲勞特性)之圖。
圖31係顯示實施形態9之電晶體12A以及比較例之電晶體14A之電氣特性(漏電流特性)之圖。
圖32係顯示實施形態9之強介電材料層32A以及比較例之強介電材料層34A表面狀態之圖。
圖33係顯示實施形態9之強介電材料層32A以及比較例之強介電材料層34A之X射線繞射結果之圖。
圖34係顯示實施形態9之強介電材料層以及比較例之強介電材料層之漏電流差異之圖。
圖35係顯示殘存極化與第1溫度以及第2溫度關係之表。
圖36係顯示漏電流與第1溫度以及第2溫度關係之表。
圖37係顯示先驅物層之塑性變形能力之圖。
圖38係顯示實施形態10之薄膜電晶體100A之圖。
圖39係顯示實施形態10之薄膜電晶體之製造方法之圖。
圖40係顯示實施形態10之薄膜電晶體之製造方法之圖。
圖41係顯示實施形態10之薄膜電晶體之製造方法之圖。
圖42係用以說明實施形態13之場效電晶體100B所示之圖。
圖43係用以說明實施形態13之場效電晶體之製造方法所示之圖。
圖44係用以說明實施形態13之場效電晶體之製造方法所示之圖。
圖45係用以說明實施形態13之場效電晶體之製造方法所示之圖。
圖46係用以說明實施形態13之變形例1之場效電晶體之製造方法所示之圖。
圖47係用以說明實施形態13之變形例2之場效電晶體之製造方法所示之圖。
圖48係用以說明實施形態13之變形例3之場效電晶體之製造方法所示之圖。
圖49係用以說明實施形態13之變形例4之場效電晶體之製造方法所示之圖。
圖50係用以說明實施形態14之場效電晶體200B所示之圖。
圖51係用以說明實施形態14之場效電晶體之製造方法所示之圖。
圖52係用以說明實施形態14之場效電晶體之製造方法所示之圖。
圖53係用以說明實施形態15之場效電晶體300B所示之圖。
圖54係用以說明實施形態15之場效電晶體之製造方法所示之圖。
圖55係用以說明實施形態15之場效電晶體之製造方法所示之圖。
圖56係實施例5之場效電晶體之製造方法所示之圖。
圖57係用以說明實施例5所使用之凹凸模具M11B所示之圖。
圖58係用以說明實施例5所使用之壓紋加工裝置700B所示之圖。
圖59係用以說明實施例5之場效電晶體400B所示之圖。
圖60係用以說明ITO層表面狀態所示之圖。
圖61係用以說明實施例5之場效電晶體400B之電氣特性所示之圖。
圖62係用以說明實施例6所使用之凹凸模具M12B所示之圖。
圖63係用以說明ITO層表面狀態所示之圖。
圖64係用以說明實施例6之測定用場效電晶體之電氣特性所示之圖。
圖65係用以說明習知之薄膜電晶體900所示之圖。
圖66係用以說明習知之薄膜電晶體之製造方法所示之圖。
圖67係用以說明習知之薄膜電晶體900之電氣特性所示之圖。
10‧‧‧基材
20‧‧‧先驅物層
22‧‧‧先驅物層
30‧‧‧機能性固體材料層
40‧‧‧機能性元件
M1‧‧‧凹凸模具

Claims (26)

  1. 一種機能性元件之製造方法，係依序包含下述製程：機能性固體材料先驅物層形成製程，係於基材上塗佈機能性液體材料，以形成機能性固體材料之先驅物層；乾燥製程，係將該先驅物層以位於80℃~250℃範圍內之第1溫度來加熱；壓紋製程，係在將該先驅物層加熱至位於80℃~300℃範圍內之第2溫度之狀態下，對該先驅物層施行壓紋加工，以於該先驅物層形成壓紋構造；機能性固體材料層形成製程，係將該先驅物層以高於該第2溫度之第3溫度進行熱處理，以從該先驅物層形成機能性固體材料層；該壓紋製程係使用被加熱至位於80℃~300℃範圍內之第4溫度之模具來施行壓紋加工。
  2. 如申請專利範圍第1項之機能性元件之製造方法，其中該壓紋製程中，係以位於1MPa~20MPa範圍內之壓力來施行壓紋加工。
  3. 如申請專利範圍第1或2項之機能性元件之製造方法，其中於該壓紋製程中，係至少對於該先驅物層表面施行過離型處理或是對於該模具之壓紋面施行過離型處理之後，再對該先驅物層施行壓 紋加工。
  4. 如申請專利範圍第1或2項之機能性元件之製造方法，其中該機能性液體材料係含有選自由含有金屬烷氧化合物之溶液、含有金屬有機酸鹽之溶液、含有金屬無機酸鹽之溶液、含有金屬鹵化物之溶液、含有包含金屬、氮與氫之無機化合物之溶液、含有金屬氫化物之溶液、含有金屬奈米粒子之溶液、以及陶瓷微粒子所構成群中至少1種類之溶液。
  5. 如申請專利範圍第4項之機能性元件之製造方法，其中該機能性液體材料係選自由該含有金屬烷氧化合物之溶液、該含有金屬有機酸鹽之溶液、以及該含有金屬無機酸鹽之溶液所構成群中至少1種類；該壓紋製程中從該先驅物層形成該機能性固體材料層之際的體積收縮率係位於30%~90%範圍內。
  6. 如申請專利範圍第4項之機能性元件之製造方法，其中該機能性液體材料係含有選自由該含有金屬鹵化物之溶液、該含有包含金屬、氮與氫之無機化合物之溶液、該含有金屬氫化物之溶液、該含有金屬奈米粒子之溶液、以及該陶瓷微粒子所構成群中至少1種類之溶液，且該機能性固體材料層形成製程中從該先驅物層形成該機能性固 體材料層之際的體積收縮率係位於1%~30%範圍內。
  7. 如申請專利範圍第4項之機能性元件之製造方法，其中該機能性固體材料層形成製程中，係以含氧環境氣氛進行熱處理，來形成由金屬氧化物陶瓷所構成之機能性固體材料層。
  8. 如申請專利範圍第4項之機能性元件之製造方法，其中於該機能性固體材料層形成製程中，係以還原環境氣氛進行熱處理，來形成由金屬所構成之機能性固體材料層。
  9. 如申請專利範圍第1或2項之機能性元件之製造方法，其中於該壓紋製程中，係藉由該機能性固體材料層形成製程之熱處理，來形成會於層厚最薄區域發生龜裂之壓紋構造。
  10. 如申請專利範圍第1或2項之機能性元件之製造方法，其中於該壓紋製程與該機能性固體材料層形成製程之間，進一步包含下述製程：於施行過壓紋加工之該先驅物層當中層厚最薄之區域，以該先驅物層被完全去除之條件來全面蝕刻該先驅物層。
  11. 如申請專利範圍第9項之機能性元件之製造方法，其中於該機能性固體材料先驅物層形成製程中，作為該基材係使用表面具有對該先驅物層之親和性互異之兩個區域之基材； 於該壓紋製程中，係以該兩個區域當中對該先驅物層之親和性相對較高之第1區域的層厚比該兩個區域當中對該先驅物層之親和性相對較低之第2區域之層厚來得厚的方式於該先驅物層形成壓紋構造。
  12. 如申請專利範圍第10項之機能性元件之製造方法，其中於該機能性固體材料先驅物層形成製程中，作為該基材係使用表面具有對該先驅物層之親和性互異之兩個區域之基材；於該壓紋製程中，係以該兩個區域當中對該先驅物層之親和性相對較高之第1區域的層厚比該兩個區域當中對該先驅物層之親和性相對較低之第2區域之層厚來得厚的方式於該先驅物層形成壓紋構造。
  13. 如申請專利範圍第1或2項之機能性元件之製造方法，其中該機能性元件係薄膜電晶體；該機能性固體材料層係選自由該薄膜電晶體之閘極層、閘極絕緣層、源極層、汲極層、通道層、以及配線層所構成群中至少1層。
  14. 如申請專利範圍第1或2項之機能性元件之製造方法，其中該機能性元件係具備壓電體層之致動器；該機能性固體材料層係該壓電體層。
  15. 如申請專利範圍第1或2項之機能性元件之製造 方法，其中該機能性元件係基材上具備複數晶格層之光學元件；該機能性固體材料層係該晶格層。
  16. 一種薄膜電晶體，係具備有：氧化物導電體層，係包含源極區域、汲極區域以及通道區域；閘極，係控制該通道區域之導通狀態；以及閘極絕緣層，係形成於該閘極與該通道區域之間，由強介電材料或是順介電材料所構成；該通道區域之層厚比該源極區域之層厚以及該汲極區域之層厚為薄；其特徵在於：該通道區域之層厚比該源極區域之層厚以及該汲極區域之層厚為薄之該氧化物導電體層係使用申請專利範圍第1或2項之機能性元件之製造方法所形成者。
  17. 如申請專利範圍第16項之薄膜電晶體，其中該通道區域之載體濃度以及層厚係設定為當該薄膜電晶體成為斷態時，該通道區域全體呈現空乏化之值；且該通道區域之載體濃度係位於1×1015 cm-3 ~1×1021 cm-3 範圍內；該通道區域之層厚係位於5nm~100nm範圍內。
  18. 一種壓電式噴墨頭，具備有：空腔構件；振動板，係裝設於該空腔構件之一側，形成有壓電體層；噴嘴平板，係裝設於該空腔構件之另一側，形成 有噴嘴孔；以及，墨水室，係由該空腔構件、該振動板以及該噴嘴平板所區劃而成；其特徵在於：該壓電體層以及/或是該空腔構件係使用申請專利範圍第1或2項之機能性元件之製造方法所形成者。
  19. 如申請專利範圍第1或2項之機能性元件之製造方法，其中該機能性固定材料先驅物層形成製程之該機能性液體材料係溶膠凝膠溶液，且該機能性固體材料係強介電材料；該乾燥製程之該第1溫度係位於120℃~250℃範圍內；該壓紋製程之該第2溫度係高於該第1溫度且位於150℃~300℃範圍內。
  20. 如申請專利範圍第1或2項之機能性元件之製造方法，其中該第1溫度係位於120℃~200℃範圍內，該第2溫度係高於該第1溫度且位於175℃~300℃範圍內。
  21. 如申請專利範圍第1或2項之機能性元件之製造方法，其中該壓紋製程係以位於1MPa~20MPa範圍內之壓力來施行壓紋加工。
  22. 一種薄膜電晶體，具備有：源極以及汲極；通道層，係位於該源極與該汲極之間；閘極，係控制該通道層之導通狀態；以及閘極絕緣層，係形成於該閘極與該通道區域之間，由強介電材料所構 成者；其特徵在於：該閘極絕緣層係使用申請專利範圍第19項之機能性元件之製造方法所形成者。
  23. 一種薄膜電晶體，具備有：氧化物導電體層，係包含源極區域與汲極區域與通道區域；閘極，係控制該通道區域之導通狀態；以及閘極絕緣層，係形成於該閘極與該通道區域之間，由強介電材料所構成；該通道區域之層厚比該源極區域之層厚以及該汲極區域之層厚為薄；其特徵在於：該閘極絕緣層係使用申請專利範圍第19項之機能性元件之製造方法所形成者。
  24. 如申請專利範圍第23項之薄膜電晶體，其中該通道區域之層厚比該源極區域之層厚以及該汲極區域之層厚為薄之該氧化物導電體層係使用壓紋加工所形成者。
  25. 如申請專利範圍第23項之薄膜電晶體，其中該通道區域之載體濃度以及層厚係設定為當該薄膜電晶體成為斷態時，該通道區域全體呈現空乏化之值，且該通道區域之載體濃度係位於1×1015 cm-3 ~1×1021 cm-3 範圍內；該通道區域之層厚係位於5nm~100nm範圍內。
  26. 一種壓電式噴墨頭，具備有：空腔構件；振動板，係裝設於該空腔構件之一側，形成有壓電體層； 噴嘴平板，係裝設於該空腔構件之另一側，形成有噴嘴孔；以及墨水室，係由該空腔構件、該振動板以及該噴嘴平板所區劃而成；其特徵在於：該壓電體層係使用申請專利範圍第19項之機能性元件之製造方法所形成者。
TW100116093A 2010-05-07 2011-05-06 A manufacturing method of a functional element, a thin film transistor, and a piezoelectric ink jet head TWI514585B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010107768A JP5154603B2 (ja) 2010-05-07 2010-05-07 電界効果トランジスタ及びその製造方法
JP2010107764A JP5198506B2 (ja) 2010-05-07 2010-05-07 機能性デバイスの製造方法並びに薄膜トランジスタ及び圧電式インクジェットヘッド
JP2010118857A JP5154605B2 (ja) 2010-05-24 2010-05-24 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド

Publications (2)

Publication Number Publication Date
TW201208080A TW201208080A (en) 2012-02-16
TWI514585B true TWI514585B (zh) 2015-12-21

Family

ID=44903809

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100116093A TWI514585B (zh) 2010-05-07 2011-05-06 A manufacturing method of a functional element, a thin film transistor, and a piezoelectric ink jet head

Country Status (5)

Country Link
US (2) US9202895B2 (zh)
KR (1) KR101442943B1 (zh)
CN (1) CN102870245B (zh)
TW (1) TWI514585B (zh)
WO (1) WO2011138958A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI711634B (zh) * 2018-03-05 2020-12-01 日商吳羽股份有限公司 壓電體薄膜、壓電體薄膜之製造方法、及壓電體元件

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012090891A1 (ja) * 2010-12-27 2012-07-05 パナソニック株式会社 電界効果トランジスタおよびその製造方法
JP5842008B2 (ja) 2011-10-24 2016-01-13 パナソニック株式会社 薄膜トランジスタ、有機ｅｌ発光素子及び薄膜トランジスタの製造方法
JP5901942B2 (ja) 2011-11-09 2016-04-13 国立研究開発法人科学技術振興機構 機能性デバイスの製造方法及び機能性デバイスの製造装置
JP5489009B2 (ja) * 2011-11-18 2014-05-14 独立行政法人科学技術振興機構 積層構造体、強誘電体ゲート薄膜トランジスター及び強誘電体薄膜キャパシター
JP5598928B2 (ja) * 2011-11-18 2014-10-01 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5496995B2 (ja) * 2011-12-22 2014-05-21 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101909632B1 (ko) * 2012-01-06 2018-10-19 삼성전자 주식회사 반도체 소자
CN104066521B (zh) * 2012-01-27 2017-07-11 皇家飞利浦有限公司 电容式微机械换能器及制造所述电容式微机械换能器的方法
KR102179912B1 (ko) 2012-03-23 2020-11-17 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 박막 트랜지스터 및 박막 트랜지스터의 제조 방법
JP6033594B2 (ja) * 2012-07-18 2016-11-30 国立大学法人北陸先端科学技術大学院大学 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2014085511A2 (en) * 2012-11-27 2014-06-05 The Regents Of The University Of California Polymerized metal-organic material for printable photonic devices
US9178011B2 (en) * 2013-03-13 2015-11-03 Intermolecular, Inc. Deposition of anisotropic dielectric layers orientationally matched to the physically separated substrate
WO2014148336A1 (ja) * 2013-03-22 2014-09-25 独立行政法人科学技術振興機構 誘電体層及び誘電体層の製造方法、並びに固体電子装置及び固体電子装置の製造方法
JP2015028978A (ja) * 2013-07-30 2015-02-12 大日本印刷株式会社 異物検出方法、インプリント方法及びインプリントシステム
US10680160B2 (en) 2013-10-30 2020-06-09 Oregon State University Piezoelectric thin film stack
JP6347084B2 (ja) * 2014-02-18 2018-06-27 アドバンストマテリアルテクノロジーズ株式会社 強誘電体セラミックス及びその製造方法
US9385306B2 (en) 2014-03-14 2016-07-05 The United States Of America As Represented By The Secretary Of The Army Ferroelectric mechanical memory and method
GB2526316B (en) * 2014-05-20 2018-10-31 Flexenable Ltd Production of transistor arrays
US9299799B2 (en) 2014-06-10 2016-03-29 International Business Machines Corporation Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure
US10167193B2 (en) 2014-09-23 2019-01-01 Vanderbilt University Ferroelectric agglomerates and methods and uses related thereto
JP6584881B2 (ja) 2015-09-11 2019-10-02 株式会社東芝 半導体装置
US10312373B2 (en) * 2015-11-17 2019-06-04 Ricoh Company, Ltd. Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
JP6607013B2 (ja) 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6701835B2 (ja) 2016-03-11 2020-05-27 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US9902152B2 (en) * 2016-06-30 2018-02-27 Intel Corporation Piezoelectric package-integrated synthetic jet devices
JP6814965B2 (ja) 2017-03-06 2021-01-20 パナソニックＩｐマネジメント株式会社 半導体エピタキシャルウェハ、半導体素子、および半導体素子の製造方法
CN106915962A (zh) * 2017-03-28 2017-07-04 南方科技大学 一种制备图形化的柔性或刚性衬底的方法
WO2019048900A1 (en) * 2017-09-08 2019-03-14 Total Sa METHOD FOR MANUFACTURING A MICROFLUIDIC DEVICE
US11309400B2 (en) * 2018-01-12 2022-04-19 Intel Corporation Stacked thin film transistors with nanowires
KR20190094101A (ko) 2018-02-02 2019-08-12 스미토모 세이카 가부시키가이샤 지방족 폴리카보네이트 함유 용액 및 그 제조방법, 및 지방족 폴리카보네이트 함유층 및 그 제조방법
WO2021248099A1 (en) * 2020-06-05 2021-12-09 Ambature, Inc. A-axis josephson junctions with improved smoothness
CN115810669A (zh) * 2021-09-14 2023-03-17 群创光电股份有限公司 加热装置及其制造方法
CN114122106B (zh) * 2021-10-20 2024-04-05 苏州科技大学 一种开路电压连续可调的肖特基结及其制备和应用
CN114477787B (zh) * 2021-12-16 2023-08-08 山东省科学院新材料研究所 一种复合ktn薄膜及其制备方法
CN114566543A (zh) * 2022-02-25 2022-05-31 惠州市中德纳微科技有限公司 过滤阴极电弧法制备的高性能透明导电薄膜
CN114709257B (zh) * 2022-03-01 2023-04-21 电子科技大学 一种基于二维层间滑移铁电半导体的场效应晶体管器件及其制备方法
CN116215081A (zh) * 2022-12-20 2023-06-06 武汉敏捷微电子有限公司 微流控器件及其制作方法和应用
CN117484745B (zh) * 2023-11-27 2024-10-29 中国船舶集团有限公司第七一五研究所 压电共聚物厚膜成型模具及加工方式
CN119730342B (zh) * 2024-12-19 2025-08-01 深圳平湖实验室 一种金刚石功率器件及其制备方法和电子装置
CN120463498B (zh) * 2025-07-10 2025-10-14 电子科技大学 一种基于bczn多元复合微波介质陶瓷、高q值谐振子及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051262A (ja) * 2001-05-28 2003-02-21 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル、その製造方法及び転写フィルム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07156414A (ja) * 1993-12-03 1995-06-20 Canon Inc インクジェット記録ヘッドの製造方法、インクジェット記録ヘッド、および記録装置
JPH08274195A (ja) 1995-03-30 1996-10-18 Mitsubishi Chem Corp 強誘電体ｆｅｔ素子
JP3443343B2 (ja) * 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
JP2000058837A (ja) * 1998-08-05 2000-02-25 Sanyo Electric Works Ltd 半導体素子及びその製造方法
JP2003151362A (ja) 2001-08-31 2003-05-23 Toppan Printing Co Ltd 導電膜および導電膜の製造方法
DE10200475A1 (de) * 2002-01-09 2003-07-24 Samsung Sdi Co Nichtflüchtiges Speicherelement und Anzeigematrizen daraus
JP4811551B2 (ja) * 2003-03-26 2011-11-09 セイコーエプソン株式会社 強誘電体膜の製造方法および強誘電体キャパシタの製造方法
KR100615216B1 (ko) * 2004-04-29 2006-08-25 삼성에스디아이 주식회사 유기 억셉터막을 구비한 유기 박막 트랜지스터
JP2006121029A (ja) 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
JP4767616B2 (ja) * 2005-07-29 2011-09-07 富士フイルム株式会社 半導体デバイスの製造方法及び半導体デバイス
US7732351B2 (en) * 2006-09-21 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and laser processing apparatus
KR101364293B1 (ko) * 2006-09-30 2014-02-18 삼성전자주식회사 유전박막 조성물, 이를 이용한 금속산화물 유전박막 및그의 제조방법
US7989361B2 (en) 2006-09-30 2011-08-02 Samsung Electronics Co., Ltd. Composition for dielectric thin film, metal oxide dielectric thin film using the same and preparation method thereof
JP4388544B2 (ja) 2006-12-19 2009-12-24 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置および電子機器
JP2009166385A (ja) * 2008-01-17 2009-07-30 Seiko Epson Corp 液体噴射ヘッド及びその製造方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
KR101522400B1 (ko) * 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051262A (ja) * 2001-05-28 2003-02-21 Matsushita Electric Ind Co Ltd プラズマディスプレイパネル、その製造方法及び転写フィルム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI711634B (zh) * 2018-03-05 2020-12-01 日商吳羽股份有限公司 壓電體薄膜、壓電體薄膜之製造方法、及壓電體元件
US11963454B2 (en) 2018-03-05 2024-04-16 Kureha Corporation Piezoelectric body film, piezoelectric body film production method, and piezoelectric body device
US12004429B2 (en) 2018-03-05 2024-06-04 Kureha Corporation Piezoelectric body film, piezoelectric body film production method, and piezoelectric body device

Also Published As

Publication number Publication date
CN102870245B (zh) 2015-07-29
US9123752B2 (en) 2015-09-01
TW201208080A (en) 2012-02-16
KR20130008083A (ko) 2013-01-21
US20150093841A1 (en) 2015-04-02
KR101442943B1 (ko) 2014-09-22
WO2011138958A1 (ja) 2011-11-10
US20130240871A1 (en) 2013-09-19
US9202895B2 (en) 2015-12-01
CN102870245A (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
TWI514585B (zh) A manufacturing method of a functional element, a thin film transistor, and a piezoelectric ink jet head
JP5198506B2 (ja) 機能性デバイスの製造方法並びに薄膜トランジスタ及び圧電式インクジェットヘッド
CN1174473C (zh) 层状超晶格材料和abo3型金属氧化物材料的制备方法
TWI520346B (zh) Laminated structures, iron gate thin film transistors and ferroelectric thin film capacitors
JP2014225531A (ja) 電子デバイス、電子デバイスの製造方法
CN105103277B (zh) 电介质层及电介质层的制造方法、以及固态电子装置及固态电子装置的制造方法
TW201335996A (zh) 功能性元件之製造方法及功能性元件之製造裝置
CN102071399B (zh) 全钙钛矿多铁性磁电复合薄膜
WO2013069448A1 (ja) 型押し構造体の製造方法、薄膜トランジスター、薄膜キャパシター、アクチュエーター、圧電式インクジェットヘッド及び光学デバイス
JP5154605B2 (ja) 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド
JP5615894B2 (ja) 薄膜トランジスタの製造方法、アクチュエーターの製造方法及び光学デバイスの製造方法、並びに薄膜トランジスタ及び圧電式インクジェットヘッド
WO2011138941A1 (ja) 電界効果トランジスター及びメモリー装置
CN100352063C (zh) 半导体器件及其制造方法
JP5154603B2 (ja) 電界効果トランジスタ及びその製造方法
JP5656966B2 (ja) 電界効果トランジスタ及びその製造方法
TW201327841A (zh) 薄膜電晶體及薄膜電晶體之製造方法
JP5575864B2 (ja) 強誘電体材料層の製造方法、薄膜トランジスタ及び圧電式インクジェットヘッド
Tue et al. Fine-patterning of sol-gel derived PZT film by a novel lift-off process using solution-processed metal oxide as a sacrificial layer
Hung et al. Improvement of electrical property for Pb (Zr0. 53Ti0. 47) O3 ferroelectric thin film deposited by sol-gel method on SRO electrode
JP2002270785A (ja) 半導体装置及びその製造方法
JP2002299576A (ja) 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees