TWI513192B - 信號電平交點檢測器電路及其積體電路 - Google Patents

Description

信號電平交點檢測器電路及其積體電路

本發明涉及信號電平交點檢測器電路，尤其但並不限於用於幹線電壓供電的消費產品中。

為了安全，幹線電壓供電的消費產品(例如多媒體家庭網路節點)需要將幹線電壓電路和低電壓電路之間電氣隔離。除了電氣隔離，通常還需要穿過幹線電壓電路和低電壓電路之間的電氣隔離屏障傳遞信號。對低電壓側幹線電壓信號上的時間位置(例如零交點)的確定是從高電壓側向低電壓側傳遞信號所包含的需求的一個例子。幹線電壓信號上的位置的確定在提供與幹線電壓週期的同步時得到應用。與幹線電壓週期的同步可以用於在多個聯網產品(如多媒體家庭網路節點)的低電壓電路間提供同步的通信。更特別的例子是ISP(系統間連接協定)的規定，它提供了基於不同通信協定工作的設備間的協作。ISP包括，在幹線電壓信號的每次預設數量的零交點時打開視窗，並發送確認符號，確認符號後跟隨有用於提供協作的控制資料。幹線電壓信號上的位置的確定還在監視幹線電源的相位變化以確定幹線電源是否故障時得到應用。例如，若每24小時幹線電源平均變化超過2%，那麼電源很可能出現故障。然後可以採取預防性措施，例如採用不可間斷的供電電源。根據一個更簡單的應用，幹線電壓信號上的位置的確定可以用於確定幹線電壓信號是50Hz還是60Hz。在另一應用中，幹線電壓信號上位置的確定還可以用於採取通信通道來優化通道容量。更特別地，幹線電壓信號位置確定可以作為根據各種雜訊特 徵(如功率電平和預期信噪比)將幹線電壓週期劃分成各個部分的基礎，不同部分中，在不同的通信鏈路進行監視和比較。然後，根據對雜訊特徵的比較修改通道。

圖1示出了一種已知電氣隔離器電路10，該電路10將信號從幹線電壓電路傳向低電壓電路的同時保持幹線和低電壓電路間的隔離以便隨後的零交點檢測。電氣隔離器電路10包括具有紅外光發光二極體(LED)14和光電電晶體16的光隔離器12。與LED串聯的電阻Rin 18限制流過LED的電流。負載電阻Rout 20在光電電晶體和正輸電線之間與光電電晶體16串聯。電容Cload 22表示與光電電晶體的輸出24連接的電子電路的寄生電容值。在使用時，高電壓AC信號通過輸入26進入電氣隔離器電路從而使LED14工作。LED發射的光由光電電晶體接收，並產生在光電電晶體中流動的電流，該電流進一步流過負載電阻從而在輸出24提供相應的電壓。圖2示出了代表性高電壓AC信號28以及將來自輸出24的電壓信號作為自己的輸入的零交點檢測器的相應輸出電壓30。圖2中，高電壓AC信號28和相應輸出電壓30沒有按比例。更特別地，例如，高電壓AC信號28可以是230Vrms，輸出電壓30可以是3.3V。

包含圖1所示電氣隔離器電路的零交點檢測器的缺點是它在低電壓側以及特別是高電壓側具有高功耗。輸出24的時間精度依賴於隔離器電路10具備的切換由Rout和Cload的RC時間常數確定的切換速度的速度。可以根據給定負載和預期精度確定Rout的最大值。Rout的最大值和所需電壓擺幅反過來確定最小的所需光電電晶體電流Ic。然後根據考慮到光電電晶體電流Ic的光隔離器的電流傳輸比(CTR)確定LED前向電流If。對於高電壓信號，大部分電壓在Rin處丟失。對於典型的光隔離器和典型的Rout和Rin值，預期的功耗為0.5瓦特。若大幅減小前向電流If來減小功耗，不僅光電電晶體電流相應減小，光隔離器的電流傳輸比也將減 小。這些效果共同作用將更大程度地減小輸出擺幅，從而需要增加Rout，但反過來又會相應程度地減小隔離器電路的切換速度。因此，包含圖1所示電氣隔離器電路的零交點檢測器不能在功耗和切換速度間折中。

本發明根據已知零交點檢測器電路的上述問題進行了改進。

因此，本發明的目的是提供一種包含DC隔離器電路的信號電平交點檢測器電路，例如零交點檢測器電路。

本發明的另一個目的是提供一種包含DC隔離器電路的信號電平交點檢測器電路，用於檢測高電壓AC信號何時穿過預設信號電平。

根據本發明的第一方面，提供一種信號電平交點檢測器電路，包括：包含至少第一輸入和至少第一電容的DC隔離器，所述第一輸入被配置用於接收高電壓AC信號，所述第一電容的第一極板與所述第一輸入電氣連接；以及工作在低電壓的檢測器電路，所述檢測器具有至少第一檢測器輸入，所述第一檢測器輸入與所述第一電容的第二極板電氣連接，所述低電壓檢測器電路用於根據所述第一輸入上的高電壓AC信號與預設信號電平的交點提供輸出信號的改變。

在使用時，信號電平交點檢測器電路的DC隔離器用於將高電壓AC信號與工作在低電壓的檢測器電路耦合。檢測器電路用於在高電壓AC信號穿過預設信號電平時提供低電壓輸出信號的變化。因此，信號電平交點檢測器電路可以用於確定高電壓AC信號何時穿過預設信號電平，例如零交點，該確定用於提供與幹線電壓週期的同步。例如當多媒體家庭網路的每個節點中都使用信號電平交點檢測器電路來提供網路節點間的同步時，這種同步是非 常有利的。由於至少第一電容在幹線AC信號的低頻表現出的大阻抗，DC隔離器電路相比圖1所示的光隔離器電路通常具有較低功耗。更特別地，該電路不工作時幾乎無功耗，且該電路工作時功耗極低。

更特別地，所述DC隔離器是包含第一和第二輸入及輸出以及第一和第二電容的差分DC隔離器，所述第一和第二輸入被配置用於接收高電壓AC信號，所述第一電容的第一極板與所述第一輸入電氣連接，所述第一電容的第二相對極板與所述第一輸出電氣連接，所述第二電容的第一極板與所述第二輸入電氣連接，所述第二電容的第二相對極板與所述第二輸出電氣連接。此外，所述檢測器電路可以是具有第一和第二檢測器輸入的差分檢測器，所述第一檢測器輸入與所述DC隔離器的第一輸出電氣連接，所述第二檢測器輸入與所述DC隔離器的第二輸出電氣連接。因此，所述檢測器可以用於檢測進入DC隔離器的第一和第二輸入的信號何時相交。

更特別地，所述信號電平交點檢測器電路還包括與所述第一和第二電容串聯電氣連接的負載阻抗，所述負載阻抗具有第一和第二連接器，所述第一連接器與所述DC隔離器的第一輸出電氣連接，所述第二連接器與所述DC隔離器的第二輸出電氣連接。因此，所述第一電容、所述負載阻抗和所述第二電容可以用作分壓器，使得穿過負載阻抗的信號的電平降低，且使得進入檢測器電路的輸入的信號的電平降低。因此，分壓器可以用於將高電壓AC信號減小到適用於低電壓檢測器電路的電平。

更特別地，所述負載阻抗包括寄生阻抗。寄生阻抗可以形成於檢測器電路的輸入處，例如在包含有比較器的檢測器電路中的比較器的反相和非反相輸入之間。替代地或此外，寄生阻抗可以由印刷電路板形成。所述負載阻抗是電容時具有小於500pF的電容值，例如約200pF。更特別地，所述負載電容值小於約200pF， 例如15pF至20pF。當該負載電容值不足以獲得預期分壓時，所述負載阻抗可以包括以下至少一項：寄生阻抗(如電阻值和/或電容值)和分立阻抗(如分立電容提供的)。

替代地或此外，所述負載阻抗包括第三電容。所述第一、第二和第三電容中至少一個具有小於100pF的電容值。更特別地，所述第一和第二電容分別具有小於50pF的電容值。更特別地，所述第一和第二電容分別具有小於10pF的電容值，例如約5pF。考慮功耗，所述電容中幾乎無功耗。

所述第一和第二電容中至少一個是分立電容，例如X類或Y類電容。所述第三電容可以是分立電容，例如陶瓷電容。

替代地或此外，所述第一、第二和第三電容中至少一個的第一和第二極板由印刷電路板的導電層形成，所述至少一個電容的電介質由所述印刷電路板的非導電部分形成。

更特別地，電容的至少一個極板由所述印刷電路板中或上的金屬層形成。所述金屬層可以形成於表面上(例如印刷電路板的上或下表面上)。因此，電容的第一和第二極板形成於所述印刷電路板的相對的上表面和下表面上，使所述印刷電路板的非導電體構成所述電容的電介質。替代地，所述印刷電路板中嵌入至少一個金屬層。因此，電容的第一和第二極板可以形成於印刷電路板中，它們相互間隔且它們的覆蓋區重疊，從而使第一和第二極板間的印刷電路板的非導電部分構成電容器的電介質。第一和第二極板可以共用幾乎相同的覆蓋區。

在本發明的一種形式中，所述第一電容的第一極板由所述印刷電路板的第一表面上的第一表面層形成，所述第二電容的第一極板由所述印刷電路板的第二相對表面上的第二表面層形成，所述第一電容的第二極板由所述印刷電路板中的第一嵌入層形成，所述第二電容的第二極板由第二嵌入層形成，所述第二嵌入層具有與第一嵌入層的覆蓋區相重疊的覆蓋區，所述第一和第二嵌入 層相互間隔。所述第一和第二表面層的覆蓋區至少部分與所述第一和第二嵌入層的覆蓋區重疊。而且，所述第一電容的第二極板與所述第一電容的第一極板間的距離比與所述第二電容的第二極板間的距離近。因此，第三電容的第一極板可以由第一嵌入層形成，第三電容的第二極板可以由第二嵌入層形成，第三電容的電介質可以由第一和第二嵌入層間的印刷電路板的非導電部分形成。所述第一和第二嵌入層間的距離小於第一表面層與第一嵌入層間以及第二表面層與第二嵌入層間的距離。因此，第三電容的電容值分別大於第一電容和第二電容。

替代地或此外，所述負載阻抗包括電阻。所述電阻具有大於1M歐姆的電阻值。更特別地，所述電阻具有約10M歐姆的電阻值。

替代地或此外，所述信號電平交點檢測器電路還包括第一有源電路，所述第一有源電路連接在所述DC隔離器的第一輸出和第一預設電壓電平之間。此外，所述信號電平交點檢測器電路包括第二有源電路，所述第二有源電路連接在所述DC隔離器的第二輸出和第二預設電壓電平之間。有源電路用於將各自的來自所述DC隔離器的輸出上拉至各自的預設電壓電平與各自的有源電路電壓電平之間。第一和第二預設電壓電平可以大致相同，例如0V。所述各自的有源電路電壓電平由所述有源電路的閾值電壓確定。有源電路包括背對背配置的第一和第二二極體。第一和第二二極體可以形成於積體電路中，例如作為靜電放電(ESD)保護或其他成因的襯墊的一部分。當第一和第二二極體形成于積體電路中時，它們可以如此與檢測器電路一起形成。替代地，第一和第二二極體可以作為分立電路形成。因此，第一和第二二極體可以用於包含分容器電路的第一種信號電平交點檢測器電路以便提供ESD保護。有源電路可以用於缺少分容器電路的第二種信號電平交點檢測器中以便將各自的來自所述DC隔離器的輸出上拉至各自的預 設電壓電平與各自的有源電路電壓電平之間，從而提供預設信號電平的交點檢測。

替代地或此外，所述DC隔離器具有單端配置。因此，所述DC隔離器包括僅僅第一輸入和僅僅第一電容，所述第一輸入被配置用於接收所述高壓AC信號。

更特別地，所述信號電平交點檢測器電路還包括與所述第一電容串聯電氣連接的負載阻抗，所述負載阻抗具有第一和第二連接器，所述第一連接器與所述DC隔離器的第一輸出電氣連接，所述第二連接器與預設電壓(如地)電氣連接。因此，，所述第一電容和所述負載阻抗可以用作分壓器，使得穿過負載阻抗的信號的電平降低，且使得進入檢測器電路的輸入的信號的電平降低。因此，分壓器可以用於將高電壓AC信號減小到適用於低電壓檢測器電路的電平。更特別地，所述負載阻抗可以包括第二電容。替代地或此外，負載阻抗可以包括電阻。

替代地或此外，所述檢測器電路包括比較器。當所述DC隔離器具有差分配置時，所述DC隔離器的第一輸出與所述比較器的非反相輸入電氣連接，所述DC隔離器的第二輸出與所述比較器的反相輸入電氣連接。當所述DC隔離器是單端的時，其中所述DC隔離器的第一輸出(即唯一輸出)與所述比較器的非反相輸入電氣連接，所述比較器的反相輸入與預設電壓電平(如地)電氣連接。因此，當與預設電壓電平相交時，比較器的輸出可以在高電壓電平和低電壓電平間切換。高電壓電平和低電壓電平可以，例如是或接近比較器的高和低電源電壓。

替代地或此外，所述檢測器電路還包括計時器，所述計時器根據輸出信號的改變運行。輸出信號的改變根據第一輸入上的高電壓AC信號與預設信號電平的交點產生。所述計時器可以被配置用於確定所述預設信號電平與所述高電壓AC信號的連續交點間的時間間隔。替代地或此外，所述計時器還可以被配置用於確定 所述預設信號電平與所述高電壓AC信號交點時的絕對時間。

替代地或此外，所述DC隔離器的至少一個輸入被配置用於接收高電壓AC信號，所述高電壓AC信號的頻率小於500Hz，例如家用幹線的約60Hz或約50Hz頻率或船用幹線的約400Hz頻率。

替代地或此外，根據國際電工委員會規定的標準，本發明上下文中的高電壓AC信號是大於或等於50Vrms的AC電壓，例如約110Vrms或約230Vrms的AC電壓。因此，高電壓AC信號可以是家用幹線電壓信號或船用幹線電壓信號。

替代地或此外，根據國際電工委員會規定的標準，本發明上下文中的低電壓信號是小於50Vrms的AC電壓或小於120V的DC電壓。更特別地，低電壓信號可以是小於約15V的DC電壓，例如12V電壓。更特別地，低電壓信號可以是約等於或小於5V的DC電壓，例如3V。

根據本發明的第二方面，提供一種積體電路，包括根據本發明第一方面的信號電平交點檢測器電路。所述積體電路可以被配置用於形成家庭網路節點的一部分。

本發明的第二方面的實施例可以包括本發明的第一方面的一個或多個特徵。

10‧‧‧電氣隔離器電路

12‧‧‧光隔離器

14‧‧‧紅外光發光二極體(LED)

16‧‧‧光電電晶體

18‧‧‧電阻Rin

20‧‧‧負載電阻Rout

22‧‧‧電容Cload

24‧‧‧輸出

26‧‧‧輸入

28‧‧‧高電壓AC信號

30‧‧‧相應輸出電壓

40‧‧‧信號電平交點檢測器電路

42‧‧‧串聯連接的第一電容

44‧‧‧第二電容

46‧‧‧第三電容

48‧‧‧第一二極體對

50‧‧‧第二二極體對

52‧‧‧比較器

54‧‧‧幹線輸入信號

60‧‧‧信號電平交點檢測器電路

62‧‧‧電阻

70‧‧‧信號電平交點檢測器電路

80‧‧‧信號電平交點檢測器電路

90‧‧‧信號電平交點檢測器電路

160‧‧‧俯視面

162‧‧‧截面

164‧‧‧第一極板

166‧‧‧第二極板

168‧‧‧非導電基板

182‧‧‧第一電容

184‧‧‧第二電容

186‧‧‧第三電容

190‧‧‧印刷電路板

192‧‧‧第一表面層

194‧‧‧第二表面層

196‧‧‧第一嵌入層

198‧‧‧第二嵌入層

圖1是已知電氣隔離器電路的電路圖；圖2是圖1所示電路的輸入和輸出電壓的示意圖；圖3A是根據本發明第一實施例的信號電平交點檢測器電路的電路圖；圖3B是圖3A所示電路的輸入和輸出電壓的示意圖；圖4是根據本發明第二實施例的信號電平交點檢測器電路的電路圖；圖5是根據本發明第三實施例的信號電平交點檢測器電路的電路圖； 圖6是根據本發明第四實施例的信號電平交點檢測器電路的電路圖；圖7是根據本發明第五實施例的信號電平交點檢測器電路的電路圖；圖8是根據本發明的形成信號電平交點檢測器電路一部分的電容的俯視和截面圖；圖9A是形成圖3A所示電路一部分的分容器的電路圖；圖9B是被配置用於形成圖9A所示電路的印刷電路板的截面圖。

圖3A示出了第一實施例的信號電平交點檢測器電路40。信號電平交點檢測器電路40包括串聯連接的第一電容42、第二電容44和第三電容46，還包括背對背的第一二極體對48和第二二極體對50，還包括比較器52。第一和第二電容42、44構成DC隔離器。第一電容42的第一極板相當於DC隔離器的第一輸入，第二電容44的第一極板相當於DC隔離器的第二輸入。儘管圖3A沒有示出，電壓源用於給第一和第二輸入提供家用幹線信號，例如50Hz、230Vrms。第一電容42的第二極板與比較器52的非反相輸入以及第三電容46的第一極板電氣連接。第二電容44的第二極板與比較器52的反相輸入以及第三電容46的第二極板電器連接。因此，串聯連接的第一至第三電容作為分容器使用，當幹線信號應用於第一和第二輸入時，穿過第三電容46的信號的幅度降低。因此，比較器52用於根據幹線輸入信號的電壓電平相互間的交點在高輸出電平和低輸出電平間切換自己的輸出。圖3B示出了圖3A所示電路的運行情況，具體示出了幹線輸入信號54和比較器的相應輸出。從圖3B可以看出，當幹線輸入信號相互交叉時比較器輸出切換。儘管圖3A沒有示出，比較器輸出門控(gate)計時器從而確定從一個交點到下一個交點間的時間間隔。替代地，比 較器輸出觸發(trigger)即時時鐘或類似器件的時間信號的讀數從而確定交點產生的絕對時間。這種計時器或即時時鐘的設計在本領域普通技術人員的設計能力範圍內。第一48和第二50背對背二極體對在第一和第二電容42、44形成的DC隔離器的低電壓側提供ESD保護。第一、第二和第三電容42、44、46是分立電容(例如第一和第二電容是X或Y類電容，第三電容是陶瓷電容)，或作為印刷電路板的一部分形成，該印刷電路板上還形成有比較器和其他電子電路(這些將在下文參考圖8、9A和9B進行描述)。替代地，第三電容46還可以由比較器52的輸入端或印刷電路板上其他位置的寄生電容形成。

圖4示出了第二實施例的信號電平交點檢測器電路60。與圖3A所示第一實施例相同的元件用相同的附圖標記表示。因此，圖4所示電路包括由第一和第二電容42、44形成的DC隔離器，還包括比較器52，比較器52具有與第一電容42的第二極板電氣連接的非反相輸入以及與第二電容44的第二極板電氣連接的反相輸入。電阻62取代圖3A中的電容46電氣連接在比較器52的非反相和反相輸入之間。因此，第一和第二電容42、44以及電阻62形成分壓器，當幹線信號應用於第一和第二輸入時，穿過電阻的信號的幅度降低。除此以外，圖4所示電路與圖3A所示電路以相同方式運行，其中，比較器52根據幹線輸入信號的電壓電平相互間的交點在高輸出電平和低輸出電平間切換自己的輸出。與圖3A所示電路一樣，圖4所示電路的比較器的輸出門控計時器或用於觸發即時時鐘的時間信號的讀數。

圖5示出了第三實施例的信號電平交點檢測器電路70。與圖3A所示第一實施例相同的元件用相同的附圖標記表示。因此，圖5所示電路包括由第一和第二電容42、44形成的DC隔離器，還包括比較器52，比較器52具有與第一電容42的第二極板電氣連接的非反相輸入以及與第二電容44的第二極板電氣連接的反相輸 入。代替圖3A所示電路中位於比較器的非反相和反相輸入之間的第三電容46，圖5所示電路在比較器的非反相和反相輸入端分別包括接地負載。每個負載分別是背對背形式的二極體對48、50。從第一背對背二極體對48上和第二背對背二極體對50下的波形可以看出，背對背二極體對用於使比較器52的非反相和反相輸入處的電壓分別在地線以上的二極體第一閾值電壓與地線以下的二極體第二閾值電壓之間擺動並在其上飽和。根據比較器的輸入處的變化的電壓電平，比較器52根據幹線輸入信號的電壓電平相互間的交點在高輸出電平和低輸出電平間切換自己的輸出。與圖3A所示電路一樣，圖5所示電路的比較器的輸出門控計時器或用於觸發即時時鐘的時間信號的讀數。

差分信號電平交點檢測器電路的實施例已參考圖3A、4和5進行描述。

下面將參考圖6和7描述單端信號電平交點檢測器電路的實施例。

圖6示出了第四實施例的信號電平交點檢測器電路80。與圖3A所示第一實施例相同的元件用相同的附圖標記表示。圖6所示電路80包括第一電容42，第一電容42接收幹線電壓信號並與比較器52的非反相輸入電氣連接。比較器52的反相輸入接地。第三電容46連接在比較器的非反相和反相輸入之間。因此，第一和第三電容用作分壓器，穿過第三電容和進入比較器的非反相及反相輸入的信號的幅度下降。在使用時，圖6所示電路的比較器用於根據幹線輸入信號的電壓電平與反相輸入處的預設電壓(如地)之間的交點在高輸出電平和低輸出電平間切換自己的輸出。與圖3A所示電路一樣，圖6所示電路的比較器的輸出門控計時器或用於觸發即時時鐘的時間信號的讀數。

圖7示出了第五實施例的信號電平交點檢測器電路90。與圖6所示第四實施例相同的元件用相同的附圖標記表示。圖7所示電 路90除了以下區別外與圖6所示電路相同。背對背二極體對48連接在比較器52的非反相輸入和地之間。背對背二極體對48在由第一電容形成的DC隔離器的低電壓側提供了ESD保護。除此以外，圖7所示電路與圖6所示電路以相同方式運行。

圖8示出了圖3A所示第一、第二或第三電容其中之一的俯視面160和截面162的視圖。從圖中可以看出，電容器的第一極板164和第二極板166分別由印刷電路板的頂面和底面上各自的金屬層形成。排布這些金屬層使它們共用相同的覆蓋區，並使印刷電路板的非導電基板168形成電容器的電介質。在印刷電路板基板上形成金屬軌道(metal track)以及更大區域結構(例如第一和第二極板的金屬層)是本領域技術人員熟知的過程。替代地，一個或多個電容極板由嵌入基板中的金屬層形成。嵌入金屬軌道以及更大區域結構(例如第一和第二極板的金屬層)的提供是本領域技術人員熟知的過程。嵌入式金屬層的一個應用將在下文中參考圖9A和9B進行描述。

在使用時，家用幹線信號進入圖3A所示電路的輸入。第一電容42和第二電容44的配置使它們和第三電容46一起形成分壓器，以便在第三電容兩端提供該家用幹線電壓信號的衰減樣本。對於50Hz、230Vrms的家用幹線電壓信號，第一和第二電容分別使用約5pF的電容值，同時第三電容具有大約200pF的電容值，從而在第三電容兩端提供大約3V的衰減電壓擺幅。

圖9A示出了形成圖3A所示電路一部分的分容器，它包括第一電容182、第二電容184和第三電容186。從圖9B所示的印刷電路板190的截面圖可以看出，第一電容182的第一極板由印刷電路板190的第一表面上的第一表面層192形成。第二電容184的第一極板由印刷電路板190的第二相對表面上的第二表面層194形成，第一電容182的第二極板由印刷電路板中的第一嵌入層196形成，第二電容的第二極板由第二嵌入層198形成，第二嵌入 層198具有與第一嵌入層的覆蓋區相重疊的覆蓋區，第一和第二嵌入層196、198相互間隔。第一和第二表面層192、194的覆蓋區部分與第一和第二嵌入層196、198的覆蓋區重疊。而且，第一電容的第二極板196與第一電容的第一極板192間的距離比與第二電容的第二極板198間的距離近。因此，第三電容的第一極板可以由第一嵌入層196形成，第三電容的第二極板可以由第二嵌入層198形成，第三電容的電介質可以由第一和第二嵌入層196、198間的部分基板形成。第一和第二嵌入層196、198間的距離小於第一表面層192與第一嵌入層196間以及第二表面層194與第二嵌入層198間的距離。因此，第三電容的電容值分別大於第一電容和第二電容。如同在上一段落中描述的，目的是將230Vrms的幹線電壓信號降低至3V擺幅。第一和第二電容分別使用約5pF電容值。在一種形式中，基於一般工藝過程形成的印刷電路板提供的第三電容的電容值約為15pF至20pF。因此，通過利用寄生元件和其他分立元件(例如表面電容、二極體等)中至少一種來獲得所需的200pF電容值。使用寄生元件時，其形式可以是寄生電容和寄生電阻中至少一項。例如，若使用10M歐姆的寄生電阻以及5pF的第一和第二電容，截止頻率(3dB點)約為3kHz。假設每十年(decade)頻率滾降(roll-off)20dB，那麼50Hz要花費二十年。因此，將50Hz劃分為大約100份。可以根據一般設計經驗改變電容和電阻的值以便獲得所需分配參數以及工作在特定幹線頻率。在另一種形式中，修改常用印刷電路板生產工藝，例如通過增加層數或通過包含特殊薄層等，從而增加第三電容並減小第一和第二電容的電容值。因此，可以確定相對電容值以實現所需分壓。

以上描述的本發明的實施例在多媒體家庭網路的每個節點中得到應用。如上所述，除了其他內容，還使用了幹線電壓信號的交點檢測來提供網路節點間的同步。本發明的一個實施例作為積體電路形成，該積體電路還包括家庭網路積體電路，例如Gigle Networks Ltd of Capital House，2 Festival Square，Edinburgh，EH3 9SU，UK中的GGL541家庭網路積體電路的修改形式。

40‧‧‧信號電平交點檢測器電路

42‧‧‧串聯連接的第一電容

44‧‧‧第二電容

46‧‧‧第三電容

48‧‧‧第一二極體對

50‧‧‧第二二極體對

52‧‧‧比較器

Claims (10)

1. 一種信號電平交點檢測器電路，其特徵在於，包括：包含至少第一輸入和至少第一電容的DC隔離器，所述第一輸入被配置用於接收高電壓AC信號，所述第一電容的第一極板與所述第一輸入電氣連接；至少第一背對背二極體對，連接在所述第一電容的第二極板和地之間；以及工作在低電壓的檢測器電路，所述檢測器具有至少第一檢測器輸入，所述第一檢測器輸入與所述第一電容的所述第二極板電氣連接，所述低電壓檢測器電路用於根據所述第一輸入上的高電壓AC信號與預設信號電平的交點提供輸出信號的改變。
2. 如申請專利範圍第1項所述的信號電平交點檢測器電路，其中，所述DC隔離器是包含第一和第二輸入及輸出以及第一和第二電容的差分DC隔離器，所述第一和第二輸入被配置用於接收高電壓AC信號，所述第一電容的第一極板與所述第一輸入電氣連接，所述第一電容的第二相對極板與所述第一輸出電氣連接，所述第二電容的第一極板與所述第二輸入電氣連接，所述第二電容的第二相對極板與所述第二輸出電氣連接。
3. 如申請專利範圍第2項所述的信號電平交點檢測器電路，其中，所述檢測器電路是具有第一和第二檢測器輸入的差分檢測器，所述第一檢測器輸入與所述DC隔離器的第一輸出電氣連接，所述第二檢測器輸入與所述DC隔離器的第二輸出電氣連接。
4. 如申請專利範圍第3項所述的信號電平交點檢測器電路，其中，所述信號電平交點檢測器電路還包括與所述第一和第二電容串聯電氣連接的負載阻抗，所述負載阻抗具有第一和第二連接器，所述第一連接器與所述DC隔離器的第一輸出電氣連接，所述第二連接器與所述DC隔離器的第二輸出電氣連接。
5. 如申請專利範圍第4項所述的信號電平交點檢測器電路，其中，所述負載阻抗包括寄生阻抗。
6. 如申請專利範圍第4項所述的信號電平交點檢測器電路，其中，所述負載阻抗是電容時具有小於500pF的電容值。
7. 如申請專利範圍第6項所述的信號電平交點檢測器電路，其中，所述電容值在15pF至20pF之間。
8. 如申請專利範圍第4項中任一項所述的信號電平交點檢測器電路，其中，所述負載阻抗包括以下至少一項：寄生阻抗和分立元件提供的阻抗。
9. 如申請專利範圍第4項中任一項所述的信號電平交點檢測器電路，其中，所述負載阻抗包括第三電容。
10. 一種積體電路，其特徵在於，包括如申請專利範圍第1~9項任一項所述的信號電平交點檢測器電路。