[go: up one dir, main page]

TWI512887B - Gutter type power gold - oxygen semiconductor structure and its forming method - Google Patents

Gutter type power gold - oxygen semiconductor structure and its forming method Download PDF

Info

Publication number
TWI512887B
TWI512887B TW102118533A TW102118533A TWI512887B TW I512887 B TWI512887 B TW I512887B TW 102118533 A TW102118533 A TW 102118533A TW 102118533 A TW102118533 A TW 102118533A TW I512887 B TWI512887 B TW I512887B
Authority
TW
Taiwan
Prior art keywords
trench
isolation trench
isolation
forming
type power
Prior art date
Application number
TW102118533A
Other languages
English (en)
Other versions
TW201445669A (zh
Inventor
許修文
葉俊瑩
李元銘
Original Assignee
帥群微電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 帥群微電子股份有限公司 filed Critical 帥群微電子股份有限公司
Priority to TW102118533A priority Critical patent/TWI512887B/zh
Priority to US14/025,811 priority patent/US8872266B1/en
Priority to US14/257,999 priority patent/US9035378B2/en
Publication of TW201445669A publication Critical patent/TW201445669A/zh
Application granted granted Critical
Publication of TWI512887B publication Critical patent/TWI512887B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H10P30/222—
    • H10W10/0148—
    • H10W10/17—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H10P30/204—
    • H10P30/21—

Landscapes

  • Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

溝渠式功率金氧半導體結構與其形成方法
本發明係關於溝渠式功率金氧半導體結構與其形成方法，尤指一種藉由反覆離子注入控制介面輪廓形狀的溝渠式功率金氧半導體結構與其形成方法。
在功率半導體的應用領域中，耐壓能力及低阻抗表現是非常重要能力指標，傳統的做法並無法控制介面輪廓(Junction Profile)，因此無法製造更高耐壓能力及具有低阻抗。
本發明提供一種溝渠式功率金氧半導體結構的形成方法，包括：首先形成一隔離溝槽，然後形成具有不同摻雜濃度的兩個摻雜層，且兩個摻雜層相連位於該隔離溝槽外圍，以及形成一隔離結構位於隔離溝槽內。
在一實施例中，本發明形成該隔離溝槽步驟之前更包括：形成一磊晶層，接著形成一閘極溝槽於磊晶層內，然後形成一閘極結構於閘極溝槽內，接著形成一本體區環繞該閘極結構外圍，且該隔離溝槽位於該本體區外側。
在一實施例中，本發明形成一隔離溝槽與形成具有不同摻雜濃度的兩個摻雜層，係包括：形成一第一隔離溝槽；形成一第一摻雜層，位於第一隔離溝槽外圍；蝕刻 隔離溝槽下方的第一摻雜層，以形成一第二隔離溝槽；以及形成一第二摻雜層，位於第二隔離溝槽外圍。
在一實施例中，本發明的第一隔離溝槽的截面積大於該第二隔離溝槽的截面積。
在一實施例中，本發明的形成該兩個摻雜層係使用不同斜角離子注入於不同位置上形成。
在一實施例中，本發明的兩個摻雜層係由上而下形成濃度為由淡到濃。
本發明並提供一種溝渠式功率金氧半導體結構，包括：一隔離溝槽；一隔離結構，位於隔離溝槽內；以及具有不同摻雜濃度的兩個摻雜層，且兩個摻雜層相連位於隔離溝槽外圍。
在一實施例中，本發明更包括：一磊晶層；一閘極溝槽，位於磊晶層內；一閘極結構，位於閘極溝槽內；一本體區，環繞閘極結構外圍；其中該隔離溝槽，位於該本體區外側，該隔離溝槽的深度高於閘極結構的深度。
在一實施例中，本發明的隔離溝槽包括相連的一第一隔離溝槽與一第二隔離溝槽，該兩個摻雜層對應形成於該第一隔離溝槽與該第二隔離溝槽外圍。
在一實施例中，本發明的第一隔離溝槽的截面積大於該第二隔離溝槽的截面積。
在一實施例中，本發明的該兩個摻雜層形成係使用不同斜角離子注入於不同位置上形成。
在一實施例中，本發明的兩個摻雜層係由上而 下形成濃度為由淡到濃。
本發明之溝渠式功率金氧半導體結構及其形成方法，反覆製作形成溝漕側壁外之介面輪廓。此介面輪廓可藉由注入離子量的控制，形成寬窄形狀的設計變化，當回填氧化物至溝漕內部後，金氧半導體(MOSFET)在逆偏壓操作時將利用此區的電位效應形成電荷平衡(Charge Balance)與降低表面電場效果(RESURF)，如此便可以在溝漕與側壁電場形成較和緩的電場分佈，藉此利用較少空間而更有效率的獲得更高的電位積分及更低的導通損失(RON)特性表現，另亦可藉此原理將所需磊晶層阻值與厚度做最佳化調整，使導通損失更有效的降低，進而降低元件導通損失。
以上的概述與接下來的詳細說明皆為示範性質，是為了進一步說明本發明的申請專利範圍。而有關本發明的其他目的與優點，將在後續的說明與圖示加以闡述。
10‧‧‧基材
12‧‧‧磊晶層
14‧‧‧閘極溝槽
16‧‧‧閘極介電層
18‧‧‧閘極結構
20‧‧‧本體區
22,502,602‧‧‧第一隔離溝槽
24‧‧‧遮罩層
26,50,64,616‧‧‧第一摻雜層
27,31,39‧‧‧箭號
28,504,604‧‧‧第二隔離溝槽
30,52,62,614‧‧‧第二摻雜層
32,506,606‧‧‧第三隔離溝槽
34,54,60,612‧‧‧第三摻雜層
36,508,608‧‧‧第四隔離溝槽
38,610‧‧‧第四摻雜層
40‧‧‧隔離結構
41,46‧‧‧氧化層
42‧‧‧源極區
44‧‧‧金屬層
48‧‧‧重摻雜層
210,220,230,240‧‧‧步驟
250,260,270,280‧‧‧隔離溝槽
510‧‧‧間隙壁
第1A~1J圖所示為本發明的溝渠式功率金氧半導體結構的形成方法之一實施例。
第2圖所示本發明另一溝渠式功率金氧半導體結構。
第3圖所示本發明另一溝渠式功率金氧半導體結構。
第4圖所示本發明的溝渠式功率金氧半導體結構以斜角度進行離子注入方式。
第5圖所示本發明另一溝渠式功率金氧半導體結構。
第6圖所示本發明另一溝渠式功率金氧半導體結構。
本發明之主要技術特徵在於反覆製作至少兩個摻雜層相連以形成溝漕側壁外之介面輪廓。且此介面輪廓可藉由注入離子量(即濃度)的控制，形成寬窄形狀的設計變化，而達到在溝漕與側壁電場形成較和緩的電場分佈，使導通損失更有效的降低，進而降低元件導通損失。此部分之設計可應用在金氧半導體結構的元件區或終端區(Termination)的溝槽，以控制注入離子量來達到特定介面輪廓以有效達到耐壓能力及低阻抗效果。
如第1A~1J圖所示為本發明的溝渠式功率金氧半導體結構的形成方法之一實施例。其應用在元件區的一個實施例，在例如外圍或兩側的終端區的溝槽也可以有類似應用。
首先，如第1A圖所示先在一基材(Substrate)10上成長一磊晶層(Epi)12。接著，在第1B圖中於磊晶層12內形成一閘極溝槽14，並於閘極溝槽14內側成長一閘極介電層16。然後於第1C圖中形成一閘極結構18於閘極溝槽14內部，在此例如以多晶矽沉積(Poly Depostion)到閘極溝槽14內部與磊晶層12上部，然後再透過回蝕(Etch back)方式將磊晶層12上部沉積多晶矽去除，只保留閘極溝槽14內部多晶矽，而形成閘極結構18於閘極溝槽14內部。
接著，如第1D所示形成一本體區20，環繞閘極結構18外圍，其中本體區20例如一P型導電型離子注 入方式，相異於使用N型導電型的磊晶層12。接著，如第1E圖所示，形成一第一隔離溝槽22，位於本體區20外側，其中第一隔離溝槽22的形成，例如可先行成一遮罩層24覆蓋到閘極結構18與本體區20部分，然後再蝕刻本體區20以形成第一隔離溝槽22。第一隔離溝槽22接著以第一濃度(例如在此為P-代表)，透過離子注入方式到磊晶層12內以形成第一摻雜層26，接著如垂直向下箭號27方向以驅動(Drive-In；D/I)方式，使得P-的第一摻雜層26向左右上下擴散，將P-的第一摻雜層26擴散到第一隔離溝槽22外圍，外圍部分例如為底部與底部側邊。
接著，如第1F圖所示在原先第一隔離溝槽22向下蝕刻P-的第一摻雜層26，或再進一步蝕刻到磊晶層12，以擴大第一隔離溝槽22到第二隔離溝槽28，然後再以不同摻雜濃度進行離子注入，例如在此以第二濃度(P+)透過離子注入方式，到磊晶層12內形成第二摻雜層30，然後如垂直向下箭號31方向以驅動(Drive-In；D/I)方式，使得P+的第二摻雜層30向左右上下擴散，而使P+的第二摻雜層30擴散到第二隔離溝槽28外圍，外圍部分例如為底部與底部側邊。
接著，如第1G圖所示在第二隔離溝槽28向下蝕刻P+的第二摻雜層30，或進一步蝕刻到磊晶層12，以擴大第二隔離溝槽28到第三隔離溝槽32，然後再以不同摻雜濃度進行進行離子注入，例如在此以第三濃度(P+’)透過離子注入方式形成第三摻雜層34，其中第三摻雜層34例如可 使用與第二濃度(P+)相同或大於的濃度進行，然後如垂直向下箭號31方向以驅動(Drive-In；D/I)方式，使得P+’的第三摻雜層34向左右上下擴散，而使P+’的第三摻雜層34位於第三隔離溝槽32外圍，例如為底部與底部側邊。
接著，如第1H圖所示在第三隔離溝槽32向下蝕刻P+’的第三摻雜層34，或進一步蝕刻到磊晶層12，以擴大第三隔離溝槽32到第四隔離溝槽36，然後進行離子注入過程，例如在此以第四濃度(P++)透過離子注入方式形成第四摻雜層38，其中第四摻雜層38例如可使用大於第三濃度(P+’)的濃度進行，然後如垂直向下箭號39方向以驅動(Drive-In；D/I)方式，使得P++的第四摻雜層38向左右上下擴散，而使P++的第四摻雜層38位於第四隔離溝槽36的外圍，外圍例如為底部與底部側邊。
接著，如第1I圖形成一隔離結構40，位於第四隔離溝槽36內，其中隔離結構40例如使用氧化層(Oxide)構成，接著如第1J圖所示，分別形成N+的源極區42於本體區20內，氧化層46於N+的源極區42與閘極結構18，重參雜層48(例如使用P++)於本本體內，並連接到N+的源極區42與隔離結構40，具有降低阻抗效果，以及金屬層44於隔離結構40、重參雜層48以及氧化層46上。在形成過程如下：首先在第1I圖中蝕刻部分上面氧化層41，然後透過離子植入形成N+的源極區42於本體區20，接著對兩側蝕刻，包括部分隔離結構40上面、部分N+的源極區42以及部分本體區20來形成溝渠，再對本體區進行離子植入 以形成重參雜層48，最後才做金屬層44沈積。
另外，如第1J圖所形成溝渠式功率金氧半導體結構，其中第一摻雜層26、第二摻雜層30、第三摻雜層34以及第四摻雜層38為全部相連接，當然在設計上我們可以根據實際需求做部分相連接架構，例如控制具有不同摻雜濃度的至少兩個摻雜層相連位於該隔離溝槽外圍而得到的介面輪廓(Junction Profile)，都是屬於本發明可能變化之實施例。
另外，在第1J圖實施例中，由上而下的第一摻雜層26、第二摻雜層30、第三摻雜層34以及第四摻雜層38，係為濃度由淡轉濃而形成梯形之介面輪廓。如第2圖所示本發明另一溝渠式功率金氧半導體結構，其中多個摻雜層，例如P+的第三摻雜層54、P-‘的第二摻雜層52以及P-的第一摻雜層50構成，由上而下的多個摻雜層，為濃度由濃轉淡而形成倒梯形之介面輪廓。
此外，如第3圖所示本發明另一溝渠式功率金氧半導體結構，其中多個摻雜層，例如P-的第三摻雜層60、N-的第二摻雜層62以及P-的第一摻雜層64構成，即以不同導電型(P型與N型)的不同濃度也可以做出介面輪廓(Junction Profile)，都是屬於本發明可能變化之實施例。
接著，如第4圖所示本發明的溝渠式功率金氧半導體結構以斜角度進行離子注入方式。如第4圖所示，包括四個不同步驟210,220,230,240中以不同斜角度進行離子注入，在不同深度的隔離溝槽250,260,270,280的不同位 置上形成多個摻雜層，若以對應到第1D圖後，就可以略過第1E圖且不用做垂直向下的驅動(Drive-In；D/I)方式，直接到第1F圖以第一斜角度(如步驟210)進行離子注入來形成P-的第一摻雜層26，接著於第1G圖中以第二斜角度(如步驟220)進行離子注入來形成P+的第二摻雜層30，在第1H圖中則以第三斜角度(如步驟230)與第四斜角度(如步驟240)進行離子注入來形成P+’的第三摻雜層34與P++的第四摻雜層38。
如第5圖所示本發明另一溝渠式功率金氧半導體結構，其中由上而下所形成第一隔離溝槽502、第二隔離溝槽504、第三隔離溝槽506以及第四隔離溝槽508具有不同截面積(或底面積)，例如在此由上而下，截面積越來越小，並在不同濃度控制下得到多個摻雜層為一較平順的一介面輪廓，其中第一隔離溝槽502、第二隔離溝槽504、第三隔離溝槽506以及第四隔離溝槽508內壁可先行成一間隙壁(Spacer)510，其中任兩個上下相連的間隙壁有部分重疊，然後隔離溝槽502、504、506以及508內再填入氧化層(Oxide)或多晶矽(Poly)。
如第6圖所示本發明另一溝渠式功率金氧半導體結構，與第5圖相同具有不同截面積的第一隔離溝槽602、第二隔離溝槽604、第三隔離溝槽606以及第四隔離溝槽608，在不同濃度控制下所形成第一摻雜層616、第二摻雜層614、第三摻雜層612以及第四摻雜層610為一濃度由濃轉淡而形成倒梯形之介面輪廓。
本發明之溝渠式功率金氧半導體結構及其形成方法，並不限定元件區或終端區，只要具有溝槽透過注入離子濃度的控制，形成至少兩個連接摻雜層，以反覆製作形成溝漕側壁外之介面輪廓來達到寬窄形狀的設計變化，因此可形成電荷平衡(Charge Balance)與降低表面電場效果(RESURF)，在溝漕與側壁電場形成較和緩的電場分佈，因此提高耐壓程度與降低元件導通損失。
如上所述，本發明完全符合專利三要件：新穎性、進步性和產業上的利用性。本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以下文之申請專利範圍所界定者為準。
10‧‧‧基材
12‧‧‧磊晶層
20‧‧‧本體區
26‧‧‧第一摻雜層
30‧‧‧第二摻雜層
34‧‧‧第三摻雜層
38‧‧‧第四摻雜層
40‧‧‧隔離結構
42‧‧‧源極區
44‧‧‧金屬層
46‧‧‧氧化層
48‧‧‧重摻雜層

Claims (12)

  1. 一溝渠式功率金氧半導體結構的形成方法，包括：形成一隔離溝槽；形成具有不同摻雜濃度的兩個摻雜層，且該兩個摻雜層相連位於該隔離溝槽外圍；以及形成一隔離結構，位於該隔離溝槽內。
  2. 如請求項1所述之溝渠式功率金氧半導體結構的形成方法，其中形成該隔離溝槽步驟之前更包括：形成一磊晶層；形成一閘極溝槽於該磊晶層內；形成一閘極結構於該閘極溝槽內；以及形成一本體區，環繞該閘極結構外圍，且該隔離溝槽位於該本體區外側。
  3. 如請求項1所述之溝渠式功率金氧半導體結構的形成方法，其中形成該隔離溝槽與形成具有不同摻雜濃度的兩個摻雜層，係包括：形成一第一隔離溝槽；形成一第一摻雜層，位於該第一隔離溝槽外圍；蝕刻該第一隔離溝槽下方的該第一摻雜層，以形成一第二隔離溝槽；以及形成一第二摻雜層，位於該第二隔離溝槽外圍。
  4. 如請求項3所述之溝渠式功率金氧半導體結構的形成方法，其中該第一隔離溝槽的截面積大於該第二隔離溝槽的截面積。
  5. 如請求項1所述之溝渠式功率金氧半導體結構的形 成方法，其中形成該兩個摻雜層係使用不同斜角離子注入於不同位置上形成。
  6. 如請求項1所述之溝渠式功率金氧半導體結構的形成方法，其中該兩個摻雜層係由上而下形成濃度為由淡到濃。
  7. 一種溝渠式功率金氧半導體結構，包括：一隔離溝槽；一隔離結構，位於該隔離溝槽內；以及具有不同摻雜濃度的兩個摻雜層，且該兩個摻雜層相連位於該隔離溝槽外圍，並形成一介面輪廓。
  8. 如請求項7所述之溝渠式功率金氧半導體結構，更包括：一磊晶層；一閘極溝槽，位於該磊晶層內；一閘極結構，位於該閘極溝槽內；以及一本體區，環繞該閘極結構外圍，其中該隔離溝槽，位於該本體區外側，該隔離溝槽的深度高於閘極結構的深度。
  9. 如請求項7所述之溝渠式功率金氧半導體結構，其中該隔離溝槽包括相連的一第一隔離溝槽與一第二隔離溝槽，該兩個摻雜層對應形成於該第一隔離溝槽與該第二隔離溝槽外圍。
  10. 如請求項8所述之溝渠式功率金氧半導體結構，其中該第一隔離溝槽的截面積大於該第二隔離溝槽的截面積。
  11. 如請求項7所述之溝渠式功率金氧半導體結構，其中該兩個摻雜層形成係使用不同斜角離子注入於不同位置 上形成。
  12. 如請求項7所述之溝渠式功率金氧半導體結構，其中該兩個摻雜層係由上而下形成濃度為由淡到濃。
TW102118533A 2013-05-24 2013-05-24 Gutter type power gold - oxygen semiconductor structure and its forming method TWI512887B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102118533A TWI512887B (zh) 2013-05-24 2013-05-24 Gutter type power gold - oxygen semiconductor structure and its forming method
US14/025,811 US8872266B1 (en) 2013-05-24 2013-09-12 Trench power MOSFET structure and fabrication method thereof
US14/257,999 US9035378B2 (en) 2013-05-24 2014-04-21 Trench power MOSFET structure fabrication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102118533A TWI512887B (zh) 2013-05-24 2013-05-24 Gutter type power gold - oxygen semiconductor structure and its forming method

Publications (2)

Publication Number Publication Date
TW201445669A TW201445669A (zh) 2014-12-01
TWI512887B true TWI512887B (zh) 2015-12-11

Family

ID=51752723

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102118533A TWI512887B (zh) 2013-05-24 2013-05-24 Gutter type power gold - oxygen semiconductor structure and its forming method

Country Status (2)

Country Link
US (2) US8872266B1 (zh)
TW (1) TWI512887B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6169966B2 (ja) * 2013-12-26 2017-07-26 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6226786B2 (ja) * 2014-03-19 2017-11-08 三菱電機株式会社 半導体装置およびその製造方法
WO2017007482A1 (en) * 2015-07-09 2017-01-12 Diodes Incorporated A self-aligned dual trench device
CN105118852B (zh) * 2015-07-22 2018-07-06 深圳尚阳通科技有限公司 超结结构、超结mosfet及其制造方法
JP6649197B2 (ja) * 2016-07-14 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN111969040B (zh) * 2020-08-26 2022-06-07 电子科技大学 一种超结mosfet
US12495577B2 (en) 2022-08-17 2025-12-09 Analog Devices, Inc. Self-aligned silicide gate for discrete shielded-gate trench power MOSFET

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157384A1 (en) * 2002-03-21 2004-08-12 Blanchard Richard A. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
US20120098055A1 (en) * 2010-07-06 2012-04-26 Maxpower Semiconductor, Inc. Power Semiconductor Devices, Structures, and Related Methods

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5136578B2 (ja) * 2010-03-09 2013-02-06 トヨタ自動車株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040157384A1 (en) * 2002-03-21 2004-08-12 Blanchard Richard A. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
US20120098055A1 (en) * 2010-07-06 2012-04-26 Maxpower Semiconductor, Inc. Power Semiconductor Devices, Structures, and Related Methods

Also Published As

Publication number Publication date
TW201445669A (zh) 2014-12-01
US9035378B2 (en) 2015-05-19
US20140349456A1 (en) 2014-11-27
US8872266B1 (en) 2014-10-28

Similar Documents

Publication Publication Date Title
TWI512887B (zh) Gutter type power gold - oxygen semiconductor structure and its forming method
US7858478B2 (en) Method for producing an integrated circuit including a trench transistor and integrated circuit
KR101296984B1 (ko) 전하 균형 전계 효과 트랜지스터
JP4786872B2 (ja) 単一のイオン注入工程によって形成されたドープされたコラムを含む電圧維持領域を有するパワー半導体デバイス及びそれらの製造方法
TWI478336B (zh) 減少表面電場的結構及橫向雙擴散金氧半導體元件
TWI587503B (zh) 半導體裝置及其製造方法
JP2016528730A (ja) 深いトレンチ隔離構造を備えた半導体構造の方法及び半導体構造
US9478640B2 (en) LDMOS device with step-like drift region and fabrication method thereof
CN108242467B (zh) Ldmos器件及其制作方法
US20100090270A1 (en) Trench mosfet with short channel formed by pn double epitaxial layers
CN109830538B (zh) Ldmos器件及其制造方法
CN102208414A (zh) 一种超结沟槽金属氧化物半导体场效应管及其制造方法
CN101916729B (zh) 具有多层超结结构的绝缘体上硅ldmos器件制作方法
US8426275B2 (en) Fabrication method of trenched power MOSFET
TWI644428B (zh) Vdmos及其製造方法
KR101530579B1 (ko) 반도체 소자 및 이의 제조 방법
CN104183494B (zh) 沟渠式功率金属氧化物半导体结构与其形成方法
CN110212026B (zh) 超结mos器件结构及其制备方法
CN108054211A (zh) 沟槽型垂直双扩散金属氧化物晶体管及其制作方法
TWI524524B (zh) 功率半導體元件之製法及結構
KR20120031450A (ko) 반도체 장치 및 반도체 장치의 제조 방법
TW201338049A (zh) 溝渠式井區電場屏護功率金氧半場效電晶體結構及製程方法
CN108133963B (zh) 场效应管及其制作方法
KR100419024B1 (ko) 트랜지스터의 제조 방법
TWI435447B (zh) 功率金氧半導體場效電晶體及其製造方法