[go: up one dir, main page]

TWI511283B - 畫素陣列基板及有機發光二極體顯示器 - Google Patents

畫素陣列基板及有機發光二極體顯示器 Download PDF

Info

Publication number
TWI511283B
TWI511283B TW102140462A TW102140462A TWI511283B TW I511283 B TWI511283 B TW I511283B TW 102140462 A TW102140462 A TW 102140462A TW 102140462 A TW102140462 A TW 102140462A TW I511283 B TWI511283 B TW I511283B
Authority
TW
Taiwan
Prior art keywords
substrate
pixel
electrode
driving transistor
fixed voltage
Prior art date
Application number
TW102140462A
Other languages
English (en)
Other versions
TW201519430A (zh
Inventor
Szu Chi Huang
Chin Hai Huang
Bo Jhang Sun
Original Assignee
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chunghwa Picture Tubes Ltd filed Critical Chunghwa Picture Tubes Ltd
Priority to TW102140462A priority Critical patent/TWI511283B/zh
Priority to US14/133,653 priority patent/US20150123081A1/en
Publication of TW201519430A publication Critical patent/TW201519430A/zh
Application granted granted Critical
Publication of TWI511283B publication Critical patent/TWI511283B/zh
Priority to US15/047,649 priority patent/US10115781B2/en
Priority to US16/124,167 priority patent/US20190006454A1/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

畫素陣列基板及有機發光二極體顯示器
本發明是有關於一種畫素陣列基板及顯示器，且特別是有關於一種用於有機發光二極體顯示器的畫素陣列基板及有機發光二極體顯示器。
目前顯示器的種類有電漿顯示器、液晶顯示器、無機電激發光顯示器、有機發光二極體顯示器、場致發射顯示器以及電變色顯示器等。相較於其他顯示器，有機發光顯示器具有自發光、無視角限制、省電、操作溫度範圍廣、高應答速度以及全彩化等優點，可望成為下一代顯示器的主流。
習知的有機發光二極體顯示器包括位於基板各處的多個畫素單元。每一畫素單元包括開關電晶體、與開關電晶體電性耦接的驅動電晶體以及與驅動電晶體電性耦接的畫素電極。固定電壓線將固定電壓傳輸至每一畫素單元的驅動電晶體的輸入電極，以使驅動電晶體工作於放大區。當驅動電晶體穩定地工作於放大 區時，方可提供穩定的電流至有機發光二極體層，進而使每一畫素單元顯示正確的亮度。
然而，由位於基板各處的多個畫素單元至固定電壓源間的距離不一致，而導致多個驅動電晶體的輸入電極與固定電壓源之間的電阻值亦不一致。當多個驅動電晶體的輸入電極與固定電壓源之間的電阻值不一致時，傳遞至多個驅動電晶體的輸入電極的固定電壓值便不相同，而使有機發光二極體顯示器產生顯示不良的問題。
此外，習知的有機發光二極體顯示器可利用共用電極層與驅動電晶體的控制電極構成畫素儲存電容。但由於共用電極層與驅動電晶體的控制電極之間的距離過長，而使得畫素儲存電容值偏低，進而影響有機發光二極體顯示器的顯示效果。
本發明提供一種有機發光二極體顯示器及畫素陣列基板，可降低各處驅動電晶體的輸入電極至固定電壓源間的電阻差異，進而具有良好的顯示能力。
本發明提供另一種有機發光二極體顯示器，可提升畫素儲存電容值，進而具有良好的顯示效果。
本發明的畫素陣列基板，包括第一基板、多個畫素單元、多條資料線、多條掃描線、多條固定電壓線、固定電壓源、固定電壓接墊以及導電圖案。第一基板具有陣列排列的多個畫素區以 及環繞畫素區的周邊區。多個畫素單元配置於畫素區內。每一畫素單元包括具有輸入電極、控制電極以及輸出電極的開關電晶體、具有輸入電極、控制電極以及輸出電極的驅動電晶體以及畫素電極。開關電晶體的輸出電極電性耦接至驅動電晶體的控制電極。畫素電極電性耦接至驅動電晶體的輸出電極。多條資料線配置於第一基板上且電性耦接至開關電晶體的輸入電極。多條掃描線配置於第一基板上、與資料線交錯且電性耦接至開關電晶體的控制電極。多條固定電壓線配置於第一基板上且電性耦接至驅動電晶體的輸入電極。固定電壓源配置於第一基板的周邊區上且提供固定電壓至固定電壓線。固定電壓接墊配置於第一基板的周邊區上且輸出固定電壓。導電圖案配置於第一基板上。導電圖案包括多條導線以及導電框。多條導線彼此交錯成網狀且配置於第一基板的畫素區上。導電框配置於第一基板的周邊區上、環繞且電性耦接導線。導電框在周邊區內與固定電壓接墊電性接觸。每一畫素區被相鄰的二條掃描線以及相鄰的二條資料線定義出。每一畫素區涵蓋至少一個畫素單元以及其中一條固定電壓線的局部。被每一畫素區涵蓋的固定電壓線的局部在此畫素區內與導電圖案的其中一條導線電性接觸。
本發明的有機發光二極體顯示器，包括上述畫素陣列基板、相對於第一基板的第二基板、配置於畫素電極與第二基板之間的有機發光二極體層以及配置於第二基板與有機發光二極體層之間的共用電極層。
本發明的有機發光二極體顯示器，包括畫素陣列基板、相對於第一基板的第二基板、配置於畫素電極與第二基板之間的有機發光二極體層、配置於第二基板與有機發光二極體層之間的共用電極層。畫素陣列基板包括第一基板、多個畫素單元、多條資料線、多條掃描線、多條固定電壓線、固定電壓源以及導電圖案。第一基板具有陣列排列的多個畫素區以及環繞畫素區的周邊區。多個畫素單元配置於畫素區內。每一畫素單元包括具有輸入電極、控制電極以及輸出電極的開關電晶體、具有輸入電極、控制電極以及輸出電極的驅動電晶體以及畫素電極。開關電晶體的輸出電極電性耦接至驅動電晶體的控制電極。畫素電極電性耦接至驅動電晶體的輸出電極。多條資料線配置於第一基板上且電性耦接至開關電晶體的輸入電極。多條掃描線配置於第一基板上且電性耦接至開關電晶體的控制電極。多條固定電壓線配置於第一基板上且電性耦接至驅動電晶體的輸入電極。固定電壓源配置於第一基板的周邊區上且提供固定電壓至固定電壓線。導電圖案配置於第一基板上且與每一驅動電晶體的控制電極重疊。共用電極層與驅動電晶體的控制電極重疊。每一驅動電晶體的控制電極所屬膜層位於驅動電晶體的輸入電極所屬膜層與第一基板之間。驅動電晶體的輸入電極所屬膜層位於導電圖案所屬膜層與驅動電晶體的控制電極所屬膜層之間。導電圖案所屬膜層位於有機發光二極體層與驅動電晶體的輸入電極所屬膜層之間。導電圖案與共用電極層電性接觸。
在本發明的一實施例中，上述的導電圖案的導線與固定電壓線重疊。
在本發明的一實施例中，上述的導線分為與固定電壓線的延伸方向平行的多條第一導線以及與第一導線交錯的多條第二導線，而固定電壓線涵蓋第一導線。
在本發明的一實施例中，上述的第二導線與驅動電晶體的控制電極以及資料線重疊。
在本發明的一實施例中，上述的固定電壓線與畫素單元的驅動電晶體的控制電極重疊，以構成第一儲存電容。導線與畫素單元的驅動電晶體的控制電極重疊，以構成第二儲存電容。第一儲存電容與第二儲存電容並聯，以構成畫素單元的畫素儲存電容。
在本發明的一實施例中，上述的導電圖案所屬膜層不同於驅動電晶體的輸出電極、驅動電晶體的輸入電極、驅動電晶體的控制電極以及畫素電極所屬膜層。
在本發明的一實施例中，上述的驅動電晶體的控制電極所屬膜層位於驅動電晶體的輸入電極所屬膜層與第一基板之間。驅動電晶體的輸入電極所屬膜層位於導電圖案所屬膜層與驅動電晶體的控制電極所屬膜層之間。
在本發明的一實施例中，上述的導電圖案所屬膜層位於驅動電晶體的輸入電極所屬膜層與第一基板之間。驅動電晶體的輸入電極所屬膜層位於驅動電晶體的控制電極所屬膜層與導電圖 案所屬膜層之間。
在本發明的一實施例中，上述的畫素陣列基板更包括多個遮光圖案。遮光圖案分別遮蔽開關電晶體的通道以及驅動電晶體的通道。
在本發明的一實施例中，上述的共用電極層與畫素單元的驅動電晶體的控制電極重疊，以構成第一儲存電容。部分的導電圖案與畫素單元的驅動電晶體的控制電極重疊，以構成第二儲存電容。第一儲存電容與第二儲存電容並聯，以構成畫素單元的畫素儲存電容。
在本發明的一實施例中，上述的導電圖案包括多條導線以及導電框。多條導線彼此交錯成網狀且配置於第一基板的畫素區上。導電框配置於第一基板的周邊區上、環繞且電性耦接至導線。
基於上述，在本發明一實施例的有機發光二極體顯示器及其畫素陣列基板中，透過網狀的導電圖案，位於第一基板各處的驅動電晶體的輸入電極至固定電壓源的電阻差異可降低，而使輸入至每一驅動電晶體的輸入電極的固定電壓值接近。如此一來，習知技術中由於各處驅動電晶體的輸入電極至固定電壓源的電阻差異大而造成的顯示不良問題便可獲得改善。
在本發明另一實施例的有機發光二極體中，透過與共用電極電性接觸且與每一畫素單元的控制電極重疊的導電圖案，每一畫素單元的畫素儲存電容值可提升，進而使有機發光二極體顯 示器的顯示效果佳。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
1000、1000’、1000A‧‧‧有機發光二極體顯示器
100、100’、100A‧‧‧畫素陣列基板
110‧‧‧第一基板
110a‧‧‧畫素區
110b、110b’‧‧‧周邊區
120‧‧‧畫素單元
130‧‧‧固定電壓源
132‧‧‧固定電壓接墊
140、140’、140A‧‧‧導電圖案
142、142’、142A、142a、142b‧‧‧導線
144、144’、144A‧‧‧導電框
146‧‧‧遮光圖案
200‧‧‧第二基板
300、300A‧‧‧共用電極層
A-A’、B-B、C-C’、D-D’‧‧‧剖線
CS1‧‧‧第一儲存電容
CS2‧‧‧第二儲存電容
CHs、CHd‧‧‧通道
d‧‧‧方向
DL‧‧‧資料線
DTFT、DTFT’‧‧‧驅動電晶體
GI、GI1、GI2、GI3‧‧‧絕緣層
Gs、Gd‧‧‧控制電極
H1~H4‧‧‧開口
Is、Id‧‧‧輸入電極
L‧‧‧光束
Os、Od‧‧‧輸出電極
OLED‧‧‧有機發光二極體層
PE‧‧‧畫素電極
SL‧‧‧掃描線
STFT、STFT’‧‧‧開關電晶體
VL‧‧‧固定電壓線
圖1為本發明第一實施例之畫素陣列基板的示意圖。
圖2示出本發明第一實施例之畫素陣列基板的其中一個畫素區以及部分的周邊區。
圖3示出圖2中除了導電圖案所屬膜層以外的其他膜層。
圖4示出圖2的導電圖案所屬膜層。
圖5為本發明第一實施例之畫素陣列基板沿圖2的剖線A-A’、B-B’、C-C’、D-D’所繪的剖面示意圖。
圖6為本發明第一實施例的有機發光二極體顯示器的剖面示意圖。
圖7為本發明第二實施例之畫素陣列基板的示意圖。
圖8示出本發明第二實施例之畫素陣列基板的其中一個畫素區以及部分的周邊區。
圖9示出圖8中除了導電圖案所屬膜層以外的其他膜層。
圖10示出圖8的導電圖案所屬膜層。
圖11為本發明第二實施例之畫素陣列基板沿圖8的剖線A-A’、B-B’、C-C’、D-D’所繪的剖面示意圖。
圖12為本發明第二實施例的有機發光二極體顯示器的剖面示意圖。
圖13為本發明第三實施例之畫素陣列基板的示意圖。
圖14示出本發明第三實施例之畫素陣列基板的其中一個畫素區以及部分的周邊區。
圖15示出圖14中除了導電圖案所屬膜層以外的其他膜層。
圖16示出圖14的導電圖案所屬膜層。
圖17為本發明第三實施例之畫素陣列基板沿圖14的剖線A-A’、B-B’、C-C’、D-D’所繪的剖面示意圖。
圖18為本發明第三實施例的有機發光二極體顯示器的剖面示意圖。
第一實施例
圖1為本發明第一實施例之畫素陣列基板的示意圖。請參照圖1，本實施例的畫素陣列基板100包括第一基板110、多個畫素單元120、多條資料線DL、與資料線DL交錯的多條掃描線SL、多條固定電壓線VL、固定電壓源130以及固定電壓接墊132。第一基板110具有陣列排列的多個畫素區110a以及環繞這些畫素區110a的周邊區110b。每一畫素區110a被相鄰的二條掃描線SL以及相鄰的二條資料線DL定義出。換言之，每一畫素區110a包括相鄰二條掃描線SL與相鄰二條資料線DL圍出的區域以及與此 區域緊鄰的二條掃描線SL的局部以及二條資料線DL的局部。多個畫素單元120配置於多個畫素區110a內。詳言之，每一畫素區110a涵蓋至少一個畫素單元120。在本實施例中，每一畫素區110a可涵蓋二個畫素單元120。然而，本發明不限於此，在其他實施例中，每一畫素區110a亦可只涵蓋一個畫素單元110a。
每一畫素單元120包括具有輸入電極Is、控制電極Gs以及輸出電極Os的一個開關電晶體STFT、具有輸入電極Id、控制電極Gd以及輸出電極Od的一個驅動電晶體DTFT以及一個畫素電極PE。在每一畫素單元120中，開關電晶體STFT的輸出電極Os電性耦接至驅動電晶體DTFT的控制電極Gd，而畫素電極PE電性耦接至驅動電晶體DTFT的輸出電極Od。多條資料線DL配置於第一基板110上且電性耦接至多個開關電晶體STFT的輸入電極Is。多條掃描線SL配置於第一基板110上且電性耦接至多個開關電晶體STFT的控制電極Gs。多條固定電壓線VL電性耦接至多個驅動電晶體DTFT的輸入電極Id。在本實施例中，資料線DL的延伸方向可垂直於掃描線SL的延伸方向，而固定電壓線VL的延伸方向可平行於資料線DL的延伸方向。但本發明不以此為限，資料線DL、掃描線SL及固定電壓線VL亦可以其他適當方式配置。
固定電壓源130配置於第一基板110的周邊區110b且提供固定電壓至固定電壓線VL。固定電壓接墊132配置於第一基板110的周邊區110b上且輸出固定電壓源130提供的固定電壓。在 本實施例中，固定電壓接墊132可為與固定電壓線VL分離的導電物。然而，本發明不限於此，在其他實施例中，固定電壓接墊132亦可為固定電壓線VL中向固定電壓源130延伸且位於周邊區110b的部份。
畫素陣列基板100更包括配置於第一基板110上的導電圖案140。導電圖案140包括彼此交錯成網狀且配置於多個畫素區110a的多條導線142以及配置於周邊區110b的導電框144。導電框144環繞且電性耦接所有導線142。進一步而言，導電框144可與所有導線142電性接觸而具有相同的電位。在本實施例中，導線142與導電框144可屬於同一膜層。但本發明不以此為限。
值得注意的是，導電框144在周邊區110b內與固定電壓接墊132電性接觸，而被每一畫素區110a涵蓋的至少一條固定電壓線VL的局部在此畫素區110a內與至少一條導線142電性接觸。在本實施例中，每一畫素區110a可涵蓋交錯的一條第一導線142a以及第二導線142b，而被畫素區110a涵蓋的至少一條固定電壓線VL的局部在此畫素區110a內可與第一導線142a、第二導線142b或其組合電性接觸。在圖1中，被畫素區110a涵蓋的至少一條固定電壓線VL的局部在此畫素區110a內是與第一導線142a電性接觸。然而，本發明不限於此，在其他實施例中，被畫素區110a涵蓋的至少一條固定電壓線VL的局部亦可在此畫素區110a內與第二導線142b電性接觸，或者同時與第一導線142a以及第二導線142b電性接觸。
在上述的電性連接關係下，網狀的導電圖案140可使位於第一基板110各處的驅動電晶體DTFT的輸入電極Od至固定電壓源130間的電阻差異降低，進而使輸入至每一驅動電晶體DTFT的輸入電極Od的固定電壓值接近。如此一來，在習知技術中，由於各處驅動電晶體的輸入電極至固定電壓源間的電阻差異大而造成的顯示不良問題便可改善。
圖2示出本發明第一實施例之畫素陣列基板的其中一個畫素區以及部分的周邊區。特別是，圖2所示的畫素區110a是對應於圖1中用虛線框出的畫素區110a，圖2所示的部分的周邊區110b’是對應於圖1中用虛線框出的周邊區110b’。圖3示出圖2中除了導電圖案所屬膜層以外的其他膜層。圖4示出圖2的導電圖案所屬膜層。需說明的是，圖1主要是用以說明畫素陣列基板各構件間的電性關係，而畫素陣列基板各構件的具體結構是以圖2、圖3、圖4為準。以下利用圖2、圖3及圖4說明畫素陣列基板各構件的具體結構。
請參照圖2、圖3及圖4，在本實施例中，導電圖案140的導線142可與固定電壓線VL重疊。詳言之，導線142可分為與固定電壓線VL的延伸方向d平行的第一導線142a以及與第一導線142a交錯的第二導線142b。固定電壓線VL可涵蓋第一導線142a。第二導線142b可與驅動電晶體DTFT的控制電極Gd以及資料線DL重疊。簡言之，導電圖案140的大部分面積是與固定電壓線VL以及控制電極Gd重疊。因此，導電圖案140在改善上述 顯示不良問題的同時，並不會對畫素陣列基板100的開口率造成過度的不良影響。
在本實施例中，固定電壓線VL與畫素單元120的驅動電晶體DTFT的控制電極Gd重疊，以構成第一儲存電容CS1(標示於圖5)。導電圖案140的導線142與畫素單元120的驅動電晶體DTFT的控制電極Gd重疊，以構成第二儲存電容CS2(標示於圖5)。第一儲存電容CS1與第二儲存電容CS2共用同一個電容電極(即驅動電晶體DTFT的控制電極Gd)，且第一儲存電容CS1的另一電容電極(即固定電壓線VL)與第二儲存電容CS2的另一電容電極(即導線142)等電位。因此，第一儲存電容CS1與第二儲存電容CS2為並聯，而構成畫素單元120的畫素儲存電容。意即，畫素單元120的畫素儲存電容值是由第一儲存電容值與第二儲存電容值相加而得。換言之，導電圖案140(即第二儲存電容的一個電容電極)除了能夠改善上述顯示不良問題外，更可提升畫素單元120的畫素儲存電容值，進而使畫素陣列基板100的性能更佳。
圖5為本發明第一實施例之畫素陣列基板的剖面示意圖。特別是，圖5是對應於圖2的剖線A-A’、B-B’、C-C’及D-D’。以下利用圖2及圖5說明畫素陣列基板各構件所屬膜層間的關係。
請參照圖2及圖5，在本實施例中，驅動電晶體DTFT的控制電極Gd、開關電晶體STFT的控制電極Gs以及掃描線SL可屬於同一膜層。本實施例的畫素陣列基板100更包括覆蓋控制電 極Gd、Gs以及掃描線SL的絕緣層GI(GI1)(繪於圖5)。控制電極Gd所屬膜層位於絕緣層GI(GI1)與第一基板110之間。驅動電晶體DTFT更包括與控制電極Gd重疊的通道CHd。開關電晶體STFT更包括與控制電極Gs重疊的通道CHs。驅動電晶體DTFT的通道CHd與開關電晶體STFT的通道CHs可屬於同一膜層。絕緣層GI(GI1)可位於通道CHd所屬膜層與控制電極Gd所屬膜層之間。
在本實施例中，驅動電晶體DTFT的輸入電極Id、驅動電晶體DTFT的輸出電極Od、開關電晶體STFT的輸入電極Is、開關電晶體STFT的輸出電極Os、資料線DL、固定電壓線VL以及固定電壓接墊132可屬於同一膜層。驅動電晶體DTFT的通道CHd所屬膜層可位於驅動電晶體DTFT的輸入電極Id所屬膜層與絕緣層GI1之間。然而，本發明不限於此，在其他實施例中，固定電壓接墊132亦可與驅動電晶體DTFT的控制電極Gd或其他構件屬於同一膜層。
本實施例的畫素陣列基板100更包括覆蓋驅動電晶體DTFT、開關電晶體STFT、資料線DL以及固定電壓線VL的絕緣層GI(GI2)(繪於圖5)。驅動電晶體DTFT的輸入電極Id所屬膜層可位於絕緣層GI(GI2)與通道CHd所屬膜層之間。在每一畫素區110a內的部份絕緣層GI(GI2)具有多個開口H1~H3。導電圖案140的導線142填入其中一個開口H1而與固定電壓線VL電性接觸。畫素電極PE填入另一開口H2而與驅動電晶體DTFT的輸出電極Od電性接觸。在周邊區110b的部份絕緣層GI(GI2)具有開口H3。 導電圖案140的導電框144填入開口H3而與輸出固定電壓的接墊132電性接觸。
在本實施例中，導電圖案140所屬膜層不同於驅動電晶體DTFT的輸出電極Od、驅動電晶體DTFT的輸入電極Id、驅動電晶體DTFT的控制電極Gd以及畫素電極PE所屬膜層。詳言之，絕緣層GI(GI2)所屬膜層可位於導電圖案140所屬膜層與驅動電晶體DTFT的輸入電極Id所屬膜層之間。
本實施例的畫素陣列基板100更包括遮光圖案146。遮光圖案146分別遮蔽開關電晶體STFT的通道CHs以及DTFT驅動電晶體的通道CHd。在本實施例中，遮光圖案146與導電圖案140可屬於同一膜層。如圖5所示，遮光圖案146可遮蔽來自於畫素電極PE上方的光束L。意即，當畫素陣列基板100用以組成有機發光二極體顯示器時，遮光圖案146可遮蔽來自於有機發光二極體層的光束L，進而使採用畫素陣列基板100的有機發光二極體顯示器性能更佳。
本實施例的畫素陣列基板100更包括覆蓋導電圖案140及遮光圖案146的絕緣層GI(GI3)。導電圖案140所屬膜層位於絕緣層GI(GI3)與絕緣層GI(GI2)之間。絕緣層GI(GI3)位於畫素電極PE所屬膜層與導電圖案140所屬膜層之間。畫素電極PE填入絕緣層絕緣層GI(GI2)、GI(GI3)的開口H2、H4與驅動電晶體DTFT的輸出電極Od電性接觸。
在本實施例中，驅動電晶體DTFT的控制電極Gd所屬膜 層位於驅動電晶體DTFT的輸入電極Id所屬膜層與第一基板110之間，而驅動電晶體DTFT的輸入電極Id所屬膜層位於導電圖案140所屬膜層與驅動電晶體DTFT的控制電極Gd所屬膜層之間。換言之，本實施例的驅動電晶體DTFT可為底閘極(Bottom gate)型電晶體。本實施例的開關電晶體STFT各構件的膜層與驅動電晶體DTFT各構件的膜層相同。開關電晶體STFT亦可為底部閘極型電晶體。然而，本發明不限於此，在其他實施例中，驅動電晶體DTFT、開關電晶體STFT亦可為其他形式。
圖6為本發明第一實施例的有機發光二極體顯示器的剖面示意圖。請參照圖6，有機發光二極體顯示器1000包括畫素陣列基板100、相對於第一基板110的第二基板200、配置於畫素電極PE與第二基板200之間的有機發光二極體層OLED以及配置於第二基板200與有機發光二極體層OLED之間的共用電極層300。由於有機發光二極體顯示器1000採用畫素陣列基板100，因此有機發光二極體顯示器1000亦可改善習知技術中因各處驅動電晶體的輸入電極至固定電壓源之間的電阻差異大而造成的顯示不良問題。
第二實施例
圖7為本發明第二實施例之畫素陣列基板的示意圖。請參照圖7，本實施例的畫素陣列基板100’與第一實施例的畫素陣列基板100類似，因此相同的構件以相同的標號表示，相對應的構件以相對應的標號表示。畫素陣列基板100’與畫素陣列基板 100的差異在於：畫素陣列基板100’的驅動電晶體DTFT’及開關電晶體STFT’的形式與畫素陣列基板100的驅動電晶體DTFT及開關電晶體STFT的形式不同，導電圖案140’與其他膜層的相對關係和導電圖案140與其他膜層的相對關係不同。以下就此差異處做說明，二者相同處便不再重述。
請參照圖7，與第一實施例類似地，畫素陣列基板100’包括第一基板110、多個畫素單元120、多條資料線DL、多條掃描線SL、多條固定電壓線VL、固定電壓源130以及固定電壓接墊132。第一基板110具有陣列排列的多個畫素區110a以及環繞畫素區110a的周邊區110b。多個畫素單元120配置於畫素區110a內。每一畫素單元120包括具有輸入電極Is、控制電極Gs以及輸出電極Os的開關電晶體STFT、具有輸入電極Id、控制電極Gd以及輸出電極Od的驅動電晶體DTFT以及畫素電極PE。開關電晶體STFT的輸出電極Os電性耦接至驅動電晶體STFT的控制電極Gs。畫素電極PE電性耦接至驅動電晶體DTFT的輸出電極Od。多條資料線DL配置於第一基板110上且電性耦接至開關電晶體STFT的輸入電極Is。多條掃描線SL配置於第一基板110上、與資料線DL交錯且與電性耦接至開關電晶體STFT的控制電極Gs。多條固定電壓線VL配置於第一基板110上且電性耦接至驅動電晶體DTFT的輸入電極Id。固定電壓源130配置於第一基板110的周邊區110b且提供固定電壓至固定電壓線VL。固定電壓接墊132配置於第一基板110的周邊區110b上且輸出固定電壓源130提供 的固定電壓。
畫素陣列基板100’亦包括配置於第一基板110上的導電圖案140’。導電圖案140’包括彼此交錯成網狀且配置於畫素區110b上的多條導線142’以及配置於周邊區110b、環繞且電性耦接所有導線142’的導電框144’。導電框144’在周邊區110b內與固定電壓接墊132電性接觸。每一畫素區110a被相鄰二條掃描線SL以及相鄰二條資料線DL定義出。每一畫素區110a涵蓋至少一個畫素單元120以及至少一條固定電壓線VL的局部。被每一畫素區110a涵蓋的固定電壓線VL的局部在此畫素區110a內與至少一條導線142’電性接觸。
圖8示出本發明第二實施例之畫素陣列基板的其中一個畫素區以及部分的周邊區。特別是，圖8所示的畫素區110a是對應於圖7中用虛線框出的畫素區110a，圖8所示的部分的周邊區110b’是對應於圖1中用虛線框出的周邊區110b’。圖9示出圖8中除了導電圖案所屬膜層以外的其他膜層。圖10示出圖8的導電圖案所屬膜層。圖11為本發明第二實施例之畫素陣列基板的剖面示意圖。特別是，圖11是對應於圖8的剖線A-A’、B-B’、C-C’及D-D’。需說明的是，圖7主要是用以說明畫素陣列基板各構件間的電性關係，而畫素陣列基板各構件的具體結構是以圖8、圖9、圖10為準。以下利用圖8、圖9、圖10及圖11說明畫素陣列基板各構件的具體結構。
與第一實施例不同的是，在本實施例中，導電圖案140’ 所屬膜層位於驅動電晶體DTFT’的輸入電極Id所屬膜層與第一基板110之間，而驅動電晶體DTFT’的輸入電極Id所屬膜層位於驅動電晶體DTFT’的控制電極Gd所屬膜層與導電圖案140’所屬膜層之間。換言之，本實施例的驅動電晶體DTFT’可為頂閘極(top gate)型電晶體。本實施例的開關電晶體STFT’各構件的膜層與驅動電晶體DTFT’各構件的膜層相同。開關電晶體STFT’亦可為頂閘極型電晶體。
圖12為本發明第二實施例的有機發光二極體顯示器的剖面示意圖。請參照圖12，有機發光二極體顯示器1000’包括畫素陣列基板100’、相對於第一基板110的第二基板200、配置於畫素電極PE與第二基板200之間的有機發光二極體層OLED以及配置於第二基板200與有機發光二極體層OLED之間的共用電極層300。本實施例的有機發光二極體顯示器1000’及畫素陣列基板100’具有與有機發光二極體顯示器1000及其畫素陣列基板100類似的功效及優點，於此亦不再重述。
第三實施例
圖13為本發明第三實施例之畫素陣列基板的示意圖。圖14示出本發明第三實施例之畫素陣列基板的其中一個畫素區以及部分的周邊區。特別是，圖14所示的畫素區110a是對應於圖13中用虛線框出的畫素區110a，圖14所示的部分的周邊區110b’是對應於圖13中用虛線框出的周邊區110b’。圖15示出圖14中除了導電圖案所屬膜層以外的其他膜層。圖16示出圖14的導電 圖案所屬膜層。圖17為本發明第三實施例之畫素陣列基板的剖面示意圖。特別是，圖17是對應於圖14的剖線A-A’、B-B’、C-C’及D-D’。需說明的是，圖13主要是用以說明畫素陣列基板各構件間的電性關係，而畫素陣列基板各構件的具體結構是以圖14、圖15、圖16、圖17為準。
請參照圖13、圖14、圖15、圖16及圖17，本實施例的畫素陣列基板100A與第一實施例的畫素陣列基板100類似，因此相同的構件以相同的標號表示，相對應的構件以相對應的標號表示。畫素陣列基板100A與畫素陣列基板100的差異在於：在畫素陣列基板100A中，導電圖案140A與固定電壓線VL是電性絕緣的。以下就此差異處做說明，二者相同處便不再重述。
本實施例的畫素陣列基板100A包括第一基板110、配置於第一基板110上的多個畫素單元120、配置於第一基板110上的多條資料線DL、配置於第一基板110上且與多條資料線DL交錯的多條掃描線SL、配置於第一基板110上且與多條掃描線SL交錯的多條固定電壓線VL以及配置於第一基板110的周邊區110b上且提供固定電壓至固定電壓線VL的固定電壓源130以及導電圖案140A。
第一基板110具有陣列排列的多個畫素區110a以及環繞畫素區110a的周邊區110b。多個畫素單元120配置於畫素區110a內。每一畫素區110a被相鄰的二條掃描線SL以及與這二條掃描線SL交錯的相鄰二條資料線DL定義出。多個畫素單元120配置 於多個畫素區110a內。每一個畫素區110a涵蓋至少一個畫素單元120。每一畫素單元120包括具有輸入電極Is、控制電極Gs以及輸出電極Os的一個開關電晶體STFT、具有輸入電極Id、控制電極Gd以及輸出電極Od的一個驅動電晶體DTFT以及畫素電極PE。開關電晶體STFT的輸出電極Os電性耦接至驅動電晶體DTFT的控制電極Gd。畫素電極PE電性耦接至驅動電晶體DTFT的輸出電極Od。多條資料線DL電性耦接至多個開關電晶體STFT的輸入電極Is。多條掃描線SL電性耦接至多個開關電晶體STFT的控制電極Gs。多條固定電壓線VL電性耦接至驅動電晶體DTFT的輸入電極Od。
導電圖案140A與第一實施例的導電圖案140類似。詳言之，朝著與第一基板110垂直的方向看去，導電圖案140A與畫素陣列基板100A其他構件的相對位置與導電圖案140與畫素陣列基板100其他構件的相對位置相同。導電圖案140A與畫素陣列基板100A其他構件的膜層順序與導電圖案140與畫素陣列基板100其他構件的膜層順序相同。導電圖案140A與導電圖案140的差異在於：導電圖案140A未如導電圖案140般與固定電壓線VL電性接觸。詳言之，導電圖案140A亦包括導電框144A與導線142A。本實施例的導電框144A與第一實施例的導電框144差異在於：導電框144A不與固定電壓線VL、固定電壓源130電性連接。本實施例的導線142A與第一實施例的導線142差異在於：導線142A不與固定電壓線VL、固定電壓源130電性連接。
圖18為本發明第三實施例的有機發光二極體顯示器的剖面示意圖。請參照圖18，有機發光二極體顯示器1000A包括圖17的畫素陣列基板100A、相對於第一基板110的第二基板200、配置於畫素電極PE與第二基板200之間的有機發光二極體層OLED以及配置於第二基板200與有機發光二極體層OLED之間的共用電極層300A。
共用電極層300A與驅動電晶體DTFT的控制電極Gd重疊。每一驅動電晶體DTFT的控制電極Gd所屬膜層位於驅動電晶體DTFT的輸入電極Id所屬膜層與第一基板110之間。驅動電晶體DTFT的輸入電極Id所屬膜層位於導電圖案140A所屬膜層與驅動電晶體DTFT的控制電極Gd所屬膜層之間。導電圖案140A所屬膜層位於有機發光二極體層OLED與驅動電晶體DTFT的輸入電極Id所屬膜層之間。
值得注意的是，導電圖案140A與共用電極層300A電性接觸。共用電極層300A與其中一個畫素單元120的驅動電晶體DTFT的控制電極Gd重疊，以構成第一儲存電容。部分的導電圖案140與畫素單元120的驅動電晶體D的控制電極Gd重疊(繪於圖14)，以構成第二儲存電容。第一儲存電容與第二儲存電容共用同一個電容電極(即驅動電晶體DTFT的控制電極Gd)，且第一儲存電容的另一電容電極(即共用電極層300)與第二儲存電容的另一電容電極(即導電圖案140A)等電位。因此，第一儲存電容與第二儲存電容為並聯，而構成畫素單元120的畫素儲存電容。意即， 畫素單元120的畫素儲存電容值是由第一儲存電容值與第二儲存電容值相加而得。由於導電圖案140A(第二儲存電容的一個電容電極)的加入，畫素單元120的畫素儲存電容值能夠提升，進而使有機發光二極體顯示器1000A的顯示效果佳。更進一步地說，由於導電圖案140A與控制電極Gd之間的距離小於共用電極層300A與控制電極Gd之間的距離，因此由導電圖案140A構成的第二儲存電容值可大於由共用電極層300A構成的第一儲存電容值，而使畫素儲存電容值大幅提升，而改善習知技術中因共用電極層距離控制電極Gd較遠而造成的畫素儲存電容不足的問題。
綜上所述，在本發明一實施例的有機發光二極體顯示器及其畫素陣列基板中，透過網狀的導電圖案，位於第一基板各處的驅動電晶體的輸入電極至固定電壓源的電阻差異可降低，而使輸入至每一驅動電晶體的輸入電極的固定電壓值接近。如此一來，習知技術中由於各處驅動電晶體的輸入電極至固定電壓源的電阻差異大而造成的顯示不良問題便可獲得改善。
在本發明另一實施例的有機發光二極體中，透過與共用電極電性接觸且與每一畫素單元的控制電極重疊的導電圖案，每一畫素單元的畫素儲存電容值可提升，進而使有機發光二極體顯示器的顯示效果佳。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍 當視後附之申請專利範圍所界定者為準。
100‧‧‧畫素陣列基板
110‧‧‧第一基板
110a‧‧‧畫素區
110b、110b’‧‧‧周邊區
120‧‧‧畫素單元
130‧‧‧固定電壓源
132‧‧‧固定電壓接墊
140‧‧‧導電圖案
142、142a、142b‧‧‧導線
144‧‧‧導電框
DL‧‧‧資料線
DTFT‧‧‧驅動電晶體
Gs、Gd‧‧‧控制電極
Is、Id‧‧‧輸入電極
Os、Od‧‧‧輸出電極
PE‧‧‧畫素電極
SL‧‧‧掃描線
STFT‧‧‧開關電晶體
VL‧‧‧固定電壓線

Claims (19)

  1. 一種畫素陣列基板，包括：一第一基板，具有陣列排列的多個畫素區以及環繞該些畫素區的一周邊區；多個畫素單元，配置於該些畫素區內，每一該畫素單元包括：一開關電晶體，具有一輸入電極、一控制電極以及一輸出電極；一驅動電晶體，具有一輸入電極、一控制電極以及一輸出電極，其中該開關電晶體的該輸出電極電性耦接至該驅動電晶體的該控制電極；以及一畫素電極，電性耦接至該驅動電晶體的該輸出電極；多條資料線，配置於該第一基板上且電性耦接至該些開關電晶體的該些輸入電極；多條掃描線，配置於該第一基板上、與該些資料線交錯且電性耦接至該些開關電晶體的該些控制電極；多條固定電壓線，配置於該第一基板上且電性耦接至該些驅動電晶體的該些輸入電極；一固定電壓源，配置於該第一基板的該周邊區上且提供一固定電壓至該些固定電壓線；一固定電壓接墊，配置於該第一基板的該周邊區上且輸出該固定電壓；以及一導電圖案，配置於該第一基板上，該導電圖案包括： 多條導線，彼此交錯成網狀且配置於該第一基板的該些畫素區上；以及一導電框，配置於該第一基板的該周邊區上、環繞且電性耦接該些導線，該導電框在該周邊區內與該固定電壓接墊電性接觸，每一該畫素區被相鄰的二該些掃描線以及相鄰的二該些資料線定義出，每一該畫素區涵蓋至少一該畫素單元以及其中一該固定電壓線的局部，被每一該畫素區涵蓋的該固定電壓線的局部在該畫素區內與該導電圖案的其中一該導線電性接觸。
  2. 如申請專利範圍第1項所述的畫素陣列基板，其中該導電圖案的該些導線與該些固定電壓線重疊。
  3. 如申請專利範圍第2項所述的畫素陣列基板，其中該些導線分為與該些固定電壓線的延伸方向平行的多條第一導線以及與該些第一導線交錯的多條第二導線，而該些固定電壓線涵蓋該些第一導線。
  4. 如申請專利範圍第3項所述的畫素陣列基板，其中該些第二導線與該些驅動電晶體的該些控制電極以及該些資料線重疊。
  5. 如申請專利範圍第1項所述的畫素陣列基板，其中該固定電壓線與該畫素單元的該驅動電晶體的該控制電極重疊以構成一第一儲存電容，其中一該導線與該畫素單元的該驅動電晶體的該控制電極重疊以構成一第二儲存電容，而該第一儲存電容與該第二儲存電容並聯以構成該畫素單元的一畫素儲存電容。
  6. 如申請專利範圍第1項所述的畫素陣列基板，其中該導電圖案所屬膜層不同於該驅動電晶體的該輸出電極、該驅動電晶體的該輸入電極、該驅動電晶體的該控制電極以及該畫素電極所屬膜層。
  7. 如申請專利範圍第1項所述的畫素陣列基板，其中該驅動電晶體的該控制電極所屬膜層位於該驅動電晶體的該輸入電極所屬膜層與該第一基板之間，而該驅動電晶體的該輸入電極所屬膜層位於該導電圖案所屬膜層與該驅動電晶體的該控制電極所屬膜層之間。
  8. 如申請專利範圍第1項所述的畫素陣列基板，其中該導電圖案所屬膜層位於該驅動電晶體的該輸入電極所屬膜層與該第一基板之間，而該驅動電晶體的該輸入電極所屬膜層位於該驅動電晶體的該控制電極所屬膜層與該導電圖案所屬膜層之間。
  9. 如申請專利範圍第1項所述的畫素陣列基板，更包括：多個遮光圖案，分別遮蔽該些開關電晶體的多個通道以及該些驅動電晶體的多個通道。
  10. 如申請專利範圍第9項所述的畫素陣列基板，其中該些遮光圖案與該導電圖案屬於同一膜層。
  11. 一種有機發光二極體顯示器，包括：如申請專利範圍第1項所述的該畫素陣列基板；一第二基板，相對於該第一基板；一有機發光二極體層，配置於該些畫素電極與該第二基板之 間；以及一共用電極層，配置於該第二基板與該有機發光二極體層之間。
  12. 一種有機發光二極體顯示器，包括：一畫素陣列基板，包括：一第一基板，具有陣列排列的多個畫素區以及環繞該些畫素區的一周邊區；多個畫素單元，配置於該些畫素區內，每一該畫素單元包括：一開關電晶體，具有一輸入電極、一控制電極以及一輸出電極；一驅動電晶體，具有一輸入電極、一控制電極以及一輸出電極，其中該開關電晶體的該輸出電極電性耦接至該驅動電晶體的該控制電極；以及一畫素電極，電性耦接至該驅動電晶體的該輸出電極；多條資料線，配置於該第一基板上且電性耦接至該些開關電晶體的該些輸入電極；多條掃描線，配置於該第一基板上且電性耦接至該些開關電晶體的該些控制電極；多條固定電壓線，配置於該第一基板上且電性耦接至該些驅動電晶體的該些輸入電極；一固定電壓源，配置於該第一基板的該周邊區上且提供一 固定電壓至該些固定電壓線；以及一導電圖案，配置於該第一基板上且與每一該驅動電晶體的該控制電極重疊；一第二基板，相對於該第一基板；一有機發光二極體層，配置於該些畫素電極與該第二基板之間；以及一共用電極層，配置於該第二基板與該有機發光二極體層之間且與該些驅動電晶體的該些控制電極重疊，其中每一該驅動電晶體的該控制電極所屬膜層位於該驅動電晶體的該輸入電極所屬膜層與該第一基板之間，該驅動電晶體的該輸入電極所屬膜層位於該導電圖案所屬膜層與該驅動電晶體的該控制電極所屬膜層之間，該導電圖案所屬膜層位於該有機發光二極體層與該驅動電晶體的該輸入電極所屬膜層之間，而該導電圖案與該共用電極層電性接觸。
  13. 如申請專利範圍第12項所述的有機發光二極體顯示器，其中該共用電極層與其中一該畫素單元的該驅動電晶體的該控制電極重疊以構成一第一儲存電容，部分的該導電圖案與該畫素單元的該驅動電晶體的該控制電極重疊以構成一第二儲存電容，而該第一儲存電容與該第二儲存電容並聯以構成該畫素單元的一畫素儲存電容。
  14. 如申請專利範圍第12項所述的有機發光二極體顯示器，其中該導電圖案包括： 多條導線，彼此交錯成網狀且配置於該第一基板的該些畫素區上；以及一導電框，配置於該第一基板的該周邊區上、環繞且電性耦接至該些導線。
  15. 如申請專利範圍第14項所述的有機發光二極體顯示器，其中該導電圖案的該些導線與該些固定電壓線重疊。
  16. 如申請專利範圍第15項所述的有機發光二極體顯示器，其中該些導線分為與該些固定電壓線的延伸方向平行的多條第一導線以及與該些第一導線交錯的多條第二導線，而該些固定電壓線涵蓋該些第一導線。
  17. 如申請專利範圍第16項所述的有機發光二極體顯示器，其中該些第二導線與該些驅動電晶體的該些控制電極以及該些資料線重疊。
  18. 如申請專利範圍第12項所述的有機發光二極體顯示器，其中該畫素陣列基板更包括：多個遮光圖案，分別遮蔽該些開關電晶體的多個通道以及該些驅動電晶體的多個通道。
  19. 如申請專利範圍第18項所述的有機發光二極體顯示器，其中該些遮光圖案與該導電圖案屬於同一膜層。
TW102140462A 2013-11-07 2013-11-07 畫素陣列基板及有機發光二極體顯示器 TWI511283B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW102140462A TWI511283B (zh) 2013-11-07 2013-11-07 畫素陣列基板及有機發光二極體顯示器
US14/133,653 US20150123081A1 (en) 2013-11-07 2013-12-19 Pixel array substrate and organic light-emitting diode display
US15/047,649 US10115781B2 (en) 2013-11-07 2016-02-19 Organic light-emitting diode display
US16/124,167 US20190006454A1 (en) 2013-11-07 2018-09-06 Pixel array substrate and organic light-emitting diode display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102140462A TWI511283B (zh) 2013-11-07 2013-11-07 畫素陣列基板及有機發光二極體顯示器

Publications (2)

Publication Number Publication Date
TW201519430A TW201519430A (zh) 2015-05-16
TWI511283B true TWI511283B (zh) 2015-12-01

Family

ID=53006350

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140462A TWI511283B (zh) 2013-11-07 2013-11-07 畫素陣列基板及有機發光二極體顯示器

Country Status (2)

Country Link
US (3) US20150123081A1 (zh)
TW (1) TWI511283B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI738389B (zh) * 2019-08-20 2021-09-01 友達光電股份有限公司 畫素陣列基板

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102238994B1 (ko) * 2014-07-17 2021-04-12 엘지디스플레이 주식회사 표시장치
TWI518426B (zh) * 2014-11-28 2016-01-21 友達光電股份有限公司 顯示面板
KR102304991B1 (ko) * 2015-04-21 2021-09-28 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
WO2021035415A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示装置及其制备方法
WO2021035414A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 像素电路及驱动方法、显示基板及驱动方法、显示装置
WO2021035529A1 (zh) 2019-08-27 2021-03-04 京东方科技集团股份有限公司 电子装置基板及其制作方法、电子装置
CN105185816A (zh) 2015-10-15 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2021035420A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
US11600234B2 (en) 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
KR102483894B1 (ko) * 2016-04-05 2023-01-02 삼성디스플레이 주식회사 표시 장치
KR102825974B1 (ko) 2016-09-13 2025-06-30 삼성디스플레이 주식회사 표시 장치
KR102362092B1 (ko) * 2017-03-31 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
CN106920804B (zh) * 2017-04-28 2020-03-24 厦门天马微电子有限公司 一种阵列基板、其驱动方法、显示面板及显示装置
TWI637624B (zh) * 2017-05-09 2018-10-01 友達光電股份有限公司 畫素陣列
CN109148544B (zh) * 2018-08-30 2022-01-25 合肥鑫晟光电科技有限公司 一种透明显示面板及其制备方法、显示装置
CN208706652U (zh) * 2018-10-22 2019-04-05 京东方科技集团股份有限公司 用于有机发光显示装置的背板、有机发光显示装置
CN109147654A (zh) * 2018-10-30 2019-01-04 京东方科技集团股份有限公司 显示基板及显示装置
CN109585525B (zh) * 2019-01-08 2021-04-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN109904201B (zh) * 2019-02-28 2021-07-02 昆山国显光电有限公司 阵列基板及其制作方法和显示装置
US12266303B2 (en) 2019-08-23 2025-04-01 Boe Technology Group Co., Ltd. Display device and manufacturing method thereof
US12120914B2 (en) 2019-08-23 2024-10-15 Boe Technology Group Co., Ltd. Display device and manufacturing method thereof
CN114864647B (zh) 2019-08-23 2025-03-28 京东方科技集团股份有限公司 显示装置及其制备方法
KR20220049031A (ko) 2019-08-23 2022-04-20 보에 테크놀로지 그룹 컴퍼니 리미티드 표시장치, 이의 제조방법 및 구동기판
TWI717217B (zh) * 2020-02-18 2021-01-21 友達光電股份有限公司 顯示裝置
TWI842972B (zh) * 2020-11-30 2024-05-21 范文正 發光顯示裝置及其製造方法
CN113053912B (zh) * 2021-02-08 2022-09-06 昆山国显光电有限公司 阵列基板和显示面板
US20240153932A1 (en) * 2021-05-31 2024-05-09 Chengdu Boe Optoelectronics Technology Co., Ltd. Array substrate and display panel
JP7734522B2 (ja) * 2021-07-21 2025-09-05 武漢天馬微電子有限公司 表示装置及び電子機器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200725132A (en) * 2005-12-16 2007-07-01 Chi Mei El Corp Plate display and pixel circuitry
US7675061B2 (en) * 2005-04-07 2010-03-09 Samsung Electronics Co., Ltd. Display device and driving method thereof
US7710022B2 (en) * 2006-01-27 2010-05-04 Global Oled Technology Llc EL device having improved power distribution
TW201117370A (en) * 2009-11-11 2011-05-16 Lg Display Co Ltd Array substrate for display device
TW201308557A (zh) * 2011-08-15 2013-02-16 Au Optronics Corp 顯示面板
TWI387822B (zh) * 2008-07-01 2013-03-01 中華映管股份有限公司 薄膜電晶體陣列基板及其製造方法
US8446348B2 (en) * 2003-06-13 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Display device
TW201334178A (zh) * 2012-02-04 2013-08-16 Integrated Digital Tech Inc 有機電激發光元件的畫素結構
US20130280905A1 (en) * 2012-04-24 2013-10-24 Globalfoundries Inc. Software and method for via spacing in a semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5353784B2 (ja) * 2010-03-19 2013-11-27 カシオ計算機株式会社 液晶表示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8446348B2 (en) * 2003-06-13 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Display device
US7675061B2 (en) * 2005-04-07 2010-03-09 Samsung Electronics Co., Ltd. Display device and driving method thereof
TW200725132A (en) * 2005-12-16 2007-07-01 Chi Mei El Corp Plate display and pixel circuitry
US7710022B2 (en) * 2006-01-27 2010-05-04 Global Oled Technology Llc EL device having improved power distribution
TWI387822B (zh) * 2008-07-01 2013-03-01 中華映管股份有限公司 薄膜電晶體陣列基板及其製造方法
TW201117370A (en) * 2009-11-11 2011-05-16 Lg Display Co Ltd Array substrate for display device
TW201308557A (zh) * 2011-08-15 2013-02-16 Au Optronics Corp 顯示面板
TW201334178A (zh) * 2012-02-04 2013-08-16 Integrated Digital Tech Inc 有機電激發光元件的畫素結構
US20130280905A1 (en) * 2012-04-24 2013-10-24 Globalfoundries Inc. Software and method for via spacing in a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI738389B (zh) * 2019-08-20 2021-09-01 友達光電股份有限公司 畫素陣列基板

Also Published As

Publication number Publication date
US10115781B2 (en) 2018-10-30
US20160172431A1 (en) 2016-06-16
US20150123081A1 (en) 2015-05-07
TW201519430A (zh) 2015-05-16
US20190006454A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
TWI511283B (zh) 畫素陣列基板及有機發光二極體顯示器
CN113614922B (zh) 显示基板、显示装置
TWI694430B (zh) 微型led顯示面板
CN112133709B (zh) 显示装置
CN105374843B (zh) 有机发光显示装置及其修复方法
JP7053858B2 (ja) 表示パネル、ディスプレイ及び表示端末
CN110581144B (zh) 薄膜晶体管组件、阵列基板和显示面板
KR102454728B1 (ko) 유기 발광 표시 장치
TWI478128B (zh) 發光二極體顯示面板
WO2023103037A1 (zh) 显示面板
TWI682378B (zh) 微型led顯示面板
US11165038B2 (en) Display module and electronic device with auxiliary electrode layer on cathode layer
CN110416226A (zh) 一种显示面板及其制作方法和显示装置
TW201724615A (zh) 有機發光顯示器
CN108565269B (zh) 显示面板
CN112885843A (zh) 显示基板及其制作方法和显示装置
CN115915864A (zh) 显示面板以及电子装置
TWI704478B (zh) 觸控顯示裝置
KR20150078900A (ko) 유기전계발광표시장치
CN115938284A (zh) 一种显示面板及显示装置
CN109801943B (zh) 显示面板和显示装置
CN103633100A (zh) 像素阵列基板及有机发光二极管显示器
CN113299731B (zh) 显示基板及其制造方法和显示面板
CN108333821B (zh) 一种显示面板和显示装置
CN115666168A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees