TWI510669B - 於裸露矽表面而非氧化物表面之聚合物膜選擇性沉積 - Google Patents
於裸露矽表面而非氧化物表面之聚合物膜選擇性沉積 Download PDFInfo
- Publication number
- TWI510669B TWI510669B TW101117123A TW101117123A TWI510669B TW I510669 B TWI510669 B TW I510669B TW 101117123 A TW101117123 A TW 101117123A TW 101117123 A TW101117123 A TW 101117123A TW I510669 B TWI510669 B TW I510669B
- Authority
- TW
- Taiwan
- Prior art keywords
- carbon
- substrate
- gas
- containing gas
- region
- Prior art date
Links
Classifications
-
- H10P14/683—
-
- H10P14/6336—
-
- H10P30/40—
Landscapes
- Chemical Vapour Deposition (AREA)
- Formation Of Insulating Films (AREA)
- Plasma Technology (AREA)
Description
本發明的實施例大致關於基板上的選擇性沉積。
隨著積體電路的幾何形狀變小以實現更快的積體電路,對膜的較高選擇性沉積的需求增加。有時可能過度減小幾何形狀,以致可能無法實現遮罩層的蝕刻。在此類實例中,樂見遮罩層的選擇性沉積以便降低蝕刻遮罩層的需求。
舉例而言,在某些情況下,已經經歷前端處理的元件(諸如,記憶體或邏輯元件)可在元件的正面上形成有氧化物區與矽區。氧化物區可能需要後續的蝕刻以形成閘極、介層洞、接觸孔或互連線路,而矽區將需要被遮罩而遠離蝕刻劑。一般而言,可沉積聚合物膜並接著蝕刻聚合物膜以在基板的矽區上形成遮罩層。然而,涉及小的幾何形狀時,蝕刻有時是無法執行的。因此,需要在基板上直接產生聚合物塗層的被遮罩層,其中僅將聚合物選擇性沉積於需要被遮罩的區域上,因而沉積後的聚合物層的蝕刻便非為必須的。理想上,可藉由聚合物覆蓋某些區並留下基板的其他區裸露。
本發明大致關於基板上的選擇性沉積。在一實施例中,提供聚合物膜的選擇性沉積方法,該方法包括提供基板的表面上具有矽區與氧化物區的基板、將基板置放於處理腔室中、引導碳氫化合物氣體進入處理腔室,並利用電漿摻雜製程(例如,電漿浸沒離子佈植)沉積含碳層於基板的矽區上。
在一實施例中,選擇性沉積方法可包括提供基板的表面上具有矽區與氧化物區的基板。可將基板置放於處理腔室中的基板支撐件上,之後可電偏壓基板。當偏壓基板至所欲的程度時,可引導碳氫化合物氣體進入處理腔室。接著可利用電漿摻雜製程(例如,電漿浸沒離子佈植)將碳氫化合物氣體沉積成為矽區上的含碳層以及植入基板的氧化物區中。
在另一實施例中,在基板的非含氧化物區上的選擇性沉積方法可包括提供基板的表面上可具有矽區與氧化物區的基板。可將基板置放於處理腔室中,可在處理腔室中電偏壓基板。藉由引導碳氫化合物氣體進入腔室,因為基板處的偏壓增加,可將含碳層沉積於暴露矽區之上與之中,同時將含碳層沉積進入氧化物區。
本發明的實施例大致關於矽基板上的聚合物膜的選擇性沉積方法,矽基板上形成有裸露矽區與氧化物區。在
一實施例中,方法包括將基板置放於處理腔室內部的晶圓支撐件上、引導含碳氣體(諸如,CH4
、C2
H4
、C2
H6
或C3
H8
)進入反應器、施加偏壓至基板、自碳氫化合物氣體產生電漿,及藉由電漿摻雜製程佈植碳離子進入基板,其中將含碳膜沉積於裸露矽區上但不將含碳膜沉積於氧化物區上。
第1A圖描繪處理腔室100,處理腔室100可用於執行根據本發明的一實施例的離子佈植製程。內部可執行電漿浸沒離子佈植製程的一適當反應器為可自Applied Materials,Inc.(Santa Clara,California)取得的P3i®反應器。預期本文所述的方法可執行於其他適當地調整的電漿反應器(包括來自其他製造商的那些電漿反應器)。
處理腔室100包括腔室主體102,腔室主體102具有封圍出製程區104的底部124、頂部126及側壁122。基板支撐組件128是由腔室主體102的底部124所支撐,且基板支撐組件128適以接收基板106以進行處理。基板可視情況地被支撐於靜電夾盤上。氣體分配板130耦接至腔室主體102的頂部126,腔室主體102的頂部126面向基板支撐組件128。泵送埠132被界定於腔室主體102中,且泵送埠132耦接至真空泵134。真空泵134透過節流閥136耦接至泵送埠132。製程氣體源152耦接至氣體分配板130,以供應基板106上執行的製程所用的氣態前驅物化合物。
第1A圖中描繪的處理腔室100更包括電漿源190,電
漿源190主要顯示於第1B圖的透視圖中。電漿源190包括一對安裝在腔室主體102的頂部126的外側上的分隔外部再進入式管道(第一外部再進入式管道140、第二外部再進入式管道140’),該對外部再進入式管道彼此橫跨(或如同第1B圖中描繪的示範性實施例般彼此正交)而配置。第一外部再進入式管道140具有第一端140a,第一端140a耦接通過頂部126中形成的開口198而進入腔室主體102中的製程區104的第一側。第二端140b具有開口196,開口196耦接進入製程區104的第二側。第二外部再進入式管道140’具有第一端140a’與第二端140b’,第一端140a’具有開口194,開口194耦接進入製程區104的第三側,而第二端140b’具有進入製程區104的第四側的開口192。在一實施例中,第一外部再進入式管道140與第二外部再進入式管道140’設以彼此正交,藉此分別提供各個第一外部再進入式管道140與第二外部再進入式管道140’的第一端140a、第二端140b以及第一端140a’與第二端140b’,圍繞腔室主體102的頂部126的周邊以約90度間隔配置第一端140a、第二端140b、第一端140a’與第二端140b’。第一外部再進入式管道140與第二外部再進入式管道140’的正交構造允許電漿源均勻地分散橫跨製程區104。預期第一外部再進入式管道140與第二外部再進入式管道140’可被設置成用以提供均勻電漿分佈進入製程區104的其他佈局。
可透磁環形核心142、142’圍繞第一外部再進入式管道
140與第二外部再進入式管道140’的相應一者的一部分。導電線圈144、144’透過各自的阻抗匹配線路或元件148、148’耦接至各自的RF電漿源功率產生器146、146’。第一外部再進入式管道140與第二外部再進入式管道140’各自為分別由絕緣環狀圈150、150’中斷的中空導電管,絕緣環狀圈150、150’中斷第一外部再進入式管道140與第二外部再進入式管道140’各自的第一端140a與第二端140b(以及第一端140a’、第二端104b’)之間的連續電路徑。藉由RF電漿偏壓功率產生器154來控制基板表面處的離子能量,RF電漿偏壓功率產生器154透過阻抗匹配電路或元件156耦接至基板支撐組件128。
回頭參見第1A圖,將包括製程氣體源152供應的氣態化合物的製程氣體引導通過氣體分配板130進入製程區104。可透磁環形核心142、142’的一者與導電線圈144、144’的一者結合以形成功率施加器。RF源電漿功率產生器146由功率施加器(可透磁環形核心142與導電線圈144)耦接至第一外部再進入式管道140中供應的氣體,第一外部再進入式管道140在第一封閉環形路徑中產生循環電漿電流,第一封閉環形路徑包括第一外部再進入式管道140與製程區104。再者,RF電漿源功率產生器146’可由其他功率施加器(可透磁環形核心142’與導電線圈144’)耦接至第二外部再進入式管道140’中的氣體,第二外部再進入式管道140’在第二封閉環形路徑中
產生循環電漿電流,第二封閉環形路徑橫跨(例如,正交)於第一環形路徑。第二封閉環形路徑包括第二外部再進入式管道140’與製程區104。各個路徑中的電漿電流在各自RF電漿源功率產生器146、146’的頻率下振盪(例如,相反方向),振盪彼此之間可為相同或稍微偏移。
在一實施例中,製程氣體源152可提供製程氣體混合物,製程氣體混合物可用來提供佈植至基板106的離子。為了本文揭露的方法,製程氣體的適當實例包括諸如甲烷(CH4
)、乙烯(C2
H4
)、乙烷(C2
H6
)與丙烷(C3
H8
)等等的含碳氣體。在某些實施例中,製程氣體混合物亦可包括諸如H2
、He或Ar的稀釋氣體。各個RF電漿源功率產生器146、146’的功率經操作,以致上述功率的結合效應有效地解離製程氣體源152供應的製程氣體,並在基板106的表面處產生所欲的離子通量。RF電漿偏壓功率產生器154的功率被控制在經選擇的水平下,在經選擇的水平下,自製程氣體解離的離子可被加速朝向基板表面,並以所欲離子濃度將離子佈植在基板106的頂表面下方所欲深度處。舉例而言,在相對低RF功率(例如,低於約500瓦)下,以相對低的能量激發離子。低能量離子可被佈植在與基板表面相隔低於約100Å的淺深度。或者,高偏壓RF功率(例如,高於約3000瓦)提供且產生的高能量下的離子可被植入基板中與基板表面相隔實質超過100Å的深度。
受控的RF電漿源功率與RF電漿偏壓功率的組合解離
處理腔室100中的氣體混合物中的碳離子,碳離子具有足夠的動量與所欲的離子分佈。偏壓並驅動離子朝向基板表面,藉此佈植離子進入基板的平坦表面與側壁表面兩者上的氧化物區,並具有所欲的離子濃度、分佈以及自基板表面起的深度。可藉由施加至基板表面的能量數量來控制植入碳離子的深度與濃度,而施加至基板表面的能量數量是由偏壓功率所控制。
第2圖描繪基板的正面層在本文所述的選擇性沉積之前與之後的簡化垂直橫剖面圖。第3圖描繪方法300的製程流程圖,方法300藉由電漿摻雜製程沉積含碳層於基板的裸露矽區上並佈植碳離子進入基板的氧化物區。方法300可執行於電漿浸沒離子佈植處理腔室中,電漿浸沒離子佈植處理腔室例如第1A圖與第1B圖中所述的處理腔室100。方法300開始於步驟302,步驟302將基板表面上具有裸露矽區(參見第2圖的211)與氧化物區(參見第2圖的210)的基板導入浸沒離子佈植處理腔室。基板的材料可為諸如結晶矽、應變矽、矽鍺、摻雜或未摻雜的聚矽、摻雜或未摻雜的矽晶圓,或摻雜矽。基板可具有不同尺寸,基板諸如200 mm或300 mm直徑的晶圓以及矩形或正方形面板。除非另行提及,否則本文所述的實施例與實例是執行於直徑為300 mm的基板上。
在一實施例中,基板106可為已經經歷前端處理(例如,化學機械研磨(CMP)應用)的晶圓,其中已經將氧化物層沉積於裸露矽晶圓上,並利用技術領域中習知的技
術圖案化或蝕刻氧化物層,以致晶圓在晶圓的正面上具有裸露矽區211與氧化物區210。舉例而言,氧化物可包括氧化矽或氧化鍺。為了簡化,在第2圖中僅顯示晶圓的最頂部層,而不顯示下方的層(若有)。
在步驟304,將諸如CH4
、C2
H4
、C2
H6
與C3
H8
的含碳氣體供應進入處理腔室100,以提供離子物種以進行後續的沉積與佈植製程。在一實施例中,含碳氣體可為每個分子具有五個或更少的碳原子的碳氫化合物。可如第1A圖中所描繪般或藉由其他適當手段,將含碳氣體自製程氣體源152供應至氣體分配板130。含碳氣體提供即將沉積於基板的裸露矽區上的碳以及即將植入基板的氧化物區的所欲離子。在一實施例中,供應進入處理腔室100的氣體亦可包括諸如H2
、He或Ar的稀釋氣體,以更佳地控制碳沉積分佈。處理腔室100中的稀釋氣體可造成較佳的碳沉積分佈控制,並促進氣體混合物中的離子轟擊,藉此有效地提高製程氣體碰撞的可能性,而造成離子物種重新結合的降低。
在步驟306,執行電漿摻雜製程以如同第2圖中所示般,將自步驟304的氣體混合物產生的離子植入基板的氧化物區210並沉積含碳膜213於基板的裸露矽區211。施加RF源功率以自處理腔室100中的氣體混合物產生電漿。所產生的電漿解離處理腔室100中的氣體混合物成為離子物種。可搭配施加至電漿源的RF源功率將RF偏壓功率施加至基板,以解離並驅使自氣體混合物解離的
離子物種朝向並進入氧化物區處的基板表面的所欲深度。
一般而言,當沒有偏壓功率供應至基板時,含碳層可被相似地沉積在暴露矽表面與氧化物表面兩者上。在一實施例中,在固定製程時間下,當電漿浸沒(佈植)能量為6 kV-8 kV,相應至在3000-4000 W功率下偏壓的基板,則穿透式電子顯微鏡(TEM)照片顯示Si表面具有厚度至少40 Å的聚合物層,然而氧化物表面上不沉積有聚合物。在另一實施例中,在X-射線光電子能譜儀(XPS)的測量下,其中樣本用較高能量處理較長處理時間,裸露矽表面具有大於100 Å的含碳層形成,而氧化物表面仍不具有可測得的聚合物形成。即便處理時間增加四倍且所有其他條件保持一樣,在氧化物層上並未測得含碳層。
可將施加至處理腔室100的RF源與偏壓功率控制在所欲的能量水平下,藉此允許離子物種被解離並以所欲的濃度與深度將離子物種摻雜於基板的氧化物區中。增加的RF源功率通常會因為製程氣體的離子化作用提高,而提高沉積或佈植可使用的碳的數量。提高RF偏壓功率通常提高碳進入基板的氧化物區的佈植深度。值得注意的是,當利用降低的RF偏壓或沒有RF偏壓時,碳可能會簡單地沉積於氧化物區上而非佈植進入氧化物區。此外,在相對較高的RF偏壓下,除了碳沉積於裸露矽區上以外,碳可能會被佈植入裸露矽區,或者碳被佈植入裸
露矽區取代了碳沉積於裸露矽區上。如第2圖中所示,本文所述的選擇性沉積方法造成的基板將具有裸露矽區211上的含碳膜213,並將暴露氧化物區212。
在一實施例中,可在約13.56 MHZ的頻率下將源RF功率維持在約100瓦與約1000瓦之間。在一實施例中,在打開偏壓RF並可達成穩定電漿後,可關閉源RF(0瓦的功率)。可在約2 MHz的頻率下將偏壓RF功率維持在約100瓦與約5000瓦之間。在一實施例中,源RF功率可為400瓦(在13.56 MHz下),而偏壓功率可為4000瓦(在2 MHz下)。
在步驟306的電漿摻雜製程過程中亦可調整多個製程參數。在一實施例中,可將腔室壓力維持在約5毫托與約15毫托之間。較高的腔室壓力可造成較厚的含碳膜沉積於基板的裸露矽區上。可將腔室溫度維持在約50℃與約90℃之間。可將可利用靜電夾盤控制的晶圓溫度維持在約0℃與約100℃之間。在一實施例中,腔室壓力可為7毫托,而腔室溫度可為65℃,而晶圓溫度可為30℃。
氣體混合物流動速率與/或步驟304供應的反應氣體與稀釋氣體之間的氣體混合物流動比例可經選擇,以控制各個氣體類型之間解離的離子物種的相對數量。經選擇的氣體混合物流動速率與/或流動比例可讓氣體混合物解離在預定的數量與/或不同離子物種之間的比例下,藉此避免在處理腔室中產生過量的某種類型的離子,過量的某種類型的離子會造成不想要的副作用與/或在基板
上形成不欲的膜。舉例而言,過量的某種類型的離子物種(諸如,氫、氦或氬離子)會濺射並轟擊基板表面,藉此傷害並粗糙化基板表面。
在一實施例中,可將含碳氣體與稀釋氣體的流動速率比例控制在約1:20與約1:0.5之間。在一實施例中,可在約2sccm與約100sccm之間(例如,約10sccm與約50sccm之間)的速率下使含碳氣體流入處理腔室。可在約20sccm與約200sccm之間(例如,約50sccm與約100sccm之間)的速率下使稀釋氣體流入處理腔室。
在本發明的示範性實施例中,氣體混合物可包括CH4
與H2
。在一實施例中,CH4
氣體與H2
氣體可具有約1:9的流動速率比例。可在10sccm的速率下供應CH4
氣體,並可在90sccm的速率下供應H2
氣體。在本發明的另一示範性實施例中,氣體混合物可包括CH4
與He。在一實施例中,CH4
氣體與He氣體可具有約1:20與約1:1之間(例如,1:9)的流動速率比例。針對300mm基板而言,可在10sccm的速率下供應CH4
氣體,並可在90sccm的速率下供應He氣體。任一實施例中,源RF功率可被控制在約100瓦與約1000瓦之間,而偏壓RF功率可被控制在約100瓦與約5000瓦之間。
根據本發明的另一示範實施例中,可僅供應含碳氣體。舉例而言,可供應50sccm的CH4
且沒有稀釋氣體。可將源RF功率控制在約50瓦與約1000瓦之間(例如,約100瓦),而可將偏壓RF功率控制在約100瓦與約5000
瓦之間。
第4圖是顯示相對於利用本文所揭露之方法處理的基板的氧化物區的深度的多個元素濃度的二次離子質譜儀(SIMS)分佈。在結晶矽基板上形成氧化物層。接著利用本文所述的方法將基板暴露至甲烷。如第4圖中所示,將碳佈植入氧化物層以及基板。在氧化物層上並不沉積含碳膜。再者,由於佈植入氫的原因,某些接近氧化物層之介面的結晶矽被製成非晶態。
第5圖是藉由X-射線光電子能譜儀(XPS)測量的元素的原子百分比圖,第5圖針對的是已經經歷本文所述的選擇性沉積方法的裸露矽基板(不具有氧化物區)。在沉積之後,並未測得矽信號。反之,基板表面具有高原子百分比(約80%)的碳,此指出厚度至少50Å的含碳膜被沉積於裸露矽基板的表面上。20%原子百分比的氧化物源自於矽中已經存在的原生氧化物(例如,源自基板暴露至周遭空氣)。
有限的資料指出沉積在裸露矽區上與沉積在氧化物區上的比例是1:1至約20:1。偏壓RF功率(電漿浸沒能量)為調整選擇性的主要標準。源RF功率亦可影響選擇性變化,因為咸信增加源功率可增加對矽區與氧化物區兩者的滲透。
因此,提供了藉由電漿摻雜製程在具有裸露矽區與氧化物區的基板上選擇性沉積含碳膜的方法。改良的方法有利地僅在最終樂見的區域上選擇性沉積含碳膜,以致
沉積後的聚合物層的圖案化非為必須。此有利於具有小幾何形狀的積體電路的製造,具有小幾何形狀的積體電路中有時並無法實行圖案化。可藉由聚合物覆蓋基板上的裸露矽區並保護裸露矽區免於進一步的處理,同時可留下基板上的暴露氧化物區。
雖然上述係針對本發明之實施例,但可在不悖離本發明之基本範疇下設計出本發明之其他與更多實施例,本發明之範疇是由隨後之申請專利範圍所確定。
100‧‧‧處理腔室
102‧‧‧腔室主體
104‧‧‧製程區
106‧‧‧基板
122‧‧‧側壁
124‧‧‧底部
126‧‧‧頂部
128‧‧‧基板支撐組件
130‧‧‧氣體分配板
132‧‧‧泵送埠
134‧‧‧真空泵
136‧‧‧節流閥
140‧‧‧第一外部再進入式管道
140’‧‧‧第二外部再進入式管道
140a、140a’‧‧‧第一端
140b、140b’‧‧‧第二端
142、142’‧‧‧可透磁環形核心
144、144’‧‧‧導電線圈
146、146’‧‧‧RF電漿源功率產生器
148、148’、156‧‧‧阻抗匹配元件
150、150’‧‧‧絕緣環狀圈
152‧‧‧製程氣體源
154‧‧‧RF電漿偏壓功率產生器
190‧‧‧電漿源
192、194、196、198‧‧‧開口
210、212‧‧‧氧化物區
211‧‧‧裸露矽區
213‧‧‧含碳膜
300‧‧‧方法
302、304、306‧‧‧步驟
為了詳細理解本發明上述之特徵,可參照某些描繪於附圖中的實施例來提供簡短概述於【發明說明】中的本發明的更明確描述。
第1A圖與第1B圖顯示適合實施本文所揭露的方法的電漿摻雜工具的一實施例;第2圖描繪基板的正面層在本文所述的選擇性沉積方法之前與之後的簡化垂直橫剖面圖;第3圖描繪本文所揭露的方法的製程流程圖;第4圖是顯示相對於利用本文所揭露之方法處理的基板的深度的多個元素濃度的二次離子質譜儀(SIMS)分佈;及第5圖是X-射線光電子能譜儀(XPS)測量的圖,第5圖針對已經經歷本文所述的選擇性沉積方法的裸露矽基
板。
為了促進理解,可盡可能應用相同的元件符號來標示圖式中相同的元件。預期一個實施例的元件與特徵可有利地併入其他實施例而不需特別詳述。
然而,需注意附圖僅描繪本發明之示範性實施例而因此不被視為本發明之範疇的限制因素,因為本發明可允許其他等效實施例。
210、212‧‧‧氧化物區
211‧‧‧裸露矽區
213‧‧‧含碳膜
Claims (22)
- 一種沉積方法,包括以下步驟:自一含碳氣體產生的含碳離子選擇性沉積一含碳層於一基板的一矽區上,其中該基板包括至少一矽區與至少一氧化物區;及選擇性佈植該些含碳離子進入該基板的該氧化物區。
- 如請求項1所述之方法,其中該含碳氣體包括數個具有5個或更少碳原子的分子。
- 如請求項1所述之方法,其中該含碳氣體是CH4 、C2 H4 、C2 H6 或C3 H8 。
- 如請求項1所述之方法,其中該腔室壓力是維持在約5毫托與約15毫托之間。
- 如請求項1所述之方法,更包括以下步驟:以一稀釋氣體稀釋該含碳氣體。
- 如請求項5所述之方法,其中該稀釋氣體是氬(Ar)、氫(H2 )或氦(He)。
- 如請求項5所述之方法,其中該含碳氣體與該稀釋氣 體的比例是在約1:20與約1:0.5之間。
- 如請求項5所述之方法,其中該含碳氣體與該稀釋氣體的比例是約1:9。
- 如請求項1所述之方法,更包括以下步驟:電偏壓該基板。
- 如請求項9所述之方法,其中該電偏壓被提高以增加該些含碳離子進入該氧化物層的佈植深度。
- 一種沉積方法,包括以下步驟:自一含碳氣體產生的含碳離子選擇性沉積一含碳層於一基板的一矽區上,其中該基板包括至少一矽區與至少一氧化物區;及佈植該些含碳離子的至少一部分進入該矽區與該氧化物區兩者。
- 如請求項11所述之方法,其中該含碳氣體包括數個具有5個或更少碳原子的分子。
- 如請求項11所述之方法,其中該含碳氣體是CH4 、C2 H4 、C2 H6 或C3 H8 。
- 如請求項11所述之方法,其中該腔室壓力可被維持在約5毫托與約15毫托之間。
- 如請求項11所述之方法,更包括以下步驟:電偏壓該基板。
- 如請求項15所述之方法,其中該電偏壓利用一RF功率源。
- 如請求項16所述之方法,其中該電偏壓被控制在一水平下,在該水平下,自該製程氣體解離的一離子被加速朝向該基板表面,且以一所欲離子濃度將該離子佈植在該基板的頂表面下的一所欲深度處。
- 如請求項11所述之方法,更包括以下步驟:以一稀釋氣體稀釋該含碳氣體。
- 如請求項18所述之方法,其中該稀釋氣體是氬(Ar)、氫(H2 )或氦(He)。
- 如請求項18所述之方法,其中該含碳氣體與該稀釋氣體的比例是在約1:20與約1:0.5之間。
- 如請求項18所述之方法,其中該含碳氣體與該稀釋 氣體的比例是約1:9。
- 如請求項18所述之方法,更包括以下步驟:改變該電漿摻雜製程的一RF源功率以控制碳的沉積或佈植數量,其中該RF源功率的增加導致沉積或佈植碳的數量的增加。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161495850P | 2011-06-10 | 2011-06-10 | |
| US13/456,524 US8664126B2 (en) | 2011-06-10 | 2012-04-26 | Selective deposition of polymer films on bare silicon instead of oxide surface |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201250050A TW201250050A (en) | 2012-12-16 |
| TWI510669B true TWI510669B (zh) | 2015-12-01 |
Family
ID=47293537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101117123A TWI510669B (zh) | 2011-06-10 | 2012-05-14 | 於裸露矽表面而非氧化物表面之聚合物膜選擇性沉積 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8664126B2 (zh) |
| JP (1) | JP5992513B2 (zh) |
| KR (1) | KR101516648B1 (zh) |
| CN (1) | CN103620740B (zh) |
| TW (1) | TWI510669B (zh) |
| WO (1) | WO2012170150A2 (zh) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140273524A1 (en) * | 2013-03-12 | 2014-09-18 | Victor Nguyen | Plasma Doping Of Silicon-Containing Films |
| KR102422284B1 (ko) | 2014-07-03 | 2022-07-15 | 어플라이드 머티어리얼스, 인코포레이티드 | 선택적인 증착을 위한 방법 및 장치 |
| CN108028172B (zh) * | 2015-09-19 | 2022-07-29 | 应用材料公司 | 使用硅氢加成钝化的表面选择性原子层沉积 |
| US9780250B2 (en) | 2016-01-14 | 2017-10-03 | Varian Semiconductor Equipment Associates, Inc. | Self-aligned mask for ion implantation |
| WO2017127197A1 (en) * | 2016-01-21 | 2017-07-27 | Applied Materials, Inc. | Process and chemistry of plating of through silicon vias |
| US10566242B2 (en) * | 2016-12-13 | 2020-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Minimization of plasma doping induced fin height loss |
| US10176984B2 (en) | 2017-02-14 | 2019-01-08 | Lam Research Corporation | Selective deposition of silicon oxide |
| JP6861535B2 (ja) * | 2017-02-28 | 2021-04-21 | 東京エレクトロン株式会社 | 処理方法及びプラズマ処理装置 |
| US10242866B2 (en) | 2017-03-08 | 2019-03-26 | Lam Research Corporation | Selective deposition of silicon nitride on silicon oxide using catalytic control |
| US10043656B1 (en) * | 2017-03-10 | 2018-08-07 | Lam Research Corporation | Selective growth of silicon oxide or silicon nitride on silicon surfaces in the presence of silicon oxide |
| US9911595B1 (en) | 2017-03-17 | 2018-03-06 | Lam Research Corporation | Selective growth of silicon nitride |
| US10559461B2 (en) | 2017-04-19 | 2020-02-11 | Lam Research Corporation | Selective deposition with atomic layer etch reset |
| TW201907036A (zh) * | 2017-05-30 | 2019-02-16 | 美商應用材料股份有限公司 | 使用aacvd及電偏壓選擇性沉積及蝕刻金屬柱狀體之方法 |
| US10460930B2 (en) | 2017-11-22 | 2019-10-29 | Lam Research Corporation | Selective growth of SiO2 on dielectric surfaces in the presence of copper |
| US11404275B2 (en) | 2018-03-02 | 2022-08-02 | Lam Research Corporation | Selective deposition using hydrolysis |
| JP7101551B2 (ja) * | 2018-07-02 | 2022-07-15 | 東京エレクトロン株式会社 | 選択的に対象膜を形成する方法およびシステム |
| JP7110034B2 (ja) * | 2018-08-24 | 2022-08-01 | 東京エレクトロン株式会社 | エッチングする方法及びプラズマ処理装置 |
| TWI757659B (zh) * | 2018-11-23 | 2022-03-11 | 美商應用材料股份有限公司 | 碳膜的選擇性沉積及其用途 |
| US11738366B2 (en) | 2019-01-25 | 2023-08-29 | The Regents Of The University Of California | Method of coating an object |
| KR102224128B1 (ko) * | 2019-08-05 | 2021-03-09 | 한양대학교 산학협력단 | 탄소 함유 박막의 증착방법 |
| US11761080B2 (en) | 2021-01-05 | 2023-09-19 | Applied Materials, Inc. | Method for processing a substrate by oscillating a boundary layer of the flow of one or more process gases over a surface of a substrate and systems for processing a substrate using the method |
| US20240170283A1 (en) * | 2021-03-02 | 2024-05-23 | Versum Materials Us, Llc | Selective deposition of silicon dielectric film |
| CN113936984A (zh) * | 2021-09-14 | 2022-01-14 | 长江存储科技有限责任公司 | 碳离子产生方法、组件及离子注入设备 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200702485A (en) * | 2005-05-17 | 2007-01-16 | Applied Materials Inc | Low temperature plasma deposition process for carbon layer deposition |
| US7588990B2 (en) * | 2006-08-31 | 2009-09-15 | Applied Materials, Inc. | Dynamic surface annealing of implanted dopants with low temperature HDPCVD process for depositing a high extinction coefficient optical absorber layer |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2608957B2 (ja) * | 1989-06-19 | 1997-05-14 | 松下電器産業株式会社 | ダイヤモンド薄膜堆積用基板の製造方法 |
| JP2722716B2 (ja) * | 1989-09-29 | 1998-03-09 | 株式会社島津製作所 | 単結晶ダイヤモンドの製造方法 |
| JP2743514B2 (ja) * | 1989-09-29 | 1998-04-22 | 株式会社島津製作所 | 多結晶ダイヤモンド薄膜の製造方法 |
| EP0706425A4 (en) * | 1994-04-08 | 1997-12-29 | Mark A Ray | SELECTIVE PLASMA DEPOSIT |
| GB2300425A (en) * | 1995-05-01 | 1996-11-06 | Kobe Steel Europ Ltd | Nucleation of diamond films using an electrode |
| US6300227B1 (en) | 1998-12-01 | 2001-10-09 | Silicon Genesis Corporation | Enhanced plasma mode and system for plasma immersion ion implantation |
| US7223676B2 (en) * | 2002-06-05 | 2007-05-29 | Applied Materials, Inc. | Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer |
| US6780700B2 (en) | 2000-08-28 | 2004-08-24 | Sharp Laboratories Of America, Inc. | Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide |
| KR100558011B1 (ko) | 2004-07-12 | 2006-03-06 | 삼성전자주식회사 | 전체실리사이드 금속게이트전극을 갖는 모스 트랜지스터의제조방법 |
| US7018901B1 (en) | 2004-09-29 | 2006-03-28 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device having a strained channel and a heterojunction source/drain |
| US7465642B2 (en) | 2005-10-28 | 2008-12-16 | International Business Machines Corporation | Methods for forming semiconductor structures with buried isolation collars |
| WO2007078802A2 (en) | 2005-12-22 | 2007-07-12 | Asm America, Inc. | Epitaxial deposition of doped semiconductor materials |
| WO2007130916A2 (en) | 2006-05-01 | 2007-11-15 | Applied Materials, Inc. | A method of ultra-shallow junction formation using si film alloyed with carbon |
| US7935618B2 (en) * | 2007-09-26 | 2011-05-03 | Micron Technology, Inc. | Sputtering-less ultra-low energy ion implantation |
| US20090203197A1 (en) | 2008-02-08 | 2009-08-13 | Hiroji Hanawa | Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition |
| WO2011017339A2 (en) * | 2009-08-06 | 2011-02-10 | Applied Materials, Inc. | Methods of selectively depositing an epitaxial layer |
| CN102031501B (zh) * | 2009-09-28 | 2012-10-24 | 复旦大学 | 一种在衬底上选择性原子层淀积薄膜的方法 |
| US8592915B2 (en) * | 2011-01-25 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Doped oxide for shallow trench isolation (STI) |
| US9478437B2 (en) * | 2011-06-01 | 2016-10-25 | Applied Materials, Inc. | Methods for repairing low-k dielectrics using carbon plasma immersion |
-
2012
- 2012-04-26 US US13/456,524 patent/US8664126B2/en not_active Expired - Fee Related
- 2012-05-11 CN CN201280025601.7A patent/CN103620740B/zh not_active Expired - Fee Related
- 2012-05-11 JP JP2014514466A patent/JP5992513B2/ja not_active Expired - Fee Related
- 2012-05-11 WO PCT/US2012/037529 patent/WO2012170150A2/en not_active Ceased
- 2012-05-11 KR KR1020147000506A patent/KR101516648B1/ko not_active Expired - Fee Related
- 2012-05-14 TW TW101117123A patent/TWI510669B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200702485A (en) * | 2005-05-17 | 2007-01-16 | Applied Materials Inc | Low temperature plasma deposition process for carbon layer deposition |
| US7588990B2 (en) * | 2006-08-31 | 2009-09-15 | Applied Materials, Inc. | Dynamic surface annealing of implanted dopants with low temperature HDPCVD process for depositing a high extinction coefficient optical absorber layer |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101516648B1 (ko) | 2015-05-04 |
| WO2012170150A3 (en) | 2013-04-04 |
| CN103620740A (zh) | 2014-03-05 |
| WO2012170150A2 (en) | 2012-12-13 |
| US8664126B2 (en) | 2014-03-04 |
| CN103620740B (zh) | 2016-05-04 |
| JP5992513B2 (ja) | 2016-09-14 |
| KR20140037202A (ko) | 2014-03-26 |
| US20120315740A1 (en) | 2012-12-13 |
| TW201250050A (en) | 2012-12-16 |
| JP2014524139A (ja) | 2014-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI510669B (zh) | 於裸露矽表面而非氧化物表面之聚合物膜選擇性沉積 | |
| KR102723608B1 (ko) | 실리콘 산화물막에 대한 증착후 처리 방법 | |
| KR102439785B1 (ko) | 무-할로겐 기상 실리콘 에칭 | |
| US10727080B2 (en) | Tantalum-containing material removal | |
| US9947549B1 (en) | Cobalt-containing material removal | |
| US9502258B2 (en) | Anisotropic gap etch | |
| US20190074191A1 (en) | Etching method and workpiece processing method | |
| US9607811B2 (en) | Workpiece processing method | |
| US9911607B2 (en) | Method of processing target object | |
| US20160042968A1 (en) | Integrated oxide and si etch for 3d cell channel mobility improvements | |
| US20160035586A1 (en) | Integrated oxide recess and floating gate fin trimming | |
| US20120208369A1 (en) | Method of Etching Features in Silicon Nitride Films | |
| KR20160102356A (ko) | 10nm 이하의 패터닝을 달성하기 위한 물질 처리 | |
| WO2016111811A1 (en) | Self-aligned process | |
| US12325919B2 (en) | Apparatus for processing substrate | |
| US9922840B2 (en) | Adjustable remote dissociation | |
| US7449414B2 (en) | Method of treating a mask layer prior to performing an etching process | |
| US7642193B2 (en) | Method of treating a mask layer prior to performing an etching process | |
| US20160068969A1 (en) | Integrated processing for microcontamination prevention | |
| TW202409320A (zh) | 用於減小半導體晶片中的可流動化學氣相沉積氧化物層的濕式蝕刻速率的方法以及系統 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |