TWI508249B - 封裝件、半導體封裝結構及其製法 - Google Patents

Description

封裝件、半導體封裝結構及其製法

本發明係有關於一種封裝件、半導體封裝結構及其製法，尤指一種無須進行雷射開孔與電鍍模孔步驟之封裝件、半導體封裝結構及其製法。

隨著時代的進步，現今電子產品均朝向微型化、多功能、高電性及高速運作的方向發展，為了配合此一發展趨勢，半導體業者莫不積極研發能整合有複數個半導體晶片或封裝件之半導體裝置，藉以符合電子產品之要求。

然而，提升整體性能與處理速度的較佳方法，不外乎是增加半導體封裝件中之半導體晶片數量或尺寸，但是在產品微小化的要求下，供半導體晶片接置之基板上所能使用之面積受到限制，而不足以置放較大尺寸之半導體晶片或置放較多的半導體晶片。因此，遂發展出將複數個封裝件上下堆疊之半導體封裝結構。

如第8,018,068號美國專利所揭露之半導體封裝結構，其係先利用雷射燒灼一封裝件的封裝材料，以形成複數貫模孔(through mold via，簡稱TMV)，並於各該貫模孔中電鍍形成導電柱，該導電柱一端連接於該封裝件，另一端連接於堆疊在該封裝件上的另一封裝件，惟，該製程需歷經雷射開孔與電鍍模孔之步驟，整體製程較為費時，且製作成本亦較高。

因此，如何避免上述習知技術中之種種問題，俾解決半導體封裝結構的製作過程中的雷射開孔與電鍍模孔製程較為耗時與昂貴的問題，以提高產品之市場競爭力，實已成為目前亟欲解決的課題。

有鑒於上述習知技術之缺失，本發明提供一種封裝件，係包括：介電層，係具有相對之第一表面與第二表面；至少一半導體晶片，係嵌埋於該介電層中，且具有複數電極墊；複數第一金屬柱，係形成於該至少一半導體晶片的電極墊上，且該第一金屬柱之頂端係外露於該第一表面；至少一第二金屬柱，係貫穿該介電層且兩端分別外露於該第一表面與第二表面；第一線路層，係形成於該第一表面上，且電性連接該第一金屬柱與第二金屬柱；以及第二線路層，係形成於該第二表面上，且電性連接該第二金屬柱。

本發明復提供一種封裝件之製法，係包括：形成黏著層於一承載板上；於該黏著層上設置至少一半導體晶片與至少一片體，該半導體晶片具有相對之作用面與非作用面以及形成於該作用面上之複數電極墊，且該半導體晶片係以其非作用面接置於該黏著層上，於該半導體晶片的電極墊與片體上分別形成第一金屬柱與第二金屬柱；於該黏著層上形成包覆該半導體晶片、片體、第一金屬柱與第二金屬柱的介電層；移除該黏著層與承載板；自該半導體晶片之非作用面之側進行研磨，移除該片體、部分該半導體晶片與部分該介電層，以外露該第二金屬柱，並自該半導體晶片之作用面之側進行研磨，移除部分該介電層，以外露該第一金屬柱與第二金屬柱的頂端；以及於外露該第一金屬柱之該介電層表面上形成電性連接該第一金屬柱與第二金屬柱的第一線路層，並於外露該半導體晶片之該介電層表面上形成電性連接該第二金屬柱的第二線路層。

本發明提供一種半導體封裝結構，係包括：堆疊之複數封裝件，各該封裝件係包括：介電層，係具有相對之第一表面與第二表面；至少一半導體晶片，係嵌埋於該介電層中，且具有複數電極墊；複數第一金屬柱，係形成於該至少一半導體晶片的電極墊上，且該第一金屬柱之頂端係外露於該第一表面；至少一第二金屬柱，係貫穿該介電層且兩端分別外露於該第一表面與第二表面；第一線路層，係形成於該第一表面上，且電性連接該第一金屬柱與第二金屬柱；第二線路層，係形成於該第二表面上，且電性連接該第二金屬柱；以及複數導電元件，係設於相鄰二該封裝件之間，用以電性連接一該封裝件的第一線路層至相鄰之另一封裝件的第二線路層。

本發明提供另一種半導體封裝結構，係包括：第一封裝件，係包括：介電層，係具有相對之第一表面與第二表面；至少一半導體晶片，係嵌埋於該介電層中，且具有複數電極墊；複數第一金屬柱，係形成於該至少一半導體晶片的電極墊上，且該第一金屬柱之頂端係外露於該第一表面；至少一第二金屬柱，係貫穿該介電層且兩端分別外露於該第一表面與第二表面；第一線路層，係形成於該第一表面上，且電性連接該第一金屬柱與第二金屬柱；第二線路層，係形成於該第二表面上，且電性連接該第二金屬柱；電子元件，係堆疊於該第一封裝件上；以及複數導電元件，係設於該第一封裝件與電子元件之間，用以電性連接該第一封裝件與電子元件。

本發明復提供一種半導體封裝結構之製法，係包括：提供複數封裝件，各該封裝件係包括：介電層，係具有相對之第一表面與第二表面；至少一半導體晶片，係嵌埋於該介電層中，且具有複數電極墊；複數第一金屬柱，係形成於該至少一半導體晶片的電極墊上，且該第一金屬柱之頂端係外露於該第一表面；至少一第二金屬柱，係貫穿該介電層且兩端分別外露於該第一表面與第二表面；第一線路層，係形成於該第一表面上，且電性連接該第一金屬柱與第二金屬柱；第二線路層，係形成於該第二表面上，且電性連接該第二金屬柱；以及堆疊該等封裝件，係於相鄰二個該封裝件之間藉由導電元件將一該封裝件的第一線路層電性連接至相鄰之另一封裝件的第二線路層。

本發明復提供另一種半導體封裝結構之製法，係包括：提供第一封裝件係包括：介電層，係具有相對之第一表面與第二表面；至少一半導體晶片，係嵌埋於該介電層中，且具有複數電極墊；複數第一金屬柱，係形成於該至少一半導體晶片的電極墊上，且該第一金屬柱之頂端係外露於該第一表面；至少一第二金屬柱，係貫穿該介電層且兩端分別外露於該第一表面與第二表面；第一線路層，係形成於該第一表面上，且電性連接該第一金屬柱與第二金屬柱；第二線路層，係形成於該第二表面上，且電性連接該第二金屬柱；以及於該第一封裝件上堆疊電子元件，係於該第一封裝件與電子元件之間藉由導電元件以將該第一封裝件電性連接該電子元件。

本發明又提供另一種封裝件之製法，係包括：於一承載板上設置至少一半導體晶片與至少一片體，該半導體晶片具有複數電極墊，於該半導體晶片的電極墊與片體上分別形成第一金屬柱與第二金屬柱；於該承載板上形成包覆該半導體晶片、片體、第一金屬柱與第二金屬柱的介電層，該介電層具有相對之第一表面與第二表面，且鄰近該第一金屬柱之側為該第一表面；移除該承載板；自該第一表面進行研磨，移除部分該介電層，以外露該第一金屬柱與第二金屬柱的頂端，並自該第二表面進行研磨，移除該片體、部分該半導體晶片與部分該介電層，以外露該第二金屬柱；以及於該第一表面上形成電性連接該第一金屬柱與第二金屬柱的第一線路層，並於該第二表面上形成電性連接該第二金屬柱的第二線路層。

由上可知，因為本發明之半導體封裝結構之製法係先於承載板上同時設置半導體晶片與片體，且該半導體晶片與片體上形成有金屬柱，再包覆介電層，並移除該承載板以使該介電層之底表面外露，且對該介電層的頂表面與底表面進行研磨，以外露該金屬柱之兩端，所以不需使用雷射開孔與電鍍模孔製程即可完成可層疊之封裝件與半導體封裝結構，故本發明能有效縮短製程時間與降低整體成本，進而有利於增進產品的市場競爭力。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「頂」、「端」、「側」、「上」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

第一實施例

請參閱第1A至1I圖，係本發明之封裝件、半導體封裝結構及其製法之第一實施例的剖視圖。

如第1A圖所示，形成黏著層11於一承載板10上，該黏著層11係為可卸除式(releasable)膠帶，例如加熱後會失去黏性的膠帶、或照射紫外光(UV)後會失去黏性的膠帶。

如第1B圖所示，於該黏著層11上設置至少一例如為菊鏈晶片(daisy chain chip)的半導體晶片12與至少一例如為虛設(dummy)晶片的片體13，該半導體晶片12係具有相對之作用面12a與非作用面12b，該作用面12a係形成有複數電極墊121，且該半導體晶片12係以其非作用面12b接置於該黏著層11上，該半導體晶片12的電極墊121與片體13上分別形成有第一金屬柱141與第二金屬柱142，且令該第一金屬柱141與第二金屬柱142的頂端位於同一水平面，該第一金屬柱141與第二金屬柱142之材質係為銅。

如第1C圖所示，於該黏著層11上形成包覆該半導體晶片12、片體13、第一金屬柱141與第二金屬柱142的介電層15，其中，該介電層15可為封裝材料、塗佈的聚合物或壓合的聚合物薄膜，且該介電層15之材質可為ABF(Ajinomoto Build-up Film)、BCB(Benzocyclo-buthene)、LCP(Liquid Crystal Polymer)、PI(Poly-imide)、PPE(Poly(phenylene ether))、PTFE(Poly(tetra-fluoroethylene))、FR4、FR5、BT(Bismaleimide Triazine)、芳香尼龍(Aramide)、或混合環氧樹脂玻璃纖維(Glass fiber)。

如第1D圖所示，移除該黏著層11與承載板10。

如第1E圖所示，自該半導體晶片12之非作用面12b之側進行研磨，以移除該片體13、部分該半導體晶片12與部分該介電層15，且外露該第二金屬柱142與半導體晶片12之非作用面12b。

如第1F圖所示，從該半導體晶片12作用面12a之側進行研磨，以移除部分該介電層15，且外露該第一金屬柱141與第二金屬柱142的頂端。

如第1G圖所示，於外露該第一金屬柱141之該介電層15表面上形成電性連接該第一金屬柱141與第二金屬柱142的第一線路層16a，並於外露該半導體晶片12之非作用面12b之該介電層15表面上形成電性連接該第二金屬柱142的第二線路層16b，至此即完成本發明之封裝件，並令該介電層15的頂表面與底表面分別為第一表面15a與第二表面15b。

如第1H圖所示，於該第一線路層16a上形成例如為銲球的導電元件17a。

如第1I圖所示，於該導電元件17a上堆疊另一封裝件，以藉由該導電元件17a將一該封裝件的第一線路層16a電性連接至相鄰之另一封裝件的第二線路層16b，至此即完成本發明之堆疊封裝結構；此外，復可進一步於另一封裝件的第一線路層16a上形成例如為銲球的導電元件17b，以供接置於其他電子裝置(未圖示)。

第二實施例

請參閱第2A與2B圖，係本發明之半導體封裝結構之第二實施例的剖視圖，其中，第2B圖係第2A圖之另一實施態樣。

本實施例大致相同於前一實施例，其主要差異僅在於半導體封裝結構是由本發明之封裝件與例如為一般之封裝件的電子元件所堆疊而成，故不在此加以贅述；該一般之封裝件係為覆晶式封裝件2，如第2A圖所示，且該第二線路層16b係用以與電路板(未圖示)電性連接；或者，該一般之封裝件係為打線式封裝件3，如第2B圖所示，且該第一線路層16a係用以與電路板(未圖示)電性連接，但該一般之封裝件不以第2A與2B圖所示者為限，而亦可為嵌埋晶片式封裝件(未圖示)。

本發明復提供一種封裝件，係包括：介電層15，係具有相對之第一表面15a與第二表面15b；至少一半導體晶片12，係嵌埋於該介電層15中，且具有相對之作用面12a與非作用面12b，該非作用面12b係外露於該介電層15之第二表面15b，該作用面12a上形成有複數電極墊121，該半導體晶片12的電極墊121上形成有第一金屬柱141，該第一金屬柱141之頂端係齊平於該第一表面15a；至少一第二金屬柱142，係貫穿該介電層15且兩端分別齊平於該第一表面15a與第二表面15b；第一線路層16a，係形成於該第一表面15a上，且電性連接該第一金屬柱141與第二金屬柱142；以及第二線路層16b，係形成於該第二表面15b上，且電性連接該第二金屬柱142。

本發明另提供一種半導體封裝結構，係包括：堆疊之複數封裝件，各該封裝件係包括：介電層15，係具有相對之第一表面15a與第二表面15b；至少一半導體晶片12，係嵌埋於該介電層15中，且具有相對之作用面12a與非作用面12b，該非作用面12b係外露於該介電層15之第二表面15b，該作用面12a上形成有複數電極墊121，該半導體晶片12的電極墊121上形成有第一金屬柱141，該第一金屬柱141之頂端係齊平於該第一表面15a；至少一第二金屬柱142，係貫穿該介電層15且兩端分別齊平於該第一表面15a與第二表面15b；第一線路層16a，係形成於該第一表面15a上，且電性連接該第一金屬柱141與第二金屬柱142；第二線路層16b，係形成於該第二表面15b上，且電性連接該第二金屬柱142；以及複數導電元件17a，係設於相鄰二該封裝件之間，且將一該封裝件的第一線路層16a電性連接至相鄰之另一封裝件的第二線路層16b。

本發明又提供一種半導體封裝結構，係包括：第一封裝件，係包括：介電層15，係具有相對之第一表面15a與第二表面15b；至少一半導體晶片12，係嵌埋於該介電層15中，且具有複數電極墊121；複數第一金屬柱141，係形成於該至少一半導體晶片12的電極墊121上，且該第一金屬柱141之頂端係外露於該第一表面15a；至少一第二金屬柱142，係貫穿該介電層15且兩端分別外露於該第一表面15a與第二表面15b；第一線路層16a，係形成於該第一表面15a上，且電性連接該第一金屬柱141與第二金屬柱142；第二線路層16b，係形成於該第二表面15b上，且電性連接該第二金屬柱142；電子元件，係堆疊於該第一封裝件上；以及複數導電元件17a,17b，係設於該第一封裝件與電子元件之間，用以電性連接該第一封裝件與電子元件。

於前述之半導體封裝結構中，該電子元件係為半導體晶片或第二封裝件，該第二封裝件之組構可相同於該第一封裝件，且該電子元件係可經由導電元件電性連接該第一封裝件之第一線路層16a或第二線路層16b。

於本發明之封裝件與半導體封裝結構中，該第一金屬柱141與第二金屬柱142之材質係為銅，且該介電層15之材質係為ABF(Ajinomoto Build-up Film)、BCB(Benzocyclo-buthene)、LCP(Liquid Crystal Polymer)、PI(Poly-imide)、PPE(Poly(phenylene ether))、PTFE(Poly(tetra-fluoroethylene))、FR4、FR5、BT(Bismaleimide Triazine)、芳香尼龍(Aramide)、或混合環氧樹脂玻璃纖維(Glass fiber)。

所述之半導體封裝結構中，該導電元件17a係為銲球。

綜上所述，相較於習知技術，由於本發明之半導體封裝結構之製法係先於承載板上同時設置半導體晶片與片體，且該半導體晶片與片體上形成有金屬柱，再包覆介電層，並移除該承載板以使該介電層之底表面外露，且對該介電層的頂表面與底表面進行研磨，以外露該金屬柱之兩端，因此不需使用雷射開孔與電鍍模孔製程即可完成可層疊之封裝件與半導體封裝結構，故本發明能有效縮短製程時間與降低整體成本，進而有利於增進產品的市場競爭力。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

10．．．承載板

11．．．黏著層

12．．．半導體晶片

12a．．．作用面

12b．．．非作用面

121．．．電極墊

13．．．片體

141．．．第一金屬柱

142．．．第二金屬柱

15．．．介電層

15a．．．第一表面

15b．．．第二表面

16a．．．第一線路層

16b．．．第二線路層

17a,17b．．．導電元件

2．．．覆晶式封裝件

3．．．打線式封裝件

第1A至1I圖係本發明之封裝件、半導體封裝結構及其製法的剖視圖；以及

第2A與2B圖係本發明之半導體封裝結構之第二實施例的剖視圖，其中，第2B圖係第2A圖之另一實施態樣。

12．．．半導體晶片

12a．．．作用面

12b．．．非作用面

121．．．電極墊

141．．．第一金屬柱

142．．．第二金屬柱

15．．．介電層

15a．．．第一表面

15b．．．第二表面

16a．．．第一線路層

16b．．．第二線路層

Claims (26)

1. 一種封裝件，係包括：介電層，係具有相對之第一表面與第二表面；至少一半導體晶片，係嵌埋於該介電層中，且具有相對之作用面與外露於該介電層之第二表面之非作用面，該作用面具有複數電極墊，且該非作用面係與該介電層之第二表面齊平；複數第一金屬柱，係形成於該至少一半導體晶片的電極墊上，且該第一金屬柱之頂端係外露於該第一表面；至少一第二金屬柱，係貫穿該介電層且兩端分別外露於該第一表面與第二表面；第一線路層，係形成於該第一表面上，且電性連接該第一金屬柱與第二金屬柱；以及第二線路層，係形成且凸出於該第二表面上，且電性連接該第二金屬柱。
2. 如申請專利範圍第1項所述之封裝件，其中，該第一金屬柱與第二金屬柱之材質係為銅。
3. 一種封裝件之製法，係包括：提供一具有黏著層之承載板；於該黏著層上設置至少一半導體晶片與至少一片體，該半導體晶片具有相對之作用面與非作用面以及形成於該作用面上之複數電極墊，且該半導體晶片係以其非作用面接置於該黏著層上，於該半導體晶片的 電極墊與片體上分別形成第一金屬柱與第二金屬柱；於該黏著層上形成包覆該半導體晶片、片體、第一金屬柱與第二金屬柱的介電層；移除該黏著層與承載板；自該非作用面側之介電層表面進行研磨，移除該片體、部分該半導體晶片與部分該介電層，以外露該第二金屬柱，並自該作用面側之介電層表面進行研磨，移除部分該介電層，以外露該第一金屬柱與第二金屬柱的頂端；以及於外露該第一金屬柱之該介電層表面上形成電性連接該第一金屬柱與第二金屬柱的第一線路層，並於外露該半導體晶片之該介電層表面上形成電性連接該第二金屬柱的第二線路層。
4. 如申請專利範圍第3項所述之封裝件之製法，其中，該第一金屬柱與第二金屬柱的頂端位於同一水平面。
5. 如申請專利範圍第3項所述之封裝件之製法，其中，移除該片體、部分該半導體晶片與部分該介電層復用以外露該非作用面。
6. 如申請專利範圍第3項所述之封裝件之製法，其中，該黏著層係為膠帶。
7. 如申請專利範圍第3項所述之封裝件之製法，其中，該片體係為虛設晶片。
8. 如申請專利範圍第3項所述之封裝件之製法，其中，該第一金屬柱與第二金屬柱之材質係為銅。
9. 一種半導體封裝結構，係包括：第一封裝件，係包括：介電層，係具有相對之第一表面與第二表面；至少一半導體晶片，係嵌埋於該介電層中，且具有相對之作用面與外露於該介電層之第二表面之非作用面，該作用面具有複數電極墊，且該非作用面係與該介電層之第二表面齊平；複數第一金屬柱，係形成於該至少一半導體晶片的電極墊上，且該第一金屬柱之頂端係外露於該第一表面；至少一第二金屬柱，係貫穿該介電層且兩端分別外露於該第一表面與第二表面；第一線路層，係形成於該第一表面上，且電性連接該第一金屬柱與第二金屬柱；第二線路層，係形成且凸出於該第二表面上，且電性連接該第二金屬柱；電子元件，係堆疊於該第一封裝件上；以及複數導電元件，係設於該第一封裝件與電子元件之間，用以電性連接該第一封裝件與電子元件。
10. 如申請專利範圍第9項所述之半導體封裝結構，其中，該電子元件係為半導體晶片或第二封裝件。
11. 如申請專利範圍第10項所述之半導體封裝結構，其中，該第二封裝件係包括：介電層，係具有相對之第一表面與第二表面； 至少一半導體晶片，係嵌埋於該介電層中，且具有複數電極墊；複數第一金屬柱，係形成於該至少一半導體晶片的電極墊上，且該第一金屬柱之頂端係外露於該第一表面；至少一第二金屬柱，係貫穿該介電層且兩端分別外露於該第一表面與第二表面；第一線路層，係形成於該第一表面上，且電性連接該第一金屬柱與第二金屬柱；以及第二線路層，係形成於該第二表面上，且電性連接該第二金屬柱。
12. 如申請專利範圍第10項所述之半導體封裝結構，其中，該第二封裝件係為覆晶式封裝件、嵌埋晶片式封裝件或打線式封裝件。
13. 如申請專利範圍第9項所述之半導體封裝結構，其中，該第一金屬柱與第二金屬柱之材質係為銅。
14. 如申請專利範圍第9項所述之半導體封裝結構，其中，該電子元件係經由導電元件電性連接該第一封裝件之第一線路層或第二線路層。
15. 一種半導體封裝結構之製法，係包括：於一承載板上設置至少一半導體晶片與至少一片體，該半導體晶片具有複數電極墊，於該半導體晶片的電極墊與片體上分別形成第一金屬柱與第二金屬柱； 於該承載板上形成包覆該半導體晶片、片體、第一金屬柱與第二金屬柱的介電層，該介電層具有相對之第一表面與第二表面，且鄰近該第一金屬柱之側為該第一表面；移除該承載板；自該第一表面進行研磨，移除部分該介電層，以外露該第一金屬柱與第二金屬柱的頂端，並自該第二表面進行研磨，移除該片體、部分該半導體晶片與部分該介電層，以外露該第二金屬柱；及於該第一表面上形成電性連接該第一金屬柱與第二金屬柱的第一線路層，並於該第二表面上形成電性連接該第二金屬柱的第二線路層，而製得第一封裝件；以及於該第一封裝件上堆疊電子元件，係於該第一封裝件與電子元件之間藉由導電元件以將該第一封裝件電性連接該電子元件。
16. 如申請專利範圍第15項所述之半導體封裝結構之製法，其中，該電子元件係為半導體晶片或第二封裝件。
17. 如申請專利範圍第16項所述之半導體封裝結構之製法，其中，該第二封裝件係包括：介電層，係具有相對之第一表面與第二表面；至少一半導體晶片，係嵌埋於該介電層中，且具有複數電極墊；複數第一金屬柱，係形成於該至少一半導體晶片 的電極墊上，且該第一金屬柱之頂端係外露於該第一表面；至少一第二金屬柱，係貫穿該介電層且兩端分別外露於該第一表面與第二表面；第一線路層，係形成於該第一表面上，且電性連接該第一金屬柱與第二金屬柱；以及第二線路層，係形成於該第二表面上，且電性連接該第二金屬柱。
18. 如申請專利範圍第16項所述之半導體封裝結構之製法，其中，該第二封裝件係為覆晶式封裝件、嵌埋晶片式封裝件或打線式封裝件。
19. 如申請專利範圍第15項所述之半導體封裝結構之製法，其中，該半導體晶片具有相對之作用面與非作用面，且該非作用面係外露於該介電層之第二表面。
20. 如申請專利範圍第15項所述之半導體封裝結構之製法，其中，該第一金屬柱與第二金屬柱之材質係為銅。
21. 如申請專利範圍第15項所述之半導體封裝結構之製法，其中，該電子元件係經由導電元件電性連接該第一封裝件之第一線路層或第二線路層。
22. 一種封裝件之製法，係包括：於一承載板上設置至少一半導體晶片與至少一片體，該半導體晶片具有複數電極墊，於該半導體晶片的電極墊與片體上分別形成第一金屬柱與第二金屬柱； 於該承載板上形成包覆該半導體晶片、片體、第一金屬柱與第二金屬柱的介電層，該介電層具有相對之第一表面與第二表面，且鄰近該第一金屬柱之側為該第一表面；移除該承載板；自該第一表面進行研磨，移除部分該介電層，以外露該第一金屬柱與第二金屬柱的頂端，並自該第二表面進行研磨，移除該片體、部分該半導體晶片與部分該介電層，以外露該第二金屬柱；以及於該第一表面上形成電性連接該第一金屬柱與第二金屬柱的第一線路層，並於該第二表面上形成電性連接該第二金屬柱的第二線路層。
23. 如申請專利範圍第22項所述之封裝件之製法，其中，該第一金屬柱與第二金屬柱的頂端位於同一水平面。
24. 如申請專利範圍第22項所述之封裝件之製法，其中，該半導體晶片具有相對之作用面與非作用面，移除該片體、部分該半導體晶片與部分該介電層復用以外露該非作用面。
25. 如申請專利範圍第22項所述之封裝件之製法，其中，該片體係為虛設晶片。
26. 如申請專利範圍第22項所述之封裝件之製法，其中，該第一金屬柱與第二金屬柱之材質係為銅。