[go: up one dir, main page]

TWI508181B - 高遷移率單塊ｐ-ｉ-ｎ二極體 - Google Patents

高遷移率單塊ｐ-ｉ-ｎ二極體 Download PDF

Info

Publication number
TWI508181B
TWI508181B TW099141261A TW99141261A TWI508181B TW I508181 B TWI508181 B TW I508181B TW 099141261 A TW099141261 A TW 099141261A TW 99141261 A TW99141261 A TW 99141261A TW I508181 B TWI508181 B TW I508181B
Authority
TW
Taiwan
Prior art keywords
precursor
group
dopant
layer
substrate
Prior art date
Application number
TW099141261A
Other languages
English (en)
Other versions
TW201125041A (en
Inventor
韓新海
拉札高帕藍納卡拉詹
朴智愛
梅寶其班徹奇
朴興來
金柏涵
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201125041A publication Critical patent/TW201125041A/zh
Application granted granted Critical
Publication of TWI508181B publication Critical patent/TWI508181B/zh

Links

Classifications

    • H10P14/24—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H10P10/00—
    • H10P14/3411—
    • H10P14/3441—
    • H10P14/3442—
    • H10P14/3444—
    • H10P14/3462—

Landscapes

  • Chemical Vapour Deposition (AREA)

Description

高遷移率單塊P-I-N二極體
【相互參照之相關案】
本發明主張美國臨時專利申請案61/266,264號之優先權，其於2009年12月3日提出申請，發明名稱為「高遷移率單塊P-I-N二極體」，其在此併入做為參考。
本發明是關於高遷移率單塊p-i-n二極體。
p-i-n二極體實用於高速及/或高功率應用中，同時亦增加偵測應用中的捕捉速率。這些結構已經併入靜態記憶體模組中，其中該等二極體以單塊式整合至記憶體單元。
水平定向的p-i-n二極體已經以類似CMOS電晶體之方式製做，其是藉由使用一序列之罩幕透過離子佈植而依序摻雜元件，該等罩幕僅暴露需要p型或n型摻質的基材的部份。記憶體元件的高密度仰賴垂直p-i-n二極體之生產，其已透過沉積厚的本質型層以及依序以例如低能量p型摻質與高能量n型摻質轟擊該堆疊而使摻質如期望般定位於p-i-n堆疊中。需要後續的處理(例如雷射退火)以「治癒」或增加p-i-n二極體堆疊中的晶粒尺寸，其提高遷移率並且使得更高的電流密度得以達成。高溫退火重新分配摻質，其可能要與所生成的元件性能達成折衷方案。
因此，需要一種新的沉積製程以形成提供高遷移率(即，能夠忍受高電流密度)且仍能更精確控制摻質輪廓的p-i-n二極體堆疊。本發明解決該需求與其他需求。
在此描述一種在基材上形成高電流密度的垂直p-i-n二極體的方法。該方法包括以下步驟：同時將一含有四族元素的前驅物結合一依序式的暴露，該依序式的暴露是以任一次序對一n型摻質前驅物及一p型摻質前驅物暴露。透過減少或消除該等摻質前驅物之流動同時流入該含四族元素之前驅物，而在該n型層與該p型層之間沉積一本質型層。在每一該n型層、本質型層與p型層之該沉積的期間，該基材可留在相同的處理腔室中，且該基材在相鄰層之該等沉積之間不暴露至大氣。
在一個實施例中，本發明提供一種在一基材處理腔室中的一基材處理區域內於一基材上形成一高電流密度垂直p-i-n二極體之方法。該方法包括：將該基材傳送進入該基材處理區域；流入具一四族流率的一含四族元素之前驅物，同時亦以一氫氣流率流入氫氣至該基材處理區域中，以形成一多晶形之半導體膜於該基材上；以及形成一RF電漿於該基材處理區域中。該方法進一步包括：在形成期間摻雜該半導體膜，以形成一垂直p-i-n膜堆疊，其依序透過以下步驟：(1)在一第一摻雜層形成期間，以一第一摻質流率供應一含第一摻質之前驅物，(2)在一本質型層形成期間，基本上不供應含摻質之前驅物的流率，以及(3)在一第二摻雜層形成期間，以一第二摻質流率供應一含第二摻質之前驅物。該第一摻雜層、該本質型層及該第二摻雜層的形成是發生在相鄰層的形成之間不將該基材暴露至大氣的情況下。界面附近的該氧氣的併入減少，而電子遷移率改善，並且該第一摻雜層或該第二摻雜層是一n型層，而另一者是一p型層。該方法進一步包括將該基材移出該基材處理區域。
部份額外實施例與特徵在隨後的說明書中提出，而部份對於此技術領域中熟習技藝者而言在詳閱此說明書後可易於瞭解，或者此技術領域中熟習技藝者可透過操作該等揭露的實施例而瞭解部份額外實施例與特徵。透過在說明書中描述的設備、結合物與方法，可瞭解與獲得所揭露的實施例之特徵與優點。
在此描述一種在基材上形成高電流密度的垂直p-i-n二極體的方法。該方法包括以下步驟：同時將一含有四族元素的前驅物結合一依序式的暴露，該依序式的暴露是以任一次序對一n型摻質前驅物及一p型摻質前驅物暴露。透過減少或消除該等摻質前驅物之流動同時流入該含四族元素之前驅物，而在該n型層與該p型層之間沉積一本質型層。在每一該n型層、本質型層與p型層之該等沉積的期間，該基材可留在相同的處理腔室中，且該基材在相鄰層之該等沉積之間不暴露至大氣。
在此呈現的方法使得p-i-n二極體堆疊在不使用離子佈植的情況下形成，離子佈植會需要高溫退火以活化佈植的摻質。p-i-n二極體堆疊亦在沉積期間不將基材暴露至大氣的情況下形成，因而避免在堆疊內形成薄的氧化物層。該薄的氧化物層可能減少元件的電子遷移率並且降低最大容忍電流密度。最大容忍電流密度是不會透過例如重新分佈摻質而快速劣化性能的最高電流密度。
示範性p-i-n二極體形成製程
第1圖是一流程圖，其繪示根據本發明之實施例的製做p-i-n二極體堆疊的方法100中選擇的操作。方法100包括將基材傳送進入基材處理區域(102)。啟動且持續氫氣流(103)，同時GeH4 與SiH4 流傳遞至基材處理區域(104)。在生長膜堆疊期間，RF電漿存在於基材處理區域中。在操作105中，當矽鍺膜生長時傳遞摻質前驅物序列。在示範性序列106中，首先流入含硼前驅物(例如TEB、TMB、BH3 、B2 H6 、更高級的硼烷...)，隨後是無(或低度)流動的期間，而之後流入含磷前驅物(例如PH3 ...)。此序列造成p-i-n二極體堆疊具有在本質型層下方的p型層，而本質型層依次在n型層下方。p-i介面與i-n界面二者皆為次表面，並且在此點受到保護，而基材可從基材處理區域移出(108)。
應該避免在序列開始或結束處的本質型層，以形成p-i-n層而不是非期望的i-p-i-n結構或p-i-n-i結構。此類結構可以許多途徑避免。摻質前驅物可在GeH4 與SiH4 流入的同時啟動。或者，可啟動GeH4 與SiH4 流並且使之得以建立穩態流動。在給基材處理區域的電漿功率開啟的同時之前或左右，可隨後起始摻質前驅物流動。類似地，為了避免在序列結束處的本質型區域，可停止電漿功率，而摻質前驅物、GeH4 與SiH4 可在關閉電漿功率時同時停止。該等流亦可在關閉電漿功率後停止，或甚至依各流在不同時間停止。這些用於限制本質型層主要地駐留在摻雜層之間的序列亦可應用到在此呈現、實施例中的其他方法中。
GeH4 與SiH4 流二者在第1圖之矽鍺膜的生長中徹底持續。其他實施例中，GeH4 與SiH4 流的任一者或二者在第一摻雜層與本質型層之間、或本質型層與第二摻雜層之間中斷。形成矽鍺期間氫氣的存在確保膜是多晶形。更高的氫氣流一般將造成多晶形膜內更大的晶域，其增加電子遷移率並且幫助p-i-n二極體忍受更高的電流密度。氫氣流率比GeH4 與SiH4 流率的總和大一因數，在不同實施例中，該因數為約15或大於15，約20或大於20，約25或大於25，或者是約30或大於30。在無伴隨氫氣流的情況下，沉積的膜可為非晶形。
在此序列的變化顯然是可能的。該序列可以含磷前驅物開始，並且以含硼前驅物告終，其會造成具有n型層在本質型層下方的p-i-n二極體堆疊，且該p型層為最上層。鍺可從其他前驅物供應，例如二鍺烷(Ge2 H6 )或更高級的鍺烷。類似地，矽可從其他前驅物供應，例如二矽烷(Si2 H6 )或更高級的矽烷。矽烷和鍺烷類的前驅物亦可以鹵素取代的替代物置換，該等替代物的一些或所有氫被鹵素取代。
p型摻質與n型摻質可有別於用在第1圖之範例者。可使用鎵取代硼以生成p型層，而可使用砷或銻取代磷。相同類型的摻質的結合亦可用在實施例中。適合用於傳遞鎵至基材處理區域的前驅物包括三乙基鎵(TEG)及三甲基鎵(TMG)。最常見的砷之摻質是胂(AsH3 )，而示範性銻之摻質包括銻化氫(SbH3 )、三乙基銻(TESb)及三甲基銻(TMSb)。含摻質的前驅物可包括所有所列的前驅物之鹵素取代的型式，其中鹵素(F、Cl、Br...)取代一些或所有存在於上述含摻質之前驅物的氫。
在不同實施例中，基材的溫度可介於約150℃至約600℃之間、約200℃至約500℃之間、或約300℃至約400℃之間。較高的溫度一般會造成較大的遷移率，因為多晶形矽鍺中的晶體尺寸隨溫度上升而增加。不同實施例中，基材處理區域中的壓力可介於約0.5 Torr至約10 Torr之間，約2 Torr至約8 Torr之間，或約4 Torr至約6 Torr之間。基材的頂表面與阻擋板組件底表面之間的間隔(於下文中詳細說明)結合電漿功率層級決定了用以激發前驅物的電漿功率密度。RF電漿頻率可為一個RF頻率或多個RF頻率之組合(例如350 kHz及/或13.5 MHz)，且大部分是由通訊界面考量而決定。可能有其他頻率，特別是位在其他頻率不會干擾分派用於通訊的局部頻率之處的區域者。當13.56 MHz用於激發電漿時，RF功率在不同實施例中可介於約25 Watt至約400 Watt之間，約50 Watt至約350 Watt之間，約100 Watt至約300 Watt之間或約150 Watt至約250 Watt之間。
矽烷(SiH4 )與鍺烷(GeH4 )結合的流率在不同實施例中可介於約20 sccm至約200 sccm之間、50 sccm至約150 sccm之間或75 sccm至約125 sccm之間。如先前所提，氫氣流率較佳是選擇為大約在矽烷(SiH4 )與鍺烷(GeH4 )結合的流率的高倍數(例如10、20、30、40...)左右，或之上。在絕對項中，氫氣流率在不同實施例中可為介於約500 sccm至約10000 sccm之間，約1000 sccm至約8000 sccm之間，約2000 sccm至約7000 sccm之間或約4000 sccm至約6000 sccm之間。在p-i-n二極體形成期間，亦可添加氦氣至基材處理區域，以改善遍及基材表面的沉積均勻性。氦氣流率在不同實施例中可為介於約1000 sccm至約10000 sccm之間，約2000 sccm至約9000 sccm之間，約3000 sccm至約8000 sccm之間或約4000 sccm至約6000 sccm之間。所有在此提供的流率與電漿功率對應到處理具有300 mm直徑之兩個圓形基材之一側的雙腔室。對於用於沉積p-i-n膜堆疊於受處理的表面積有別於上述者的基材上的製程而言，適當地調整規格是需要的。
現在參考第2圖，其顯示另一流程圖，說明形成p-i-n二極體結構(如應用在電阻率切換元件者)的方法200中選擇的步驟。方法200包括將基材傳送進入基材處理區域(操作202)以及提供鍺烷(GeH4 )與氫氣(H2 )以在RF電漿的輔助下形成鍺的多晶形層(操作204)。流率、交替的鍺前驅物、以及RF電漿功率可如同參考第1圖所描述者。在此範例中，為了生長鍺層而非矽鍺層，不使用含矽前驅物。鍺(Ge)提供最高的遷移率，且因此造成操作期間容忍最高電流密度的元件。矽鍺(Six Ge1-x )提供遷移率的連續，其隨鍺的比例增加而或多或少單調性增加。儘管第2圖中未示，在所揭露的實施例中，矽前驅物亦可流入基材處理區域以達成更普遍的組成Six Ge1-x 。
當鍺膜生長，傳遞摻質前驅物序列(操作206)。摻雜操作206包括流進含磷前驅物，之後無(或低度)摻質流入，再之後流入含硼前驅物，而在沉積期間的任一點上不破真空且不將基材暴露至大氣。該序列形成p-i-n二極體膜堆疊，其在底部具有n型材料，而在頂部具有p型材料(最外層)。再次，本質型層位在n型材料與p型材料之間。本質型層可不缺乏摻質，且本質型層中可有一些濃度的活性摻質，無論在形成p-i-n二極體膜堆疊期間無摻質流或有少量摻質流進入基材處理區域。本質型層的摻質濃度在不同實施例中可為約1016 /cm3 或低於1016 /cm3 ，約1017 /cm3 或低於1017 /cm3 ，或約1018 /cm3 或低於1018 /cm3 (如與第1圖)。在沉積期間摻雜膜堆疊免除了使用離子佈植法之需求，並且能使本質型層以少量摻質濃度產生。
形成p-i-n二極體膜堆疊後，基材從基材處理區域移出(208)。此述所生長的p-i-n二極體膜堆疊的遷移率可大於或大約20 cm2 /V-sec、50 cm2 /V-sec、100 cm2 /V-sec、200 cm2 /V-sec之一者。基材傳送到另一沉積腔室，在其中將電阻率切換材料沉積在p-i-n二極體膜堆疊上(210)。將p-i-n二極體膜堆疊併入根據電阻率切換現象的記憶體元件是一示範性應用，而許多其他應用受惠於高遷移率p-i-n二極體。新的膜堆疊經圖案化以形成電阻率切換記憶體圓柱(212)。受惠於高密度的應用可能需要p-i-n二極體圓柱，其側向尺寸在不同實施例中為約60 nm或少於約60 nm，約50 nm或少於約50 nm，約40 nm或少於約40 nm，約30 nm或少於約30 nm，或約20 nm或少於約20 nm。
第3圖中描繪所得的p-i-n二極體圓柱。n型材料305顯示為在圓柱的底部，而基材在圓柱下方延伸。圖中亦示圓柱的本質型部份310與p型部份315。根據本發明之實施例所形成的具有30 nm寬度圓柱可容忍在正向偏壓方向上約1 μA以上的電流。容忍高電流的能力容許電阻率切換材料從低電阻率狀態切換到高電阻率狀態，並且將該切換轉回到低電阻率狀態。根據所揭露的實施例製做的圓柱甚至致使後者的轉換繼續進行而用於狹窄的高密度元件。
示範性矽氧化物沉積系統
可執行本發明實施例的沉積腔室除其他類型的腔室外可包括高密度電漿化學氣相沉積(HDP-CVD)腔室、電漿強化化學氣相沉積(PECVD)腔室、次大氣壓化學氣相沉積(SACVD)腔室以及熱化學氣相沉積腔室。可執行本發明實施例的CVD系統之特定範例包括CENTURA ULTIMAHDP-CVD腔室/系統，以及PRODUCERPECVD腔室/系統，可由美國加州Santa Clara的應用材料公司購得。
可與本發明示範性方法一併使用的基材處理的範例可包括在共同讓渡給Lubomirsky等人的美國專利申請案2007/0289534號中所述及所示者，其標題為「PROCESS CHAMBER FOR DIELECTRIC GAPFILL」，其全文在此併入作為參考。額外的示範性系統可包括在美國專利6,387,207號及6,830,624號中所示及所述者，其亦在此併入做為參考。
沉積系統的實施例可併入較大的用於生產積體電路晶片的製造系統。第4圖顯示一個根據所揭露的實施例之沉積、烘烤及固化的此類系統400。在該圖中，一對FOUP(前開式晶圓盒)402供給基材(例如300mm直徑的晶圓)，在該等基材放進晶圓處理腔室408a-f之一前，基材是由機械手臂404接收並且放置到低壓固持區域406。第二機械手臂410可用於從固持區域406傳輸基材晶圓至處理腔室408a-f並且往回傳輸。
處理腔室408a-f可包括一個以上的系統部件，以在基材晶圓上沉積、退火、固化及/或蝕刻可流動介電膜。在一個組態中，兩對處理腔室(例如，408c-d及408e-f)可用於沉積可流動介電材料於基材上，而第三對處理腔室(例如408a-b)可用於退火沉積的介電質。在另一組態中，相同的兩對處理腔室(例如408c-d及408e-f)可經裝設以在基材上沉積且退火可流動介電膜，同時第三對腔室(例如408a-b)可用於UV或電子束固化已沉積的膜。另一組態中，所有三對腔室(例如408a-f)可經裝設以於基材上沉積及固化可流動的介電膜。尚有另一組態，兩對處理腔室(例如408c-d及408e-f)可用於沉積及以UV固化或電子束固化可流動介電質，同時第三對處理腔室(例如408a-b)可用於退火介電膜。任何一個或多個所述的製程可在與不同實施例中所示的製造系統相隔的腔室中執行。
此外，一個以上的製程腔室408a-f可被裝設成濕式處理腔室。該等製程腔室包括在含濕氣的大氣下加熱該可流動介電膜。因此，系統400之實施例可包括濕式處理腔室408a-b及退火處理腔室408c-d，以在沉積的介電膜上執行濕式及乾式退火二者。
現在參考第5圖，圖中顯示PECVD腔室500之垂直剖面視圖，且包括腔室主體500a與腔室蓋500b。PECVD腔室500含有氣體供應系統505，其可提供數種前驅物通過腔室蓋500b進入上腔室區域515。前驅物在上腔室區域515內散佈，且均勻地穿過阻擋板組件523導入基材處理區域520。基材處理期間，基材處理區域520容納已傳送到基材支撐底座530上的基材525。支撐底座530可在處理期間提供熱量給基材525，以助益沉積反應。
阻擋板組件523的底表面可由導電材料形成，以充當用於形成電容式電漿的電極。處理期間，基材(例如半導體晶圓)定位在底座530的平坦(或稍微凸起)的表面上。基材支撐底座530可以受控制式移動於下方的加載/卸載位置(繪於第5圖)及上方的處理位置(虛線533所指)之間。虛線與阻擋板組件523底表面之間的分隔程度是幫助控制處理期間的電漿功率密度之參數。
沉積氣體與載氣進入上腔室區域515前，是從氣體供應系統505透過結合的或分開的傳遞線路流動。大體而言，用於每一製程氣體的供應線路包括：(i)數種安全關閉閥506，其能用於自動式或手動式關閉流進腔室的製程氣體，以及(ii)質流控制器(圖中未示)，其測量通過供應線路的氣流。一些氣體可在進入上腔室區域515之前流經遠端電漿系統(RPS)510。
一旦沉積氣體與載氣進入上腔室區域515內，其透過穿孔圓形氣體分配面板524(其形成阻擋板組件523的下部)的孔洞導入基材處理區域500。阻擋板組件523亦可包括穿孔阻擋板，以增加進入基材處理區域520的前驅物之分佈的均勻度。
在CVD腔室500中執行的沉積製程可為熱製程或電漿強化製程。在電漿強化製程中，RF功率供應器540施加電力於氣體分配面板524與支撐底座530之間，以激發製程氣體混合物而在氣體分配面板524與底座530支撐的基材525之間的圓柱狀區域內形成電漿。氣體分配面板524具有導電表面或以金屬插件絕緣。無關位置，氣體分配面板524的金屬部份與CVD腔室500的其餘部份透過介電插件而電隔離，該等介電插件使得面板524的電壓得以特別針對支撐底座530變化。
透過將前驅物流入上腔室區域515並且隨後進入基材處理區域520，且與在面板524及支撐底座530之間施加RF功率結合，電漿在面板524與基材525之間生成。電漿產生電漿流出物，其反應而沉積期望的膜於半導體晶圓(支撐於底座530上)的表面上。RF功率供應器540可為混合頻率RF功率供應器，其一般供應13.56 MHz之RF高頻率(RF1)以及360 kHz之低RF頻率的功率，以強化導入基材處理區域520的反應性物質的分解。在熱製程中，RF功率供應器540不會被利用到，而製程氣體混合物熱反應以沉積期望膜於支撐底座530支撐的半導體晶圓之表面上。支撐底座530可被電阻式加熱，以提供熱能而助於反應。
電漿強化沉積製程期間，電漿加熱製程腔室500，包括腔室主體500a的壁體，該等壁體環繞用以從腔室500排放氣體的排放通路(圖中未示)。當電漿未開啟時或者在熱沉積製程期間，熱流體可透過製程腔室500的壁體循環，以維持腔室在升高的溫度下。通道(圖中未示)可設於CVD腔室500的腔室壁內，以用於熱流體流。用於加熱腔室主體500a及可能也加熱腔室蓋500b的流體可包括水類乙二醇及油類熱傳流體等。腔室的加熱能減少反應產物的凝結，其可能以其它方式移動回到處理腔室並且不利地影響電流或後續沉積。
氣體混合物不沉積在層中的殘餘部份(包括反應副產物)由真空泵透過腔室主體500a中的流孔(圖中未示)抽出CVD腔室500。
支撐底座530的晶圓支撐盤片(platter)(較佳為鋁、陽極處理的鋁、陶瓷或前述者之組合)是使用嵌入的單迴圈嵌入加熱元件電阻式加熱，該元件設以製做兩個平行同心圓圈形式的完全迴轉。加熱器元件的外部繞於鄰接支撐盤片的周邊處，同時內部繞於具有較小半徑的同心圓的路徑上。至加熱器元件的配線通過底座的心柱。
一般而言，腔室襯墊、氣體入口歧管面板與各種其他反應器硬體的任一者或全部為由諸如鋁、陽極處理的鋁、或陶瓷之類的材料製成。此類CVD設備的範例描述於共同讓渡的美國專利5,558,717號中，標題為「CVD Processing Chamber」，其授予給Zhao等人，在此其全文併入做為參考。
當晶圓被機器葉片(圖中未示)透過腔室主體500a側面中的插入/移出開口550傳送進出基材處理區域520時，舉升機構與馬達抬升及降下支撐底座530及其晶圓舉升銷545。馬達於處理位置533及下方的晶圓加載位置之間抬升及降下支撐底座530。
遠端電漿系統510可裝設在CVD腔室500的腔室蓋500b上。在此情況中，期望遠端電漿系統510是一緊密、獨用的單元，其便於裝設在腔室蓋500b上，且易於在現存腔室上翻新，而無需耗費成本且耗時修改。一種適合的單元是ASTRON®生成器，其可購自美國麻州Woburn的Applied Science and Technology公司。ASTRON®生成器利用低場環狀電漿以解離製程氣體。在一個範例中，電漿解離包括含有氟的氣體(諸如NF3 )以及載氣(諸如氬氣)，而生成游離的氟，其用於清潔CVD腔室500中的膜沉積物。
基材處理系統是由系統控制器控制。在一示範性實施例中，系統控制器包括儲存媒體與處理器(例如通用的微處理器或專用IC)。該處理器可為處理器核心，其存在於單片積體電路上、分隔但仍位在單板電腦(SBC)或位在個別印刷電路卡上(可能位在基材處理系統附近的不同位置)。處理器與另一者通訊，且與類比及數位輸入/ 輸出板、界面板及步進馬達控制器板(使用標準通訊方案)通訊。
系統控制器控制所有CVD機器的活動。系統控制器執行系統控制軟體，該軟體以電腦程式之形式儲存在電腦可讀媒體上，該等媒體較佳為硬碟，但亦可使用其他種類的記憶體。電腦程式包括指令集，其指示時間、氣體混合、腔室壓力、腔室與基材溫度、RF功率層級、支撐底座位置及其他特殊製程參數。
可使用由系統控制器執行的電腦程式實施用於在基材上沉積可變式摻雜的膜堆疊的製程。電腦程式編碼可以習知電腦可讀的程式語言撰寫，例如68000組語、C、C++、Pascal、Fortran或其他者。使用習知的文件編輯器將適合的程式編碼編入單一檔案或多重檔案，並且儲存或包含於電腦可使用媒體(如電腦的記憶體系統)中。倘若編入的編碼內文是高階語言，則編譯編碼，而所得的編譯編碼隨後與預先編譯的Microsoft Windows®函式庫常式之目的碼連結。為了執行該連結、編譯的目的碼，系統使用者援用該目的碼，使電腦系統載入記憶體中的編碼。CPU隨後讀取並且執行該編碼，以操作程式中辨識的任務。
使用者與控制器之間的介面可透過平板接觸感應顯示器。在較佳實施例中，使用兩個顯示器，一個安裝在清潔室壁以供操作者使用，另一個在壁後以供維修技術人員使用。兩個顯示器可同時顯示相同資訊，該實例中，一次僅有一個接受輸入。為了選擇特殊的螢幕或功能，操作者接觸顯示器螢幕上的指定的區域。接觸區域改變其強調色彩，或呈現新的選單或螢幕，以確認操作者和接觸感應顯示器之間的溝通。不使用接觸感應顯示器，或者是除了接觸感應顯示器之外，可使用其他裝置，例如鍵盤、滑鼠或其他指示或溝通元件，以讓使用者與系統控制器溝通。
在此所使用的「基材」可為具有(或不具有)形成於其上的膜層之支撐基材。該支撐基材可為有各種摻雜濃度及摻雜輪廓的絕緣體或半導體，可例如為用在積體電路製造上的類型的半導體基材。「矽鍺」、「矽」、或「鍺」之層可包括其他元素組份(諸如氮、氫及碳等)的次要濃度。處於「激發態」的氣體是敘述氣體其中至少有一些氣體分子處於振動型式的激發、解離及/或離子化的狀態。氣體可為兩種以上氣體的結合。全文中所用之圓柱一詞毫無暗指意味地是所形成的幾何形狀為圓形。由表面上方所視，圓柱可顯現圓形、卵形、多邊形、矩形或各種其他形狀。「前驅物」一詞用於指任何參與反應以從表面移除材料或沉積材料於表面上的製程氣體。
透過上述數個實施例的說明，該領域技術人士應知多種修飾例、替代架構與等效例皆不脫本發明之精神。此外，說明書中不對多種習知處理與元件做說明，以避免不必要地混淆了本發明。故，上述說明不應被視為對本發明範疇之限制。
當提供數值範圍時，除非文字中另外清楚指明，應知亦同時揭露介於該範圍的上下限值之間各個區間值至下限值單位的十分之一。亦涵蓋了所陳述數值或陳述範圍中之區間值以及與陳述範圍中任何另一陳述數值或區間值之間的每個較小範圍。這些較小範圍的上限值與下限值可獨立包含或排除於該範圍中，且各範圍(不管是包含其中一個、包含兩個或不含其上限值與下限值)皆涵蓋於本發明內所陳述之範圍中，除非有特別排除之限制。當所陳述之範圍包括極限值的其中一者或兩者，其也涵蓋該些排除其中一者或兩者所含極限值的範圍。
說明書與如附申請專利範圍中所使用之單數形式「一」與「該」等用語也包括複數形式，除非文字中另外清楚指明。因此，舉例而言，「一種製程」所指的包括複數個這類製程，而「該前驅物」所指的包括一或多種前驅物以及該領域技術人士所熟知的其等效例。
同時，說明書與下述申請專利範圍中「包括」、「包含」、「含有」、「含」以及「具有」等用語是指存在所陳述之特徵、組件、構件或步驟，但其並不排除存在或增加一或多種其他特徵、物體、構件、步驟、動作或群組。
100．．．方法
102-108．．．操作
200．．．方法
202-212．．．操作
305．．．n型材料
310．．．本質型部份
315．．．p型部份
400．．．系統
402．．．FOUP
404、410．．．機械手臂
406．．．低壓固持區域
408a-f．．．處理腔室
500．．．PECVD腔室
500a．．．腔室主體
500b．．．腔室蓋
505．．．氣體供應系統
506．．．閥
510．．．遠端電漿系統
515．．．上腔室區域
520．．．基材處理區域
523．．．阻擋板組件
524．．．穿孔圓形氣體分配面板
525．．．基材
530．．．基材支撐底座
533．．．上部處理位置
540．．．RF功率供應器
545．．．舉升銷
550．．．插入/移出開口
透過參考本說明書的其餘部份以及圖式，可進一步瞭解本發明之本質與優點，其中類似的元件符號用於各圖式中以指類似的部件。在一些例子中，次符號與元件符號相關聯並且跟隨破折號，以標注多個類似部件中的一個。當提及一參考元件符號而未專指一既存次符號時，其欲指所有多個類似的部件。
第1圖是一流程圖，其說明根據本發明之實施例的製做p-i-n二極體堆疊的選擇的步驟。
第2圖是另一流程圖，其說明根據本發明之實施例的用於形成p-i-n二極體類的記憶體元件的選擇的步驟。
第3圖是根據本發明之實施例的圓柱狀p-i-n二極體的透視圖。
第4圖顯示根據本發明實施例的基材處理系統。
第5圖顯示根據本發明實施例的基材處理腔室。
100．．．方法
102-108．．．操作

Claims (18)

  1. 一種在一基材處理腔室中的一基材處理區域內的一基材上形成一高電流密度垂直p-i-n二極體的方法，該方法包含以下步驟：將該基材傳送進入該基材處理區域；流入具有一四族流率的一含四族元素之前驅物，同時亦將具有一氫氣流率的一氫氣流進該基材處理區域中，以形成一多晶形之半導體膜於該基材上；形成一RF電漿於該基材處理區域中；在形成期間摻雜該半導體膜，以形成一垂直p-i-n膜堆疊，其依序透過以下步驟：(1)在一第一摻雜層形成期間，以一第一摻質流率供應一含第一摻質之前驅物，(2)在一本質型層形成期間，基本上不供應含摻質之前驅物的流率，(3)在一第二摻雜層形成期間，以一第二摻質流率供應一含第二摻質之前驅物，其中該第一摻雜層、該本質型層及該第二摻雜層的形成是發生在相鄰層的形成之間不暴露該基材至大氣的情況下，從而界面附近的氧氣的併入減少，且電子遷移率改善，並且其中該第一摻雜層及該第二 摻雜層之一者是一n型層，而另一者是一p型層；以及將該基材移出該基材處理區域。
  2. 如請求項1所述之方法，其中該含第一摻質前驅物包含選自BH3 、B2 H6 、更高級的硼烷、鹵素取代的硼烷、TEB、TMB、TEG及TMG構成之群組的一前驅物；以及該含第二摻質前驅物包含選自PH3 、鹵素取代的膦、AsH3 、鹵素取代的胂、SbH3 、鹵素取代的氫化銻、TESb及TMSb構成之群組的一前驅物。
  3. 如請求項1所述之方法，其中該含第二摻質前驅物包含選自BH3 、B2 H6 、更高級的硼烷、鹵素取代的硼烷、TEB、TMB、TEG及TMG構成之群組的一前驅物；以及該含第一摻質前驅物包含選自PH3 、鹵素取代的膦、AsH3 、鹵素取代的胂、SbH3 、鹵素取代的氫化銻、TESb及TMSb構成之群組的一前驅物。
  4. 如請求項1所述之方法，其中該第一摻雜層、該本質型層以及該第二摻雜層基本上由矽及鍺構成。
  5. 如請求項4所述之方法，其中該第一摻雜層、該本質型層以及該第二摻雜層基本上由鍺構成。
  6. 如請求項1所述之方法，其中該p-i-n二極體的遷移率大於或大約20cm2 /V-sec、50cm2 /V-sec、100cm2 /V-sec或200cm2 /V-sec之一者。
  7. 如請求項1所述之方法，其進一步包含圖案化該第一摻雜層、該本質型層與該第二摻雜層之操作，以形成具有一圓柱寬度的一圓柱狀p-i-n結構。
  8. 如請求項7所述之方法，其中該圓柱寬度少於或大約30nm。
  9. 如請求項8所述之方法，其中該圓柱狀p-i-n結構能容忍1μAmp的電流。
  10. 如請求項1所述之方法，其中該第一摻雜層是n型，而該第二摻雜層是p型。
  11. 如請求項1所述之方法，其中該第一摻雜層是p型，而該第二摻雜層是n型。
  12. 如請求項1所述之方法，其中該n型層包含一摻質，該摻質選自由磷(P)、砷(As)及銻(Sb)構成之群組。
  13. 如請求項1所述之方法，其中該p型層包含一摻質，該摻質選自由硼(B)及鎵(Ga)構成之群組。
  14. 如請求項1所述之方法，其中供應實質上無流率的含摻質前驅物之操作造成該本質型層具有低於或大約為1016 /cm3 、1017 /cm3 、或1018 /cm3 之一者的一摻質密度。
  15. 如請求項1所述之方法，其中該含四族元素前驅物包含選自由GeH4 、Ge2 H6 、更高級的鍺烷與鹵素取代的鍺烷所構成之群組的一前驅物。
  16. 如請求項1所述之方法，其中該含四族元素前驅物包含選自由SiH4 、Si2 H6 、更高級的矽烷與鹵素取代的矽烷所構成之群組的一前驅物。
  17. 如請求項1所述之方法，其進一步包含在該p-i-n二極體形成期間以一氦氣流率流入氦氣之操作。
  18. 如請求項1所述之方法，其中該含四族元素前驅物的流動在該第一摻雜層與該本質型層之間、或該本質型層與該第二摻雜層之間中斷，但不破該真空，如此該基材不會暴露至該大氣。
TW099141261A 2009-12-03 2010-11-29 高遷移率單塊ｐ-ｉ-ｎ二極體 TWI508181B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26626409P 2009-12-03 2009-12-03
US12/824,032 US8298887B2 (en) 2009-12-03 2010-06-25 High mobility monolithic p-i-n diodes

Publications (2)

Publication Number Publication Date
TW201125041A TW201125041A (en) 2011-07-16
TWI508181B true TWI508181B (zh) 2015-11-11

Family

ID=44082452

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099141261A TWI508181B (zh) 2009-12-03 2010-11-29 高遷移率單塊ｐ-ｉ-ｎ二極體

Country Status (6)

Country Link
US (1) US8298887B2 (zh)
JP (1) JP2013513238A (zh)
KR (1) KR20120106970A (zh)
CN (1) CN102640295A (zh)
TW (1) TWI508181B (zh)
WO (1) WO2011068711A2 (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
KR101883236B1 (ko) 2010-06-11 2018-08-01 크로스바, 인크. 메모리 디바이스를 위한 필러 구조 및 방법
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8883589B2 (en) * 2010-09-28 2014-11-11 Sandisk 3D Llc Counter doping compensation methods to improve diode performance
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US20130224937A1 (en) * 2010-11-16 2013-08-29 Sharp Kabushiki Kaisha Method for manufacturing semiconductor device
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
EP2735028A4 (en) * 2011-07-22 2015-05-06 Crossbar Inc SEED LAYER FOR A P + SILICON GERMANIUM MATERIAL FOR A NON-VOLATILE MEMORY AND METHOD
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8710481B2 (en) * 2012-01-23 2014-04-29 Sandisk 3D Llc Non-volatile memory cell containing a nano-rail electrode
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US9093635B2 (en) 2013-03-14 2015-07-28 Crossbar, Inc. Controlling on-state current for two-terminal memory
US9484199B2 (en) * 2013-09-06 2016-11-01 Applied Materials, Inc. PECVD microcrystalline silicon germanium (SiGe)
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
WO2018017216A1 (en) * 2016-07-18 2018-01-25 Applied Materials, Inc. A method and material for cmos contact and barrier layer
US12074196B2 (en) * 2021-07-08 2024-08-27 Applied Materials, Inc. Gradient doping epitaxy in superjunction to improve breakdown voltage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5720826A (en) * 1995-05-30 1998-02-24 Canon Kabushiki Kaisha Photovoltaic element and fabrication process thereof
US20020022349A1 (en) * 2000-05-23 2002-02-21 Shuichiro Sugiyama Semiconductor thin-film formation process, and amorphous silicon solar-cell device
US6351023B1 (en) * 1998-02-18 2002-02-26 International Business Machines Corporation Semiconductor device having ultra-sharp P-N junction and method of manufacturing the same
US20070243338A1 (en) * 2006-04-14 2007-10-18 Aslami Mohd A Plasma deposition apparatus and method for making solar cells

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH084071B2 (ja) * 1985-12-28 1996-01-17 キヤノン株式会社 堆積膜形成法
US5298455A (en) 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
AU9649498A (en) * 1997-11-10 1999-05-31 Kaneka Corporation Method of producing silicon thin-film photoelectric transducer and plasma cvd apparatus used for the method
JP4358343B2 (ja) * 1999-02-26 2009-11-04 株式会社カネカ シリコン系薄膜光電変換装置の製造方法
DE10252878A1 (de) 2002-11-12 2004-06-03 X-Fab Semiconductor Foundries Ag In BiCMOS-Technologie monolithisch integrierte verbesserte vertikale pin-Fotodiode
US7285464B2 (en) 2002-12-19 2007-10-23 Sandisk 3D Llc Nonvolatile memory cell comprising a reduced height vertical diode
EP1697993A2 (en) 2003-12-15 2006-09-06 Koninklijke Philips Electronics N.V. Active matrix pixel device with photo sensor
US7405465B2 (en) * 2004-09-29 2008-07-29 Sandisk 3D Llc Deposited semiconductor structure to minimize n-type dopant diffusion and method of making
US20070102724A1 (en) 2005-11-10 2007-05-10 Matrix Semiconductor, Inc. Vertical diode doped with antimony to avoid or limit dopant diffusion
US7615502B2 (en) 2005-12-16 2009-11-10 Sandisk 3D Llc Laser anneal of vertically oriented semiconductor structures while maintaining a dopant profile
US7586773B2 (en) * 2007-03-27 2009-09-08 Sandisk 3D Llc Large array of upward pointing p-i-n diodes having large and uniform current
JP2009267261A (ja) * 2008-04-28 2009-11-12 Ebatekku:Kk 薄膜製造装置、薄膜製造方法、薄膜太陽電池製造装置及び薄膜太陽電池製造方法
US7941004B2 (en) * 2008-04-30 2011-05-10 Nec Laboratories America, Inc. Super resolution using gaussian regression

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5720826A (en) * 1995-05-30 1998-02-24 Canon Kabushiki Kaisha Photovoltaic element and fabrication process thereof
US6351023B1 (en) * 1998-02-18 2002-02-26 International Business Machines Corporation Semiconductor device having ultra-sharp P-N junction and method of manufacturing the same
US20020022349A1 (en) * 2000-05-23 2002-02-21 Shuichiro Sugiyama Semiconductor thin-film formation process, and amorphous silicon solar-cell device
US20070243338A1 (en) * 2006-04-14 2007-10-18 Aslami Mohd A Plasma deposition apparatus and method for making solar cells

Also Published As

Publication number Publication date
WO2011068711A2 (en) 2011-06-09
JP2013513238A (ja) 2013-04-18
WO2011068711A3 (en) 2011-11-24
KR20120106970A (ko) 2012-09-27
US8298887B2 (en) 2012-10-30
US20110136327A1 (en) 2011-06-09
CN102640295A (zh) 2012-08-15
TW201125041A (en) 2011-07-16

Similar Documents

Publication Publication Date Title
TWI508181B (zh) 高遷移率單塊ｐ-ｉ-ｎ二極體
KR102510157B1 (ko) 반도체 패터닝 애플리케이션들을 위한 도핑된 ald 막들
US12297559B2 (en) Method and apparatus for low temperature selective epitaxy in a deep trench
US20240301584A1 (en) Method and apparatus for precleaning a substrate surface prior to epitaxial growth
KR102330184B1 (ko) 평탄한 실리콘막들의 ｐｅｃｖｄ 성막
US10074543B2 (en) High dry etch rate materials for semiconductor patterning applications
US8435902B2 (en) Invertable pattern loading with dry etch
CN112640041A (zh) 从室清除SnO2膜的方法
KR101976559B1 (ko) 핫 와이어 화학 기상 증착(ｈｗｃｖｄ) 챔버를 이용하여 기판의 표면을 세정하기 위한 방법들
KR102357328B1 (ko) 도핑된 ⅳ족 재료들을 성장시키는 방법
JP2025533523A (ja) 半導体積層およびそのプロセス
JP2004537855A (ja) 薄いエピタキシャル半導体層の製造方法および装置
WO2025221932A1 (en) Remote plasma-based deposition