TWI506635B - 偏壓提供電路、記憶區段控制器與記憶體電路 - Google Patents

Description

偏壓提供電路、記憶區段控制器與記憶體電路

本發明是有關於一種偏壓提供電路、與記憶區段控制器與記憶體電路，且特別是有關於一種透過字元線驅動電壓存取記憶體的偏壓提供電路、記憶區段控制器與記憶體電路。

記憶體電路的控制信號根據工作電壓Vdd(例如：1.8伏特或是3伏特)而操作。但是，若記憶體陣列處於讀取、程式化、抹除等操作模式時，則須另外使用操作電壓Vpp(例如：5伏特或是10伏特等)。

雖然，對不同類型的記憶體而言，控制方式也會有些差異。然而，就位址解碼與因應操作模式而選用不同操作電壓Vpp的考量則大致相似。為便於說明，以下的舉例係以反或閘快閃記憶體(NOR flash)為主。

請參照第1圖，其繪示記憶體電路的基本架構示意圖。一般說來，要存取記憶體電路時，需要考慮兩個控制面向，其一是選取正確的記憶體位址；其二則須針對所選定的記憶體位址，因應操作模式的類型，提供適當的操作電壓Vpp。

首先，就記憶體的定址而言，記憶體電路會先透過位址緩衝電路14接收所要存取的記憶體位址。之後，再透 過列解碼電路，row decoder15與行解碼電路(column decoder)16的解碼，將二進位的位址解碼成在記憶體陣列17的位址。

一般說來，記憶體陣列17可區分為多個記憶區段(sector)。其中，每一個記憶區段各自包含多條字元線(wordline driver，簡稱為WL)，每一條字元線再用於驅動相對應的子記憶體陣列。

另一方面，就操作電壓Vpp的提供而言，全域偏壓電路(Global Wordline Bias，簡稱為GWLBS)13會根據模式設定電路11的控制，將高壓產生器12提供的高電壓，轉換為操作電壓Vpp。

為了使記憶體電路進行正確的操作，字元線必須藉由對操作電壓Vpp的控制，才能對應於記憶體位址的操作模式而產生字元線驅動電壓。如此，方能讓被選用的記憶體位址確實進行讀取或寫入、抹除等操作。

因此，高壓產生器12、全域偏壓電路13與記憶體陣列17之間，是否能在正確的時點切換操作電壓Vpp，便成為設計記憶體電路時相當重要的一環。

隨著記憶體容量與應用的差異，記憶體電路所包含的記憶區段與字元線的數量也不相同。為便於說明，以下假設記憶體陣列包含64個記憶區段，其中每個記憶區段包含由4條字元線驅動的4個子記憶體陣列。

在對記憶胞(memory cell)進行存取時，記憶體電路首先會選擇記憶區段。其後，再進一步就選定的記憶區段內，選擇其中一條字元線。字元線在接收字元線驅動電壓 後，將搭配位元線而對記憶胞進行控制。其中，字元線驅動電壓的位準會根據記憶胞的操作模式而改變。

請參見第2圖，其係習用技術的記憶體電路，透過全域偏壓電路與第零記憶區段控制器，存取第零記憶區段之示意圖。

此處假設要存取的記憶體位址位於第零記憶區段(SEC0)29，且第零記憶區段29區分為四個子記憶體陣列(未繪式)。這四個子記憶體陣列分別由第零字元線WL0、第一字元線WL1、第二字元線WL2、第三字元線WL3驅動。

由圖式中可以看出，由高壓產生器12輸出的低位準操作電壓AVXRD與高位準操作電壓AVXHV，會分別傳送至全域偏壓電路21與第零記憶區段控制器20。

全域偏壓電路21會根據低位準操作電壓AVXRD與高位準操作電壓AVXHV，進一步產生讀取操作偏壓WLBSRD與高壓選取偏壓WLBS。其後，再將讀取操作偏壓WLBSRD與高壓選取偏壓WLBS電壓傳送至第零記憶區段控制器20。

第零記憶區段控制器20包含：偏壓提供電路(BIASDEC)25、操作電壓選擇電路(AVXP)23、字元線選擇電路(WLDEC)27以及四條字元線28。

其中，操作電壓選擇電路23用於接收低位準操作電壓AVXRD與高位準操作電壓AVXHV，並選擇其中的者作為提供給字元線選擇電路27的操作電壓Vpp。

此外，偏壓提供電路25會根據讀取操作偏壓WLBSRD與高壓選取偏壓WLBS電壓，產生字元線偏壓Vbias給字元線選擇電路27。

因此，字元線選擇電路27分別自偏壓提供電路25接收字元線偏壓Vbias，以及自操作電壓選擇電路接收操作電壓Vpp。之後，字元線選擇電路27再進一步產生字元線驅動電壓給被選定的字元線28。

請參照第3圖，其繪示習用技術的字元線選擇電路之示意圖。

當字元線選擇電路27所對應之第零記憶區段29內，並無任何被選取的記憶體位址時，代表第零記憶區段29處於待機模式。因此，提供給NMOS電晶體MB0的第零記憶區段選擇信號PreB0，以及提供給NMOS電晶體MB1的第一記憶區段選擇信號PreB1均為0V。此時，NMOS電晶體MB0、MB1均呈現斷路狀態，第3圖的字元線選擇電路27並不會運作。

當第零記憶區段29被選取時，提供給NMOS電晶體MB0的第零記憶區段選擇信號PreB0，以及提供給NMOS電晶體MB1的第一記憶區段選擇信號PreB1均為1.8V。此時，NMOS電晶體MB0與NMOS電晶體MB1均被導通。連帶的，第零區段選取節點Ssec0的電壓也因為NMOS電晶體MB0、MB1與接地電壓(Gnd=0V)導通的緣故，而為0伏特。

如前所述，於第零記憶區段29被選取後，需進一步透過字元線驅動第零記憶區段29內的子記憶體陣列。因此，需要再透過第零字元選擇信號PreA0選擇第零字元線WL0、第一字元選擇信號PreA1選擇第一字元線WL1、第二字元選擇信號PreA2選擇第二字元線WL2、第三字元選擇信號PreA3選擇第三字元線WL3。至於未被選取的子記憶 體陣列，則仍維持在待機模式。

當選定要透過第零字元線WL0控制第零子記憶體陣列時，僅有第零字元選擇信號PreA0為1.8伏特，其餘的字元選擇信號(PreA1、PreA2、PreA3)均為0伏特。此時，NMOS電晶體MA0導通。另一方面，NMOS電晶體MA1、MA2、MA3均關閉。

請參照第4圖，其繪示字元線選擇電路透過第零字元選擇信號，選擇提供字元線驅動電壓予第零字元線之示意圖。此處以虛線繪式未被導通的電晶體。

承上，透過NMOS電晶體MA0的導通，NMOS電晶體MB0與MB1將對第零字元線反向輸入節點Sw10，提供朝接地電壓Gnd下降的拉力。

首先假設要對第零子記憶體陣列進行讀取操作。此時，由操作電壓選擇電路23提供的操作電壓Vpp=5V、由偏壓提供電路25提供的字元線偏壓Vbias為1.8V。

在此同時，PMOS電晶體MPU也因為閘極電連接於字元線偏壓Vbias而為1.8V、源極電連接於操作電壓Vpp而為5V的緣故導通。因此，PMOS電晶體MPU將對第零字元線反向輸入節點Sw10，提供朝操作電壓Vpp(5V)上升的拉力。

換言之，第零字元線反向輸入節點Sw10的電壓，同時受到NMOS電晶體MB0、MB1將其下拉至接地電壓Gnd，以及PMOS電晶體MPU將其上拉至5V的影響。

然而，PMOS電晶體MPU的空乏區比較寬，通道的厚度也較薄。因此，PMOS電晶體MPU所提供之往上拉提的力 量相對較弱。相較之下，由NMOS電晶體MB0與MB1所提供的下拉力道相對較強。因此，透過電晶體之間的分壓，產生於第零字元線反向輸入節點Sw10的電壓大約為100mV。

由於第零字元線反向輸入節點Sw10的電壓為100mV，連帶的，PMOS電晶體P1導通、NMOS電晶體N1關閉。此時，提供給第零字元線WL0的字元線驅動電壓相當於操作電壓Vpp的電壓(5V)。

其次假設要對第零子記憶體陣列進行程式化操作。

若第零子記憶體陣列要被寫入資料時，代表操作電壓Vpp為10V。此時，電晶體MPU的閘極電壓(相當於字元線偏壓Vbias)也需要跟著操作電壓Vpp改變，才能適當的控制PMOS電晶體MPU的導通狀態。

否則，若字元線偏壓Vbias仍然維持在1.8V時，PMOS電晶體MPU很可能因為閘極與汲極的電壓差過大而受損壞。此處假設，若字元線要執行程式化時，相對應的字元線偏壓Vbias為6.8V。

同樣的，字元線反向輸入電壓將同時受到NMOS電晶體MB0、MB1將其下拉至接地電壓Gnd，以及PMOS電晶體MPU將其上拉至10V的影響。因此，透過電晶體之間的分壓關係，第零字元線反向輸入節點Sw10的電壓大約為5.1V。

由於第零字元線反向輸入節點Sw10的電壓大約為5.1V，連帶的，PMOS電晶體P1導通、NMOS電晶體N1關閉。此時，提供給第零字元線WL0的字元線驅動電壓相當 於操作電壓Vpp的電壓(10V)。

另一方面，假設選用的是其他的字元線(WL1~wL3)時，代表第零字元選擇信號PreA0的電壓為0V。此時，NMOS電晶體MA0因為閘極為0V的緣故而關閉。

在此同時，PMOS電晶體MPU仍因為閘極的字元線偏壓Vbias為1.8V、源極為5V的緣故而導通。此時因為NMOS電晶體MB0、MB1為斷路，僅有PMOS電晶體MPU的導通會對第零字元線反向輸入節點Sw10的電壓產生影響。因此，對第零字元線反向輸入節點Sw10的電壓為5V。

由於對第零字元線反向輸入節點Sw10的電壓為5V，連帶的，PMOS電晶體P1關閉、NMOS電晶體則導通。由於NMOS電晶體P1導通，字元線選擇電路27提供給第零字元線WL0的字元線驅動電壓相當於接地電壓(Gnd=0V)。

根據前述說明可以得知，除了操作電壓Vpp的位準會根據要進行的操作模式而改變外，字元線偏壓Vbias的位準也需要根據操作模式改變。如此，字元線選擇電路27才能對應產生字元線驅動電壓至選定的字元線。

根據前述第2圖的說明可以得知，偏壓提供電路25所提供的字元線偏壓Vbias，其實是根據全域偏壓電路21提供讀取操作偏壓WLBSRD與高壓選取偏壓WLBS而產生的。

也就是說，如果要因應操作模式的改變，提供相對應的字元線驅動電壓給字元線時，還需要對讀取操作偏壓WLBSRD與高壓選取偏壓WLBS的產生進行控制。

然而，讀取操作偏壓WLBSRD與高壓選取偏壓WLBS的 產生又是根據讀取操作偏壓WLBSRD與高壓選取偏壓WLBS產生的。因此，全域偏壓電路21對低位準操作電壓AVXRD與高位準操作電壓AVXHV，提供適當的控制信號，方能提供適當的字元線偏壓Vbias給字元線選擇電路27。

請參見第5圖，其係進一步說明習用技術的記憶區段控制器之示意圖。

此圖式的左側說明全域偏壓電路51如何根據高位準操作電壓AVXHV與低位準操作電壓AVXRD，產生讀取操作偏壓WLBSRD與高壓選取偏壓WLBS。需注意的是，這裡雖然僅繪式第零記憶區段控制器50，但是全域偏壓電路51同樣必須提供多組讀取操作偏壓WLBSRD與高壓選取偏壓WLBS給每一個記憶區段控制器。

此圖式的右側則以第零記憶區段控制器50為例，說明操作電壓選擇電路53如何提供操作電壓Vpp給字元線選擇電路57；以及，偏壓提供電路55如何提供字元線偏壓Vbias給字元線選擇電路57。

首先說明第5圖左側的全域偏壓電路51。

全域偏壓電路51包含：偏壓產生器511、高壓模式電流路徑、低壓模式電流路徑、驅動電流路徑與多工器512。其中，偏壓產生器511輸出偏壓信號NBIAS，將偏壓信號NBIAS提供給高壓模式電流路徑與低壓模式電流路徑。

多工器512根據高壓模式電流路徑輸出的高壓操作偏壓WLBSHV與驅動電流路徑而輸出高壓選取偏壓WLBS。全域偏壓電路51再將低壓模式電流路徑產生的讀取操作 偏壓WLBSRD，以及將多工器512輸出的高壓選取偏壓WLBS輸出至偏壓提供電路55。

高壓模式電流路徑包含PMOS電晶體P1、P2，以及，NMOS電晶體N1。其中，PMOS電晶體P1的源極電連接於高位準操作電壓AVXHV；PMOS電晶體P1的汲極與PMOS電晶體P2的源極電連接；PMOS電晶體P2的閘極與汲極，以及NMOS電晶體N1的汲極電連接；NMOS電晶體N1的源極電連接於接地電壓Gnd；以及，NMOS電晶體N1的閘極用於接收偏壓產生器511提供的偏壓信號NBIAS。此外，PMOS電晶體P2的閘極用於輸出高壓操作偏壓WLBSHV至多工器512。

低壓模式電流路徑包含PMOS電晶體P3、P4，以及NMOS電晶體N2、N3。其中，PMOS電晶體P3的源極電連接於低位準操作電壓AVXRD；PMOS電晶體P3的閘極、汲極，以及NMOS電晶體N2的閘極、汲極電連接在一起；PMOS電晶體P4的源極電連接於NMOS電晶體N2的源極；PMOS電晶體P4的閘極電連接於汲極，以及NMOS電晶體N3的汲極；以及，NMOS電晶體N3的閘極電連接於偏壓產生器511、源極電連接於接地電壓Gnd。此外，PMOS電晶體P4與NMOS電晶體N2彼此電連接的節點，用於輸出讀取操作偏壓WLBSRD至偏壓提供電路55。

驅動電流路徑包含PMOS電晶體P5，以及NMOS電晶體N4、N5。其中，NMOS電晶體N4的汲極電連接於低位準操作電壓AVXRD；NMOS電晶體N4的閘極電連接於低壓模式電流路徑的PMOS電晶體P3的汲極；NMOS電晶體N4的 汲極電連接於PMOS電晶體P5的源極；PMOS電晶體P5的閘極電連接於低壓模式電流路徑的PMOS電晶體P4的汲極；PMOS電晶體P5的汲極電連接於NMOS電晶體N5的汲極；以及，NMOS電晶體N5的源極電連接於接地電壓Gnd。其中，NMOS電晶體N4與PMOS電晶體P5彼此電連接的節點，用於輸出至多工器512。

由第5圖可以看出，流經低壓模式電流路徑的電流Istd會受到低位準操作電壓AVXRD的位準所影響；以及，流經高壓模式電流路徑的電流Iop會受到高位準操作電壓AVXHV的位準所影響。

一般而言，低位準操作電壓AVXRD的電壓變化較小，但是高位準操作電壓AVXHV的變動可能會因為處於抹除模式而降低至3V，或是因為要進行程式化而提升至10V。連帶的，流經低壓模式電流路徑的電流Istd以相對穩定的方式產生，且讀取操作偏壓WLBSRD會持續提供給偏壓提供電路55。

然而，因為流經低壓模式電流路徑的電流Istd相當小(例如：1uA)，因而再透過驅動電流路徑的提供，進一步產生輔助用的推動電流Idr。另一方面，流經高壓模式電流路徑的電流Iop較大(例如：10uA)，產生的高壓操作偏壓WLBSHV的電壓也較大。因此，高壓選取偏壓WLBS主要受到高壓操作偏壓WLBSHV的影響。

當全域偏壓電路51提供讀取操作偏壓WLBSRD與高壓選取偏壓WLBS給偏壓提供電路55時，還必須根據記憶區段內的子記憶體陣列被選用的操作模式，進而動態的切 換實際輸出至偏壓提供電路55的電壓。

接著說明第5圖右側的第零記憶區段控制器50。

首先，操作電壓選擇電路53是一個用於接收低位準操作電壓AVXRD與高位準操作電壓AVXHV的多工器。當記憶區段內的子記憶陣列要被讀取時，操作電壓選擇電路53輸出低位準操作電壓AVXRD作為操作電壓Vpp；或者，當子記憶體陣列要被程式化時，操作電壓選擇電路AVXP輸出高位準操作電壓AVXHV做為操作電壓Vpp。

其次，偏壓提供電路55使用一個多工器，由偏壓提供電路BIASDEC產生的字元線偏壓Vbias會根據操作模式的不同，選擇輸出電壓較低的讀取操作偏壓WLBSRD，或是電壓較高的高壓選取偏壓WLBS做為字元線偏壓Vbias。

關於字元線選擇電路57的操作，請參看第3圖的說明，此處不再贅述。

實際應用時，操作電壓Vpp必須因應記憶體電路的存取操作而以很快的速度變化，而字元線偏壓Vbias也需要能配合此種轉換的速度。然而，由偏壓提供電路55所輸出的字元線偏壓Vbias，還需要先透過全域偏壓電路對高位準操作電壓AVXHV、讀取操作偏壓WLBSRD的轉換，產生讀取操作偏壓WLBSRD、高壓選取偏壓WLBS後，再進一步透過偏壓提供電路55的選取得出。因此，此種產生字元線偏壓Vbias的方式顯得過於迂迴。

根據前述說明可以得知，無論是由操作電壓選擇電路53產生的操作電壓Vpp，或是經由全域偏壓電路51、偏壓提供電路55產生的字元線偏壓Vbias，其信號產生的源頭 均為低位準操作電壓AVXRD與高位準操作電壓AVXHV。

基於PMOS電晶體MPU的導通考量，要進一步提供操作電壓Vpp與字元線偏壓Vbias給字元線選擇電路57使用時，操作電壓Vpp與字元線偏壓Vbias間需要維持一定的電壓差。然而，字元線偏壓Vbias的產生過程又必須取決於全域偏壓電路51內部產生高壓選取偏壓WLBS的切換。

因此，低位準操作電壓AVXRD、高位準操作電壓AVXHV、操作電壓Vpp與字元線偏壓Vbias間，形成了環環相扣的現象。然而，基於以下兩種考量，字元線偏壓Vbias切換速度必須提升。

一種考量是，因應字元線所對應之操作模式的改變而需提供不同的字元線偏壓。在讀取記憶體陣列時，經常以循序的方式讀取。因此，可能在第零字元線WL0讀取完之後，就要接著讀取WL1。此時，第零字元線WL0就要進行取消選取(deselect)的動作。此種取消選取的動作，對於字元線選擇電路57而言，相當於字元線反向輸入電壓需要在很短的時間(us等級)內，由100mV上升至5.1V。

根據前述說明可以得知，字元線反向輸入電壓的產生速度，取決於操作電壓Vpp與字元線偏壓Vbias的變化速度。假設記憶體陣列包含六十四個記憶區段(SEC0~SEC63)，則相對應需要提供六十四個記憶區段控制器。由此可知，當快閃記憶體陣列所包含的記憶區段越多時，全域偏壓電路GWLBS針對不同的區段在不同時點所需的字元線偏壓Vbias控制的考量也越多。因此，對全域偏 壓電路51形成的負荷(loading)也變得更大。

換言之，當記憶區段數量增加時，全域偏壓電路51還必須兼顧在所有的記憶區段內，低位準操作電壓AVXRD、高位準操作電壓AVXHV、操作電壓Vpp與字元線偏壓Vbias間的關係。因此，全域偏壓電路51產生字元線偏壓Vbias的速度，可能跟不上操作電壓Vpp的切換速度。

另一種考量則是，在高記憶體容量的導向下，多層式儲存(multilevel cell，簡稱為MLC)技術也越來越普遍。針對MLC的應用，即使同一個字元線的操作模式並未改變，字元線選擇電路仍然需提供不同的字元線驅動電壓給字元線。如此一來，字元線驅動電壓必需能在更短的時間(ns等級)內產生變化。

例如：同樣處於讀取操作的情況下，提供給第零字元線WL0的字元線驅動電壓必須在很短的時間內，在20ns內先由3V變化成5V，之後再進一步在15ns內由5V上升至7V。也就是說，操作電壓Vpp需要在很短的時間內，數度的上升(stepping)。

綜上所述，隨著需要控制的記憶區段數量增加，以及字元線驅動電壓必須能快速切換得需求，習用技術的全域偏壓電路必須採用相當繁複的邏輯控制(logic control)。此外，針對MLC的應用，字元線驅動電壓必須能快速的切換(fast switching)。此時，透過全域偏壓電路51間接產生字元線偏壓Vbias的做法，便無法符合(catch up)此種要求。

本發明的一方面係為一種偏壓提供電路，電連接於一操作電壓與一接地電壓間，該偏壓提供電路係透過一偏壓輸出節點而輸出一字元線偏壓，該偏壓提供電路係包含：一第一開關，電連接於該操作電壓與該偏壓輸出節點間，其係且維持導通狀態；一第一電流路徑，電連接於該偏壓輸出節點與該接地電壓間，包含：一第二開關，其係根據一第一直流偏壓而導通；以及，一第二電流路徑，電連接於該偏壓輸出節點與該接地電壓間，包含：一第三開關，電連接於該接地電壓，其係根據一第二直流偏壓而導通；以及，一第四開關，電連接於該第三開關與該偏壓輸出節點間，其係根據一記憶區段選擇信號的控制而導通，其中該字元線偏壓的位準係根據該操作電壓的位準與該第二電流路徑的導通狀態而改變。

本發明之另一方面係為一種記憶區段控制器，包含：一操作電壓選擇電路，其係提供一操作電壓；一偏壓提供電路，電連接於該操作電壓選擇電路與一接地電壓間，其係根據該操作電壓而於一偏壓輸出節點輸出一字元線偏壓，該偏壓提供電路係包含：一第一開關，其係電連接於該操作電壓與該偏壓輸出節點間，且該第一開關維持導通狀態；一第一電流路徑，電連接於該偏壓輸出節點與該接地電壓間，其係根據一第一直流偏壓而導通；以及，一第二電流路徑，電連接於該偏壓輸出節點與該接地電壓間，其係根據一記憶區段選擇信號的控制而導通，其中該字元 線偏壓係根據該操作電壓與該第二電流路徑的導通狀態而改變；一字元線選擇電路，電連接於該操作電壓選擇電路與該偏提供電路，其係根據該字元線偏壓與該操作電壓而輸出一字元線驅動電壓；以及，一第一字元線，電連接於該字元線選擇電路，其係接收該字元線驅動電壓。

本發明之再一方面係為一種記憶體電路，包含：一全域偏壓電路，其係提供一第一直流偏壓與一第二直流偏壓；一第一記憶區段，包含複數個子記憶體陣列；以及，一第一記憶區段控制器，電連接於該全域偏壓電路與該第一記憶區段，包含：一操作電壓選擇電路，其係提供一操作電壓；一偏壓提供電路，電連接於該全域偏壓電路、該操作電壓選擇電路與一接地電壓間，包含：一第一開關，電連接於該操作電壓與該偏壓輸出節點間，其係維持導通狀態；一第一電流路徑，電連接於該偏壓輸出節點與該接地電壓間，其係根據該第一直流偏壓而導通；以及，一第二電流路徑，電連接於該偏壓輸出節點與該接地電壓間，其係根據一記憶區段選擇信號的控制而導通，其中該字元線偏壓係根據該操作電壓與該第二電流路徑的導通狀態而改變；一字元線選擇電路，電連接於該操作電壓選擇電路與該偏提供電路，其係根據該字元線偏壓與該操作電壓而輸出一字元線驅動電壓；以及，一第一字元線，電連接於該字元線選擇電路與該等子記憶體陣列中的一第一子記憶體陣列，其係根據該字元線驅動電壓而驅動該第一子記憶體陣列。

為了對本發明之上述及其他方面有更佳的瞭解，下文 特舉實施例，並配合所附圖式，作詳細說明如下：

根據前述說明可以得知，對於記憶區段的數量增加所衍生之操作模式的切換控制，以及MLC應用時的多次電壓切換等需求，由全域偏壓電路GWLBS配合多個記憶區段，提供各個記憶區段內的字元線相對應之字元線驅動電壓的作法顯得過於繁複而不易實現。

為此，本發明提出了一種能大幅減化全域偏壓電路之複雜程度的記憶體電路。簡言之，此種做法是透過記憶區段控制器中的偏壓提供電路，對個別的記憶區段提供專屬化的字元線驅動電壓之切換功能。採用此種做法時，全域偏壓電路不需要動態的切換應輸出讀取操作偏壓WLBSRD或高壓選取偏壓WLBS。

請參見第6圖，其係本發明的記憶區段控制電路搭配全域偏壓電路之示意圖。在此圖式中，全域偏壓電路61用於產生第一直流偏壓NBIAS1與第二直流偏壓NBIAS2信號給每一個記憶區段控制器。其中，每一個記憶區段控制器分別用於控制相對應的一個記憶區段。

例如：此處假設記憶體陣列共包含64個記憶區段。圖式中的第零記憶區段控制器60a用於控制第零記憶區段69a、第六十三記憶區段控制器60b用於控制第六十三記憶區段69b。

每一個記憶區段控制器內部，各自包含操作電壓選擇 電路63a、63b；偏壓提供電路65a、65b；字元線選擇電路67a、67b，以及複數條字元線68a、68b。

在第6圖中，由於全域偏壓電路61輸出至偏壓提供電路65a、65b的第一直流偏壓NBIAS1與第二直流偏壓NBIAS2的電壓均維持不變。與第5圖相較可以明顯看出，全域偏壓電路61所需使用的控制邏輯可大幅簡化。

此外，由高電壓產生器提供的低位準操作電壓AVXRD與高位準操作電壓AVXHV，並不需要傳送至全域偏壓電路61，而僅提供給操作電壓選擇電路63a、63b。

根據本發明的構想，操作電壓選擇電路63a、63b於接收低位準操作電壓AVXRD與高位準操作電壓AVXHV後，輸出操作電壓Vpp至偏壓提供電路65a、65b與字元線選擇電路67a、67b。

透過本發明的偏壓提供電路65a、65b產生的字元線偏壓Vbias，同樣可因應操作電壓Vpp之改變而變化。因此，對字元線選擇電路67而言，其接收的控制信號與電壓仍與習用技術相同。連帶的，字元線選擇電路67a、67b仍可維持對字元線的選取控制方式。關於字元線選擇電路67a、67b與字元線68a、68b之間的選用，以及字元線68a、68b與記憶區段內相對應之子記憶體陣列的控制方式，此處不再詳述。

另一方面，偏壓提供電路65a、65b會根據全域偏壓電路61所提供的第一直流偏壓NBIAS1(例如：0.4V)與第二直流偏壓NBIAS2(例如：0.8V)，以及操作電壓選擇電路63a、63b提供的操作電壓Vpp，產生字元線偏壓Vbias 給字元線選擇電路67a、67b。

關於偏壓提供電路65a、65b如何因應操作電壓Vpp的變化而產生字元線偏壓Vbias的作法，請進一步參看第7A、7B圖的說明。

請參見第7A圖，其係本發明的偏壓提供電路，透過第一電流路徑產生字元線偏壓之示意圖。

本發明的偏壓提供電路65a包含：電連接於偏壓輸出節點Sbias與接地電壓Gnd之間提供的第一電流路徑、第二電流路徑，以及電連接於操作電壓Vpp與偏壓輸出節點Sbias間的第一開關M1。

在偏壓提供電路65a中，第一開關M1為PMOS電晶體，其本體電連接於源極。第一開關之PMOS電晶體的源極電連接於操作電壓Vpp、閘極與汲極均電連接於偏壓輸出節點Sbias。無論記憶區段所處的操作模式為何，第一開關M1均維持導通狀態。

此外，第一電流路徑包含根據第一直流偏壓NBIAS1而導通的第二開關M2。第二電流路徑包含：第二直流偏壓NBIAS2而導通的第三開關M3；以及，根據記憶區段選擇信號SECTOR的控制而導通的第四開關M4。

在第一電流路徑中，第二開關M2為NMOS電晶體，其汲極電連接於偏壓輸出節點Sbias、閘極電連接於第一直流偏壓NBIAS1、源極電連接於接地電壓Gnd。第一直流偏壓NBIAS1較一般電晶體臨界電壓(threshold voltage，通常為0.7V)略低。例如：大約0.3V或0.4V。

由於代表第二開關M2的NMOS電晶體的閘極僅有相對 微弱的偏壓，使得代表第二開關M2的NMOS電晶體導通的電流相對較小(例如：10nA)。由於第一直流偏壓NBIAS1持續提供的緣故，這個較小的電流也會維持。若記憶區段處於待機模式時，偏壓提供電路65a將如第7A圖所示，透過第一電流路徑而產生字元線偏壓Vbias。

另一方面，若記憶區段處於讀取或可程式化等操作模式時，將如第7B圖所示，透過第二電流路徑而產生字元線偏壓Vbias。需留意的是，無論記憶區段是否處於操作模式，第一電流路徑均因為第二開關M2閘極的第一直流偏壓NBIAS1而維持導通。

請參見第7B圖，其係本發明的偏壓提供電路，透過第二電流路徑產生字元線偏壓之示意圖。

在第二電流路徑中，第三開關M3與第四開關M4均為NMOS電晶體。代表第三開關M3的NMOS電晶體，源極電連接於接地電壓Gnd、閘極電連接於第二直流偏壓NBIAS2。另一方面，代表第四開關M4的NMOS電晶體，其源極電連接於第三開關M3、閘極接收記憶區段選擇信號SECTOR、汲極電連接於偏壓輸出節點Sbias。

當記憶區段處於操作模式時，第一電流路徑與第二電流路徑將同時導通。惟，此時因為第二電流路徑所導通的電流較大，字元線偏壓Vbias受到第二電流路徑的影響也較大。

進一步比較第一電流路徑與第二電流路徑可以發現，無論記憶區段是否處於操作模式，第一電流路徑都會穩定而持續的產生一個微小的電流。因此，第一電流路徑 可視為一個常態存在的電流路徑。

另一方面，當記憶區段選擇信號SECTOR未產生時，相當於記憶區段處於待機模式。此時，第二電流路徑將呈現斷路。由於第二電流路徑會根據記憶區段選擇信號SECTOR而決定是否導通，因此，第二電流路徑可視為一個在非待機模式下才動態存在的電流路徑。

隨著操作模式的不同，操作電壓Vpp也可能不同。例如，當記憶區段處於讀取操作模式時，操作電壓Vpp為5V，此時的字元線偏壓Vbias為1V。或者，當記憶區段處於程式化操作模式時，操作電壓Vpp為10V，此時的字元線偏壓Vbias為6.2V。然而，無論操作模式的類型為何，偏壓提供電路65a均會對應產生第二電流路徑。

根據前述說明可以得知，若記憶區段處於待機模式而未進行存取時，偏壓提供電路BIASDEC僅提供電流較小的第一電流路徑。反之，當記憶區段要進行存取時，偏壓提供電路BIASDEC同時提供電流較大(例如：50uA)的第二電流路徑與電流較小(例如：10nA)的第一電流路徑。

如前所述，記憶區段控制器包含：操作電壓選擇電路、全域偏壓電路而言、偏壓提供電路、字元選擇電路、多條字元線。接著，利用第8、9圖，分別說明本發明的記憶區段控制器，採用前述之偏壓提供電路時，其內部電路分別在待機模式與操作模式時的情形。

請參見第8圖，其係本發明針對個別的記憶區段提供字元線偏壓，於記憶區段控制器處於待機模式之示意圖。此處繪式了其中的第零字元線WL0與第一字元線WL1。

在有些應用中，當記憶體陣列中的每一個記憶區段都為待機模式時，列解碼電路所對應選用的記憶區段仍可能會停留在最後一次輸出的結果。此時，這個最後被使用的記憶區段控制器，仍可能因為接收到記憶區段選擇信號SECTOR而使第二電流路徑導通。

因此，第二電流路徑還可包含：根據字元線致能信號(WLEN)而導通的第五開關。其中，第五開關M5使用NMOS電晶體，汲極電連接於偏壓輸出節點Sbias、源極電連接於第四開關、閘極根據字元線致能信號WLEN的控制而導通。

其中，字元線致能信號(WLEN)的用途是，當記憶體陣列全部為待機模式時，確保不會有任何的記憶區段被選擇。當然，若提供給區段控制器的記憶區段選擇信號SECTOR信號已然考量每一個記憶區段的操作與待機模式均不會產生誤動作時，則第五開關M5並非必需。

對操作電壓選擇電路63而言，此時輸出的操作電壓Vpp為5V。對全域偏壓電路而言61，維持輸出第一直流偏壓NBIAS1與第二直流偏壓NBIAS2。

對偏壓提供電路65而言，當記憶區段處於待機模式(standby mode)時，雖然每一個記憶區段的所有字元線(WL)都被自動關閉(turn off)。因此，字線致能信號為0V(WLEN=0)。此時，第二電流路徑不會導通。因此，偏壓提供電路65僅透過M1與第一電流路徑導通Vpp與接地電壓Gnd。此時，在偏壓輸出節點Sbias產生的字元線偏壓Vbias為1V。

對字元選擇電路67b而言，因為沒有字元線被選取，NMOS電晶體MB0與MB1都不會導通。以及，由第零字元線選擇信號PreA0控制的NMOS電晶體M7、由第一字元線選擇信號PreA1控制的NMOS電晶體M21也都不會導通。

PMOS電晶體M1根據閘極的字元線偏壓Vbias=1V而導通，此時，第零字元線反向輸入節點Sw10的電壓因為PMOS電晶體M1的導通而與操作電壓Vpp相等。對於PMOS電晶體M8與NMOS電晶體M9所組成的反向器而言，輸入端的第零字元線反向輸入節點Sw10的電壓為5V，因而輸出0V的字元線驅動電壓給第零字元線WL0。

同樣的，PMOS電晶體M20根據閘極的字元線偏壓Vbias=1V而導通，此時，第一字元線反向輸入節點Sw11的電壓因為PMOS電晶體M20的導通而與操作電壓Vpp相等。對於PMOS電晶體M22與NMOS電晶體M23所組成的反向器而言，輸入端的第一字元線反向輸入節點Sw11的電壓為5V，因而輸出0V的字元線驅動電壓給第一字元線WL1。

因此，當記憶區段處於待機模式時，字元線選擇電路67a將輸出0V給記憶區段控制器內的所有字元線。連帶的，與記憶區段控制器相對應之記憶區段便不會被存取。即，透過穩定產生的第一電流路徑，產生0V的字元線驅動電壓給所有對應於待機模式的字元線WL。

請參見第9圖，其係本發明的記憶區段控制器，針對個別的記憶區段，提供字元線偏壓進行讀取操作模式之示意圖。

對操作電壓選擇電路63而言，此時輸出的操作電壓Vpp與低位準操作電壓AVXRD相等(Vpp=AVXRD=5V)。全域偏壓電路61仍維持輸出第一直流偏壓NBIAS1與第二直流偏壓NBIAS2。

對偏壓提供電路65而言，當記憶區段處於讀取操作模式時，同時透過第一電流路徑與第二電流路徑導通Vpp與接地電壓Gnd。此時，在偏壓輸出節點Sbias產生的字元線偏壓Vbias約為1V。

對字元選擇電路67b而言，NMOS電晶體MB0與MB1均導通，第零區段選取Ssec0的電壓為0V。此處假設要讀取的記憶體位址位於與第一字元線WL1相對應的子記憶體陣列，因此，第一字元線選擇信號PreA1將導通NMOS電晶體M21。

因此，在操作電壓Vpp與接地電壓Gnd之間，將形成透過PMOS電晶體M20、NMOS電晶體M21、MB0、MB1導通的電流。此時，第一字元線反向輸入節點Sw11的電壓大約為0.1V。

對於PMOS電晶體M22與NMOS電晶體M23所組成的反向器而言，輸入端的第一字元線反向輸入節點Sw11的電壓約為0.1V，因而導通PMOS電晶體M22，並輸出位準為5V的字元線驅動電壓給第一字元線WL1。

請參見第10圖，其係本發明的記憶區段控制器，針對個別的記憶區段，提供字元線偏壓進行程式化操作模式之示意圖。

如果記憶區段內的子記憶體陣列要進行程式化時，第 10圖各個電晶體的導通狀態與第9圖相似，差別在於節點上的電壓位準會產生改變。

此時，由操作電壓選擇電路63a輸出的操作電壓Vpp，相當於高位準操作電壓AVXHV，即，Vpp=AVXHV=10V。同樣的，第一電流路徑與第二電流路徑均導通。連帶的，透過電晶體的分壓，使得偏壓輸出節點Sbias上的字元線偏壓Vbias=6.2V。

在字元線選擇電路67a中，由操作電壓Vpp經由PMOS電晶體M10、NMOS電晶體M11、MB0、MB1導通至接地電壓Gnd，因而使第一字元線反向輸入節點Sw11的電壓小於NMOS電晶體M13的臨界電壓(0.7V)。連帶的，NMOS電晶體M13將關閉，而PMOS電晶體M12導通。此時，第一字元線WL1所接收的字元線驅動電壓為10V。

根據前述說明可以得知，當記憶區段要由第9、10圖的任一種操作模式轉變為第8圖的待機模式時，因為第一電流路徑維持持續導通的狀態，字元線偏壓Vbias可以迅速的由原本透過第二電流路徑提供的電壓為轉變成為透過第一電流路徑產生。因此，如果要進行取消選取時，本發明的偏壓提供電路可以快速的配合操作模式的轉換。

再者，針對MLC的應用而言，本發明的偏壓提供電路是透過操作電壓Vpp直接產生字元線偏壓Vbias。因此，當操作電壓Vpp產生變化的瞬間，字元線偏壓Vbias可以同步的產生變化，毋須透過其他的控制電路才能產生與操作電壓Vpp相對應的字元線偏壓Vbias。

綜上所述，透過記憶區段控制器內的偏壓提供電路， 本發明可因應各個記憶區段的操作，提供與操作電壓同步變化的字元線偏壓。此種做法不但能簡化全域偏壓電路GWLBS的邏輯設計，還能配合字元線偏壓Vbias需要快速切換的需求。

根據前述的實施例也可以看出，無論是待機模式與操作模式的切換、選取與取消選取時的位準變化，或是因應MLC的應用而需快速切換字元線驅動電壓的需求，本發明的記憶區段控制器均能快速的對相對應之記憶區段與子記憶體陣列提供合適的字元線驅動電壓。

附帶一提的是，僅管不同類型的記憶體，在提供字元線驅動時的電壓轉換之控制方式與NOR閘快閃記憶體不完全相同，但是可能都存在類似的問題。即，電壓轉換控制過於繁複，以及轉換速度偏慢的現象。因此，儘管前述的實施例以NOR閘快閃記憶體為例，但是本發明的應用並不以此為限。

綜上所述，雖然本發明已以諸項實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

13、21、51、61‧‧‧全域偏壓電路

11‧‧‧模式設定電路

12‧‧‧高壓產生器

14‧‧‧位址緩衝電路

15‧‧‧列解碼電路

16‧‧‧行解碼電路

17‧‧‧記憶體陣列

20、50、60a‧‧‧第零記憶區段控制器

23、53、63a、63b‧‧‧操作電壓選擇電路

25、55、65a、65b‧‧‧偏壓提供電路

27、57、67a、67b‧‧‧字元線選擇電路

28、68a、68b‧‧‧字元線

29、69a‧‧‧第零記憶區段

PreB0‧‧‧第零記憶區段選擇信號

PreB1‧‧‧第一記憶區段選擇信號

511‧‧‧偏壓產生器

512‧‧‧多工器

69b‧‧‧第六十三記憶區段

60b‧‧‧第六十三記憶區段控制器

WLBSRD‧‧‧讀取操作偏壓

WLBS‧‧‧高壓選取偏壓

WLBSHV‧‧‧高壓操作偏壓

PreA0、PreA1、PreA2、PreA3‧‧‧字元線選擇信號

AVXRD‧‧‧低位準操作電壓

AVXHV‧‧‧高位準操作電壓

69b‧‧‧第二五五記憶區段

NBIAS1‧‧‧第一直流偏壓

NBAIAS2‧‧‧第二直流偏壓

Sbias‧‧‧偏壓輸出節點

Vbias‧‧‧字元線偏壓

SECTOR‧‧‧記憶區段選擇信號

WLEN‧‧‧字元線致能信號

第1圖，其繪示記憶體電路的基本架構示意圖。

第2圖，其係習用技術的記憶體電路，透過全域偏壓 電路與第零記憶區段控制器，存取第零記憶區段之示意圖。

第3圖，其繪示習用技術的字元線選擇電路之示意圖。

第4圖，其繪示字元線選擇電路透過第零字元選擇信號，選擇提供字元線驅動電壓予第零字元線之示意圖。

第5圖，其係進一步說明習用技術的記憶區段控制器之示意圖。

第6圖，其係本發明的記憶區段控制電路搭配全域偏壓電路之示意圖。

第7A圖，其係本發明的偏壓提供電路，透過第一電流路徑產生字元線偏壓之示意圖。

第7B圖，其係本發明的偏壓提供電路，透過第二電流路徑產生字元線偏壓之示意圖。

第8圖，其係本發明針對個別的記憶區段提供字元線偏壓，於記憶區段控制器處於待機模式之示意圖。

第9圖，其係本發明的記憶區段控制器，針對個別的記憶區段，提供字元線偏壓進行讀取操作模式之示意圖。

第10圖，其係本發明的記憶區段控制器，針對個別的記憶區段，提供字元線偏壓進行程式化操作模式之示意圖。

61‧‧‧全域偏壓電路

65a‧‧‧偏壓提供電路

Claims (15)

1. 一種偏壓提供電路，電連接於一操作電壓與一接地電壓間，該偏壓提供電路係透過一偏壓輸出節點而輸出一字元線偏壓，該偏壓提供電路係包含：一第一開關，電連接於該操作電壓與該偏壓輸出節點間，其係且維持導通狀態；一第一電流路徑，電連接於該偏壓輸出節點與該接地電壓間，包含：一第二開關，其係根據一第一直流偏壓而導通；以及，一第二電流路徑，電連接於該偏壓輸出節點與該接地電壓間，包含：一第三開關，電連接於該接地電壓，其係根據一第二直流偏壓而導通；以及，一第四開關，電連接於該第三開關與該偏壓輸出節點間，其係根據一記憶區段選擇信號的控制而導通，其中該字元線偏壓的位準係根據該操作電壓的位準與該第二電流路徑的導通狀態而改變。
2. 如申請專利範圍第1項所述之偏壓提供電路，其中當該第一電流路徑與該第二電流路徑均導通時，流經該第一電流路徑的電流小於流經該第二電流路徑的電流。
3. 如申請專利範圍第1項所述之偏壓提供電路，其中該第一直流偏壓與該第二直流偏壓係由一全域偏壓電路提供，且該第一直流偏壓小於該第二直流偏壓。
4. 如申請專利範圍第1項所述之偏壓提供電路，其中該第二電流路徑更包含：一第五開關，電連接於該偏壓輸出節點與該第四開關間，其係根據一字元線致能信號而導通。
5. 一種記憶區段控制器，包含：一操作電壓選擇電路，其係提供一操作電壓；一偏壓提供電路，電連接於該操作電壓選擇電路與一接地電壓間，其係根據該操作電壓而於一偏壓輸出節點輸出一字元線偏壓，該偏壓提供電路係包含：一第一開關，其係電連接於該操作電壓與該偏壓輸出節點間，且該第一開關維持導通狀態；一第一電流路徑，電連接於該偏壓輸出節點與該接地電壓間，其係根據一第一直流偏壓而導通；以及，一第二電流路徑，電連接於該偏壓輸出節點與該接地電壓間，其係根據一記憶區段選擇信號的控制而導通，其中該字元線偏壓係根據該操作電壓與該第二電流路徑的導通狀態而改變；一字元線選擇電路，電連接於該操作電壓選擇電路與該偏提供電路，其係根據該字元線偏壓與該操作電壓而輸出一字元線驅動電壓；以及，一第一字元線，電連接於該字元線選擇電路，其係接收該字元線驅動電壓。
6. 如申請專利範圍第5項所述之記憶區段控制器，其中該第一電流路徑係包含：一第二開關，根據一第一直流偏壓而導通。
7. 如申請專利範圍第5項所述之記憶區段控制器，其中該第二電流路徑係包含：一第三開關，電連接於該接地電壓，其係根據一第二直流偏壓而導通；以及，一第四開關，電連接於該第三開關與該偏壓輸出節點間，其係根據該記憶區段選擇信號的控制而導通。
8. 如申請專利範圍第7項所述之記憶區段控制器，其中該第二電流路徑更包含：一第五開關，電連接於該偏壓輸出節點與該第四開關間，其係根據一字元線致能信號而導通。
9. 如申請專利範圍第5項所述之記憶區段控制器，其中當該第一電流路徑與該第二電流路徑均導通時，流經該第一電流路徑的電流小於流經該第二電流路徑的電流。
10. 如申請專利範圍第5項所述之記憶區段控制器，其中該第一直流偏壓與該第二直流偏壓係由一全域偏壓電路提供，且該第一直流偏壓小於該第二直流偏壓。
11. 如申請專利範圍第5項所述之記憶區段控制器，其中該操作電壓選擇電路係為一多工器，而該操作電壓係為一低位準操作電壓與一高位準操作電壓之一者。
12. 一種記憶體電路，包含：一全域偏壓電路，其係提供一第一直流偏壓與一第二直流偏壓；一第一記憶區段，包含複數個子記憶體陣列；以及，一第一記憶區段控制器，電連接於該全域偏壓電路與 該第一記憶區段，包含：一操作電壓選擇電路，其係提供一操作電壓；一偏壓提供電路，電連接於該全域偏壓電路、該操作電壓選擇電路與一接地電壓間，其係根據該操作電壓而於一偏壓輸出節點輸出一字元線偏壓，包含：一第一開關，電連接於該操作電壓與該偏壓輸出節點間，其係維持導通狀態；一第一電流路徑，電連接於該偏壓輸出節點與該接地電壓間，其係根據該第一直流偏壓而導通；以及，一第二電流路徑，電連接於該偏壓輸出節點與該接地電壓間，其係根據一記憶區段選擇信號的控制而導通，其中該字元線偏壓係根據該操作電壓與該第二電流路徑的導通狀態而改變；一字元線選擇電路，電連接於該操作電壓選擇電路與該偏提供電路，其係根據該字元線偏壓與該操作電壓而輸出一字元線驅動電壓；以及，一第一字元線，電連接於該字元線選擇電路與該等子記憶體陣列中的一第一子記憶體陣列，其係根據該字元線驅動電壓而驅動該第一子記憶體陣列。
13. 如申請專利範圍第12項所述之記憶體電路，其中該第一電流路徑係包含：一第二開關，根據該第一直流偏壓而導通。
14. 如申請專利範圍第12項所述之記憶體電路，其中該第二電流路徑係包含： 一第三開關，電連接於該接地電壓，根據該第二直流偏壓而導通；以及，一第四開關，電連接於該第三開關與該偏壓輸出節點間，其係根據該記憶區段選擇信號的控制而導通。
15. 如申請專利範圍第14項所述之記憶體電路，其中該第二電流路徑更包含：一第五開關，電連接於該偏壓輸出節點與該第四開關間，其係根據一字元線致能信號而導通。