[go: up one dir, main page]

TWI506699B - 牽涉退火處理之用以結合半導體結構的方法以及使用此等方法形成之經結合半導體結構 - Google Patents

牽涉退火處理之用以結合半導體結構的方法以及使用此等方法形成之經結合半導體結構 Download PDF

Info

Publication number
TWI506699B
TWI506699B TW101111450A TW101111450A TWI506699B TW I506699 B TWI506699 B TW I506699B TW 101111450 A TW101111450 A TW 101111450A TW 101111450 A TW101111450 A TW 101111450A TW I506699 B TWI506699 B TW I506699B
Authority
TW
Taiwan
Prior art keywords
metal
semiconductor structure
annealing
bonding
deposited
Prior art date
Application number
TW101111450A
Other languages
English (en)
Other versions
TW201301398A (zh
Inventor
馬里安 沙達卡
優娜特 拉杜
迪迪爾 蘭德路
利亞 迪休西
Original Assignee
蘇泰克公司
原子能與替代能源委員會
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/076,840 external-priority patent/US8501537B2/en
Priority claimed from FR1153084A external-priority patent/FR2973934B1/fr
Application filed by 蘇泰克公司, 原子能與替代能源委員會 filed Critical 蘇泰克公司
Publication of TW201301398A publication Critical patent/TW201301398A/zh
Application granted granted Critical
Publication of TWI506699B publication Critical patent/TWI506699B/zh

Links

Classifications

    • H10W99/00—
    • H10W20/20—
    • H10W72/019—
    • H10W72/01931—
    • H10W72/01935—
    • H10W72/01938—
    • H10W72/01951—
    • H10W72/921—
    • H10W72/926—
    • H10W72/941—
    • H10W80/102—
    • H10W80/312—
    • H10W80/327—
    • H10W80/333—
    • H10W80/701—
    • H10W80/721—
    • H10W90/792—

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

牽涉退火處理之用以結合半導體結構的方法以及使用此等方法形成之經結合半導體結構 技術領域
本揭露之實施例有關於將半導體結構結合在一起之方法，且有關於使用此等方法形成之經結合半導體結構。
 發明背景
對微電子應用而言，二或多個半導體結構之三維(3D)集成可產生許多優勢。例如，微電子組件之3D集成可產生改進的電氣性能及功耗，同時減少元件佔用空間的面積。參見，例如P.Garrou等人所著之「The Handbook of 3D Integration」，Wiley-VCH(2008)。
半導體結構之3D集成可藉由將一半導體晶片粘附至另外的一或多個半導體晶片(即晶片對晶片(D2D))，將一半導體晶片粘附至一或多個半導體晶圓(即晶片對晶圓(D2W))，以及將一半導體晶圓粘附至另外的一或多個半導體晶圓(即晶圓對晶圓(W2W))，或其組合來進行。
將一半導體結構結合至另一半導體結構時所使用的結合技術可以用不同的方式來歸類，一種歸類方式是是否提供一中間材料層在二半導體結構之間以將它們結合在一起，且第二種歸類方式是結合介面是否允許電子(即電流)通過該介面。所謂的「直接結合法」是一種在二半導體結構之間建立一直接的固體對固體化學結合以將它們結合在一起，毋需在二半導體結構之間使用一中間結合材料來將 它們結合在一起的方法。已開發出直接的金屬對金屬結合法來將第一半導體結構表面的金屬材料結合至第二半導體結構表面的金屬材料。
直接的金屬對金屬結合法也可藉由各自被實施的溫度範圍而被歸類。例如，某些直接的金屬對金屬結合法在相對較高的溫度下實施，導致結合介面處的金屬材料至少部分熔化。此種直接結合處理對於使用在結合包括一或多個元件結構的經處理之半導體元件上可能並不理想，因為相對較高的溫度可能會對較早形成的元件結構產生不利影響。
「熱壓結合」法是在二百攝氏度(200℃)與約五百攝氏度(500℃)之間，且常常是在約三百攝氏度(300℃)與約四百攝氏度(400℃)之間的高溫下施壓於結合面之間的結合法。
已開發出另外的直接結合法，它們可在二百攝氏度(200℃)或二百攝氏度(200℃)以下的溫度下實施。在二百攝氏度(200℃)或二百攝氏度(200℃)以下的溫度下實施的此等直接結合處理在本文中被稱作「超低溫」直接結合法。超低溫直接結合法可藉由小心移除表面雜質及表面化合物(例如自生氧化層)且藉由以原子尺度增加二表面之間緊密接觸面積來實施。二表面之間的緊密接觸面積一般是藉由拋光結合面以將表面粗糙度減少至接近原子尺度的值，藉由在結合面之間施壓產生塑性變形，或藉由拋光結合面並施壓以獲得此種塑性變形來完成。
某些超低溫直接結合法也可在不需施壓於結合面間的 結合介面下被實施，儘管在其他超低溫直接結合法中，壓力可施加在結合面之間的結合介面處，以在結合介面實現適合的結合強度。施壓於結合面之間的超低溫直接結合法在業內常常被稱作「表面輔助結合」或「SAB」法。因此，依本文所用，「表面輔助結合」及「SAB」二詞意指並包括一直接結合處理，其中第一材料是藉由使第一材料緊靠第二材料並在二百攝氏度(200℃)或二百攝氏度(200℃)以下的溫度下施壓在結合面之間的結合介面處而被直接結合至第二材料。
在某些情況下，半導體結構中的主動導電特徵結構之間的直接金屬對金屬結合在一段時間之後易發生機械失效或電氣失效，即便是一可接受的直接的金屬對金屬結合起初可能在半導體結構之導電特徵結構之間被建立亦如此。儘管並未完全理解，但相信此一失效可能至少部分是由三個相關機制中的一或多者所引起的。三個相關機制是可能因大晶粒而被增進的應變局部化、與變形相關的晶粒成長，及結合介面處的質量輸送。結合介面處的質量輸送可能至少部分是由於電遷移、相間隔離等所引起的。
電遷移是導電材料中的金屬原子由於電流所引起的遷移。用以提高互連之電遷移壽命的各種方法已在業內討論過。例如，用以提高銅互連之電磁壽命的方法在J.Gambino等人在2009年IEEE定制積體電路會議(CICC)會議錄第141-148頁上所發表之「Copper Interconnect Technology for the 32nm Node and Beyond」中討論過。
 發明概要
提供此概要以簡化形式介紹一些構想，該等構想在本揭露之某些示範實施例的下述詳細說明中被進一步描述。此概要並不欲鑒別所申請專利之標的之關鍵特徵或必要特徵，也不欲用以限制所申請專利之標的之範圍。
在某些實施例中，本揭露包括將第一半導體結構直接結合至第二半導體結構的方法。依據此等方法，一金屬被沈積在第一半導體結構上。沈積在該第一半導體結構上的金屬在第一退火處理中經受第一熱預算以退火沈積在該第一半導體結構上的金屬。沈積在該第一半導體結構上的一部分金屬在金屬經受第一熱預算之後被移除。沈積在該第一半導體結構上的剩餘部分金屬在第二退火處理中經受第二熱預算以退火沈積在該第一半導體結構上的剩餘部分金屬。包含沈積在該第一半導體結構上的剩餘部分金屬的該第一半導體結構之至少一金屬特徵結構被直接結合至第二半導體結構之至少一金屬特徵結構，以形成包含該第一半導體結構之至少一金屬特徵結構及該第二半導體結構之至少一金屬特徵結構的一經結合金屬結構。經結合金屬結構在第三退火處理中經受第三熱預算以退火該經結合金屬結構，其中該第三熱預算小於該第二熱預算。
在另外的實施例中，本揭露包括將第一半導體結構結合至第二半導體結構之方法。第一半導體結構上的第一金屬特徵結構藉由使第一金屬特徵結構經受一總預結合退火 熱預算而退火。第一金屬特徵結構在一超低溫直接結合處理中被直接結合至第二半導體結構之第二金屬特徵結構，以形成包含第一金屬特徵結構及第二金屬特徵結構的一經結合金屬結構。經結合金屬結構藉由使經結合金屬結構經受一後結合熱預算而退火，後結合熱預算小於總預結合退火熱預算。
在其他實施例中，本揭露包括將第一半導體結構結合至第二半導體結構之方法。第一半導體結構上的第一金屬特徵結構藉由使第一金屬特徵結構經受一預結合熱預算並致使第一金屬特徵結構內之至少某些晶粒再結晶而退火。第一金屬特徵結構內之晶粒之再結晶可導致第一金屬特徵結構內之晶粒方位改變。第一金屬特徵結構在一超低溫直接結合處理中被直接結合至第二半導體結構之第二金屬特徵結構，以形成包含第一金屬特徵結構及第二金屬特徵結構的一經結合金屬結構。經結合金屬結構藉由使經結合金屬結構經受一後結合熱預算而退火，後結合熱預算小於預結合熱預算。
本揭露之另外的實施例包括依據本文所述方法而製造的經結合半導體結構。
圖式簡單說明
本揭露之實施例參照本揭露之示範實施例之下述詳細說明可獲更完整地理解，本揭露之示範實施例繪示在附圖中，其中：第1圖是繪示形成本揭露之經結合半導體結構之方法 之示範實施例的一流程圖；及第2A-2F圖描繪依據第1圖中所示方法之一實施例的一經結合半導體結構之形成。
 較佳實施例之詳細說明
本文所呈現之插圖並不指任一特定材料、元件、系統，或方法的實際視圖，而是僅為用以描述本揭露之實施例的理想化表示。
本文所使用的任一標題不應被視為限制由下面的申請專利範圍所定義及其法律上均等物的本揭露之實施例之範圍。任一特定標題中所描述的構想一般可適用於整個說明書中的其他段落。
依本文所用，「半導體結構」一詞意指並包括半導體元件形成中所使用的任一結構。半導體結構包括，例如晶片及晶圓(例如載體基板及元件基板)，以及包括以三維方式相互集成的二或多個晶片及/或晶圓的組合體或複合結構。半導體結構還包括完全製造之半導體元件，以及在半導體元件製造期間所形成的中間結構。
依本文所用，「經處理半導體結構」一詞意指並包括包括一或多個至少部分形成的元件結構的任一半導體結構。經處理半導體結構是半導體結構的子集，且所有經處理半導體結構都是半導體結構。
依本文所用，「經結合半導體結構」意指並包括任何包含連接在一起的二或多個半導體結構的結構。經結合半導 體結構是半導體結構的子集，且所有經結合半導體結構都是半導體結構。此外，包括一或多個經處理半導體結構的經結合半導體結構也是經處理半導體結構。
依本文所用，「元件結構」一詞意指並包括一經處理半導體結構之任何部分，其包括或界定形成於半導體結構上或中的一半導體元件之一主動或被動組件的至少一部分。例如，元件結構包括積體電路之主動及被動組件，諸如電晶體、轉換器、電容器、電阻器、導電線、導電介層孔，及導電接觸墊。
依本文所用，「貫穿晶圓互連」或「TWI」二詞意指並包括任何延伸穿過第一半導體結構之至少一部分、用以在第一半導體結構與第二半導體結構之間的一介面提供一結構及/或一電氣互連的導電介層孔。貫穿晶圓互連在業內也以其他用語，諸如「貫穿矽介層孔」、「貫穿基板介層孔」、「貫穿晶圓介層孔」或此等用語之縮寫，諸如「TSV」或「TWV」來稱呼。TWI典型地在大體垂直於半導體結構之大體為平面的主要表面的方向上(即在平行於「Z」軸的方向上)延伸穿過一半導體結構。
依本文所用，「主動表面」一詞當使用在有關一經處理半導體結構時意指並包括該經處理半導體結構之一暴露主要表面，該暴露主要表面已經被處理或將被處理以在該經處理的半導體結構之暴露主要表面中及/或其上形成一或多個元件結構。
依本文所用，「背面」一詞使用在有關一經處理半導體 結構時意指並包括經處理半導體結構上與主動表面相對的一面的一暴露的主要表面。
依本文所用，「熱預算」一詞使用在有關一退火處理時，指在一退火處理溫度以退火實施時段之函數作圖的一線或曲線下方的面積。在一實施於單一溫度的一退火處理(即一等溫退火處理)中，退火處理之熱預算僅是退火處理的實施溫度與退火處理的實施時長的乘積。
在某些實施例中，本揭露包含將第一半導體結構直接結合至第二半導體結構以形成一經結合半導體結構的改良方法。特別是，本揭露之實施例可包含在第一半導體結構之金屬特徵結構與第二半導體結構之金屬特徵結構之間形成直接的金屬對金屬結合之方法，使得直接金屬對金屬結合之強度、穩定性，及/或工作壽命相對於先前所知之方法有所改良。
在某些實施例中，本揭露之直接金屬對金屬結合法可包含非熱壓結合法。
本揭露之方法之實施例之流程被繪示於第1圖中，且可依據此一流程形成的相關結構被繪示於第2A-2F圖中。該等方法牽涉將第一半導體結構直接結合至第二半導體結構。
參照第1圖，在動作10中，金屬可被沈積在第一半導體結構上。如第2A圖中所示者，第一半導體結構100可被形成。第一半導體結構100可包含一經處理半導體結構，且可包括一或多個主動元件特徵結構，諸如複數電晶體102(在圖中示意性表示)、複數垂直延伸導電介層孔104，及複數 水平延伸導電線路106中的一或多者。主動元件特徵結構可包含被非導電介電材料112包圍的導電材料及/或半導體材料。舉例而言且並非限制，導電介層孔104及導電線路106中的一或多者可包含一或多個導電金屬或金屬合金，諸如，舉例而言，銅、鋁，或其合金或其混合物。
第一半導體結構100還可包含複數凹部130，凹部130中欲形成複數結合墊108(第2C圖)。為了形成結合墊108，金屬132可被沈積在第一半導體結構100之主動表面110上(例如，之上)，使得金屬130至少全部填滿凹部132，如第2A圖中所示者。凹部金屬132可被沈積在半導體結構100上，使得凹部130完全被金屬132填滿，且使得額外的金屬132被沈積在第一半導體結構100之主動表面110上(例如，覆蓋)。舉例而言且並非限制，金屬132可包含一金屬或金屬合金，諸如銅、鋁、鎳、鎢、鈦或其合金或混合物。在某些實施例中，可選擇金屬132包含銅或銅合金。
金屬132可使用，例如一無電鍍處理、一電解電鍍處理、一濺鍍處理、一化學氣相沈積(CVD)處理、一物理氣相沈積(PVD)處理，及一原子層沈積(ALD)處理中的一或多者被沈積在第一半導體結構100上。作為一非限制性範例，一銅種子層可使用一CVD處理來沈積，在此之後，額外的銅可使用一無電鍍處理以一相對較快的速率沈積在銅種子層上。
再次參照第1圖，在動作12中，沈積在第一半導體結構100上的金屬132(第2A圖)可藉由使沈積金屬經受第一熱預算而退火。換言之，沈積在第一半導體結構100上的金屬132 可經受第一熱預算以退火沈積在第一半導體結構100上的金屬132。舉例而言且並非限制，沈積金屬132可藉由使金屬132經受一退火溫度或約400℃以下的溫度達約二小時或二小時以內的一退火時段(例如，約三十分鐘(30min.)與約一小時(1hr.)之間)而退火。
已觀察到，藉由電鍍處理而沈積的銅薄膜，諸如上文提到的那些，可在沈積之後發生微結構變化。此等微結構變化可包括再結晶及/或晶粒成長。再結晶處理可能會導致晶粒的空間方位發生變化。此等微結構變化可能會導致沈積之銅薄膜的電氣性質(例如，電阻)及/或物理性質(硬度)發生變化。此等微結構變化發生的速率可能與溫度有關，且可隨著銅薄膜溫度增加而增加。
因為金屬132所經受的後續處理的參數，以及最終由金屬132形成的元件結構之電氣性能及結構完整性，可能至少部分取決於金屬132之電氣性質及/或物理性質，在動作10中沈積在第一半導體結構100上的金屬132可在動作12(第1圖)中退火，以誘發及/或促進沈積金屬132的微結構變化，該一微結構變化在室溫下若有充足的時間也可能在沈積金屬132中發生，或當沈積金屬132在後續處理中暴露於高溫時發生。通過動作12之退火處理，沈積金屬132的微結構變化可被誘發，以在第一半導體結構100經受後續處理之前安定沈積金屬132之微結構(且，因此安定沈積金屬132之電氣性質及/或物理性質)，如下文所討論者。
因此，在某些實施例中，動作12之退火處理可包含致 使金屬132內的至少某些晶粒再結晶。金屬132內的晶粒之再結晶可能導致金屬132內的晶粒之方位改變。
而且，金屬132內的晶粒之再結晶可進一步導致金屬132之一電氣性質及金屬132之一物理性質中的至少一者改變。例如，動作12之退火處理可導致金屬132在至少一方向上的電阻減小，諸如從第2B圖之視角來看的垂直方向，其橫穿第一半導體結構100之主動表面110。作為另一範例，動作12之退火處理可導致金屬132之硬度降低。
如第2B圖中所示者，使沈積金屬132經受第一熱預算以退火金屬132並誘發其中微結構變化可能導致沈積金屬132體積膨脹(例如因晶粒重定向及/或晶粒成長所引起的局部膨脹、或例如因相變化引起的總體膨脹)且沈積金屬132之暴露表面134之形貌變化。
在某些實施例中，動作12之退火處理可在實施動作10之沈積處理的一腔室或其他圍體中原位實施。在此等實施例中，動作12之退火處理可在沈積處理之後，但在由腔室或其他圍體中移除第一半導體結構100前在腔室或其他圍體中實施。
再次參照第1圖，在動作14中，沈積與退火金屬132的一部分(第2B圖)可自第一半導體結構100中移除，以形成包含配置在凹部130中的沈積與退火金屬132之剩餘部分的結合墊108，如第2C圖中所示者。沈積與退火金屬132的一部分可依據動作14(第1圖)，使用例如一蝕刻處理(例如濕式化學蝕刻製程、乾式反應性離子蝕刻製程等)、一拋光或研磨 製程，或其組合，諸如化學機械拋光(CMP)製程被移除。例如，第一半導體結構100之主動表面110可經受一CMP處理，以移除沈積與退火金屬132(第2B圖)覆蓋在凹部130外部之介電材料112區域上的部分，使得僅餘留凹部130內的沈積與退火金屬132區域(該區域界定且包含結合墊108)，且使得介電材料112在與凹部130內之沈積與退火金屬132之部位橫向相鄰之區域中的主動表面110被暴露。因此，結合墊108中的一或多者可暴露於第一半導體結構100之主動表面110。
如第1圖中所示者，在依據動作14移除沈積與退火金屬132之一部分之後，第一半導體結構100可在動作16中經受第二退火處理，其中第一半導體結構100經受第二熱預算。使配置在凹部130中的沈積與退火金屬132之剩餘部分經受第二熱預算可誘發進一步的內部微結構變化，且可用以進一步安定沈積與退火金屬132之剩餘部分之微結構。動作16之第二退火處理也可改良沈積與退火金屬132之剩餘部分之暴露表面之平面性，且可減輕沈積與退火金屬132之剩餘部分內的應力。沈積與退火金屬132之剩餘部分內的此等應力，以及沈積與退火金屬132之剩餘部分之暴露表面中的非平面形貌可由動作14之一CMP處理引起。
舉例而言且並非限制，沈積與退火金屬132之剩餘部分可在動作16中藉由使沈積與退火金屬132之剩餘部分經受一退火溫度或約400℃以下的溫度達約二小時或二小時以內的一退火時段(例如，約三十分鐘(30分鐘)與約一小時(1 小時)之間)來退火。
在某些實施例中，動作16之第二熱預算可能大於動作12之第一熱預算。因為熱預算是退火時段及退火溫度的函數，使動作16之退火處理之第二熱預算大於動作12之退火處理之第一熱預算可包括在動作12之退火處理與動作16之退火處理之間改變退火溫度，改變退火時段，或改變退火溫度及退火時段。
在某些實施例中，動作16之退火處理可對第一半導體結構100之主動表面110選擇性執行，以補償由動作14之移除處理所引起的結合墊108之任何凹陷，如上所述者。在此等實施例中，動作16之退火處理可包含一單一的晶圓處理，諸如雷射退火處理，其中一雷射可用以選擇性地退火具有一凹結合面109(常稱作「凹陷效應」)的結合墊108。動作16之選擇性退火處理之另外一範例可利用包含可個別且單獨控制的加熱元件的一熱板或一可加熱晶圓吸盤。
參照第1圖，在動作18中，結合墊108之結合面109可準備好以供結合。動作18可包含，例如一修整CMP製程、一化學處理製程，及/或一清洗製程。舉例而言且並非限制，結合墊108之結合面109可藉由首先將第一半導體結構100浸泡在去離子水中而被清洗。除此之外，氨水(NH4 OH)可被用作一後CMP清洗法。為了防止銅過度糙化，氨水(NH4 OH)清洗可與一銅防蝕劑，諸如，舉例而言，苯并三唑(BTA)或不包含溶解氨(NH3)氣體形式者，諸如，舉例而言，氫氧化四甲基銨(TMAH)結合利用。
再次參照第1圖，在動作20中，結合墊108可被直接結合至第二半導體結構之金屬特徵結構。參照第2D圖，第一半導體結構100可與第二半導體結構200對齊，使得第一半導體100之結合墊108與第二半導體結構200之導電金屬結合墊208對齊。如第2D圖中所示者，第二半導體結構200也可包含一經處理半導體結構，且可包括另外的主動元件結構，諸如，舉例而言，垂直延伸的導電介層孔204及橫向延伸的導電線路206。儘管圖中未示，但是第二半導體結構200也可包含電晶體。
結合墊108之暴露表面可界定結合墊108之一或多個結合面120，且結合墊208之外部暴露表面可界定第二半導體結構200之結合墊208之結合面220。
參照第2E圖，在第一半導體結構100與第二半導體結構200對齊使得第一半導體結構100之結合墊108與第二半導體結構200之導電金屬結合墊208對齊之後，第一半導體結構100可緊靠第二半導體結構200，使得第一半導體結構100之結合墊108之結合面120直接緊靠第二半導體結構200之結合墊208之結合面220，而其間無任何中間結合材料(例如黏合)。
參照第2F圖，第一半導體結構100之結合墊108之結合面120接著可直接結合至第二半導體結構200之結合墊208之結合面220，以形成一經結合半導體結構300。結合處理導致形成經結合金屬結構，其包括已結合在一起的結合墊108及結合墊208。第二半導體結構200之結合墊208之結合 面220可在一直接的金屬對金屬(例如，銅對銅)非熱壓結合處理中被直接結合至第一半導體結構100之結合墊108之結合面120，在某些實施例中，一直接的金屬對金屬(例如，銅對銅)非熱壓結合處理可包含在大約室溫的環境中實施的一超低溫直接結合處理(即，除了周圍環境供熱再無額外應用熱)。
在第一半導體結構100結合至第二半導體結構200之前，第一半導體結構100及第二半導體結構200可在動作18中經處理以移除表面雜質及不合需要的表面化合物，且可在動作14中被平面化，以原子級增加結合墊108之結合面120與結合墊208之結合面220緊密接觸的面積。結合面120與結合面220之間的緊密接觸面積可藉由拋光結合面120與結合面220以將其表面粗糙度減少至接近原子級的值，藉由在結合面120與結合面220之間施壓導致塑性變形，或藉由拋光結合面120、220並在第一半導體結構100與第二半導體結構200之間施壓以獲得此一塑性變形來實現。
在某些實施例中，第一半導體結構100可被直接結合至第二半導體結構200，而無需在結合面120、220之間的結合介面施壓，然而在某些超低溫直接結合法中，壓力可被施加於結合面120、220之間的結合介面，以在結合介面實現一適合的結合強度。換言之，在本揭露之某些實施例中，用以將第一半導體結構100之結合墊108結合至第二半導體結構200之結合墊208的直接結合法可包含表面輔助結合(SAB)結合法。
在某些實施例中，結合墊108與結合墊208可能在尺寸及形狀的至少一者上有差異。更具體而言，結合墊108可在平行於結合墊108與結合墊208之間的經結合介面的一平面上具有第一截面積，且結合墊208可在平行於結合墊108與結合墊208之間的經結合介面的一平面上具有第二截面積，該第二截面積與結合墊108之第一截面積不同。在此等實施例中，結合墊108之結合面120可具有第一尺寸，且結合墊208之結合面220可具有不同於第一尺寸的第二尺寸。結合墊108可在平行於結合墊108與結合墊208之間的經結合介面的一平面上具有第一截面形狀，且結合墊208可在平行於結合墊108與結合墊208之間的經結合介面的一平面上具有第二截面形狀，該第二截面形狀不同於結合墊108之第一截面形狀。在此等實施例中，結合墊108之結合介面120可具有第一形狀，且結合墊208之結合面220可具有不同於第一形狀的第二形狀。在結合墊108之結合面120與結合墊208之結合面220形狀相異的實施例中，它們可具有相同或不同的尺寸(即，相同或不同的面積)。
在另外的實施例中，結合墊108之結合面120與結合墊208之結合面220可能具有至少實質相同的尺寸及形狀。在此等實施例中，結合墊108與結合墊208在某些情況下可有意或非有意彼此未橫向對準。
在結合墊具有不同的尺寸及/或未對準的實施例中，應關注銅/氧化物表面。銅/氧化物表面應在後結合退火之前被結合。除此之外，氧化物可被覆蓋有(covered with)或覆蓋 有(capped with)一材料，諸如介電材料，以確保氧化物表面之適當鈍化，這可抑制銅之熱機械行為。違對於低介電常數(低K)氧化物特別是一項考慮。可用以降低銅熱機械行為的一方法的一非限制性範例是確保銅在不與另外一銅墊重疊(即墊未對準)的區域中被結合至一介電表面，諸如一氮化矽(Six Ny )材料之一表面。在此等實施例中，靠緊的銅與氮化矽表面可在退火之前被結合是為了氮化矽鈍化以抑制熱機械行為。另外的資料請參見，例如2006年6月舉行的2006 Materials Research Society之會議錄J.Mater.Res.第21卷第6期上之「Effect of passivation on stress relaxation in electroplated copper films」，作者為Dongwen Gan及Paul S.Ho、Yaoyu Pang及Rui Huanga、Jihperng Leu、Jose Maiz，及Tracey Scherban。
再次參照第1圖，在動作22中，包含結合墊108及結合墊208的經結合金屬結構可藉由暴露半導體結構100(且因此暴露經結合金屬結構)於小於或等於動作16之第二熱預算的第三熱預算來退火。換言之，經結合金屬結構可經受小於或等於動作16之第二熱預算的第三熱預算以退火經結合金屬結構。舉例而言且並非限制，經結合金屬結構可在動作22中藉由使結合墊108及結合墊208經受一退火溫度或約400℃以下的溫度達約二小時或二小時以內的一退火時段(例如，在約三十分鐘(30min.)與約一小時(1hr.)之間)來退火。
在某些實施例中，動作22之退火處理可在動作20之結合處理也在其中被實施的一腔室或其他圍體中原位實施。 在此等實施例中，動作22之退火處理可包含半導體結構100在腔室或其他圍體中所經歷的一連續的熱循環之後段或一部分。
如本文先前所提及者，動作22之退火處理之第三熱預算小於或等於動作16之退火處理之第二熱預算。動作22之退火處理之第三熱預算也可小於或等於動作12之退火處理之第一熱預算。
而且，在某些實施例中，動作22之退火處理之第三熱預算可小於或等於動作12之退火處理之第一熱預算與動作16之退火處理之第二熱預算的組合熱預算。以另一種方式表述，第一半導體結構100之一金屬特徵結構，諸如結合墊108可在一或多個退火處理中藉由使金屬特徵結構經受一總預結合退火熱預算來退火。第一半導體結構100之金屬特徵結構接著可被直接結合至第二半導體結構200之第二金屬特徵結構，如先前所述者。在直接結合處理之後，所產生的包含第一半導體結構100之金屬特徵結構與第二半導體結構200之金屬特徵結構的經結合金屬結構可藉由使經結合金屬結構經受一後結合熱預算來退火，該後結合熱預算小於總預結合退火熱預算。
因為熱預算是退火時段與平均退火溫度的函數，使動作22之退火處理之第三熱預算小於或等於動作16之退火處理之第二熱預算及/或動作12之退火處理之第一熱預算的方式可包括在動作12及動作16之退火處理與動作22之退火處理之間改變平均退火溫度，改變退火時段，或改變平均 退火溫度，或改變平均退火溫度及退火時段。
因此，為了選擇性地修改動作12、16及22之退火處理之熱預算，以下一或多者可被執行：(1)動作16之退火處理之平均退火溫度可被選擇成等於或高於動作22之退火處理之平均退火溫度；(2)動作12之退火處理之平均退火溫度可被選擇成等於或高於動作22之退火處理之平均退火溫度；(3)動作12之退火處理之退火時段可被選擇成等於或長於動作22之退火處理之退火時段；(4)動作16之退火處理之退火時段可被選擇成等於或長於動作22之退火處理之退火時段；及/或(5)動作12與16之退火處理之組合退火時段可被選擇成等於或長於動作22之退火處理之退火時段。
在某些實施例中，動作12、16及22之退火處理各自的平均退火溫度可被單獨選擇成約四百攝氏度(400℃)或四百攝氏度(400℃)以下。而且，在某些實施例中，動作12、16及22之退火處理各自的退火時段可被單獨選擇成約二小時(2hr.)或二小時(2hr.)以內。
在另外的實施例中，第二半導體結構200之一或多個主動特徵結構，諸如結合墊208，可依據本文參照第1及2A至2F圖、相關於結合墊108之形成所述之方法而形成。
儘管本揭露之實施例在上文中參照第一半導體結構之結合墊直接結合至第二半導體結構之結合墊被描述，可設想到除了第一及第二半導體結構之結合墊以外的金屬特徵結構可被處理且直接結合，如本文所述者。例如，此等其他金屬特徵結構可包含導電介層孔、貫穿晶圓互連、導電 線路，或暴露於一表面半導體結構的任何其他金屬特徵結構。此外，可設想到的是，在第一半導體結構之一或多個導電特徵結構與第二半導體結構之一或多個導電特徵結構直接結合在一起之前，除了處理第一半導體結構100之導電特徵結構之外或作為一替代選擇，第二半導體結構之導電特徵結構，諸如結合墊208、導電介層孔204，及導電跡線206中的一或多者，可依照本文相關於第一半導體結構100之結合墊108所述地被形成並經處理(例如，退火)。
本揭露之另外的非限制性示範實施例在下文中描述：
實施例1：一種將第一半導體結構直接結合至第二半導體結構的方法，其包含以下步驟：沈積金屬於第一半導體結構上；使沈積在第一半導體結構上之金屬經受第一熱預算且使沈積在第一半導體結構上之金屬在第一退火處理中退火；在金屬經受第一熱預算之後移除沈積在第一半導體結構上的一部分金屬；使沈積在第一半導體結構上的剩餘部分金屬經受第二熱預算且使沈積在第一半導體結構上的剩餘部分金屬在第二退火處理中退火；將包含沈積在第一半導體結構上的剩餘部分金屬的第一半導體結構之至少一金屬特徵結構直接結合至第二半導體結構之至少一金屬特徵結構，以形成包含第一半導體結構之至少一金屬特徵結構及第二半導體結構之至少一金屬特徵結構的一經結合金屬結構；及使經結合金屬結構經受第三熱預算且使經結合金屬結構在第三退火處理中退火，第三熱預算小於第二熱預算。
實施例2：實施例1之方法，其中：使沈積在第一半導體結構上之金屬經受第一熱預算包含使沈積在第一半導體結構上之金屬在第一退火時段期間經受第一平均退火溫度；使沈積在第一半導體結構上之剩餘部分金屬經受第二熱預算包含使剩餘部分金屬在第二退火時段期間經受第二平均退火溫度；及使經結合金屬結構經受第三熱預算包含使經結合金屬結構在第三退火時段期間經受第三平均退火溫度。
實施例3：實施例2之方法，進一步包含選擇第二平均退火溫度高於第三平均退火溫度。
實施例4：實施例2或實施例3之方法，進一步包含選擇第一平均退火溫度高於第三平均退火溫度。
實施例5：實施例2至4中的任一者之方法，進一步包含選擇第二退火時段長於第三退火時段。
實施例6：實施例2至5中的任一者之方法，進一步包含選擇第一退火時段長於第三退火時段。
實施例7：實施例2至6中的任一者之方法，進一步包含單獨選擇第一平均退火溫度、第二平均退火溫度，及第三平均退火溫度中各自約為四百攝氏度(400℃)或四百攝氏度(400℃)以下。
實施例8：實施例2至7中的任一者之方法，進一步包含單獨選擇第一退火時段、第二退火時段，及第三退火時段各自約為二小時(2hr.)或二小時(2hr.)以內。
實施例9：實施例1至8中的任一者之方法，其中沈積金 屬於第一半導體結構上包含使用一無電鍍製程沈積金屬於第一半導體結構上。
實施例10：實施例1至9中的任一者之方法，其中沈積金屬於第一半導體結構上包含使用一化學氣相沈積製程沈積金屬於第一半導體結構上。
實施例11：實施例10之方法，其中沈積金屬於第一半導體結構上包含使用一化學氣相沈積製程來沈積一種子層，及使用一無電鍍製程沈積額外材料在種子層上。
實施例12：實施例1至11中的任一者之方法，其中沈積金屬於第一半導體結構上包含在一沈積室中沈積金屬於第一半導體結構上，且其中使沈積在第一半導體結構上之金屬經受第一熱預算並使沈積在第一半導體結構上之金屬在第一退火處理中退火包含使沈積在第一半導體結構上之金屬在沈積室內原位退火。
實施例13：實施例1至12中的任一者之方法，其中移除沈積在第一半導體結構上的一部分金屬包含使第一半導體結構經受一化學機械拋光製程。
實施例14：實施例1至13中的任一者之方法，進一步包含選擇沈積在第一半導體結構上之金屬包含銅或一銅合金。
實施例15：實施例1至14中的任一者之方法，進一步包含以下步驟：形成具有第一尺寸的第一半導體結構之至少一金屬特徵結構之一結合面；及形成具有第二尺寸的第二半導體結構之至少一金屬特徵結構之一結合面，第二半導體結構之至少一金屬特徵結構之結合面之第二尺寸不同於第 一半導體結構之至少一金屬特徵結構之結合面之第一尺寸。
實施例16：實施例1至15中的任一者之方法，進一步包含以下步驟：形成具有第一形狀的第一半導體結構之至少一金屬特徵結構之一結合面；及形成具有第二形狀的第二半導體結構之至少一金屬特徵結構之一結合面，第二半導體結構之至少一金屬特徵結構之結合面之第二形狀不同於第一半導體結構之至少一金屬特徵結構之結合面之第一形狀。
實施例17：實施例1至16中的任一者之方法，其中第一半導體結構之至少一金屬特徵結構直接結合至第二半導體結構之至少一金屬特徵結構包含一超低溫直接結合處理。
實施例18：實施例1至17中的任一者之方法，其中第一半導體結構之至少一金屬特徵結構直接結合至第二半導體結構之至少一金屬特徵結構包含一表面輔助結合處理。
實施例19：實施例1至18中的任一者之方法，其中第一半導體結構之至少一金屬特徵結構直接結合至第二半導體結構之至少一金屬特徵結構包含在大約室溫的環境中，使第一半導體結構之至少一金屬特徵結構之第一結合面直接緊靠第二半導體結構之至少一金屬特徵結構之第二結合面。
實施例20：一種將第一半導體結構結合至第二半導體結構的方法，其包含以下步驟：使第一半導體結構上的第一金屬特徵結構藉由經受一總預結合退火熱預算退火；使第一金屬特徵結構在一超低溫直接結合處理中直接結合至第二半導體結構之第二金屬特徵結構，以形成包含第一金屬特徵結構及第二金屬特徵結構的一經結合金屬結構；及 使經結合金屬結構退火，使經結合金屬結構退火包含使經結合金屬結構經受小於總預結合退火熱預算的一後結合熱預算。
實施例21：實施例20之方法，進一步包含使用一表面輔助結合處理來將第一金屬特徵結構直接結合至第二金屬特徵結構。
實施例22：實施例20或21之方法，其中使第一金屬特徵結構結合至第二金屬特徵結構包含在大約室溫下將第一金屬特徵結構之一結合面直接緊靠第二金屬特徵結構之一結合面以將第一金屬特徵結構結合至第二金屬特徵結構。
實施例23：實施例20至22中任一者之方法，其中使第一金屬特徵結構經受一總預結合退火熱預算包含使第一金屬特徵結構在一預結合退火時段期間經受一預結合平均退火溫度，且其中使經結合金屬結構經受後結合熱預算包含使經結合金屬結構在一後結合退火時段期間經受一後結合平均退火溫度。
實施例24：實施例23之方法，其中預結合平均退火溫度高於後結合平均退火溫度。
實施例25：實施例23之方法，其中預結合退火時段長於後結合退火時段。
實施例26：實施例23之方法，其中預結合平均退火溫度高於後結合平均退火溫度，且其中預結合退火時段長於後結合退火時段。
實施例27：實施例20至26中任一者之方法，進一步包 含形成包含銅或一銅合金的第一金屬特徵結構。
實施例28：實施例20至27中任一者之方法，進一步包含在第一半導體結構上形成第一金屬特徵結構，形成第一金屬特徵結構包含在一無電沈積製程中沈積金屬於第一半導體結構上。
實施例29：實施例20至28中任一者之方法，其中藉由使第一金屬特徵結構經受一總預結合退火熱預算來退火第一半導體結構上的第一金屬特徵結構包含：沈積金屬於第一半導體結構上，以形成至少一部分之第一金屬特徵結構；使沈積在第一半導體結構上之金屬經受第一熱預算且使沈積在第一半導體結構上之金屬在第一退火處理中退火；在金屬經受第一熱預算之後移除沈積在第一半導體結構上的一部分金屬；及使沈積在第一半導體結構上的剩餘部分金屬經受第二熱預算且使沈積在第一半導體結構上的剩餘部分金屬在第二退火處理中退火。
實施例30：一種將第一半導體結構結合至第二半導體結構的方法，其包含以下步驟：使第一半導體結構上的第一金屬特徵結構退火，使第一金屬特徵結構退火包含使第一金屬特徵結構經受一預結合熱預算並致使第一金屬特徵結構內的至少某些晶粒再結晶，第一金屬特徵結構內之晶粒之再結晶導致第一金屬特徵結構內之晶粒的方向改變；在一超低溫直接結合處理中使第一金屬特徵結構直接結合至第二半導體結構之第二金屬特徵結構，以形成包含第一金屬特徵結構及第二金屬特徵結構的一經結合金屬結構； 及使經結合金屬結構退火，使經結合金屬結構退火包含使經結合金屬結構經受小於預結合熱預算的一後結合熱預算。
實施例31：實施例30之方法，進一步包含形成包含銅或一銅合金的第一金屬特徵結構。
實施例32：實施例30或31之方法，其中第一金屬特徵結構內之晶粒之再結晶進一步導致第一金屬特徵結構之一電氣性質及第一金屬特徵結構之一物理性質中的至少一者改變。
實施例33：實施例32之方法，其中第一金屬特徵結構內之晶粒之再結晶導致第一金屬特徵結構內的電阻在至少一方向上減小。
實施例34：依據實施例1至33中任一者中所述之方法而形成的一經結合半導體結構。
10~22‧‧‧動作
100‧‧‧第一半導體結構
102‧‧‧電晶體
104‧‧‧垂直延伸導電介層孔
106‧‧‧水平延伸導電線路
108‧‧‧結合墊
109‧‧‧凹結合面
110‧‧‧主動表面
112‧‧‧非導電介電材料/介電材料
120‧‧‧結合面
130‧‧‧凹部
132‧‧‧金屬/凹部/沈積金屬/沈積與退火金屬
134‧‧‧暴露表面
200‧‧‧第二半導體結構
204‧‧‧垂直延伸的導電介層孔
206‧‧‧橫向延伸的導電線路
208‧‧‧導電金屬結合墊/結合墊
220‧‧‧結合面
300‧‧‧經結合半導體結構
第1圖是繪示形成本揭露之經結合半導體結構之方法之示範實施例的一流程圖；及第2A-2F圖描繪依據第1圖中所示方法之一實施例的一經結合半導體結構之形成。
10~22‧‧‧動作

Claims (19)

  1. 一種將第一半導體結構直接結合至第二半導體結構的方法，其包含以下步驟：沈積金屬於第一半導體結構上；使沈積在第一半導體結構上之金屬經受第一熱預算且使沈積在第一半導體結構上之金屬在第一退火處理中退火；在金屬經受第一熱預算之後移除沈積在第一半導體結構上的一部分金屬；使沈積在第一半導體結構上的剩餘部分金屬經受第二熱預算且使沈積在第一半導體結構上的剩餘部分金屬在第二退火處理中退火；將包含沈積在第一半導體結構上的剩餘部分金屬的第一半導體結構之至少一金屬特徵結構直接結合至第二半導體結構之至少一金屬特徵結構，以形成包含第一半導體結構之至少一金屬特徵結構及第二半導體結構之至少一金屬特徵結構的一經結合金屬結構；及使經結合金屬結構經受第三熱預算且使經結合金屬結構在第三退火處理中退火，第三熱預算小於第二熱預算。
  2. 如申請專利範圍第1項所述之方法，其中：使沈積在第一半導體結構上之金屬經受第一熱預算包含使沈積在第一半導體結構上之金屬在第一退火時段期間經受第一平均退火溫度； 使沈積在第一半導體結構上之剩餘部分金屬經受第二熱預算包含使剩餘部分金屬在第二退火時段期間經受第二平均退火溫度；及使經結合金屬結構經受第三熱預算包含使經結合金屬結構在第三退火時段期間經受第三平均退火溫度。
  3. 如申請專利範圍第2項所述之方法，進一步包含選擇第二平均退火溫度高於第三平均退火溫度。
  4. 如申請專利範圍第3項所述之方法，進一步包含選擇第一平均退火溫度高於第三平均退火溫度。
  5. 如申請專利範圍第2項所述之方法，進一步包含選擇第二退火時段長於第三退火時段。
  6. 如申請專利範圍第5項所述之方法，進一步包含選擇第一退火時段長於第三退火時段。
  7. 如申請專利範圍第2項所述之方法，進一步包含選擇第二平均退火溫度高於第三平均退火溫度，及選擇第二退火時段長於第三退火時段。
  8. 如申請專利範圍第2項所述之方法，進一步包含單獨選擇第一平均退火溫度、第二平均退火溫度，及第三平均退火溫度中的每一者約為四百攝氏度(400℃)或四百攝氏度(400℃)以下。
  9. 如申請專利範圍第8項所述之方法，進一步包含單獨選擇第一退火時段、第二退火時段，及第三退火時段中的每一者約為二小時(2hr.)或二小時(2hr.)以內。
  10. 如申請專利範圍第1項所述之方法，其中沈積金屬於第 一半導體結構上包含使用一無電鍍製程沈積金屬於第一半導體結構上。
  11. 如申請專利範圍第1項所述之方法，其中沈積金屬於第一半導體結構上包含使用一化學氣相沈積製程沈積金屬於第一半導體結構上。
  12. 如申請專利範圍第1項所述之方法，其中沈積金屬於第一半導體結構上包含在一沈積室中沈積金屬於第一半導體結構上，且其中使沈積在第一半導體結構上之金屬經受第一熱預算並使沈積在第一半導體結構上之金屬在第一退火處理中退火包含使沈積在第一半導體結構上之金屬在沈積室內原位退火。
  13. 如申請專利範圍第1項所述之方法，其中移除沈積在第一半導體結構上的一部分金屬包含使第一半導體結構經受一化學機械拋光製程。
  14. 如申請專利範圍第1項所述之方法，進一步包含選擇沈積在第一半導體結構上之金屬包含銅或一銅合金。
  15. 如申請專利範圍第1項所述之方法，進一步包含以下步驟：形成具有第一尺寸的第一半導體結構之至少一金屬特徵結構之一結合面；及形成具有第二尺寸的第二半導體結構之至少一金屬特徵結構之一結合面，該第二尺寸不同於第一半導體結構之至少一金屬特徵結構之結合面之第一尺寸。
  16. 如申請專利範圍第1項所述之方法，進一步包含以下步驟：形成具有第一形狀的第一半導體結構之至少一金 屬特徵結構之一結合面；及形成具有第二形狀的第二半導體結構之至少一金屬特徵結構之一結合面，該第二形狀不同於第一半導體結構之至少一金屬特徵結構之結合面之第一形狀。
  17. 如申請專利範圍第1項所述之方法，其中使第一半導體結構之至少一金屬特徵結構直接結合至第二半導體結構之至少一金屬特徵結構包含一超低溫直接結合處理。
  18. 如申請專利範圍第17項所述之方法，其中使第一半導體結構之至少一金屬特徵結構直接結合至第二半導體結構之至少一金屬特徵結構包含一表面輔助結合處理。
  19. 如申請專利範圍第17項所述之方法，其中使第一半導體結構之至少一金屬特徵結構直接結合至第二半導體結構之至少一金屬特徵結構包含在大約室溫的一環境中，第一半導體結構之至少一金屬特徵結構之第一結合面直接緊靠第二半導體結構之至少一金屬特徵結構之第二結合面。
TW101111450A 2011-03-31 2012-03-30 牽涉退火處理之用以結合半導體結構的方法以及使用此等方法形成之經結合半導體結構 TWI506699B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/076,840 US8501537B2 (en) 2011-03-31 2011-03-31 Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures formed using such methods
FR1153084A FR2973934B1 (fr) 2011-04-08 2011-04-08 Procédés de collage de structures semi-conductrices impliquant des processus de recuit, et structures semi-conductrices collées formées en utilisant ces procédés

Publications (2)

Publication Number Publication Date
TW201301398A TW201301398A (zh) 2013-01-01
TWI506699B true TWI506699B (zh) 2015-11-01

Family

ID=45908061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101111450A TWI506699B (zh) 2011-03-31 2012-03-30 牽涉退火處理之用以結合半導體結構的方法以及使用此等方法形成之經結合半導體結構

Country Status (2)

Country Link
TW (1) TWI506699B (zh)
WO (1) WO2012131075A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3011679B1 (fr) * 2013-10-03 2017-01-27 Commissariat Energie Atomique Procede ameliore d'assemblage par collage direct entre deux elements, chaque element comprenant des portions de metal et de materiaux dielectriques
CN107958835A (zh) * 2016-10-14 2018-04-24 上海新昇半导体科技有限公司 一种半导体晶圆的抛光方法
CN109727848B (zh) * 2018-12-29 2020-09-01 长江存储科技有限责任公司 一种三维存储器的制造方法
CN115274594B (zh) * 2022-09-19 2022-12-16 合肥晶合集成电路股份有限公司 一种半导体结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050000366A9 (en) * 2001-04-03 2005-01-06 Jean-Luc Denisart Extraction device with built-in capsule loading system
US20070284409A1 (en) * 2004-06-30 2007-12-13 Mauro Kobrinsky Highly compliant plate for wafer bonding

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050003652A1 (en) * 2003-07-02 2005-01-06 Shriram Ramanathan Method and apparatus for low temperature copper to copper bonding
FR2872625B1 (fr) * 2004-06-30 2006-09-22 Commissariat Energie Atomique Assemblage par adhesion moleculaire de deux substrats, l'un au moins supportant un film conducteur electrique

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050000366A9 (en) * 2001-04-03 2005-01-06 Jean-Luc Denisart Extraction device with built-in capsule loading system
US20070284409A1 (en) * 2004-06-30 2007-12-13 Mauro Kobrinsky Highly compliant plate for wafer bonding

Also Published As

Publication number Publication date
WO2012131075A1 (en) 2012-10-04
TW201301398A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
US8501537B2 (en) Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures formed using such methods
US8716105B2 (en) Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
US12154880B2 (en) Method and structures for low temperature device bonding
US12046571B2 (en) Low temperature bonded structures
JP7783896B2 (ja) 導電特徴部を備えた構造体及びその形成方法
US12482776B2 (en) Metal pads over TSV
US12243851B2 (en) Offset pads over TSV
US12100676B2 (en) Low temperature bonded structures
US10553562B2 (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
TW202401505A (zh) 用於接合的膨脹控制
EP4302325A1 (en) Contact structures for direct bonding
TWI471951B (zh) 包含退火程序之半導體結構接合方法，經接合的半導體結構及使用該方法所形成的中間結構
US10354975B2 (en) Barrier layer for interconnects in 3D integrated device
US20130020704A1 (en) Bonding surfaces for direct bonding of semiconductor structures
TWI506699B (zh) 牽涉退火處理之用以結合半導體結構的方法以及使用此等方法形成之經結合半導體結構
CN102543778A (zh) 半导体结构直接键合在一起的方法和键合的半导体结构
KR101401584B1 (ko) 반도체 구조들의 직접 접합을 위한 개선된 접합면들
TW546772B (en) Method of manufacturing a semiconductor device
WO2021173788A1 (en) Cu3sn via metallization in electrical devices for low-temperature 3d-integration
FR2973934A1 (fr) Procédés de collage de structures semi-conductrices impliquant des processus de recuit, et structures semi-conductrices collées formées en utilisant ces procédés
CN106158732B (zh) 金属互连层的金属化工艺
Kung et al. Enhanced Cu-to-Cu Bonding by Using Sn Passivation Layer
Nguyen et al. An Investigation on the Effect of Upstream Processes on the Quality of Cu-Cu Bonding Interconnect Under Controlled Manufacturing Environment
FR2973937A1 (fr) Procédés de collage de structures semi-conductrices comprenant des processus de recuit, et structures semi-conductrices liées et structures intermédiaires formées au moyen de tels procédés