TWI506541B - 自回授亂數產生器及其自回授亂數產生方法 - Google Patents

Description

自回授亂數產生器及其自回授亂數產生方法

本發明乃是關於一種亂數產生器及其亂數產生方法，特別是指一種利用自回授機制之亂數產生器及其亂數產生方法。

目前，亂數產生器多應用於模擬天氣變化、彩券開獎、博奕遊戲或電腦安全防護等領域，特別在電腦安全防護的領域上，由於各種線上交易的興盛，例如銀行自動櫃員機(ATM)系統、網際網路通訊等，對於可供電腦作為身分認證的密碼，需要具有不易預測性以使資料安全傳輸，因此可產生一定隨機度(Random)的密碼序列(Sequence)便顯得格外重要。身處資訊化社會與全球化時代，人與電腦、網路間的關係日益趨於緊密，因而造就了電子交易應用的便利與普及性。而為了要提升每一筆交易的安全性，應用亂數碼來編輯每一筆交易的紀錄，實屬現今普遍的作法之一。一般而言，傳統上會利用純數位電路的設計方式來產生亂數碼，但是以此類方式所產生的亂數碼，其必是2N成一個迴圈的循環，其中N表示為亂數碼的位元數。因此，傳統上利用純數位電路所產生的亂數碼大多是可被預期的，所以有心人士必定可以從中獲取牟利，以使得電子交易的安全性蕩然無存。

現今亂數序列產生的原理，大多是使用例如熱雜訊(Thermal Noise)或相位/頻率之變動(Jitter)原理來產生一真實隨機序列(Truly Random Sequence)，或是利用線性迴授位移暫存器(Linear Feedback Shift Register；簡稱LFSR)、混沌模式(Chaos model)等原理來產生一虛擬亂數序列(Pseudo Random Sequence)。

在先前技藝中，請參照圖1，圖1為習知亂數產生器之電路區塊示意圖。習知亂數產生器100包括本地振盪器110、第一雜訊源120、第二雜訊源130、混波器140、時脈訊號產生器CK’與D型正反器160。混波器140電性連接本地振盪器110、第一雜訊源120與第二雜訊源130。D型正反器160電性連接混波器140與時脈訊號產生器150。習知亂數產生器100透過混波器140並且利用第一雜訊源120與第二雜訊源130所產生的雜訊訊號NS1、NS2來提高本地振盪器110的所輸出之高頻訊號HS’之亂度，並據此輸出雜訊訊號人造雜訊訊號NS3至D型正反器160。之後，習知亂數產生器100利用穩定之低頻訊號(由時脈訊號產生器150所產生)來讀取人造雜訊訊號NS3。然而，由於雜訊訊號NS1、NS2本身具有規律性，進而會使得人造雜訊訊號NS3存在著不期望有的規律性，而此會降低習知亂數產生器100之亂度。

本發明實施例提供一種自回授亂數產生器，自回授亂數產生器包括數位類比轉換器、數位振盪器、調頻單元與第一D型正反器。數位類比轉換器接收數位亂碼訊號並且將數位亂碼訊號轉換為對應的類比亂碼訊號。數位振盪器用以產生具有固定頻率之第一數位振盪訊號。調頻單元電性連接數位類比轉換器與數位振盪器以分別接收類比亂碼訊號與第一數位振盪訊號，所述調頻單元根據類比亂碼訊號之電壓值來調變第一數位振盪訊號之頻率以提高第一數位振盪訊號之頻率之亂度，並且據此輸出第二數位振盪訊號以作為自回授雜訊訊號。第一D型正反器之資料輸入端電性連接調頻單元以接收第二數位振盪訊號，第一D型正反器之時脈輸入端接收一時脈訊號，所述第一D型正反器利用時脈訊號來讀取第二 數位振盪訊號並且在第一D型正反器之資料輸出端輸出數位亂碼訊號。時脈訊號之頻率小於第一數位振盪訊號之頻率，並且第二數位振盪訊號之頻率之亂度對應至數位亂碼訊號之亂度。

在本發明其中一個實施例中，自回授亂數產生器更包括時脈訊號產生器。時脈訊號產生器電性連接第一D型正反器之時脈輸入端，所述時脈訊號產生器用以產生時脈訊號。

在本發明其中一個實施例中，數位類比轉換器包括第一電流源、P型電晶體、N型電晶體、第二電流源與第一輸出電容。第一電流源之一端連接系統電壓。P型電晶體之源極連接第一電流源之另一端，P型電晶體之閘極接收數位亂碼訊號。N型電晶體之汲極連接P型電晶體之汲極與調頻單元，N型電晶體之閘極連接P型電晶體之閘極。第二電流源之一端連接N型電晶體之源極。第一輸出電容之一端連接N型電晶體之汲極，第一輸出電容之另一端連接接地電壓，其中第一輸出電容之電容電壓作為類比亂碼訊號之電壓準位。在第一與第二開關皆導通之情況下，當數位亂碼訊號為低電壓準位時，則P型與N型電晶體分別進入導通與截止狀態並且第一電流源輸出充電電流以對第一輸出電容進行充電，當數位亂碼訊號為高電壓準位時，則P型電晶體與N型電晶體分別進入截止與導通狀態以使得第一輸出電容輸出放電電流以對接地電壓之接地端進行放電。

在本發明其中一個實施例中，數位類比轉換器包括第二D型正反器、及閘、反及閘、第一二極體、第二二極體與第二輸出電容。第二D型正反器之時脈輸入端接收數位亂碼訊號，第二D型正反器之資料輸入端連接第二D型正反器之反相資料輸出端。及閘之第一輸入端接收數位亂碼訊號，及閘之第二輸入端連接第二D型正反器之資料輸出端以接收資料訊號。反及閘之第一輸入端接收數位亂碼訊號，反及閘之第二輸入端連接第二D型正反器之資料輸入端。第一二極體之陽極連接及閘之輸出端，第一二極體之陰極連接調 頻單元。第二二極體之陰極連接反及閘之輸出端，第二二極體之陽極連接調頻單元與第一二極體之陰極。第二輸出電容之一端連接第二二極體之陽極，第二輸出電容之另一端連接接地電壓，其中第二輸出電容之電容電壓作為類比亂碼訊號之電壓準位。類比亂碼訊號之電壓準位根據數位亂碼訊號與資料訊號之電壓準位而進行調整。

在本發明其中一個實施例中，當數位亂碼訊號為高電壓準位並且資料訊號為高電壓準位時，則類比亂碼訊號之電壓準位上升，當數位亂碼訊號為高電壓準位並且資料訊號為低電壓準位時，則類比亂碼訊號之電壓準位下降，當數位亂碼訊號為低電壓準位，則類比亂碼訊號之電壓準位維持不變。

本發明實施例提供一種用於自回授亂數產生器之自回授亂數產生方法，自回授亂數產生器包括數位類比轉換器、數位振盪器、調頻單元與第一D型正反器。所述調頻單元電性連接數位類比轉換器與數位振盪器，所述第一D型正反器之資料輸入端電性連接調頻單元，所述第一D型正反器之時脈輸入端接收時脈訊號。自回授亂數產生方法包括：透過數位類比轉換器，接收數位亂碼訊號並且將數位亂碼訊號轉換為對應的類比亂碼訊號；透過數位振盪器，產生具有固定頻率之第一數位振盪訊號；透過調頻單元，接收類比亂碼訊號與第一數位振盪訊號；根據類比亂碼訊號之電壓值來調變第一數位振盪訊號之頻率以提高第一數位振盪訊號之頻率之亂度，並且據此輸出第二數位振盪訊號以作為自回授雜訊訊號；透過第一D型正反器，利用時脈訊號來讀取第二數位振盪訊號並且在其資料輸出端輸出數位亂碼訊號，其中時脈訊號之頻率小於第一數位振盪訊號之頻率，並且第二數位振盪訊號之頻率之亂度對應至數位亂碼訊號之亂度。

綜上所述，本發明實施例所提出之自回授亂數產生器及其自回授亂數產生方法，將第一D型正反器所輸出的數位亂碼訊號(亦 即亂數碼)回授至數位類比轉換器以產生類比亂碼訊號，進而透過類比亂碼訊號來調變第一數位振盪訊號以提高第一數位振盪訊號之頻率之亂度並且提高亂數碼之隨機性或亂度。據此，自回授亂數產生器能夠產生無週期性之高隨機度(Random)的亂碼序列(Sequence)以提高電子交易應用的便利性與普及性。

為使能更進一步瞭解本發明之特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，但是此等說明與所附圖式僅係用來說明本發明，而非對本發明的權利範圍作任何的限制。

100‧‧‧習知亂數產生器

110‧‧‧本地振盪器

120‧‧‧第一雜訊源

130‧‧‧第二雜訊源

140‧‧‧混波器

150‧‧‧時脈訊號產生器

160‧‧‧D型正反器

200、400、600‧‧‧自回授亂數產生器

210‧‧‧數位類比轉換器

212‧‧‧第二D型正反器

220‧‧‧數位振盪器

230‧‧‧調頻單元

240‧‧‧第一D型正反器

250‧‧‧時脈訊號產生器

AS‧‧‧第一輸出訊號

BS‧‧‧第二輸出訊號

CS‧‧‧資料訊號

CIN‧‧‧時脈輸入端

CK‧‧‧時脈訊號

CK’‧‧‧時脈訊號產生器

COUT1‧‧‧第一輸出電容

COUT2‧‧‧第二輸出電容

D1‧‧‧第一二極體

D2‧‧‧第二二極體

DIN‧‧‧資料輸入端

EN‧‧‧致能訊號

GND‧‧‧接地電壓

HS’‧‧‧高頻訊號

HS‧‧‧第一數位振盪訊號

IS1‧‧‧第一電流源

IS2‧‧‧第二電流源

MS‧‧‧類比亂碼訊號

NS1、NS2‧‧‧雜訊訊號

NS3‧‧‧人造雜訊訊號

N1‧‧‧N型電晶體

P1‧‧‧P型電晶體

RNG‧‧‧數位亂碼訊號

S810~S850‧‧‧步驟

SW1‧‧‧第一開關

SW2‧‧‧第二開關

t0~t4‧‧‧時間

T1~T4‧‧‧時間區間

TS‧‧‧第二數位振盪訊號

Q‧‧‧資料輸出端

U1‧‧‧及閘

U2‧‧‧反及閘

VDD‧‧‧第一系統電壓

圖1為習知亂數產生器之電路區塊示意圖。

圖2為根據本發明一實施例所繪示之自回授亂數產生器之區塊示意圖。

圖3為根據本發明一實施例所繪示之自回授亂數產生器之波形圖。

圖4為根據本發明另一實施例所繪示之自回授亂數產生器之區塊示意圖。

圖5為對應圖4之自回授亂數產生器之驅動波形圖。

圖6為根據本發明再一實施例所繪示之自回授亂數產生器之電路示意圖。

圖7為對應圖6之自回授亂數產生器之驅動波形圖。

圖8為根據本發明實施例之自回授亂數產生方法之流程圖。

在下文將參看隨附圖式更充分地描述各種例示性實施例，在隨附圖式中展示一些例示性實施例。然而，本發明概念可能以許多不同形式來體現，且不應解釋為限於本文中所闡述之例示性實施例。確切而言，提供此等例示性實施例使得本發明將為詳盡且 完整，且將向熟習此項技術者充分傳達本發明概念的範疇。在諸圖式中，可為了清楚而誇示層及區之大小及相對大小。類似數字始終指示類似元件。

應理解，雖然本文中可能使用術語第一、第二、第三等來描述各種元件，但此等元件不應受此等術語限制。此等術語乃用以區分一元件與另一元件。因此，下文論述之第一元件可稱為第二元件而不偏離本發明概念之教示。如本文中所使用，術語「及/或」包括相關聯之列出項目中之任一者及一或多者之所有組合。

〔自回授亂數產生器的一實施例〕

請參照圖2，圖2為根據本發明一實施例所繪示之自回授亂數產生器之區塊示意圖。如圖2所示，自回授亂數產生器200包括數位類比轉換器210、數位振盪器220、調頻單元230、第一D型正反器240與時脈訊號產生器250。調頻單元230電性連接數位類比轉換器210與數位振盪器220。第一D型正反器240之資料輸入端DIN電性連接調頻單元230，第一D型正反器240之時脈輸入端CIN電性連接時脈訊號產生器250，並且第一D型正反器240之資料輸出端Q電性連接數位類比轉換器210。

關於數位類比轉換器210，數位類比轉換器210用以接收第一D型正反器240所輸出的數位亂碼訊號RNG，亦即在自回授亂數產生器200將第一D型正反器240所輸出的數位亂碼訊號RNG透過自回授方式傳送至數位類比轉換器210。再者，數位類比轉換器210會將所接收到的數位亂碼訊號RNG轉換為對應的類比亂碼訊號MS，並且將類比亂碼訊號MS傳送至調頻單元230，其中不同的數位值對應至不同的類比電壓值。

關於數位振盪器220，數位振盪器220用以產生具有固定頻率之一第一數位振盪訊號HS，並且傳送第一數位振盪訊號HS至調頻單元230。

關於調頻單元230，調頻單元230用以分別接收數位類比轉換 器210與數位振盪器220所傳送之類比亂碼訊號MS與第一數位振盪訊號HS。進一步來說，調頻單元230根據類比亂碼訊號MS之電壓值來調變第一數位振盪訊號HS之頻率以提高第一數位振盪訊號HS之頻率之亂度(random)，並且據此輸出第二數位振盪訊號TS。也就是說，第一數位振盪訊號HS是具有一固定頻率或具有規律性之振盪訊號，第二數位振盪訊號TS為不具有固定頻率或不具有規律性之振盪訊號，並且值得一提的是，第二數位振盪訊號TS之頻率之亂度對應至數位亂碼訊號RNG之亂度。

關於第一D型正反器240，第一D型正反器240之資料輸入端DIN用以接收第二數位振盪訊號TS以作為一自回授雜訊訊號，並且利用時脈訊號CLK來讀取第二數位振盪訊號TS並且在其資料輸出端Q輸出下一個數位亂碼訊號RNG，其中時脈訊號CLK之頻率小於第一數位振盪訊號HS之頻率。

關於時脈訊號產生器250，時脈訊號產生器250用以產生一數位形式之時脈訊號CLK，並且時脈訊號產生器250將時脈訊號CK傳送至第一D型正反器240之時脈輸入端CIN。

接下來要教示的，是進一步說明自回授亂數產生器200的工作原理。

請同時參照圖2與圖3，圖3為根據本發明一實施例所繪示之自回授亂數產生器之波形圖。在本實施例中，自回授亂數產生器200利用其目前所輸出的亂數來作為雜訊干擾源，以使之後輸出之亂數不存在著任何之規律性，因此，自回授亂數產生器200可提供在電腦安全防護、各種線上交易如銀行自動櫃員機系統、網際網路通訊方面的領域更具效率的發展與應用。進一步來說，自回授亂數產生器200將第一D型正反器240之資料輸出端Q所輸出之數位亂碼訊號回授或傳送至數位類比轉換器210，並透過數位類比轉換器210來將數位亂碼訊號RNG轉換為對應的類比亂碼訊號MS。在一實施例中，數位類比轉換器210具有4位元之解析度，當第一D 型正反器240傳送數位邏輯為「0000_0000」~「1111_1111」其中之一之數位亂碼訊號RNG至數位類比轉換器210時，數位類比轉換器210會將其轉換為對應的電壓值(0毫伏特~1000毫伏特)，亦即如圖3所示之類比亂碼訊號MS的電壓波形，其同樣具有相當高的亂度。另一方面，數位振盪器220會產生具有固定頻率之第一數位振盪訊號HS，並且將第一數位振盪訊號HS傳送至調頻單元230。值得一提的是，在本實施例中，相較於時脈訊號產生器250所產生之時脈訊號CK，第一數位振盪訊號HS為高頻數位訊號，並且時脈訊號CK為低頻數位訊號。接下來，調頻單元230會根據類比亂碼訊號MS之電壓值來調整或調變第一數位振盪訊號HS的頻率以提高第一數位振盪訊號HS之頻率之亂度並據此傳送第二數位振盪訊號TS(如圖3所示)至第一D型正反器240之資料輸入端DIN以作為一雜訊干擾源，其中圖3所示之第二數位振盪訊號TS為以類比訊號形式呈現，以便更了解本揭露內容。詳細來說，在一時間點，當調頻單元230所讀取到的類比亂碼訊號MS之電壓值為250mV，則調頻單元230會將第一數位振盪訊號HS的頻率進行調變並且輸出為對應至250mV之頻率值之第二數位振盪訊號TS，在另一時間點，當調頻單元230所讀取到的類比亂碼訊號MS之電壓值為512mV，則調頻單元230會將第一數位振盪訊號HS的頻率進行調變並且輸出為對應至512mV之頻率值之第二數位振盪訊號TS。

值得一提的是，在本實施例中之數位振盪器220與調頻單元230可以作為一壓控數位振盪器(Voltage-controlled digital oscillator)，亦即壓控數位振盪器根據類比亂碼訊號MS之電壓值來輸出其對應頻率之第二數位振盪訊號TS。

接下來，第一D型正反器240會利用具有低頻之時脈訊號CK來讀取或取樣第二數位振盪訊號TS，以輸出另一個數位亂碼訊號RNG，並同時將此數位亂碼訊號RNG回授至數位類比轉換器210，以繼續進行上述之工作流程。從圖3可知數位亂碼訊號RNG在時間 軸下之電壓波形圖與頻率波形圖具有相當高之亂度，並且在此為了方便了解本揭露內容，數位亂碼訊號RNG在時間軸下之電壓波形圖與頻率波形圖是以類比形式來呈現。簡單來說，本揭露內容之自回授亂數產生器200將具有高亂度之數位亂碼訊號RNG回授自數位類比轉換器210，接著利用調頻技術來根據類比亂碼訊號MS之電壓值來將第一數位振盪訊號HS之頻率進行調變，並且據此輸出第二數位振盪訊號TS至第一D型正反器，以依序地產生數位亂碼訊號(另一個亂數)。因此，自回授亂數產生器200能夠產生無週期性之高隨機度(Random)的亂碼序列(Sequence)以提高電子交易應用的便利性與普及性，有利於保密系統、晶片測試系統及通訊系統中的任一種產業上之用途。

為了更詳細地說明本發明所述之自回授亂數產生器200的運作流程，以下將舉多個實施例中至少之一來作更進一步的說明。

在接下來的多個實施例中，將描述不同於上述圖2實施例之部分，且其餘省略部分與上述圖2實施例之部分相同。此外，為說明便利起見，相似之參考數字或標號指示相似之元件。

〔自回授亂數產生器的另一實施例〕

關於數位類比轉換器210，本揭露內容在以下提供了兩個實例態樣，並且將依序說明其在自回授亂數產生器內之運作機制。

請參照圖4，圖4為根據本發明另一實施例所繪示之自回授亂數產生器之區塊示意圖。與上述圖2實施例不同的是，自回授亂數產生器400中的數位類比轉換器210包括第一開關SW1、第一電流源IS1、P型電晶體P1、N型電晶體N1、第二電流源IS2、第二開關SW與第一輸出電容COUT1。第一開關SW1之第一端連接系統電壓VDD，第一開關SW1之控制端接收致能訊號EN以決定導通或截止狀態。第一電流源IS1之一端連接第一開關SW1之第二端。P型電晶體P1之源極連接第一電流源IS1之另一端，並且P型電晶體P1之閘極接收數位亂碼訊號RNG。N型電晶體N1之汲極連接P型電晶體 P1之汲極與調頻單元230,N型電晶體N1之閘極連接P型電晶體P1之閘極。第二電流源IS2之一端連接N型電晶體N1之源極。第二開關SW2之第一端連接第二電流源IS2之另一端，第二開關SW2之第二端連接接地電壓GND，第二開關SW2之控制端接收致能訊號EN以決定導通或截止狀態。第一輸出電容COUT1之一端連接N型電晶體N1之汲極，第一輸出電容COUT1之另一端連接接地電壓GND，其中第一輸出電容COUT1之電容電壓作為類比亂碼訊號MS之電壓準位。

接下來要教示的，是進一步說明自回授亂數產生器400的工作原理。

在本實施例中，在第一開關SW1與第二開關SW2接收並根據致能訊號而進入導通狀態下，當第一D型正反器240所輸出之數位亂碼訊號RNG為低電壓準位(亦即數位邏輯「0」)時，則P型電晶體P1與N型電晶體N1會分別進入導通與截止狀態並且第一電流源IS1會輸出充電電流來對第一輸出電容COUT1進行充電以使電容電壓上升，其中電容電壓之電壓值對應於類比亂碼訊號MS之電壓值。當第一D型正反器240所輸出之數位亂碼訊號RNG為高電壓準位(亦即數位邏輯「1」)時，則P型電晶體P1與N型電晶體N1分別進入截止與導通狀態以使得第一輸出電容COUT1輸出放電電流以對接地電壓GND之接地端進行放電，進而釋放第一輸出電容COUT1上之電容電壓。自回授亂數產生器400透過上述充放電之工作機制，來將數位亂碼訊號RNG轉換為對應的類比亂碼訊號MS。

請同時參照圖4與圖5，圖5為對應圖4之自回授亂數產生器之驅動波形圖。舉例來說，在時間區間T1，數位類比轉換器210接收到數位邏輯為「11」之數位亂碼訊號RNG，所以P型電晶體P1與N型電晶體N1分別進入截止與導通狀態以使得第一輸出電容COUT1輸出一放電電流以對接地電壓GND之接地端進行放電，其中類比亂碼訊號MS之電壓值對應於第一輸出電容COUT1之電容電壓 值，所以類比亂碼訊號MS之電壓值會持續地下降。在時間區間T2，數位類比轉換器210接收到數位邏輯為「000」之數位亂碼訊號RNG，所以P型電晶體P1與N型電晶體N1分別進入導通與截止狀態並且第一電流源IS1會輸出充電電流以對第一輸出電容COUT1進行充電，以使得類比亂碼訊號MS之電壓值會持續地上升。在時間區間T3，數位類比轉換器210接收到數位邏輯為「0」之數位亂碼訊號RNG，則類比亂碼訊號MS之電壓值會開始下降。在時間區間T4，數位類比轉換器210接收到數位邏輯為「11」之數位亂碼訊號RNG，則類比亂碼訊號MS之電壓值會開始上升。

為了更詳細地說明本發明所述之自回授亂數產生器200的運作流程，以下將舉多個實施例中至少之一來作更進一步的說明。

在接下來的多個實施例中，將描述不同於上述圖2實施例之部分，且其餘省略部分與上述圖2實施例之部分相同。此外，為說明便利起見，相似之參考數字或標號指示相似之元件。

〔自回授亂數產生器的再一實施例〕

請參照圖6，圖6為根據本發明再一實施例所繪示之自回授亂數產生器之電路示意圖。在本實施例中之自回授亂數產生器600，數位類比轉換器210包括第二D型正反器212、及閘U1、反及閘U2、第一二極體D1、第二二極體D2與第二輸出電容COUT2。

第二D型正反器212之時脈輸入端CIN接收數位亂碼訊號RNG，第二D型正反器212之資料輸入端DIN連接第二D型正反器212之反相資料輸出端。及閘U1之第一輸入端接收數位亂碼訊號RNG，及閘U1之第二輸入端連接第二D型正反器212之資料輸出端Q以接收資料訊號CS。反及閘U2之第一輸入端接收數位亂碼訊號RNG，反及閘U2之第二輸入端連接第二D型正反器212之資料輸入端DIN。第一二極體D1之陽極連接及閘U1之輸出端，第一二極體D2之陰極連接調頻單元230。第二二極體D2之陰極連接反及閘U2之輸出端，第二二極體D2之陽極連接調頻單元230與第一二極體 D1之陰極。第二輸出電容COUT2之一端連接第二二極體D2之陽極，第二輸出電容COUT2之另一端連接接地電壓GND，其中第二輸出電容COUT2之電容電壓作為類比亂碼訊號MS之電壓準位。

接下來要教示的，是進一步說明自回授亂數產生器600的工作原理。

在本揭露內容中的數位類比轉換器210，類比亂碼訊號MS之電壓準位會根據數位亂碼訊號RNG之電壓準位與資料訊號CS之電壓準位而進行調整(上升或下降)。進一步來說，在本實施例中，當數位亂碼訊號RNG為高電壓準位並且資料訊號CS為高電壓準位時，則類比亂碼訊號MS之電壓準位會上升；當數位亂碼訊號RNG為高電壓準位並且資料訊號CS為低電壓準位時，則類比亂碼訊號MS之電壓準位會下降。此外，當數位亂碼訊號RNG為低電壓準位時，則類比亂碼訊號MS之電壓準位會維持不變。在另一實施例中，當數位亂碼訊號RNG為高電壓準位並且資料訊號CS為高電壓準位時，則類比亂碼訊號MS之電壓準位會下降；當數位亂碼訊號RNG為高電壓準位並且資料訊號CS為低電壓準位時，則類比亂碼訊號MS之電壓準位會上升，並且當數位亂碼訊號RNG為高電壓準位，則類比亂碼訊號MS之電壓準位維持不變。此外，在一實施例中，當數位亂碼訊號RNG為低電壓準位並且資料訊號CS為高電壓準位時，則類比亂碼訊號MS之電壓準位上升；當數位亂碼訊號RNG為低電壓準位並且資料訊號CS為低電壓準位時，則類比亂碼訊號MS之電壓準位下降，並且當數位亂碼訊號RNG為高電壓準位，則類比亂碼訊號MS之電壓準位維持不變。

進一步來說，請同時參照圖6與圖7，圖7為對應圖6之自回授亂數產生器之驅動波形圖。在時間t0~t1之間，當數位類比轉換器120接收到數位邏輯為「1」的數位亂碼訊號RNG並且及閘U1接收數位邏輯為「1」的資料訊號CS時，則及閘U1與反及閘U2會分別都輸出數位邏輯為「1」的第一輸出訊號AS與第二輸出訊號BS， 進而導通第一二極體D1並且截止第二二極體D2。因此，第二輸出電容COUT2之電容電壓會上升，亦即類比亂碼訊號MS之電壓值會上升。接下來，在時間t1~t2之間，當數位類比轉換器120接收到數位邏輯為「0」的數位亂碼訊號RNG並且及閘U1接收數位邏輯為「1」的資料訊號CS時，則及閘U1與反及閘U2會分別輸出數位邏輯為「0」的第一輸出訊號AS與數位邏輯為「1」的第二輸出訊號BS，進而截止第一二極體D1與第二二極體D2。因此，第二輸出電容COUT2之電容電壓會維持不變，亦即類比亂碼訊號MS之電壓值會維持不變。在時間t2~t3之間，當數位類比轉換器120接收到數位邏輯為「11」的數位亂碼訊號RNG並且及閘U1接收數位邏輯為「00」的資料訊號CS時，則及閘U1與反及閘U2會分別輸出數位邏輯為「00」的第一輸出訊號AS與數位邏輯為「00」的第二輸出訊號BS，進而截止第一二極體D1與導通第二二極體D2。因此，第二輸出電容COUT2會開始放電(放電路徑為從第二二極體D2、反及閘U2至接地端)，以使得類比亂碼訊號MS之電壓值開始下降。在時間t3~t4之間，當數位類比轉換器120接收到數位邏輯為「000」的數位亂碼訊號RNG並且及閘U1接收數位邏輯為「000」的資料訊號CS時，則及閘U1與反及閘U2會分別輸出數位邏輯為「000」的第一輸出訊號AS與數位邏輯為「111」的第二輸出訊號BS，進而截止第一二極體D1與第二二極體D2。因此，第二輸出電容COUT2之電容電壓會維持不變，亦即類比亂碼訊號MS之電壓值會維持不變。

〔自回授亂數產生方法的一實施例〕

請參照圖8，圖8為根據本發明實施例之自回授亂數產生方法之流程圖。本實施例所述的方法可以在圖2、圖4或圖6所示自回授亂數產生器200、400或600上執行，因此請一併照圖2~圖7以利理解，而自回授亂數產生方法包括以下步驟：透過數位類比轉換器，接收數位亂碼訊號並且將數位亂碼訊號轉換為對應的類比亂碼訊 號(步驟S810)；透過數位振盪器，產生具有固定頻率之第一數位振盪訊號(步驟S820)；透過調頻單元，接收類比亂碼訊號與第一數位振盪訊號(步驟S830)；根據類比亂碼訊號之電壓值來調變第一數位振盪訊號之頻率以提高第一數位振盪訊號之頻率之亂度，並且據此輸出第二數位振盪訊號以作為自回授雜訊訊號(步驟S840)；透過第一D型正反器，利用時脈訊號來讀取第二數位振盪訊號並且在其資料輸出端輸出數位亂碼訊號，其中時脈訊號之頻率小於第一數位振盪訊號之頻率，並且第二數位振盪訊號之頻率之亂度對應至數位亂碼訊號之亂度(步驟S850)。

關於自回授亂數產生器之自回授亂數產生方法之各步驟的相關細節在上述圖2~圖7實施例已詳細說明，在此恕不贅述。在此須說明的是，圖8實施例之各步驟僅為方便說明之須要，本發明實施例並不以各步驟彼此間的順序作為實施本發明各個實施例的限制條件。

〔實施例的可能功效〕

綜上所述，本發明實施例所提出之自回授亂數產生器及其自回授亂數產生方法，將第一D型正反器所輸出的數位亂碼訊號(亦即亂數碼)回授至數位類比轉換器以產生類比亂碼訊號，進而透過類比亂碼訊號來調變第一數位振盪訊號以提高第一數位振盪訊號之頻率之亂度並且提高亂數碼之隨機性或亂度。據此，自回授亂數產生器能夠產生無週期性之高隨機度(Random)的亂碼序列(Sequence)以提高電子交易應用的便利性與普及性。

以上所述僅為本發明之實施例，其並非用以侷限本發明之專利範圍。

200‧‧‧自回授亂數產生器

210‧‧‧數位類比轉換器

220‧‧‧數位振盪器

230‧‧‧調頻單元

240‧‧‧第一D型正反器

250‧‧‧時脈訊號產生器

CIN‧‧‧時脈輸入端

CK‧‧‧時脈訊號

DIN‧‧‧資料輸入端

HS‧‧‧第一數位振盪訊號

MS‧‧‧類比亂碼訊號

RNG‧‧‧數位亂碼訊號

TS‧‧‧第二數位振盪訊號

Q‧‧‧資料輸出端

Claims (10)

1. 一種自回授亂數產生器，包括：一數位類比轉換器，接收一數位亂碼訊號並且將該數位亂碼訊號轉換為對應的一類比亂碼訊號；一數位振盪器，用以產生具有固定頻率之一第一數位振盪訊號；一調頻單元，電性連接該數位類比轉換器與該數位振盪器以分別接收該類比亂碼訊號與該第一數位振盪訊號，該調頻單元根據該類比亂碼訊號之電壓值來調變該第一數位振盪訊號之頻率以提高該第一數位振盪訊號之頻率之亂度，並且據此輸出一第二數位振盪訊號以作為一自回授雜訊訊號；以及一第一D型正反器，其資料輸入端電性連接該調頻單元以接收該第二數位振盪訊號，其時脈輸入端接收一時脈訊號，該第一D型正反器利用該時脈訊號來讀取該第二數位振盪訊號並且在其資料輸出端輸出該數位亂碼訊號，其中該時脈訊號之頻率小於該第一數位振盪訊號之頻率，並且該第二數位振盪訊號之頻率之亂度對應至該數位亂碼訊號之亂度。
2. 如請求項1所述之自回授亂數產生器，更包括：一時脈訊號產生器，電性連接該第一D型正反器之時脈輸入端，該時脈訊號產生器用以產生該時脈訊號。
3. 如請求項1所述之自回授亂數產生器，其中該數位類比轉換器包括：一第一開關，其第一端連接一系統電壓，其控制端接收一致能訊號以決定導通或截止狀態；一第一電流源，其一端連接系統電壓；一P型電晶體，其源極連接該第一電流源之另一端，其閘極接 收該數位亂碼訊號；一N型電晶體，其汲極連接該P型電晶體之汲極與該調頻單元，其閘極連接該P型電晶體之閘極；一第二電流源，其一端連接該N型電晶體之源極；一第二開關，其第一端連接該第二電流源之另一端，其第二端連接一接地電壓，其控制端接收該致能訊號以決定導通或截止狀態；以及一第一輸出電容，其一端連接該N型電晶體之汲極，其另一端連接該接地電壓，其中該第一輸出電容之電容電壓作為該類比亂碼訊號之電壓準位，其中在該第一與該第二開關皆導通之情況下，當該數位亂碼訊號為低電壓準位時，則該P型電晶體與該N型電晶體分別進入導通與截止狀態並且該第一電流源輸出一充電電流以對該第一輸出電容進行充電，當該數位亂碼訊號為高電壓準位時，則該P型電晶體與該N型電晶體分別進入截止與導通狀態以使得該第一輸出電容輸出一放電電流以對該接地電壓之接地端進行放電。
4. 如請求項1所述之自回授亂數產生器，其中該數位類比轉換器包括：一第二D型正反器，其時脈輸入端接收該數位亂碼訊號，其資料輸入端連接該第二D型正反器之反相資料輸出端；一及閘，其第一輸入端接收該數位亂碼訊號，其第二輸入端連接該第二D型正反器之資料輸出端以接收一資料訊號；一反及閘，其第一輸入端接收該數位亂碼訊號，其第二輸入端連接該第二D型正反器之資料輸入端；一第一二極體，其陽極連接該及閘之輸出端，其陰極連接該調頻單元；一第二二極體，其陰極連接該反及閘之輸出端，其陽極連接該 調頻單元與該第一二極體之陰極；以及一第二輸出電容，其一端連接該第二二極體之陽極，其另一端連接一接地電壓，其中該第二輸出電容之電容電壓作為該類比亂碼訊號之電壓準位，其中該類比亂碼訊號之電壓根據該數位亂碼訊號與該資料訊號之電壓準位而進行調整。
5. 如請求項4所述之自回授亂數產生器，其中當該數位亂碼訊號為高電壓準位並且該資料訊號為高電壓準位時，則該類比亂碼訊號之電壓準位上升；當該數位亂碼訊號為高電壓準位並且該資料訊號為低電壓準位時，則該類比亂碼訊號之電壓準位下降。當該數位亂碼訊號為低電壓準位，則該類比亂碼訊號之電壓準位維持不變。
6. 一種自回授亂數產生方法，用於一自回授亂數產生器，該自回授亂數產生器包括一數位類比轉換器、一數位振盪器、一調頻單元與一第一D型正反器，該調頻單元電性連接該數位類比轉換器與該數位振盪器，該第一D型正反器之資料輸入端電性連接該調頻單元，該第一D型正反器之時脈輸入端接收一時脈訊號，該自回授亂數產生方法包括：透過該數位類比轉換器，接收一數位亂碼訊號並且將該數位亂碼訊號轉換為對應的一類比亂碼訊號；透過該數位振盪器，產生具有固定頻率之一第一數位振盪訊號；透過該調頻單元，接收該類比亂碼訊號與該第一數位振盪訊號；根據該類比亂碼訊號之電壓值來調變該第一數位振盪訊號之頻率以提高該第一數位振盪訊號之頻率之亂度，並且據此輸出一第二數位振盪訊號以作為一自回授雜訊訊號；以及透過該第一D型正反器，利用該時脈訊號來讀取該第二數位振 盪訊號並且在其資料輸出端輸出該數位亂碼訊號，其中該時脈訊號之頻率小於該第一數位振盪訊號之頻率，並且該第二數位振盪訊號之頻率之亂度對應至該數位亂碼訊號之亂度。
7. 如請求項6所述之自回授亂數產生方法，其中該自回授亂數產生器更包括一時脈訊號產生器，該時脈訊號產生器電性連接該第一D型正反器之時脈輸入端，該時脈訊號產生器用以產生該時脈訊號。
8. 如請求項6所述之自回授亂數產生方法，其中該數位類比轉換器包括：一第一開關，其第一端連接一系統電壓，其控制端接收一致能訊號以決定導通或截止狀態；一第一電流源，其一端連接該第一開關之第二端；一P型電晶體，其源極連接該第一電流源之另一端，其閘極接收該數位亂碼訊號；一N型電晶體，其汲極連接該P型電晶體之汲極與該調頻單元，其閘極連接該P型電晶體之閘極；一第二電流源，其一端連接該N型電晶體之源極；一第二開關，其第一端連接該第二電流源之另一端，其第二端連接一接地電壓，其控制端接收該致能訊號以決定導通或截止狀態；以及一第一輸出電容，其一端連接該N型電晶體之汲極，其另一端連接該接地電壓，其中該第一輸出電容之電容電壓作為該類比亂碼訊號之電壓準位，其中在該第一與該第二開關皆導通之情況下，當該數位亂碼訊號為低電壓準位時，則該P型與該N型電晶體分別進入導通與截止狀態並且該第一電流源輸出一充電電流以對該第一輸出電容進行充電，當該數位亂碼訊號為高電壓準位 時，則該P型與該N型電晶體分別進入截止與導通狀態已使得該第一輸出電容輸出一放電電流以對該接地電壓之接地端進行放電。
9. 如請求項6所述之自回授亂數產生方法，其中該數位類比轉換器包括：一第二D型正反器，其時脈輸入端接收該數位亂碼訊號，其資料輸入端連接該第二D型正反器之反相資料輸出端，其資料輸出端；一及閘，其第一輸入端接收該數位亂碼訊號，其第二輸入端連接該第二D型正反器之資料輸出端以接收一資料訊號；一反及閘，其第一輸入端接收該數位亂碼訊號，其第二輸入端連接該第二D型正反器之資料輸入端；一第一二極體，其陽極連接該及閘之輸出端，其陰極連接該調頻單元；一第二二極體，其陰極連接該反及閘之輸出端，其陽極連接該調頻單元與該第一二極體之陰極；以及一第二輸出電容，其一端連接該第二二極體之陽極，其另一端連接一接地電壓，其中該第二輸出電容之電容電壓作為該類比亂碼訊號之電壓準位，其中當該數位亂碼訊號為高電壓準位並且該資料訊號為高電壓準位時，則該類比亂碼訊號之電壓準位上升，當該數位亂碼訊號為高電壓準位並且該資料訊號為低電壓準位時，則該類比亂碼訊號之電壓準位下降。
10. 如請求項9所述之自回授亂數產生方法，當該數位亂碼訊號為低電壓準位，則該類比亂碼訊號之電壓準位維持不變。