TWI505075B - 防止上電錯誤之電壓輸出良好訊號產生電路及防止上電錯誤之控制器 - Google Patents

Description

防止上電錯誤之電壓輸出良好訊號產生電路及防止上電錯誤之控制器

本發明係關於一種防止上電錯誤之電壓輸出良好訊號產生電路及防止上電錯誤之控制器。

在電源控制積體電路(IC，Integrated Circuit)的領域中，有些電源控制IC須去監控輸出電壓是否正常。當輸出電壓輸出正常時，電源控制IC的電壓輸出良好(Power Good)腳位則會提供一電壓輸出良好訊號，讓系統做判斷或做處理。尤其在複雜的電路系統中(例如：電腦)，系統的上電和重新啟動是有順序的。請參見第一圖，為一電壓輸出良好訊號PG作為下一級電路的控制器的一啟動訊號EN之示意圖，以避免上一級的輸出未穩定前下一級電路即運作可能造成的電路運作錯誤。請參見第二圖，為電壓輸出良好訊號PG經調整後作為下一級電路的控制器的啟動訊號EN之示意圖。有些前後級電路間有準位或時序調整之必要，透過一移位電路Level Shifter，可以將電壓輸出良好訊號PG的相位及準位調整至適合下一級控制器之啟動訊號EN。請再參見第三圖，為常見的移位電路之電路示意圖。電壓輸出良好訊號PG經一電阻R1及一電容C1的濾波、延遲後以控制一電晶體M1。電晶體M1和一電阻R2串聯，而一電晶體M2和一電阻R3也串連，且電晶體M1和電阻R2的連接點耦接電晶體M2之閘極。當電壓輸出良好訊號PG為高準位並持續一段時間，則電容C1上的跨壓升高至足以導通電晶體M1，使電晶體M2的閘極為低準位而截止，啟動訊號EN也為高準位。

電源控制IC一般由於驅動能力並不足，故無法確保適當地驅動下一級電路。因此，電源控制IC一般會透過一電壓輸出良好訊號產生電路來提升電壓輸出良好訊號PG的驅動能力。請參見第四圖(a)，為一般常見的電壓輸出良好訊號產生電路之電路示意圖。電壓輸出良好訊號產生電路包含串連之一電阻R4及一電晶體M5，且電晶體M5受一控制器10之控制。控制器10耦接一第一電壓VDD，以接收運作所需之能量，並於所控制之一轉換電路的一輸出電壓(未繪出)到達一預定電位時，控制電晶體M5截止。電阻R4之一端耦接一第二電壓VX，另一端耦接電晶體M5的汲極。電晶體M5的源級接地而閘極耦接控制器10。當電晶體M5截止時，電壓輸出良好訊號產生電路於電阻R4與電晶體M5的連接點產生電壓輸出良好訊號PG。然而，電壓輸出良好訊號PG可能會因為第一電壓VDD及第二電壓VX的提供順序不同，而可能有誤產生電壓輸出良好訊號PG。請參見第四圖(b)，為第四圖(a)所示電壓輸出良好訊號產生電路於第二電壓VX、第一電壓VDD的提供順序時的波形圖。第二電壓VX於時間點t1被提供，而第一電壓VDD於後被提供。在時間點t2，第一電壓VDD升至足夠高，控制器10開始運作而導通電晶體M5。在時間點t1與時間點t2之間，由於電晶體M5為截止，使得電壓輸出良好訊號PG的準位隨著第二電壓VX上升，而輸出錯誤之電壓輸出良好訊號PG，直至於時間點t2電晶體M5導通才停止輸出。於時間點t3，控制器10判斷轉換電路之輸出電壓已到達預定電位後，才截止電晶體M5以輸出電壓輸出良好訊號PG。而時間點t1到時間點t2之間的錯誤輸出的電壓輸出良好訊號PG，可能以讓根據電壓輸出良好訊號PG啟動/運作的後級電路出現運作錯誤之問題。

鑑於先前技術中的上電順序的不同，可能產生錯誤的電壓輸出良好訊號之問題，本發明透過防止上電錯誤電路或者修改控制器的邏輯輸出為雙電源，藉此使電壓輸出良好訊號產生電路不因提供給控制器以外的電壓源的上電而誤產生電壓輸出良好訊號。

為達上述目的，本發明揭露了一種防止上電錯誤之電壓輸出良好訊號產生電路，用以根據一控制器之控制產生一電壓輸出良好訊號，其中控制器之一輸入電源端耦接一第一輸入電壓。防止上電錯誤之電壓輸出良好訊號產生電路包含一阻抗單元、一受控電晶體以及一防止上電錯誤電路。阻抗單元之一端耦接一第二輸入電壓。受控電晶體具有一第一輸入/輸出端、一第二輸入/輸出端以及一受控端，其中第一輸入/輸出端耦接阻抗單元之另一端以產生電壓輸出良好訊號，第二輸入/輸出端耦接一共同電位，以及受控端耦接控制器，以根據控制器之一控制訊號改變操作狀態。防止上電錯誤電路耦接受控電晶體之受控端以及耦接電晶體之第一輸入/輸出端及第二輸入電壓其中之一，當第二輸入電壓早於第一輸入電壓提供時，防止上電錯誤電路使受控電晶體導通以箝制電壓輸出良好訊號之準位低於一預定電壓值。

本發明也揭露了一種防止上電錯誤之電壓輸出良好訊號產生電路，用以根據一控制器之控制產生一電壓輸出良好訊號，其中控制器之一輸入電源端耦接一第一輸入電壓。防止上電錯誤之電壓輸出良好訊號產生電路包含一受控電晶體、一阻抗單元以及一防止上電錯誤電路。受控電晶體對應該控制器之一控制訊號改變操作狀態。受控電晶體具有一第一輸入/輸出端、一第二輸入/輸出端以及一受控端，其中第一輸入/輸出端耦接一第二輸入電壓。阻抗單元之一端耦接受控電晶體之第二輸入/輸出端以產生電壓輸出良好訊號，另一端耦接一共同電位。防止上電錯誤電路耦接受控電晶體之受控端以及耦接受控電晶體之第二輸入/輸出端及共同電位其中之一，當第二輸入電壓早於第一輸入電壓提供時，防止上電錯誤電路使受控電晶體截止。

本發明更揭露了一種防止上電錯誤之控制器，用以於偵測所控制之一轉換電路之一輸出電壓達一預定值時，控制一電壓輸出良好訊號產生電路產生一電壓輸出良好訊號。控制器包含一第一邏輯電路以及一第二邏輯電路。第一邏輯電路耦接一第一輸入電壓；第二邏輯電路，耦接一第二輸入電壓，第二邏輯電路之一輸出端耦接第一邏輯電路之一輸出端。其中，第一邏輯電路及第二邏輯電路分別於第一輸入電壓及第二輸入電壓被提供，且輸出電壓達預定值時，由各自之輸出端產生控制訊號。

以上的概述與接下來的詳細說明皆為示範性質，是為了進一步說明本發明的申請專利範圍。而有關本發明的其他目的與優點，將在後續的說明與圖示加以闡述。

請參見第五圖(a)，為根據本發明之一較佳實施例之防止上電錯誤之控制器之電路示意圖。控制器100於偵測到所控制之一轉換電路之一輸出電壓(未繪出)達一預定值時，產生一控制訊號使一電壓輸出良好訊號產生電路產生一電壓輸出良好訊號PG。控制器100包含一第一邏輯電路102以及一第二邏輯電路104。第一邏輯電路102耦接一第一輸入電壓VDD而第二邏輯電路104耦接一第二輸入電壓VX，且第一邏輯電路102之一輸出端以及第二邏輯電路104之一輸出端彼此耦接，以共同產生控制訊號。在此實施例，第一邏輯電路102之及第二邏輯電路104均為反及閘。當第一輸入電壓VDD及第二輸入電壓VX之任一提供時，都會使第一邏輯電路102以及第二邏輯電路104中對應的電路運作而使控制器100正確地控制電壓輸出良好訊號產生電路。第一邏輯電路102及第二邏輯電路104可以接受控制器100用以判斷轉換電路之輸出電壓之一輸出判斷訊號POK以及用以啟動控制器100之一啟動訊號EN。電壓輸出良好訊號產生電路包含一阻抗單元R11以及一受控電晶體M11。阻抗單元R11的一端耦接第二輸入電壓VX。受控 電晶體M11具有一第一輸入/輸出端(汲極)、一第二輸入/輸出端(源極)以及一受控端(閘極)。第一輸入/輸出端耦接阻抗單元R11之另一端以產生上述電壓輸出良好訊號PG，第二輸入/輸出端耦接一共同電位(即，接地)，以及受控端耦接控制器100，以根據控制訊號改變操作狀態為導通或截止。當輸出判斷訊號POK、啟動訊號EN、第一輸入電壓VDD及第二輸入電壓VX均存在時，控制器100才會截止受控電晶體M11，使電壓輸出良好訊號產生電路產生電壓輸出良好訊號PG。若第二輸入電壓VX早於第一輸入電壓VDD被提供，此時控制器100中的主要電路(由第一輸入電壓VDD提供操作電力)還未能運作，因此轉換電路之輸出電壓還未建立，輸出判斷訊號POK為代表輸出電壓未建立之低準位。因此，第二邏輯電路104輸出高準位訊號而導通受控電晶體M11，使電壓輸出良好訊號產生電路停止產生電壓輸出良好訊號PG(即電壓輸出良好訊號PG為低準位)。

請參見第五圖(b)，為根據本發明之一第一較佳實施例之防止上電錯誤之電壓輸出良好訊號產生電路之電路示意圖。防止上電錯誤之電壓輸出良好訊號產生電路包含一阻抗單元R11、一受控電晶體M11以及一防止上電錯誤電路，用以根據一控制器200之控制產生一電壓輸出良好訊號PG。控制器200之一輸入電源端耦接一第一輸入電壓VDD，以接受操作所需之電力。阻抗單元R11以及受控電晶體M11之連接關係請參見第五圖(a)之說明，在此不再重複。防止上電錯誤電路包含一電阻R12，耦接受控電晶體M11之受控端以及第一輸入電壓VDD。當第二輸入電壓VX早於第一輸入電壓VDD提供時，控制器200雖未能操作而產生一控制訊號截止受控電晶體M11，然電阻R12會隨著第二輸入電壓VX的上升拉高受控電晶體M11的受控端電位，而使受控電晶體M11處於導通。因此，電壓輸出良好訊號PG之準位會幾乎等於零電位(即接地的電位)。而電阻R12的阻值較高，故當上述控制器200開始操作並確認於偵測轉換電路的輸出電壓已達預定值時，可順利將受控電晶體M11受控端的電位拉低，使受控電晶體M11截止。此時，阻抗單元R11將電壓輸出良好訊號PG的準位拉高，使電壓輸出良好訊號產生電路產生電壓輸出良好訊號PG。

請參見第五圖(c)，為根據本發明之一第二較佳實施例之防止上電錯誤之電壓輸出良好訊號產生電路之電路示意圖。相較於第五圖(b)所示之電路，本實施例之防止上電錯誤電路增加一電流源Is，耦接於一電阻R12及一受控電晶體M11的受控端之間，以提供一電流流經電阻R12。電流源Is可以是一空乏型電晶體，空乏型電晶體之一第一端(汲極)耦接電阻R12，空乏型電晶體之一第二端(源極)耦接受控電晶體M11之受控端，而空乏型電晶體之一受控端(閘極)與空乏型電晶體之第二端耦接。另外，圖中所顯示的空乏型電晶體的基底係連接到源極，但也可以接地而不影響其功能。當第二輸入電壓VX早於第一輸入電壓VDD提供時，電流源Is會於第二輸入電壓VX提供時，對電晶體M11的受控端充電以提升受控端電位，而使受控電晶體M11處於導通。此時，電壓輸出良好訊號PG之準位會幾乎等於零電位。而電阻R12可以於靜電放電時，保護電流源Is，以降低靜電放電直接對電流源Is損壞。而控制器200的驅動能力高於電流源Is，於確認偵測轉換電路的輸出電壓已達預定值時，可提供高於電流源Is充電電流的放電電流，以順利將受控電晶體M11受控端的電位拉低，使受控電晶體M11截止而電壓輸出良好訊號PG的準位可被阻抗單元R11拉高。

請參見第五圖(d)，為根據本發明之一第三較佳實施例之防止上電錯誤之電壓輸出良好訊號產生電路之電路示意圖。相較於第五圖(b)所示之電路，本實施例之防止上電錯誤電路增加一電晶體M12，耦接於一電阻R12及一受控電晶體M11的受控端之間。在本實施例，電晶體M12為P型電晶體，其第一端(源極)耦接電阻R12，第二端(汲極)耦接受控電晶體M11之一受控端，而受控端(閘極)耦接一第一輸入電壓VDD。當第二輸入電壓VX早於第一輸入電壓VDD提供時，電晶體M12的受控端仍在低電位而導通，使得受控電晶體M11的受控端電位拉高而使受控電晶體M11導通。此時，電壓輸出良好訊號PG之準位會幾乎等於零電位。而當第一輸入電壓VDD也提供，電晶體M12的受控端電位被抬高而使電晶體M12被截止。此時控制器200也開始操作，而可以根據偵測轉換電路的輸出電壓的結果直接控制電晶體M11為導通或截止。

上述實施例中的電阻R12也可以直接耦接阻抗單元R11及受控電晶體M11的連接點以取代耦接第二輸入電壓VX，以配合不同的電路應用環境提供不同準位範圍的電壓輸出良好訊號PG。

另外，電壓輸出良好訊號產生電路中的阻抗單元R11及受控電晶體M11的順序也可以對調。請參見第五圖(e)，為根據本發明之一第四較佳實施例之防止上電錯誤之電壓輸出良好訊號產生電路之電路示意圖。防止上電錯誤之電壓輸出良好訊號產生電路包含一阻抗單元R13、一受控電晶體M13以及一防止上電錯誤電路，用以根據一控制器200之控制產生一電壓輸出良好訊號PG。控制器200之一輸入電源端耦接一第一輸入電壓VDD，以接受操作所需之電力。受控電晶體M13對應控制器200之一控制訊號改變操作狀態為導通或截止。受控電晶體M13具有一第一輸入/輸出端(源極)、一第二輸入/輸出端(汲極)以及一受控端(閘極)，其中第一輸入/輸出端耦接一第二輸入電壓VX。阻抗單元R13之一端耦接受控電晶體M13之第二輸入/輸出端以產生該電壓輸出良好訊號，而另一端耦接一共同電位。防止上電錯誤電路包含一電阻R14以及一電晶體M14。電阻R14之一端耦接第二輸入電壓VX，另一端耦接受控電晶體M13之受控端及電晶體M14的第一端(汲極)。電晶體M14的第二端(源極)耦接一共同電位，而受控端(閘極)耦接控制器200以接收控制器200所產生的控制訊號控制。當第二輸入電壓VX提供而第一輸入電壓未提供之期間，電晶體M14被截止。此時，因電阻R14而使受控電晶體M13也為截止，使電壓輸出良好訊號PG維持在低準位。當然，上述的電晶體M14之第二端也可以耦接到受控電晶體M13的第二輸入/輸出端，以提供不同準位範圍之電壓輸出良好訊號PG。

如上所述，本發明完全符合專利三要件：新穎性、進步性和產業上的利用性。本發明在上文中已以較佳實施例揭露，然熟習本項技術者應理解的是，該實施例僅用於描繪本發明，而不應解讀為限制本發明之範圍。應注意的是，舉凡與該實施例等效之變化與置換，均應設為涵蓋於本發明之範疇內。因此，本發明之保護範圍當以下文之申請專利範圍所界定者為準。

先前技術：

PG．．．電壓輸出良好訊號

EN．．．啟動訊號

Level Shifter．．．移位電路

R1、R2、R3、R4．．．電阻

C1．．．電容

M1、M2、M5．．．電晶體

10．．．控制器

VDD．．．第一電壓

VX．．．第二電壓

t1、t2、t3．．．時間點

本發明：

100、200．．．控制器

PG．．．電壓輸出良好訊號

102．．．第一邏輯電路

104．．．第二邏輯電路

VDD．．．第一輸入電壓

VX，．．．第二輸入電壓

POK．．．輸出判斷訊號

EN．．．啟動訊號

Is．．．電流源

R11、R13．．．阻抗單元

M11、M13．．．受控電晶體

R12、R14．．．電阻

M12、M14．．．電晶體

第一圖為電壓輸出良好訊號作為下一級電路的控制器的啟動訊號之示意圖。

第二圖為電壓輸出良好訊號經調整後作為下一級電路的控制器的啟動訊號之示意圖。

第三圖為常見的移位電路之電路示意圖。

第四圖(a)為一般常見的電壓輸出良好訊號產生電路之電路示意圖。

第四圖(b)為第四圖(a)所示電壓輸出良好訊號產生電路於第二電壓、第一電壓的提供順序時的波形圖。

第五圖(a)為根據本發明之一較佳實施例之防止上電錯誤之控制器之電路示意圖。

第五圖(b)為根據本發明之一第一較佳實施例之防止上電錯誤之電壓輸出良好訊號產生電路之電路示意圖。

第五圖(c)為根據本發明之一第二較佳實施例之防止上電錯誤之電壓輸出良好訊號產生電路之電路示意圖。

第五圖(d)為根據本發明之一第三較佳實施例之防止上電錯誤之電壓輸出良好訊號產生電路之電路示意圖。

第五圖(e)為根據本發明之一第四較佳實施例之防止上電錯誤之電壓輸出良好訊號產生電路之電路示意圖。

200．．．控制器

PG．．．電壓輸出良好訊號

VDD．．．第一輸入電壓

VX．．．第二輸入電壓

R11．．．阻抗單元

M11．．．受控電晶體

R12．．．電阻

Claims (9)

1. 一種防止上電錯誤之電壓輸出良好訊號產生電路，用以根據一控制器之控制產生一電壓輸出良好訊號，其中該控制器之一輸入電源端耦接一第一輸入電壓，該防止上電錯誤之電壓輸出良好訊號產生電路包含：一阻抗單元，該阻抗單元之一端耦接一第二輸入電壓；一受控電晶體，具有一第一輸入/輸出端、一第二輸入/輸出端以及一受控端，其中該第一輸入/輸出端耦接該阻抗單元之另一端以產生該電壓輸出良好訊號，該第二輸入/輸出端耦接一共同電位，以及該受控端耦接該控制器以根據該控制器之一控制訊號改變操作狀態；以及一防止上電錯誤電路，耦接該受控電晶體之該受控端以及耦接該受控電晶體之該第一輸入/輸出端及該第二輸入電壓其中之一，當該第二輸入電壓早於該第一輸入電壓提供時，該防止上電錯誤電路使受控電晶體導通以箝制該電壓輸出良好訊號之準位低於一預定電壓值。
2. 如申請專利範圍第1項所述之防止上電錯誤之電壓輸出良好訊號產生電路，其中該防止上電錯誤電路包含一電阻，該電阻之一端耦接該受控電晶體之該第一輸入/輸出端及該第二輸入電壓其中之一，另一端耦接該受控電晶體之該受控端。
3. 如申請專利範圍第1項或第2項所述之防止上電錯誤之電壓輸出良好訊號產生電路，其中該防止上電錯誤電路更包含一空乏型電晶體，該空乏型電晶體之一第一端耦接該受控電晶體之該第一輸入/輸出端，該空乏型電晶體之一第二端耦接該受控電晶體之該受控端，而該空乏型電晶體之一受控端與該空乏型電晶體之該第二端耦接。
4. 如申請專利範圍第1項或第2項所述之防止上電錯誤之電壓輸出良好訊號產生電路，其中該防止上電錯誤電路更包含一P型電晶體，該P型電晶體之一第一端耦接該受控電晶體之該第一輸入/輸出端，該P型電晶體之一第二端耦接該受控電晶體之該受控端，而該P型電晶體之一受控端耦接該第一輸入電壓。
5. 一種防止上電錯誤之控制器，用以於偵測所控制之一轉換電路之一輸出電壓達一預定值時，控制一電壓輸出良好訊號產生電路產生一電壓輸出良好訊號，該控制器包含：一第一邏輯電路，耦接一第一輸入電壓；以及一第二邏輯電路，耦接一第二輸入電壓，該第二邏輯電路之一輸出端耦接該第一邏輯電路之一輸出端；其中，該第一邏輯電路及該第二邏輯電路分別於該第一輸入電壓及該第二輸入電壓被提供且該輸出電壓達該預定值時，由各自之該輸出端產生一訊號，以共同產生該控制訊號。
6. 如申請專利範圍第5項之防止上電錯誤之控制器，其中該第一邏輯電路及該第二邏輯電路為反及閘。
7. 一種防止上電錯誤之電壓輸出良好訊號產生電路，用以根據一控制器之控制產生一電壓輸出良好訊號，其中該控制器之一輸入電源端耦接一第一輸入電壓，該防止上電錯誤之電壓輸出良好訊號產生電路包含：一受控電晶體，對應該控制器之一控制訊號改變操作狀態，該受控電晶體具有一第一輸入/輸出端、一第二輸入/輸出端以及一受控端，其中該第一輸入/輸出端耦接一第二輸入電壓，；一阻抗單元，一端耦接該受控電晶體之該第二輸入/輸出端以產生該電壓輸出良好訊號，另一端耦接一共同電位；以及一防止上電錯誤電路，耦接該受控電晶體之該受控端以及耦接該受控電晶體之該第二輸入/輸出端及該共同電位其中之一，當該第二輸入電壓早於該第一輸入電壓提供時，該防止上 電錯誤電路使該受控電晶體截止。
8. 如申請專利範圍第7項所述之防止上電錯誤之電壓輸出良好訊號產生電路，其中該防止上電錯誤電路包含一電阻，該電阻之一端耦接該第二輸入電壓，另一端耦接該受控電晶體之該受控端。
9. 如申請專利範圍第7項或第8項所述之防止上電錯誤之電壓輸出良好訊號產生電路，其中該防止上電錯誤電路更包含一電晶體，該電晶體之一第一端耦接該受控電晶體之該受控端，該電晶體之一第二端耦接該受控電晶體之該第二輸入/輸出端及該共同電位其中之一，而該電晶體之一受控端耦接該控制器。