TWI503905B - 打線結構 - Google Patents

Description

打線結構

本發明係關於一種打線結構，特別是指一種能降低各銲線間之雜訊干擾之打線結構。

在半導體產業中，打線技術被廣泛地使用在晶片或基板等承載件上，其通常藉由複數銲線電性連接該晶片上的銲墊與該基板上的接墊。而隨著電子產品之需求效能愈來愈高，各銲線之電性訊號彼此之間的雜訊干擾亦愈來愈多，因此如何使該電性信號保持高效率且不失真已成為重要的研究課題。

第1圖係繪示習知技術之打線結構1之俯視示意圖。如圖所示，打線結構1係至少包括載體10、第一銲墊111、第二銲墊112、第三銲墊113、第四銲墊114、第一接墊121、第二接墊122、第三接墊123、第四接墊124、第一銲線131、第二銲線132、第三銲線133以及第四銲線134。

該第一銲墊111至該第四銲墊114與該第一接墊121至該第四接墊124係位於該載體10上，且該第一銲墊111至該第四銲墊114係分別藉由該第一銲線131至第四銲線134而依序電性連接該第一接墊121至該第四接墊124。

上述打線結構之缺點，在於各銲線之電性訊號彼此之間容易因串音及耦合現象而增加雜訊干擾，以致提高各銲線之插入損失、近端(near end)串音(crosstalk)及遠端(far end)串音，因而降低各銲線之電性訊號之接收能力及該打線結構之運作效能。

因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。

鑑於上述習知技術之種種缺失，本發明係提供一種打線結構，其包括：相鄰之第一銲墊與第二銲墊；相鄰之第一接墊與第二接墊；第一銲線，係具有分別電性連接該第一銲墊與該第二接墊之第一前端部及第一後端部；第二銲線，係具有分別電性連接該第二銲墊與該第一接墊之第二前端部及第二後端部，其中，該第一銲線係跨越該第二銲線，且該第一銲線之第一後端部與該第二接墊之上表面的第一夾角係大於該第二銲線之第二後端部與該第一接墊之上表面的第二夾角；相鄰之第三銲墊與第四銲墊，該第一銲墊至該第四銲墊為依序排列；相鄰之第三接墊與第四接墊，該第一接墊至該第四接墊為依序排列；第三銲線，係具有分別電性連接該第三銲墊與該第四接墊之第三前端部及第三後端部；以及第四銲線，係具有分別電性連接該第四銲墊與該第三接墊之第四前端部及第四後端部，其中，該第四銲線係跨越該第三銲線，且該第四銲線之第四後端部與該第三接墊之上表面的第四夾角係大於該第三銲線之 第三後端部與該第四接墊之上表面的第三夾角。

本發明亦提供另一種打線結構，其包括：相鄰之第一銲墊與第二銲墊；相鄰之第一接墊與第二接墊；第一銲線，係具有分別電性連接該第一銲墊與該第二接墊之第一前端部及第一後端部；第二銲線，係具有分別電性連接該第二銲墊與該第一接墊之第二前端部及第二後端部，其中，該第一銲線係跨越該第二銲線，且該第一銲線之第一後端部與該第二接墊之上表面的第一夾角係大於該第二銲線之第二後端部與該第一接墊之上表面的第二夾角；相鄰之第三銲墊與第四銲墊，該第一銲墊至該第四銲墊為依序排列；相鄰之第三接墊與第四接墊，該第一接墊至該第四接墊為依序排列；第三銲線，係具有分別電性連接該第三銲墊與該第四接墊之第三前端部及第三後端部；以及第四銲線，係具有分別電性連接該第四銲墊與該第三接墊之第四前端部及第四後端部，其中，該第三銲線係跨越該第四銲線，且該第三銲線之第三後端部與該第四接墊之上表面的第三夾角係大於該第四銲線之第四後端部與該第三接墊之上表面的第四夾角。

由上可知，本發明之打線結構主要係將第一銲線跨越第二銲線，並將第四銲線跨越第三銲線(或將第三銲線跨越第四銲線)，且使第一銲線之後端部的夾角大於該第二銲線之後端部的夾角，該第四銲線之後端部的夾角大於該第三銲線之後端部的夾角(或第三銲線之後端部的夾角大於該第四銲線之後端部的夾角)。藉此，本發明能降低各銲線之 電性訊號彼此之間的雜訊干擾，以減少各銲線之插入損失、近端串音及遠端串音，進而提升各銲線之電性訊號之接收能力及該打線結構之運作效能。

1、2、2'‧‧‧打線結構

10、20‧‧‧載體

111、211‧‧‧第一銲墊

112、212‧‧‧第二銲墊

113、213‧‧‧第三銲墊

114、214‧‧‧第四銲墊

121、221‧‧‧第一接墊

122、222‧‧‧第二接墊

123、223‧‧‧第三接墊

124、224‧‧‧第四接墊

131、231‧‧‧第一銲線

132、232‧‧‧第二銲線

133、233‧‧‧第三銲線

134、234‧‧‧第四銲線

211a、213a、221a、222a、223a、224a‧‧‧上表面

231a‧‧‧第一前端部

231b‧‧‧第一後端部

232a‧‧‧第二前端部

232b‧‧‧第二後端部

233a‧‧‧第三前端部

233b‧‧‧第三後端部

234a‧‧‧第四前端部

234b‧‧‧第四後端部

24‧‧‧側面方向

251a、251b‧‧‧插入損失

252a、252b‧‧‧近端串音

253a、253b‧‧‧遠端串音

θ 1‧‧‧第一夾角

θ 2‧‧‧第二夾角

θ 3‧‧‧第三夾角

θ 4‧‧‧第四夾角

θ 5‧‧‧第五夾角

θ 6‧‧‧第六夾角

第1圖係繪示習知技術之打線結構之俯視示意圖；第2圖係繪示本發明之打線結構之第一實施例之立體示意圖；第3A圖係由第2圖之側面方向繪示本發明之打線結構之第一銲線、第二銲線與載體等之側視示意圖；第3B圖係由第2圖之側面方向繪示本發明之打線結構之第三銲線、第四銲線與載體等之側視示意圖；第4圖係繪示本發明之打線結構之第二實施例之立體示意圖；第5A圖係由第4圖之側面方向繪示本發明之打線結構之第一銲線、第二銲線與載體等之側視示意圖；第5B圖係由第4圖之側面方向繪示本發明之打線結構之第三銲線、第四銲線與載體等之側視示意圖；第6圖係繪示本發明與習知技術之打線結構之插入損失之比較曲線示意圖；第7A圖係繪示本發明與習知技術之打線結構之近端串音之比較曲線示意圖；以及第7B圖係繪示本發明與習知技術之打線結構之遠端串音之比較曲線示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。

同時，本說明書中所引用之如「上」、「一」、「第一」、「第二」、「表面」、「前端部」及「後端部」等用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

第2圖係繪示本發明之打線結構2之第一實施例之立體示意圖，第3A圖係由第2圖之側面方向24繪示本發明之打線結構2之第一銲線231、第二銲線232與載體20等之側視示意圖，第3B圖係由第2圖之側面方向24繪示本發明之打線結構2之第三銲線233、第四銲線234與載體20等之側視示意圖。

如第2圖與第3A圖至第3B圖所示，該打線結構2係至少包括：相鄰之第一銲墊211與第二銲墊212、相鄰之第一接墊221與第二接墊222、第一銲線231、第二銲線 232、相鄰之第三銲墊213與第四銲墊214、相鄰之第三接墊223與第四接墊224、第三銲線233以及第四銲線234。

該第一銲墊211與該第二銲墊212係靠近該第三銲墊213與該第四銲墊214，且該第一銲墊211至該第四銲墊214依序排成至少一列(如一列或二列)。該第一接墊221與該第二接墊222係靠近該第三接墊223與該第四接墊224，且該第一接墊221至該第四接墊224另依序排成至少一列(如一列或二列)。

該第一銲線231係具有分別電性連接該第一銲墊211與該第二接墊222之第一前端部231a及第一後端部231b，該第二銲線232係具有分別電性連接該第二銲墊212與該第一接墊221之第二前端部232a及第二後端部232b。該第一銲線231係跨越且未接觸該第二銲線232，該第一銲線231之第一後端部231b與該第二接墊222之上表面222a的第一夾角θ 1係大於該第二銲線232之第二後端部232b與該第一接墊221之上表面221a的第二夾角θ 2。

該第三銲線233係具有分別電性連接該第三銲墊213與該第四接墊224之第三前端部233a及第三後端部233b，該第四銲線234係具有分別電性連接該第四銲墊214與該第三接墊223之第四前端部234a及第四後端部234b。該第四銲線234係跨越且未接觸該第三銲線233，該第四銲線234之第四後端部234b與該第三接墊223之上表面223a的第四夾角θ 4係大於該第三銲線233之第三後端部233b與該第四接墊224之上表面224a的第三夾角θ 3。

該第一銲線231之第一前端部231a與該第一銲墊211之上表面211a的第五夾角θ 5係大於該第一夾角θ 1及該第二夾角θ 2，該第二銲線232之第二前端部232a與該第二銲墊212之上表面的夾角(圖中未繪示)則可大約等於該第五夾角θ 5。該第三銲線233之第三前端部233a與該第三銲墊213之上表面213a的第六夾角θ 6係大於該第三夾角θ 3及該第四夾角θ 4，該第四銲線234之第四前端部234a與該第四銲墊214之上表面的夾角(圖中未繪示)則可大約等於該第六夾角θ 6。

該第一夾角θ 1及該第四夾角θ 4可等於25至35度，例如30度；該第二夾角θ 2及該第三夾角θ 3可等於10至20度，例如15度；該第五夾角θ 5及該第六夾角θ 6可等於55至65度，例如60度。

在本實施例中，該打線結構2可包括載體20，該第一銲墊211至該第四銲墊214與該第一接墊221至該第四接墊224係位於該載體20上。該載體20可為晶片或基板等承載件，但不以此為限。

此外，在其他實施例中，該打線結構2亦可包括第一載體(如載體20)與第二載體(圖中未繪示)，該第一銲墊211至該第四銲墊214可位於該第一載體上，該第一接墊221至該第四接墊224可位於該第二載體上。同時，該第一載體可為晶片與基板其中一者，該第二載體可為該晶片與該基板其中另一者，但不以此為限。

第4圖係繪示本發明之打線結構2'之第二實施例之立 體示意圖，第5A圖係由第4圖之側面方向24繪示本發明之打線結構2'之第一銲線231、第二銲線232與載體20等之側視示意圖，第5B圖係由第4圖之側面方向24繪示本發明之打線結構2'之第三銲線233、第四銲線234與載體20等之側視示意圖。

第二實施例之打線結構2'係與上述第一實施例之打線結構2大致相同，其主要差異如下：在第4圖與第5A圖至第5B圖所示之第二實施例中，該第三銲線233係跨越且未接觸該第四銲線234，該第三銲線233之第三後端部233b與該第四接墊224之上表面224a的第三夾角θ 3係大於該第四銲線234之第四後端部234b與該第三接墊223之上表面223a的第四夾角θ 4。該第三夾角θ 3可等於25至35度，例如30度；該第四夾角θ 4可等於10至20度，例如15度。

第6圖係繪示本發明與習知技術之打線結構之插入損失之比較曲線示意圖。如圖所示，經實際測量結果，當頻率為0.0022151GHz時，本發明之插入損失251a與習知技術之插入損失251b均為-0.037925dB。

但是，當頻率上升至10GHz時，本發明之插入損失251a為-0.87017dB，而習知技術之插入損失251b則為-1.2663dB，表示相較於習知技術第1圖之打線結構1，本發明第2圖之打線結構2或第4圖之打線結構2'可產生較低的插入損失。

關於本發明之插入損失251a與習知技術之插入損失 251b之量測方法，茲舉例說明如下：如本發明第2圖所示，可於第一銲墊211與第二銲墊212之間建立第一測量端(圖中未繪示)，並於第一接墊221與第二接墊222之間建立第二測量端(圖中未繪示)。接著，自該第一測量端輸入電性訊號(如1伏特之電壓)，使該電性訊號經由第一銲線231與第二銲線232傳輸至該第二測量端，再加以量測該第二測量端之電性訊號，即可利用演算法或公式計算出第6圖之插入損失251a。

同理，如習知技術第1圖所示，可於第一銲墊111與第二銲墊112之間建立第一測量端(圖中未繪示)，並於第一接墊121與第二接墊122之間建立第二測量端(圖中未繪示)。接著，自該第一測量端輸入電性訊號(如1伏特之電壓)，使該電性訊號經由第一銲線131與第二銲線132傳輸至該第二測量端，再加以量測該第二測量端之電性訊號，即可利用演算法或公式計算出第6圖之插入損失251b。

第7A圖係繪示本發明與習知技術之打線結構之近端串音之比較曲線示意圖。如圖所示，經實際測量結果，當頻率為0.028992GHz時，本發明之近端串音252a與習知技術之近端串音252b均為-98.105dB。

但是，當頻率上升至10GHz時，本發明之近端串音252a為-49.301dB，而習知技術之近端串音252b則為-38.083dB，表示相較於習知技術第1圖之打線結構1，本發明第2圖之打線結構2或第4圖之打線結構2'可產生較低的近端串音。

關於本發明之近端串音252a與習知技術之近端串音252b之量測方法，茲舉例說明如下：如本發明第2圖所示，可於第一銲墊211與第二銲墊212之間建立第一測量端，並於第三銲墊213與第四銲墊214之間建立第三測量端(圖中未繪示)。接著，自該第一測量端輸入電性訊號(如1伏特之電壓)，再加以量測該第三測量端之電性訊號，即可利用演算法或公式計算出第7A圖之近端串音252a。

同理，如習知技術第1圖所示，可於第一銲墊111與第二銲墊112之間建立第一測量端，並於第三銲墊113與第四銲墊114之間建立第三測量端(圖中未繪示)。接著，自該第一測量端輸入電性訊號(如1伏特之電壓)，再加以量測該第三測量端之電性訊號，即可利用演算法或公式計算出第7A圖之近端串音252b。

第7B圖係繪示本發明與習知技術之打線結構之遠端串音之比較曲線示意圖。如圖所示，經實際測量結果，當頻率為0.010406GHz時，本發明之遠端串音253a與習知技術之遠端串音253b均為-110.15dB。

但是，當頻率上升至10GHz時，本發明之遠端串音253a為-54.882dB，而習知技術之遠端串音253b則為-41.734dB，表示相較於習知技術第1圖之打線結構1，本發明第2圖之打線結構2或第4圖之打線結構2'可產生較低的遠端串音。

關於本發明之遠端串音253a與習知技術之遠端串音 253b之量測方法，茲舉例說明如下：如本發明第2圖所示，可於第一銲墊211與第二銲墊212之間建立第一測量端，並於第三接墊223與第四接墊224之間建立第四測量端(圖中未繪示)。接著，自該第一測量端輸入電性訊號(如1伏特之電壓)，再加以量測該第四測量端之電性訊號，即可利用演算法或公式計算出第7B圖之遠端串音253a。

同理，如習知技術第1圖所示，可於第一銲墊111與第二銲墊112之間建立第一測量端，並於第三接墊123與第四接墊124之間建立第四測量端(圖中未繪示)。接著，自該第一測量端輸入電性訊號(如1伏特之電壓)，再加以量測該第四測量端之電性訊號，即可利用演算法或公式計算出第7B圖之遠端串音253b。

由上可知，本發明之打線結構主要係將第一銲線跨越第二銲線，並將第四銲線跨越第三銲線(或將第三銲線跨越第四銲線)，且使該第一銲線之後端部的夾角大於該第二銲線之後端部的夾角，該第四銲線之後端部的夾角大於該第三銲線之後端部的夾角(或第三銲線之後端部的夾角大於該第四銲線之後端部的夾角)。藉此，本發明能降低各銲線之電性訊號彼此之間的雜訊干擾，以減少各銲線之插入損失、近端串音及遠端串音，進而提升各銲線之電性訊號之接收能力及該打線結構之運作效能。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可 在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

2‧‧‧打線結構

20‧‧‧載體

211‧‧‧第一銲墊

212‧‧‧第二銲墊

213‧‧‧第三銲墊

214‧‧‧第四銲墊

221‧‧‧第一接墊

222‧‧‧第二接墊

222a‧‧‧上表面

223‧‧‧第三接墊

224‧‧‧第四接墊

224a‧‧‧上表面

231‧‧‧第一銲線

231a‧‧‧第一前端部

231b‧‧‧第一後端部

232‧‧‧第二銲線

232a‧‧‧第二前端部

232b‧‧‧第二後端部

233‧‧‧第三銲線

233a‧‧‧第三前端部

233b‧‧‧第三後端部

234‧‧‧第四銲線

234a‧‧‧第四前端部

234b‧‧‧第四後端部

24‧‧‧側面方向

Claims (12)

1. 一種打線結構，其包括：相鄰之第一銲墊與第二銲墊；相鄰之第一接墊與第二接墊；第一銲線，係具有分別電性連接該第一銲墊與該第二接墊之第一前端部及第一後端部；第二銲線，係具有分別電性連接該第二銲墊與該第一接墊之第二前端部及第二後端部，其中，該第一銲線係跨越該第二銲線，且該第一銲線之第一後端部與該第二接墊之上表面的第一夾角係大於該第二銲線之第二後端部與該第一接墊之上表面的第二夾角；相鄰之第三銲墊與第四銲墊，該第一銲墊至該第四銲墊為依序排列；相鄰之第三接墊與第四接墊，該第一接墊至該第四接墊為依序排列；第三銲線，係具有分別電性連接該第三銲墊與該第四接墊之第三前端部及第三後端部；第四銲線，係具有分別電性連接該第四銲墊與該第三接墊之第四前端部及第四後端部，其中，該第四銲線係跨越該第三銲線，且該第四銲線之第四後端部與該第三接墊之上表面的第四夾角係大於該第三銲線之第三後端部與該第四接墊之上表面的第三夾角；以及至少一載體，供該第一銲墊至該第四銲墊與該第 一接墊至該第四接墊形成於其上。
2. 如申請專利範圍第1項所述之打線結構，其中，該第一銲線之第一前端部與該第一銲墊之上表面的第五夾角係大於該第一夾角及該第二夾角，該第三銲線之第三前端部與該第三銲墊之上表面的第六夾角係大於該第三夾角及該第四夾角。
3. 如申請專利範圍第2項所述之打線結構，其中，該第一夾角及該第四夾角等於25至35度，該第二夾角及該第三夾角等於10至20度，該第五夾角及該第六夾角等於55至65度。
4. 如申請專利範圍第1項所述之打線結構，其中，該第一銲墊與該第二銲墊係靠近該第三銲墊與該第四銲墊，且該第一銲墊至該第四銲墊排成至少一列，該第一接墊與該第二接墊係靠近該第三接墊與該第四接墊，且該第一接墊至該第四接墊另排成至少一列。
5. 如申請專利範圍第1項所述之打線結構，其中，該至少一載體係包括第一載體與第二載體，該第一銲墊至該第四銲墊係位於該第一載體上，該第一接墊至該第四接墊係位於該第二載體上。
6. 如申請專利範圍第5項所述之打線結構，其中，該第一載體係為晶片與基板其中一者，該第二載體係為該晶片與該基板其中另一者。
7. 一種打線結構，其包括：相鄰之第一銲墊與第二銲墊； 相鄰之第一接墊與第二接墊；第一銲線，係具有分別電性連接該第一銲墊與該第二接墊之第一前端部及第一後端部；第二銲線，係具有分別電性連接該第二銲墊與該第一接墊之第二前端部及第二後端部，其中，該第一銲線係跨越該第二銲線，且該第一銲線之第一後端部與該第二接墊之上表面的第一夾角係大於該第二銲線之第二後端部與該第一接墊之上表面的第二夾角；相鄰之第三銲墊與第四銲墊，該第一銲墊至該第四銲墊為依序排列；相鄰之第三接墊與第四接墊，該第一接墊至該第四接墊為依序排列；第三銲線，係具有分別電性連接該第三銲墊與該第四接墊之第三前端部及第三後端部；第四銲線，係具有分別電性連接該第四銲墊與該第三接墊之第四前端部及第四後端部，其中，該第三銲線係跨越該第四銲線，且該第三銲線之第三後端部與該第四接墊之上表面的第三夾角係大於該第四銲線之第四後端部與該第三接墊之上表面的第四夾角；以及至少一載體，供該第一銲墊至該第四銲墊與該第一接墊至該第四接墊形成於其上。
8. 如申請專利範圍第7項所述之打線結構，其中，該第一銲線之第一前端部與該第一銲墊之上表面的第五夾 角係大於該第一夾角及該第二夾角，該第三銲線之第三前端部與該第三銲墊之上表面的第六夾角係大於該第三夾角及該第四夾角。
9. 如申請專利範圍第8項所述之打線結構，其中，該第一夾角及該第三夾角等於25至35度，該第二夾角及該第四夾角等於10至20度，該第五夾角及該第六夾角等於55至65度。
10. 如申請專利範圍第7項所述之打線結構，其中，該第一銲墊與該第二銲墊係靠近該第三銲墊與該第四銲墊，且該第一銲墊至該第四銲墊排成至少一列，該第一接墊與該第二接墊係靠近該第三接墊與該第四接墊，且該第一接墊至該第四接墊另排成至少一列。
11. 如申請專利範圍第7項所述之打線結構，其中，該至少一載體係包括第一載體與第二載體，該第一銲墊至該第四銲墊係位於該第一載體上，該第一接墊至該第四接墊係位於該第二載體上。
12. 如申請專利範圍第11項所述之打線結構，其中，該第一載體係為晶片與基板其中一者，該第二載體係為該晶片與該基板其中另一者。