[go: up one dir, main page]

TWI503973B - 橫向雙擴散金屬氧化物半導體場效電晶體及其製造方法 - Google Patents

橫向雙擴散金屬氧化物半導體場效電晶體及其製造方法 Download PDF

Info

Publication number
TWI503973B
TWI503973B TW101129373A TW101129373A TWI503973B TW I503973 B TWI503973 B TW I503973B TW 101129373 A TW101129373 A TW 101129373A TW 101129373 A TW101129373 A TW 101129373A TW I503973 B TWI503973 B TW I503973B
Authority
TW
Taiwan
Prior art keywords
region
forming
contact
source
source electrode
Prior art date
Application number
TW101129373A
Other languages
English (en)
Other versions
TW201330254A (zh
Inventor
唐納德 迪斯尼
張磊
李鐵生
Original Assignee
茂力科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 茂力科技股份有限公司 filed Critical 茂力科技股份有限公司
Publication of TW201330254A publication Critical patent/TW201330254A/zh
Application granted granted Critical
Publication of TWI503973B publication Critical patent/TWI503973B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0285—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0287—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

橫向雙擴散金屬氧化物半導體場效電晶體及其製造方法
本發明的實施例涉及半導體裝置，尤其涉及橫向雙擴散金屬氧化物半導體場效電晶體。
橫向雙擴散金屬氧化物半導體場效電晶體(LDMOS)廣泛應用於各種集成電源管理電路中。通常，LDMOS在這些電源管理電路中作為功率電晶體不斷地回應於控制信號而進行導通和關斷的切換以實現功率轉換。
圖1A示出了一種LDMOS 100的縱向剖面示意圖。如圖1A所示，該LDMOS 100可以形成於P型半導體基板101上。該LDMOS 100可以包括形成於半導體基板101上的N型漂移區102，形成於該N型漂移區102中的P型體區103，形成於該P型體區103中的源極區104，形成於N型漂移區102中的汲極區105，形成於源極區104和汲極區105之間的那部分N型漂移區之上的閘極區106，以及分別與源極區104、汲極區105和閘極區106分別耦接的源電極接觸109、汲極電極接觸110和閘極電極接觸(圖1A中未示出)。
源極區104可以包括重摻雜的N型區(圖1A中用N+ 區表示)，汲極區105也可以包括重摻雜的N型區(圖1A中用N+ 區表示)。閘極區106可以包括多晶矽層106A 以及包圍多晶矽層106A 的隔離層106B 。閘極區106可以 覆蓋源極區104和體區103的一部分，還可以覆蓋汲極區105的一部分。
通常，LDMOS 100還可以進一步包括重摻雜的P型區107(圖1A中示意為P+ 區)和/或摻雜濃度低於P+ 區107的另一P型區108(圖1A中示意為DP區)，其中，P+ 區107可以形成於該源極區104中，DP區108可以形成於P+ 區107的下方。該P+ 區107和DP區108的作用是作為體接觸區耦接P型體區103與源電極接觸109，以減小源極區104下方的從源電極接觸109到接近閘極區106的源極區104一端的體區103的電阻。這樣，分別以N型漂移區102、P型體區103和源極區104為集極、基極和射極形成的寄生NPN雙極型電晶體的基極區電阻減小，使得LDMOS 100不易被擊穿，從而其穩固性增強。
形成LDMOS 100的方法及程序步驟對本領域的技術人員來說是公知的，因而在此不作贅述。圖1B示出了LDMOS 100的部分縱向截面示意圖以凸顯源極區開孔112。源極區開孔112在閘極區106形成之後而形成，將體區103的一部分露出，以便接下來在露出的那部分體區103中形成源極區104、P+ 區107和/或DP區108。如圖1B所示出的源極區開孔112由相鄰的兩個LDMOS 100的閘極區106限定，並且由該相鄰的兩個LDMOS 100共用。源極區開孔112的尺寸大小應該適當以便源極區104、P+ 區107和/或DP區108以及源電極接觸109可以很好地通過源極區開孔112形成。由圖1B的示意可見，源極區開孔 112具有橫向寬度LS ，並且LS 可以藉由式LS =LCT +2LCT-gate 表示，其中LCT 表示由相鄰的兩個LDMOS 100共用的源電極接觸109的橫向寬度，LCT-gate 表示由源電極接觸的一側邊緣ECT 到閘極區106的一側邊緣Egate 之間的橫向距離。
一般來說，源電極接觸應該覆蓋P+ 區107以及N+ 源極區104的一部分。也就是說，源電極接觸的寬度LCT 必須足夠大以便其能夠同時覆蓋P+ 區107以及N+ 源極區104的一部分。其中，P+ 區107的寬度取決於形成N+ 源極區104時所需光阻層的寬度，該光阻層用於在形成N+ 源極區104的離子注入過程中將體區103的一部分覆蓋住，該被覆蓋的體區部分用於形成P+ 區107。然而，該形成N+ 源極區104時所需光阻層的寬度不能小於製造程序所允許的光阻最小寬度，否則該光阻層可能會變形甚至側翻。這就意味著P+ 區107所能達到的最小寬度受製造程序所允許的光阻最小寬度限制，從而導致源電極接觸109的寬度LCT 不可能做到很小。
另外，LCT-gate 也應該足夠大以避免源電極接觸109和閘極區106中的多晶矽層106A 之間發生意外短路。LCT-gate 可以用式LCT-gate =LCT-DP +LDP-gate 表示，其中，LCT-DP 表示源電極接觸109的一側邊緣ECT 到DP區108的一側邊緣EDP 之間的橫向距離，LDP-gate 則表示DP區108的一側邊緣EDP 到閘極區106的一側邊緣Egate 之間的橫向距離。距離LDP-gate 不能太小，因為DP區108的一 側邊緣EDP 到閘極區106的一側邊緣Egate 之間的最小距離必須保證DP區108不會對橫向DMOS 100的通道臨限值造成影響。這也是導致LCT-gate 不能做到很小的原因之一。
再者，在形成源極區104、P+ 區107和/或DP區108以及源電極接觸109的過程中，至少需要採用4層光阻層和遮罩層，例如：第一光阻層和第一遮罩層用於形成DP區108；第二光阻層和第二遮罩層用於形成N+ 源極區104；第三光阻層和第三遮罩層用於形成P+ 區107；以及第四光阻層和第四遮罩層用於形成源電極接觸109。前述的距離LCT 和LCT-gate 直接或間接由該第一、第二、第三及第四光阻層和遮罩層決定。然而對於每一層光阻層和遮罩層還需考慮其對準的不精確性並為之預留出一定的距離。
因此，對於傳統的橫向DMOS 100，源極區開孔112的橫向寬度LS 相對較大，從而導致橫向DMOS 100的尺寸較大。另外，如前所述，形成源極區104、P+ 區107和/或DP區108以及源電極接觸109的過程中，至少需要採用4層光阻層和遮罩層，源極區開孔112的橫向寬度LS 由這些光阻層和遮罩層確定，而且還要考慮每一層光阻層和遮罩層對準的不精確性。因而，傳統的橫向DMOS 100的製造不僅複雜而且成本較高。
針對現有技術中的一個或多個問題，本發明的實施例 提供一種高壓電晶體裝置及其製造方法。
在本發明的一個方面，提出了一種半導體裝置，包括：半導體層，具有第一導電類型；體區，位於該半導體層中，具有與該第一導電類型相反的第二導電類型，並且具有第一摻雜濃度；源極區，具有該第一導電類型，該源極區形成於該體區中；汲極區，具有該第一導電類型，該汲極區形成於該半導體層中，與該源極區相分離；閘極區，位於該半導體層的位於該源極區和該汲極區之間的部分上；以及凹陷的源電極接觸，包括凹陷部分，所述凹陷部分縱向延伸穿過該源極區並與該體區接觸，並且該凹陷部分與該源極區和該體區電氣耦接。
根據本發明實施例的半導體裝置，可以進一步包括：第一體接觸區，位於該凹陷的源電極接觸下方並與該凹陷的源電極接觸相接觸，該第一體接觸區具有該第一導電類型並且具有第二摻雜濃度，其中該第二摻雜濃度高於該第一摻雜濃度。
根據本發明的實施例的半導體裝置，可以進一步包括：第二體接觸區，包圍所述第一體接觸區並與該第一體接觸區相接觸，該第二體接觸區具有該第一導電類型並且具有第三摻雜濃度，其中該第三摻雜濃度高於該第一摻雜濃度並且低於該第二摻雜濃度。
根據本發明的實施例的半導體裝置，可以進一步包括：第一矽化物層，形成於該凹陷的源電極接觸的該凹陷部分的底面和側壁上。
根據本發明實施例的半導體裝置，可以進一步包括：具有該第一導電類型的第一輕摻雜層，形成於於體區中，與該源極區相鄰並接觸，並且該第一輕摻雜層延伸至該閘極區下。
根據本發明實施例的半導體裝置，可以進一步包括：具有該第一導電類型的第二輕摻雜層，形成於該半導體層中，與該汲極區相鄰並接觸，並且該第二輕摻雜層延伸至該閘極區下。
根據本發明實施例的半導體裝置，可以進一步包括：隔離側牆，毗鄰該閘極區的每一側形成，其中該凹陷的源電極接觸的側壁與該隔離側牆自對準。
根據本發明實施例的半導體裝置，可以進一步包括：源電極接觸凹陷，縱向穿過該源極區並與該體區接觸，該源電極接觸凹陷具有與該體區接觸的底面和橫向自對準於該隔離側牆的側壁；以及矽化物層，沿該源電極接觸凹陷的底面和側壁形成；其中該凹陷的源電極接觸位於該源電極接觸凹陷中，並且該凹陷的源電極接觸的該凹陷部分藉由該矽化物層與該源極區耦接。
在本發明的另一方面，提出了一種形成半導體裝置的方法，包括：提供具有第一導電類型的半導體層的步驟；在該半導體層上形成閘極區的步驟，其中該閘極區形成後會形成源極區開孔和汲極區開孔，該閘極區將該源極區開孔和該汲極區開孔分隔開；在位於該源極區開孔下方的該半導體層中形成體區的步驟，其中該體區具有第二導電類 型並具有第一摻雜濃度；通過該源極區開孔在該體區中形成源極區的步驟，其中該源極區具有該第一導電類型；通過該汲極區開孔在位於該汲極區開孔下方的該半導體層中形成汲極區的步驟，其中該汲極區具有該第一導電類型；以及形成凹陷的源電極接觸的步驟，其中該凹陷的源電極接觸具有凹陷部分，該凹陷部分縱向延伸穿過該源極區並與該體區接觸，並且該凹陷部分與該源極區和該體區電氣耦接。
根據本發明實施例的形成半導體裝置的方法，該形成凹陷的源電極接觸的步驟包括：形成包圍該閘極區的第二隔離層的步驟；形成源電極接觸開孔的步驟，其中該源電極接觸開孔縱向延伸穿過該源極區直到露出該體區；形成金屬層的步驟，其中該金屬層覆蓋該第二隔離層並填充該源電極接觸開孔；以及蝕刻該金屬層形成該凹陷的源電極接觸的步驟。
根據本發明實施例的形成半導體裝置的方法，可以進一步包括：在形成該金屬層之前形成第一體接觸區的步驟，其中該形成第一體接觸區的步驟包括：通過該源電極接觸開孔向該體區中注入具有該第二導電類型並具有第二摻雜濃度的離子以形成第一體接觸區，該第二摻雜濃度高於該第一摻雜濃度。
根據本發明實施例的形成半導體裝置的方法，可以進一步包括：在形成該第一體接觸區之前形成第二體接觸區的步驟，其中該形成第二體接觸區的步驟包括：通過該源 電極接觸開孔向該體區中注入具有該第二導電類型並具有第三摻雜濃度的離子以形成第二體接觸區，該第三摻雜濃度高於該第一摻雜濃度並且低於該第二摻雜濃度。
根據本發明實施例的形成半導體裝置的方法，該形成凹陷的源電極接觸的步驟包括：形成包圍該閘極區的第二隔離層的步驟；在該第二隔離層的每一側形成隔離側牆的步驟；以該隔離側牆作遮罩縱向蝕刻該源極區直到露出該體區以形成源電極開孔的步驟，其中該源電極開孔的側壁自對準於該隔離側牆的邊緣；形成金屬層的步驟，其中該金屬層覆蓋該第二隔離層並填充該源電極接觸開孔；以及蝕刻該金屬層形成該凹陷的源極電極接觸的步驟。
根據本發明實施例的形成半導體裝置的方法，可以進一步包括：在形成該金屬層之前形成第一體接觸區的步驟，其中該形成第一體接觸區的步驟包括：通過該源電極接觸開孔向該體區中注入具有該第二導電類型並具有第二摻雜濃度的離子以形成第一體接觸區，該第二摻雜濃度高於該第一摻雜濃度。
根據本發明實施例的形成半導體裝置的方法，可以進一步包括：在形成該第一體接觸區之前形成第二體接觸區的步驟，其中該形成第二體接觸區的步驟包括：通過該源電極接觸開孔向該體區中注入具有該第二導電類型並具有第三摻雜濃度的離子以形成第二體接觸區，該第三摻雜濃度高於該第一摻雜濃度並且低於該第二摻雜濃度。
根據本發明實施例的形成半導體裝置的方法，可以進 一步包括：沿該凹陷的源電極接觸的該凹陷部分的底面和側壁形成矽化物層的步驟。
根據本發明實施例的形成半導體裝置的方法，該形成凹陷的源電極接觸的步驟包括：毗鄰該閘極區的每一側形成隔離側牆的步驟；在該源極區中形成源電極接觸凹陷的步驟，其中該源電極凹陷縱向穿過該源極區直到露出該體區，該源電極接觸凹陷具有與該體區接觸的底面和橫向自對準於該隔離側牆的側壁；沿該源電極接觸凹陷的底面和側壁形成矽化物層的步驟；形成第二隔離層的步驟，其中該第二隔離層覆蓋該閘極區和該隔離側牆並填充該源電極接觸凹陷；在該第二隔離層的位於該源電極接觸凹陷中的部分中形成源電極接觸開孔的步驟，其中該源電極接觸開孔縱向穿過該第二隔離層直到露出該矽化物層；形成金屬層的步驟，其中該金屬層覆蓋該第二隔離層並填充該源極電極接觸開孔；以及蝕刻該金屬層形成該凹陷的源電極接觸的步驟。
根據本發明實施例的形成半導體裝置的方法，可以進一步包括：在形成該矽化物層之前形成第一體接觸區的步驟，其中該形成第一體接觸區的步驟包括：通過該源電極接觸凹陷向該體區中注入具有該第二導電類型並具有第二摻雜濃度的離子以形成第一體接觸區，該第二摻雜濃度高於該第一摻雜濃度。
根據本發明實施例的形成半導體裝置的方法，可以進一步包括：在形成該第一體接觸區之前形成第二體接觸區 的步驟，其中該形成第二體接觸區的步驟包括：通過該源電極接觸凹陷向該體區中注入具有該第二導電類型並具有第三摻雜濃度的離子以形成第二體接觸區，該第三摻雜濃度高於該第一摻雜濃度並且低於該第二摻雜濃度。
利用上述方案，根據本發明實施例的半導體裝置不僅具有較小的尺寸而且生產成本相對低。
下面將詳細說明本發明的一些實施例。在接下來的說明中，一些具體的細節，例如實施例中的具體電路結構和這些電路元件的具體參數，都用於對本發明的實施例提供更好的理解。本技術領域的技術人員可以理解，即使在缺少一些細節或者其他方法、元件、材料等結合的情況下，本發明的實施例也可以被實現。
在本發明的說明書及申請專利範圍中，若採用了諸如“左、右、內、外、前、後、上、下、頂、之上、底、之下”等一類的詞，均只是為了便於描述，而不表示元件/結構的必然或永久的相對位置。本領域的技術人員應該理解這類詞在合適的情況下是可以互換的，例如，以使得本發明的實施例可以在不同於本說明書描繪的方向下仍可以運作。此外，“耦接”一詞意味著以直接或者間接的電氣的或者非電氣的方式連接。
圖2A示出了根據本發明一個實施例的橫向DMOS 200的縱向剖面示意圖。該橫向DMOS 200包括：半導體 層201，具有第一導電類型(例如：圖2A中示意為N型)；體區202，具有與該第一導電類型相反的第二導電類型(例如：圖2A中示意為P型)，該體區202形成於所述半導體層201中，並且具有第一摻雜濃度；源極區203，具有所述的第一導電類型，該源極區203位於該體區202中並且具有重摻雜濃度(例如：圖2A中以N+ 區表示)；汲極區204，具有所述的第一導電類型，該汲極區204形成於所述半導體層201中並具有重摻雜濃度(例如：圖2A中以另一個N+ 區表示)；以及閘極區205，形成於半導體層201的位於所述源極區203和汲極區204之間的部分之上。橫向DMOS 200還進一步包括凹陷的源電極接觸208，具有凹陷部分，該凹陷部分縱向延伸入源極區203中並與體區202接觸，其中，所述凹陷部分與所述源極區203和體區202電氣耦接。另外，與現有的橫向DMOS 100類似，橫向DMOS 200還可能進一步包括汲極電極接觸209以及閘極電極接觸(圖2A中未示出)分別耦接所述的汲極區204和閘極區205。
圖2A所示的橫向DMOS 200僅僅是示例性的，並不用於對本發明進行限定。根據本發明的不同實施例，在與根據本發明實施例的橫向DMOS 200的各方面特徵以及其製造程序相容的情況下，所述具有第一導電類型的半導體層201可能被提供並形成於其他層上(圖2A中未示出)。例如，在一個實施例中，半導體層201被提供並形成於具有所述第二導電類型的半導體基板上；在另一實施例中 ，半導體層201可能被提供並形成於具有所述第二導電類型的磊晶層上，該磊晶層形成於具有所述第二導電類型的半導體基板上；在又一實施例中，半導體層201甚至可能被提供並形成於絕緣層上有矽(SOI)層上，該絕緣層上有矽層形成於具有所述第二導電類型的半導體基板上。根據本發明的各實施例傾向於覆蓋所有包括了半導體層201並在其上形成橫向DMOS200的等同實施方式和/或者變化實施方式。
根據本發明的一個實施例，凹陷的源電極接觸208的所述凹陷部分延伸至所述體區202的深度可能比所述源極區203延伸至所述體區202的深度更深。
根據本發明的一個實施例，所述源極區203的一部分可能延伸至閘極區205下。類似地，所述汲極區204的一部分也可能延伸至閘極區205下。
根據本發明的一個實施例，閘極區205可以包括第一隔離層205A 和閘極導電層205B ，所述閘極導電層205B 形成於所述第一隔離層205A 之上。在一個實施例中，所述閘極導電層205B 可以包括摻雜的多晶矽，所述第一隔離層205A 可以包括二氧化矽。在另外的實施例中，所述閘極導電層205B 可能包括與裝置製造程序相容的其他導電材料(例如：金屬、其他半導體、半金屬、和/或它們的組合物)。因此，這裏的“多晶矽”意味著涵蓋了矽及除矽以外的其他類似材料及其組合物。
根據本發明的一個實施例，如圖2B所示，所述閘極 區205還可以進一步包括厚介電層205C (例如，厚場氧化物層)，該厚介電層205C 形成於所述半導體層201的一部分上，並且橫向地將所述汲極區204與所述閘極導電層205B 距所述汲極區204最近的一側隔離開，其中所述閘極導電層205B 可能有一部分延伸至所述厚介電層205C 上。在一個實施例中，所述厚介電層205C 也可以包括二氧化矽。
根據本發明的一個實施例，橫向DMOS200還可以進一步包括第一體接觸區206，該第一體接觸區206具有所述的第二導電類型，並且具有第二摻雜濃度(例如：圖2A中用一個P- + 區示意)，該第一體接觸區206位於所述凹陷的源電極接觸208下方並與該源電極接觸208相接觸，其中，所述第二摻雜濃度高於所述第一摻雜濃度(所述體區202的摻雜濃度)。根據本發明的一個實施例，橫向DMOS 200還可以進一步包括第二體接觸區207，該第二體接觸區207具有所述的第二導電類型，並且具有第三摻雜濃度(例如：圖2A中用一個DP區示意)，該第二體接觸區207包圍所述的第一體接觸區206並且與所述第一體接觸區206相接觸，其中，所述第三摻雜濃度高於所述第一摻雜濃度並且低於所述第二摻雜濃度。在一個示例性的實施例中，所述第二摻雜濃度至少是所述第一摻雜濃度的100倍，而所述第三摻雜濃度至少是所述第一摻雜濃度的10倍。
根據本發明的一個實施例，橫向DMOS 200還可以進 一步包括第二隔離層210，如圖2A所示，該第二隔離層210包圍所述閘極區205。所述第二隔離層210主要用於防止所述凹陷的源電極接觸208與所述閘極區205之間短路、以及所述汲極電極接觸209與所述閘極區205之間短路。在一個實施例中，所述第二隔離層210可以包括二氧化矽。在另外的實施例中，所述第二隔離層210可以包括其他與本發明裝置製造程序相容的介電材料。
根據本發明的一個實施例，橫向DMOS 200還可以進一步包括矽化物層211，如圖2C所示，該矽化物層211用於改善所述凹陷的源電極接觸208與所述源極區203、所述第一體接觸區206和/或所述第二體接觸區207之間的接觸性能。在一個實施例中，所述矽化物層211形成於所述第一體接觸區206之上並且形成於所述凹陷的源極電極接觸208的所述凹陷部分的側壁上(如圖2C所示)。在另外的實施例中，DMOS 200可能不包括所述第一體接觸區206，則所述的矽化物層211可能形成於所述第二體接觸區207之上並且形成於所述凹陷的源電極接觸208的所述凹陷部分的側壁上(圖2C中未示出)。也就是說，根據本發明的實施例，所述矽化物層211可以形成於所述凹陷的源極電極接觸208的所述凹陷部分的底面和側壁上。在一個實施例中，所述矽化物層211可以包括鈦矽化物或者鈷矽化物自對準矽化物層。
根據本發明的一個實施例，如圖2D所示，所述源極區203可能並不延伸至所述閘極區205下。在這種情況下 ，橫向DMOS 200還可以進一步包括具有所述第一導電類型的第一輕摻雜層212A (例如：圖2D中示意為NLDD層)，該第一輕摻雜層212A 形成於所述體區204中，與所述源極區203相鄰並接觸。該第一輕摻雜層212A 可能延伸至閘極區205下。類似地，根據本發明的一個實施例，所述汲極區204也可能並不延伸至所述閘極區205下，這時，橫向DMOS 200還可以進一步包括具有所述第一導電類型的第二輕摻雜層212B (例如：圖2D中示意為NLDD層)，該第二輕摻雜層212B 形成於所述半導體層201中，與所述汲極區204相鄰並接觸。該第二輕摻雜層212B 可能延伸至閘極區205下。
根據本發明的一個實施例，如圖2E和圖2F所示，橫向DMOS 200還可以進一步包括隔離側牆215，毗鄰所述閘極區205的每一側而形成。隔離側牆215可以用於製造源極電極接觸208凹陷部分的自對準蝕刻。例如：可以採用隔離側牆215為遮罩，在源極區203中縱向地進行源電極接觸凹陷208R 的自對準蝕刻，其中所述源電極接觸凹陷208R 的側壁至少基本上與所述隔離側牆215自對準。
根據本發明的一個示例性的實施例，如圖2E所示，隔離側牆215可能是在所述第二隔離層210形成之後才形成。在這種情況下，隔離側牆215毗鄰所述第二隔離層210的每一側而形成，仍用於源極電極接觸凹陷208R 的自對準蝕刻，凹陷的源極電極接觸208的凹陷部分可以直接形成於源極電極接觸凹陷208R 中並且與所述源極區 203、所述第一體接觸區206和/或所述第二體接觸區相接觸。
根據本發明的再一個示例性的實施例，如圖2F所示，隔離側牆215可能是在所述第二隔離層210形成之前而形成。在這種情況下，隔離側牆215毗鄰所述閘極區205的每一側而形成，仍用於源極電極接觸凹陷208R 的自對準蝕刻，只是在所述第二隔離層210形成後，隔離側牆215及源極電極接觸凹陷208R 將被所述第二隔離層210覆蓋。根據這一示例性的實施方式，可以在所述第二隔離層210的位於源極電極接觸凹陷208R 中的部分形成源極電極接觸開孔，這樣，凹陷的源極電極接觸208的凹陷部分將形成於所述的源極電極接觸開孔中，並且可以通過矽化物層211與所述源極區203、所述第一體接觸區206和/或所述第二體接觸區207相接觸。
根據本發明的一個實施例，所述隔離側牆215可能由蝕刻特性不同於所述閘極區205、所述第二隔離層210、所述源極區203和所述體區202的材料形成，從而藉由各向異性蝕刻形成所述隔離側牆215。例如，在一個實施例中，隔離側牆215可以由比所述閘極區205和所述第二隔離層210易於蝕刻並且比所述源極區203和所述體區202難蝕刻的材料形成。在另外的實施例中，隔離側牆215可以由所需蝕刻劑不同於所述閘極區205、所述第二隔離層210、所述源極區203和所述體區202所需蝕刻劑的材料形成。在另外的實施例中，如果所述隔離側牆215是在所 述第二隔離層210形成之前形成的，則可以在所述閘極區205外形成很薄的保護層，用於在形成所述隔離側牆215的過程中防止所述閘極區205被蝕刻損壞。
根據本發明的一個實施例，仍參考圖2F，橫向DMOS 200可以進一步包括形成於所述閘極區205上的第二矽化物層216，用於改善所述閘極電極接觸與所述閘極區205之間的接觸性能。根據本發明的一個實施例，仍參考圖2F，橫向DMOS 200還可以進一步包括形成於所述汲極區204上的第三矽化物層217，用於改善所述汲極電極接觸209與所述汲極區204之間的接觸性能。
圖2G示出了根據本發明各實施例的橫向DMOS 200的一部分的縱向剖面示意圖，以凸顯源極區開孔213。源極區開孔213一般在所述閘極區205形成之後形成，源極區開孔213用於將體區202的一部分露出，以便接下來在該露出的體區部分中形成前述的源極區203、第一體接觸區206和/或第二體接觸區207。根據本發明的一個實施例，可以採用通過所述源極區開孔213向體區202中注入具有所述第一導電類型的高摻雜濃度離子來形成源極區203。接下來，在一個實施例中，將形成所述第二隔離層210以及源極電極接觸開孔214，其中所述源極電極開孔214可以通過光阻層和遮罩層定義，並且所述源極電極開孔214縱向穿透所述第二隔離層210和所述源極區203以接觸所述體區202。在另外的實施例中，所述源極區開孔214可能並不通過光阻層和遮罩層定義，在這種情況下， 所述的隔離側牆215將被形成，所述源極區開孔214可以在隔離側牆215的遮蔽下基本自對準於隔離側牆215的邊緣而穿透所述第二隔離層210和所述源極區203以接觸所述體區202。根據本發明的一個實施例，接下來將採用通過所述源極電極接觸開孔214向體區202中注入具有所述第二導電類型的離子來形成所述的第二體接觸區207，之後可以通過所述源極電極接觸開孔214向第二體接觸區207中注入具有所述第二導電類型的離子來形成所述的第一體接觸區206。根據本發明一個實施例的形成橫向DMOS的步驟/方法將在本說明書的後續部分進一步詳細說明，此處先不贅述。
圖2G中示出的源極區開孔213示意性地由兩個相鄰的橫向DMOS 200共用，並且由所述兩個相鄰橫向DMOS 200的閘極區205限定出。所述源極區開孔213應當具有合適的尺寸以便所述閘極區203、第一體接觸區206和/或第二體接觸區207以及凹陷的源極電極接觸208能夠很好地被製造。由圖2G可見，所述源極區開孔213具有橫向寬度LS ，並且LS 可以藉由式LS =LCT +2LCT-gate 表示，其中LCT 表示所述源極電極接觸開孔214的橫向寬度(有所述相鄰的兩個DMOS 200共用)，LCT-gate 表示由源極電極開孔214的一側邊緣ECT 到所述閘極區205的一側邊緣Egate 之間的橫向距離。
根據本發明各實施例的橫向DMOS 200的源極區開孔213可以具有相對較小的尺寸，至少源極區開孔213的橫 向寬度減小了，這將有助於使整個橫向DMOS 200的尺寸減小。一則，根據本發明的一個實施例，影響源極區開孔213橫向寬度LS 的一個因素LCT (即，源極電極接觸開孔214的橫向寬度)可以由光阻層和遮罩層定義出，其中光阻層不受最小光阻寬度的限制(因為除需要做源極電極接觸開孔214的部分以外均需被光阻層覆蓋)，因此源極電極開孔214的橫向寬度LCT 可以縮減到盡可能小，只要能夠保證後續的通過該源極電極開孔214向體區202中進行離子注入即可。二則，根據本發明另外的實施例，影響源極區開孔213橫向寬度LS 的一個因素LCT (即，源極電極接觸開孔214的橫向寬度)可以由隔離側牆215定義出，而不再需要採用光阻層和遮罩層，這樣可以在使源極電極開孔214的橫向寬度LCT 做到盡可能小的情況下，進一步降低製造成本。三則，根據本發明的實施例，源極區203的尺寸也可以減小，因為相比於傳統的源極電極接觸109需要橫向覆蓋源極區104的一部分(因而源極區104不可以做太小)，凹陷的源極電極接觸208縱向地沿源極電極接觸凹陷208R 的側壁與所述源極區203接觸，因而源極區203的尺寸可以相對做小。四則，根據本發明的實施例，源極區203可以採用閘極區205做遮罩直接通過源極區開孔213向體區202中注入具有所述第一導電類型的高摻雜濃度離子而形成，而不再需要採用光阻層和遮罩層做遮罩進行離子注入。五則，根據本發明的實施例，所述第一體接觸區206可以通過源極電極接觸開孔214向體區 202注入具有所述第二導電類型的離子形成，而不需要採用光阻層和遮罩層。六則，根據本發明的實施例，所述第二體接觸區207也可以通過源極電極接觸開孔214向體區202中注入具有所述第二導電類型的離子形成，而不需要採用光阻層和遮罩層。因此，與現有橫向DMOS相比，根據本發明實施例的橫向DMOS 200的尺寸大大減小，並且在製造根據本發明實施例的橫向DMOS 200的過程中至少可以節省三層光阻層和遮罩層的使用，大大降低了生產成本。
根據本發明實施例的橫向DMOS 200的另一個優點在於其穩定性得到了改善，即根據本發明實施例的橫向DMOS 200的安全工作區域(safe operating area)改善了。這是因為：根據本發明的實施例，利用了橫向DMOS 200的源極區203、體區202和半導體層201而形成的寄生雙極型電晶體的基極區電阻減小了。所述的寄生雙極型電晶體的基極區電阻與其基極區的寬度成正比，而該寄生雙極型電晶體的基極區的寬度大概與所述橫向DMOS 200的源極區203的寬度一致，前文已述，根據本發明實施例的橫向DMOS 200的源極區203的寬度減小了，以致所述寄生雙極型電晶體的基極區電阻減小了。另外，所述寄生雙極型電晶體的基極區薄膜電阻與所述源極區203下方的具有所述第二導電類型摻雜區的離子濃度成反比，而所述第二導電類型摻雜區的離子濃度可以通過在所述凹陷的源極電極接觸208下方引入高摻雜濃度的離子注入來增加。
根據本發明各實施例及其變化實施方式的高壓電晶體裝置的有益效果不應該被認為僅僅侷限於以上所述的。根據本發明各實施例的這些及其它有益效果可以藉由閱讀本發明的詳細說明及研究各實施例的附圖被更好地理解。
圖3A至圖3E示出了根據本發明一個實施例的形成橫向DMOS 300的製造步驟的縱向剖面示意圖。
如圖3A所示，首先提供具有第一導電類型的半導體層301(例如：圖3A中以N層半導體層示意)，接下來，在所述半導體層301上形成閘極區302。
根據本發明的一個實施例，形成閘極區302的步驟包括：在所述半導體層301上形成第一隔離層302A ；在所述第一隔離層302A 上形成閘極導電層302B ；蝕刻所述閘極導電層302B 和所述第一隔離層302A 以形成分立的閘極區302。在一個實施例中，所述閘極導電層302B 可以包括摻雜的多晶矽，所述第一隔離層302A 可以包括二氧化矽。在另外的實施例中，所述閘極導電層302B 可能包括與裝置製造程序相容的其他導電材料(例如：金屬、其他半導體、半金屬、和/或它們的組合物)。因此，這裏的“多晶矽”意味著涵蓋了矽及除矽以外的其他類似材料及其組合物。
繼續參考圖3A，閘極區302形成後，源極區開孔303和汲極區開孔304也形成了，其中所述閘極區302將所述源極區開孔303和所述汲極區開孔304隔離開。
下一步，如圖3B所示，在所述半導體層301中通過 源極區開孔303形成具有第二導電類型的體區305(例如圖3B中以P型區示意)，其中所述體區305具有第一摻雜濃度。
接下來，如圖3C所示，通過源極區開孔303在所述體區305中形成具有所述第一導電類型的源極區306。根據本發明的一個實施例，可以在形成源極區306的步驟中同時形成汲極區307。根據本發明的不同實施例，汲極區307也可以採用與形成源極區306不同的步驟形成。在一個實施例中，形成源極區306的步驟可以包括：通過源極區開孔303向體區305中注入具有所述第一導電類型的高摻雜濃度的離子。在其他實施例中，形成源極區306的步驟還可能包括其他公知的步驟。在一個實施例中，形成汲極區307的步驟可以包括：通過汲極區開孔304向半導體層301中注入具有所述第一導電類型的高摻雜濃度的離子。在其他實施例中，形成汲極區307的步驟還可能包括其他公知的步驟。
根據本發明的不同實施例，如圖3C’所示，源極區306可能並不延伸至所述閘極區302下，形成橫向DMOS 300的步驟還可以進一步包括：在所述體區305中形成具有所述第一導電類型的第一輕摻雜層313A (例如：圖3C’中示意為NLDD層)，該第一輕摻雜層313A 與所述源極區306相鄰並接觸並延伸至閘極區302下。類似地，根據本發明的一個實施例，所述汲極區307也可能並不延伸至所述閘極區302下，形成橫向DMOS 300的步驟還可以進 一步包括：在所述半導體層301中形成具有所述第一導電類型的第二輕摻雜層313B (例如：圖2D中示意為NLDD層)，該第二輕摻雜層313B 與所述汲極區307相鄰並接觸並能延伸至閘極區302下。
下一步，如圖3D所示，在所述源極區306中形成源極電極接觸開孔309，所述源極電極接觸開孔309延伸至接觸所述體區305。在一個實施例中，形成源極電極接觸開孔309的步驟包括：形成包圍所述閘極區302的第二隔離層308；採用第一光阻層和第一遮罩層定義源極電極接觸開孔309，並以第一光阻層和第一遮罩層作遮罩縱向蝕刻源極區306直到露出所述體區305；移除所述第一光阻層和第一遮罩層，從而形成源極電極接觸開孔309。在其他的實施例中，形成源極電極接觸開孔309的步驟還可能包括其他公知的步驟。在一個實施例中，源極電極接觸開孔309延伸至體區305中的深度可能比源極區306更深。在一個實施例中，在形成源極電極接觸開孔309的步驟中，也可以同時形成汲極電極接觸開孔310，例如汲極電極接觸開孔310可以通過共用用於定義源極電極接觸開孔309的第一光阻層和第一遮罩層來定義，使得汲極電極接觸開孔露出汲極區307的一部分。在另外的實施例中，汲極電極接觸開孔310可以採用不同於形成源極電極接觸開孔309的步驟而形成，並且可以不共用所述的第一光阻層和第一遮罩層。
根據本發明的不同實施例，如圖3D’所示，形成源極 電極接觸開孔309的步驟包括：形成包圍所述閘極區302的第二隔離層308；在所述第二隔離層308的每一側形成隔離側牆314；以所述隔離側牆314作遮罩採用自對準技術縱向蝕刻源極區306直到露出所述體區305以形成所述源極電極開孔309，其中所述源極電極開孔309的側壁基本自對準於所述隔離側牆314的邊緣。根據如圖3D’所示的示例性實施方式，形成所述隔離側牆314，相鄰的隔離側牆314可以在所述汲極區307上限定出汲極電極接觸開孔310。
根據本發明的一個實施例，所述第二隔離層308可以包括二氧化矽。在另外的實施例中，所述第二隔離層308可以包括其他與本發明裝置製造程序相容的介電材料。
根據本發明的一個實施例，所述隔離側牆314可能由蝕刻特性不同於所述閘極區302、所述第二隔離層308、所述源極區306和所述體區305的材料形成。例如，在一個實施例中，隔離側牆314可以由比所述閘極區302和所述第二隔離層308易於蝕刻並且比所述源極區306和所述體區305難蝕刻的材料形成。在另外的實施例中，隔離側牆314可以由所需蝕刻劑不同於所述閘極區302、所述第二隔離層308、所述源極區306和所述體區305所需蝕刻劑的材料形成。
下一步，如圖3E所示，在體區305中形成體接觸區311。根據本發明的一個實施例，形成體接觸區311的步驟可以包括：通過所述源極電極接觸開孔309向所述體區 305中注入具有所述第二導電類型並具有第二摻雜濃度的離子以形成第一體接觸區311A (例如：圖3E中示意為一個P+ 區)，所述第二摻雜濃度高於所述第一摻雜濃度。根據本發明的另一實施例，形成體接觸區311的步驟還可以進一步包括：在形成所述第一體接觸區311A 之前，通過所述源極電極接觸開孔309向所述體區305中注入具有所述第二導電類型並具有第三摻雜濃度的離子以形成第二體接觸區311B (例如：圖3E中示意為一個DP區)，所述第三摻雜濃度高於所述第一摻雜濃度並且低於所述第二摻雜濃度。
根據本發明的一個實施例，形成體接觸區311的步驟還可以進一步包括：在所述第一體接觸區311A 之上以及所述源極電極接觸開孔309的側壁上形成第一矽化物層。
下一步，如圖3F所示，形成了凹陷的源極電極接觸312A 。根據本發明的一個實施例，形成所述凹陷的源極電極接觸312A 的步驟包括：形成金屬層312，所述金屬層312覆蓋所述第二隔離層308並且填充所述源極電極接觸開孔309和所述汲極電極接觸開孔310；蝕刻所述金屬層312以形成分立的凹陷的源極電極接觸312A 。根據本發明的一個實施例，在形成所述凹陷的源電極接觸312A 的過程中，也可以同時形成汲極電極接觸312B 。根據本發明其他的實施例，所述汲極電極接觸312B 也可以採用獨立於形成所述凹陷的源極電極接觸312A 的步驟來形成。
圖4A至圖4G示出了根據本發明另一個實施例的形 成橫向DMOS 400的製造步驟的縱向剖面示意圖。
如圖4A所示，首先提供具有第一導電類型的半導體層301(例如：圖3A中以N層半導體層示意)。在接下來的步驟中，形成閘極區302、源極區開孔303、汲極區開孔304、具有第二導電類型(例如：圖4A中示意為P型區)及第一摻雜濃度的體區305、具有第一導電類型及高摻雜濃度的源極區306(例如：圖4A中示意為N+ 區)、以及具有所述第一導電類型並具有高摻雜濃度的汲極區307(例如：圖4A中示意為另一個N+ 區)。根據本發明實施例的形成所述閘極區302、源極區開孔303、汲極區開孔304、體區305、源極區306和汲極區307的步驟和方法已經參考圖3A、3B和3C或者圖3A、3B和3C’在前文中進行了詳細說明，此處不再贅述。
接下來，如圖4B所示，毗鄰所述閘極區302的每一側形成隔離側牆314。如前文參考圖3D’所述類似，所述隔離側牆314可能由蝕刻特性不同於所述閘極區302、所述源極區306和所述體區305的材料形成。例如在一個實施例中，隔離側牆314可能由介電材料比如二氧化矽或者氮化矽形成。
下一步，如圖4C所示，在所述源極區306中形成源極電極接觸凹陷315，所述源極電極接觸凹陷315可以採用隔離側牆314作遮罩基本自對準於隔離側牆314的邊緣而形成，所述源極電極接觸凹陷315縱向穿透所述源極區306並至少延伸至接觸所述體區305。根據本發明的一個 實施例，形成所述源極電極接觸凹陷315的步驟可以包括：採用隔離側牆314作遮罩基本自對準於隔離側牆314的邊緣對所述源極區306進行自對準蝕刻，直到蝕刻形成的源極電極接觸凹陷315的底部接觸/延伸入所述體區305。根據本發明的一個實施例，可以採用各向異性蝕刻形成所述源極電極接觸凹陷315。根據本發明的一個實施例，由於對源極區306進行蝕刻形成源極電極接觸凹陷315的過程中，也很可能會使閘極區302受到蝕刻損壞，因此可以閘極區302上形成保護層(例如：二氧化矽層)以防止閘極區302在形成源極電極接觸凹陷315的過程中受到損害。
下一步，如圖4D所示，通過所述源電極接觸凹陷315在體區305中形成體接觸區311。根據本發明的一個實施例，類似於參考圖3E在前文中所述的，形成體接觸區311的步驟可以包括：通過所述源極電極接觸凹陷311向所述體區305中注入具有所述第二導電類型並具有第二摻雜濃度的離子以形成第一體接觸區311A (例如：圖4D中示意為一個P+ 區)。根據本發明的另一實施例，形成體接觸區311的步驟還可以進一步包括：在形成所述第一體接觸區311A 之前，通過所述源電極接觸凹陷315向所述體區305中注入具有所述第二導電類型並具有第三摻雜濃度的離子以形成第二體接觸區311B (例如：圖4D中示意為一個DP區)。
下一步，如圖4E所示，沿所述源極電極接觸凹陷315的底部和側壁形成第一矽化物層316。可以選擇性地 ，根據本發明不同的實施例，還可以在這一步驟中在閘極區302和汲極區307上分別形成第二矽化物層317和/或第三矽化物層318。在如圖4E所示的示例性步驟中，在整個裝置的半導體表面或者多晶矽表面形成了基本自對準於隔離側牆314邊緣的矽化物層，其中隔離側牆314將所述閘極區302和源極區306及汲極區307隔離開來。
下一步，如圖4F所示，在整個橫向DMOS 400的上表面形成第二隔離層308將DMOS 400的表面的整個上表面覆蓋，隨後在所述第二隔離層308的位於所述源極電極接觸凹陷315中的部分中形成源極電極接觸開孔309，其中所述源極電極接觸開孔309藉由蝕刻所述第二隔離層308的位於所述源極電極接觸凹陷315中的部分直到露出所述第一矽化物層316而形成。在一個實施例中，在形成源極電極接觸開孔309的步驟中，也可以同時形成汲極電極接觸開孔310，例如汲極電極接觸開孔310可以藉由蝕刻所述第二隔離層308的位於所述汲極區307上方的部分直到露出汲極區307或者第三矽化物層318的一部分而形成。在另外的實施例中，汲極電極接觸開孔310可以採用不同於形成源極電極接觸開孔309的步驟而形成。
下一步，如圖4G所示，形成了凹陷的源極電極接觸312A 。根據本發明的一個實施例，在形成所述凹陷的源極電極接觸312A 的過程中，也可以同時形成汲極電極接觸312B 。根據本發明其他的實施例，所述汲極電極接觸312B 也可以採用獨立於形成所述凹陷的源極電極接觸 312A 的步驟來形成。根據本發明實施例的形成所述凹陷的源極電極接觸312A 和所述汲極電極接觸312B 的步驟和方法已經參考圖3F在前文中進行了詳細說明，此處不再贅述。
圖5示出了根據本發明一個實施例的形成橫向DMOS的方法的流程示意圖。該方法包括：步驟501，提供具有第一導電類型的半導體層；步驟502，在所述半導體層上形成閘極區，其中所述閘極區形成後會形成源極區開孔和汲極區開孔，所述閘極區將所述源極區開孔和所述汲極區開孔分隔開；步驟503，通過所述源極區開孔在位於所述源極區開孔下方的所述半導體層中形成具有第二導電類型並具有第一摻雜濃度的體區；步驟504，通過所述源極區開孔在所述體區中形成具有所述第一導電類型的源極區，以及通過所述汲極區開孔在位於所述汲極區開孔下方的所述半導體層中形成具有所述第一導電類型的汲極區；以及步驟505，形成凹陷的源極電極接觸，其中所述凹陷的源極電極接觸具有凹陷部分，該凹陷部分縱向延伸穿過所述源極區並與所述體區接觸，並且所述凹陷部分與所述源極區和所述體區電氣耦接。根據本發明的一個實施例，步驟501到步驟504中形成所述閘極區、體區、源極區和汲極區的步驟可以包括前文中參考圖3A、3B和3C或者圖3A、3B和3C’所述的步驟。根據本發明的一個實施例，步驟505中形成所述凹陷的源極電極接觸的步驟可以包括前文中參考圖3D、3E和3F所述的步驟。根據本發明另外 的實施例，步驟505中形成所述凹陷的源極電極接觸的步驟可以包括前文中參考圖3D’、3E和3F所述的步驟。根據本發明另外的實施例，步驟505中形成所述凹陷的源極電極接觸的步驟可以包括前文中參考圖4B至圖4G所述的步驟。
以上對根據本發明各實施例及其變化實施方式的形成橫向DMOS的方法及步驟的描述僅為示例性的，並不用於對本發明的進行限定。另外，一些公知的製造步驟、程序、材料及所用雜質等並未給出或者並未詳細描述，以使本發明清楚、簡明且便於理解。發明所屬技術領域的技術人員應該理解，以上各實施例中描述的方法及步驟可能可以採用不同的順序實現，並不僅僅局限於所描述的實施例。
雖然本說明書中以N通道橫向DMOS為例對根據本發明各實施例的具有凹陷的源電極接觸的橫向半導體裝置及其製造方法進行了示意與描述，但這並不意味著對本發明的限定，本領域的技術人員應該理解這裏給出的結構及原理同樣適用於P通道橫向半導體裝置及其它類型的半導體材料及半導體裝置。
因此，上述本發明的說明書和實施方式僅僅以示例性的方式對本發明實施例的高壓電晶體裝置及其製造方法進行了說明，並不用於限定本發明的範圍。對於公開的實施例進行變化和修改都是可能的，其他可行的選擇性實施例和對實施例中元件的等同變化可以被本技術領域的普通技術人員所瞭解。本發明所公開的實施例的其他變化和修改 並不超出本發明的精神和保護範圍。
100‧‧‧橫向雙擴散金屬氧化物場效電晶體
101‧‧‧P型半導體基板
102‧‧‧N型漂移區
103‧‧‧P型體區
104‧‧‧源極區
105‧‧‧汲極區
106‧‧‧閘極區
106A ‧‧‧多晶矽層
106B ‧‧‧隔離層
107‧‧‧P+ 區
108‧‧‧DP區
109‧‧‧源極電極接觸
110‧‧‧汲極電極接觸
112‧‧‧源極區開孔
200‧‧‧橫向DMOS
201‧‧‧半導體層
202‧‧‧體區
203‧‧‧源極區
204‧‧‧汲極
205‧‧‧閘極區
205A ‧‧‧第一隔離區
205B ‧‧‧閘極導電層
205C ‧‧‧厚介電層
206‧‧‧第一體接觸區
207‧‧‧第二體接觸區
208‧‧‧源極電極接觸
209‧‧‧汲極電極接觸
210‧‧‧第二隔離層
211‧‧‧矽化物層
212A ‧‧‧第一輕摻雜層
212B ‧‧‧第二輕摻雜層
208R ‧‧‧源極電極接觸凹陷
215‧‧‧隔離側牆
216‧‧‧第二矽化物層
213‧‧‧源極區開口
214‧‧‧源極電極接觸開孔
217‧‧‧第三矽化物
300‧‧‧橫向DMOS
301‧‧‧半導體層
302‧‧‧閘極區
302a ‧‧‧第一隔離層
302b ‧‧‧閘極導電層
303‧‧‧源極區開孔
304‧‧‧汲極區開孔
305‧‧‧體區
306‧‧‧源極區
307‧‧‧汲極區
308‧‧‧第二隔離區
309‧‧‧源極電極接觸開孔
310‧‧‧汲極電極接觸開孔
314‧‧‧隔離側牆
313A ‧‧‧第一輕摻雜層
313B ‧‧‧第二輕摻雜層
312‧‧‧金屬層
312A ‧‧‧源極電極接觸
312B ‧‧‧汲極電極接觸
311‧‧‧體接觸區
311A ‧‧‧第一體接觸區
311B ‧‧‧第二體接觸區
315‧‧‧源極電極接觸凹陷
316‧‧‧第一矽化物層
317‧‧‧第二矽化物層
318‧‧‧第三矽化物層
下面的附圖有助於更好地理解接下來對本發明不同實施例的描述。這些附圖並非按照實際的特徵、尺寸及比例繪製，而是示意性地示出了本發明一些實施方式的主要特徵。這些附圖和實施方式以非限制性、非窮舉性的方式提供了本發明的一些實施例。為簡明起見，不同附圖中具有相同功能的相同或類似的元件或結構採用相同的元件符號。
圖1A示出了一種現有橫向DMOS 100的縱向剖面示意圖；圖1B示出了圖1A中橫向DMOS 100的一部分的縱向剖面示意圖，以更好地示意源極區開孔；圖2A至圖2F示出了根據本發明幾個不同實施例的橫向DMOS的縱向剖面示意圖；圖2G示出了根據本發明實施例的橫向DMOS的凸顯源極區開孔的縱向剖面示意圖；圖3A至圖3F示出了根據本發明一個實施例的形成橫向DMOS的製造步驟的縱向剖面示意圖；圖3C’示出了根據本發明一個實施例的用於形成橫向DMOS的源極區和汲極區的變化實施步驟的縱向剖面示意圖；圖3D’示出了根據本發明一個實施例的用於形成橫向 DMOS的源極區開孔的變化實施步驟的縱向剖面示意圖；圖4A至圖4G示出了根據本發明另一個實施例的形成橫向DMOS的製造步驟的縱向剖面示意圖；圖5示出了根據本發明一個實施例的形成橫向DMOS的方法的流程示意圖。
200‧‧‧橫向DMOS
201‧‧‧半導體層
202‧‧‧體區
203‧‧‧源極區
204‧‧‧汲極
205A ‧‧‧第一隔離區
205B ‧‧‧閘極導電層
206‧‧‧第一體接觸區
207‧‧‧第二體接觸區
208‧‧‧源極電極接觸
209‧‧‧汲極電極接觸
210‧‧‧第二隔離層

Claims (16)

  1. 一種半導體裝置，包括：半導體層，具有第一導電類型；體區，位於該半導體層中，具有與該第一導電類型相反的第二導電類型，並且具有第一摻雜濃度；源極區，具有該第一導電類型，該源極區形成於該體區中；汲極區，具有該第一導電類型，該汲極區形成於該半導體層中，與該源極區相分離；閘極區，位於該半導體層的位於該源極區和該汲極區之間的部分上；以及凹陷的源電極接觸，包括凹陷部分，該凹陷部分縱向延伸穿過該源極區並與該體區接觸，並且該凹陷部分與該源極區和該體區電氣耦接，其中該半導體裝置進一步包括：隔離側牆，毗鄰該閘極區的每一側形成，其中該凹陷的源電極接觸的側壁與該隔離側牆自對準；源電極接觸凹陷，縱向穿過該源極區並與該體區接觸，該源電極接觸凹陷具有與該體區接觸的底面和橫向自對準於該隔離側牆的側壁；以及矽化物層，沿該源電極接觸凹陷的底面和側壁形成；其中該凹陷的源電極接觸位於該源電極接觸凹陷中，並且該凹陷的源電極接觸的該凹陷部分通過該矽化物層與該源 極區耦接。
  2. 如申請專利範圍第1項所述的半導體裝置，其中進一步包括：第一體接觸區，位於該凹陷的源電極接觸下方並與該凹陷的源電極接觸相接觸，該第一體接觸區具有該第二導電類型並且具有第二摻雜濃度，其中該第二摻雜濃度高於該第一摻雜濃度。
  3. 如申請專利範圍第2項所述的半導體裝置，其中進一步包括：第二體接觸區，包圍該第一體接觸區並與該第一體接觸區相接觸，該第二體接觸區具有該第二導電類型並且具有第三摻雜濃度，其中該第三摻雜濃度高於該第一摻雜濃度並且低於該第二摻雜濃度。
  4. 如申請專利範圍第1項所述的半導體裝置，其中進一步包括：第一矽化物層，形成於該凹陷的源電極接觸的該凹陷部分的底面和側壁上。
  5. 如申請專利範圍第1項所述的半導體裝置，其中進一步包括：具有該第一導電類型的第一輕摻雜層，形成於該體區中，與該源極區相鄰並接觸，並且該第一輕摻雜層延伸至該閘極區下。
  6. 如申請專利範圍第1項所述的半導體裝置，其中進一步包括： 具有該第一導電類型的第二輕摻雜層，形成於該半導體層中，與該汲極區相鄰並接觸，並且該第二輕摻雜層延伸至該閘極區下。
  7. 一種形成半導體裝置的方法，包括：提供具有第一導電類型的半導體層的步驟；在該半導體層上形成閘極區的步驟，其中該閘極區形成後會形成源極區開孔和汲極區開孔，該閘極區將該源極區開孔和該汲極區開孔分隔開；在位於該源極區開孔下方的該半導體層中形成體區的步驟，其中該體區具有第二導電類型並具有第一摻雜濃度；通過該源極區開孔在該體區中形成源極區的步驟，其中該源極區具有該第一導電類型；通過該汲極區開孔在位於該汲極區開孔下方的該半導體層中形成汲極區的步驟，其中該汲極區具有該第一導電類型；以及形成凹陷的源電極接觸的步驟，其中該凹陷的源電極接觸具有凹陷部分，該凹陷部分縱向延伸穿過該源極區並與該體區接觸，並且該凹陷部分與該源極區和該體區電氣耦接；其中，該形成凹陷的源電極接觸的步驟包括：形成包圍該閘極區的第二隔離層的步驟；形成源電極接觸開孔的步驟，其中該源電極接觸開孔縱向延伸穿過該源極區直到露出該體區； 形成金屬層的步驟，其中該金屬層覆蓋該第二隔離層並填充該源電極接觸開孔；以及蝕刻該金屬層形成該凹陷的源電極接觸的步驟。
  8. 如申請專利範圍第7項所述的方法，其中，進一步包括：在形成該金屬層之前形成第一體接觸區的步驟，其中該形成第一體接觸區的步驟包括：通過該源電極接觸開孔向該體區中注入具有該第二導電類型並具有第二摻雜濃度的離子以形成第一體接觸區，該第二摻雜濃度高於該第一摻雜濃度。
  9. 如申請專利範圍第8項所述的方法，其中，進一步包括：在形成該第一體接觸區之前形成第二體接觸區的步驟，其中該形成第二體接觸區的步驟包括：通過該源電極接觸開孔向該體區中注入具有該第二導電類型並具有第三摻雜濃度的離子以形成第二體接觸區，該第三摻雜濃度高於該第一摻雜濃度並且低於該第二摻雜濃度。
  10. 一種形成半導體裝置的方法，包括：提供具有第一導電類型的半導體層的步驟；在該半導體層上形成閘極區的步驟，其中該閘極區形成後會形成源極區開孔和汲極區開孔，該閘極區將該源極區開孔和該汲極區開孔分隔開；在位於該源極區開孔下方的該半導體層中形成體區的 步驟，其中該體區具有第二導電類型並具有第一摻雜濃度；通過該源極區開孔在該體區中形成源極區的步驟，其中該源極區具有該第一導電類型；通過該汲極區開孔在位於該汲極區開孔下方的該半導體層中形成汲極區的步驟，其中該汲極區具有該第一導電類型；以及形成凹陷的源電極接觸的步驟，其中該凹陷的源電極接觸具有凹陷部分，該凹陷部分縱向延伸穿過該源極區並與該體區接觸，並且該凹陷部分與該源極區和該體區電氣耦接；其中，該形成凹陷的源電極接觸的步驟包括：形成包圍該閘極區的第二隔離層的步驟；在該第二隔離層的每一側形成隔離側牆的步驟；以該隔離側牆作掩蔽縱向蝕刻該源極區直到露出該體區以形成源電極開孔的步驟，其中該源電極開孔的側壁自對準於該隔離側牆的邊緣；形成金屬層的步驟，其中該金屬層覆蓋該第二隔離層並填充該源電極接觸開孔；以及蝕刻該金屬層形成該凹陷的源電極接觸的步驟。
  11. 如申請專利範圍第10項所述的方法，其中，進一步包括：在形成該金屬層之前形成第一體接觸區的步驟，其中該形成第一體接觸區的步驟包括：通過該源電極接觸 開孔向該體區中注入具有該第二導電類型並具有第二摻雜濃度的離子以形成第一體接觸區，該第二摻雜濃度高於該第一摻雜濃度。
  12. 如申請專利範圍第11項所述的方法，其中，進一步包括：在形成該第一體接觸區之前形成第二體接觸區的步驟，其中該形成第二體接觸區的步驟包括：通過該源電極接觸開孔向該體區中注入具有該第二導電類型並具有第三摻雜濃度的離子以形成第二體接觸區，該第三摻雜濃度高於該第一摻雜濃度並且低於該第二摻雜濃度。
  13. 如申請專利範圍第10項所述的方法，其中，進一步包括：沿該凹陷的源電極接觸的該凹陷部分的底面和側壁形成矽化物層的步驟。
  14. 一種形成半導體裝置的方法，包括：提供具有第一導電類型的半導體層的步驟；在該半導體層上形成閘極區的步驟，其中該閘極區形成後會形成源極區開孔和汲極區開孔，該閘極區將該源極區開孔和該汲極區開孔分隔開；在位於該源極區開孔下方的該半導體層中形成體區的步驟，其中該體區具有第二導電類型並具有第一摻雜濃度；通過該源極區開孔在該體區中形成源極區的步驟，其 中該源極區具有該第一導電類型；通過該汲極區開孔在位於該汲極區開孔下方的該半導體層中形成汲極區的步驟，其中該汲極區具有該第一導電類型；以及形成凹陷的源電極接觸的步驟，其中該凹陷的源電極接觸具有凹陷部分，該凹陷部分縱向延伸穿過該源極區並與該體區接觸，並且該凹陷部分與該源極區和該體區電氣耦接；其中，該形成凹陷的源電極接觸的步驟包括：毗鄰該閘極區的每一側形成隔離側牆的步驟；在該源極區中形成源電極接觸凹陷的步驟，其中該源電極凹陷縱向穿過該源極區直到露出該體區，該源電極接觸凹陷具有與該體區接觸的底面和橫向自對準於該隔離側牆的側壁；沿該源電極接觸凹陷的底面和側壁形成矽化物層的步驟；形成第二隔離層的步驟，其中該第二隔離層覆蓋該閘極區和該隔離側牆並填充該源電極接觸凹陷；在該第二隔離層的位於該源電極接觸凹陷中的部分中形成源電極接觸開孔的步驟，其中該源電極接觸開孔縱向穿過該第二隔離層直到露出該矽化物層；形成金屬層的步驟，其中該金屬層覆蓋該第二隔離層並填充該源電極接觸開孔；以及蝕刻該金屬層形成該凹陷的源電極接觸的步驟。
  15. 如申請專利範圍第14項所述的方法，其中，進一步包括：在形成該矽化物層之前形成第一體接觸區的步驟，其中該形成第一體接觸區的步驟包括：通過該源電極接觸凹陷向該體區中注入具有該第二導電類型並具有第二摻雜濃度的離子以形成第一體接觸區，該第二摻雜濃度高於該第一摻雜濃度。
  16. 如申請專利範圍第15項所述的方法，其中，進一步包括：在形成該第一體接觸區之前形成第二體接觸區的步驟，其中該形成第二體接觸區的步驟包括：通過該源電極接觸凹陷向該體區中注入具有該第二導電類型並具有第三摻雜濃度的離子以形成第二體接觸區，該第三摻雜濃度高於該第一摻雜濃度並且低於該第二摻雜濃度。
TW101129373A 2011-08-18 2012-08-14 橫向雙擴散金屬氧化物半導體場效電晶體及其製造方法 TWI503973B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/213,011 US8546879B2 (en) 2011-08-18 2011-08-18 High density lateral DMOS with recessed source contact

Publications (2)

Publication Number Publication Date
TW201330254A TW201330254A (zh) 2013-07-16
TWI503973B true TWI503973B (zh) 2015-10-11

Family

ID=46993391

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101129373A TWI503973B (zh) 2011-08-18 2012-08-14 橫向雙擴散金屬氧化物半導體場效電晶體及其製造方法

Country Status (3)

Country Link
US (1) US8546879B2 (zh)
CN (2) CN102738215B (zh)
TW (1) TWI503973B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546879B2 (en) * 2011-08-18 2013-10-01 Monolithic Power Systems, Inc. High density lateral DMOS with recessed source contact
US9799766B2 (en) * 2013-02-20 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage transistor structure and method
US9159795B2 (en) 2013-06-28 2015-10-13 Monolithic Power Systems, Inc. High side DMOS and the method for forming thereof
CN105453272B (zh) * 2013-08-19 2020-08-21 出光兴产株式会社 氧化物半导体基板及肖特基势垒二极管元件
CN104576729B (zh) * 2013-10-14 2018-06-15 世界先进积体电路股份有限公司 横向双扩散金属氧化物半导体装置及其制造方法
US9634099B2 (en) 2013-10-15 2017-04-25 Vanguard International Semiconductor Corporation Lateral double diffused metal-oxide-semiconductor device and method for fabricating the same
CN104638005B (zh) * 2013-11-15 2017-12-15 世界先进积体电路股份有限公司 横向双扩散金氧半导体装置及其制造方法
CN104867830A (zh) * 2014-02-20 2015-08-26 北大方正集团有限公司 制作dmos器件的方法
CN103855034A (zh) * 2014-03-03 2014-06-11 宁波达新半导体有限公司 Mos栅极器件的制造方法
US9337284B2 (en) * 2014-04-07 2016-05-10 Alpha And Omega Semiconductor Incorporated Closed cell lateral MOSFET using silicide source and body regions
CN104241137B (zh) * 2014-06-24 2017-08-08 杰华特微电子（杭州）有限公司 半导体结构及其制造方法
CN105990404A (zh) * 2015-01-30 2016-10-05 张家港意发功率半导体有限公司 防漏电的功率器件及其制造方法
US9502251B1 (en) 2015-09-29 2016-11-22 Monolithic Power Systems, Inc. Method for fabricating low-cost isolated resurf LDMOS and associated BCD manufacturing process
US10903163B2 (en) * 2015-10-19 2021-01-26 Vishay-Siliconix, LLC Trench MOSFET with self-aligned body contact with spacer
CN105789055A (zh) * 2016-03-31 2016-07-20 杰华特微电子（杭州）有限公司 Mos结构及其形成方法
US10090409B2 (en) * 2016-09-28 2018-10-02 Monolithic Power Systems, Inc. Method for fabricating LDMOS with self-aligned body
US9893170B1 (en) 2016-11-18 2018-02-13 Monolithic Power Systems, Inc. Manufacturing method of selectively etched DMOS body pickup
US9935176B1 (en) * 2016-11-18 2018-04-03 Monolithic Power Systems, Inc. Method for fabricating LDMOS using CMP technology
US9941171B1 (en) 2016-11-18 2018-04-10 Monolithic Power Systems, Inc. Method for fabricating LDMOS with reduced source region
CN111223932B (zh) * 2018-11-26 2023-11-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其形成方法
JP6892889B2 (ja) * 2019-04-15 2021-06-23 合肥晶合集成電路股▲ふん▼有限公司 高耐圧半導体素子及びその製造方法
CN111370314A (zh) * 2020-04-30 2020-07-03 上海华虹宏力半导体制造有限公司 Bcd工艺制造nldmos器件的方法及其形成的器件
CN111430243B (zh) * 2020-05-11 2023-05-16 杰华特微电子股份有限公司 半导体器件的制造方法及半导体器件
US11069777B1 (en) 2020-06-09 2021-07-20 Monolithic Power Systems, Inc. Manufacturing method of self-aligned DMOS body pickup
CN114078969B (zh) * 2020-10-12 2025-03-21 台积电(中国)有限公司 横向扩散的mosfet及其制造方法
CN114975609A (zh) * 2021-02-24 2022-08-30 联华电子股份有限公司 横向双扩散的金属氧化物半导体场效晶体管及其制作方法
CN116072725A (zh) * 2021-11-01 2023-05-05 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
JP7759296B2 (ja) * 2022-05-25 2025-10-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI885290B (zh) * 2022-09-15 2025-06-01 國立陽明交通大學 立體式源極接觸結構
CN115632062A (zh) * 2022-12-21 2023-01-20 广州粤芯半导体技术有限公司 半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4503598A (en) * 1982-05-20 1985-03-12 Fairchild Camera & Instrument Corporation Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques
US5466616A (en) * 1994-04-06 1995-11-14 United Microelectronics Corp. Method of producing an LDMOS transistor having reduced dimensions, reduced leakage, and a reduced propensity to latch-up
US20070072416A1 (en) * 2005-09-23 2007-03-29 Semiconductor Components Industries, Llc Method of forming a low resistance semiconductor contact and structure therefor
US20070138548A1 (en) * 2005-07-13 2007-06-21 Ciclon Semiconductor Device Corp. Power ldmos transistor
US20090032868A1 (en) * 2007-07-31 2009-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. High performance power mos structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843796A (en) * 1995-09-11 1998-12-01 Delco Electronics Corporation Method of making an insulated gate bipolar transistor with high-energy P+ im
US6110763A (en) * 1997-05-22 2000-08-29 Intersil Corporation One mask, power semiconductor device fabrication process
US6252278B1 (en) 1998-05-18 2001-06-26 Monolithic Power Systems, Inc. Self-aligned lateral DMOS with spacer drift region
US7719054B2 (en) * 2006-05-31 2010-05-18 Advanced Analogic Technologies, Inc. High-voltage lateral DMOS device
CN200969352Y (zh) * 2006-04-24 2007-10-31 Bcd半导体制造有限公司 横向dmos结构
US20100032753A1 (en) * 2008-05-13 2010-02-11 Micrel, Inc. MOS Transistor Including Extended NLDD Source-Drain Regions For Improved Ruggedness
CN101621072A (zh) * 2008-06-30 2010-01-06 新唐科技股份有限公司 半导体装置及其制造方法
US20110062489A1 (en) * 2009-09-11 2011-03-17 Disney Donald R Power device with self-aligned silicide contact
US8546879B2 (en) * 2011-08-18 2013-10-01 Monolithic Power Systems, Inc. High density lateral DMOS with recessed source contact

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4503598A (en) * 1982-05-20 1985-03-12 Fairchild Camera & Instrument Corporation Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques
US5466616A (en) * 1994-04-06 1995-11-14 United Microelectronics Corp. Method of producing an LDMOS transistor having reduced dimensions, reduced leakage, and a reduced propensity to latch-up
US20070138548A1 (en) * 2005-07-13 2007-06-21 Ciclon Semiconductor Device Corp. Power ldmos transistor
US20070072416A1 (en) * 2005-09-23 2007-03-29 Semiconductor Components Industries, Llc Method of forming a low resistance semiconductor contact and structure therefor
US20090032868A1 (en) * 2007-07-31 2009-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. High performance power mos structure

Also Published As

Publication number Publication date
CN202816954U (zh) 2013-03-20
US20130043534A1 (en) 2013-02-21
TW201330254A (zh) 2013-07-16
US8546879B2 (en) 2013-10-01
CN102738215A (zh) 2012-10-17
CN102738215B (zh) 2015-07-29

Similar Documents

Publication Publication Date Title
TWI503973B (zh) 橫向雙擴散金屬氧化物半導體場效電晶體及其製造方法
US7898026B2 (en) LDMOS with double LDD and trenched drain
US9875908B2 (en) LDMOS device
US8525257B2 (en) LDMOS transistor with asymmetric spacer as gate
US6552389B2 (en) Offset-gate-type semiconductor device
JP5341639B2 (ja) 半導体装置および半導体装置の製造方法
JP2010278312A (ja) 半導体装置
CN110310994A (zh) 半导体装置及其制造方法
US20130049104A1 (en) Method of forming a self-aligned contact opening in MOSFET
CN101471261A (zh) 制造凹槽栅晶体管的方法
CN108336141A (zh) 半导体装置及其制造方法
JP2006229181A (ja) 半導体装置及びその製造方法
CN102956481B (zh) 具有源极沟槽的沟槽式功率半导体元件的制造方法
CN107026199A (zh) 具有双阱的金属氧化物半导体元件及其制造方法
CN119967863B (zh) Ldmos器件及其形成方法
CN103000521B (zh) 沟槽式功率金氧半场效晶体管的制作方法
TWI433311B (zh) 具有自對準矽化物接觸的功率裝置及其製造方法
KR100929638B1 (ko) 모스펫 소자 및 그의 제조방법
TW201721872A (zh) 橫向雙擴散金屬氧化物半導體元件製造方法
CN107293543A (zh) 具有双阱的金属氧化物半导体元件及其制造方法
TW201503367A (zh) 一種溝槽式功率半導體結構之製造方法