[go: up one dir, main page]

TWI502702B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI502702B
TWI502702B TW102133444A TW102133444A TWI502702B TW I502702 B TWI502702 B TW I502702B TW 102133444 A TW102133444 A TW 102133444A TW 102133444 A TW102133444 A TW 102133444A TW I502702 B TWI502702 B TW I502702B
Authority
TW
Taiwan
Prior art keywords
source
mos
drain region
mos device
gate
Prior art date
Application number
TW102133444A
Other languages
English (en)
Other versions
TW201417228A (zh
Inventor
溫清華
周文昇
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201417228A publication Critical patent/TW201417228A/zh
Application granted granted Critical
Publication of TWI502702B publication Critical patent/TWI502702B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/83125—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] the IGFETs characterised by having shared source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H10W20/427—

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

半導體裝置
本發明係關於一種半導體裝置，特別係關於一種層疊金氧半導體裝置。
積體電路通常會包括層疊金氧半導體(MOS)元件。上述層疊MOS元件可用於電源電路。在一些電路中，可藉由並聯複數個MOS元件(之後可視為較小MOS元件)來實現每一個MOS元件(之後可視為較大MOS元件)，並聯複數個較小MOS元件意指將所有較小MOS元件的源極互連，將所有較小MOS元件的閘極互連，且將所有較小MOS元件的汲極互連。
舉例來說，當層疊兩個較大MOS元件時，第一較大MOS元件的源極係連接至第二較大MOS元件的汲極。藉由並聯第一複數個較小MOS元件來實現第一較大MOS元件。藉由並聯第二複數個較小MOS元件來實現第二較大MOS元件。舉例來說，藉由金屬線、介層孔插塞及/或接觸孔插塞將第一複數個較小MOS元件的源極係連接至第二複數個較小MOS元件的汲極。
本發明之一實施例係提供一種半導體裝置。上述半導體裝置包括一第一金氧半導體元件；一第二金氧半導體元件，層疊於上述第一金氧半導體元件以形成一第一指狀物，其 中上述第一金氧半導體元件的一汲極係連接上述第二金氧半導體元件的一源極以形成一第一共用源/汲極區；一第三金氧半導體元件；以及一第四金氧半導體元件，層疊於上述第三金氧半導體元件以形成一第二指狀物，其中上述第三金氧半導體元件的一汲極係連接上述第四金氧半導體元件的一源極以形成一第二共用源/汲極區，其中上述第一和第二共用源/汲極區彼此不電性連接，且其中上述第一金氧半導體元件的上述源極和上述第三金氧半導體元件的上述源極互連；上述第二金氧半導體元件的上述汲極和上述第四金氧半導體元件的上述汲極互連；上述第一金氧半導體元件的一閘極和上述第三金氧半導體元件的一閘極互連；以及上述第二金氧半導體元件的一閘極和上述第四金氧半導體元件的一閘極互連。
本發明之另一實施例係提供一種半導體裝置。上述半導體裝置包括一半導體基板，包括一主動區條狀物；彼此平行的一第一閘極、一第二閘極、一第三閘極和一第四閘極，橫越上述主動區條狀物，且形成與上述主動區條狀物具有相同導電類型的一第一金氧半導體元件、一第二金氧半導體元件、一第三金氧半導體元件和一第四金氧半導體元件；一第一共用源/汲極區，位於上述第一閘極和上述第二閘極之間，其中上述第一共用源/汲極區被上述第一金氧半導體元件和上述第二金氧半導體元件共用；一第二共用源/汲極區，位於上述第二閘極和上述第三閘極之間，其中上述第一共用源/汲極區被上述第二金氧半導體元件和上述第三金氧半導體元件共用；一第三共用源/汲極區，位於上述第三閘極和上述第四閘極之間， 其中上述第一共用源/汲極區被上述第三金氧半導體元件和上述第四金氧半導體元件共用；一第一電性連接物，將上述第一閘極和上述第四閘極互連；一第二電性連接物，將上述第二閘極和上述第三閘極互連；以及一第一接觸孔插塞，位於上述第二共用源/汲極區的上方，且連接上述第二共用源/汲極區，其中沒有接觸孔插塞位於上述第一共用源/汲極區的上方，且連接上述第一共用源/汲極區。
本發明之又一實施例係提供一種半導體裝置。上述半導體裝置包括彼此相同的複數個指狀物，每一個上述些指狀物包括一第一金氧半導體元件，包括一第一閘極，其中上述些指狀物中的上述些第一金氧半導體元件的上述些第一閘極互連；一第一源/汲極區，其中上述些指狀物中的上述些第一金氧半導體元件的上述些第一源/汲極區互連；以及一第二源/汲極區；以及一第二金氧半導體元件，層疊於上述第一金氧半導體元件，其中上述第一和第二金氧半導體元件具有相同的導電類型，且其中上述第二金氧半導體元件包括：一第二閘極，其中上述些指狀物中的上述些第二金氧半導體元件的上述些第二閘極互連；一第三源/汲極區，其與上述第二源/汲極區形成一共用源/汲極區，其中位於上述些指狀物中上述些共用源/汲極區彼此不互連；以及一第四源/汲極區，其中上述些指狀物中的上述些第二金氧半導體元件的上述些第四源/汲極區互連。
10、110‧‧‧層疊金氧半導體結構
Mcs’、Mcas’、Mcs、Mcas‧‧‧MOS元件
20、22、24、26、28、30、32、120、122、124、126、128、130、132‧‧‧源/汲極區
VG1、VG2‧‧‧電壓
C0‧‧‧電容
36‧‧‧單元晶胞
38、40‧‧‧接觸孔插塞
42‧‧‧電源匯流排
44‧‧‧主動區
46‧‧‧閘極
50‧‧‧基板
52‧‧‧埋藏氧化層
41、43、45‧‧‧電性連接物
W1‧‧‧寬度
第1圖顯示本發明實施例之兩個層疊的P型金氧半導體(PMOS)元件之等效電路示意圖，其中一個PMOS元件的源極連接至另一個PMOS元件的汲極。
第2圖顯示本發明實施例之兩個層疊的P型金氧半導體(PMOS)元件之履行示意圖，其中每一個層疊PMOS元件係使用四個並聯的PMOS元件實現。
第3圖顯示本發明實施例之兩個層疊的N型金氧半導體(NMOS)元件之等效電路示意圖，其中一個NMOS元件的源極連接至另一個NMOS元件的汲極。
第4圖顯示本發明實施例之兩個層疊的N型金氧半導體(NMOS)元件之履行示意圖，其中每一個層疊NMOS元件係使用四個並聯的NMOS元件實現。
第5圖顯示如第1-4圖所示的本發明實施例之半導體裝置的上視圖(佈局)。
第6圖顯示如第5圖所示的本發明一實施例之半導體裝置的剖面示意圖。
第7圖顯示如第5圖所示的本發明另一實施例之半導體裝置的剖面示意圖，其中上述半導體裝置採用昇起式源汲極。
為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖示，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。且實施例中圖式標號之部分重複，係為 了簡化說明，並非意指不同實施例之間的關聯性。
本發明不同的實施例係提供一種層疊(cascade)金氧半導體(MOS)元件的形成方式。以下會說明本發明不同的實施例。在圖式或說明書描述中，相似或相同之部分皆使用相同之圖號。
第1圖顯示本發明之一實施例之金氧半導體(MOS)結構10之等效電路示意圖，其包括MOS元件Mcs’，其與MOS元件Mcas’層疊。在本發明實施例中，MOS元件Mcs’和Mcas’為P型金氧半導體(PMOS)元件。MOS元件Mcs’的源極連接至或可短路(short)至MOS元件Mcas’的汲極。MOS元件Mcas’的汲極和MOS元件Mcs’的源極可一起表示為源/汲極區20。MOS元件Mcas’的源極係表示為源/汲極區30，且MOS元件Mcs’的汲極係表示為源/汲極區32。在說明書中，”源/汲極”一詞係表示一源極和一汲極，依據MOS元件各別區域的角色而定。在說明書中，MOS元件的源極、汲極和閘極可視為節點(node)。MOS元件Mcs’和Mcas’可彼此不連接，且可分別連接至電壓VG1和VG2。源/汲極區20的寄生電容可表示為電容C0。
第2圖係顯示如第1圖所示之本發明之一實施例之的電路，可利用複數個並聯的MOS元件，做為每一個MOS元件Mcs’和Mcas’，且上述並聯的MOS元件例如可表示為MOS元件Mcs和Mcas。舉例來說，MOS元件Mcs’係利用四個MOS元件Mcs形成，其中MOS元件Mcs的源極係互連(例如短路)，且顯示為連接至節點30。雖然第2圖係顯示四個並聯的MOS元件Mcs，在本發明其他實施例中，可利用兩個、六個或任何偶數個並聯的 MOS元件Mcs形成MOS元件Mcs’。MOS元件Mcs的閘極係互連，且連接至電壓VG1。然而，MOS元件Mcs的汲極彼此不連接，並以符號”x”表示。複數個MOS元件Mcs係一起視為第1圖中的MOS元件Mcs’。舉例來說，為了使結合的MOS元件Mcs具有與MOS元件Mcs’相同的性能，MOS元件Mcs可具有與MOS元件Mcs’相同的閘極長度，且並聯的MOS元件Mcs的閘極寬度的總合係等於MOS元件Mcs’的閘極寬度。
也可利用複數個(例如兩個、六個或任何偶數個)並聯的MOS元件Mcas形成第1圖中的MOS元件Mcas’，其中MOS元件Mcas的汲極係互連(例如短路)。MOS元件Mcas的閘極係互連，且連接至電壓VG2。然而，MOS元件Mcas的源極彼此不連接，並以符號”x”表示。複數個MOS元件Mcas係一起視為第1圖中的MOS元件Mcas’。舉例來說，為了使結合的MOS元件Mcas具有與MOS元件Mcas’相同的性能，MOS元件Mcas可具有與MOS元件Mcas’相同的閘極長度，且並聯的MOS元件Mcas的閘極寬度的總合係等於MOS元件Mcas’的閘極寬度。
在說明書中，一對層疊的MOS元件Mcs和Mcas可一起視為最終層疊的MOS結構10的一指狀物，其中MOS元件Mcs的源極連接至同一指狀物中之MOS元件Mcas的汲極。因此，在第2圖中有四個指狀物。並且，MOS元件Mcs的源極和MOS元件Mcas的汲極可彼此連接以形成一共用源/汲極，如第6、7圖所示。
MOS元件Mcs的閘極為互連，且MOS元件Mcas的閘極互連。因此，MOS元件Mcs係形成包括複數個(例如四個)電 電流路徑的一電流鏡(current mirror)，且MOS元件Mcas係形成包括複數個電電流路徑的一電流鏡(current mirror)。為MOS元件Mcs的汲極和MOS元件Mcas的源極的節點22、24、26、28，雖然彼此不連接，但可具有相同的電壓。因此，源/汲極(節點)22、24、26、28可視為實質上彼此連接。
第3圖顯示包括層疊MOS元件Mcs’和Mcas’之層疊MOS結構110的電路圖，在本實施例中，MOS元件Mcs’和Mcas’為N型MOS元件。MOS元件Mcas’的汲極係表示為源/汲極區130，且MOS元件Mcas’的源極係表示為源/汲極區132。MOS元件Mcs’的源極連接至或可短路(short)至MOS元件Mcas’的汲極。MOS元件Mcas’的汲極和MOS元件Mcs’的源極可一起表示為源/汲極區120。
第4圖為第3圖中本發明實施例之一電路，其中複數個(例如四個)並聯的MOS元件Mcs，其一起做為第3圖中的MOS元件Mcs’，且複數個(例如四個)並聯的MOS元件Mcas，其一起做為第3圖中的MOS元件Mcas’。在這些實施例中，雖然源/汲極區122、124、126和12彼此沒有電性連接，但源/汲極區122、124、126和128也可具有相同的電壓，因此為實質上連接。
第5圖顯示層疊MOS結構10或110(表示為”10/110”)的上視圖(也可顯示為一佈局)。層疊MOS結構10/110包括MOS元件Mcs和Mcas，其可為如第1和2圖所示的PMOS元件，或可為如第3和4圖所示的NMOS元件。因此，標示於PMOS元件和NMOS元件兩者的參考符號會具有”/”符號，以將PMOS元件與NMOS元件隔開。舉例來說，如果第5圖中的各別的結構包括層 疊PMOS元件的話，各別表示源/汲極區的參考符號”30/130”可為源/汲極區30，或如果第5圖中的各別的結構包括層疊NMOS元件的話，各別表示源/汲極區的參考符號”30/130”可為源/汲極區130。
主動區44係顯示為彼此平行的主動區長條狀物。複數個閘極46係形成於主動區(條狀物)44上方以形成複數個MOS元件Mcs和Mcas。在本發明實施例中，MOS元件Mcs和Mcas可設置為四個彼此相同的行(row)。在本發明實施例中，一行中有四個並聯MOS元件Mcs。並且，一行中有四個並聯MOS元件Mcas。因此，5圖所示的結構中，由於有四行MOS元件，會有16個並聯MOS元件Mcs，且會有16個並聯MOS元件Mcas(更正)。一單元層疊元件晶胞係顯示為單元晶胞36，其包括形成兩個指狀物的兩個MOS元件Mcs和兩個MOS元件Mcas(第2和4圖)。如第5圖所示，可藉由複製和並聯單元晶胞36之式來擴大層疊MOS結構10/110的尺寸。
如第5圖所示，源/汲極區30/130係連接至接觸孔插塞，其標示為接觸孔插塞38。源/汲極區32/132也連接至接觸孔插塞，其標示為接觸孔插塞40。然而，沒有接觸孔插塞位於源/汲極區22/122上方且連接至源/汲極區22/122。另一方面，如第2和4圖所示的源/汲極區22/122因為通常具有相同的電壓，所以源/汲極區22/122為實質上連接。因此，沒有互連的源/汲極區22/122和源/汲極區24/124具有相同於互連源/汲極區22/122和源/汲極區24/124的效應。
由於沒有接觸孔插塞和介層孔位於源/汲極區 22/122上方且連接至源/汲極區22/122，金屬電源匯流排42可佔據晶片面積，要不然可利用連接至源/汲極區22/122使用電源匯流排42。結果，在第5圖中，電源匯流排42擴大到源/汲極區22/122上方。因此，電源匯流排42可設計為一寬的匯流排，以與多於一個源極區和汲極區重疊。舉例來說，電源匯流排42可與全部的源/汲極區24/124、26/126及其之間的源/汲極區30/130重疊。電源匯流排42寬度的增加會導致流經電源匯流排42的電流密度理想的下降。然而，在習知結構中，源/汲極區22/122、24/124、26/126和28/128需要連接至上方的接觸孔插塞、金屬線及/或介層孔，且因而電源匯流排42不能擴大至源/汲極區22/122、24/124、26/126和28/128上方。
請參考第6圖，第6圖係顯示第5圖所示的結構的剖面圖，其中第6圖為沿第5圖中的切線6/7-6/7所得的剖面圖。在第6圖中，MOS元件Mcs和Mcas係形成於基板50的頂面，而基板50可為一塊狀半導體基板，或其中包括一埋藏氧化層52的一絕緣層上覆矽(SOI)基板。源/汲極區30/130，其為PMOS元件Mcs的源極(第2圖)或NMOS元件Mcas的汲極(第4圖)，係連接至上方的接觸孔插塞38。源/汲極區32/132，其為PMOS元件Mcs的汲極(第2圖)或NMOS元件Mcas的源極(第4圖)，係連接至上方的接觸孔插塞40。
在本發明實施例中，相鄰MOS元件Mcas的源/汲極區32/132係互連成為一共用源/汲極區。然而，源/汲極區22/122的上方沒有任何的接觸孔插塞會連接至源/汲極區22/122。類似地，源/汲極區24/124的上方沒有任何的接觸孔插塞會連接至源 /汲極區24/124。因此，會增加電源匯流排42的寬度W1。電源匯流排42因而會擴大至與源/汲極區22/122及/或源/汲極區24/124重疊，且在本發明一些實施例中，電源匯流排42可MOS元件Mcs和Mcas的閘極重疊。
第6圖也顯示用於互連電源匯流排42的電性連接物41。在如第5圖所示的實施例中，電源匯流排42係形成一連續區，其做為第6圖中的電性連接物41。電性連接物43與MOS元件Mcs的閘極46互連。電性連接物45與MOS元件Mcas的閘極46互連。電性連接物43和45可包括金屬線和金屬介層孔。
第7圖係顯示本發明另一實施例之層疊MOS結構10/110的剖面示意圖。除了另有指明外，在這些實施例中的元件實質上相似或相同於第6圖所示之實施例的元件，且使用與第6圖所示之實施例的元件相同之圖號。除了第7圖所示的結構的源/汲極區30/130、32/132、22/122和24/124為昇起式源汲極區之外，第7圖所示的結構實質上與第6圖所示的結構相同。舉例來說，可藉由下述方式來形成昇起式源極區或汲極區，蝕刻基板50以形成溝槽，之後於上述溝槽中磊晶成長昇起式源極和汲極區直到成長的源極和汲極包括高於基板50的原來表面的部分為止。
在本發明實施例中，藉由形成包括複數個指狀物的層疊MOS結構，且使上述指狀物的共用源/汲極區實質上連接，而不是藉由金屬連接物來連接，不需要有金屬線和接觸孔插塞位於上述共用源/汲極區上方且連接至上述共用源/汲極區。因此，可釋放被金屬線佔據的晶片面積，且電源匯流排 42(第5圖)可變得更寬。上述結構會導致電源匯流排42的密度下降，且會降低電源匯流排42中的電子遷移。並且，消除用於連接上述指狀物的共用源/汲極區的金屬線和接觸孔插塞，會消除金屬線和接觸孔插塞產生的寄生電容(第1至4圖的C0)，且因而可以降低共用源/汲極區的總寄生電容C0。因此，層疊MOS結構的頻率響應可擴大至較高的頻率。
本發明一實施例係提供一種半導體裝置，上述半導體裝置包括一第一金氧半導體元件；一第二金氧半導體元件，層疊於上述第一金氧半導體元件以形成一第一指狀物，其中上述第一金氧半導體元件的一汲極係連接上述第二金氧半導體元件的一源極以形成一第一共用源/汲極區；一第三金氧半導體元件；以及一第四金氧半導體元件，層疊於上述第三金氧半導體元件以形成一第二指狀物，其中上述第三金氧半導體元件的一汲極係連接上述第四金氧半導體元件的一源極以形成一第二共用源/汲極區，其中上述第一和第二共用源/汲極區彼此不電性連接。上述第一金氧半導體元件的上述汲極和上述第三金氧半導體元件的上述汲極互連；上述第二金氧半導體元件的上述源極和上述第四金氧半導體元件的上述源極互連；上述第一金氧半導體元件的一閘極和上述第三金氧半導體元件的一閘極互連；以及上述第二金氧半導體元件的一閘極和上述第四金氧半導體元件的一閘極互連。
本發明另一實施例係提供一種半導體裝置，上述半導體裝置包括一半導體基板，包括一主動區條狀物；彼此平行的一第一閘極、一第二閘極、一第三閘極和一第四閘極，橫 越上述主動區條狀物，且形成與上述主動區條狀物具有相同導電類型的一第一金氧半導體元件、一第二金氧半導體元件、一第三金氧半導體元件和一第四金氧半導體元件；一第一共用源/汲極區，位於上述第一閘極和上述第二閘極之間，其中上述第一共用源/汲極區被上述第一金氧半導體元件和上述第二金氧半導體元件共用；一第二共用源/汲極區，位於上述第二閘極和上述第三閘極之間，其中上述第一共用源/汲極區被上述第二金氧半導體元件和上述第三金氧半導體元件共用；一第三共用源/汲極區，位於上述第三閘極和上述第四閘極之間，其中上述第一共用源/汲極區被上述第三金氧半導體元件和上述第四金氧半導體元件共用；一第一電性連接，將上述第一閘極和上述第四閘極互連；一第二電性連接，將上述第二閘極和上述第三閘極互連；以及一第一接觸孔插塞，位於上述第二共用源/汲極區的上方，且連接上述第二共用源/汲極區，其中沒有接觸孔插塞位於上述第一共用源/汲極區的上方，且連接上述第一共用源/汲極區。
本發明又一實施例係提供一種半導體裝置，上述半導體裝置包括彼此相同的複數個指狀物，每個上述些指狀物包括一第一金氧半導體元件，包括一第一閘極，其中上述些指狀物中的上述些第一金氧半導體元件的上述些第一閘極互連；一第一源/汲極區，其中上述些指狀物中的上述些第一金氧半導體元件的上述些第一源/汲極區互連；以及一第二源/汲極區，其中上述些指狀物中的上述些第一金氧半導體元件的上述些第二源/汲極區互連；以及一第二金氧半導體元件，層疊 於上述第一金氧半導體元件，其中上述第一和第二金氧半導體元件具有相同的導電類型，上述第二金氧半導體元件包括一第二閘極，其中上述些指狀物中的上述些第二金氧半導體元件的上述些第二閘極互連；一第三源/汲極區，與上述第二源/汲極區形成一共用源/汲極區，其中位於上述些指狀物中上述些共用源/汲極區彼此不互連；以及一第四源/汲極區，其中上述些指狀物中的上述些第二金氧半導體元件的上述些第四源/汲極區互連。
雖然本發明已以較佳實施例揭露於上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Mcs、Mcas‧‧‧MOS元件
22、24、26、28、30、32‧‧‧源/汲極區
VG1、VG2‧‧‧電壓
C0‧‧‧電容

Claims (9)

  1. 一種半導體裝置，包括：一第一金氧半導體元件；一第二金氧半導體元件，層疊於該第一金氧半導體元件以形成一第一指狀物，其中該第一金氧半導體元件的一汲極係連接該第二金氧半導體元件的一源極以形成一第一共用源/汲極區；一第三金氧半導體元件；以及一第四金氧半導體元件，層疊於該第三金氧半導體元件以形成一第二指狀物，其中該第三金氧半導體元件的一汲極係連接該第四金氧半導體元件的一源極以形成一第二共用源/汲極區，其中該第一和第二共用源/汲極區彼此不電性連接，且其中：該第一金氧半導體元件的該源極和該第三金氧半導體元件的該源極互連；該第二金氧半導體元件的該汲極和該第四金氧半導體元件的該汲極互連；該第一金氧半導體元件的一閘極和該第三金氧半導體元件的一閘極互連；該第二金氧半導體元件的一閘極和該第四金氧半導體元件的一閘極互連；以及一電源匯流排，位於一金屬層中且形成與該第一金氧半導體元件的該源極和該第一共用源/汲極區重疊的一連續金屬物，其中該第一金氧半導體元件的該源極與該電源匯流排 電性連接，該第一共用源/汲極區及該第二共用源/汲極區與該電源匯流排電性絕緣。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該第一導體元件、該第三金氧半導體元件和該第四金氧半導體元件具有相同的導電類型。
  3. 如申請專利範圍第2項所述之半導體裝置，其中沒有接觸孔插塞形成於該第一共用源/汲極區和該第二共用源/汲極區的上方，且連接該第一共用源/汲極區和該第二共用源/汲極區。
  4. 如申請專利範圍第1項所述之半導體裝置，更包括相同於該第一指狀物和該第二指狀物的一第三指狀物和一第四指狀物，其中該第一指狀物、該第二指狀物、該第三指狀物和該第四指狀物為並聯。
  5. 如申請專利範圍第4項所述之半導體裝置，其中該第一指狀物和該第二指狀物係形成一第一行，該第一行包括一第一主動區條狀物，且該第三指狀物和該第四指狀物係形成一第二行，該第二行包括平行於該第一主動區條狀物的一第二主動區條狀物。
  6. 如申請專利範圍第4項所述之半導體裝置，其中該第一指狀物、該第二指狀物、該第三指狀物和該第四指狀物形成共用相同的一主動區條狀物之同一行的半導體元件。
  7. 一種半導體裝置，包括：一半導體基板，包括一主動區條狀物；彼此平行的一第一閘極、一第二閘極、一第三閘極和一第 四閘極，橫越該主動區條狀物，且形成與該主動區條狀物具有相同導電類型的一第一金氧半導體元件、一第二金氧半導體元件、一第三金氧半導體元件和一第四金氧半導體元件；一第一共用源/汲極區，位於該第一閘極和該第二閘極之間，其中該第一共用源/汲極區被該第一金氧半導體元件和該第二金氧半導體元件共用；一第二共用源/汲極區，位於該第二閘極和該第三閘極之間，其中該第一共用源/汲極區被該第二金氧半導體元件和該第三金氧半導體元件共用；一第三共用源/汲極區，位於該第三閘極和該第四閘極之間，其中該第一共用源/汲極區被該第三金氧半導體元件和該第四金氧半導體元件共用；一第一電性連接物，將該第一閘極和該第四閘極互連；一第二電性連接物，將該第二閘極和該第三閘極互連；一第一接觸孔插塞，位於該第二共用源/汲極區的上方，且連接該第二共用源/汲極區，其中沒有接觸孔插塞位於該第一共用源/汲極區的上方，且連接該第一共用源/汲極區；以及一電源匯流排，位於該第一金氧半導體元件的一源/汲極區的上方，且電性耦接該第一金氧半導體元件的該源/汲極區，該源/汲極區與該第一共用源/汲極區位於該第一閘極的相對側，且其中該電源匯流排與該源/汲極區、該第一閘極和該第一共用源/汲極區重疊。
  8. 如申請專利範圍第8項所述之半導體裝置，其中沒有接觸孔插塞連接該第三共用源/汲極區。
  9. 一種半導體裝置，包括：彼此相同的複數個指狀物，每一個該些指狀物包括：一第一金氧半導體元件，包括：一第一閘極，其中該些指狀物中的該些第一金氧半導體元件的該些第一閘極互連；一第一源/汲極區，其中該些指狀物中的該些第一金氧半導體元件的該些第一源/汲極區互連；一第二源/汲極區；以及一第二金氧半導體元件，層疊於該第一金氧半導體元件，其中該第一和第二金氧半導體元件具有相同的導電類型，且其中該第二金氧半導體元件包括：一第二閘極，其中該些指狀物中的該些第二金氧半導體元件的該些第二閘極互連；一第三源/汲極區，其與該第二源/汲極區形成一共用源/汲極區，其中位於該些指狀物中該些共用源/汲極區彼此不互連；一第四源/汲極區，其中該些指狀物中的該些第二金氧半導體元件的該些第四源/汲極區互連；以及一電源匯流排，電性耦接至該些指狀物中的該些第一金氧半導體元件的該些第一該源/汲極區，其中該電源匯流排與該些指狀物中全部該些共用源/汲極區完全重疊。
TW102133444A 2012-10-22 2013-09-16 半導體裝置 TWI502702B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/657,389 US9035389B2 (en) 2012-10-22 2012-10-22 Layout schemes for cascade MOS transistors

Publications (2)

Publication Number Publication Date
TW201417228A TW201417228A (zh) 2014-05-01
TWI502702B true TWI502702B (zh) 2015-10-01

Family

ID=50484586

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133444A TWI502702B (zh) 2012-10-22 2013-09-16 半導體裝置

Country Status (4)

Country Link
US (1) US9035389B2 (zh)
KR (1) KR101547390B1 (zh)
CN (1) CN103779325B (zh)
TW (1) TWI502702B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391140B2 (en) 2014-06-20 2016-07-12 Globalfoundries Inc. Raised fin structures and methods of fabrication
KR102349417B1 (ko) 2015-07-16 2022-01-10 삼성전자 주식회사 전압 강하를 개선할 수 있는 구조를 갖는 반도체 장치와 이를 포함하는 장치
TWI584467B (zh) * 2015-09-24 2017-05-21 台達電子工業股份有限公司 半導體裝置
CN106898604A (zh) * 2017-01-24 2017-06-27 上海电力学院 共源共栅级联的氮化镓器件封装结构
JP6876820B2 (ja) 2017-10-30 2021-05-26 富士フイルム株式会社 活物質層形成用組成物及びその製造方法、並びに、全固体二次電池用電極シート及び全固体二次電池の製造方法
US10396033B1 (en) * 2018-07-23 2019-08-27 Qualcomm Incorporated First power buses and second power buses extending in a first direction
US11127684B2 (en) 2019-10-18 2021-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Low-resistance interconnect structures
US11462282B2 (en) 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure
US20230120729A1 (en) * 2021-10-15 2023-04-20 Wolfspeed, Inc. Power semiconductor devices including multiple gate bond pads

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565375A (en) * 1993-12-01 1996-10-15 Imp, Inc. Method of fabricating a self-cascoding CMOS device
US20030001171A1 (en) * 2001-07-02 2003-01-02 Nec Corporation Semiconductor integrated circuit having macro cells and designing method of the same
TW200636911A (en) * 2004-09-23 2006-10-16 Megica Corp Chip structure and method for fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921064A (ja) * 1982-04-30 1984-02-02 Seiko Epson Corp 液晶表示装置
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
JP2008244595A (ja) 2007-03-26 2008-10-09 Toshiba Corp 電力増幅器および送受信システム
US7573323B2 (en) 2007-05-31 2009-08-11 Aptina Imaging Corporation Current mirror bias trimming technique

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565375A (en) * 1993-12-01 1996-10-15 Imp, Inc. Method of fabricating a self-cascoding CMOS device
US20030001171A1 (en) * 2001-07-02 2003-01-02 Nec Corporation Semiconductor integrated circuit having macro cells and designing method of the same
TW200636911A (en) * 2004-09-23 2006-10-16 Megica Corp Chip structure and method for fabricating the same

Also Published As

Publication number Publication date
KR20140051032A (ko) 2014-04-30
TW201417228A (zh) 2014-05-01
US20140110787A1 (en) 2014-04-24
CN103779325A (zh) 2014-05-07
US9035389B2 (en) 2015-05-19
KR101547390B1 (ko) 2015-08-26
CN103779325B (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
TWI502702B (zh) 半導體裝置
US11784188B2 (en) Semiconductor integrated circuit device
CN113224048B (zh) 集成电路器件
JP7415176B2 (ja) 半導体集積回路装置
KR102195406B1 (ko) 핀펫과 로컬 인터커넥트 층을 포함하는 반도체 장치 및 그 제조 방법
EP3343614A2 (en) Standard cell for vertical transistors
US10157922B2 (en) Interconnect metal layout for integrated circuit
CN107017228A (zh) 集成电路的标准单元布局结构及其形成方法
CN101339947A (zh) 半导体器件
TW201624671A (zh) 具有隔離閘的半導體裝置及其形成方法
US11817452B2 (en) Method for forming decoupling capacitors between the interposing conductors and the multiple gates
JP2008172121A (ja) 半導体集積回路装置
US9450089B2 (en) Semiconductor device
TWI859162B (zh) 標準單元
CN103779392A (zh) 晶体管布局装置
CN111033720B (zh) 半导体集成电路装置
US12550454B2 (en) Transistor unit and array and integrated circuit thereof
JPWO2013018589A1 (ja) 半導体集積回路装置
CN118645490A (zh) 半导体器件、集成电路器件及其制造方法
CN117727758A (zh) 半导体结构
CN117678071A (zh) 一种集成电路及esd保护器件
CN108074926A (zh) 半导体结构