[go: up one dir, main page]

TWI502522B - 以碳奈米管為基礎的類神經網路及其製造及使用方法 - Google Patents

以碳奈米管為基礎的類神經網路及其製造及使用方法 Download PDF

Info

Publication number
TWI502522B
TWI502522B TW098109785A TW98109785A TWI502522B TW I502522 B TWI502522 B TW I502522B TW 098109785 A TW098109785 A TW 098109785A TW 98109785 A TW98109785 A TW 98109785A TW I502522 B TWI502522 B TW I502522B
Authority
TW
Taiwan
Prior art keywords
semiconductor
volatile
neural network
switch
terminals
Prior art date
Application number
TW098109785A
Other languages
English (en)
Other versions
TW201005660A (en
Inventor
Claude L Bertin
Brent M Segal
Darren K Brock
Original Assignee
Nantero Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantero Inc filed Critical Nantero Inc
Publication of TW201005660A publication Critical patent/TW201005660A/zh
Application granted granted Critical
Publication of TWI502522B publication Critical patent/TWI502522B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

以碳奈米管為基礎的類神經網路及其製造及使用方法
本申請案主張對於以下申請案之優先權，其之內容於此以全文引用方式併入本案以為參考資料：2008年3月25日提出申請的美國臨時專利申請案第61/039,204號，發明名稱為”CARBON NANOTUBE-BASED NEURAL NETWORKS AND METHODS OF MAKING AND USING SAME”。
本申請案係與以下的申請案有關，其之內容於此以全文引用方式併入本案以為參考：2005年11月15日提出申請的美國專利申請案第11/280786號，發明名稱為”TERMINAL NANOTUBE DEVICES AND SYSTEMS AND METHODS OF MAKING SAME”；2006年8月8日提出申請的美國專利申請案第11/835583號，發明名稱為”LATCH CIRCUITS AND OPERATION CIRCUITS HAVING SCALABLE NONVOLATILE NANOTUBE SWITCHES AS ELECTRONIC FUSE REPLACEMENT ELEMENTS”；2006年8月8日提出申請的美國專利申請案第11/835612號，發明名稱為”NONVOLATILE RESISTIVE MEMORIES HAVING SCALABLE TWO-TERMINAL NANOTUBE SWITCHES”；2006年8月8日提出申請的美國專利申請案第11/835651號，發明名稱為”NONVOLATILE NANOTUBE DIODES AND NONVOLATILE NANOTUBE BLOCKS AND SYSTEMS USING SAME AND METHODS OF MAKING SAME”；2006年8月8日提出申請的美國專利申請案第11/835759號，發明名稱為”NONVOLATILE NANOTUBE DIODES AND NONVOLATILE NANOTUBE BLOCKS AND SYSTEMS USING SAME AND METHODS OF MAKING SAME”；2006年8月8日提出申請的美國專利申請案第11/835845號，發明名稱為”NONVOLATILE NANOTUBE DIODES AND NONVOLATILE NANOTUBE BLOCKS AND SYSTEMS USING SAME AND METHODS OF MAKING SAME”；2006年8月8日提出申請的美國專利申請案第11/835852號，發明名稱為”NONVOLATILE NANOTUBE DIODES AND NONVOLATILE NANOTUBE BLOCKS AND SYSTEMS USING SAME AND METHODS OF MAKING SAME”；2006年8月8日提出申請的美國專利申請案第11/835856號，發明名稱為”NONVOLATILE NANOTUBE DIODES AND NONVOLATILE NANOTUBE BLOCKS AND SYSTEMS USING SAME AND METHODS OF MAKING SAME”；2006年8月8日提出申請的美國專利申請案第11/835865號，發明名稱為”NONVOLATILE NANOTUBE DIODES AND NONVOLATILE NANOTUBE BLOCKS AND SYSTEMS USING SAME AND METHODS OF MAKING SAME”；以及2006年8月8日提出申請的美國專利申請案第11/835613號，發明名稱為”MEMORY ELEMENTS AND CROSS POINT SWITCHES AND ARRAYS OF SAME USING NONVOLATILE NANOTUBE BLOCKS”。
本申請案一般地係有關於奈米管開關及其製造方法，更特定言之，係有關於資訊處理電路及系統中所使用的碳奈米管織物及其製造方法。
當互補性金屬氧化物半導體(CMOS)技術隨著每晶片元件之數目(十億電晶體級(in the billions of transistors))不斷增加而縮放至較小尺寸時，場效應電晶體(FET)複雜性增加，線路複雜性增加，並且電子元件係接近量子力學的邊界。因此，電力消耗係迅速地增加。例如，在1微米技術節點下，Intel公司i486微處理器消耗大約2瓦特/平方公分(watts/cm2 )電力，但在0.18微米技術節點下，Intel公司奔騰(Pentium)Ⅲ微處理器消耗大約70瓦特/平方公分(watts/cm2 )電力，增加35倍電力消耗。進一步縮小尺寸造成仍為較高的電力消耗。需要一改良電子系統功能同時降低電力消耗的方法。
很久前神經生物學系統達到一技術極限。頭腦，例如，係遠較任何電子元件更為有效率。頭腦係基於水及電解質，係為三維(3D)、類比、複雜以及消耗極少電力。以沙、金屬並使用二維(2D)互連構成的電子電路已顯示展現與類神經網路功能類似的有限行為特徵，但在獲得有效率類神經網路方面並無重大進展。
本發明揭示非揮發性奈米管開關，其能夠根據奈米管類神經網路獲得一新的電子應用。本發明揭示使用奈米管織物開關的奈米管類神經網路之系統及其製造方法。
非揮發性奈米管開關使能夠達到基於奈米管類神經網路的一新電子應用。對於傳統電子元件之複雜性及性能限制的一解決方案係使用碳奈米管製作類比於生物類神經網路之靈敏的資訊處理電路。以奈米管為基礎的電路及網路功能展現於生物類神經網路中出現的一些該等所需特徵。
針對NT類神經網路，該等特徵包括：
○3D互連。
○高元件密度。
○隨著非揮發性奈米管開關的低電力。
○由於相對慢的作業的低噪音。
○經由NT樹狀突樹的高扇入(fan-in)相容性以及經由NT軸突的高扇出(fan-out)相容性。
○較低成本，因為對於極小技術節點並無立即的需求。
○高可靠性，包括對於寬廣溫度範圍及高等級輻射的容忍度。
於所併入參考資料中詳細地說明以奈米管為基礎的電路及使用包含奈米管織物的開關及記憶體元件的網路。具體地，非揮發性奈米管開關係揭示於NAN-96(於2005年11月15日提出申請，美國專利申請案第11/280786號)，NAN-109(於2006年8月8日提出申請，美國專利申請案第11/835583及11/835612號)，NAN-116(於2006年8月8日提出申請，美國專利申請案第11/835651，11/835759，11/835845，11/835852，11/835856，11/835865號)以及NAN-117(於2006年8月8日提出申請，美國專利申請案第11/835613號)。同時，奈米管類神經網路使用由Claude Bertin於2008年2月14日發表該揭示內容”非揮發性奈米管選擇電路(Nonvolatile Nanotube Select Circuits)”之延伸部分，以及在2006年中於Nanotube Neurons所提交的二D-NT 62揭示內容中的概念。NAN-109包括NV NT多電阻可程式化數值(多重開啟(multiple-ON)狀態)的概念，使NV NT開關能夠展現類比特性。同時，該等開關在高電阻(GΩ-範圍)關(OFF)狀態與低電阻(100 kΩ範圍)開(ON)狀態之間展現數位作業切換。
圖1A及1B圖示一生物神經細胞或”神經元”100，其之主要構成部分係加以標示諸如其之樹狀突軸突(dendrites axon)及突觸。箭頭指示流經細胞的信號方向。樹狀突提供神經元具有其之信號收集。一或更多的接收信號係於該細胞本體中進行處理並經溝通沿著該軸突作為一單一信號，於該處信號經分配至一或更多突觸末梢。突觸係為個別神經元之間的接合點，於該處信號傳播亦係經調制。以奈米管為基礎的電路扮演著以下所說明該等不同的生物組成的角色。
圖2係為一簡單的以奈米管為基礎的電路，其可使用作為一NT樹狀突200或是作為一NT參考電路250。開關SW1及SW2分別地接收輸入I1及輸入I2，而每二終端開關之該相對端部係連接至一共同節點O，其係為該電路之輸出。
於作業中，開關SW1及SW2對於電信號作出反應形成涵蓋該等開關的電壓，針對現代開關容許大小為100 nA至10 uA的小電流流經開關。現代開關典型地係在0.18微米至0.25微米技術節點下製作。就現代開關而言，該形成的電壓係小於3伏特並且典型地並未修改該等開關電阻。就電壓而言，例如，位在3伏特至5伏特範圍中，然而，開關(a)係以相對緩慢的上升時間(例如慢於100 ns)反應信號以及(b)以多次激勵，藉由降低SW1及/或SW2電阻，反應信號。位在5伏特至8伏特範圍中具有較快上升時間脈衝(例如快於100 ns)的電壓脈衝對於SW1及/或SW2導致增加電阻值。該等電阻改變仍然存在直至另一組電信號符合以上所應用的基準為止，因此此性能使該等元件具有資格為非揮發性的。藉由利用此特性反應多次激勵，視如何使用該NT樹狀突而定，開關SW1及SW2之該非揮發性電阻值會隨時間改變。
圖3係為一更複雜的以奈米管為基礎的電路，其可使用作為一NT樹狀突300或是作為一NT參考電路350。然而，於此例子中，SW1及SW2之電阻係藉由監控電路內選定節點之特性以及提供該資訊回至一類神經網路控制器而謹慎地加以設定。
視特定的具體實施例而定，該整個NT類神經網路分配一整體類神經網路控制器或複數之類神經網路控制器。假若輸入信號I1及I2係為足夠低的電壓值，SW1及SW2電阻值不受該等輸入信號影響，則該等SW1及SW2電阻值能夠使用包含該類神經網路控制器功能的一回饋機構加以設定-其係為經由基於以下進一步說明的複數回饋信號之特性的NT突觸的NT樹狀突之模擬。
於回饋作業(學習模式)中，該等SW1及SW2之數值係藉由基於，例如，由軸突1，軸突N，及突觸k的輸入的該類神經網路控制器功能連同該類神經網路控制器演算法及/或內部線路構形加以設定。應注意的是於此模式中NT樹狀突300或是作為一NT參考電路350之輸出O係藉由電晶體T4自開關SW1及SW2解耦。同樣地，關電晶體T1及T2，分別地自輸入I1及I2將SW1及SW2解耦。開電晶體T3將該等共用SW1及SW2連接至一參考電壓諸如接地。亦開電晶體T5及T6使該類神經網路控制器具有出入口用以感測及產生該等SW1及SW2電阻值。此功能使用於圖3中所圖示的加權因子控制器(Weighting Factor Controller)。
該加權因子控制器使用一驅動/感測電路讀取SW1及SW2電阻值，接著使用一A/D轉換器將類比值轉換成數位形式，並因而將該等數值提供至該類神經網路控制器。該類神經網路控制器計算新的SW1及SW2電阻值，其能夠視為”加權因子”，並供給該等新電阻數值至該加權因子控制器，其使用一D/A轉換器將該等數值轉換成類比信號。該驅動/感測電路使用該等類比信號將SW1及SW2電阻設定成該等新的電阻值(亦即，設定該新的權數)。應注意的是如為所需該等類比信號可採用多重激勵信號的形式。於NAN-109(美國專利申請案第11/835583及11/835612號)說明控制NV NT開關之電阻值的方法。
於正常作業中，關電晶體T3、T5及T6，以及開電晶體T1、T2及T4使能夠進行標準NT樹狀突300作業或NT參考電路350作業。儘管於此係就電晶體說明該電路，但半導體基板中產生的場效應電晶體(FET)，及/或未位於半導體基板中的薄膜場效應電晶體，CNT-FETs(NAN-82,86)，NT機電開關-揮發(NAN-31)或非揮發(NAN-45)-亦可使用。
圖4顯示具有五輸入(I1-I5)的NT樹狀突400或NT參考電路450。該等輸入能夠經整合位在一3D線路佈置中的不同的物理接線級(physical wiring level)上。亦包括一FET開關與該輸出並聯。開關始終維持關著導致與NT樹狀突200或NT參考電路250相似的一電路作業。可任擇地，可開啟開關容許以與相關於NT樹狀突300或NT參考電路350所用相似的一方法設定該等NV NT開關電阻值。將開關返回至關掉位置使能夠根據新NT NV開關電阻值之該特性進行該NT樹狀突400或NT參考電路450之標準作業。該電路係以具有一對應符號代表的概略形式顯示。
圖5圖示NT神經元500。於此例子中，顯示三NT樹狀突，NT_D-A、NT_D-B及NT_D-C。每一NT樹狀突可具有任一數目的輸入(圖中所示為二)並亦可包括一模式輸入M確定該NT樹狀突係處於標準作業模式或是回饋模式(亦即，具有藉由與圖3電路相似的一控制器功能更新的NT NV開關電阻值)。一NT參考電路控制施加至該轉換元件(開關)之閘G之該電壓。
於標準作業下，節點電壓A係藉由該等所施加輸入信號IA1、IA2、IB1、IB2、IB3、IC1、及IC2連同針對每一NT樹狀突的NT NV開關電阻值加以確定。於圖4中，該NT NV開關係位在該符號NT樹狀突塊內側。假若施加至閘G的該NT參考電路電壓係足夠地高用以啟動該轉換元件，則位在該節點A的該信號電壓係經由該轉換元件之通道傳送至該驅動器並因而傳送至輸出C其係連接至一NT軸突。
圖6圖示用以構成該NT神經元600的一三輸入與非功能。NT樹狀突NT_D-A及NT_D-B提供信號至與非閘輸入A及B，而該NT參考電路提供一信號至與非閘輸入R。假若R係為高的，則該與非閘輸出係為輸入A及B之乘積的補數如於該表NT神經元功能中所示。一驅動器鏈(driver chain)將此邏輯值供給至輸出C其係連接至一NT軸突。
圖7圖示用以構成該NT神經元700的一三輸入非或功能。NT樹狀突NT_D-A及NT_D-B提供信號至非或閘輸入A及B。該NT參考電路提供一信號至非或閘輸入R。假若R係為低的，則該輸出係為輸入A及B之和的補數如於該表NT神經元功能中所示。一驅動器鏈(driver chain)將此邏輯值供給至輸出C其係連接至一NT軸突。
圖8圖示用以構成該NT神經元800的一差動放大器。於此例子中，三NT樹狀突驅動該差動放大器之該輸入節點D，而該NT參考電路驅動該差動放大器參考節點R。輸入節點D與參考節點R之間的電壓差確定差動放大器輸出節點E係設定為一高值或是低值。E之電壓狀態接著藉由該驅動器傳送至節點F其係連接至一NT軸突。
圖9圖示NT突觸900其具有一軸突信號供給該輸入。使用如構成NT神經元800的一差動放大器構成NT突觸900。NT突觸900”觸發”或未”觸發”視節點D與R之間的電壓差而定。節點E係設定一高或低電壓其係藉由驅動器傳送至輸出F。輸出F可連接至一NT樹狀突輸入及/或一NT神經元輸入。可根據用以構成NT神經元500、600、以及700的該等電路相似的電路構成其他NT突觸電路。可使用圖案化碳奈米管織物或是其他導體，例如，諸如鋁或銅構成NT軸突。
複雜的NT類神經網路可由以上進一步說明的該NT樹狀突、NT參考電路、NT神經元、NT軸突及NT突觸之結合的該非揮發性類比及/或數位性質構成。該等網路可展現大規模的平行處理能力、學習特性等，並從而用以解決在諸如圖樣辨識、計算等之領域上的問題。
圖10圖示NT軸突雙向信號流控制電路1000用於控制該軸突內信號流方向。一雙向緩衝電路係藉由增加一NT參考電路加以修改。該NT參考電路之該等輸出狀態藉由優先地選擇信號流(1)或信號流(2)控制該NT軸突中信號流之方向。假若電晶體(開關)T1係為開啟以及電晶體(開關)T2係為關掉，則出現藉由信號進(1)以及信號出(1)圖示信號流(1)。假若電晶體(開關)T1係為關掉以及電晶體(開關)T2係為開啟，則出現藉由信號進(2)以及信號出(2)圖示信號流(2)。NT軸突雙向信號流控制電路1000亦恢復信號特徵(例如，脈衝振幅、上升及下降時間等)。具體地，恢復的信號位準之振幅係等於電力供應V。
圖11圖示NT軸突雙向信號流控制電路1100，其係為NT軸突雙向信號流控制電路1000之一修改，以一與圖3中所示相似的類神經網路控制器取代該NT參考電路，並亦包括附加的電晶體(開關)T3及T4提供對於偏位電壓V及V’的控制。於此例子中，該類神經網路控制器不僅藉由控制如於圖10中所說明T1及T2之該等開/關狀態而控制NT軸突信號流之方向，而亦控制如於圖12中藉由脈衝控制實例1200所說明該NT軸突信號極性及振幅。例如，假若T1係為開啟，T2係為關掉以及T3係為關掉，則該信號進(1)在該信號出(1)終端處並未反向；然而，假若T3係為開啟繞過驅動器DR1，則該信號出(1)係反向。可任擇地，假若T1係為關掉，T2係為開啟以及T4係為關掉，則該信號進(2)在該信號出(2)終端處並未反向；然而，假若T4係為開啟繞過驅動器DR2，則該信號在信號出(2)終端處係反向。該類神經網路控制器亦可控制其他的NT軸突雙向控制器等。該類神經網路控制器之作業係與以上相關於圖3進一步說明者相似。
圖12係為相關於圖10及11說明的不同脈衝選項之圖式。例如，於圖11中併入一脈衝時間性(計時)控制功能。所併入作為參考資料Bertin等人2001年1月23日之美國專利第6,177,807號中講授精確的脈衝計時控制。精確長度之傳輸線上的往返時間導致高速(或任何速度)之精確計時控制功能。此外，使用沿著該傳輸線配置在不同實體位置處的熔絲調制傳輸線長度，用以精確地將不同的往返時間程式化。精確控制脈衝延遲的數目係視熔絲數目而定；然而一旦一熔絲”燒斷”即無法改變該計時。併入作為參考資料的NAN-109以熔絲(或反熔絲(antifuse))替代NV NT開關。如此，能夠不受限制地改變計時。以此方式，脈衝到脈衝計時控制可併入(未顯示)圖11中所示該電路中。除了脈衝計時控制外，如於此以全文引用方式併入本案作為參考資料Bertin等人的美國專利第6,496,037號中所說明可自動地調整(或藉由其他電路控制)脈衝上升及下降時間。
圖13圖示於NT突觸1300處脈衝干擾控制。於此例子中，NT軸突1雙向輸入A及NT軸突2雙向輸入B係藉由SW1及SW2進給至一共同節點A。視到達脈衝之計時、脈衝振幅以及脈衝極性之一結合而定，NT突觸1300接著於節點A處傳播或未傳播一信號。於此實例中，信號傳播亦視該NT參考電路之輸出狀態而定；然而，NT突觸1300可經製造具有與圖6中NT神經元600相似的一二輸入與非閘，並因而僅對輸入A及B回應。該等狀況係針對該二NT軸突輸入藉由類神經網路控制器(或是該相同控制器)加以設定。於特定具體實施例中，信號傳播可為脈衝對消(pulse cancellation)OR的一性能恰好藉由內嵌邏輯閘控制閘GOR處信號。
於其他具體實施例中，該二NT軸突可直接地連接至該NT突觸輸入節點而未通過於圖13中所示的該對NV NT開關。NT軸突1雙向輸入A及NT軸突2雙向輸入B可直接地連接(未顯示)至該NT突觸1300共同節點輸入而未通過NV NT開關。可任擇地，可使用一終端用以將該NT軸突中反射降至最低。可增加該終端(例如，諸如一阻抗)(未顯示)至該NT突觸1300共同節點輸入，用以將NT軸突1雙向輸入A及NT軸突2雙向輸入B中的脈衝反射降至最低。
圖14圖示於NT突觸1400處脈衝干擾控制。於此例子中，NT軸突1雙向輸入A及NT軸突2雙向輸入B係為分別地於節點A及B處至一3-輸入與非閘的二不同輸入。視到達之該NT軸突信號特徵(例如，到達脈衝之計時、脈衝振幅以及脈衝極性)之計時而定，NT突觸1400接著切換輸出狀態或未切換輸出狀態。於此實例中，輸出狀態C亦視參考節點R之狀態而定，藉由該NT參考電路加以設定；然而，NT突觸1400可經製造具有與圖6中NT神經元600相似的一二輸入與非閘，並因而僅對輸入A及B回應。適於此具體實施例之狀況係藉由類神經網路控制器(或是該相同控制器)加以設定。
本發明可以其他特定形式加以具體化，而未背離其之精神或實質特徵。本具體實施例因而於各方面視為具說明性而不具限制性。
A．．．節點電壓
B．．．節點
C．．．輸出
D．．．輸入節點
DR1．．．驅動器
DR2．．．驅動器
E．．．輸出節點
F．．．節點/輸出
G．．．閘
I1．．．輸入
I2．．．輸入
I3．．．輸入
I4．．．輸入
I5．．．輸入
IA1．．．輸入信號
IA2．．．輸入信號
IB1．．．輸入信號
IB2．．．輸入信號
IB3．．．輸入信號
IC1．．．輸入信號
IC2．．．輸入信號
M．．．模式輸入
NT_D-A．．．NT樹狀突
NT_D-B．．．NT樹狀突
NT_D-C．．．NT樹狀突
O．．．共同節點/輸出
R．．．閘輸入/參考節點
SW1．．．開關
SW2．．．開關
T1．．．電晶體
T2．．．電晶體
T3．．．電晶體
T4．．．電晶體
T5．．．電晶體
T6．．．電晶體
V．．．電力供應/偏位電壓
V’．．．偏位電壓
100．．．生物神經元
200．．．NT樹狀突
250．．．NT參考電路
300．．．NT樹狀突
350．．．NT參考電路
400．．．NT樹狀突
450．．．NT參考電路
500．．．NT神經元
600．．．NT神經元
700．．．NT神經元
800．．．NT神經元
900．．．NT突觸
1000．．．NT軸突雙向信號流控制電路
1100．．．NT軸突雙向信號流控制電路
1200．．．脈衝控制實例
1300．．．NT突觸
圖1A及1B圖示一生物神經細胞或”神經元”；圖2係根據一具體實施例圖示一簡單的以奈米管為基礎的電路；圖3係根據另一具體實施例圖示一更為複雜以奈米管為基礎的電路；圖4係根據另一具體實施例圖示一電路其具有配置五輸入(I1-I5)的NT樹狀突400或NT參考電路450；圖5係根據另一具體實施例圖示一NT神經元電路；圖6係根據另一具體實施例圖示用以構成一NT神經元電路的一三輸入與非(NAND)功能；圖7係根據另一具體實施例圖示用以構成一NT神經元電路的一三輸入非或(NOR)功能；圖8係根據另一具體實施例圖示用以構成一NT神經元電路的一差動放大器；圖9係根據另一具體實施例圖示具有供給一輸入的一軸突信號(Axon signal)的一NT突觸(Synapse)電路；圖10係根據另一具體實施例圖示NT軸突雙向信號流控制電路；圖11係根據另一具體實施例圖示NT軸突雙向信號流控制電路；圖12係根據另一具體實施例圖示不同的脈衝選擇；圖13係根據另一具體實施例圖示位在一NT突觸電路處的脈衝干擾控制；以及圖14係根據另一具體實施例圖示位在NT突觸電路處的脈衝干擾控制。
I1．．．輸入
I2．．．輸入
SW1．．．開關
SW2．．．開關
200．．．NT樹狀突
250．．．NT參考電路

Claims (6)

  1. 一種實體類神經網路，其包括：一樹狀突電路，包含二二-終端非揮發性奈米管開關，其中：每一非揮發性開關之該第一及第二終端係與一圖案化奈米管織物之相對端部接觸；該第一非揮發性奈米管開關之該第二終端以及該第二非揮發性奈米管開關之該第二終端共有一共同節點；以及該共同節點在該等非揮發性開關之該等第一終端處總和任何輸入信號。
  2. 如申請專利範圍第1項之實體類神經網路，其中涵蓋每一非揮發性奈米管開關之該二終端之電阻，反應施加至每一非揮發性奈米管開關之該第一及第二終端的至少之一者的電刺激而變化。
  3. 如申請專利範圍第1項之實體類神經網路，其中該樹狀突電路進一步包括一第一半導體型式場效應電晶體FET，其具有一第一型式之半導體材料的一半導體汲極區域以及一半導體源極區域，以及配置在各別汲極與源極區域之間的一半導體溝道區域，該溝道區域係以一第二型式之半導體材料構成，進一步地具有一閘節點接近該溝道區域俾便能夠藉由電刺激該閘而調制該溝道區域之傳導性，其中該第一半導體型式FET之汲極係連接至該共同節點。
  4. 如申請專利範圍第3項之實體類神經網路，其中該樹狀突電路進一步包括一第二及第三半導體型式FET，其中： 該第一非揮發性奈米管開關之該第一終端係連接至該第二半導體型式FET之該源極或汲極；以及該第二非揮發性奈米管開關之該第一終端係連接至該第三半導體型式FET之該源極或汲極。
  5. 如申請專利範圍第4項之實體類神經網路，其中該樹狀突電路進一步包括控制電路系統，用以提供電刺激，控制涵蓋每一非揮發性奈米管開關之該二終端之電阻。
  6. 一種實體類神經網路，其包括：一樹狀突電路，其包含：五二-終端非揮發性奈米管開關，其中：每一非揮發性開關之該第一及第二終端係與一圖案化奈米管織物之相對端部接觸；該等非揮發性奈米管開關之該等第二終端共有一共同節點；該共同節點在該等非揮發性開關之該等第一終端處總和任何輸入信號；以及一第一半導體型式場效應電晶體FET，其具有一第一型式之半導體材料的一半導體汲極區域以及一半導體源極區域，以及配置在各別汲極與源極區域之間的一半導體溝道區域，該溝道區域係以一第二型式之半導體材料構成，進一步地具有一閘節點接近該溝道區域俾便能夠藉由電刺激該閘而調制該溝道區域之傳導性，其中該第一半導體型式FET之汲極係連接至該共同節點。
TW098109785A 2008-03-25 2009-03-25 以碳奈米管為基礎的類神經網路及其製造及使用方法 TWI502522B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US3920408P 2008-03-25 2008-03-25

Publications (2)

Publication Number Publication Date
TW201005660A TW201005660A (en) 2010-02-01
TWI502522B true TWI502522B (zh) 2015-10-01

Family

ID=41550930

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098109785A TWI502522B (zh) 2008-03-25 2009-03-25 以碳奈米管為基礎的類神經網路及其製造及使用方法

Country Status (3)

Country Link
US (1) US8659940B2 (zh)
TW (1) TWI502522B (zh)
WO (1) WO2010008624A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140077502A (ko) * 2012-12-14 2014-06-24 에스케이하이닉스 주식회사 저항성 메모리 장치를 위한 고전압 발생 회로
US9947400B2 (en) 2016-04-22 2018-04-17 Nantero, Inc. Methods for enhanced state retention within a resistive change cell
US9761806B1 (en) * 2016-09-23 2017-09-12 International Business Machines Corporation Sensors with integrated data processing circuitry
US11798623B2 (en) 2021-11-05 2023-10-24 Nantero, Inc. Three dimensional (3D) memories with multiple resistive change elements per cell and corresponding architectures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028810A (en) * 1989-07-13 1991-07-02 Intel Corporation Four quadrant synapse cell employing single column summing line
US20060061389A1 (en) * 2004-06-18 2006-03-23 Nantero, Inc. Integrated nanotube and field effect switching device

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL269964A (zh) 1961-08-22
JP2517410B2 (ja) * 1989-05-15 1996-07-24 三菱電機株式会社 学習機能付集積回路装置
US5028310A (en) * 1989-11-08 1991-07-02 Texaco Inc. Reduction of SOx in regenerator off gas of a fluid cracking unit
US5087826A (en) 1990-12-28 1992-02-11 Intel Corporation Multi-layer neural network employing multiplexed output neurons
US5235672A (en) * 1991-02-06 1993-08-10 Irvine Sensors Corporation Hardware for electronic neural network
JPH05210649A (ja) * 1992-01-24 1993-08-20 Mitsubishi Electric Corp 神経回路網表現装置
US6507828B1 (en) 1998-06-19 2003-01-14 Jason Leonard Neuron circuit and related techniques
US6346189B1 (en) 1998-08-14 2002-02-12 The Board Of Trustees Of The Leland Stanford Junior University Carbon nanotube structures made using catalyst islands
US6280697B1 (en) 1999-03-01 2001-08-28 The University Of North Carolina-Chapel Hill Nanotube-based high energy material and method
AUPP976499A0 (en) 1999-04-16 1999-05-06 Commonwealth Scientific And Industrial Research Organisation Multilayer carbon nanotube films
US6177807B1 (en) 1999-05-28 2001-01-23 International Business Machines Corporation High frequency valid data strobe
US6496037B1 (en) 2000-06-06 2002-12-17 International Business Machines Corporation Automatic off-chip driver adjustment based on load characteristics
US6423583B1 (en) 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
WO2002082544A2 (en) 2001-04-03 2002-10-17 Carnegie Mellon University Electronic circuit device, system and method
JP4207398B2 (ja) 2001-05-21 2009-01-14 富士ゼロックス株式会社 カーボンナノチューブ構造体の配線の製造方法、並びに、カーボンナノチューブ構造体の配線およびそれを用いたカーボンナノチューブデバイス
DE10134665C1 (de) 2001-07-20 2002-09-05 Infineon Technologies Ag Betriebsverfahren für ein Halbleiterbauelement, geeignet für ESD-Schutz
US20040132070A1 (en) 2002-01-16 2004-07-08 Nanomix, Inc. Nonotube-based electronic detection of biological molecules
US6894359B2 (en) 2002-09-04 2005-05-17 Nanomix, Inc. Sensitivity control for nanotube sensors
EP1341184B1 (en) 2002-02-09 2005-09-14 Samsung Electronics Co., Ltd. Memory device utilizing carbon nanotubes and method of fabricating the memory device
US7049625B2 (en) 2002-03-18 2006-05-23 Max-Planck-Gesellschaft Zur Fonderung Der Wissenschaften E.V. Field effect transistor memory cell, memory device and method for manufacturing a field effect transistor memory cell
US6899945B2 (en) 2002-03-19 2005-05-31 William Marsh Rice University Entangled single-wall carbon nanotube solid material and methods for making same
JP4124635B2 (ja) 2002-12-05 2008-07-23 シャープ株式会社 半導体記憶装置及びメモリセルアレイの消去方法
US6919740B2 (en) 2003-01-31 2005-07-19 Hewlett-Packard Development Company, Lp. Molecular-junction-nanowire-crossbar-based inverter, latch, and flip-flop circuits, and more complex circuits composed, in part, from molecular-junction-nanowire-crossbar-based inverter, latch, and flip-flop circuits
US6918284B2 (en) 2003-03-24 2005-07-19 The United States Of America As Represented By The Secretary Of The Navy Interconnected networks of single-walled carbon nanotubes
US7294877B2 (en) * 2003-03-28 2007-11-13 Nantero, Inc. Nanotube-on-gate FET structures and applications
EP1609188A4 (en) * 2003-03-28 2007-11-07 Nantero Inc NANOTUBE ON GRID TEC STRUCTURES AND CORRESPONDING APPLICATIONS
KR100568425B1 (ko) 2003-06-30 2006-04-05 주식회사 하이닉스반도체 플래시 소자의 비트라인 형성 방법
US6890780B2 (en) 2003-10-10 2005-05-10 General Electric Company Method for forming an electrostatically-doped carbon nanotube device
JP2005285822A (ja) 2004-03-26 2005-10-13 Fujitsu Ltd 半導体装置および半導体センサ
US7161403B2 (en) 2004-06-18 2007-01-09 Nantero, Inc. Storage elements using nanotube switching elements
US20100147657A1 (en) * 2004-11-02 2010-06-17 Nantero, Inc. Nanotube esd protective devices and corresponding nonvolatile and volatile nanotube switches
US8008745B2 (en) 2005-05-09 2011-08-30 Nantero, Inc. Latch circuits and operation circuits having scalable nonvolatile nanotube switches as electronic fuse replacement elements
US7835170B2 (en) 2005-05-09 2010-11-16 Nantero, Inc. Memory elements and cross point switches and arrays of same using nonvolatile nanotube blocks
US7394687B2 (en) 2005-05-09 2008-07-01 Nantero, Inc. Non-volatile-shadow latch using a nanotube switch
US9911743B2 (en) 2005-05-09 2018-03-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7479654B2 (en) 2005-05-09 2009-01-20 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
US8217490B2 (en) 2005-05-09 2012-07-10 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8513768B2 (en) 2005-05-09 2013-08-20 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US7782650B2 (en) 2005-05-09 2010-08-24 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8013363B2 (en) 2005-05-09 2011-09-06 Nantero, Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
US8102018B2 (en) 2005-05-09 2012-01-24 Nantero Inc. Nonvolatile resistive memories having scalable two-terminal nanotube switches
US7781862B2 (en) 2005-05-09 2010-08-24 Nantero, Inc. Two-terminal nanotube devices and systems and methods of making same
US7598127B2 (en) 2005-05-12 2009-10-06 Nantero, Inc. Nanotube fuse structure
US7575693B2 (en) 2005-05-23 2009-08-18 Nantero, Inc. Method of aligning nanotubes and wires with an etched feature
US7915122B2 (en) 2005-06-08 2011-03-29 Nantero, Inc. Self-aligned cell integration scheme
US7541216B2 (en) 2005-06-09 2009-06-02 Nantero, Inc. Method of aligning deposited nanotubes onto an etched feature using a spacer
US20060292716A1 (en) 2005-06-27 2006-12-28 Lsi Logic Corporation Use selective growth metallization to improve electrical connection between carbon nanotubes and electrodes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5028810A (en) * 1989-07-13 1991-07-02 Intel Corporation Four quadrant synapse cell employing single column summing line
US20060061389A1 (en) * 2004-06-18 2006-03-23 Nantero, Inc. Integrated nanotube and field effect switching device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Xiaolong Ma. "Global Reinforcement Training of Crossnets.", Ph.D. Dissertation, State University of New York at Stony Brook, 2007. *

Also Published As

Publication number Publication date
WO2010008624A3 (en) 2010-04-22
US8659940B2 (en) 2014-02-25
US20110176359A1 (en) 2011-07-21
WO2010008624A2 (en) 2010-01-21
TW201005660A (en) 2010-02-01

Similar Documents

Publication Publication Date Title
Papandroulidakis et al. Practical implementation of memristor-based threshold logic gates
Maan et al. A survey of memristive threshold logic circuits
Likharev et al. CMOL: Devices, circuits, and architectures
Zhao et al. Nanotube devices based crossbar architecture: toward neuromorphic computing
CN108780520B (zh) 人工神经元装置
Vourkas et al. Memristor-based combinational circuits: A design methodology for encoders/decoders
US20040151211A1 (en) Molecular-wire-based restorative multiplexer, and method for constructing a multiplexer based on a configurable, molecular-junction-nanowire crossbar
Rajendran et al. Memristor based programmable threshold logic array
TWI502522B (zh) 以碳奈米管為基礎的類神經網路及其製造及使用方法
JP4615012B2 (ja) ナノメートルスケールの再構成可能な抵抗器クロスバースイッチを用いた電子デバイス
KR102514931B1 (ko) 확장 가능한 뉴로모픽 회로
US10839898B2 (en) Differential memristive circuit
JP7483858B2 (ja) 再構成可能なｆｉｎｆｅｔベースの人工ニューロン及びシナプスデバイス
US9099179B2 (en) Thermodynamic bit formed of two memristors
US7358614B2 (en) Antisymmetric nanowire crossbars
Gholipour et al. Design investigation of nanoelectronic circuits using crossbar-based nanoarchitectures
US11170852B1 (en) Cross-bar arrays having steering element with diode
Chabi et al. On-chip universal supervised learning methods for neuro-inspired block of memristive nanodevices
Fortes Future challenges in VLSI system design
Bennett et al. Supervised learning with organic memristor devices and prospects for neural crossbar arrays
US20060268598A1 (en) Enhanced nanowire-crossbar latch array
Skoldberg et al. Nanocell devices and architecture for configurable computing with molecular electronics
Aljafar et al. Memristor-based volistor gates compute logic with low power consumption
Busygin et al. A logic device based on memristor-diode crossbar and CMOS periphery as spike router for hardware neural network
Mane et al. Stateful-NOR based reconfigurable architecture for logic implementation