TWI501421B - 光電元件及其製造方法 - Google Patents

Description

光電元件及其製造方法

本發明係關於一種具有形成在半導體與基板間之孔洞結構之光電元件。

發光二極體是半導體元件中一種被廣泛使用的光源。相較於傳統的白熾燈泡或螢光燈管，發光二極體具有省電及使用壽命較長的特性，因此逐漸取代傳統光源，而應用於各種領域，如交通號誌、背光模組、路燈照明、醫療設備等產業。

隨著發光二極體光源的應用與發展對於亮度的需求越來越高，如何增加其發光效率以提高其亮度，便成為產業界所共同努力的重要方向。

一種光電元件，包含：一基板，具有一表面，並具有一與表面垂直之法線方向，一第一半導體層，位於基板之表面上並與表面接觸，及至少一孔洞結構，位於第一半導體層及基板之表面之間，其中，至少一孔洞結構具有一寬度與一高度，其中寬度係為孔洞結構於平行表面方向之最大尺寸，高度係為孔洞結構於平行法線方向之最大尺寸，且高度小於寬度。

一種製造一光電元件之方法，包含下列步驟：提供一基板，具有一表面並具有一與表面垂直之法線方向；形成一第一半導體層於基板之表面上，圖案化第一半導體層；形成一第二半導體層於基板上且覆蓋圖案化之第一半導體層；以及形成至少一孔洞結構，位於第二半導體層及基板之表面間，其中，至少一孔洞結構具有一寬度與一高度，其中寬度係為孔洞結構於平行表面方向之最大尺寸，高度係為孔洞結構於平行法線方向之最大尺寸，且高度小於寬度。

為了使本發明之敘述更加詳盡與完備，請參照下列描述並配合第1A圖至第4D圖之圖示。如第1A~第1E圖所例示，依據本發明之第一實施例之光電元件之製造方法簡述如下：如第1A圖所示，在一基板101之第一表面1011成長一第一半導體層102，其中基板具有一法線方向N。

之後，如第1B圖所示，將第一半導體層102蝕刻成為複數個形成在基板101之第一表面1011上的第一半導體柱1021，其中上述複數個第一半導體柱1021之側壁與基板101之第一表面1011不相垂直。在本實施例中，第一半導體柱1021之兩側壁與基板101之第一表面1011可成一α1與β1角，其中α1角可介於20^o ~75^o ，β1角可介於20^o ~75^o 。在一實施例中，此第一半導體柱1021之平均寬度可介於0.5μm~10μm，平均間距可介於0.5μm~10μm。

之後，如第1C圖所示，繼續於上述基板之第一表面成長一第二半導體層1022，其中第二半導體層1022乃是以磊晶側向成長(Epitaxial Lateral Overgrowth；ELOG)之方式成長。在生長上述第二半導體層1022的同時，會在兩相鄰第一半導體柱1021與基板101之第一表面1011之間形成至少一個第一孔洞1031。如第1D圖所示，上述第一孔洞1031於基板之法線方向N之完整截面可呈一吊鐘型，具有一寬度W與一高度H，其中寬度W係為第一孔洞1031於平行表面方向之最大尺寸，高度H係為第一孔洞1031於平行法線方向之最大尺寸，且高度H小於寬度W。寬度W可介於0.5μm~10μm，或1μm~10μm，或2μm~10μm，或3μm~10μm，或4μm~10μm，或5μm~10μm，或6μm~10μm，或7μm~10μm，或8μm~10μm，或9μm~10μm。在另一實施例中，上述第一孔洞1031之高度H與寬度W之比值不大於2/3。

在另一實施例中，可形成複數個第一孔洞1031。在一實施例中，此複數個孔洞可相互連結，形成一個或複數個網狀孔洞群。此外，因複數個第一半導體柱1021可為一規則陣列結構，因此上述複數個第一孔洞1031也可為一規則陣列結構。其中複數個第一孔洞1031之平均高度H_x 小於平均寬度W_x 。平均寬度W_x 可介於0.5μm~10μm，或1μm~10μm，或2μm~10μm，或3μm~10μm，或4μm~10μm，或5μm~10μm，或6μm~10μm，或7μm~10μm，或8μm~10μm，或9μm~10μm。在一實施例中，上述複數個第一孔洞1031之平均高度H_x 與平均寬度W_x 之比值不大於2/3。在一實施例中，上述複數個第一孔洞1031之平均間距可介於0.5μm~10μm，或1μm~10μm，或2μm~10μm，或3μm~10μm，或4μm~10μm，或5μm~10μm，或6μm~10μm，或7μm~10μm，或8μm~10μm，或9μm~10μm。上述複數個第一孔洞1031形成之孔隙度Φ(porosity)定義為第一孔洞總體積V_V 除以整體體積V_T ()，其中整體體積V_T 為第一孔洞總體積加上第二半導體層體積。在本實施例中，孔隙度Φ可介於5%-90%，或10%-90%，或20%-90%，或30%-90%，或40%-90%，或50%-90%，或60%-90%，或70%-90%，或80%-90%。

接著，如第1E圖所示，於上述第二半導體層1022之上繼續成長一主動層104與一第三半導體層105。

最後，如第1F圖所示，蝕刻部份上述主動層104與一第三半導體層105以露出部分第二半導體層1022後，於第二半導體層1022及第三半導體層105之上形成兩電極106、107以形成一光電元件100。上述電極106、107材料可選自：鉻(Cr)、鈦(Ti)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、鋁(Al)、或銀(Ag)等金屬材料。

於本實施例中，上述第一孔洞1031係為於製程中所定義出之中空結構。此第一孔洞1031具有一折射率，適可作為空氣透鏡，當光線於光電元件100中行進至第一孔洞1031時，由於第一孔洞1031內外部材料折射率之差異(例如，半導體層之折射率約介於2～3之間，空氣的折射率為1)，光線會在第一孔洞1031處改變行進方向而離開光電元件，因而增加光摘出效率。另外，第一孔洞1031也可作為一散射中心(scattering center)以改變光子之行進方向並且減少全反射。藉由孔洞密度的增加，可更增加上述功效。

具體而言，光電元件100係包含發光二極體(LED)、光電二極體(photodiode)、光敏電阻(photoresister)、雷射(laser)、紅外線發射體(infrared emitter)、有機發光二極體(organic light-emitting diode)及太陽能電池(solar cell)中至少其一。基板101係為一成長及/或承載基礎。候選材料可包含導電基板或不導電基板、透光基板或不透光基板。其中導電基板材料其一可為鍺(Ge)、砷化鎵(GaAs)、銦化磷(InP)、碳化矽(SiC)、矽(Si)、鋁酸鋰(LiAlO₂ )、氧化鋅(ZnO)、氮化鎵(GaN)、氮化鋁(AlN)、金屬。透光基板材料其一可為藍寶石(Sapphire)、鋁酸鋰(LiAlO₂ )、氧化鋅(ZnO)、氮化鎵(GaN)、氮化鋁(AlN)、金屬、玻璃、鑽石、CVD鑽石、與類鑽碳(Diamond-Like Carbon；DLC)、尖晶石(spinel,MgAl₂ O₄ )、氧化鋁(Al₂ O₃ )、氧化矽(SiO_X )及鎵酸鋰(LiGaO₂ )。

上述第一半導體層102、第二半導體層1022及第三半導體層105係彼此中至少二個部分之電性、極性或摻雜物相異、或者係分別用以提供電子與電洞之半導體材料單層或多層(「多層」係指二層或二層以上，以下同。)，其電性選擇可以為p型、n型、及i型中至少任意二者之組合。主動層104係位於第二半導體層1022及第三半導體層105之間，為電能與光能可能發生轉換或被誘發轉換之區域。電能轉變或誘發光能者係如發光二極體、液晶顯示器、有機發光二極體；光能轉變或誘發電能者係如太陽能電池、光電二極體。上述第一半導體層102、第二半導體層1022、主動層104及第三半導體層105其材料包含一種或一種以上之物質選自鎵(Ga)、鋁(Al)、銦(In)、砷(As)、磷(P)、氮(N)以及矽(Si)所構成群組。

依據本發明之另一實施例之光電元件100係一發光二極體，其發光頻譜可以藉由改變半導體單層或多層之物理或化學要素進行調整。常用之材料係如磷化鋁鎵銦(AlGaInP)系列、氮化鋁鎵銦(AlGaInN)系列、氧化鋅(ZnO)系列等。主動層104之結構係如：單異質結構(single heterostructure；SH)、雙異質結構(double heterostructure；DH)、雙側雙異質結構(double-side double heterostructure；DDH)、或多層量子井(multi-quantμm well；MQW)。再者，調整量子井之對數亦可以改變發光波長。

於本發明之一實施例中，第一半導體層102與基板101間尚可選擇性地包含一過渡層(未顯示)。此過渡層係介於二種材料系統之間，使基板之材料系統”過渡”至半導體系統之材料系統。對發光二極體之結構而言，一方面，過渡層係例如緩衝層(buffer layer)等用以降低二種材料間晶格不匹配之材料層。另一方面，過渡層亦可以是用以結合二種材料或二個分離結構之單層、多層或結構，其可選用之材料係如：有機材料、無機材料、金屬、及半導體等；其可選用之結構係如：反射層、導熱層、導電層、歐姆接觸(ohmic contact)層、抗形變層、應力釋放(stress release)層、應力調整(stress adjustment)層、接合(bonding)層、波長轉換層、及機械固定構造等。

第三半導體層105上更可選擇性地形成一接觸層(未顯示)。接觸層係設置於第三半導體層105遠離主動層104之一側。具體而言，接觸層可以為光學層、電學層、或其二者之組合。光學層係可以改變來自於或進入主動層104的電磁輻射或光線。在此所稱之「改變」係指改變電磁輻射或光之至少一種光學特性，前述特性係包含但不限於頻率、波長、強度、通量、效率、色溫、演色性(rendering index)、光場(light field)、及可視角(angle of view)。電學層係可以使得接觸層之任一組相對側間之電壓、電阻、電流、電容中至少其一之數值、密度、分布發生變化或有發生變化之趨勢。接觸層之構成材料係包含氧化物、導電氧化物、透明氧化物、具有50%或以上穿透率之氧化物、金屬、相對透光金屬、具有50%或以上穿透率之金屬、有機質、無機質、螢光物、磷光物、陶瓷、半導體、摻雜之半導體、及無摻雜之半導體中至少其一。於某些應用中，接觸層之材料係為氧化銦錫、氧化鎘錫、氧化銻錫、氧化銦鋅、氧化鋅鋁、與氧化鋅錫中至少其一。若為相對透光金屬，其厚度係約為0.005μm~0.6μm。

如第2A~第2F圖所例示，將更詳細說明上述第一實施例中將第一半導體層102蝕刻成為複數個第一半導體柱1021之一種方法。如第2A圖所示，在一基板101之第一表面1011成長一第一半導體層102。之後，如第2B圖所示，在第一半導體層102之上成長一抗蝕刻層106，材料可為二氧化矽(SiO₂ )。

之後，如第2C圖至第2D圖所示，在抗蝕刻層106上形成不連續的光阻層107後，以微影製程(Photolithigraphy)經光罩顯影上述抗蝕刻層106為一圖案化抗蝕刻層1061。在本實施例中，上述圖案化抗蝕刻層1061可為一規則矩陣化圖形，且平均寬度h可介於0.5μm~10μm，平均間距可介於0.5μm~10μm。

如第2E圖所示，可藉由上述圖案化抗蝕刻層1061對第一半導體層102進行非等向性蝕刻，例如進行一感應耦合電漿(inductive coupling plasma,ICP)蝕刻以暴露出的部份的第一半導體層102並形成複數個第一半導體1021。在一實施例中，此第一半導體柱1021之平均寬度可介於0.5μm~10μm，平均間距可介於0.5μm~10μm。

最後，如第2F圖所示，再對上述複數個第一半導體柱1021藉由蝕刻液，例如草酸、氫氧化鉀、或磷酸硫酸溶液等單一或混合使用，進行局部且非等向性地進行濕蝕刻。若採用非等向性蝕刻，可使得上述複數個第一半導體柱1021之側壁與基板101之第一表面1011不相垂直。易言之，利用蝕刻液對不同結晶結構、或結晶品質的蝕刻速率，可定義出第一半導體柱1021的側壁結構及其相對應之尺寸。在一實施例中，此第一半導體柱1021之兩側壁與基板101之第一表面1011可成一α1與β1角，其中α1角可介於20^o ~75^o ，β1角可介於20^o ~75^o 。

如第3A~第3D圖所例示說明本發明之另一實施例：在本實施例中，乃藉由調整上述第2E圖至第2F圖之蝕刻方式，以形成不同形狀之孔洞，其餘之製程步驟與上述實施例相同，在此不再贅述。

如第3A圖所示，複數個第一半導體柱1021可包含一側邊與基板表面垂直之第一部分10211及側壁與基板101不相垂直之第二部份10212。在本實施例中，此第一半導體柱第二部份10212之兩側壁與基板101之第一表面1011可成一α2與β2角，其中α2角可介於20^o ~75^o ，β2角可介於20^o ~75^o 。第一半導體柱1021之平均寬度可介於0.5μm~10μm，平均間距可介於0.5μm~10μm。

之後，如第3B圖所示，經由上述製程，可形成一第二半導體層1022覆蓋至少一第二孔洞1032及於兩相鄰第一半導體柱1021與基板101之間。

如第3C-3D圖所示，上述第二孔洞1032之於基板之法線方向N之完整截面可呈一巫師帽型(wizard’s hat)，可包含兩個部份：包括一大致呈平盤狀之下部10321，及一大致呈錐狀之上部10322。其中下部10321具有一長邊與基板101表面平行，其完整截面具有一與法線方向平行之高度H₂ (包含上部10321與下部10322之總高度)，其中高度H₂ 係為第二孔洞1032於平行法線方向之最大尺寸，且下部10321具有一寬度(長邊之寬度)W₂ ，其中寬度W₂ 係為第二孔洞下部10321於平行表面方向之最大尺寸。其中上述高度H₂ 小於寬度W₂ 。寬度W₂ 可介於0.5μm~10μm，或1μm~10μm，或2μm~10μm，或3μm~10μm，或4μm~10μm，或5μm~10μm，或6μm~10μm，或7μm~10μm，或8μm~10μm，或9μm~10μm。在另一實施例中，上述高度H₂ 與寬度W₂ 之比值不大於2/3。在本實施例中，完整截面之上部10322可呈錐形，即較接近基板之底面寬度往遠離基板方向漸縮，頂端可為一尖角、弧狀或球狀，且由上視方向觀之，上部10322位於下部10321之中。

在另一實施例中，如第3D圖所示，在一實施例中，下部10321長邊之兩邊緣與基板101表面可具有一夾角θ，其中θ角可介於20^o ~75^o 。

在另一實施例中，於兩相鄰第一半導體柱1021與基板101之間可形成複數個第二孔洞1032。在一實施例中，此複數個孔洞可相互連結，形成一個或複數個網狀孔洞群。此外，因複數個第一半導體柱1021可為一規則陣列結構，因此複數個第二孔洞1032也可為一規則陣列結構。其中複數個第二孔洞1032之平均高度H_2x 小於平均寬度W_2x 。平均寬度W_2x 可介於0.5μm~10μm，或1μm~10μm，或2μm~10μm，或3μm~10μm，或4μm~10μm，或5μm~10μm，或6μm~10μm，或7μm~10μm，或8μm~10μm，或9μm~10μm。在一實施例中，上述第二孔洞1032之平均高度H_2x 與平均寬度W_2x 之比值不大於2/3。在一實施例中，第二孔洞1032之平均間距可介於0.5μm~10μm，或1μm~10μm，或2μm~10μm，或3μm~10μm，或4μm~10μm，或5μm~10μm，或6μm~10μm，或7μm~10μm，或8μm~10μm，或9μm~10μm。上述複數個第二孔洞1032形成之孔隙度Φ(porosity)定義為第二孔洞總體積V_v 除以整體體積V_T ()，其中整體體積V_T 為第二孔洞總體積加上第二半導體層體積。在本實施例中，孔隙度Φ可介於5%-90%，或10%-90%，或20%-90%，或30%-90%，或40%-90%，或50%-90%，或60%-90%，或70%-90%，或80%-90%。

第4A~4C圖顯示依本發明實施例所形成之孔洞之掃描式電子顯微鏡(Scanning Electron Microscopy,SEM)圖，如第4A圖所示，孔洞之上部頂端可為一尖角。如第4B圖所示，孔洞之上部頂端可為一弧狀。如第4C圖所示，孔洞為一規則陣列。

以上各圖式與說明雖僅分別對應特定實施例，然而，各個實施例中所說明或揭露之元件、實施方式、設計準則、及技術原理除在彼此顯相衝突、矛盾、或難以共同實施之外，吾人當可依其所需任意參照、交換、搭配、協調、或合併。

雖然本發明已說明如上，然其並非用以限制本發明之範圍、實施順序、或使用之材料與製程方法。對於本發明所作之各種修飾與變更，皆不脫本發明之精神與範圍。

101‧‧‧基板

102‧‧‧第一半導體層

1031‧‧‧第一孔洞

1032‧‧‧第二孔洞

104．．．主動層

1022．．．第二半導體層

105．．．第三半導體層

106．．．抗蝕刻層

107．．．光阻層

第1A~1F圖係本發明實施例之光電元件之製程示意圖；第2A~2F圖係本發明實施例之光電元件之製程示意圖；第3A~3D圖係本發明光電半導體元件之剖面示意圖；及第4A~4C圖係依本發明實施例所形成孔洞之掃描式電子顯微鏡(Scanning Electron Microscopy,SEM)圖。

101‧‧‧基板

1021‧‧‧第一半導體柱

1022‧‧‧第二半導體層

1032‧‧‧第二孔洞

Claims (15)

1. 一種光電元件，包含：一基板，具有一表面，並具有一與該表面垂直之法線方向；一第一半導體層，位於該基板之該表面上並與該表面接觸，該第一半導體具有一高度；及至少一孔洞結構，位於該第一半導體及該基板之該表面之間，其中，該至少一孔洞結構具有一寬度與一高度，其中該寬度係為該孔洞結構於平行該表面方向之最大尺寸，該高度係為該孔洞結構於平行該法線方向之最大尺寸，且該高度小於該寬度，且其中該至少一孔洞結構其完整截面形狀係為巫師帽形。
2. 如請求項1所述之光電元件，其中該寬度介於0.5μm~10μm，及/或該高度與寬度之比值不大於2/3。
3. 如請求項1所述之光電元件，其中該光電元件包含複數個該孔洞結構，該些孔洞結構相互連結，形成一個或複數個網狀孔洞群；及/或該些孔洞結構呈一規則陣列，且該些孔洞結構其平均間距介於0.5μm~10μm，孔隙度介於5%-90%。
4. 如請求項1所述之光電元件，更包含一第二半導體、一主動層及一第三半導體層形成於該第一半導體層之上。
5. 如請求項1所述之光電元件，其中該孔洞結構之完整截面係呈現為巫師帽形，包含一平盤狀之下部，及一錐狀之上部， 其中該上部之頂端為一尖角、弧狀或球狀，且該孔洞結構由上視方向觀之，上部位於下部之中。
6. 如請求項5所述之光電元件，其中該下部具有一長邊，且該長邊與該基板表面平行，其中該下部長邊之寬度介於0.5μm~10μm。
7. 如請求項5所述之光電元件，其中該下部之長邊兩邊緣與基板表面具有一夾角θ，其中該θ角介於20°~75°。
8. 一種製造一光電元件之方法，包含下列步驟：提供一基板，具有一表面並具有一與該表面垂直之法線方向；形成一第一半導體層於該基板之該表面上；圖案化該第一半導體層以形成複數個第一半導體柱，且該第一半導體柱具有一高度；形成一第二半導體層於該基板上且覆蓋該圖案化之第一半導體層；及形成至少一孔洞結構，位於該第二半導體層及該基板之該表面間，其中，該至少一孔洞結構具有一寬度與一高度，其中該寬度係為該孔洞結構於平行該表面方向之最大尺寸，該高度係為該孔洞結構於平行該法線方向之最大尺寸，且該高度小於該寬度；其中，該孔洞結構包含一第一區及一第二區，該寬度位於該第一區，該第二區包含一漸變寬度，該漸變寬度隨 遠離該基板之位置而遞減。
9. 如請求項8所述之方法，其中該圖案化該第一半導體層之步驟包含：形成一光阻層於該第一半導體層上；定義該光阻層以形成一圖案；形成一抗蝕刻層；去除該光阻層及其上之該抗蝕刻層；及非等向性蝕刻該第一半導體層。
10. 如請求項9所述之方法，其中該非等向性蝕刻係以草酸、氫氧化鉀、或磷酸硫酸之單一或混合溶液，對該第一半導體層進行濕蝕刻。
11. 如請求項8所述之方法，其中該至少一孔洞結構其完整截面形狀係為吊鐘形或巫師帽形其中之一。
12. 如請求項8所述之方法，其中該寬度介於0.5μm~10μm，且該高度與寬度之比值不大於2/3。
13. 如請求項8所述之方法，其中該光電元件包含複數個該孔洞結構，該些孔洞結構相互連結，形成一個或複數個網狀孔洞群；及/或該些孔洞結構呈一規則陣列，且該些孔洞結構其平均間距介於0.5μm~10μm，孔隙度介於5%-90%。
14. 如請求項11所述之方法，其中該孔洞結構之完整截面係呈現為巫師帽形，包含一平盤狀之下部，及一錐狀之上 部，其中該上部之頂端為一尖角、弧狀或球狀，且該孔洞結構由上視方向觀之，上部位於下部之中。
15. 如請求項14所述之方法，其中該下部具有一長邊且該長邊與該基板表面平行，其中該下部長邊之平均寬度介於0.5μm~10μm，及/或該下部之長邊兩邊緣與基板表面具有一夾角θ，其中θ角介於20°~75°。