[go: up one dir, main page]

TWI501321B - 製造半導體元件之方法及設備、及半導體元件 - Google Patents

製造半導體元件之方法及設備、及半導體元件 Download PDF

Info

Publication number
TWI501321B
TWI501321B TW099135265A TW99135265A TWI501321B TW I501321 B TWI501321 B TW I501321B TW 099135265 A TW099135265 A TW 099135265A TW 99135265 A TW99135265 A TW 99135265A TW I501321 B TWI501321 B TW I501321B
Authority
TW
Taiwan
Prior art keywords
layer
metallization
semiconductor
substrate
sputtering
Prior art date
Application number
TW099135265A
Other languages
English (en)
Other versions
TW201125046A (en
Inventor
希爾伊弗琳
匹埃拉里希法比歐
班德爾馬克斯
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201125046A publication Critical patent/TW201125046A/zh
Application granted granted Critical
Publication of TWI501321B publication Critical patent/TWI501321B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10P14/44—
    • H10P72/3314—

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Engineering & Computer Science (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

製造半導體元件之方法及設備、及半導體元件
實施例是關於用於製造半導體元件的方法與設備，以及半導體元件。特定而言，實施例是關於用於製造具有金屬化層之半導體元件(例如具有銅金屬化層的薄膜電晶體(TFT))的方法與設備。
一般底閘極交錯的薄膜電晶體可由下述一些步驟製造：形成閘極導體於透明基材之上表面上；沉積閘極介電層覆於閘極導體上；沉積一層非晶矽覆於閘極介電層上；沉積一層n+摻雜非晶矽覆於非晶矽層上；沉積一層源極/汲極金屬化層覆於n+摻雜矽層上；以及圖案化源極/汲極金屬化層以及視情況任選的一個以上的下伏層，以形成個別的源極與汲極電極。
低電阻TFT金屬化層用在例如製造LCD中，以改善畫像品質、LCD的消耗功率以及生產成本。例如銅(Cu)，由於其對電子遷移與突出點(hillock)形成的可靠度，故其為一種置換一般用於金屬化的鋁的候選材料。
根據上文所述，在此提供根據請求項第1項之方法、根據請求項第2項之方法、根據請求項第12項之半導體元件、根據請求項第13項之半導體元件以及根據請求項第14項之設備。
一個實施例提供一種製造一半導體元件的方法，該半導體元件包括一基材、一半導體層以及至少一個金屬化層，該金屬化層鄰接選自該基材與該半導體層的至少一個元件，該方法包括以下步驟：形成至少一個金屬化層，該金屬化層鄰接選自該基材與該半導體層的至少一個元件且該金屬化層包括氧。
一個實施例提供一種製造一半導體元件的方法，該方法包括以下步驟：提供具有一表面的一半導體元件前驅物；一步驟，其包括：供應一含氧氣體進入該腔室，並且朝該表面濺射一第一金屬化材料；以及一步驟，其包括：停止供應該含氧氣體，並且朝該表面濺射一第二金屬化材料。
根據進一步之實施例，一半導體元件包括一基材、一半導體層以及至少一個金屬化層，該金屬化層鄰接選自該基材與該半導體層的至少一個元件，其中，鄰接選自該基材與該半導體層的至少一個元件的該至少一個金屬化層中的一者或多者包括氧。
根據另一實施例，一半導體元件可透過製造一半導體元件的方法獲得，該方法包括：提供具有一表面的一半導體元件前驅物；一步驟，其包括：供應一含氧氣體進入該腔室，並且朝該表面濺射一第一金屬化材料；以及一步驟，其包括：停止供應該含氧氣體，並且朝該表面濺射一第二金屬化材料。
根據進一步之實施例，一種用於製造一半導體元件的設備包括：一腔室；其中該腔室包括一塗佈裝置，該裝置適於執行製造一半導體元件的方法，該半導體元件包括一基材、一半導體層以及至少一個金屬化層，該金屬化層鄰接選自該基材與該半導體層的至少一個元件，該方法包括以下步驟：形成至少一個金屬化層，該金屬化層鄰接選自該基材與該半導體層的至少一個元件且該金屬化層包括氧。
根據尚一進一步的實施例，一種用於製造一半導體元件的設備包括：一腔室；其中該腔室包括一塗佈裝置，該裝置適於執行製造一半導體元件的方法，該方法包括以下步驟：提供具有一表面的一半導體元件前驅物；一步驟，其包括：供應一含氧氣體進入該腔室，並且朝該表面濺射一第一金屬化材料；以及一步驟，其包括：停止供應該含氧氣體，並且朝該表面濺射一第二金屬化材料。
詳閱隨後的申請專利範圍、說明書內文與圖式，將能清楚瞭解進一步的特徵與細節。
實施例亦導向用於執行所揭露的方法之設備，並且包括用於執行所述方法步驟的設備部件。再者，實施例亦導向敘述設備操作或者製造所述設備的方法。他們可包括用於執行設備功能及製造設備部件的步驟。這些方法步驟可透過硬體部件、韌體、軟體、由適當軟體所程式化的電腦所執行，或者是透過上述任何方式之結合、或任何其他方式執行。
現在請詳閱各實施例，該等實施例中的一個以上的範例繪示於圖式中。每一範例是以解釋的方式所提供，且並非意欲限制本發明。應考量到，一個實施例的元件可有利地利用於其餘實施例，而無須進一步陳述。
不囿於其範疇，下文所述的範例與實施例關於做為半導體元件的底閘極交錯TFT。然而，此述的實施例應可應用至其他TFT結構，諸如頂閘極共平面TFT、頂閘極交錯TFT、底閘極共平面TFT以及具有蝕刻停止層(ESL)結構的TFT，例如具有蝕刻停止層(ESL)結構的底閘極交錯TFT。再者，不囿於範疇，基材或半導體元件的居中結構將示例性地指半導體元件前驅物。在此揭露的實施例之範例亦可應用至TFT之外的其他類型的半導體元件。再者，亦可考慮矽之外的其他半導體或半導體性質材料。用於製造半導體元件之設備的實施例包括真空相容性材料，且該設備可為真空塗佈設備。一般此述實施例之應用是例如在製造顯示器(諸如LCD、TFT顯示器與OLED(有機發光二極體))、製造太陽能晶圓與製造半導體元件中的沉積應用。
在下文的圖式描述中，相同的元件符號是指相同的部件。大體而言，僅就個別實施例描述差異處。
低電阻TFT金屬化層用於LCD的製造中，以改善畫像品質、LCD的消耗功率與生產成本。例如銅(Cu)之類的耐火材料，由於其對電子遷移與突出點(hillock)形成的可靠度，故其為一種取代一般用於金屬化的鋁的候選材料。用於純銅的示例性金屬化層的佈線(wiring)技術是受三個主要因素所影響：在例如作為閘極金屬化層與源極/汲極金屬化層的玻璃及含非晶形半導體的材料(例如非晶矽)上極不黏著；金屬化材料(例如銅)與非晶形半導體材料(例如非晶矽)的交互擴散；以及金屬化材料與後續PECVD的反應性，例如Cu與氮化矽PECVD的SiH4 的反應性。一般而言，為了抵銷這些因素，由鉬或鈦製成的、結合的阻擋層與黏著層(在此亦指阻擋/黏著層)插置於純銅層與下伏的玻璃及非晶矽之間。此解決方案造成生產成本增加，因為需要額外的材料及設備花費。
一個實施例提供一種製造一半導體元件的方法，該半導體元件包括一基材、一半導體層以及至少一個金屬化層，該金屬化層鄰接選自該基材與該半導體層的至少一個元件，該方法包括以下步驟：形成至少一個金屬化層，該金屬化層鄰接選自該基材與該半導體層的至少一個元件且該金屬化層包括氧。在一個實施例中(其能與此述的任何其他實施例結合)，形成該至少一個金屬化層的步驟包括至少一個選自下述步驟的步驟：形成一含氧阻擋/黏著層，其鄰接選自該基材與該半導體層的至少一個元件；以及形成鄰接該阻擋/黏著層的一金屬層；其中該阻擋/黏著層與該金屬層包括至少一種金屬。
在一些實施例中(其能與此述的任何其他實施例結合)，金屬化層包括氧濃度梯度，例如氧濃度朝選自該基材與該半導體層的至少一個元件增加。
進一步的實施例提供一種製造半導體元件的方法，其包括：提供具有一表面的一半導體元件前驅物；一步驟，其包括：供應一含氧氣體進入該腔室，並且朝該表面濺射一第一金屬化材料；以及一步驟，其包括：停止供應該含氧氣體，並且朝該表面濺射一第二金屬化材料。
尚有一進一步的實施例，其提供一種可由任何此述之實施例的方法所得的半導體元件。
另一實施例中，提供包括用於執行此述實施例之方法的塗佈裝置的設備。該塗佈裝置可包括適於注入金屬化材料的濺射裝置以及含氧氣體的供應源。腔室可包括基材支撐件，該基材支撐件各面對塗佈裝置及/或濺射裝置。設備的基材支撐件可包括傳輸工具，用於連續式及/或不連續式傳輸一個或多個基材通過腔室。基材可為板狀，而該設備與傳輸工具可適於垂直或水平傳輸基材。該設備可包括控制裝置，其適於執行任何此述的實施例之方法。控制裝置可連接濺射裝置及/或含氧氣體的供應源。在一些實施例中，含氧氣體供應源可藉由例如使用供應源中所含的閥而受到控制。
此述的實施例能夠提供基材、半導體表面及/或半導體元件前驅物的介電表面上的金屬化層有改善的黏著。例如，基材可為玻璃基材，而半導體表面可為非晶形半導體表面，例如非晶矽(a-Si)表面。進一步言之，能夠避免金屬化材料與非晶形半導體在界面處的交互擴散。此外，減少或甚至可以防止所沉積的金屬化材料與PECVD製程的反應性。這些效應是透過提供鄰接選自該基材與該半導體層的至少一個元件且包括氧的金屬化層而達成。例如在一些實施例中，金屬化層包括金屬層與含氧的阻擋/黏著層之堆疊，該金屬化層形成於半導體元件前驅物表面上，該阻擋/黏著層形成於鄰接半導體元件前驅物表面處。半導體元件前驅物可為基材表面、半導體層表面以及半導體元件前驅物的介電層表面。
第1圖概略性繪示一範例，其說明根據實施例的製造半導體元件的設備。該設備包括真空腔室10，其可由一個以上的真空泵(圖中未示)抽空。腔室10包括基材支撐件，其具複數傳輸滾子20，以連續式或不連續式傳輸支撐於其上的基材。在操作上，一個或多個基材30(例如板狀基材)能夠在傳輸滾子20上水平傳輸通過腔室10，如箭號所指的傳輸方向22。為了提供以及排出基材30，腔室10具有入口與出口(圖中未示二者)，其可例如形成為真空狹縫閥或真空負載鎖定件。
在本實施例中，於腔室10的頂壁12處設有包括固體銅靶的濺射裝置40以做為塗佈裝置。濺射裝置40可利用包括銅靶的磁電管系統。在實施例中，可使用旋轉濺射陰極或平面濺射陰極。濺射裝置40可形成為狹長狀並且垂直於傳輸方向22，使得基材30可在遍及其全寬度受到塗佈。
在一些實施例中，腔室10可進一步設有其他裝置，諸如加熱器(用於加熱基材30)以及氣體壓力感測器。
腔室10包括氣體供應源60，其連接複數個氣體槽62、64與66。本實施例中，氣體槽66與64是個別充以Ar及O2 。來自每一氣體槽62、64與66的氣體供應可由製程控制裝置90(在第1圖中以虛線所指)使用相對應數目的閥68控制，該等閥68裝設於個別氣體槽與腔室10之間。腔室10可進一步設有感測器裝置(圖中未示)，其連接製程控制裝置，以監視基材30的位置。因此，閥(0030)62、64與66可根據基材30的位置而開啟及關閉，以提供特定氣體或需要的氣體以供後續濺射製程步驟及視情況任選的進一步製程步驟所用。濺射裝置40以及基材支撐件的傳輸滾子20亦可由製程控制裝置控制。
進一步實施例中，氣體供應源可設有僅只一個氣體槽，該氣體槽含有使用濺射裝置40的濺射製程所需的特定氣體混合物，該混合物具有適當比率的特定氣體。氣體混合物的流率可經調整以提供所需的濺射大氣。
根據一個此述參考第1圖的方法之實施例，由氣體所形成的半導體元件前驅物是作為基材30。基材30饋送進入腔室10(示於第1圖)，其定位於傳輸滾子20上並且沿著傳輸方向22輸送。當基材30定位在濺射裝置40下方時，傳輸滾子停止，並且藉由將設於氣體槽66與64處的閥68開啟及調整Ar/O2 流率，而將氬氣與氧氣以約80/20至約95/5之體積比率饋送進入腔室10。因此提供大約0.1 Pa至約0.3 Pa的濺射製程氣體壓力。這可透過上述感測器裝置與氣體壓力感測器完成，該二裝置亦可連接製程控制裝置90。感測器裝置提供反映基材30位置的資料，同時製程控制裝置開啟閥68並且控制腔室10中的壓力以及濺射裝置40的操作。基材溫度可在操作期間例如使用上述前文所述的加熱器之高溫調整到約25℃至約250℃的範圍。將Ar+ 離子轟擊銅靶，而銅粒子由銅靶釋出並且在含氧大氣中朝基材30沖射。因此，基材30的表面(其面向濺射裝置40)透過靜態反應式磁電管濺射而塗佈上含氧銅層。因此，含氧銅的阻擋/黏著層形成於玻璃基材上。當沉積約2 nm至30 nm的層厚時，透過關閉設於氣體槽64的閥68而停止供應氧氣。銅粒子的濺射持續到阻擋/黏著層上形成厚度約200 nm至約500 nm的純銅層為止。結果，形成鄰接基材的銅金屬化層，其包括氧。
上述實施例容許存在於濺射大氣中的氧在銅氧化層與玻璃表面的介面處產生含氧區域或含氧層，因而改善金屬化層的黏著。此外，在包括氧氣的大氣中濺射銅以及在不供應氧氣的大氣中濺射純銅可在相同腔室中執行。再者，在包括氧氣的大氣中濺射銅以及在無氧氣的大氣中濺射純銅可只透過停止供應氧氣而完成。進一步言之，在不供應氧氣的大氣中濺射純銅可在含氧大氣中的濺射後立刻執行，因為在這些濺射步驟之間不需要濺射裝置40的標靶之濺射清潔。再者，透過控制不同的製程參數(諸如濺射陰極的功率、氬氣的壓力以及氬氣/氧氣混合物的流率及/或組成)，可改善銅的黏著進而改善金屬化層的黏著。再者，可減少或甚至防止銅金屬化材料與後續PECVD(諸如氮化矽PECVD)的反應性。
根據另一實施例，參考第1圖所述的上述方法是使用基材30半導體前驅物執行，其以半導體層塗佈。因此，形成鄰接半導體層並且包括氧的銅金屬化層。因而改善半導體層上銅的黏著及進而改善金屬化層的黏著。此外，可減少或甚至防止銅與相鄰矽層的非晶矽之交互擴散，以及銅金屬化材料與後續PECVD(諸如氮化矽PECVD)的反應性。
在進一步的實施例中(參考第2圖而述)，不用腔室10，而設置腔室100，其包括兩個子腔室101、102，每一腔室個別設有濺射裝置41、42，以及氣體供應源60。每一腔室101、102可進一步設有氣體壓力感測器以及感測器裝置(圖中未示)，其連接至兩個腔室共通的製程控制裝置，以監視腔室壓力與基材30的位置。進一步言之，腔室100的子腔室是透過真空狹縫閥103(圖中未示)以真空密封式彼此連接，其位置僅概略性於第2圖中指示。或者，子腔室101與102可透過傳送腔室連接。兩個子腔室的每一者及視情況任選的傳送腔室可設有真空泵，使得他們得以個別排空。在這些實施例中，濺射裝置41與42定位於不同的子腔室中，且可連續或不連續操作，同時一個或多個基材接連設成面對濺射裝置。
根據一些範例，腔室10或100及/或實施例的設備為模組式製造系統，或該系統的部份，該系統可包括複數個子腔室，其可彼此以真空密封式連接。模組式製造系統可進一步包括至少一個選自以下裝置的元件：層圖案化裝置(例如包括光阻塗佈裝置、UV源以及蝕刻裝置)、用於製造半導體層及/或介電層(例如非晶矽層及/或氮化矽層)的PECVD裝置；以及進一步的濺射裝置。
在一個實施例中，顯示於第2圖的設施具有濺射裝置41及42，其包括不同金屬的標靶，例如在濺射裝置41的標靶中有銅，而在濺射裝置42的標靶中有鋁。因此，可形成阻擋/黏著層以及包括不同金屬的後續純金屬層。根據使用此實施例之方法，基材30饋送進入顯示於第2圖的子腔室101，定位在傳輸滾子20上並且沿傳輸方向22輸送。當基材30定位在濺射設備41下方時，輸送滾子停止，並且藉由將設於氣體槽66與64處的閥68開啟及調整Ar/O2 流率，而將氬氣與氧氣以約80/20至95/5之體積比率饋送進入腔室10。因此提供大約0.1 Pa至約0.3 Pa的濺射製程氣體壓力。這可透過上述感測器裝置、氣體壓力感測器與製程控制裝置完成。感測器裝置提供反映基材30位置的資料，同時製程控制裝置開啟閥68並且控制壓力以及濺射裝置41的操作。基材溫度可在操作期間例如使用上述前文所述的加熱器之高溫調整到約25℃至約250℃的範圍。將Ar+ 離子轟擊濺射裝置41的銅靶，而銅粒子由銅靶釋出並且在含氧大氣中朝基材30沖射。因此，基材30的表面(其面向濺射裝置40)透過靜態反應式磁電管濺射而塗佈上含氧銅層。因此，含氧銅的阻擋/黏著層形成於玻璃基材上。當已沉積約2 nm至約30 nm的層厚時，停止濺射銅。隨後，受塗佈的基材30傳輸至包括鋁靶的濺射裝置42下方的位置。隨後，執行濺射鋁粒子至阻擋/黏著層上，直到具有約200 nm至約500 nm的純鋁層形成在阻擋/黏著層上為止。於是，形成鋁/銅的金屬化層，其中鄰接基材的銅層包括氧。在參考第2圖而述的上述實施例之變化形式中，濺射裝置42包括銅靶而非鋁靶。因此，銅金屬化層形成具有鄰接基材30的含銅區域或CuO層，以及在含銅區域或CuO層上方的銅層。因此，含銅區域或CuO層設於銅層與基材30之間。於是形成銅金屬化層，其鄰接基材並且包括氧。
在參考第2圖而述的實施例之變化形式中，基材30可連續地在濺射裝置41與42下方輸送，以透過動態磁電管濺射製程形成阻擋/黏著層與純金屬層堆疊。另一參考第2圖而述的實施例之變化形式中，可使用塗佈製程而非濺射形成鋁層。
進一步實施例中(其能與此述的任何其他實施例結合)，和參考第1圖所述的上述實施例的差別在於在操作濺射裝置40期間所用的氬氣與氧氣的供應停止，而氬氣、氧氣與其他殘餘氣體在後續無氧式濺射銅之前從腔室排空。因此，在兩個濺射步驟間建立清潔大氣。為了起始第二濺射步驟，可繼續氬氣供應。
根據參考第1圖與第2圖而述的實施例之變化形式，腔室10或腔室100個別包括額外裝置(圖中未示)已處理半導體元件前驅物。在製造半導體元件的方法的替代性實施例中，沉積每一金屬化層可於腔室10(如第1圖所示)中執行，而圖案化每一金屬化層可在半導體元件前驅物從腔室10排出後執行。如此所用的「圖案化」是指塑形沉積的材料層，以具有期望的形式與尺寸，這是透過例如光微影技術或其他選擇性塑形膜層的方法達成，諸如平整化及選擇性蝕刻技術。
在根據實施例的方法之範例中，TFT 50(如第3圖所示)是在模組式製造系統中製造，該系統包括如第1圖所示的腔室10，並且包括具一個以上PECVD裝置及一個以上圖案化裝置(圖中未示)的其他腔室或子腔室。首先，作為基材30的玻璃基材設於腔室10的基材支撐件上，該基材支撐件包括滾子20並且沿傳輸方向22傳輸。隨後，使用濺射裝置40以及參考第1圖所述的方法之實施例，將包括阻擋/黏著層53與金屬層54的銅閘極金屬化層52沉積在玻璃基材30的上表面32上。在金屬化層52已沉積於玻璃基材30上之後，金屬化材料在模組式製造系統中的另一腔室內圖案化，以形成如第3圖所示的閘極金屬化層52。在此，「圖案化」是指例如使用可在模組式製造系統中的另一腔室內執行的選擇性蝕刻技術，將沉積的材料層塑形，以使之具有期望的形式與尺寸。閘極介電層34隨後沉積覆於閘極金屬化層52與基材上表面32的暴露部份之上。閘極介電層一般包括氮化矽(SiN或SiNx )或氧化矽(SiO或SiOx )，並且沉積達到介於約20 nm至約300 nm之間的厚度。在本範例中，閘極介電層34是透過電漿輔助化學氣相沉積法(PECVD)所沉積，其例如使用製程氣體SiH4 與NH3 ，而得到SiNx 層。一般而言，閘極介電層的SiNx 是在約340℃至約350℃的基材溫度下沉積。
在本範例中，隨後透過PECVD沉積非晶矽層(或半導體層)36覆於閘極介電層34上。非晶矽層36包括例如實質上氫化的本質型非晶矽(例如a-Si:H)，並且沉積達到介於約20 nm至約300 nm之間的厚度。在本實施例中，n+ 摻雜的非晶矽層38(例如n+ a-Si:H)形成於非晶矽層36上。如在此所用的「n+ 摻雜的矽」是指以受到摻雜而呈現n+ 型導電性的矽。以層52、34、36與38塗佈的半導體元件前驅物隨後再度提供至腔室10。包括阻擋/黏著層72以及金屬層74的源極/汲極金屬化層70隨後沉積覆於半導體前驅物的n+ 矽層38上。最後，腔室10的濺射裝置40用於執行參考第1圖所述的方法之實施例，其中n+ 矽層塗佈的半導體前驅物做為基材30。之後，源極/汲極金屬化層70在模組式製造系統中的另一腔室內圖案化，以形成源極電極70a與汲極電極70b。第3圖中所示的源極與汲極電極之方位是任意的；視元件排列而定，任一電極都可充當源極或汲極。圖案化源極與汲極電極70a、70b一般包括移除一部分的金屬化層70以及一部分下伏的n+ 摻雜矽層38。此移除是在閘極金屬化層52的附近執行，使得非晶矽半導體層38留在個別源極與汲極電極之間。鈍化介電層80(諸如氮化矽或氧化矽)可透過例如PECVD而沉積覆於完整的TFT上達到介於約100 nm至約1000 nm的厚度。例如，為了藉由PECVD製程沉積鈍化介電層80，SiH4 與NH3 可做為製程氣體，而得到SiNx 層。在此實例中，SiNx 一般是在約280℃至約290℃的基材溫度下沉積。
由於金屬化層52與70具有各鄰接基材30與矽層38的含氧層，TFT 50具有玻璃基材30上以及非晶矽層38上改善的銅金屬化層52、70a與70b的黏著。進一步言之，可避免銅金屬化材料與鄰接的非晶矽層38及36的交互擴散。此外，減少或甚至防止了銅金屬化材料與PECVD製程材料及/或PECVD製程氣體的反應性，該PECVD製程例如用於執行含矽層34、36、38及/或80的沉積。透過設置鄰接基材與含矽層二者且含氧的金屬化層，或者設置含氧的阻擋/黏著層而達成這些效應。
一個實施例提供製造半導體元件的方法，該半導體元件包括一基材、一半導體層以及至少一個金屬化層，該金屬化層鄰接選自該基材與該半導體層的至少一個元件，該方法包括以下步驟：形成至少一個金屬化層，該金屬化層鄰接選自該基材與該半導體層的至少一個元件且該金屬化層包括氧。
在一個實施例中，提供一種製造半導體元件的方法，該半導體元件包括一基材、一半導體層以及至少一個金屬化層，該金屬化層鄰接選自該基材與該半導體層的至少一個元件，該方法包括以下步驟：形成該至少一個金屬化層，這是藉由至少一個選自下列步驟的步驟而達成：形成一含氧阻擋/黏著層，其鄰接選自該基材與該半導體層的至少一個元件；以及形成鄰接該阻擋/黏著層的一金屬層；該阻擋/黏著層與該金屬層包括至少一種金屬。
在一個實施例中(其能與此述的任何其他實施例結合)，形成該至少一個金屬化層的步驟包括至少一個選自下列步驟的步驟：形成一含氧阻擋/黏著層，其鄰接選自該基材與該半導體層的至少一個元件；以及形成鄰接該阻擋/黏著層的一金屬層；該阻擋/黏著層與該金屬層包括至少一種金屬。
在一個實施例中(其能與此述的任何其他實施例結合)，該半導體元件是至少一種選自下列元件之元件：一TFT、一底閘極TFT、一頂閘極TFT、一交錯TFT、一共平面TFT以及具有一蝕刻停止層結構的一TFT。
一個實施例(其能與此述的任何其他實施例結合)提供一種製造半導體元件的方法，該方法包括：提供具有一表面的一半導體元件前驅物；一步驟，其包括：供應一含氧氣體進入該腔室，並且朝該表面濺射一第一金屬化材料；以及一步驟，其包括：停止供應該含氧氣體，並且朝該表面濺射一第二金屬化材料。
在一個實施例中(其能與此述的任何其他實施例結合)，該半導體元件前驅物的表面是選自一基材的一表面、一半導體層的一表面以及一介電層的一表面。在一個實施例中(其能與此述的任何其他實施例結合)，該半導體元件前驅物的該表面是選自一基材表面、一半導體表面以及一介電表面。在一個實施例中(其能與此述的任何其他實施例結合)，該第一金屬化材料與該第二金屬化材料是相同的。在一個實施例中(其能與此述的任何其他實施例結合)，至少一個選自該第一金屬化材料與該第二金屬化材料的元件是選自：一金屬、一耐火金屬以及銅。
在一個實施例中(其能與此述的任何其他實施例結合)，所形成的至少一個元件是以選自下列的元件：一金屬化層，其包括一堆疊，該堆疊包括一金屬層與一阻擋/黏著層；該金屬層實質上由至少一種金屬所構成；以及該阻擋/黏著層鄰接至少一個選自該半導體元件前驅物之一基材以及該半導體元件前驅物之一半導體層的元件，且該該阻擋/黏著層包括氧。
在一個實施例中(其能與此述的任何其他實施例結合)，一金屬化層是透過下述步驟形成：該步驟包括供應含氧氣體進入該腔室以及朝該表面濺射一第一金屬化材料；以及該步驟包括：停止供應該含氧氣體，並且朝該表面濺射一第二金屬化材料。
在一個實施例中(其能與此述的任何其他實施例結合)，一阻擋/黏著層是透過一步驟形成，該步驟包括：供應含氧氣體進入該腔室以及朝該表面濺射一第一金屬化材料。
在一個實施例中(其能與此述的任何其他實施例結合)，一金屬層是透過一步驟形成，該步驟包括：停止供應該含氧氣體，並且朝該表面濺射一第二金屬化材料。
在一個實施例中(其能與此述的任何其他實施例結合)，包含至少一個選自下述步驟的步驟：形成至少一個選自一介電層以及設置成鄰接該金屬化層的一介電層的元件；形成一半導體層；以及圖案化沉積在該表面上的該第一與該第二金屬化材料之一堆疊。
在一個實施例中(其能與此述的任何其他實施例結合)，該濺射是在一濺射製程氣體中執行，該濺射製程氣體包括一惰氣，例如氬氣。如此所述，一濺射製程氣體可指濺射大氣。
在一個實施例中(其能與此述的任何其他實施例結合)，該含氧氣體包括氧氣。
在一個實施例中(其能與此述的任何其他實施例結合)，包括至少一個選自下述步驟的步驟：形成具有2 nm至30 nm之厚度的該阻擋/黏著層；以及形成具有200 nm至500 nm之厚度的該金屬層。
在一個實施例中(其能與此述的任何其他實施例結合)，該濺射是使用選自至少一個下述的製程條件執行：濺射陰極功率為2.5 W/cm2 至50 W/cm2 ，濺射製程氣體的壓力為0.1 Pa至0.3 Pa，以及惰氣與含氧氣體的混合物中惰氣與含氧氣體的比率為80/20至95/5。該惰氣與含氧氣體的比率可為體積百分比的比率。可操作包括超過20%的氧氣惰氣與含氧氣體的混合物(但無法根據一些實施例使用)，以限制真空泵的排出物中氧氣的量。進一步言之，在包括銅靶的平面濺射陰極的實例中，可使用超過80 W/cm2 的功率密度。
在一個實施例中(其能與此述的任何其他實施例結合)，基材是選自透明基材與玻璃基材中的至少一個元件。在一個實施例中(其能與此述的任何其他實施例結合)，至少一個選自金屬化層、金屬層與阻擋/黏著層的元件是形成為含有至少一個選自耐火金屬與銅中的成份。
在一個實施例中(其能與此述的任何其他實施例結合)，半導體層包括至少一個選自摻雜半導體、非晶形半導體、矽、砷化鎵(GaAs)、非晶矽(a-Si)、n+ 摻雜的非晶矽、a-Si:H以及n+ 摻雜的a-Si:H之元件。在一個實施例中(其能與此述的任何其他實施例結合)，介電層包括至少一個選自半導體化合物、矽化合物、SiN與SiO的元件。
在一個實施例中(其能與此述的任何其他實施例結合)，至少一個選自半導體層與介電層的元件是透過至少一個選自CVD與PECVD的製程所形成。
在一個實施例中(其能與此述的任何其他實施例結合)，至少一個步驟包括選自下述之步驟的步驟：設置至少一個金屬化層於至少一個選自基材與半導體層之元件上；形成一個金屬化層於該基材上以及形成另一金屬化層於該半導體層上；設置一金屬化層做為閘極金屬化層；設置一金屬化層做為源極金屬化層；以及設置一金屬化層做為汲極金屬化層。
一個實施例(其能與此述的任何其他實施例結合)包括設置阻擋/黏著層於該金屬層與至少一個選自該基材與該半導體層的元件之間。
在一個實施例中(其能與此述的任何其他實施例結合)，該半導體元件是至少一種選自下列元件之元件：一TFT、一底閘極TFT、一頂閘極TFT、一交錯TFT、一共平面TFT以及具有一蝕刻停止層結構的一TFT。
根據一進一步的實施例，一半導體元件包括一基材、一半導體層、以及至少一個金屬化層，該至少一個金屬化層鄰接選自該基材與該半導體層的至少一個元件，其中，鄰接選自該基材與該半導體層的至少一個元件的該至少一個金屬化層中的一者或多者包括氧。
根據一進一步的實施例，一半導體元件是透過一種製造一半導體元件的方法獲得，或可由該方法獲得，該方法包括：提供具有一表面的一半導體元件前驅物；一步驟，其包括：供應一含氧氣體進入該腔室，並且朝該表面濺射一第一金屬化材料；以及一步驟，其包括：停止供應該含氧氣體，並且朝該表面濺射一第二金屬化材料。
根據一進一步的實施例，用於製造一半導體元件的一設備包括一腔室；其中該腔室包括一塗佈裝置，該塗佈裝置適於執行製造一半導體元件的方法，該半導體元件包括一基材、一半導體層以及至少一個金屬化層，該至少一個金屬化層鄰接選自該基材與該半導體層的至少一個元件，該方法包括形成至少一個金屬化層，該金屬化層鄰接選自該基材與該半導體層的至少一個元件且該金屬化層包括氧。
根據尚一進一步的實施例，用於製造一半導體元件的一設備包括一腔室；其中該腔室包括一塗佈裝置，該塗佈裝置適於執行製造一半導體元件的方法，該方法包括：提供一半導體元件前驅物，該半導體元件前驅物具有一表面；一步驟，其包括：供應一含氧氣體進入該腔室，並且朝該表面濺射一第一金屬化材料；以及一步驟，其包括：停止供應該含氧氣體，並且朝該表面濺射一第二金屬化材料。
在一個實施例中(其能與此述的任何其他實施例結合)，所包括的至少一個元件是選自：一濺射裝置以及一含氧氣體供應源，該濺射裝置適於注入一金屬化材料該濺射裝置，該濺射裝置與該含氧氣體供應源是位在塗佈裝置中；一基材支撐件，其位於該腔室中並且面向至少一個選自該塗佈裝置與該濺射裝置的元件；以及一控制裝置，其適於執行該方法。
所撰寫的說明書使用範例以揭露本發明，其包括最佳實施例，且亦可使任何熟習此技藝之人士製做且使用本發明。以依照各種特定實施例描述本發明，熟習此技藝者將瞭解到，可在申請專利範圍的範疇與精神內以修改型式操作本發明。特別是上述之實施例之範例及實施例或修改型式之相互不排他的特徵可彼此結合。本發明可專利的範圍是由申請專利範圍所界定，且可包括其他熟習此技藝者所思及的範例。此類其他範例是落於申請專利範圍的範疇內。
前述者是導向本發明的實施例，本發明其他及進一步的實施例可在不背離本發明基本範疇的情況下設計，且該範疇是由隨後的申請專利範圍所決定。
10．．．腔室
12．．．頂壁
20．．．傳輸滾子
22．．．傳輸方向
30．．．基材
32．．．上表面
34．．．閘極介電層
36．．．非晶矽層
38．．．n+ 摻雜的非晶矽層
40、41、42．．．濺射裝置
50．．．TFT
52．．．閘極金屬化層
53．．．阻擋/黏著層
54．．．金屬層
60．．．氣體供應源
62、64、66．．．氣體槽
68．．．閥
70．．．源極/汲極金屬化層
70a．．．源極電極
70b．．．汲極電極
72．．．阻擋/黏著層
74．．．金屬層
80．．．鈍化介電層
90．．．製程控制裝置
100．．．腔室
101、102．．．子腔室
103．．．真空狹縫閥
藉由參照一些繪示於附加圖式中的範例，可獲得如上文所簡短總結的本發明之更特定的描述，如此可得到詳細瞭解本發明之前述實施例特徵的方法。伴隨的圖式是關於實施例並且在下文中描述。有些上述的實施例在下列的一般實施例之描述中會更詳細地描述。參考下列的圖式，其中：
第1圖概略繪示用於製造半導體元件的設備之實施例；
第2圖概略繪示用於製造半導體元件的設備之另一實施例；
第3圖概略繪示半導體元件的實施例。
30．．．基材
32．．．上表面
34．．．閘極介電層
36．．．非晶矽層
38．．．n+摻雜的非晶矽層
50．．．TFT
52．．．閘極金屬化層
53．．．阻擋/黏著層
54．．．金屬層
70．．．源極/汲極金屬化層
70a．．．源極電極
70b．．．汲極電極
80．．．鈍化介電層

Claims (19)

  1. 一種製造半導體元件的方法，該半導體元件包含一基材、一半導體層以及至少一個金屬化層，該至少一個金屬化層鄰接選自該基材與該半導體層的至少一個元件，該方法包括以下步驟：配置一基材進入一製程腔室，該製程腔室具有一濺射靶材；藉由下列步驟形成該至少一個金屬化層於該基材上，該至少一個金屬化層包括一氧濃度梯度：藉由供應一含氧氣體進入該製程腔室並自該濺射靶材濺射一第一金屬化材料至該基材上，而形成一厚度為2奈米至30奈米的阻擋/黏著層；藉由不自該製程腔室移除該基材並停止供應該含氧氣體並自該濺射靶材濺射一第二金屬化材料至該基材上，而接續著形成一金屬層。
  2. 如請求項第1項所述之方法，其中形成該至少一個金屬化層的步驟包含下列至少一個：形成一含氧阻擋/黏著層，該含氧阻擋/黏著層鄰接選自該基材與該半導體層的至少一個元件；以及形成鄰接該阻擋/黏著層的一金屬層；該阻擋/黏著層與該金屬層包括至少一種金屬。
  3. 如請求項第1項所述之方法，其中該半導體元件為至少一種選自下列元件的元件：一TFT、一底閘極TFT、一頂閘極TFT、一交錯TFT、一共平面TFT以及具有一蝕刻停止層結構的一TFT。
  4. 一種製造半導體元件的方法，該方法包括以下步驟：配置一具有一表面的半導體元件前驅物進入一製程腔室，該製程腔室具有一濺射靶材；藉由下列步驟形成一具有一氧濃度梯度的金屬化層：藉由供應一含氧氣體進入該製程腔室，並且自該濺射靶材濺射一第一金屬化材料朝向該表面，而形成一厚度為2奈米至30奈米的阻擋/黏著層；以及藉由不自該製程腔室移除該基材並停止供應該含氧氣體，並且自該濺射靶材濺射一第二金屬化材料朝向該表面，而接續著形成一金屬層。
  5. 如請求項第4項所述之方法，其中該半導體元件前驅物的該表面是選自一基材之一表面、一半導體層之一表面、一介電層之一表面、一半導體表面以及一介電 表面。
  6. 如請求項第4項所述之方法，其中該半導體元件進一步包括：該金屬化層，該金屬化層包括一堆疊，該堆疊包含該金屬層與該阻擋/黏著層；該金屬層實質上由至少一種金屬所構成；以及該阻擋/黏著層鄰接該半導體元件前驅物之一基材以及該半導體元件前驅物之一半導體層的至少一者，且該阻擋/黏著層包括氧。
  7. 如請求項第4項所述之方法，其中該方法進一步包含下列至少一個步驟：形成一介電層鄰接該金屬化層；形成一半導體層；以及圖案化該第一與該第二金屬化材料之一堆疊，該堆疊沉積在該表面上。
  8. 如請求項第4項所述之方法，其中該濺射的至少一者是在一濺射製程氣體中執行，該濺射製程氣體包括一惰氣。
  9. 如請求項第4項所述之方法，其中該含氧氣體包括氧氣(O2 )。
  10. 如請求項第6項所述之方法，包含形成厚度為200奈米至500奈米的該金屬層。
  11. 如請求項第4項所述之方法，其中該濺射的至少一者是使用至少一個選自下述的製程條件執行：一濺射陰極功率為2.5W/cm2 至50W/cm2 ；一濺射製程氣體之一壓力為0.1Pa至0.3Pa；以及一惰氣與該含氧氣體的一混合物中，惰氣與含氧氣體的比率為80/20至95/5。
  12. 如請求項第6項所述之方法，包含選自下列的至少一者：該基材是選自一透明基材與一玻璃基材的至少一者；以及該金屬化層、該金屬層與該阻擋/黏著層的至少一者是形成為含有一耐火金屬的至少一者與銅。
  13. 如請求項第7項所述之方法，包含選自下列的至少一者：該半導體層，該半導體層包括一摻雜半導體、一非晶形半導體、矽、砷化鎵(GaAs)、非晶矽(a-Si)、n+摻雜的非晶矽、a-Si：H以及n+摻雜的 a-Si：H的至少一者；以及該介電層，該介電層包括一半導體化合物、一矽化合物、SiN與SiO的至少一者。
  14. 如請求項第7項所述之方法，其中選自該半導體層與該介電層的至少一者是透過至少一個選自CVD與PECVD的製程所形成。
  15. 如請求項第5項所述之方法，包含下列至少一者：提供至少一個金屬化層於該基材與該半導體層的至少一者上；形成一個金屬化層於該基材上以及形成另一金屬化層於該半導體層上；提供一金屬化層做為閘極金屬化層；提供一金屬化層做為源極金屬化層；以及提供一金屬化層做為汲極金屬化層。
  16. 如請求項第6項所述之方法，包含提供該阻擋/黏著層於該金屬層與選自該基材與該半導體層的至少一者之間。
  17. 如請求項第4項所述之方法，其中該半導體元件包括下列的至少一者：一TFT、一底閘極TFT、一頂閘極TFT、一交 錯TFT、一共平面TFT以及具有一蝕刻停止層結構的一TFT。
  18. 如請求項第4項所述之方法，其中該第一金屬化材料與該第二金屬化材料是相同的。
  19. 如請求項第4項所述之方法，其中該第一金屬化材料與該第二金屬化材料各自選自一金屬、一耐火金屬與銅。
TW099135265A 2009-10-15 2010-10-15 製造半導體元件之方法及設備、及半導體元件 TWI501321B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP09173116A EP2312633A1 (en) 2009-10-15 2009-10-15 Method and installation for producing a semiconductor device, and semiconductor device

Publications (2)

Publication Number Publication Date
TW201125046A TW201125046A (en) 2011-07-16
TWI501321B true TWI501321B (zh) 2015-09-21

Family

ID=41360306

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099135265A TWI501321B (zh) 2009-10-15 2010-10-15 製造半導體元件之方法及設備、及半導體元件

Country Status (7)

Country Link
US (1) US8946059B2 (zh)
EP (1) EP2312633A1 (zh)
JP (1) JP2013507782A (zh)
KR (1) KR101554588B1 (zh)
CN (1) CN102576725A (zh)
TW (1) TWI501321B (zh)
WO (1) WO2011045398A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9053937B2 (en) * 2010-04-15 2015-06-09 Electronics And Telecommunications Research Institute Semiconductor device and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090173945A1 (en) * 2006-08-10 2009-07-09 Ulvac, Inc. Method for forming conductive film, thin-film transistor, panel with thin-film transistor, and method for manufacturing thin-film transistor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5281546A (en) 1992-09-02 1994-01-25 General Electric Company Method of fabricating a thin film transistor using hydrogen plasma treatment of the intrinsic silicon/doped layer interface
TWI282031B (en) * 2004-08-31 2007-06-01 Univ Tohoku Nat Univ Corp Copper alloy and a liquid crystal display device
KR20070019458A (ko) * 2005-08-12 2007-02-15 삼성전자주식회사 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
WO2008081805A1 (ja) * 2006-12-28 2008-07-10 Ulvac, Inc. 配線膜の形成方法、トランジスタ、及び電子装置
JP4855315B2 (ja) 2007-03-30 2012-01-18 株式会社アルバック 薄膜トランジスタ製造方法、液晶表示装置製造方法
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
CN101689502B (zh) * 2007-07-31 2011-09-28 日立金属株式会社 Cu系配线膜
KR101102891B1 (ko) * 2007-09-04 2012-01-10 삼성전자주식회사 배선구조 및 이를 이용한 박막 트랜지스터
TWI360708B (en) * 2007-12-17 2012-03-21 Au Optronics Corp Pixel structure, display panel, elecro-optical app

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090173945A1 (en) * 2006-08-10 2009-07-09 Ulvac, Inc. Method for forming conductive film, thin-film transistor, panel with thin-film transistor, and method for manufacturing thin-film transistor

Also Published As

Publication number Publication date
JP2013507782A (ja) 2013-03-04
US20110089559A1 (en) 2011-04-21
US8946059B2 (en) 2015-02-03
TW201125046A (en) 2011-07-16
CN102576725A (zh) 2012-07-11
KR20120086316A (ko) 2012-08-02
WO2011045398A1 (en) 2011-04-21
KR101554588B1 (ko) 2015-09-21
EP2312633A1 (en) 2011-04-20

Similar Documents

Publication Publication Date Title
US9502242B2 (en) Indium gallium zinc oxide layers for thin film transistors
TWI459474B (zh) 金屬氮氧化物薄膜電晶體之覆蓋層
TWI524432B (zh) 沉積薄膜電晶體之方法與系統
US20070048992A1 (en) Integrated PVD system using designated PVD chambers
KR20080076747A (ko) 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
JP2007107093A (ja) 大面積基板処理チャンバを監視及び制御するための総合計測ツール
TWI421950B (zh) 具有多個摻雜矽層之薄膜電晶體
JP5615442B2 (ja) 薄膜電極および薄膜スタックを堆積させる方法
US20100037823A1 (en) Showerhead and shadow frame
US20070048451A1 (en) Substrate movement and process chamber scheduling
TWI501321B (zh) 製造半導體元件之方法及設備、及半導體元件
WO2008018500A1 (fr) Dispositif de formation de film, système de formation de film et procédé de formation de film
TW201903841A (zh) 降低鰭式場效電晶體裝置的接觸電阻的方法及結構
KR20130019903A (ko) 박막 트랜지스터 및 그 제조 방법
US20230257868A1 (en) Apparatus and method for fabricating pvd perovskite films
CN100524780C (zh) 非保形绝缘薄膜形成方法和应用
JP2008300749A (ja) 半導体装置の製造方法および成膜装置
KR101275801B1 (ko) 산화물 반도체 타겟
JP3708940B2 (ja) Ｃｖｄ装置の反応室のコーティング方法
KR20200118515A (ko) 디스플레이 제조를 위한 층 스택을 제조하는 방법 및 그 장치
JPH07316810A (ja) スパッタリング装置
JP5137332B2 (ja) 成膜装置の運転方法
WO2025165811A1 (en) Tungsten films for backside tensile bow compensation
JPH09205094A (ja) 電子デバイス並びに窒化チタン薄膜の作成方法及び作成装置
JP2024520625A (ja) 薄膜の蒸着方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees